KR101994655B1 - Scanning drive circuit - Google Patents

Scanning drive circuit Download PDF

Info

Publication number
KR101994655B1
KR101994655B1 KR1020177016158A KR20177016158A KR101994655B1 KR 101994655 B1 KR101994655 B1 KR 101994655B1 KR 1020177016158 A KR1020177016158 A KR 1020177016158A KR 20177016158 A KR20177016158 A KR 20177016158A KR 101994655 B1 KR101994655 B1 KR 101994655B1
Authority
KR
South Korea
Prior art keywords
switch transistor
low level
pull
constant voltage
signal
Prior art date
Application number
KR1020177016158A
Other languages
Korean (ko)
Other versions
KR20170084249A (en
Inventor
준청 시아오
Original Assignee
센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 filed Critical 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Publication of KR20170084249A publication Critical patent/KR20170084249A/en
Application granted granted Critical
Publication of KR101994655B1 publication Critical patent/KR101994655B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0213—Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/027—Arrangements or methods related to powering off a display

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electronic Switches (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Logic Circuits (AREA)
  • Shift Register Type Memory (AREA)
  • Dc-Dc Converters (AREA)

Abstract

스캔 구동 회로가 개시되고, 스캔 구동 회로는 풀업 제어 모듈, 풀업 모듈, 풀다운 모듈, 풀다운 유지 모듈, 다운 스트림 모듈, 부트스트랩 커패시터 및 정전압 저레벨 소스를 포함하고, 정전압 저레벨 소스는 제 1 저레벨을 제공하는 제 1 정전압 저레벨 소스 및 제 2 저레벨을 제공하는 제 2 정전압 저레벨 소스를 포함하고, 제 1 저레벨의 절댓값은 상기 제 2 저레벨의 절댓값보다 작다. 따라서 스캔 구동 회로의 신뢰성이 향상된다.A scan drive circuit is disclosed, wherein the scan drive circuit includes a pull-up control module, a pull-up module, a pull-down module, a pull-down holding module, a downstream module, a bootstrap capacitor, and a constant voltage low level source, the constant voltage low level source providing a first low level. And a second constant voltage low level source providing a first constant voltage low level source and a second low level, wherein an absolute value of the first low level is less than an absolute value of the second low level. Therefore, the reliability of the scan driving circuit is improved.

Figure R1020177016158
Figure R1020177016158

Description

스캔 구동 회로{SCANNING DRIVE CIRCUIT}Scan drive circuit {SCANNING DRIVE CIRCUIT}

본 발명은 디스플레이 구동 분야 및 구체적으로 스캔 구동 회로에 관한 것이다.FIELD OF THE INVENTION The present invention relates to the field of display driving and specifically to scan driving circuitry.

어레이의 게이트 드라이버는 GOA로 약칭되고, 스캔 라인을 점진적으로 스캔하는 구동 방법을 구현하기 위해 박막 트랜지스터 액정 디스플레이(TFT-LCD)의 종래의 어레이 기판에 스캔 구동 회로를 생성한다. 도 1에는 종래의 스캔 구동 회로의 구조도가 도시되어 있으며, 스캔 구동 회로(10)는 풀업 제어 모듈(101), 풀업 모듈(102), 다운 스트림 모듈(103), 풀다운 모듈(104), 부트스트랩 커패시터(105) 및 풀다운 유지 모듈(106)을 포함한다.The gate driver of the array is abbreviated GOA, and generates a scan driving circuit on a conventional array substrate of a thin film transistor liquid crystal display (TFT-LCD) to implement a driving method for gradually scanning a scan line. 1 is a structural diagram of a conventional scan driving circuit, and the scan driving circuit 10 includes a pull-up control module 101, a pull-up module 102, a downstream module 103, a pull-down module 104, and bootstrap. Capacitor 105 and pull-down retention module 106.

고온 상태에서 스캔 구동 회로(10)가 동작하면, 스위치 트랜지스터의 문턱 전압이 음의 값으로 이동하여 스캔 구동 회로(10)의 각 모듈의 스위치 트랜지스터에서 누전 문제가 쉽게 발생할 수 있다. 이는 스캔 구동 회로의 신뢰성에 영향을 미친다.When the scan driving circuit 10 operates in a high temperature state, a threshold voltage of the switch transistor may move to a negative value, and a short circuit problem may easily occur in the switch transistor of each module of the scan driving circuit 10. This affects the reliability of the scan drive circuit.

그 결과, 종래 기술에 존재하는 문제점을 해결하기 위한 스캔 구동 회로를 제공할 필요가 있다.As a result, there is a need to provide a scan drive circuit for solving the problems existing in the prior art.

본 발명의 주된 목적은 누전 문제가 적고 신뢰성이 높은 스캔 구동 회로를 제공하여, 스캔 구동 회로의 신뢰성에 영향을 미치는 종래의 스캔 구동 회로의 누전 문제를 쉽게 해결할 수 있는 스캔 구동 회로를 제공하는 것이다.A main object of the present invention is to provide a scan drive circuit having a low leakage problem and providing a highly reliable scan drive circuit, which can easily solve the leakage problem of the conventional scan drive circuit which affects the reliability of the scan drive circuit.

전술한 과제를 해결하기 위해서, 본 발명의 기술적 해결 방법은:In order to solve the above problem, the technical solution of the present invention is:

본 발명의 일 실시예에 따른 캐스케이드된 스캔 라인에 대한 구동 동작을 실행하는 스캔 구동 회로는:A scan driving circuit for performing a driving operation on a cascaded scan line according to an embodiment of the present invention is:

이전 레벨의 다운 스트림 신호를 수신하고, 이전 레벨의 다운 스트림 신호에 따라 스캔 라인 중 하나에 대응하는 스캔 레벨 신호를 생성하는 풀업 제어 모듈;A pull-up control module for receiving a downstream signal of a previous level and generating a scan level signal corresponding to one of the scan lines according to the downstream signal of the previous level;

스캔 레벨 신호와 현재 레벨의 클럭 신호에 따라 대응하는 스캔 라인의 스캔 신호를 풀업하는 풀업 모듈;A pull-up module configured to pull up a scan signal of a corresponding scan line according to a scan level signal and a clock signal of a current level;

다음 레벨의 다운 스트림 신호에 따라 대응하는 스캔 라인의 스캔 신호를 풀다운하는 풀다운 모듈;A pull-down module that pulls down a scan signal of a corresponding scan line according to a downstream signal of a next level;

대응하는 스캔 라인의 스캔 신호를 저레벨로 유지하는 풀다운 유지 모듈;A pull-down holding module for holding a scan signal of a corresponding scan line at a low level;

현재 레벨의 다운 스트림 신호를 다음 레벨의 풀업 제어 모듈에 전송하는 다운 스트림 모듈;A downstream module for transmitting a downstream signal of a current level to a pull-up control module of a next level;

스캔 라인의 스캔 신호의 고레벨을 생성하는 부트스트랩 커패시터;A bootstrap capacitor for generating a high level of the scan signal of the scan line;

현재 레벨의 스캔 라인의 스캔 레벨 신호에 대해 리셋 동작을 실행하는 리셋 모듈; 을 포함하고,A reset module for performing a reset operation on the scan level signal of the scan line of the current level; Including,

정전압 저레벨 소스는:The constant voltage low level source is:

풀다운 유지 모듈에 제 1 저레벨을 제공하는 제 1 정전압 저레벨 소스, 제 1 저레벨은 스캔 신호를 풀다운하고; 및A first constant voltage low level source providing a first low level to the pull down retention module, the first low level pulling down the scan signal; And

풀다운 유지 모듈에 제 2 저레벨을 제공하는 제 2 정전압 저레벨 소스, 제 2 저레벨은 스캔 레벨 신호 및 다운 스트림 신호를 풀다운하고; 를 포함하고,A second constant voltage low level source providing a second low level to the pull down retention module, the second low level pull down the scan level signal and the downstream signal; Including,

제 1 저레벨의 절댓값은 제 2 저레벨의 절댓값보다 작고;The absolute value of the first low level is less than the absolute value of the second low level;

풀업 제어 모듈은 제 1 스위치 트랜지스터를 포함하고, 제 1 스위치 트랜지스터의 제어 단부는 이전 레벨의 다운 스트림 신호를 입력하고, 제 1 스위치 트랜지스터의 입력 단부는 상수(constant) 고레벨을 입력하고, 제 1 스위치 트랜지스터의 출력 단부는 풀업 모듈, 풀다운 모듈, 풀다운 유지 모듈, 다운 스트림 모듈 및 부트스트랩 커패시터에 연결된다. The pull-up control module includes a first switch transistor, a control end of the first switch transistor inputs a downstream signal of a previous level, an input end of the first switch transistor inputs a constant high level, and a first switch The output end of the transistor is connected to a pullup module, pulldown module, pulldown hold module, downstream module and bootstrap capacitor.

본 발명의 스캔 구동 회로에서, 풀업 모듈은 제 2 스위치 트랜지스터를 포함하고, 제 2 스위치 트랜지스터의 제어 단부는 풀업 제어 모듈의 제 1 스위치 트랜지스터의 출력 단부에 연결되고, 제 2 스위치 트랜지스터의 입력 단부는 현재 레벨의 클럭 신호를 입력하고, 제 2 스위치 트랜지스터의 출력 단부는 현재 레벨의 스캔 신호를 출력한다.In the scan drive circuit of the present invention, the pull-up module includes a second switch transistor, the control end of the second switch transistor is connected to the output end of the first switch transistor of the pull-up control module, and the input end of the second switch transistor is A clock signal of the current level is input, and an output end of the second switch transistor outputs a scan signal of the current level.

본 발명의 스캔 구동 회로에서, 다운 스트림 모듈은 제 3 스위치 트랜지스터를 포함하고, 제 3 스위치 트랜지스터의 제어 단부는 풀업 제어 모듈의 제 1 스위치 트랜지스터의 출력 단부에 연결되고, 제 3 스위치 트랜지스터의 입력 단부는 현재 레벨의 클럭 신호를 입력하고, 제 3 스위치 트랜지스터의 출력 단부는 현재 레벨의 다운 스트림 신호를 출력한다.In the scan drive circuit of the present invention, the downstream module includes a third switch transistor, the control end of the third switch transistor is connected to the output end of the first switch transistor of the pull-up control module, and the input end of the third switch transistor. Inputs a clock signal of the current level, and an output end of the third switch transistor outputs a downstream signal of the current level.

본 발명의 스캔 구동 회로에서, 풀다운 모듈은 제 4 스위치 트랜지스터를 포함하고, 제 4 스위치 트랜지스터의 제어 단부는 다음 레벨의 다운 스트림 신호를 입력하고, 제 4 스위치 트랜지스터의 입력 단부는 풀업 제어 모듈의 제 1 스위치 트랜지스터의 출력 단부에 연결되고, 제 4 스위치 트랜지스터의 출력 단부는 제 2 정전압 저레벨 소스에 연결된다.In the scan drive circuit of the present invention, the pull-down module includes a fourth switch transistor, a control end of the fourth switch transistor inputs a downstream signal of a next level, and an input end of the fourth switch transistor is formed of the pull-up control module. An output end of the first switch transistor is connected and an output end of the fourth switch transistor is connected to a second constant voltage low level source.

본 발명의 스캔 구동 회로에서, 풀다운 모듈은 제 5 스위치 트랜지스터를 포함하고, 제 5 스위치 트랜지스터의 제어 단부는 다음 레벨의 다운 스트림 신호를 입력하고, 제 5 스위치 트랜지스터의 입력 단부는 제 3 스위치 트랜지스터의 출력 단부에 연결되고, 제 5 스위치 트랜지스터의 출력 단부는 정전압 저레벨 소스에 연결된다.In the scan drive circuit of the present invention, the pull-down module includes a fifth switch transistor, a control end of the fifth switch transistor inputs a downstream signal of a next level, and an input end of the fifth switch transistor is connected to the third switch transistor. An output end of the fifth switch transistor is connected to a constant voltage low level source.

본 발명의 스캔 구동 회로에서, 풀다운 유지 모듈은 제 1 풀다운 유지 유닛, 제 2 풀다운 유지 유닛, 제 22 스위치 트랜지스터 및 제 23 스위치 트랜지스터를 포함하고;In the scan drive circuit of the present invention, the pull-down holding module includes a first pull-down holding unit, a second pull-down holding unit, a twenty-second switch transistor, and a twenty-third switch transistor;

제 22 스위치 트랜지스터의 제어 단부는 제 1 스위치 트랜지스터의 출력 단부에 연결되고, 제 22 스위치 트랜지스터의 출력 단부는 K(N) 기준점에 연결되고, 제 22 스위치 트랜지스터의 입력 단부는 P(N) 기준점에 연결되고; The control end of the twenty-second switch transistor is connected to the output end of the first switch transistor, the output end of the twenty-second switch transistor is connected to the K (N) reference point, and the input end of the twenty-second switch transistor is connected to the P (N) reference point. Connected;

제 23 스위치 트랜지스터의 제어 단부는 이전 레벨의 다운 스트림 신호를 입력하고, 제 23 스위치 트랜지스터의 출력 단부는 K(N) 기준점에 연결되고, 제 23 스위치 트랜지스터의 입력 단부는 P(N) 기준점에 연결되고; The control end of the twenty-third switch transistor inputs the downstream signal of the previous level, the output end of the twenty-third switch transistor is connected to the K (N) reference point, and the input end of the twenty-third switch transistor is connected to the P (N) reference point. Become;

제 1 풀다운 유지 유닛은 제 6 스위치 트랜지스터, 제 7 스위치 트랜지스터, 제 8 스위치 트랜지스터, 제 9 스위치 트랜지스터, 제 10 스위치 트랜지스터, 제 11 스위치 트랜지스터, 제 12 스위치 트랜지스터 및 제 13 스위치 트랜지스터를 포함하고; The first pull-down holding unit includes a sixth switch transistor, a seventh switch transistor, an eighth switch transistor, a ninth switch transistor, a tenth switch transistor, an eleventh switch transistor, a twelfth switch transistor, and a thirteenth switch transistor;

제 6 스위치 트랜지스터의 제어 단부는 K(N) 기준점에 연결되고, 제 6 스위치 트랜지스터의 입력 단부는 제 1 정전압 저레벨 소스에 연결되고, 제 6 스위치 트랜지스터의 출력 단부는 제 2 스위치 트랜지스터의 출력 단부에 연결되고;The control end of the sixth switch transistor is connected to the K (N) reference point, the input end of the sixth switch transistor is connected to the first constant voltage low level source, and the output end of the sixth switch transistor is connected to the output end of the second switch transistor. Connected;

제 7 스위치 트랜지스터의 제어 단부는 K(N) 기준점에 연결되고, 제 7 스위치 트랜지스터의 입력 단부는 제 2 정전압 저레벨 소스에 연결되고, 제 7 스위치 트랜지스터의 출력 단부는 제 1 스위치 트랜지스터의 출력 단부에 연결되고, The control end of the seventh switch transistor is connected to the K (N) reference point, the input end of the seventh switch transistor is connected to the second constant voltage low level source, and the output end of the seventh switch transistor is connected to the output end of the first switch transistor. Connected,

제 8 스위치 트랜지스터의 제어 단부는 K(N) 기준점에 연결되고, 제 8 스위치 트랜지스터의 입력 단부는 정전압 저레벨 소스에 연결되고, 제 8 스위치 트랜지스터의 출력 단부는 현재 레벨의 다운 스트림 신호에 연결되고; A control end of the eighth switch transistor is connected to a K (N) reference point, an input end of the eighth switch transistor is connected to a constant voltage low level source, and an output end of the eighth switch transistor is connected to a downstream signal of the current level;

제 9 스위치 트랜지스터의 제어 단부는 제 1 고주파 임펄스 신호에 연결되고, 제 9 스위치 트랜지스터의 입력 단부는 제 1 고주파 임펄스 신호에 연결되고, 제 9 스위치 트랜지스터의 출력 단부는 K(N) 기준점에 연결되고; The control end of the ninth switch transistor is connected to the first high frequency impulse signal, the input end of the ninth switch transistor is connected to the first high frequency impulse signal, and the output end of the ninth switch transistor is connected to the K (N) reference point. ;

제 10 스위치 트랜지스터의 제어 단부는 현재 레벨의 다운 스트림 신호에 연결되고, 제 10 스위치 트랜지스터의 입력 단부는 정전압 저레벨 소스에 연결되고, 제 10 스위치 트랜지스터의 출력 단부는 제 1 고주파 임펄스 신호에 연결되고; A control end of the tenth switch transistor is connected to a downstream signal of a current level, an input end of the tenth switch transistor is connected to a constant voltage low level source, and an output end of the tenth switch transistor is connected to a first high frequency impulse signal;

제 11 스위치 트랜지스터의 제어 단부는 제 2 고주파 임펄스 신호에 연결되고, 제 11 스위치 트랜지스터의 입력 단부는 제 1 고주파 임펄스 신호에 연결되고, 제 11 스위치 트랜지스터의 출력 단부는 K(N) 기준점에 연결되고; A control end of the eleventh switch transistor is connected to the second high frequency impulse signal, an input end of the eleventh switch transistor is connected to the first high frequency impulse signal, and an output end of the eleventh switch transistor is connected to a K (N) reference point; ;

제 12 스위치 트랜지스터의 제어 단부는 K(N) 기준점에 연결되고, 제 12 스위치 트랜지스터의 출력 단부는 K(N) 기준점에 연결되고, 제 12 스위치 트랜지스터의 입력 단부는 제 1 고주파 임펄스 신호에 연결되고; The control end of the twelfth switch transistor is connected to the K (N) reference point, the output end of the twelfth switch transistor is connected to the K (N) reference point, and the input end of the twelfth switch transistor is connected to the first high frequency impulse signal; ;

제 13 스위치 트랜지스터의 제어 단부는 이전 레벨의 다운 스트림 신호를 입력하고, 제 13 스위치 트랜지스터의 입력 단부는 정전압 저레벨 소스에 연결되고, 제 13 스위치 트랜지스터의 출력 단부는 제 1 고주파 임펄스 신호에 연결되고; A control end of the thirteenth switch transistor inputs a downstream signal of a previous level, an input end of the thirteenth switch transistor is connected to a constant voltage low level source, and an output end of the thirteenth switch transistor is connected to a first high frequency impulse signal;

제 2 풀다운 유지 유닛은 제 14 스위치 트랜지스터, 제 15 스위치 트랜지스터, 제 16 스위치 트랜지스터, 제 17 스위치 트랜지스터, 제 18 스위치 트랜지스터, 제 19 스위치 트랜지스터, 제 20 스위치 트랜지스터 및 제 21 스위치 트랜지스터를 포함하고; The second pull-down holding unit includes a fourteenth switch transistor, a fifteenth switch transistor, a sixteenth switch transistor, a seventeenth switch transistor, an eighteenth switch transistor, a nineteenth switch transistor, a twentieth switch transistor, and a twenty-first switch transistor;

제 14 스위치 트랜지스터의 제어 단부는 P(N) 기준점에 연결되고, 제 14 스위치 트랜지스터의 입력 단부는 제 1 정전압 저레벨 소스에 연결되고, 제 14 스위치 트랜지스터의 출력 단부는 제 2 스위치 트랜지스터의 출력 단부에 연결되고; The control end of the fourteenth switch transistor is connected to the P (N) reference point, the input end of the fourteenth switch transistor is connected to the first constant voltage low level source, and the output end of the fourteenth switch transistor is connected to the output end of the second switch transistor. Connected;

제 15 스위치 트랜지스터의 제어 단부는 P(N) 기준점에 연결되고, 제 15 스위치 트랜지스터의 입력 단부는 제 2 정전압 저레벨 소스에 연결되고, 제 15 스위치 트랜지스터의 출력 단부는 제 1 스위치 트랜지스터의 출력 단부에 연결되고,The control end of the fifteenth switch transistor is connected to a P (N) reference point, the input end of the fifteenth switch transistor is connected to a second constant voltage low level source, and the output end of the fifteenth switch transistor is connected to the output end of the first switch transistor. Connected,

제 16 스위치 트랜지스터의 제어 단부는 P(N) 기준점에 연결되고, 제 16 스위치 트랜지스터의 입력 단부는 정전압 저레벨 소스에 연결되고, 제 16 스위치 트랜지스터의 출력 단부는 현재 레벨의 다운 스트림 신호에 연결되고; A control end of the sixteenth switch transistor is connected to a P (N) reference point, an input end of the sixteenth switch transistor is connected to a constant voltage low level source, and an output end of the sixteenth switch transistor is connected to a downstream signal of the current level;

제 17 스위치 트랜지스터의 제어 단부는 제 2 고주파 임펄스 신호에 연결되고, 제 17 스위치 트랜지스터의 입력 단부는 제 2 고주파 임펄스 신호에 연결되고, 제 17 스위치 트랜지스터의 출력 단부는 P(N) 기준점에 연결되고; A control end of the seventeenth switch transistor is connected to the second high frequency impulse signal, an input end of the seventeenth switch transistor is connected to the second high frequency impulse signal, and an output end of the seventeenth switch transistor is connected to a P (N) reference point; ;

제 18 스위치 트랜지스터의 제어 단부는 현재 레벨의 다운 스트림 신호에 연결되고, 제 18 스위치 트랜지스터의 입력 단부는 정전압 저레벨 소스에 연결되고, 제 18 스위치 트랜지스터의 출력 단부는 스위치 트랜지스터의 출력 단부는 제 2 고주파 임펄스 신호에 연결되고; The control end of the eighteenth switch transistor is connected to the downstream signal of the current level, the input end of the eighteenth switch transistor is connected to the constant voltage low level source, and the output end of the eighteenth switch transistor is the output end of the switch transistor at the second high frequency. Is connected to an impulse signal;

제 19 스위치 트랜지스터의 제어 단부는 제 1 고주파 임펄스 신호에 연결되고, 제 19 스위치 트랜지스터의 입력 단부는 제 2 고주파 임펄스 신호에 연결되고, 제 19 스위치 트랜지스터의 출력 단부는 P(N) 기준점에 연결되고; A control end of the nineteenth switch transistor is connected to the first high frequency impulse signal, an input end of the nineteenth switch transistor is connected to the second high frequency impulse signal, and an output end of the nineteenth switch transistor is connected to a P (N) reference point; ;

제 20 스위치 트랜지스터의 제어 단부는 P(N) 기준점에 연결되고, 제 20 스위치 트랜지스터의 출력 단부는 P(N) 기준점에 연결되고, 제 20 스위치 트랜지스터의 입력 단부는 제 2 고주파 임펄스 신호에 연결되고;The control end of the 20th switch transistor is connected to a P (N) reference point, the output end of the 20th switch transistor is connected to a P (N) reference point, the input end of the 20th switch transistor is connected to a second high frequency impulse signal, and ;

제 21 스위치 트랜지스터의 제어 단부는 이전 레벨의 다운 스트림 신호를 입력하고, 제 21 스위치 트랜지스터의 입력 단부는 정전압의 저레벨 소스에 연결되고, 제 21 스위치 트랜지스터의 출력 단부는 제 2 고주파 임펄스 신호에 연결된다. The control end of the twenty-first switch transistor inputs a downstream signal of a previous level, the input end of the twenty-first switch transistor is connected to a low level source of constant voltage, and the output end of the twenty-first switch transistor is connected to a second high frequency impulse signal. .

본 발명의 스캔 구동 회로에서, 제 1 고주파 임펄스 신호의 전위는 제 2 고주파 임펄스 신호의 전위와 반대이다.In the scan drive circuit of the present invention, the potential of the first high frequency impulse signal is opposite to that of the second high frequency impulse signal.

본 발명의 스캔 구동 회로에서, 정전압 저레벨 소스는:In the scan drive circuit of the present invention, the constant voltage low level source is:

풀다운 유지 모듈에 제 1 저레벨을 제공하는 제 1 정전압 저레벨 소스, 제 1 저레벨은 스캔 신호를 풀다운하고;A first constant voltage low level source providing a first low level to the pull down retention module, the first low level pulling down the scan signal;

풀다운 유지 모듈에 제 2 저레벨을 제공하는 제 2 정전압 저레벨 소스, 제 2 저레벨은 스캔 레벨 신호를 풀다운하고; 및A second constant voltage low level source providing a second low level to the pull down retention module, the second low level pulling down the scan level signal; And

풀다운 유지 모듈에 제 3 저레벨을 제공하는 제 3 정전압 저레벨 소스, 제 3 저레벨은 다운 스트림 신호를 풀다운하고; 를 포함하고,A third constant voltage low level source providing a third low level to the pull down retention module, the third low level pulling down the downstream signal; Including,

제 1 저레벨의 절댓값은 제 2 저레벨의 절댓값보다 작고, 제 2 저레벨의 절댓값은 제 3 저레벨의 절댓값보다 작다.The absolute value of the first low level is smaller than the absolute value of the second low level, and the absolute value of the second low level is smaller than the absolute value of the third low level.

본 발명의 스캔 구동 회로에서, 풀다운 모듈의 제 5 스위치 트랜지스터의 출력 단부는 제 3 정전압 저레벨 소스에 연결되고, 풀다운 유지 모듈의 제 8 스위치 트랜지스터의 입력 단부는 제 3 정전압 저레벨 소스에 연결되고, 풀다운 유지 모듈의 제 15 스위치 트랜지스터의 입력 단부는 제 3 정전압 저레벨 소스에 연결되고;In the scan drive circuit of the present invention, the output end of the fifth switch transistor of the pulldown module is connected to the third constant voltage low level source, and the input end of the eighth switch transistor of the pulldown retention module is connected to the third constant voltage low level source, and pulldown An input end of a fifteenth switch transistor of the retention module is connected to a third constant voltage low level source;

풀다운 모듈의 제 4 스위치 트랜지스터의 출력 단부는 제 2 정전압 저레벨 소스에 연결되고; 풀다운 유지 모듈의 제 7 스위치 트랜지스터의 입력 단부는 제 2 정전압 저레벨 소스에 연결되고; 풀다운 유지 모듈의 제 10 스위치 트랜지스터의 입력 단부는 제 2 정전압 저레벨 소스에 연결되고; 풀다운 유지 모듈의 제 15 스위치 트랜지스터의 입력 단부는 제 2 정전압 저레벨 소스에 연결되고; 풀다운 유지 모듈의 제 18 스위치 트랜지스터의 입력 단부는 제 2 정전압 저레벨 소스에 연결되고; An output end of the fourth switch transistor of the pull-down module is connected to the second constant voltage low level source; An input end of a seventh switch transistor of the pull-down retention module is connected to a second constant voltage low level source; The input end of the tenth switch transistor of the pull-down retention module is connected to a second constant voltage low level source; An input end of a fifteenth switch transistor of the pull-down retention module is connected to a second constant voltage low level source; An input end of an eighteenth switch transistor of the pull-down retention module is connected to a second constant voltage low level source;

풀다운 유지 모듈의 제 6 스위치 트랜지스터의 입력 단부는 제 1 정전압 저레벨 소스에 연결되고; 풀다운 유지 모듈의 제 13 스위치 트랜지스터의 입력 단부는 제 1 정전압 저레벨 소스에 연결되고, 풀다운 유지 모듈의 제 14 스위치 트랜지스터의 입력 단부는 제 1 정전압 저레벨 소스에 연결되고; 풀다운 유지 모듈의 제 21 스위치 트랜지스터의 입력 단부는 제 1 정전압 저레벨 소스에 연결된다. An input end of a sixth switch transistor of the pull-down retention module is connected to the first constant voltage low level source; An input end of the thirteenth switch transistor of the pull-down retention module is connected to the first constant voltage low level source, and an input end of the fourteenth switch transistor of the pull-down retention module is connected to the first constant voltage low level source; The input end of the twenty first switch transistor of the pull down retention module is connected to the first constant voltage low level source.

본 발명의 다른 실시예에서 스캔 구동 회로는 추가적으로 주어지고, 캐스케이드된 스캔 라인에 대한 구동 동작을 실행하는 스캔 구동 회로는:In another embodiment of the present invention, a scan driving circuit is additionally given, and the scan driving circuit which executes the driving operation on the cascaded scan line is:

이전 레벨의 다운 스트림 신호를 수신하고, 이전 레벨의 다운 스트림 신호에 따라 스캔 라인 중 하나에 대응하는 스캔 레벨 신호를 생성하는 풀업 제어 모듈;A pull-up control module for receiving a downstream signal of a previous level and generating a scan level signal corresponding to one of the scan lines according to the downstream signal of the previous level;

스캔 레벨 신호와 현재 레벨의 클럭 신호에 따라 대응하는 스캔 라인의 스캔 신호를 풀업하는 풀업 모듈;A pull-up module configured to pull up a scan signal of a corresponding scan line according to a scan level signal and a clock signal of a current level;

다음 레벨의 다운 스트림 신호에 따라 대응하는 스캔 라인의 스캔 신호를 풀다운하는 풀다운 모듈;A pull-down module that pulls down a scan signal of a corresponding scan line according to a downstream signal of a next level;

대응하는 스캔 라인의 스캔 신호를 저레벨로 유지하는 풀다운 유지 모듈;A pull-down holding module for holding a scan signal of a corresponding scan line at a low level;

현재 레벨의 다운 스트림 신호를 다음 레벨의 풀업 제어 모듈에 전송하는 다운 스트림 모듈;A downstream module for transmitting a downstream signal of a current level to a pull-up control module of a next level;

스캔 라인의 스캔 신호의 고레벨을 생성하는 부트스트랩 커패시터; 를 포함하고,A bootstrap capacitor for generating a high level of the scan signal of the scan line; Including,

정전압 저레벨 소스는:The constant voltage low level source is:

풀다운 유지 모듈에 제 1 저레벨을 제공하는 제 1 정전압 저레벨 소스, 제 1 저레벨은 스캔 신호를 풀다운하고; 및A first constant voltage low level source providing a first low level to the pull down retention module, the first low level pulling down the scan signal; And

풀다운 유지 모듈에 제 2 저레벨을 제공하는 제 2 정전압 저레벨 소스, 제 2 저레벨은 스캔 레벨 신호 및 다운 스트림 신호를 풀다운하고; 를 포함하고,A second constant voltage low level source providing a second low level to the pull down retention module, the second low level pull down the scan level signal and the downstream signal; Including,

제 1 저레벨의 절댓값은 제 2 저레벨의 절댓값보다 작다.The absolute value of the first low level is smaller than the absolute value of the second low level.

본 발명의 스캔 구동 회로에서, 풀업 제어 모듈은 제 1 스위치 트랜지스터를 포함하고, 제 1 스위치 트랜지스터의 제어 단부는 이전 레벨의 다운 스트림 신호를 입력하고, 제 1 스위치 트랜지스터의 입력 단부는 상수(constant) 고레벨을 입력하고, 제 1 스위치 트랜지스터의 출력 단부는 풀업 모듈, 풀다운 모듈, 풀다운 유지 모듈, 다운 스트림 모듈 및 부트스트랩 커패시터에 연결된다.In the scan drive circuit of the present invention, the pull-up control module includes a first switch transistor, a control end of the first switch transistor inputs a downstream signal of a previous level, and an input end of the first switch transistor is constant. Input a high level, the output end of the first switch transistor is connected to a pull-up module, pull-down module, pull-down retention module, downstream module and bootstrap capacitor.

본 발명의 스캔 구동 회로에서, 풀업 모듈은 제 2 스위치 트랜지스터를 포함하고, 제 2 스위치 트랜지스터의 제어 단부는 풀업 제어 모듈의 제 1 스위치 트랜지스터의 출력 단부에 연결되고, 제 2 스위치 트랜지스터의 입력 단부는 현재 레벨의 클럭 신호를 입력하고, 제 2 스위치 트랜지스터의 출력 단부는 현재 레벨의 스캔 신호를 출력한다.In the scan drive circuit of the present invention, the pull-up module includes a second switch transistor, the control end of the second switch transistor is connected to the output end of the first switch transistor of the pull-up control module, and the input end of the second switch transistor is A clock signal of the current level is input, and an output end of the second switch transistor outputs a scan signal of the current level.

본 발명의 스캔 구동 회로에서, 다운 스트림 모듈은 제 3 스위치 트랜지스터를 포함하고, 제 3 스위치 트랜지스터의 제어 단부는 풀업 제어 모듈의 제 1 스위치 트랜지스터의 출력 단부에 연결되고, 제 3 스위치 트랜지스터의 입력 단부는 현재 레벨의 클럭 신호를 입력하고, 제 3 스위치 트랜지스터의 출력 단부는 현재 레벨의 다운 스트림 신호를 출력한다.In the scan drive circuit of the present invention, the downstream module includes a third switch transistor, the control end of the third switch transistor is connected to the output end of the first switch transistor of the pull-up control module, and the input end of the third switch transistor. Inputs a clock signal of the current level, and an output end of the third switch transistor outputs a downstream signal of the current level.

본 발명의 스캔 구동 회로에서, 풀다운 모듈은 제 4 스위치 트랜지스터를 포함하고, 제 4 스위치 트랜지스터의 제어 단부는 다음 레벨의 다운 스트림 신호를 입력하고, 제 4 스위치 트랜지스터의 입력 단부는 풀업 제어 모듈의 제 1 스위치 트랜지스터의 출력 단부에 연결되고, 제 4 스위치 트랜지스터의 출력 단부는 제 2 정전압 저레벨 소스에 연결된다.In the scan drive circuit of the present invention, the pull-down module includes a fourth switch transistor, a control end of the fourth switch transistor inputs a downstream signal of a next level, and an input end of the fourth switch transistor is formed of the pull-up control module. An output end of the first switch transistor is connected and an output end of the fourth switch transistor is connected to a second constant voltage low level source.

본 발명의 스캔 구동 회로에서, 풀다운 모듈은 제 5 스위치 트랜지스터를 포함하고, 제 5 스위치 트랜지스터의 제어 단부는 다음 레벨의 다운 스트림 신호를 입력하고, 제 5 스위치 트랜지스터의 입력 단부는 제 3 스위치 트랜지스터의 출력 단부에 연결되고, 제 5 스위치 트랜지스터의 출력 단부는 정전압 저레벨 소스에 연결된다.In the scan drive circuit of the present invention, the pull-down module includes a fifth switch transistor, a control end of the fifth switch transistor inputs a downstream signal of a next level, and an input end of the fifth switch transistor is connected to the third switch transistor. An output end of the fifth switch transistor is connected to a constant voltage low level source.

본 발명의 스캔 구동 회로에서, 풀다운 유지 모듈은 제 1 풀다운 유지 유닛, 제 2 풀다운 유지 유닛, 제 22 스위치 트랜지스터 및 제 23 스위치 트랜지스터를 포함하고;In the scan drive circuit of the present invention, the pull-down holding module includes a first pull-down holding unit, a second pull-down holding unit, a twenty-second switch transistor, and a twenty-third switch transistor;

제 22 스위치 트랜지스터의 제어 단부는 제 1 스위치 트랜지스터의 출력 단부에 연결되고, 제 22 스위치 트랜지스터의 출력 단부는 K(N) 기준점에 연결되고, 제 22 스위치 트랜지스터의 입력 단부는 P(N) 기준점에 연결되고; The control end of the twenty-second switch transistor is connected to the output end of the first switch transistor, the output end of the twenty-second switch transistor is connected to the K (N) reference point, and the input end of the twenty-second switch transistor is connected to the P (N) reference point. Connected;

제 23 스위치 트랜지스터의 제어 단부는 이전 레벨의 다운 스트림 신호를 입력하고, 제 23 스위치 트랜지스터의 출력 단부는 K(N) 기준점에 연결되고, 제 23 스위치 트랜지스터의 입력 단부는 P(N) 기준점에 연결되고; The control end of the twenty-third switch transistor inputs the downstream signal of the previous level, the output end of the twenty-third switch transistor is connected to the K (N) reference point, and the input end of the twenty-third switch transistor is connected to the P (N) reference point. Become;

제 1 풀다운 유지 유닛은 제 6 스위치 트랜지스터, 제 7 스위치 트랜지스터, 제 8 스위치 트랜지스터, 제 9 스위치 트랜지스터, 제 10 스위치 트랜지스터, 제 11 스위치 트랜지스터, 제 12 스위치 트랜지스터 및 제 13 스위치 트랜지스터를 포함하고; The first pull-down holding unit includes a sixth switch transistor, a seventh switch transistor, an eighth switch transistor, a ninth switch transistor, a tenth switch transistor, an eleventh switch transistor, a twelfth switch transistor, and a thirteenth switch transistor;

제 6 스위치 트랜지스터의 제어 단부는 K(N) 기준점에 연결되고, 제 6 스위치 트랜지스터의 입력 단부는 제 1 정전압 저레벨 소스에 연결되고, 제 6 스위치 트랜지스터의 출력 단부는 제 2 스위치 트랜지스터의 출력 단부에 연결되고;The control end of the sixth switch transistor is connected to the K (N) reference point, the input end of the sixth switch transistor is connected to the first constant voltage low level source, and the output end of the sixth switch transistor is connected to the output end of the second switch transistor. Connected;

제 7 스위치 트랜지스터의 제어 단부는 K(N) 기준점에 연결되고, 제 7 스위치 트랜지스터의 입력 단부는 제 2 정전압 저레벨 소스에 연결되고, 제 7 스위치 트랜지스터의 출력 단부는 제 1 스위치 트랜지스터의 출력 단부에 연결되고, The control end of the seventh switch transistor is connected to the K (N) reference point, the input end of the seventh switch transistor is connected to the second constant voltage low level source, and the output end of the seventh switch transistor is connected to the output end of the first switch transistor. Connected,

제 8 스위치 트랜지스터의 제어 단부는 K(N) 기준점에 연결되고, 제 8 스위치 트랜지스터의 입력 단부는 정전압 저레벨 소스에 연결되고, 제 8 스위치 트랜지스터의 출력 단부는 현재 레벨의 다운 스트림 신호에 연결되고; A control end of the eighth switch transistor is connected to a K (N) reference point, an input end of the eighth switch transistor is connected to a constant voltage low level source, and an output end of the eighth switch transistor is connected to a downstream signal of the current level;

제 9 스위치 트랜지스터의 제어 단부는 제 1 고주파 임펄스 신호에 연결되고, 제 9 스위치 트랜지스터의 입력 단부는 제 1 고주파 임펄스 신호에 연결되고, 제 9 스위치 트랜지스터의 출력 단부는 K(N) 기준점에 연결되고; The control end of the ninth switch transistor is connected to the first high frequency impulse signal, the input end of the ninth switch transistor is connected to the first high frequency impulse signal, and the output end of the ninth switch transistor is connected to the K (N) reference point. ;

제 10 스위치 트랜지스터의 제어 단부는 현재 레벨의 다운 스트림 신호에 연결되고, 제 10 스위치 트랜지스터의 입력 단부는 정전압 저레벨 소스에 연결되고, 제 10 스위치 트랜지스터의 출력 단부는 제 1 고주파 임펄스 신호에 연결되고; A control end of the tenth switch transistor is connected to a downstream signal of a current level, an input end of the tenth switch transistor is connected to a constant voltage low level source, and an output end of the tenth switch transistor is connected to a first high frequency impulse signal;

제 11 스위치 트랜지스터의 제어 단부는 제 2 고주파 임펄스 신호에 연결되고, 제 11 스위치 트랜지스터의 입력 단부는 제 1 고주파 임펄스 신호에 연결되고, 제 11 스위치 트랜지스터의 출력 단부는 K(N) 기준점에 연결되고; A control end of the eleventh switch transistor is connected to the second high frequency impulse signal, an input end of the eleventh switch transistor is connected to the first high frequency impulse signal, and an output end of the eleventh switch transistor is connected to a K (N) reference point; ;

제 12 스위치 트랜지스터의 제어 단부는 K(N) 기준점에 연결되고, 제 12 스위치 트랜지스터의 출력 단부는 K(N) 기준점에 연결되고, 제 12 스위치 트랜지스터의 입력 단부는 제 1 고주파 임펄스 신호에 연결되고; The control end of the twelfth switch transistor is connected to the K (N) reference point, the output end of the twelfth switch transistor is connected to the K (N) reference point, and the input end of the twelfth switch transistor is connected to the first high frequency impulse signal; ;

제 13 스위치 트랜지스터의 제어 단부는 이전 레벨의 다운 스트림 신호를 입력하고, 제 13 스위치 트랜지스터의 입력 단부는 정전압 저레벨 소스에 연결되고, 제 13 스위치 트랜지스터의 출력 단부는 제 1 고주파 임펄스 신호에 연결되고; A control end of the thirteenth switch transistor inputs a downstream signal of a previous level, an input end of the thirteenth switch transistor is connected to a constant voltage low level source, and an output end of the thirteenth switch transistor is connected to a first high frequency impulse signal;

제 2 풀다운 유지 유닛은 제 14 스위치 트랜지스터, 제 15 스위치 트랜지스터, 제 16 스위치 트랜지스터, 제 17 스위치 트랜지스터, 제 18 스위치 트랜지스터, 제 19 스위치 트랜지스터, 제 20 스위치 트랜지스터 및 제 21 스위치 트랜지스터를 포함하고; The second pull-down holding unit includes a fourteenth switch transistor, a fifteenth switch transistor, a sixteenth switch transistor, a seventeenth switch transistor, an eighteenth switch transistor, a nineteenth switch transistor, a twentieth switch transistor, and a twenty-first switch transistor;

제 14 스위치 트랜지스터의 제어 단부는 P(N) 기준점에 연결되고, 제 14 스위치 트랜지스터의 입력 단부는 제 1 정전압 저레벨 소스에 연결되고, 제 14 스위치 트랜지스터의 출력 단부는 제 2 스위치 트랜지스터의 출력 단부에 연결되고; The control end of the fourteenth switch transistor is connected to the P (N) reference point, the input end of the fourteenth switch transistor is connected to the first constant voltage low level source, and the output end of the fourteenth switch transistor is connected to the output end of the second switch transistor. Connected;

제 15 스위치 트랜지스터의 제어 단부는 P(N) 기준점에 연결되고, 제 15 스위치 트랜지스터의 입력 단부는 제 2 정전압 저레벨 소스에 연결되고, 제 15 스위치 트랜지스터의 출력 단부는 제 1 스위치 트랜지스터의 출력 단부에 연결되고,The control end of the fifteenth switch transistor is connected to a P (N) reference point, the input end of the fifteenth switch transistor is connected to a second constant voltage low level source, and the output end of the fifteenth switch transistor is connected to the output end of the first switch transistor. Connected,

제 16 스위치 트랜지스터의 제어 단부는 P(N) 기준점에 연결되고, 제 16 스위치 트랜지스터의 입력 단부는 정전압 저레벨 소스에 연결되고, 제 16 스위치 트랜지스터의 출력 단부는 현재 레벨의 다운 스트림 신호에 연결되고; A control end of the sixteenth switch transistor is connected to a P (N) reference point, an input end of the sixteenth switch transistor is connected to a constant voltage low level source, and an output end of the sixteenth switch transistor is connected to a downstream signal of the current level;

제 17 스위치 트랜지스터의 제어 단부는 제 2 고주파 임펄스 신호에 연결되고, 제 17 스위치 트랜지스터의 입력 단부는 제 2 고주파 임펄스 신호에 연결되고, 제 17 스위치 트랜지스터의 출력 단부는 P(N) 기준점에 연결되고; A control end of the seventeenth switch transistor is connected to the second high frequency impulse signal, an input end of the seventeenth switch transistor is connected to the second high frequency impulse signal, and an output end of the seventeenth switch transistor is connected to a P (N) reference point; ;

제 18 스위치 트랜지스터의 제어 단부는 현재 레벨의 다운 스트림 신호에 연결되고, 제 18 스위치 트랜지스터의 입력 단부는 정전압 저레벨 소스에 연결되고, 제 18 스위치 트랜지스터의 출력 단부는 스위치 트랜지스터의 출력 단부는 제 2 고주파 임펄스 신호에 연결되고; The control end of the eighteenth switch transistor is connected to the downstream signal of the current level, the input end of the eighteenth switch transistor is connected to the constant voltage low level source, and the output end of the eighteenth switch transistor is the output end of the switch transistor at the second high frequency. Is connected to an impulse signal;

제 19 스위치 트랜지스터의 제어 단부는 제 1 고주파 임펄스 신호에 연결되고, 제 19 스위치 트랜지스터의 입력 단부는 제 2 고주파 임펄스 신호에 연결되고, 제 19 스위치 트랜지스터의 출력 단부는 P(N) 기준점에 연결되고; A control end of the nineteenth switch transistor is connected to the first high frequency impulse signal, an input end of the nineteenth switch transistor is connected to the second high frequency impulse signal, and an output end of the nineteenth switch transistor is connected to a P (N) reference point; ;

제 20 스위치 트랜지스터의 제어 단부는 P(N) 기준점에 연결되고, 제 20 스위치 트랜지스터의 출력 단부는 P(N) 기준점에 연결되고, 제 20 스위치 트랜지스터의 입력 단부는 제 2 고주파 임펄스 신호에 연결되고;The control end of the 20th switch transistor is connected to a P (N) reference point, the output end of the 20th switch transistor is connected to a P (N) reference point, the input end of the 20th switch transistor is connected to a second high frequency impulse signal, and ;

제 21 스위치 트랜지스터의 제어 단부는 이전 레벨의 다운 스트림 신호를 입력하고, 제 21 스위치 트랜지스터의 입력 단부는 정전압의 저레벨 소스에 연결되고, 제 21 스위치 트랜지스터의 출력 단부는 제 2 고주파 임펄스 신호에 연결된다. The control end of the twenty-first switch transistor inputs a downstream signal of a previous level, the input end of the twenty-first switch transistor is connected to a low level source of constant voltage, and the output end of the twenty-first switch transistor is connected to a second high frequency impulse signal. .

본 발명의 스캔 구동 회로에서, 제 1 고주파 임펄스 신호의 전위는 제 2 고주파 임펄스 신호의 전위와 반대이다.In the scan drive circuit of the present invention, the potential of the first high frequency impulse signal is opposite to that of the second high frequency impulse signal.

본 발명의 스캔 구동 회로에서, 정전압 저레벨 소스는:In the scan drive circuit of the present invention, the constant voltage low level source is:

풀다운 유지 모듈에 제 1 저레벨을 제공하는 제 1 정전압 저레벨 소스, 제 1 저레벨은 스캔 신호를 풀다운하고;A first constant voltage low level source providing a first low level to the pull down retention module, the first low level pulling down the scan signal;

풀다운 유지 모듈에 제 2 저레벨을 제공하는 제 2 정전압 저레벨 소스, 제 2 저레벨은 스캔 레벨 신호를 풀다운하고; 및A second constant voltage low level source providing a second low level to the pull down retention module, the second low level pulling down the scan level signal; And

풀다운 유지 모듈에 제 3 저레벨을 제공하는 제 3 정전압 저레벨 소스, 제 3 저레벨은 다운 스트림 신호를 풀다운하고; 를 포함하고,A third constant voltage low level source providing a third low level to the pull down retention module, the third low level pulling down the downstream signal; Including,

제 1 저레벨의 절댓값은 제 2 저레벨의 절댓값보다 작고, 제 2 저레벨의 절댓값은 제 3 저레벨의 절댓값보다 작다.The absolute value of the first low level is smaller than the absolute value of the second low level, and the absolute value of the second low level is smaller than the absolute value of the third low level.

본 발명의 스캔 구동 회로에서, 풀다운 모듈의 제 5 스위치 트랜지스터의 출력 단부는 제 3 정전압 저레벨 소스에 연결되고, 풀다운 유지 모듈의 제 8 스위치 트랜지스터의 입력 단부는 제 3 정전압 저레벨 소스에 연결되고, 풀다운 유지 모듈의 제 15 스위치 트랜지스터의 입력 단부는 제 3 정전압 저레벨 소스에 연결되고;In the scan drive circuit of the present invention, the output end of the fifth switch transistor of the pulldown module is connected to the third constant voltage low level source, and the input end of the eighth switch transistor of the pulldown retention module is connected to the third constant voltage low level source, and pulldown An input end of a fifteenth switch transistor of the retention module is connected to a third constant voltage low level source;

풀다운 모듈의 제 4 스위치 트랜지스터의 출력 단부는 제 2 정전압 저레벨 소스에 연결되고; 풀다운 유지 모듈의 제 7 스위치 트랜지스터의 입력 단부는 제 2 정전압 저레벨 소스에 연결되고; 풀다운 유지 모듈의 제 10 스위치 트랜지스터의 입력 단부는 제 2 정전압 저레벨 소스에 연결되고; 풀다운 유지 모듈의 제 15 스위치 트랜지스터의 입력 단부는 제 2 정전압 저레벨 소스에 연결되고; 풀다운 유지 모듈의 제 18 스위치 트랜지스터의 입력 단부는 제 2 정전압 저레벨 소스에 연결되고; An output end of the fourth switch transistor of the pull-down module is connected to the second constant voltage low level source; An input end of a seventh switch transistor of the pull-down retention module is connected to a second constant voltage low level source; The input end of the tenth switch transistor of the pull-down retention module is connected to a second constant voltage low level source; An input end of a fifteenth switch transistor of the pull-down retention module is connected to a second constant voltage low level source; An input end of an eighteenth switch transistor of the pull-down retention module is connected to a second constant voltage low level source;

풀다운 유지 모듈의 제 6 스위치 트랜지스터의 입력 단부는 제 1 정전압 저레벨 소스에 연결되고; 풀다운 유지 모듈의 제 13 스위치 트랜지스터의 입력 단부는 제 1 정전압 저레벨 소스에 연결되고, 풀다운 유지 모듈의 제 14 스위치 트랜지스터의 입력 단부는 제 1 정전압 저레벨 소스에 연결되고; 풀다운 유지 모듈의 제 21 스위치 트랜지스터의 입력 단부는 제 1 정전압 저레벨 소스에 연결된다. An input end of a sixth switch transistor of the pull-down retention module is connected to the first constant voltage low level source; An input end of the thirteenth switch transistor of the pull-down retention module is connected to the first constant voltage low level source, and an input end of the fourteenth switch transistor of the pull-down retention module is connected to the first constant voltage low level source; The input end of the twenty first switch transistor of the pull down retention module is connected to the first constant voltage low level source.

본 발명의 스캔 구동 회로에서, 스캔 구동 회로는 추가적으로:In the scan drive circuit of the present invention, the scan drive circuit is additionally:

현재 레벨의 스캔 라인의 스캔 레벨 신호에 대해 리셋 동작을 실행하는 리셋 모듈을 포함한다.And a reset module for performing a reset operation on the scan level signal of the scan line of the current level.

종래의 스캔 구동 회로와 달리, 본 발명은 전위차가 큰 정전압 저레벨 소스를 설정함으로써 누전 문제를 극복하여 스캔 구동 회로의 신뢰성을 향상시킬 수 있고; 본 발명은 스캔 구동 회로의 신뢰성에 영향을 미치는 종래의 스캔 구동 회로의 누전 문제를 쉽게 해결할 수 있다.Unlike the conventional scan drive circuit, the present invention can improve the reliability of the scan drive circuit by overcoming a short circuit problem by setting a constant voltage low level source having a large potential difference; The present invention can easily solve the short-circuit problem of the conventional scan drive circuit which affects the reliability of the scan drive circuit.

본 발명의 전술한 설명을 보다 명확하고 포괄적으로 하기 위해, 이하에서 상세하게 설명되는 첨부된 도면을 갖는 바람직한 바람직한 실시예가 있다.In order to make the foregoing description of the present invention clearer and more comprehensive, there is a preferred preferred embodiment with the accompanying drawings which are described in detail below.

도 1은 종래의 스캔 구동 회로의 구조도를 나타내고;
도 2는 본 발명의 제 1 실시예에 따른 스캔 구동 회로의 구조도를 나타내고;
도 3 은 본 발명의 제 2 실시예에 따른 스캔 구동 회로의 구조도를 나타내고;
도 4 는 본 발명의 제 3 실시예에 따른 스캔 구동 회로의 구조도를 나타내고;
도 5 는 본 발명의 제 4 실시예에 따른 스캔 구동 회로의 구조도를 나타내고;
도6은 본 발명의 제 4 실시예에 따른 스캔 구동 회로의 신호 파형도를 나타내고;
도 7은 본 발명의 제 5 실시예에 따른 스캔 구동 회로의 구조도를 나타내고;
도8은 본 발명의 제 5 실시예에 따른 스캔 구동 회로의 신호 파형도를 나타낸다.1 shows a structural diagram of a conventional scan driving circuit;
2 shows a structural diagram of a scan driving circuit according to the first embodiment of the present invention;
3 shows a structural diagram of a scan driving circuit according to a second embodiment of the present invention;
4 shows a structural diagram of a scan driving circuit according to a third embodiment of the present invention;
5 shows a structural diagram of a scan driving circuit according to a fourth embodiment of the present invention;
6 shows a signal waveform diagram of a scan driving circuit according to a fourth embodiment of the present invention;
7 shows a structural diagram of a scan driving circuit according to a fifth embodiment of the present invention;
8 is a signal waveform diagram of a scan driving circuit according to a fifth embodiment of the present invention.

전술한 목적 및 다른 목적들을 달성하기 위해 본 발명에 의해 채택된 구조 및 기술적 수단은 바람직한 바람직한 실시예들 및 첨부 도면들에 대한 다음의 상세한 설명을 참조함으로써 이해될 수 있다. 또한, 상측, 하측, 전방, 후방, 좌측, 우측, 내측, 외측, 측면, 세로/수직, 가로/수평 등과 같은 본 발명에 의해 기술된 방향성 용어는 첨부된 도면에 따라 본 발명을 설명하고 이해하기 위해 사용되지만, 본 발명은 이에 한정되지 않는다.The structural and technical means adopted by the present invention for achieving the above and other objects can be understood by reference to the following detailed description of the preferred embodiments and the accompanying drawings. In addition, directional terms described by the present invention, such as upper, lower, front, rear, left, right, inner, outer, side, vertical / vertical, horizontal / horizontal, etc. are used to explain and understand the present invention according to the accompanying drawings. Although used herein, the present invention is not limited thereto.

도면에서, 유사한 구조를 갖는 유닛은 동일한 부호로 표시된다.In the drawings, units having similar structures are denoted by the same reference numerals.

도 2는 본 발명의 제 1 실시예에 따른 스캔 구동 회로의 구조도를 나타낸다. 본 바람직한 실시예의 스캔 구동 회로(20)는 풀업 제어 모듈(201), 풀업 모듈(202), 풀다운 모듈(203), 풀다운 유지 모듈(204), 다운 스트림 모듈(205), 부트스트랩 커패시터(Cb) 및 정전압 저레벨 소스를 포함한다.2 shows a structural diagram of a scan driving circuit according to a first embodiment of the present invention. The scan drive circuit 20 of the present preferred embodiment includes a pull-up control module 201, a pull-up module 202, a pull-down module 203, a pull-down retention module 204, a downstream module 205, and a bootstrap capacitor Cb. And a constant voltage low level source.

풀업 제어 모듈(201)은 이전 레벨의 다운 스트림 신호(ST(N-1))를 수신하고, 이전 레벨의 다운 스트림 신호(ST(N-1))에 따라 스캔 라인 중 하나에 대응하는 스캔 레벨 신호(Q(N))를 생성하고; 풀업 모듈(202)은 스캔 레벨 신호(Q(N))와 현재 레벨의 클럭 신호(CK(N))에 따라 대응하는 스캔 라인의 스캔 신호(G(N))를 풀업하고; 풀다운 모듈(203)은 다음 레벨의 다운 스트림 신호(ST(N+1))에 따라 대응하는 스캔 라인의 스캔 신호(G(N))를 풀다운하고; 풀다운 유지 모듈(204)은 대응하는 스캔 라인의 스캔 신호(G(N))를 저레벨로 유지하고; 다운 스트림 모듈(205)은 현재 레벨의 다운 스트림 신호(ST(N))를 다음 레벨의 풀업 제어 모듈(201)에 전송하고; 부트스트랩 커패시터(Cb)는 스캔 라인의 스캔 신호(G(N))의 고레벨을 생성한다.The pull-up control module 201 receives the downstream signal ST (N-1) of the previous level and scan level corresponding to one of the scan lines according to the downstream signal ST (N-1) of the previous level. Generate a signal Q (N); The pull-up module 202 pulls up the scan signal G (N) of the corresponding scan line according to the scan level signal Q (N) and the clock signal CK (N) of the current level; The pull-down module 203 pulls down the scan signal G (N) of the corresponding scan line according to the downstream signal ST (N + 1) of the next level; Pull-down maintaining module 204 maintains the scan signal G (N) of the corresponding scan line at a low level; The downstream module 205 sends the downstream signal ST (N) of the current level to the pull-up control module 201 of the next level; Bootstrap capacitor Cb generates a high level of scan signal G (N) of the scan line.

정전압 저레벨 소스는 제 1 정전압 저레벨 소스(VSS1) 및 제 2 정전압 저레벨 소스(VSS2)를 포함한다. 제 1 정전압 저레벨 소스(VSS1)는 풀다운 유지 모듈(204)에 제 1 저레벨을 제공하고, 제 2 정전압 저레벨 소스(VSS2)는 풀다운 유지 모듈(204)에 제 2 저레벨을 제공하고, 제 1 저레벨은 스캔 신호(G(N))를 풀다운하고, 제 2 저레벨은 스캔 레벨 신호(Q(N)) 및 다운 스트림 신호(ST(N))를 풀다운한다. 제 1 저레벨의 절댓값은 제 2 저레벨의 절댓값보다 작다.The constant voltage low level source includes a first constant voltage low level source VSS1 and a second constant voltage low level source VSS2. The first constant voltage low level source VSS1 provides a first low level to the pull-down retention module 204, and the second constant voltage low level source VSS2 provides a second low level to the pull-down retention module 204, and the first low level The scan signal G (N) is pulled down, and the second low level pulls down the scan level signal Q (N) and the downstream signal ST (N). The absolute value of the first low level is smaller than the absolute value of the second low level.

풀업 제어 모듈(201)은 제 1 스위치 트랜지스터(T1)를 포함하고, 제 1 스위치 트랜지스터(T1)의 제어 단부는 이전 레벨의 다운 스트림 신호(ST(N))를 입력하고, 제 1 스위치 트랜지스터(T1)의 입력 단부는 상수(constant) 고레벨(DCH)을 입력하고, 제 1 스위치 트랜지스터(T1)의 출력 단부는 풀업 모듈(202), 풀다운 모듈(203), 풀다운 유지 모듈(204), 다운 스트림 모듈(205) 및 부트스트랩 커패시터(Cb)에 연결된다.The pull-up control module 201 includes a first switch transistor T1, the control end of the first switch transistor T1 inputs the downstream signal ST (N) of the previous level, and the first switch transistor T1. The input end of T1 inputs a constant high level DCH, and the output end of the first switch transistor T1 has a pull-up module 202, a pull-down module 203, a pull-down retention module 204, and a downstream Connected to module 205 and bootstrap capacitor Cb.

풀업 모듈(202)은 제 2 스위치 트랜지스터(T2)를 포함하고, 제 2 스위치 트랜지스터(T2)의 제어 단부는 풀업 제어 모듈(201)의 제 1 스위치 트랜지스터(T1)의 출력 단부에 연결되고, 제 2 스위치 트랜지스터(T2)의 입력 단부는 현재 레벨의 클럭 신호(CK(N))를 입력하고, 제 2 스위치 트랜지스터(T2)의 출력 단부는 현재 레벨의 스캔 신호(G(N))를 출력한다.The pull-up module 202 includes a second switch transistor T2, the control end of the second switch transistor T2 is connected to the output end of the first switch transistor T1 of the pull-up control module 201, and The input end of the two switch transistor T2 inputs the clock signal CK (N) of the current level, and the output end of the second switch transistor T2 outputs the scan signal G (N) of the current level. .

다운 스트림 모듈(205)은 제 3 스위치 트랜지스터(T19)를 포함하고, 제 3 스위치 트랜지스터(T19)의 제어 단부는 풀업 제어 모듈(201)의 제 1 스위치 트랜지스터(T1)의 출력 단부에 연결되고, 제 3 스위치 트랜지스터(T19)의 입력 단부는 현재 레벨의 클럭 신호(CK(N))를 입력하고, 제 3 스위치 트랜지스터(T19)의 출력 단부는 현재 레벨의 다운 스트림 신호(ST(N))를 출력한다.The downstream module 205 includes a third switch transistor T19, the control end of the third switch transistor T19 is connected to the output end of the first switch transistor T1 of the pull-up control module 201, The input end of the third switch transistor T19 inputs the clock signal CK (N) of the current level, and the output end of the third switch transistor T19 receives the downstream signal ST (N) of the current level. Output

풀다운 모듈(203)은 제 4 스위치 트랜지스터(T3) 및 제 5 스위치 트랜지스터(T21)를 포함하고, 제 4 스위치 트랜지스터(T3)의 제어 단부는 다음 레벨의 다운 스트림 신호(ST(N+1))를 입력하고, 제 4 스위치 트랜지스터(T3)의 입력 단부는 풀업 제어 모듈(201)의 제 1 스위치 트랜지스터(T1)의 출력 단부에 연결되고, 제 4 스위치 트랜지스터(T3)의 출력 단부는 제 2 정전압 저레벨 소스에 연결되고; 제 5 스위치 트랜지스터(T21)의 제어 단부는 다음 레벨의 다운 스트림 신호ST(N+1)를 입력하고, 제 5 스위치 트랜지스터(T21)의 입력 단부는 제 3 스위치 트랜지스터(T19)의 출력 단부에 연결되고, 제 5 스위치 트랜지스터(T21)의 출력 단부는 제 1 정전압 저레벨 소스에 연결된다.The pull-down module 203 includes a fourth switch transistor T3 and a fifth switch transistor T21, and the control end of the fourth switch transistor T3 has a downstream signal ST (N + 1) of the next level. Is input, the input end of the fourth switch transistor T3 is connected to the output end of the first switch transistor T1 of the pull-up control module 201, and the output end of the fourth switch transistor T3 is the second constant voltage. Connected to a low level source; The control end of the fifth switch transistor T21 inputs the downstream signal ST (N + 1) of the next level, and the input end of the fifth switch transistor T21 is connected to the output end of the third switch transistor T19. The output end of the fifth switch transistor T21 is connected to the first constant voltage low level source.

풀다운 유지 모듈(204)은 제 1 풀다운 유지 유닛(2041), 제 2 풀다운 유지 유닛(2042), 제 22 스위치 트랜지스터(T13) 및 제 23 스위치 트랜지스터(T14)를 포함한다.The pull-down holding module 204 includes a first pull-down holding unit 2041, a second pull-down holding unit 2042, a twenty-second switch transistor T13, and a twenty-third switch transistor T14.

제 22 스위치 트랜지스터(T13)의 제어 단부는 제 1 스위치 트랜지스터(T1)의 출력 단부에 연결되고, 제 22 스위치 트랜지스터(T13)의 출력 단부는 K(N) 기준점에 연결되고, 제 22 스위치 트랜지스터(T13)의 입력 단부는 P(N) 기준점에 연결된다.The control end of the twenty-second switch transistor T13 is connected to the output end of the first switch transistor T1, the output end of the twenty-second switch transistor T13 is connected to a K (N) reference point, and the twenty-second switch transistor ( The input end of T13) is connected to the P (N) reference point.

제 23 스위치 트랜지스터(T14)의 제어 단부는 이전 레벨의 다운 스트림 신호(ST(N-1))를 입력하고, 제 23 스위치 트랜지스터(T14)의 출력 단부는 K(N) 기준점에 연결되고, 제 23 스위치 트랜지스터(T14)의 입력 단부는 P(N) 기준점에 연결된다.The control end of the twenty-third switch transistor T14 inputs the downstream signal ST (N-1) of the previous level, the output end of the twenty-third switch transistor T14 is connected to the K (N) reference point, The input end of the 23 switch transistor T14 is connected to the P (N) reference point.

제 1 풀다운 유지 유닛(2041)은 제 6 스위치 트랜지스터(T10), 제 7 스위치 트랜지스터(T9), 제 8 스위치 트랜지스터(T23), 제 9 스위치 트랜지스터(T6), 제 10 스위치 트랜지스터(T8), 제 11 스위치 트랜지스터(T16), 제 12 스위치 트랜지스터(T20) 및 제 13 스위치 트랜지스터(T18)를 포함한다.The first pull-down holding unit 2041 includes a sixth switch transistor T10, a seventh switch transistor T9, an eighth switch transistor T23, a ninth switch transistor T6, a tenth switch transistor T8, and a fifth switch transistor T10. An eleventh switch transistor T16, a twelfth switch transistor T20, and a thirteenth switch transistor T18.

제 6 스위치 트랜지스터(T10)의 제어 단부는 K(N) 기준점에 연결되고, 제 6 스위치 트랜지스터(T10)의 입력 단부는 제 1 정전압 저레벨 소스(VSS1)에 연결되고, 제 6 스위치 트랜지스터(T10)의 출력 단부는 제 2 스위치 트랜지스터(T2)의 출력 단부에 연결된다.The control end of the sixth switch transistor T10 is connected to the K (N) reference point, the input end of the sixth switch transistor T10 is connected to the first constant voltage low level source VSS1, and the sixth switch transistor T10. The output end of is connected to the output end of the second switch transistor T2.

제 7 스위치 트랜지스터(T9)의 제어 단부는 K(N) 기준점에 연결되고, 제 7 스위치 트랜지스터(T9)의 입력 단부는 제 2 정전압 저레벨 소스(VSS2)에 연결되고, 제 7 스위치 트랜지스터(T9)의 출력 단부는 제 1 스위치 트랜지스터(T1)의 출력 단부에 연결된다.The control end of the seventh switch transistor T9 is connected to the K (N) reference point, the input end of the seventh switch transistor T9 is connected to the second constant voltage low level source VSS2, and the seventh switch transistor T9. The output end of is connected to the output end of the first switch transistor T1.

제 8 스위치 트랜지스터(T23)의 제어 단부는 K(N) 기준점에 연결되고, 제 8 스위치 트랜지스터(T23)의 입력 단부는 정전압 저레벨 소스(VSS1)에 연결되고, 제 8 스위치 트랜지스터(T23)의 출력 단부는 현재 레벨의 다운 스트림 신호(ST(N))에 연결된다. The control end of the eighth switch transistor T23 is connected to the K (N) reference point, the input end of the eighth switch transistor T23 is connected to the constant voltage low level source VSS1, and the output of the eighth switch transistor T23 is output. The end is connected to the downstream signal ST (N) of the current level.

제 9 스위치 트랜지스터(T6)의 제어 단부는 제 1 고주파 임펄스 신호(XCKN)(클럭 신호)에 연결되고, 제 9 스위치 트랜지스터(T6)의 입력 단부는 제 1 고주파 임펄스 신호(XCKN)에 연결되고, 제 9 스위치 트랜지스터(T6)의 출력 단부는 K(N) 기준점에 연결된다. The control end of the ninth switch transistor T6 is connected to the first high frequency impulse signal XCKN (clock signal), the input end of the ninth switch transistor T6 is connected to the first high frequency impulse signal XCKN, The output end of the ninth switch transistor T6 is connected to the K (N) reference point.

제 10 스위치 트랜지스터(T8)의 제어 단부는 현재 레벨의 다운 스트림 신호(ST(N))에 연결되고, 제 10 스위치 트랜지스터(T8)의 입력 단부는 정전압 저레벨 소스(VSS1)에 연결되고, 제 10 스위치 트랜지스터(T8)의 출력 단부는 제 1 고주파 임펄스 신호(XCKN)에 연결된다. The control end of the tenth switch transistor T8 is connected to the downstream signal ST (N) of the current level, the input end of the tenth switch transistor T8 is connected to the constant voltage low level source VSS1, and the tenth The output end of the switch transistor T8 is connected to the first high frequency impulse signal XCKN.

제 11 스위치 트랜지스터(T16)의 제어 단부는 제 2 고주파 임펄스 신호(CKN)에 연결되고, 제 11 스위치 트랜지스터(T16)의 입력 단부는 제 1 고주파 임펄스 신호(XCKN)에 연결되고, 제 11 스위치 트랜지스터(T16)의 출력 단부는 K(N) 기준점에 연결된다.The control end of the eleventh switch transistor T16 is connected to the second high frequency impulse signal CKN, the input end of the eleventh switch transistor T16 is connected to the first high frequency impulse signal XCKN, and the eleventh switch transistor The output end of T16 is connected to the K (N) reference point.

제 12 스위치 트랜지스터(T20)의 제어 단부는 K(N) 기준점에 연결되고, 제 12 스위치 트랜지스터(T20)의 출력 단부는 K(N) 기준점에 연결되고, 제 12 스위치 트랜지스터(T20)의 입력 단부는 제 1 고주파 임펄스 신호(XCKN)에 연결된다.The control end of the twelfth switch transistor T20 is connected to the K (N) reference point, the output end of the twelfth switch transistor T20 is connected to the K (N) reference point, and the input end of the twelfth switch transistor T20 is Is connected to the first high frequency impulse signal XCKN.

제 13 스위치 트랜지스터(T18)의 제어 단부는 이전 레벨의 다운 스트림 신호(ST(N-1))를 입력하고, 제 13 스위치 트랜지스터(T18)의 입력 단부는 정전압 저레벨 소스(VSS1)에 연결되고, 제 13 스위치 트랜지스터(T18)의 출력 단부는 제 1 고주파 임펄스 신호(XCKN)에 연결된다. The control end of the thirteenth switch transistor T18 receives the downstream signal ST (N-1) of the previous level, the input end of the thirteenth switch transistor T18 is connected to the constant voltage low level source VSS1, An output end of the thirteenth switch transistor T18 is connected to the first high frequency impulse signal XCKN.

제 2 풀다운 유지 유닛(2042)는 제 14 스위치 트랜지스터(T11), 제 15 스위치 트랜지스터(T12), 제 16 스위치 트랜지스터(T22), 제 17 스위치 트랜지스터(T5), 제 18 스위치 트랜지스터(T7), 제 19 스위치 트랜지스터(T15), 제 20 스위치 트랜지스터(T19) 및 제 21 스위치 트랜지스터(T17)를 포함한다.The second pull-down holding unit 2042 includes the fourteenth switch transistor T11, the fifteenth switch transistor T12, the sixteenth switch transistor T22, the seventeenth switch transistor T5, the eighteenth switch transistor T7, and the seventh switch transistor T11. A nineteenth switch transistor T15, a twentieth switch transistor T19, and a twenty-first switch transistor T17.

제 14 스위치 트랜지스터(T11)의 제어 단부는 P(N) 기준점에 연결되고, 제 14 스위치 트랜지스터(T11)의 입력 단부는 제 1 정전압 저레벨 소스(VSS1)에 연결되고, 제 14 스위치 트랜지스터(T11)의 출력 단부는 제 2 스위치 트랜지스터(T2)의 출력 단부에 연결되고; The control end of the fourteenth switch transistor T11 is connected to the reference point P (N), the input end of the fourteenth switch transistor T11 is connected to the first constant voltage low level source VSS1, and the fourteenth switch transistor T11. The output end of is connected to the output end of the second switch transistor T2;

제 15 스위치 트랜지스터(T12)의 제어 단부는 P(N) 기준점에 연결되고, 제 15 스위치 트랜지스터(T12)의 입력 단부는 제 2 정전압 저레벨 소스(VSS2)에 연결되고, 제 15 스위치 트랜지스터(T12)의 출력 단부는 제 1 스위치 트랜지스터(T1)의 출력 단부에 연결되고;The control end of the fifteenth switch transistor T12 is connected to the P (N) reference point, the input end of the fifteenth switch transistor T12 is connected to the second constant voltage low level source VSS2, and the fifteenth switch transistor T12 The output end of is connected to the output end of the first switch transistor T1;

제 16 스위치 트랜지스터(T22)의 제어 단부는 P(N) 기준점에 연결되고, 제 16 스위치 트랜지스터(T22)의 입력 단부는 정전압 저레벨 소스(VSS1)에 연결되고, 제 16 스위치 트랜지스터(T22)의 출력 단부는 현재 레벨의 다운 스트림 신호(ST(N))에 연결되고; The control end of the sixteenth switch transistor T22 is connected to the P (N) reference point, the input end of the sixteenth switch transistor T22 is connected to the constant voltage low level source VSS1, and the output of the sixteenth switch transistor T22 is output. The end is connected to the downstream signal ST (N) of the current level;

제 17 스위치 트랜지스터(T5)의 제어 단부는 제 2 고주파 임펄스 신호(CKN)에 연결되고, 제 17 스위치 트랜지스터(T5)의 입력 단부는 제 2 고주파 임펄스 신호(CKN)에 연결되고, 제 17 스위치 트랜지스터(T5)의 출력 단부는 P(N) 기준점에 연결되고;The control end of the seventeenth switch transistor T5 is connected to the second high frequency impulse signal CKN, the input end of the seventeenth switch transistor T5 is connected to the second high frequency impulse signal CKN, and the seventeenth switch transistor. The output end of T5 is connected to a P (N) reference point;

제 18 스위치 트랜지스터(T7)의 제어 단부는 현재 레벨의 다운 스트림 신호(ST(N))에 연결되고, 제 18 스위치 트랜지스터(T7)의 입력 단부는 정전압 저레벨 소스(VSS1)에 연결되고, 제 18 스위치 트랜지스터(T7)의 출력 단부는 스위치 트랜지스터의 출력 단부는 제 2 고주파 임펄스 신호(CKN)에 연결되고;The control end of the eighteenth switch transistor T7 is connected to the downstream signal ST (N) of the current level, the input end of the eighteenth switch transistor T7 is connected to the constant voltage low level source VSS1, and the eighteenth switch The output end of the switch transistor T7 is connected to the second high frequency impulse signal CKN at the output end of the switch transistor;

제 19 스위치 트랜지스터(T15)의 제어 단부는 제 1 고주파 임펄스 신호(XCKN)에 연결되고, 제 19 스위치 트랜지스터(T15)의 입력 단부는 제 2 고주파 임펄스 신호(CKN)에 연결되고, 제 19 스위치 트랜지스터(T15)의 출력 단부는 P(N) 기준점에 연결되고; The control end of the nineteenth switch transistor T15 is connected to the first high frequency impulse signal XCKN, the input end of the nineteenth switch transistor T15 is connected to the second high frequency impulse signal CKN, and the nineteenth switch transistor The output end of T15 is connected to a P (N) reference point;

제 20 스위치 트랜지스터(T19)의 제어 단부는 P(N) 기준점에 연결되고, 제 20 스위치 트랜지스터(T19)의 출력 단부는 P(N) 기준점에 연결되고, 제 20 스위치 트랜지스터(T19)의 입력 단부는 제 2 고주파 임펄스 신호(CKN)에 연결되고;The control end of the twentieth switch transistor T19 is connected to the P (N) reference point, the output end of the twentieth switch transistor T19 is connected to the P (N) reference point, and the input end of the twentieth switch transistor T19 is Is coupled to a second high frequency impulse signal CKN;

제 21 스위치 트랜지스터(T17)의 제어 단부는 이전 레벨의 다운 스트림 신호(ST(N-1))를 입력하고, 제 21 스위치 트랜지스터(T17)의 입력 단부는 정전압의 저레벨 소스(VSS1)에 연결되고, 제 21 스위치 트랜지스터(T17)의 출력 단부는 제 2 고주파 임펄스 신호(CKN)에 연결된다. The control end of the twenty-first switch transistor T17 inputs the downstream signal ST (N-1) of the previous level, and the input end of the twenty-first switch transistor T17 is connected to the low level source VSS1 of constant voltage. The output end of the twenty-first switch transistor T17 is connected to the second high frequency impulse signal CKN.

제 1 고주파 임펄스 신호(XCKN)의 전위는 제 2 고주파 임펄스 신호(CKN)의 전위와 반대이다.The potential of the first high frequency impulse signal XCKN is opposite to the potential of the second high frequency impulse signal CKN.

부트스트랩 커패시터(Cb)는 풀업 모듈(202)의 제 2 스위치 트랜지스터(T2)의 출력 단부와 제 1 스위치 트랜지스터(T1)의 출력 단부 사이에 설치된다.Bootstrap capacitor Cb is provided between the output end of second switch transistor T2 of pull-up module 202 and the output end of first switch transistor T1.

바람직하게는, 스캔 구동 회로(20)는 현재 레벨의 스캔 라인의 스캔 레벨 신호(Q(N))에 대해 리셋 동작을 실행하는 리셋 모듈(206)을 더 포함한다. 리셋 모듈(206)은 T4 스위치 트랜지스터를 포함한다. T4 스위치 트랜지스터의 제어 단부에 고레벨 신호를 입력함으로써, 스캔 라인의 스캔 레벨 신호 Q(n)(Q(N) 기준점)에 대한 리셋 동작이 실행된다.Preferably, the scan driving circuit 20 further includes a reset module 206 for performing a reset operation on the scan level signal Q (N) of the scan line of the current level. The reset module 206 includes a T4 switch transistor. By inputting the high level signal to the control end of the T4 switch transistor, a reset operation is performed on the scan level signal Q (n) (Q (N) reference point) of the scan line.

도 2를 참조하면, 본 발명의 바람직한 실시예의 스캔 구동 회로(20)는 동작 상태에 있으며, 이전 레벨의 다운 스트림 스트림 신호 ST(N-1)가 고레벨일 때, 제 1 스위치 트랜지스터가 턴 온되고; 부트스트랩 커패시터(Cb)에 대한 상수(constant) 고레벨(DCH) 전하가 제 1 스위치 트랜지스터(T1)를 통해 Q(n) 기준점을 더 높은 레벨로 이동시킨다. 이후에, 이전 레벨의 다운 스트림 신호 ST(N-1)는 저레벨로 변환되고, 제 1 스위치 트랜지스터는 턴 오프되고; 기준점(Q(n))는 부트스트랩 커패시터(Cb)를 통해 더 높은 레벨을 유지하고, 제 2 스위치 트랜지스터(T2) 및 제 3 스위치 트랜지스터(T3)는 턴온된다.Referring to Fig. 2, the scan driving circuit 20 of the preferred embodiment of the present invention is in the operating state, and when the downstream signal ST (N-1) of the previous level is at the high level, the first switch transistor is turned on. ; Constant high-level (DCH) charges to the bootstrap capacitor Cb move the Q (n) reference point to a higher level through the first switch transistor Tl. Thereafter, the previous level of downstream signal ST (N-1) is converted to low level, and the first switch transistor is turned off; The reference point Q (n) maintains a higher level through the bootstrap capacitor Cb, and the second switch transistor T2 and the third switch transistor T3 are turned on.

이후에, 현재 레벨의 클럭 신호(CK(n))는 고레벨로 변환되고, 클럭 신호(CK(n))는 제 2 스위치 트랜지스터를 통해 부트스트랩 커패시터(Cb)에 대해 연속적으로 충전되어 기준점 Q(n)가 더 높은 레벨을 달성하게 하고 현재 레벨의 스캔 신호 G(N) 및 현재 레벨의 다운 스트림 신호 ST(N)는 고레벨로 변환된다.Thereafter, the clock signal CK (n) of the current level is converted to a high level, and the clock signal CK (n) is continuously charged to the bootstrap capacitor Cb through the second switch transistor so that the reference point Q ( n) achieves a higher level and the scan signal G (N) of the current level and the downstream signal ST (N) of the current level are converted to a high level.

이때, Q(N) 기준점은 고레벨 상태에 있다. 제 1 스위치 트랜지스터의 입력 단부는 상수(constant) 고레벨(DCH)에 연결되므로 제 1 스위치 트랜지스터(T1)를 통해 Q(n) 기준점에서 누전이 발생하지 않는다.At this time, the Q (N) reference point is in a high level state. Since the input end of the first switch transistor is connected to a constant high level DCH, a short circuit does not occur at the Q (n) reference point through the first switch transistor T1.

동시에, 제 22 스위치 트랜지스터(T13)가 턴온되고, 제 1 풀다운 유지 유닛 및 제 2 풀다운 유지 유닛은 제 1 고주파 임펄스 신호와 제 2 고주파 임펄스 신호의 효과로 인해 Q(n) 기준점을 고레벨로 유지한다 At the same time, the twenty-second switch transistor T13 is turned on, and the first pull-down holding unit and the second pull-down holding unit maintain the Q (n) reference point at a high level due to the effect of the first high frequency impulse signal and the second high frequency impulse signal.

제 1 고주파 임펄스 신호(XCKN)가 고레벨이고 제 2 고주파 임펄스 신호(CKN)가 저레벨일 때, 제 19 스위치 트랜지스터(T15), 제 9 스위치 트랜지스터(T6) 및 제 18 스위치 트랜지스터(T7)는 턴온된다. 제 19 스위치 트랜지스터(T15) 및 제 18 스위치 트랜지스터(T7)는 K(N) 기준점 및 P(N) 기준점을 낮은 전위로 풀다운하므로 제 6 스위치 트랜지스터(T10), 제 7 스위치 트랜지스터(T11), 제 8 스위치 트랜지스터(T23), 제 14 스위치 트랜지스터(T11), 제 15 스위치 트랜지스터(T12) 및 제 16 스위치 트랜지스터(T22)는 턴오프되어, Q(n) 기준점, 현재 레벨의 풀다운 신호(ST(N)) 및 현재 레벨의 스캔 신호(G(N))는 높은 전위에 있다.When the first high frequency impulse signal XCKN is high level and the second high frequency impulse signal CKN is low level, the nineteenth switch transistor T15, the ninth switch transistor T6, and the eighteenth switch transistor T7 are turned on. . Since the nineteenth switch transistor T15 and the eighteenth switch transistor T7 pull down the K (N) reference point and the P (N) reference point to low potentials, the sixth switch transistor T10, the seventh switch transistor T11, The eighth switch transistor T23, the fourteenth switch transistor T11, the fifteenth switch transistor T12, and the sixteenth switch transistor T22 are turned off, so that the Q (n) reference point and the current level pull-down signal ST (N ) And the current level scan signal G (N) is at a high potential.

제 1 고주파 임펄스 신호(XCKN)가 저레벨이고 제 2 고주파 임펄스 신호(CKN)가 고레벨일 때, 제 17 스위치 트랜지스터(T5), 제 11 스위치 트랜지스터(T16) 및 제 10 스위치 트랜지스터(T8)는 턴온된다. 제 11 스위치 트랜지스터(T16) 및 제 10 스위치 트랜지스터(T8)는 K(N) 기준점 및 P(N) 기준점을 낮은 전위로 풀다운하므로 제 6 스위치 트랜지스터(T10), 제 7 스위치 트랜지스터(T11), 제 8 스위치 트랜지스터(T23), 제 14 스위치 트랜지스터(T11), 제 15 스위치 트랜지스터(T12) 및 제 16 스위치 트랜지스터(T22)는 턴오프되어, Q(n) 기준점, 현재 레벨의 풀다운 신호(ST(N)) 및 현재 레벨의 스캔 신호(G(N))는 높은 전위에 있다.When the first high frequency impulse signal XCKN is low level and the second high frequency impulse signal CKN is high level, the seventeenth switch transistor T5, the eleventh switch transistor T16, and the tenth switch transistor T8 are turned on. . Since the eleventh switch transistor T16 and the tenth switch transistor T8 pull down the K (N) reference point and the P (N) reference point to low potentials, the sixth switch transistor T10, the seventh switch transistor T11, The eighth switch transistor T23, the fourteenth switch transistor T11, the fifteenth switch transistor T12, and the sixteenth switch transistor T22 are turned off, so that the Q (n) reference point and the current level pull-down signal ST (N ) And the current level scan signal G (N) is at a high potential.

다음 레벨의 풀다운 신호(ST(N + 1))가 고레벨로 변환되면, 제 4 스위치 트랜지스터(T3)가 턴온되고, Q(n) 기준점이 저레벨로 변환된다. 이때, 제 22 스위치 트랜지스터(T13)는 턴 오프된다.When the next level pull-down signal ST (N + 1) is converted to the high level, the fourth switch transistor T3 is turned on and the Q (n) reference point is converted to the low level. At this time, the twenty-second switch transistor T13 is turned off.

제 1 고주파 임펄스 신호(XCKN)가 고레벨일 때, 기준점(K(N))은 고레벨로 풀업되어, 제 6 스위치 트랜지스터(T10), 제 7 스위치 트랜지스터(T11) 및 제 8 스위치 트랜지스터(T23)가 턴온되어, Q(n) 기준점, 현재 레벨 풀다운 신호(ST(N)) 및 현재 레벨의 스캔 신호(G(N))가 낮은 전위에 있도록 보장한다.When the first high frequency impulse signal XCKN is at a high level, the reference point K (N) is pulled up to a high level so that the sixth switch transistor T10, the seventh switch transistor T11, and the eighth switch transistor T23 are connected to each other. It is turned on to ensure that the Q (n) reference point, the current level pull-down signal ST (N) and the current level scan signal G (N) are at a low potential.

제 2 고주파 임펄스 신호(CKN)가 고레벨일 때, P(N) 기준점은 고레벨로 풀업되어, 제 14 스위치 트랜지스터(T11), 제 15 스위치 트랜지스터(T12) 및 제 16 스위치 트랜지스터(T22)가 턴온되어, Q(n) 기준점, 현재 레벨 풀다운 신호 ST(N) 및 현재 레벨의 스캔 신호 G(N)가 낮은 전위에 있도록 보장한다.When the second high frequency impulse signal CKN is at a high level, the P (N) reference point is pulled up to a high level so that the fourteenth switch transistor T11, the fifteenth switch transistor T12, and the sixteenth switch transistor T22 are turned on. , Q (n) reference point, current level pull-down signal ST (N) and scan signal G (N) of current level are ensured at low potential.

동시에, 본 실시예의 Q(n) 기준점은 제 1 저레벨보다 낮은 제 2 저레벨로 풀다운하여, 제 2 스위치 트랜지스터(T2) 및 제 2 스위치 트랜지스터 제 3 스위치 트랜지스터(T19)는 턴 오프되고, 스캔 신호(G(N))의 전위에 영향을 미치는 제 2 스위치 트랜지스터(T2)의 누전 문제를 방지하고 현재 레벨의 다운 스트림 신호 ST(N)의 전위에 영향을 미치는 제 3 스위치 트랜지스터(T19)의 누전 문제를 방지한다.At the same time, the Q (n) reference point of the present embodiment pulls down to the second low level lower than the first low level, so that the second switch transistor T2 and the second switch transistor third switch transistor T19 are turned off, and the scan signal ( Preventing the short-circuit problem of the second switch transistor T2 affecting the potential of G (N) and the short-circuit problem of the third switch transistor T19 affecting the potential of the downstream signal ST (N) at the current level To prevent.

요약하면, 본 바람직한 실시예의 스캔 구동 회로에서, Q(N) 기준점이 고레벨 상태인지 저레벨 상태인지에 관계없이, Q(n) 기준점의 전위를 변화시키는 누전을 방지하기 위해 Q(N) 기준점의 전위는 유지될 수 있다. In summary, in the scan driving circuit of the present preferred embodiment, the potential of the Q (N) reference point is prevented to prevent a short circuit that changes the potential of the Q (n) reference point, regardless of whether the Q (N) reference point is a high level state or a low level state. Can be maintained.

다양한 전위의 정전압 저레벨 소스를 설정함으로써, 본 발명은 누전 문제를 성공적으로 방지하여 스캔 구동 회로의 신뢰성을 향상시킬 수 있다.By setting a constant voltage low level source of various potentials, the present invention can successfully prevent a short circuit problem and improve the reliability of the scan driving circuit.

도 3은 본 발명의 제 2 실시예에 따른 스캔 구동 회로의 구조도이다. 본 실시예의 스캔 구동 회로와 제 1 실시예의 스캔 구동 회로와의 차이점은: 제 10 스위치 트랜지스터(T8)의 입력 단부와 제 18 스위치 트랜지스터(T7)의 입력 단부는 모두 제 2 정전압 저레벨 소스에 연결되어, 제 10 스위치 트랜지스터(T8) 및 제 18 스위치 트랜지스터(T7)가 누전을 일으키지 않아 K(N) 기준점 및 P(n) 기준점의 전위에 영향을 미치지 않는다는 것이다. 또한, 이것은 스캔 구동 회로의 신뢰성을 향상시킨다.3 is a structural diagram of a scan driving circuit according to a second embodiment of the present invention. The difference between the scan driving circuit of the present embodiment and the scan driving circuit of the first embodiment is: An input end of the tenth switch transistor T8 and an input end of the eighteenth switch transistor T7 are both connected to the second constant voltage low level source. That is, the tenth switch transistor T8 and the eighteenth switch transistor T7 do not cause a short circuit and thus do not affect the potentials of the K (N) reference point and the P (n) reference point. This also improves the reliability of the scan drive circuit.

도 4는 본 발명의 제 3 실시예에 따른 스캔 구동 회로의 구조도이다. 본 실시예의 스캔 구동 회로와 제 2 실시예의 스캔 구동 회로와의 차이점은: 제 5 스위치 트랜지스터(T21)의 입력 단부, 제 8 스위치 트랜지스터(T23)의 입력 단부는 모두 제 2 정전압 저레벨 소스에 연결되어, 제 5 스위치 트랜지스터(T21), 제 8 스위치 트랜지스터(T23) 및 제 16 스위치 트랜지스터(T22)가 누전을 일으키지 않아 현제 레벨의 다운 스트림 신호(ST(N))의 전위에 영향을 미치지 않는다는 것이다. 또한, 이것은 스캔 구동 회로의 신뢰성을 향상시킨다.4 is a structural diagram of a scan driving circuit according to a third embodiment of the present invention. The difference between the scan driving circuit of the present embodiment and the scan driving circuit of the second embodiment is: the input end of the fifth switch transistor T21 and the input end of the eighth switch transistor T23 are all connected to the second constant voltage low level source. The fifth switch transistor T21, the eighth switch transistor T23, and the sixteenth switch transistor T22 do not cause a short circuit, and thus do not affect the potential of the downstream signal ST (N) at the current level. This also improves the reliability of the scan drive circuit.

도 5는 본 발명의 바람직한 제 4 실시예에 따른 스캔 구동 회로의 구조도이다. 도 6은 본 발명의 제 4 실시예에 따른 스캔 구동 회로의 신호 파형도이다. 본 실시예의 스캔 구동 회로(50)는 풀업 제어 모듈(501), 풀업 모듈(502), 풀다운 모듈(503), 풀다운 유지 모듈(504), 다운 스트림 모듈(505), 리셋 모듈(506) , 부트스트랩 커패시터(Cb) 및 정전압 저레벨 소스를 포함한다. 본 바람직한 실시예에서, 스캔 구동 회로의 정전압 저레벨 소스는 제 1 정전압 저레벨 소스(VSS1), 제 2 정전압 저레벨 소스(VSS2) 및 제 3 정전압 저레벨 소스(VSS3)를 포함한다. 제 1 정전압 저레벨 소스(VSS1)는 풀다운 유지 모듈에 제 1 저레벨을 제공하는데 사용되고, 제 2 정전압 저레벨 소스는 풀다운 유지 모듈에 제 2 저레벨을 제공하는데 사용되고, 제 3 정전압 저레벨 소스는 풀다운 유지 모듈에 제 3 저레벨을 제공하는데 사용되고; 제 1 저레벨은 스캔 신호(G(N))를 풀다운하고, 제 2 저레벨은 스캔 레벨 신호(Q(n))를 풀다운하고, 제 3 저레벨은 다운 스트림 신호(ST(N))를 풀다운하고; 제 1 저레벨의 절댓값은 제 2 저레벨의 절댓값보다 작고, 제 2 저레벨의 절댓값은 제 3 저레벨의 절댓값보다 작다.5 is a structural diagram of a scan driving circuit according to a fourth preferred embodiment of the present invention. 6 is a signal waveform diagram of a scan driving circuit according to a fourth embodiment of the present invention. The scan drive circuit 50 of this embodiment includes a pull-up control module 501, a pull-up module 502, a pull-down module 503, a pull-down retention module 504, a downstream module 505, a reset module 506, and a boot. Strap capacitor Cb and a constant voltage low level source. In the present preferred embodiment, the constant voltage low level source of the scan driving circuit includes a first constant voltage low level source VSS1, a second constant voltage low level source VSS2, and a third constant voltage low level source VSS3. The first constant voltage low level source VSS1 is used to provide a first low level to the pull down retention module, the second constant voltage low level source is used to provide a second low level to the pull down retention module, and the third constant voltage low level source is provided to the pull down retention module. 3 used to provide low levels; The first low level pulls down the scan signal G (N), the second low level pulls down the scan level signal Q (n), and the third low level pulls down the downstream signal ST (N); The absolute value of the first low level is smaller than the absolute value of the second low level, and the absolute value of the second low level is smaller than the absolute value of the third low level.

풀다운 모듈(503)의 제 5 스위치 트랜지스터(T21)의 출력 단부는 제 3 정전압 용 저레벨 소스(VSS3)에 연결되고, 풀다운 유지 모듈(504)의 제 8 스위치 트랜지스터(T23)의 입력 단부는 제 3 정전압 저레벨 소스(VSS3)에 연결되고, 풀다운 유지 모듈(504)의 제 15 스위치 트랜지스터(T22)의 입력 단부는 제 3 정전압 용 저레벨 소스(VSS3)에 연결된다.The output end of the fifth switch transistor T21 of the pull-down module 503 is connected to the low level source VSS3 for the third constant voltage, and the input end of the eighth switch transistor T23 of the pull-down retention module 504 is connected to the third end thereof. The input end of the fifteenth switch transistor T22 of the pull-down holding module 504 is connected to the third constant voltage low level source VSS3.

풀다운 모듈(503)의 제 4 스위치 트랜지스터(T3)의 출력 단부는 제 2 정전압 저레벨 소스(VSS2)에 연결되고; 풀다운 유지 모듈(504)의 제 7 스위치 트랜지스터(T9)의 입력 단부는 제 2 정전압 저레벨 소스(VSS2)에 연결되고; 풀다운 유지 모듈(504)의 제 10 스위치 트랜지스터(T8)의 입력 단부는 제 2 정전압 저레벨 소스(VSS2)에 연결되고; 풀다운 유지 모듈(504)의 제 15 스위치 트랜지스터(T12)의 입력 단부는 제 2 정전압 저레벨 소스(VSS2)에 연결되고; 풀다운 유지 모듈(504)의 제 18 스위치 트랜지스터(T7)의 입력 단부는 제 2 정전압 저레벨 소스(VSS2)에 연결된다.An output end of the fourth switch transistor T3 of the pull-down module 503 is connected to the second constant voltage low level source VSS2; The input end of the seventh switch transistor T9 of the pull-down retention module 504 is connected to the second constant voltage low level source VSS2; The input end of the tenth switch transistor T8 of the pull-down retention module 504 is connected to the second constant voltage low level source VSS2; The input end of the fifteenth switch transistor T12 of the pull-down retention module 504 is connected to the second constant voltage low level source VSS2; The input end of the eighteenth switch transistor T7 of the pull-down retention module 504 is connected to the second constant voltage low level source VSS2.

풀다운 유지 모듈(504)의 제 6 스위치 트랜지스터(T10)의 입력 단부는 제 1 정전압 저레벨 소스(VSS1)에 연결되고, 풀다운 유지 모듈(504)의 제 13 스위치 트랜지스터(T18)의 입력 단부는 제 1 정전압 용 저레벨 소스(VSS1)에 연결되고, 풀다운 유지 모듈(504)의 제 14 스위치 트랜지스터(T11)의 입력 단부는 제 1 정전압 용 저레벨 소스(VSS1)에 연결되고, 풀다운 유지 모듈(504)의 제 21 스위치 트랜지스터(T17)의 입력 단부는 제 1 정전압 저레벨 소스(VSS1)에 연결된다.The input end of the sixth switch transistor T10 of the pull-down retention module 504 is connected to the first constant voltage low level source VSS1, and the input end of the thirteenth switch transistor T18 of the pull-down retention module 504 is the first The input end of the fourteenth switch transistor T11 of the pulldown sustaining module 504 is connected to the low voltage source VSS1 for the constant voltage and is connected to the first lowlevel source VSS1 for the constant voltage pulldown retention module 504. An input end of the 21 switch transistor T17 is connected to the first constant voltage low level source VSS1.

본 실시예의 스캔 구동 회로는 3 개의 정전압 저레벨 소스를 셋업하여 현재 레벨의 풀다운 신호(ST(N))를 풀다운할 수 있으므로 제 10 스위치 트랜지스터(T8)와 제 18 스위치 트랜지스터 T7이 턴 오프되어, K(N) 기준점 및 P(N) 기준점이 높은 전위를 갖도록 보장한다.Since the scan driving circuit of the present embodiment can set up three constant voltage low level sources to pull down the current level pull-down signal ST (N), the tenth switch transistor T8 and the eighteenth switch transistor T7 are turned off, and K Ensure that the (N) reference point and the P (N) reference point have a high potential.

도 7은 본 발명의 제 5 실시예에 따른 스캔 구동 회로의 구조도이다. 도 8은 본 발명의 제 5 실시예에 따른 스캔 구동 회로의 신호 파형도이다. 본 실시예의 스캔 구동 회로와 제 4 실시예에 따른 스캔 구동 회로의 차이점은: 제 1 고주파 임펄스 신호(XCKN)를 대체하는 제 1 저주파 전위 신호(LC2)를 사용하고 제 2 고주파 임펄스 신호(CKN)를 대체하는 저주파 전위 신호(LC1)를 생성한다는 것이다. 제 1 저주파 전위 신호(LC2) 및 제 2 저주파 전위 신호(LC1)는 여러 개 또는 수십 개의 프레임 스크린 후에(after several frames screen or dozens frames screen) 전위를 변환할 수 있기 때문에, 스캔 구동 회로의 임펄스 스위치 동작을 저감하여 스캔 구동 회로의 전력을 절약할 수 있다.7 is a structural diagram of a scan driving circuit according to a fifth embodiment of the present invention. 8 is a signal waveform diagram of a scan driving circuit according to a fifth embodiment of the present invention. The difference between the scan driving circuit of the present embodiment and the scan driving circuit according to the fourth embodiment is: using the first low frequency potential signal LC2 replacing the first high frequency impulse signal XCKN and the second high frequency impulse signal CKN. To generate a low frequency potential signal LC1 that replaces. Since the first low frequency potential signal LC2 and the second low frequency potential signal LC1 can convert the potential after several frames or dozens frames screen, the impulse switch of the scan driving circuit The operation can be reduced to save power in the scan driving circuit.

본 발명은 많은 상이한 전위로 정전압 저레벨 소스를 설정함으로써, 누전 문제를 성공적으로 방지하여 스캔 구동 회로의 신뢰성을 향상시킬 수 있고; 본 발명은 종래의 스캔 구동 회로의 누전 문제를 쉽게 해결하여 스캔 구동 회로의 신뢰성에 영향을 미친다.The present invention can improve the reliability of the scan driving circuit by successfully preventing the short circuit problem by setting the constant voltage low level source to many different potentials; The present invention easily solves the short-circuit problem of the conventional scan driving circuit and affects the reliability of the scan driving circuit.

요약하면, 본 발명은 발명의 바람직한 실시예로 개시되었지만, 바람직한 실시예는 본 발명을 제한하려는 것이 아니다. 당업자들은 첨부된 청구 범위에 의해서 한정되는 본 발명의 범위 및 사상을 벗어나지 않고 실행될 수 있는 설명된 실시예에 많은 변경 및 수정을 가할 수 있다.In summary, while the present invention has been disclosed as a preferred embodiment of the invention, the preferred embodiment is not intended to limit the invention. Those skilled in the art can make many changes and modifications to the described embodiments that can be practiced without departing from the scope and spirit of the invention as defined by the appended claims.

Claims (20)

캐스케이드된 스캔 라인에 대한 구동 동작을 실행하는 스캔 구동 회로로서,
이전 레벨의 다운 스트림 신호를 수신하고, 상기 이전 레벨의 다운 스트림 신호에 따라 상기 스캔 라인 중 하나에 대응하는 스캔 레벨 신호를 생성하는 풀업 제어 모듈;
상기 스캔 레벨 신호와 현재 레벨의 클럭 신호에 따라 대응하는 상기 스캔 라인의 스캔 신호를 풀업하는 풀업 모듈;
다음 레벨의 다운 스트림 신호에 따라 대응하는 상기 스캔 라인의 스캔 신호를 풀다운하는 풀다운 모듈;
대응하는 상기 스캔 라인의 상기 스캔 신호를 저레벨로 유지하는 풀다운 유지 모듈;
현재 레벨의 다운 스트림 신호를 다음 레벨의 풀업 제어 모듈에 전송하는 다운 스트림 모듈;
상기 스캔 라인의 상기 스캔 신호의 고레벨을 생성하는 부트스트랩 커패시터;
현재 레벨의 스캔 라인의 상기 스캔 레벨 신호에 대해 리셋 동작을 실행하는 리셋 모듈; 을 포함하고,
정전압 저레벨 소스는:
상기 풀다운 유지 모듈에 제 1 저레벨을 제공하는 제 1 정전압 저레벨 소스, 상기 제 1 저레벨은 상기 스캔 신호를 풀다운하고; 및
상기 풀다운 유지 모듈에 제 2 저레벨을 제공하는 제 2 정전압 저레벨 소스, 상기 제 2 저레벨은 상기 스캔 레벨 신호 및 상기 다운 스트림 신호를 풀다운하고; 를 포함하고,
상기 제 1 저레벨의 절댓값은 상기 제 2 저레벨의 절댓값보다 작고;
상기 풀업 제어 모듈은 제 1 스위치 트랜지스터를 포함하고, 상기 제 1 스위치 트랜지스터의 제어 단부는 상기 이전 레벨의 다운 스트림 신호를 입력하고, 상기 제 1 스위치 트랜지스터의 입력 단부는 상수(constant) 고레벨을 입력하고, 상기 제 1 스위치 트랜지스터의 출력 단부는 상기 풀업 모듈, 상기 풀다운 모듈, 상기 풀다운 유지 모듈, 상기 다운 스트림 모듈 및 상기 부트스트랩 커패시터에 연결되고,
상기 정전압 저레벨 소스는:
상기 풀다운 유지 모듈에 제 1 저레벨을 제공하는 제 1 정전압 저레벨 소스, 상기 제 1 저레벨은 상기 스캔 신호를 풀다운하고;
상기 풀다운 유지 모듈에 제 2 저레벨을 제공하는 제 2 정전압 저레벨 소스, 상기 제 2 저레벨은 상기 스캔 레벨 신호를 풀다운하고; 및
상기 풀다운 유지 모듈에 제 3저레벨을 제공하는 제 3정전압 저레벨 소스, 상기 제 3저레벨은 상기 다운 스트림 신호를 풀다운하고; 를 포함하고,
상기 제 1 저레벨의 절댓값은 상기 제 2 저레벨의 절댓값보다 작고, 상기 제 2 저레벨의 절댓값은 상기 제 3 저레벨의 절대값보다 작고,
상기 풀다운 모듈의 제 5 스위치 트랜지스터의 출력 단부는 상기 제 3정전압 저레벨 소스에 연결되고, 상기 풀다운 유지 모듈의 제 8 스위치 트랜지스터의 입력 단부는 상기 제 3정전압 저레벨 소스에 연결되고, 상기 풀다운 유지 모듈의 제 15 스위치 트랜지스터의 입력 단부는 상기 제 3정전압 저레벨 소스에 연결되고;
상기 풀다운 모듈의 제 4 스위치 트랜지스터의 출력 단부는 상기 제 2 정전압 저레벨 소스에 연결되고; 상기 풀다운 유지 모듈의 제 7 스위치 트랜지스터의 입력 단부는 상기 제 2 정전압 저레벨 소스에 연결되고; 상기 풀다운 유지 모듈의 제 10 스위치 트랜지스터의 입력 단부는 상기 제 2 정전압 저레벨 소스에 연결되고; 상기 풀다운 유지 모듈의 제 15 스위치 트랜지스터의 입력 단부는 상기 제 2 정전압 저레벨 소스에 연결되고; 상기 풀다운 유지 모듈의 제 18 스위치 트랜지스터의 입력 단부는 제 2 정전압 저레벨 소스에 연결되고;
상기 풀다운 유지 모듈의 제 6 스위치 트랜지스터의 입력 단부는 상기 제 1 정전압 저레벨 소스에 연결되고; 상기 풀다운 유지 모듈의 제 13 스위치 트랜지스터의 입력 단부는 상기 제 1 정전압 저레벨 소스에 연결되고, 상기 풀다운 유지 모듈의 제 14 스위치 트랜지스터의 입력 단부는 상기 제 1 정전압 저레벨 소스에 연결되고; 상기 풀다운 유지 모듈의 제 21 스위치 트랜지스터의 입력 단부는 상기 제 1 정전압 저레벨 소스에 연결되는 스캔 구동 회로.A scan driving circuit for performing a driving operation on a cascaded scan line,
A pull-up control module for receiving a downstream signal of a previous level and generating a scan level signal corresponding to one of the scan lines according to the downstream signal of the previous level;
A pull-up module configured to pull up a scan signal of the scan line corresponding to the scan level signal and a clock signal of a current level;
A pull-down module that pulls down a scan signal of the corresponding scan line according to a downstream signal of a next level;
A pull-down holding module for holding the scan signal of the corresponding scan line at a low level;
A downstream module for transmitting a downstream signal of a current level to a pull-up control module of a next level;
A bootstrap capacitor for generating a high level of said scan signal of said scan line;
A reset module for performing a reset operation on the scan level signal of a scan line of a current level; Including,
The constant voltage low level source is:
A first constant voltage low level source providing a first low level to the pull down retention module, the first low level pull down the scan signal; And
A second constant voltage low level source providing a second low level to the pull down retention module, the second low level pull down the scan level signal and the downstream signal; Including,
The absolute value of the first low level is less than the absolute value of the second low level;
The pull-up control module includes a first switch transistor, the control end of the first switch transistor inputs the downstream signal of the previous level, the input end of the first switch transistor inputs a constant high level, and The output end of the first switch transistor is connected to the pull-up module, the pull-down module, the pull-down retention module, the downstream module and the bootstrap capacitor,
The constant voltage low level source is:
A first constant voltage low level source providing a first low level to the pull down retention module, the first low level pull down the scan signal;
A second constant voltage low level source for providing a second low level to the pull down retention module, the second low level pull down the scan level signal; And
A third constant voltage low level source providing a third low level to the pull down maintaining module, wherein the third low level pulls down the downstream signal; Including,
The absolute value of the first low level is less than the absolute value of the second low level, the absolute value of the second low level is less than the absolute value of the third low level,
An output end of the fifth switch transistor of the pull-down module is connected to the third constant voltage low level source, an input end of the eighth switch transistor of the pull-down sustain module is connected to the third constant voltage low level source, and An input end of a fifteenth switch transistor is connected to the third constant voltage low level source;
An output end of a fourth switch transistor of the pull-down module is connected to the second constant voltage low level source; An input end of a seventh switch transistor of the pull-down retention module is connected to the second constant voltage low level source; An input end of a tenth switch transistor of the pull-down retention module is connected to the second constant voltage low level source; An input end of a fifteenth switch transistor of the pulldown retention module is connected to the second constant voltage low level source; An input end of an eighteenth switch transistor of the pull-down retention module is connected to a second constant voltage low level source;
An input end of a sixth switch transistor of the pull-down retention module is connected to the first constant voltage low level source; An input end of a thirteenth switch transistor of the pulldown retention module is connected to the first constant voltage low level source, and an input end of the fourteenth switch transistor of the pulldown retention module is connected to the first constant voltage lowlevel source; And an input end of a twenty first switch transistor of the pull down retention module is connected to the first constant voltage low level source. 제 1 항에 있어서,
상기 풀업 모듈은 제 2 스위치 트랜지스터를 포함하고, 상기 제 2 스위치 트랜지스터의 제어 단부는 상기 풀업 제어 모듈의 상기 제 1 스위치 트랜지스터의 출력 단부에 연결되고, 상기 제 2 스위치 트랜지스터의 입력 단부는 상기 현재 레벨의 클럭 신호를 입력하고, 상기 제 2 스위치 트랜지스터의 출력 단부는 현재 레벨의 스캔 신호를 출력하는 스캔 구동 회로.The method of claim 1,
The pull-up module includes a second switch transistor, a control end of the second switch transistor is connected to an output end of the first switch transistor of the pull-up control module, and an input end of the second switch transistor is connected to the current level. And a clock signal of the second switch transistor, and an output end of the second switch transistor outputs a scan signal of a current level. 제 1 항에 있어서,
상기 다운 스트림 모듈은 제 3스위치 트랜지스터를 포함하고, 상기 제 3스위치 트랜지스터의 제어 단부는 상기 풀업 제어 모듈의 상기 제 1 스위치 트랜지스터의 출력 단부에 연결되고, 상기 제 3스위치 트랜지스터의 입력 단부는 상기 현재 레벨의 클럭 신호를 입력하고, 상기 제 3스위치 트랜지스터의 출력 단부는 상기 현재 레벨의 다운 스트림 신호를 출력하는 스캔 구동 회로.The method of claim 1,
The downstream module includes a third switch transistor, a control end of the third switch transistor is connected to an output end of the first switch transistor of the pull-up control module, and an input end of the third switch transistor is connected to the current And a clock signal of a level, and an output end of the third switch transistor outputs a downstream signal of the current level. 제 1 항에 있어서,
상기 풀다운 모듈은 제 4 스위치 트랜지스터를 포함하고, 상기 제 4 스위치 트랜지스터의 제어 단부는 상기 다음 레벨의 다운 스트림 신호를 입력하고, 상기 제 4 스위치 트랜지스터의 입력 단부는 상기 풀업 제어 모듈의 상기 제 1 스위치 트랜지스터의 출력 단부에 연결되고, 상기 제 4 스위치 트랜지스터의 출력 단부는 상기 제 2 정전압 저레벨 소스에 연결되는 스캔 구동 회로.The method of claim 1,
The pull-down module includes a fourth switch transistor, a control end of the fourth switch transistor inputs the downstream signal of the next level, and an input end of the fourth switch transistor is the first switch of the pull-up control module. And a output end of the fourth switch transistor is connected to the second constant voltage low level source. 제 3 항에 있어서,
상기 풀다운 모듈은 제 5 스위치 트랜지스터를 포함하고, 상기 제 5 스위치 트랜지스터의 제어 단부는 상기 다음 레벨의 다운 스트림 신호를 입력하고, 상기 제 5 스위치 트랜지스터의 입력 단부는 상기 제 3스위치 트랜지스터의 출력 단부에 연결되고, 상기 제 5 스위치 트랜지스터의 출력 단부는 상기 정전압 저레벨 소스에 연결되는 스캔 구동 회로.The method of claim 3, wherein
The pull-down module includes a fifth switch transistor, a control end of the fifth switch transistor inputs the downstream signal of the next level, and an input end of the fifth switch transistor is connected to an output end of the third switch transistor. And a output end of the fifth switch transistor is connected to the constant voltage low level source. 제 1 항에 있어서,
상기 풀다운 유지 모듈은 제 1 풀다운 유지 유닛, 제 2 풀다운 유지 유닛, 제 22 스위치 트랜지스터 및 제 23 스위치 트랜지스터를 포함하고;
상기 제 22 스위치 트랜지스터의 제어 단부는 상기 제 1 스위치 트랜지스터의 출력 단부에 연결되고, 상기 제 22 스위치 트랜지스터의 출력 단부는 K(N) 기준점에 연결되고, 상기 제 22 스위치 트랜지스터의 입력 단부는 P(N) 기준점에 연결되고;
상기 제 23 스위치 트랜지스터의 제어 단부는 상기 이전 레벨의 다운 스트림 신호를 입력하고, 상기 제 23 스위치 트랜지스터의 출력 단부는 상기 K(N) 기준점에 연결되고, 상기 제 23 스위치 트랜지스터의 입력 단부는 상기 P(N) 기준점에 연결되고;
상기 제 1 풀다운 유지 유닛은 제 6 스위치 트랜지스터, 제 7 스위치 트랜지스터, 제 8 스위치 트랜지스터, 제 9 스위치 트랜지스터, 제 10 스위치 트랜지스터, 제 11 스위치 트랜지스터, 제 12 스위치 트랜지스터 및 제 13 스위치 트랜지스터를 포함하고;
상기 제 6 스위치 트랜지스터의 제어 단부는 상기 K(N) 기준점에 연결되고, 상기 제 6 스위치 트랜지스터의 입력 단부는 상기 제 1 정전압 저레벨 소스에 연결되고, 상기 제 6 스위치 트랜지스터의 출력 단부는 상기 제 2 스위치 트랜지스터의 출력 단부에 연결되고;
상기 제 7 스위치 트랜지스터의 제어 단부는 상기 K(N) 기준점에 연결되고, 상기 제 7 스위치 트랜지스터의 입력 단부는 상기 제 2 정전압 저레벨 소스에 연결되고, 상기 제 7 스위치 트랜지스터의 출력 단부는 상기 제 1 스위치 트랜지스터의 출력 단부에 연결되고;
상기 제 8 스위치 트랜지스터의 제어 단부는 상기 K(N) 기준점에 연결되고, 상기 제 8 스위치 트랜지스터의 입력 단부는 상기 정전압 저레벨 소스에 연결되고, 상기 제 8 스위치 트랜지스터의 출력 단부는 상기 현재 레벨의 다운 스트림 신호에 연결되고;
상기 제 9 스위치 트랜지스터의 제어 단부는 제 1 고주파 임펄스 신호에 연결되고, 상기 제 9 스위치 트랜지스터의 입력 단부는 상기 제 1 고주파 임펄스 신호에 연결되고, 상기 제 9 스위치 트랜지스터의 출력 단부는 상기 K(N) 기준점에 연결되고;
상기 제 10 스위치 트랜지스터의 제어 단부는 상기 현재 레벨의 다운 스트림 신호에 연결되고, 상기 제 10 스위치 트랜지스터의 입력 단부는 상기 정전압 저레벨 소스에 연결되고, 상기 제 10 스위치 트랜지스터의 출력 단부는 상기 제 1 고주파 임펄스 신호에 연결되고;
상기 제 11 스위치 트랜지스터의 제어 단부는 제 2 고주파 임펄스 신호에 연결되고, 상기 제 11 스위치 트랜지스터의 입력 단부는 상기 제 1 고주파 임펄스 신호에 연결되고, 상기 제 11 스위치 트랜지스터의 출력 단부는 상기 K(N) 기준점에 연결되고;
상기 제 12 스위치 트랜지스터의 제어 단부는 상기 K(N) 기준점에 연결되고, 상기 제 12 스위치 트랜지스터의 출력 단부는 상기 K(N) 기준점에 연결되고, 상기 제 12 스위치 트랜지스터의 입력 단부는 상기 제 1 고주파 임펄스 신호에 연결되고;
상기 제 13 스위치 트랜지스터의 제어 단부는 상기 이전 레벨의 다운 스트림 신호를 입력하고, 상기 제 13 스위치 트랜지스터의 입력 단부는 상기 정전압 저레벨 소스에 연결되고, 상기 제 13 스위치 트랜지스터의 출력 단부는 상기 제 1 고주파 임펄스 신호에 연결되고;
상기 제 2 풀다운 유지 유닛은 제 14 스위치 트랜지스터, 제 15 스위치 트랜지스터, 제 16 스위치 트랜지스터, 제 17 스위치 트랜지스터, 제 18 스위치 트랜지스터, 제 19 스위치 트랜지스터, 제 20 스위치 트랜지스터 및 제 21 스위치 트랜지스터를 포함하고;
상기 제 14 스위치 트랜지스터의 제어 단부는 상기 P(N) 기준점에 연결되고, 상기 제 14 스위치 트랜지스터의 입력 단부는 상기 제 1 정전압 저레벨 소스에 연결되고, 상기 제 14 스위치 트랜지스터의 출력 단부는 상기 제 2 스위치 트랜지스터의 출력 단부에 연결되고;
상기 제 15 스위치 트랜지스터의 제어 단부는 상기 P(N) 기준점에 연결되고, 상기 제 15 스위치 트랜지스터의 입력 단부는 상기 제 2 정전압 저레벨 소스에 연결되고, 상기 제 15 스위치 트랜지스터의 출력 단부는 상기 제 1 스위치 트랜지스터의 출력 단부에 연결되고;
상기 제 16 스위치 트랜지스터의 제어 단부는 상기 P(N) 기준점에 연결되고, 상기 제 16 스위치 트랜지스터의 입력 단부는 상기 정전압 저레벨 소스에 연결되고, 상기 제 16 스위치 트랜지스터의 출력 단부는 상기 현재 레벨의 다운 스트림 신호에 연결되고;
상기 제 17 스위치 트랜지스터의 제어 단부는 상기 제 2 고주파 임펄스 신호에 연결되고, 상기 제 17 스위치 트랜지스터의 입력 단부는 상기 제 2 고주파 임펄스 신호에 연결되고, 상기 제 17 스위치 트랜지스터의 출력 단부는 상기 P(N) 기준점에 연결되고;
상기 제 18 스위치 트랜지스터의 제어 단부는 상기 현재 레벨의 다운 스트림 신호에 연결되고, 상기 제 18 스위치 트랜지스터의 입력 단부는 상기 정전압 저레벨 소스에 연결되고, 상기 제 18 스위치 트랜지스터의 출력 단부는 상기 제 2 고주파 임펄스 신호에 연결되고;
상기 제 19 스위치 트랜지스터의 제어 단부는 제 1 고주파 임펄스 신호에 연결되고, 상기 제 19 스위치 트랜지스터의 입력 단부는 상기 제 2 고주파 임펄스 신호에 연결되고, 상기 제 19 스위치 트랜지스터의 출력 단부는 상기 P(N) 기준점에 연결되고;
상기 제 20 스위치 트랜지스터의 제어 단부는 상기 P(N) 기준점에 연결되고, 상기 제 20 스위치 트랜지스터의 출력 단부는 상기 P(N) 기준점에 연결되고, 상기 제 20 스위치 트랜지스터의 입력 단부는 상기 제 2 고주파 임펄스 신호에 연결되고;
상기 제 21 스위치 트랜지스터의 제어 단부는 상기 이전 레벨의 다운 스트림 신호를 입력하고, 상기 제 21 스위치 트랜지스터의 입력 단부는 상기 정전압의 저레벨 소스에 연결되고, 상기 제 21 스위치 트랜지스터의 출력 단부는 상기 제 2 고주파 임펄스 신호에 연결되는 스캔 구동 회로.The method of claim 1,
The pull-down holding module includes a first pull-down holding unit, a second pull-down holding unit, a twenty-second switch transistor, and a twenty-third switch transistor;
The control end of the twenty-second switch transistor is connected to the output end of the first switch transistor, the output end of the twenty-second switch transistor is connected to a K (N) reference point, and the input end of the twenty-second switch transistor is P ( N) connected to a reference point;
The control end of the twenty-third switch transistor inputs the downstream signal of the previous level, the output end of the twenty-third switch transistor is connected to the K (N) reference point, and the input end of the twenty-third switch transistor is the P (N) connected to a reference point;
The first pull-down holding unit includes a sixth switch transistor, a seventh switch transistor, an eighth switch transistor, a ninth switch transistor, a tenth switch transistor, an eleventh switch transistor, a twelfth switch transistor, and a thirteenth switch transistor;
A control end of the sixth switch transistor is connected to the K (N) reference point, an input end of the sixth switch transistor is connected to the first constant voltage low level source, and an output end of the sixth switch transistor is connected to the second Is connected to the output end of the switch transistor;
The control end of the seventh switch transistor is connected to the K (N) reference point, the input end of the seventh switch transistor is connected to the second constant voltage low level source, and the output end of the seventh switch transistor is connected to the first Is connected to the output end of the switch transistor;
The control end of the eighth switch transistor is connected to the K (N) reference point, the input end of the eighth switch transistor is connected to the constant voltage low level source, and the output end of the eighth switch transistor is down of the current level. Coupled to the stream signal;
The control end of the ninth switch transistor is connected to a first high frequency impulse signal, the input end of the ninth switch transistor is connected to the first high frequency impulse signal, and the output end of the ninth switch transistor is K (N). ) Is connected to a reference point;
A control end of the tenth switch transistor is connected to the downstream signal of the current level, an input end of the tenth switch transistor is connected to the constant voltage low level source, and an output end of the tenth switch transistor is connected to the first high frequency wave. Is connected to an impulse signal;
The control end of the eleventh switch transistor is connected to a second high frequency impulse signal, the input end of the eleventh switch transistor is connected to the first high frequency impulse signal, and the output end of the eleventh switch transistor is K (N). ) Is connected to a reference point;
The control end of the twelfth switch transistor is connected to the K (N) reference point, the output end of the twelfth switch transistor is connected to the K (N) reference point, and the input end of the twelfth switch transistor is the first Coupled to a high frequency impulse signal;
A control end of the thirteenth switch transistor inputs a downstream signal of the previous level, an input end of the thirteenth switch transistor is connected to the constant voltage low level source, and an output end of the thirteenth switch transistor is connected to the first high frequency wave Is connected to an impulse signal;
The second pull-down holding unit includes a fourteenth switch transistor, a fifteenth switch transistor, a sixteenth switch transistor, a seventeenth switch transistor, an eighteenth switch transistor, a nineteenth switch transistor, a twentieth switch transistor, and a twenty-first switch transistor;
The control end of the fourteenth switch transistor is connected to the P (N) reference point, the input end of the fourteenth switch transistor is connected to the first constant voltage low level source, and the output end of the fourteenth switch transistor is connected to the second Is connected to the output end of the switch transistor;
The control end of the fifteenth switch transistor is connected to the P (N) reference point, the input end of the fifteenth switch transistor is connected to the second constant voltage low level source, and the output end of the fifteenth switch transistor is connected to the first Is connected to the output end of the switch transistor;
The control end of the sixteenth switch transistor is connected to the P (N) reference point, the input end of the sixteenth switch transistor is connected to the constant voltage low level source, and the output end of the sixteenth switch transistor is down of the current level. Coupled to the stream signal;
A control end of the seventeenth switch transistor is connected to the second high frequency impulse signal, an input end of the seventeenth switch transistor is connected to the second high frequency impulse signal, and an output end of the seventeenth switch transistor is connected to the P ( N) connected to a reference point;
A control end of the eighteenth switch transistor is connected to the downstream signal of the current level, an input end of the eighteenth switch transistor is connected to the constant voltage low level source, and an output end of the eighteenth switch transistor is connected to the second high frequency wave. Is connected to an impulse signal;
The control end of the nineteenth switch transistor is connected to a first high frequency impulse signal, the input end of the nineteenth switch transistor is connected to the second high frequency impulse signal, and the output end of the nineteenth switch transistor is the P (N). ) Is connected to a reference point;
The control end of the twentieth switch transistor is connected to the P (N) reference point, the output end of the twentieth switch transistor is connected to the P (N) reference point, and the input end of the twentieth switch transistor is connected to the second Coupled to a high frequency impulse signal;
A control end of the twenty-first switch transistor inputs a downstream signal of the previous level, an input end of the twenty-first switch transistor is connected to a low level source of the constant voltage, and an output end of the twenty-first switch transistor is connected to the second signal; Scan drive circuit connected to the high frequency impulse signal. 제 6 항에 있어서,
상기 제 1 고주파 임펄스 신호의 전위는 상기 제 2 고주파 임펄스 신호의 전위와 반대인 스캔 구동 회로.The method of claim 6,
And a potential of the first high frequency impulse signal is opposite to that of the second high frequency impulse signal. 삭제delete 삭제delete 캐스케이드된 스캔 라인에 대한 구동 동작을 실행하는 스캔 구동 회로로서,
이전 레벨의 다운 스트림 신호를 수신하고, 상기 이전 레벨의 다운 스트림 신호에 따라 상기 스캔 라인 중 하나에 대응하는 스캔 레벨 신호를 생성하는 풀업 제어 모듈;
상기 스캔 레벨 신호와 현재 레벨의 클럭 신호에 따라 대응하는 상기 스캔 라인의 스캔 신호를 풀업하는 풀업 모듈;
다음 레벨의 다운 스트림 신호에 따라 대응하는 상기 스캔 라인의 스캔 신호를 풀다운하는 풀다운 모듈;
대응하는 상기 스캔 라인의 상기 스캔 신호를 저레벨로 유지하는 풀다운 유지 모듈;
현재 레벨의 다운 스트림 신호를 다음 레벨의 풀업 제어 모듈에 전송하는 다운 스트림 모듈;
상기 스캔 라인의 상기 스캔 신호의 고레벨을 생성하는 부트스트랩 커패시터; 를 포함하고,
정전압 저레벨 소스는:
상기 풀다운 유지 모듈에 제 1 저레벨을 제공하는 제 1 정전압 저레벨 소스, 상기 제 1 저레벨은 상기 스캔 신호를 풀다운하고; 및
상기 풀다운 유지 모듈에 제 2 저레벨을 제공하는 제 2 정전압 저레벨 소스, 상기 제 2 저레벨은 상기 스캔 레벨 신호 및 상기 다운 스트림 신호를 풀다운하고; 를 포함하고,
상기 제 1 저레벨의 절댓값은 상기 제 2 저레벨의 절댓값보다 작고,
상기 정전압 저레벨 소스는:
상기 풀다운 유지 모듈에 제 1 저레벨을 제공하는 제 1 정전압 저레벨 소스, 상기 제 1 저레벨은 상기 스캔 신호를 풀다운하고;
상기 풀다운 유지 모듈에 제 2 저레벨을 제공하는 제 2 정전압 저레벨 소스, 상기 제 2 저레벨은 상기 스캔 레벨 신호를 풀다운하고;
상기 풀다운 유지 모듈에 제 3 저레벨을 제공하는 제 3 정전압 저레벨 소스, 상기 제 3 저레벨은 상기 다운 스트림 신호를 풀다운하고; 를 포함하고,
상기 제 1 저레벨의 절댓값은 상기 제 2 저레벨의 절댓값보다 작고, 상기 제 2 저레벨의 절댓값은 상기 제 3 저레벨의 절댓값보다 작고,
상기 풀다운 모듈의 제 5 스위치 트랜지스터의 출력 단부는 상기 제 3정전압 저레벨 소스에 연결되고, 상기 풀다운 유지 모듈의 제 8 스위치 트랜지스터의 입력 단부는 상기 제 3정전압 저레벨 소스에 연결되고, 상기 풀다운 유지 모듈의 제 15 스위치 트랜지스터의 입력 단부는 상기 제 3정전압 저레벨 소스에 연결되고;
상기 풀다운 모듈의 제 4 스위치 트랜지스터의 출력 단부는 상기 제 2 정전압 저레벨 소스에 연결되고; 상기 풀다운 유지 모듈의 제 7 스위치 트랜지스터의 입력 단부는 상기 제 2 정전압 저레벨 소스에 연결되고; 상기 풀다운 유지 모듈의 제 10 스위치 트랜지스터의 입력 단부는 상기 제 2 정전압 저레벨 소스에 연결되고; 상기 풀다운 유지 모듈의 제 15 스위치 트랜지스터의 입력 단부는 상기 제 2 정전압 저레벨 소스에 연결되고; 상기 풀다운 유지 모듈의 제 18 스위치 트랜지스터의 입력 단부는 제 2 정전압 저레벨 소스에 연결되고;
상기 풀다운 유지 모듈의 제 6 스위치 트랜지스터의 입력 단부는 상기 제 1 정전압 저레벨 소스에 연결되고; 상기 풀다운 유지 모듈의 제 13 스위치 트랜지스터의 입력 단부는 상기 제 1 정전압 저레벨 소스에 연결되고, 상기 풀다운 유지 모듈의 제 14 스위치 트랜지스터의 입력 단부는 상기 제 1 정전압 저레벨 소스에 연결되고; 상기 풀다운 유지 모듈의 제 21 스위치 트랜지스터의 입력 단부는 상기 제 1 정전압 저레벨 소스에 연결되는 스캔 구동 회로.
A scan driving circuit for performing a driving operation on a cascaded scan line,
A pull-up control module for receiving a downstream signal of a previous level and generating a scan level signal corresponding to one of the scan lines according to the downstream signal of the previous level;
A pull-up module configured to pull up a scan signal of the scan line corresponding to the scan level signal and a clock signal of a current level;
A pull-down module that pulls down a scan signal of the corresponding scan line according to a downstream signal of a next level;
A pull-down holding module for holding the scan signal of the corresponding scan line at a low level;
A downstream module for transmitting a downstream signal of a current level to a pull-up control module of a next level;
A bootstrap capacitor for generating a high level of said scan signal of said scan line; Including,
The constant voltage low level source is:
A first constant voltage low level source providing a first low level to the pull down retention module, the first low level pull down the scan signal; And
A second constant voltage low level source providing a second low level to the pull down retention module, the second low level pull down the scan level signal and the downstream signal; Including,
The absolute value of the first low level is smaller than the absolute value of the second low level,
The constant voltage low level source is:
A first constant voltage low level source providing a first low level to the pull down retention module, the first low level pull down the scan signal;
A second constant voltage low level source for providing a second low level to the pull down retention module, the second low level pull down the scan level signal;
A third constant voltage low level source for providing a third low level to the pull down maintaining module, the third low level pulling down the downstream signal; Including,
The absolute value of the first low level is smaller than the absolute value of the second low level, the absolute value of the second low level is smaller than the absolute value of the third low level,
An output end of the fifth switch transistor of the pull-down module is connected to the third constant voltage low level source, an input end of the eighth switch transistor of the pull-down sustain module is connected to the third constant voltage low level source, and An input end of a fifteenth switch transistor is connected to the third constant voltage low level source;
An output end of a fourth switch transistor of the pull-down module is connected to the second constant voltage low level source; An input end of a seventh switch transistor of the pull-down retention module is connected to the second constant voltage low level source; An input end of a tenth switch transistor of the pull-down retention module is connected to the second constant voltage low level source; An input end of a fifteenth switch transistor of the pulldown retention module is connected to the second constant voltage low level source; An input end of an eighteenth switch transistor of the pull-down retention module is connected to a second constant voltage low level source;
An input end of a sixth switch transistor of the pull-down retention module is connected to the first constant voltage low level source; An input end of a thirteenth switch transistor of the pulldown retention module is connected to the first constant voltage low level source, and an input end of the fourteenth switch transistor of the pulldown retention module is connected to the first constant voltage lowlevel source; And an input end of a twenty first switch transistor of the pull down retention module is connected to the first constant voltage low level source.
제 10 항에 있어서,
상기 풀업 제어 모듈은 제 1 스위치 트랜지스터를 포함하고, 상기 제 1 스위치 트랜지스터의 제어 단부는 상기 이전 레벨의 다운 스트림 신호를 입력하고, 상기 제 1 스위치 트랜지스터의 입력 단부는 상수(constant) 고레벨을 입력하고, 상기 제 1 스위치 트랜지스터의 출력 단부는 상기 풀업 모듈, 상기 풀다운 모듈, 상기 풀다운 유지 모듈, 상기 다운 스트림 모듈 및 상기 부트스트랩 커패시터에 연결되는 스캔 구동 회로.The method of claim 10,
The pull-up control module includes a first switch transistor, the control end of the first switch transistor inputs the downstream signal of the previous level, the input end of the first switch transistor inputs a constant high level, and And an output end of the first switch transistor is coupled to the pull-up module, the pull-down module, the pull-down retention module, the downstream module and the bootstrap capacitor. 제 11 항에 있어서,
상기 풀업 모듈은 제 2 스위치 트랜지스터를 포함하고, 상기 제 2 스위치 트랜지스터의 제어 단부는 상기 풀업 제어 모듈의 상기 제 1 스위치 트랜지스터의 출력 단부에 연결되고, 상기 제 2 스위치 트랜지스터의 입력 단부는 상기 현재 레벨의 클럭 신호를 입력하고, 상기 제 2 스위치 트랜지스터의 출력 단부는 현재 레벨의 스캔 신호를 출력하는 스캔 구동 회로.The method of claim 11,
The pull-up module includes a second switch transistor, a control end of the second switch transistor is connected to an output end of the first switch transistor of the pull-up control module, and an input end of the second switch transistor is connected to the current level. And a clock signal of the second switch transistor, and an output end of the second switch transistor outputs a scan signal of a current level. 제 11 항에 있어서,
상기 다운 스트림 모듈은 제 3스위치 트랜지스터를 포함하고, 상기 제 3스위치 트랜지스터의 제어 단부는 상기 풀업 제어 모듈의 상기 제 1 스위치 트랜지스터의 출력 단부에 연결되고, 상기 제 3스위치 트랜지스터의 입력 단부는 상기 현재 레벨의 클럭 신호를 입력하고, 상기 제 3스위치 트랜지스터의 출력 단부는 상기 현재 레벨의 다운 스트림 신호를 출력하는 스캔 구동 회로.The method of claim 11,
The downstream module includes a third switch transistor, a control end of the third switch transistor is connected to an output end of the first switch transistor of the pull-up control module, and an input end of the third switch transistor is connected to the current And a clock signal of a level, and an output end of the third switch transistor outputs a downstream signal of the current level. 제 11 항에 있어서,
상기 풀다운 모듈은 제 4 스위치 트랜지스터를 포함하고, 상기 제 4 스위치 트랜지스터의 제어 단부는 상기 다음 레벨의 다운 스트림 신호를 입력하고, 상기 제 4 스위치 트랜지스터의 입력 단부는 상기 풀업 제어 모듈의 상기 제 1 스위치 트랜지스터의 출력 단부에 연결되고, 상기 제 4 스위치 트랜지스터의 출력 단부는 상기 제 2 정전압 저레벨 소스에 연결되는 스캔 구동 회로.The method of claim 11,
The pull-down module includes a fourth switch transistor, a control end of the fourth switch transistor inputs the downstream signal of the next level, and an input end of the fourth switch transistor is the first switch of the pull-up control module. And a output end of the fourth switch transistor is connected to the second constant voltage low level source. 제 13 항에 있어서,
상기 풀다운 모듈은 제 5 스위치 트랜지스터를 포함하고, 상기 제 5 스위치 트랜지스터의 제어 단부는 상기 다음 레벨의 다운 스트림 신호를 입력하고, 상기 제 5 스위치 트랜지스터의 입력 단부는 상기 제 3스위치 트랜지스터의 출력 단부에 연결되고, 상기 제 5 스위치 트랜지스터의 출력 단부는 상기 정전압 저레벨 소스에 연결되는 스캔 구동 회로.The method of claim 13,
The pull-down module includes a fifth switch transistor, a control end of the fifth switch transistor inputs the downstream signal of the next level, and an input end of the fifth switch transistor is connected to an output end of the third switch transistor. And a output end of the fifth switch transistor is connected to the constant voltage low level source. 제 11 항에 있어서,
상기 풀다운 유지 모듈은 제 1 풀다운 유지 유닛, 제 2 풀다운 유지 유닛, 제 22 스위치 트랜지스터 및 제 23 스위치 트랜지스터를 포함하고;
상기 제 22 스위치 트랜지스터의 제어 단부는 상기 제 1 스위치 트랜지스터의 출력 단부에 연결되고, 상기 제 22 스위치 트랜지스터의 출력 단부는 K(N) 기준점에 연결되고, 상기 제 22 스위치 트랜지스터의 입력 단부는 P(N) 기준점에 연결되고;
상기 제 23 스위치 트랜지스터의 제어 단부는 상기 이전 레벨의 다운 스트림 신호를 입력하고, 상기 제 23 스위치 트랜지스터의 출력 단부는 상기 K(N) 기준점에 연결되고, 상기 제 23 스위치 트랜지스터의 입력 단부는 상기 P(N) 기준점에 연결되고;
상기 제 1 풀다운 유지 유닛은 제 6 스위치 트랜지스터, 제 7 스위치 트랜지스터, 제 8 스위치 트랜지스터, 제 9 스위치 트랜지스터, 제 10 스위치 트랜지스터, 제 11 스위치 트랜지스터, 제 12 스위치 트랜지스터 및 제 13 스위치 트랜지스터를 포함하고;
상기 제 6 스위치 트랜지스터의 제어 단부는 상기 K(N) 기준점에 연결되고, 상기 제 6 스위치 트랜지스터의 입력 단부는 상기 제 1 정전압 저레벨 소스에 연결되고, 상기 제 6 스위치 트랜지스터의 출력 단부는 상기 제 2 스위치 트랜지스터의 출력 단부에 연결되고;
상기 제 7 스위치 트랜지스터의 제어 단부는 상기 K(N) 기준점에 연결되고, 상기 제 7 스위치 트랜지스터의 입력 단부는 상기 제 2 정전압 저레벨 소스에 연결되고, 상기 제 7 스위치 트랜지스터의 출력 단부는 상기 제 1 스위치 트랜지스터의 출력 단부에 연결되고;
상기 제 8 스위치 트랜지스터의 제어 단부는 상기 K(N) 기준점에 연결되고, 상기 제 8 스위치 트랜지스터의 입력 단부는 상기 정전압 저레벨 소스에 연결되고, 상기 제 8 스위치 트랜지스터의 출력 단부는 상기 현재 레벨의 다운 스트림 신호에 연결되고;
상기 제 9 스위치 트랜지스터의 제어 단부는 제 1 고주파 임펄스 신호에 연결되고, 상기 제 9 스위치 트랜지스터의 입력 단부는 상기 제 1 고주파 임펄스 신호에 연결되고, 상기 제 9 스위치 트랜지스터의 출력 단부는 상기 K(N) 기준점에 연결되고;
상기 제 10 스위치 트랜지스터의 제어 단부는 상기 현재 레벨의 다운 스트림 신호에 연결되고, 상기 제 10 스위치 트랜지스터의 입력 단부는 상기 정전압 저레벨 소스에 연결되고, 상기 제 10 스위치 트랜지스터의 출력 단부는 상기 제 1 고주파 임펄스 신호에 연결되고;
상기 제 11 스위치 트랜지스터의 제어 단부는 제 2 고주파 임펄스 신호에 연결되고, 상기 제 11 스위치 트랜지스터의 입력 단부는 상기 제 1 고주파 임펄스 신호에 연결되고, 상기 제 11 스위치 트랜지스터의 출력 단부는 상기 K(N) 기준점에 연결되고;
상기 제 12 스위치 트랜지스터의 제어 단부는 상기 K(N) 기준점에 연결되고, 상기 제 12 스위치 트랜지스터의 출력 단부는 상기 K(N) 기준점에 연결되고, 상기 제 12 스위치 트랜지스터의 입력 단부는 상기 제 1 고주파 임펄스 신호에 연결되고;
상기 제 13 스위치 트랜지스터의 제어 단부는 상기 이전 레벨의 다운 스트림 신호를 입력하고, 상기 제 13 스위치 트랜지스터의 입력 단부는 상기 정전압 저레벨 소스에 연결되고, 상기 제 13 스위치 트랜지스터의 출력 단부는 상기 제 1 고주파 임펄스 신호에 연결되고;
상기 제 2 풀다운 유지 유닛은 제 14 스위치 트랜지스터, 제 15 스위치 트랜지스터, 제 16 스위치 트랜지스터, 제 17 스위치 트랜지스터, 제 18 스위치 트랜지스터, 제 19 스위치 트랜지스터, 제 20 스위치 트랜지스터 및 제 21 스위치 트랜지스터를 포함하고;
상기 제 14 스위치 트랜지스터의 제어 단부는 상기 P(N) 기준점에 연결되고, 상기 제 14 스위치 트랜지스터의 입력 단부는 상기 제 1 정전압 저레벨 소스에 연결되고, 상기 제 14 스위치 트랜지스터의 출력 단부는 상기 제 2 스위치 트랜지스터의 출력 단부에 연결되고;
상기 제 15 스위치 트랜지스터의 제어 단부는 상기 P(N) 기준점에 연결되고, 상기 제 15 스위치 트랜지스터의 입력 단부는 상기 제 2 정전압 저레벨 소스에 연결되고, 상기 제 15 스위치 트랜지스터의 출력 단부는 상기 제 1 스위치 트랜지스터의 출력 단부에 연결되고;
상기 제 16 스위치 트랜지스터의 제어 단부는 상기 P(N) 기준점에 연결되고, 상기 제 16 스위치 트랜지스터의 입력 단부는 상기 정전압 저레벨 소스에 연결되고, 상기 제 16 스위치 트랜지스터의 출력 단부는 상기 현재 레벨의 다운 스트림 신호에 연결되고;
상기 제 17 스위치 트랜지스터의 제어 단부는 상기 제 2 고주파 임펄스 신호에 연결되고, 상기 제 17 스위치 트랜지스터의 입력 단부는 상기 제 2 고주파 임펄스 신호에 연결되고, 상기 제 17 스위치 트랜지스터의 출력 단부는 상기 P(N) 기준점에 연결되고;
상기 제 18 스위치 트랜지스터의 제어 단부는 상기 현재 레벨의 다운 스트림 신호에 연결되고, 상기 제 18 스위치 트랜지스터의 입력 단부는 상기 정전압 저레벨 소스에 연결되고, 상기 제 18 스위치 트랜지스터의 출력 단부는 상기 제 2 고주파 임펄스 신호에 연결되고;
상기 제 19 스위치 트랜지스터의 제어 단부는 제 1 고주파 임펄스 신호에 연결되고, 상기 제 19 스위치 트랜지스터의 입력 단부는 상기 제 2 고주파 임펄스 신호에 연결되고, 상기 제 19 스위치 트랜지스터의 출력 단부는 상기 P(N) 기준점에 연결되고;
상기 제 20 스위치 트랜지스터의 제어 단부는 상기 P(N) 기준점에 연결되고, 상기 제 20 스위치 트랜지스터의 출력 단부는 상기 P(N) 기준점에 연결되고, 상기 제 20 스위치 트랜지스터의 입력 단부는 상기 제 2 고주파 임펄스 신호에 연결되고;
상기 제 21 스위치 트랜지스터의 제어 단부는 상기 이전 레벨의 다운 스트림 신호를 입력하고, 상기 제 21 스위치 트랜지스터의 입력 단부는 상기 정전압의 저레벨 소스에 연결되고, 상기 제 21 스위치 트랜지스터의 출력 단부는 상기 제 2 고주파 임펄스 신호에 연결되는 스캔 구동 회로.The method of claim 11,
The pull-down holding module includes a first pull-down holding unit, a second pull-down holding unit, a twenty-second switch transistor, and a twenty-third switch transistor;
The control end of the twenty-second switch transistor is connected to the output end of the first switch transistor, the output end of the twenty-second switch transistor is connected to a K (N) reference point, and the input end of the twenty-second switch transistor is P ( N) connected to a reference point;
The control end of the twenty-third switch transistor inputs the downstream signal of the previous level, the output end of the twenty-third switch transistor is connected to the K (N) reference point, and the input end of the twenty-third switch transistor is the P (N) connected to a reference point;
The first pull-down holding unit includes a sixth switch transistor, a seventh switch transistor, an eighth switch transistor, a ninth switch transistor, a tenth switch transistor, an eleventh switch transistor, a twelfth switch transistor, and a thirteenth switch transistor;
A control end of the sixth switch transistor is connected to the K (N) reference point, an input end of the sixth switch transistor is connected to the first constant voltage low level source, and an output end of the sixth switch transistor is connected to the second Is connected to the output end of the switch transistor;
The control end of the seventh switch transistor is connected to the K (N) reference point, the input end of the seventh switch transistor is connected to the second constant voltage low level source, and the output end of the seventh switch transistor is connected to the first Is connected to the output end of the switch transistor;
The control end of the eighth switch transistor is connected to the K (N) reference point, the input end of the eighth switch transistor is connected to the constant voltage low level source, and the output end of the eighth switch transistor is down of the current level. Coupled to the stream signal;
The control end of the ninth switch transistor is connected to a first high frequency impulse signal, the input end of the ninth switch transistor is connected to the first high frequency impulse signal, and the output end of the ninth switch transistor is K (N). ) Is connected to a reference point;
A control end of the tenth switch transistor is connected to the downstream signal of the current level, an input end of the tenth switch transistor is connected to the constant voltage low level source, and an output end of the tenth switch transistor is connected to the first high frequency wave. Is connected to an impulse signal;
The control end of the eleventh switch transistor is connected to a second high frequency impulse signal, the input end of the eleventh switch transistor is connected to the first high frequency impulse signal, and the output end of the eleventh switch transistor is K (N). ) Is connected to a reference point;
The control end of the twelfth switch transistor is connected to the K (N) reference point, the output end of the twelfth switch transistor is connected to the K (N) reference point, and the input end of the twelfth switch transistor is the first Coupled to a high frequency impulse signal;
A control end of the thirteenth switch transistor inputs a downstream signal of the previous level, an input end of the thirteenth switch transistor is connected to the constant voltage low level source, and an output end of the thirteenth switch transistor is connected to the first high frequency wave Is connected to an impulse signal;
The second pull-down holding unit includes a fourteenth switch transistor, a fifteenth switch transistor, a sixteenth switch transistor, a seventeenth switch transistor, an eighteenth switch transistor, a nineteenth switch transistor, a twentieth switch transistor, and a twenty-first switch transistor;
The control end of the fourteenth switch transistor is connected to the P (N) reference point, the input end of the fourteenth switch transistor is connected to the first constant voltage low level source, and the output end of the fourteenth switch transistor is connected to the second Is connected to the output end of the switch transistor;
The control end of the fifteenth switch transistor is connected to the P (N) reference point, the input end of the fifteenth switch transistor is connected to the second constant voltage low level source, and the output end of the fifteenth switch transistor is connected to the first Is connected to the output end of the switch transistor;
The control end of the sixteenth switch transistor is connected to the P (N) reference point, the input end of the sixteenth switch transistor is connected to the constant voltage low level source, and the output end of the sixteenth switch transistor is down of the current level. Coupled to the stream signal;
A control end of the seventeenth switch transistor is connected to the second high frequency impulse signal, an input end of the seventeenth switch transistor is connected to the second high frequency impulse signal, and an output end of the seventeenth switch transistor is connected to the P ( N) connected to a reference point;
A control end of the eighteenth switch transistor is connected to the downstream signal of the current level, an input end of the eighteenth switch transistor is connected to the constant voltage low level source, and an output end of the eighteenth switch transistor is connected to the second high frequency wave. Is connected to an impulse signal;
The control end of the nineteenth switch transistor is connected to a first high frequency impulse signal, the input end of the nineteenth switch transistor is connected to the second high frequency impulse signal, and the output end of the nineteenth switch transistor is the P (N). ) Is connected to a reference point;
The control end of the twentieth switch transistor is connected to the P (N) reference point, the output end of the twentieth switch transistor is connected to the P (N) reference point, and the input end of the twentieth switch transistor is connected to the second Coupled to a high frequency impulse signal;
A control end of the twenty-first switch transistor inputs a downstream signal of the previous level, an input end of the twenty-first switch transistor is connected to a low level source of the constant voltage, and an output end of the twenty-first switch transistor is connected to the second signal; Scan drive circuit connected to the high frequency impulse signal. 제 16 항에 있어서,
상기 제 1 고주파 임펄스 신호의 전위는 상기 제 2 고주파 임펄스 신호의 전위와 반대인 스캔 구동 회로.The method of claim 16,
And a potential of the first high frequency impulse signal is opposite to that of the second high frequency impulse signal. 삭제delete 삭제delete 제 10 항에 있어서,
상기 스캔 구동 회로는 상기 현재 레벨의 스캔 라인의 상기 스캔 레벨 신호에 대해 리셋 동작을 실행하는 리셋 모듈을 더 포함하는 스캔 구동 회로.The method of claim 10,
And the scan driving circuit further comprises a reset module for performing a reset operation on the scan level signal of the scan line of the current level.
KR1020177016158A 2014-11-14 2014-11-19 Scanning drive circuit KR101994655B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201410650257.1A CN104409058B (en) 2014-11-14 2014-11-14 Scanning drive circuit
CN201410650257.1 2014-11-14
PCT/CN2014/091640 WO2016074264A1 (en) 2014-11-14 2014-11-19 Scanning drive circuit

Publications (2)

Publication Number Publication Date
KR20170084249A KR20170084249A (en) 2017-07-19
KR101994655B1 true KR101994655B1 (en) 2019-10-17

Family

ID=52646682

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177016158A KR101994655B1 (en) 2014-11-14 2014-11-19 Scanning drive circuit

Country Status (8)

Country Link
US (1) US9530375B2 (en)
JP (1) JP6486486B2 (en)
KR (1) KR101994655B1 (en)
CN (1) CN104409058B (en)
DE (1) DE112014007173T5 (en)
EA (1) EA032950B1 (en)
GB (1) GB2548050B (en)
WO (1) WO2016074264A1 (en)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9514695B2 (en) * 2014-10-31 2016-12-06 Shenzhen China Star Optoelectronics Technology Co., Ltd. Gate driver on array circuit and liquid crystal display device
CN104464657B (en) * 2014-11-03 2017-01-18 深圳市华星光电技术有限公司 GOA circuit based on low-temperature polycrystalline silicon semiconductor thin film transistors
US9407260B2 (en) * 2014-11-03 2016-08-02 Shenzhen China Star Optoelectronics Technology Co., Ltd GOA circuit based on LTPS semiconductor TFT
CN104392701B (en) * 2014-11-07 2016-09-14 深圳市华星光电技术有限公司 Scan drive circuit for oxide semiconductor thin-film transistor
CN104505036B (en) * 2014-12-19 2017-04-12 深圳市华星光电技术有限公司 Gate driver circuit
CN104700801B (en) 2015-03-24 2016-11-02 深圳市华星光电技术有限公司 PMOS gate driver circuit
CN104766576B (en) * 2015-04-07 2017-06-27 深圳市华星光电技术有限公司 GOA circuits based on P-type TFT
CN106297624B (en) 2015-06-11 2020-03-17 南京瀚宇彩欣科技有限责任公司 Shift register and display device
US10115362B2 (en) 2015-07-03 2018-10-30 Shenzhen China Star Optoelectronics Technology Co., Ltd. Scan-driving circuit
CN104992682B (en) * 2015-07-03 2017-10-24 深圳市华星光电技术有限公司 A kind of scan drive circuit
CN105047160B (en) * 2015-08-24 2017-09-19 武汉华星光电技术有限公司 A kind of scan drive circuit
CN106157916A (en) * 2016-08-31 2016-11-23 深圳市华星光电技术有限公司 A kind of drive element of the grid and drive circuit
CN106157923B (en) * 2016-09-26 2019-10-29 合肥京东方光电科技有限公司 Shift register cell and its driving method, gate driving circuit, display device
CN107146589A (en) * 2017-07-04 2017-09-08 深圳市华星光电技术有限公司 GOA circuits and liquid crystal display device
US10699659B2 (en) * 2017-09-27 2020-06-30 Shenzhen China Star Optoelectronics Technology Co. Ltd. Gate driver on array circuit and liquid crystal display with the same
CN109949757B (en) * 2017-12-21 2022-03-11 咸阳彩虹光电科技有限公司 Scanning signal compensation method, scanning signal compensation circuit and display
CN110007628B (en) * 2019-04-10 2022-02-01 深圳市华星光电半导体显示技术有限公司 GOA circuit and display panel
CN111081196B (en) * 2019-12-24 2021-06-01 深圳市华星光电半导体显示技术有限公司 GOA circuit and display panel
JP7516726B2 (en) * 2020-06-04 2024-07-17 京東方科技集團股▲ふん▼有限公司 Display substrate, its manufacturing method and display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013069400A (en) * 2011-09-23 2013-04-18 Hydis Technologies Co Ltd Shift register and gate drive circuit using the same
US20140103983A1 (en) * 2012-10-11 2014-04-17 Au Optronics Corp. Gate driving circuit
CN103943054A (en) * 2014-01-27 2014-07-23 上海中航光电子有限公司 Grid driving circuit, TFT array substrate, display panel and display device
CN104008742A (en) * 2014-05-20 2014-08-27 深圳市华星光电技术有限公司 Scan drive circuit and liquid crystal display

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101607510B1 (en) * 2008-11-28 2016-03-31 삼성디스플레이 주식회사 Method for driving a gate line, gate line drive circuit and display apparatus having the gate line drive circuit
TWI410944B (en) * 2009-06-10 2013-10-01 Au Optronics Corp Shift register of a display device
CN102682727B (en) * 2012-03-09 2014-09-03 北京京东方光电科技有限公司 Shift register unit, shift register circuit, array substrate and display device
KR102005938B1 (en) * 2012-06-19 2019-10-02 삼성디스플레이 주식회사 Gate driving circuit and display device having the gate driving circuit
CN103680453B (en) * 2013-12-20 2015-09-16 深圳市华星光电技术有限公司 Array base palte horizontal drive circuit
CN103928008B (en) * 2014-04-24 2016-10-05 深圳市华星光电技术有限公司 A kind of GOA circuit for liquid crystal display and liquid crystal indicator
CN103928009B (en) * 2014-04-29 2017-02-15 深圳市华星光电技术有限公司 Grid electrode driver for narrow frame liquid crystal display
CN104008739B (en) * 2014-05-20 2017-04-12 深圳市华星光电技术有限公司 Scan drive circuit and liquid crystal display
CN104008741A (en) * 2014-05-20 2014-08-27 深圳市华星光电技术有限公司 Scan drive circuit and liquid crystal display
CN104050941B (en) 2014-05-27 2016-03-30 深圳市华星光电技术有限公司 A kind of gate driver circuit
CN104167191B (en) * 2014-07-04 2016-08-17 深圳市华星光电技术有限公司 Complementary type GOA circuit for flat pannel display
CN104064160B (en) * 2014-07-17 2016-06-15 深圳市华星光电技术有限公司 There is the gate driver circuit of self-compensating function
CN104064159B (en) * 2014-07-17 2016-06-15 深圳市华星光电技术有限公司 There is the gate driver circuit of self-compensating function
CN104464662B (en) * 2014-11-03 2017-01-25 深圳市华星光电技术有限公司 GOA circuit based on low-temperature polycrystalline silicon semiconductor thin film transistor
US9390674B2 (en) * 2014-11-03 2016-07-12 Shenzhen China Star Optoelectronics Technology Co., Ltd GOA circuit based on LTPS semiconductor TFT
CN104376824A (en) * 2014-11-13 2015-02-25 深圳市华星光电技术有限公司 GOA circuit for liquid crystal display and liquid crystal display device
CN104409056B (en) * 2014-11-14 2017-01-11 深圳市华星光电技术有限公司 Scanning drive circuit
US9444450B2 (en) * 2014-12-08 2016-09-13 Shenzhen China Star Optoelectronics Technology Co., Ltd. Scan driving circuit
CN104464671B (en) * 2014-12-12 2017-01-11 深圳市华星光电技术有限公司 Scanning drive circuit
CN104575420B (en) * 2014-12-19 2017-01-11 深圳市华星光电技术有限公司 Scan driving circuit
US9484111B2 (en) * 2014-12-30 2016-11-01 Shenzhen China Star Optoelectronics Technology Co., Ltd. Bidirectional scanning GOA circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013069400A (en) * 2011-09-23 2013-04-18 Hydis Technologies Co Ltd Shift register and gate drive circuit using the same
US20140103983A1 (en) * 2012-10-11 2014-04-17 Au Optronics Corp. Gate driving circuit
CN103943054A (en) * 2014-01-27 2014-07-23 上海中航光电子有限公司 Grid driving circuit, TFT array substrate, display panel and display device
CN104008742A (en) * 2014-05-20 2014-08-27 深圳市华星光电技术有限公司 Scan drive circuit and liquid crystal display

Also Published As

Publication number Publication date
US9530375B2 (en) 2016-12-27
GB2548050B (en) 2021-07-28
EA201791062A1 (en) 2017-09-29
GB2548050A (en) 2017-09-06
CN104409058A (en) 2015-03-11
EA032950B1 (en) 2019-08-30
DE112014007173T5 (en) 2017-07-27
JP6486486B2 (en) 2019-03-20
WO2016074264A1 (en) 2016-05-19
US20160140928A1 (en) 2016-05-19
JP2018503137A (en) 2018-02-01
GB201709316D0 (en) 2017-07-26
CN104409058B (en) 2017-02-22
KR20170084249A (en) 2017-07-19

Similar Documents

Publication Publication Date Title
KR101994655B1 (en) Scanning drive circuit
JP6692002B2 (en) Scan drive circuit and display device
JP6691991B2 (en) Scan drive circuit
KR101988453B1 (en) Scanning drive circuit
KR101937963B1 (en) Scan driving circuit
US9444450B2 (en) Scan driving circuit
KR102080730B1 (en) Bidirectional scanning gate driving circuit
CN104318904B (en) Shift register cell and its driving method, shift register, display device
KR101989718B1 (en) Shift register, level-transmission gate drive circuit, and display panel
US9501990B2 (en) Scan driving circuit
WO2017092514A1 (en) Shift register unit and drive method therefor, and display apparatus
US20150365085A1 (en) Dual Pull-Down Control Module, Shift Register Unit, Gate Driver, and Display Panel
JP2018503852A5 (en)
JP2017528749A (en) Gate electrode drive circuit with bootstrap function
KR102301545B1 (en) Flat-panel display device and scan driving circuit thereof
JP2017528748A (en) Gate electrode drive circuit with bootstrap function
CN110264940B (en) Driving circuit
CN104485061A (en) Dynamic logic circuit, grid driving circuit, display panel and display device
CN109345998B (en) GOA circuit and display panel
US9799292B2 (en) Liquid crystal display driving circuit
KR102178653B1 (en) GOA circuit and liquid crystal display panel
US10152922B2 (en) Scan driving circuit
KR20190126372A (en) Scan Drive Circuit and Display Panel with Charge Sharing

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant