KR101993399B1 - 반도체 웨이퍼 보호용 테이프 - Google Patents

반도체 웨이퍼 보호용 테이프 Download PDF

Info

Publication number
KR101993399B1
KR101993399B1 KR1020170168087A KR20170168087A KR101993399B1 KR 101993399 B1 KR101993399 B1 KR 101993399B1 KR 1020170168087 A KR1020170168087 A KR 1020170168087A KR 20170168087 A KR20170168087 A KR 20170168087A KR 101993399 B1 KR101993399 B1 KR 101993399B1
Authority
KR
South Korea
Prior art keywords
resin
compound
semiconductor wafer
buffer layer
styrene
Prior art date
Application number
KR1020170168087A
Other languages
English (en)
Other versions
KR20190068069A (ko
Inventor
오승배
김종민
Original Assignee
에스케이씨 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이씨 주식회사 filed Critical 에스케이씨 주식회사
Priority to KR1020170168087A priority Critical patent/KR101993399B1/ko
Publication of KR20190068069A publication Critical patent/KR20190068069A/ko
Application granted granted Critical
Publication of KR101993399B1 publication Critical patent/KR101993399B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/29—Laminated material
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J131/00—Adhesives based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by an acyloxy radical of a saturated carboxylic acid, of carbonic acid, or of a haloformic acid; Adhesives based on derivatives of such polymers
    • C09J131/02—Homopolymers or copolymers of esters of monocarboxylic acids
    • C09J131/04—Homopolymers or copolymers of vinyl acetate
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J133/00—Adhesives based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by only one carboxyl radical, or of salts, anhydrides, esters, amides, imides, or nitriles thereof; Adhesives based on derivatives of such polymers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J167/00—Adhesives based on polyesters obtained by reactions forming a carboxylic ester link in the main chain; Adhesives based on derivatives of such polymers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J175/00—Adhesives based on polyureas or polyurethanes; Adhesives based on derivatives of such polymers
    • C09J175/04—Polyurethanes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

실시예는 반도체 웨이퍼 보호용 테이프에 관한 것으로, 실시예에 따른 반도체 웨이퍼 보호용 테이프는 지방족 사슬을 갖는 스티렌계 또는 나프탈렌계 방향족 화합물로부터 유도된 중합체를 완충층에 도입함으로써, 반도체 웨이퍼 그라인딩 시 적정 수준으로 탄성율을 유지할 수 있어 그라인딩 시의 충격 흡수를 용이하게 하므로 칩의 손상을 최소화할 수 있다.

Description

반도체 웨이퍼 보호용 테이프{TAPE FOR PROTECTING SEMICONDUCTOR WAFER}
실시예는 반도체 웨이퍼 보호용 테이프에 관한 것이다.
반도체 웨이퍼는 박막화 추세로 인해 웨이퍼의 두께가 50 내지 100㎛, 또는 50㎛ 이하 수준으로 얇아짐에 따라 반도체 웨이퍼의 가공 방법은 웨이퍼를 그라인딩(연삭)한 다음 웨이퍼를 자르는 기존의 공법(Dicing After Grinding;DAG)에서 웨이퍼를 자른 다음 그라인딩하는 공법(Dicing Before Grinding;DBG)으로 전향되고 있다.
DBG 공법이란, 범프(Bump)와 회로가 형성된 웨이퍼를 하프 커팅 다이서(Dicer)로 웨이퍼 상의 스트리트(이면) 상에 홈을 형성한 후, 홈이 형성된 면에 점착력을 갖는 테이프를 부착한 다음 백그라인딩을 실시하여 칩으로 분리하는 방법을 말한다. 이때, 사용되는 테이프를 DBG 백그라인딩 테이프(Back Grinding Tape)라고 하며, 범프 대신 와이어를 적용한 기존에 사용하던 백그라인딩 테이프와는 다르다.
구체적으로, DBG용 백그라인딩 테이프는 반도체 제조 공정 중 웨이퍼 일면의 불필요한 막을 제거하고 필요 이상으로 두꺼운 일면을 깎아내어 저항을 줄이고 열전도율을 향상시키기 위해, 그라인딩과 같은 가공이 필요한 웨이퍼의 타면에 점착되어 회로와 범프를 보호한다. 또한, 반도체 웨이퍼 연삭 후에도 개개의 칩이 손상없이 일정하게 배열된 상태로 유지되게 하는 역할을 수행한다.
반도체 공정에 사용되는 DBG용 백그라인딩 테이프는 오염에 강해야하고, 점착제 성분이 웨이퍼 상에 잔류하지 않아야 한다. 이에, 당업계에서는 DBG용 백그라인딩 테이프 제품 등급별로 로트 넘버(LOT NO.)가 표시된 것, 테이프 외관에 긁힘 등의 손상이 없고, 절단면, 권취면, 외관 등의 불량 및/또는 오염이 없는 것을 사용한다.
통상적인 반도체 공정에서 웨이퍼 연삭 공정시에는 높은 점착강도가 요구되고, 칩 박리시에는 낮은 점착강도가 요구된다. 따라서, 종래기술에서는 자외선에 의해 경화되는 자외선 경화성 점착제(층)을 갖는 테이프를 많이 사용하고 있다. 자외선 경화성의 점착제층을 갖는 테이프는 자외선 조사 전에는 높은 점착강도를 가져 웨이퍼와 강하게 결합하여 웨이퍼 유지력이 우수하고, 자외선 조사 후에는 경화됨으로써 점착력이 저하되어 반도체 칩의 박리가 용이하다(일본공개특허공보 평성9-298173호). 그러나, 이러한 점착 물성이 요구되는 테이프는 박리 후 칩에 점착제 성분이 완전히 제거되지 않고 잔류함으로써 칩의 불량을 발생시킬 수 있다는 단점이 있다.
또한, 최근에는 반도체 웨이퍼가 박막화되고 있는 추세여서 웨이퍼를 하프커팅하고 그라인딩한 후에도 범프와 회로가 형성된 면을 보호해야할 필요가 있다. 특히, 박막화된 웨이퍼는 작은 강도에도 쉽게 깨질 수 있기 때문에 그라인딩 시 테이프가 그라인딩 충격을 완충시키는 역할도 해야한다.
일본공개특허공보 평성9-298173호
따라서, 실시예는 방향족 모노머(monomer)로부터 유도된 중합체를 완충층에 도입함으로써, 탄성율의 조절 범위가 넓어 그라인딩 공정 시 칩 보호가 용이한 반도체 웨이퍼 보호용 테이프를 제공하고자 한다.
실시예는 기재층, 상기 기재층의 일면에 형성되는 완충층 및 상기 완충층의 일면에 형성되는 점착층을 포함하고, 상기 완충층이 스티렌계 화합물, 나프탈렌계 화합물 또는 이들 둘 다로부터 유도된 중합체를 포함하는 반도체 웨이퍼 보호용 테이프를 제공한다.
실시예는 기재층, 상기 기재층의 일면에 형성되는 완충층, 및 상기 완충층의 일면에 형성되는 점착층을 포함하는 반도체 웨이퍼 보호용 테이프를 제공하는 단계, 반도체 웨이퍼의 일면에 상기 테이프를 접착시키는 단계, 및 상기 반도체 웨이퍼의 타면을 그라인딩하는 단계를 포함하고,
상기 완충층이 스티렌계 화합물, 나프탈렌계 화합물 또는 이들 둘 다를 1종 이상의 아크릴계 화합물과 중합하여 얻어진 중합체를 포함하며, 상기 스티렌계 화합물 및 나프탈렌계 화합물은 C1-30 알킬, C1-10 알콕시, C6-10 아릴, 및 C6-10 아릴옥시로 이루어진 군에서 선택된 1개 이상의 치환기를 갖는 반도체 소자의 제조방법을 제공한다.
실시예에 따른 반도체 웨이퍼 보호용 테이프는 지방족 사슬을 갖는 스티렌계 또는 나프탈렌계 방향족 화합물로부터 유도된 중합체를 완충층에 도입함으로써, 반도체 웨이퍼 그라인딩 시 적정 수준으로 탄성율을 유지할 수 있어 그라인딩 시의 충격 흡수를 용이하게 하므로 칩의 손상을 최소화할 수 있다.
도 1은 실시예에 따른 반도체 소자의 제조방법을 나타낸 모식도이다.
도 2는 실시예 2 및 비교예 1의 반도체 웨이퍼 보호용 테이프를 사용하여 반도체 웨이퍼 그라인딩 공정을 수행한 후 칩의 형태를 촬영한 사진이다.
실시예는 기재층, 상기 기재층의 일면에 형성되는 완충층 및 상기 완충층의 일면에 형성되는 점착층을 포함하고, 상기 완충층이 스티렌계 화합물, 나프탈렌계 화합물 또는 이들 둘 다로부터 유도된 중합체를 포함하는 반도체 웨이퍼 보호용 테이프를 제공한다.
구체적으로, 상기 완충층에 포함되는 중합체는 방향족 모노머로서 지방족 사슬(aliphatic chain)을 갖는 스티렌계 방향족 화합물, 나프탈렌계 방향족 화합물, 또는 이들 둘 다로부터 유도된 것일 수 있다. 상기 방향족 화합물은 중합체의 내열성 및 탄성율을 향상시켜 그라인딩 공정시 웨이퍼의 유동성을 방지하고 칩의 손상을 최소화시킬 수 있다. 또한, 상기 방향족 화합물은 지방족 사슬, 특히, 도데실기를 가짐으로써 향상된 용해도를 유지하고, 중합체의 분자량을 적정 수준으로 조절할 수 있다. 치환기가 없는 방향족 화합물은 용해도 및 반응성이 떨어지는 경향을 보인다. 나아가, 방향족 화합물의 지방족 사슬의 탄소수를 조절함으로써 이로부터 중합되는 중합체의 분자량까지도 조절가능하다.
상기 스티렌계 화합물 및 나프탈렌계 화합물은 C1-30 알킬, C1-10 알콕시, C6-10 아릴, 및 C6-10 아릴옥시로 이루어진 군에서 선택된 1개 이상의 치환기를 가질 수 있다. 구체적으로, C1-20 알킬 및 C6-10 아릴로 이루어진 군에서 선택된 1개 이상의 치환기를 가질 수 있고, 보다 구체적으로, 상기 스티렌계 화합물 및 나프탈렌계 화합물은 C5-15 알킬의 치환기를 가질 수 있다.
이때, 상기 치환기들은 스티렌계 또는 나프탈렌계 화합물의 오르쏘(ortho), 메타(meta), 및 파라(para) 위치에 치환될 수 있으며, 전자밀도 등을 고려하여 탄소수, 치환기의 위치 등이 결정된다. 구체적으로, 5 내지 12개의 탄소수를 갖는 치환기가 파라 위치에 치환될 때 반응성 측면에서 보다 유리하다. 보다 구체적으로, 상기 스티렌계 화합물이 파라도데실 스티렌, 디메틸헵틸옥시-스티렌(비닐벤젠), 및 디메틸옥실옥시-메톡시-스티렌(비닐벤젠)으로 이루어진 군에서 선택된 1종 이상이고, 상기 나프탈렌계 화합물이 파라도데실 나프탈렌, 및 파라도데실 나프탈렌 아크릴레이트로 이루어진 군에서 선택된 1종 이상일 수 있다.
상기 완충층에 사용되는 중합체는 앞서 설명한 바와 같은 스티렌계 방향족 화합물, 나프탈렌계 방향족 화합물 또는 이들 둘 다로부터 유도될 수 있다. 상기 방향족 화합물은 중합체를 구성하는 모노머 총 중량을 기준으로 1 내지 40 중량%, 5 내지 40 중량%, 5 내지 30 중량%, 5 내지 20 중량%, 또는 5 내지 15 중량%의 양으로 중합에 사용될 수 있다. 상기 함량 범위 내일 때, 중합체의 균일도가 적정 수준으로 유지될 수 있고, 내화학성 및 내열성 측면에서도 보다 우수하다.
나아가, 상기 중합체는 상기 스티렌계 화합물, 나프탈렌계 화합물 또는 이들 둘 다를 제2 모노머와 중합하여 얻어진 것일 수 있다. 이때, 상기 제2 모노머는 아크릴계 화합물로부터 유도될 수 있다.
상기 제2 모노머는 1종 이상의 아크릴계 화합물일 수 있으며, 상기 아크릴계 화합물은 부틸 아크릴레이트, 메틸 메타크릴레이트, 2-히드록시에틸 아크릴레이트, 아크릴산, 메타크릴산, 글리시딜메타크릴레이트, 2-히드록시에틸 메타크릴레이트, 2-에틸헥실 아크릴레이트, 시클로헥실 메타크릴레이트, 및 비닐아세테이트로 이루어진 군에서 선택될 수 있으나, 이에 제한되지 않는다.
상기 완충층에 포함되는 중합체는 앞서 설명한 바와 같은 방향족 화합물을 제2 모노머, 예컨대, 1종 이상의 아크릴계 화합물과 중합반응시켜 제조될 수 있다. 구체적으로, 상기 제2 모노머를 준비한 후 상기 방향족 화합물을 1 내지 8시간, 1 내지 6시간 또는 2 내지 4시간동안 천천히 적가한 다음 50 내지 100℃, 또는 60 내지 90℃의 온도에서 2 내지 24시간, 4 내지 24시간, 4 내지 16시간 또는 4 내지 12시간동안 반응시킴으로써 중합체를 얻을 수 있다. 이때, 반응 시간이 길어질수록 분자량은 계속 커지므로, 목적하는 수준의 중량평균분자량을 갖는 중합체를 얻기 위해서는 상기 시간 범위에 유의해야 한다.
상기 완충층에 포함되는 중합체는 100,000 내지 500,000g/mol, 100,000 내지 300,000 g/mol, 100,000 내지 250,000 g/mol, 또는 100,000 내지 200,000 g/mol의 중량평균분자량을 가질 수 있다. 상기 범위 내일 때, 완충층이 적정 수준의 탄성율을 유지할 수 있다. 중량평균분자량이 상기 범위를 초과하여 과도하게 커지는 경우 완충층이 딱딱해져서 완충 역할을 수행하기 어렵다.
상기 완충층의 두께는 10 내지 400㎛, 50 내지 300㎛, 50 내지 200㎛, 또는 80 내지 150㎛일 수 있다. 상기 범위 내일 때, 칩의 손상을 최소화할 수 있다.
상술한 바와 같이, 실시예에 따른 반도체 웨이퍼 보호용 테이프는 지방족 사슬을 갖는 스티렌계 또는 나프탈렌계 방향족 화합물로부터 유도된 중합체를 완충층에 도입함으로써, 반도체 웨이퍼 그라인딩 시 적정 수준으로 탄성율을 유지할 수 있어 그라인딩 시의 충격 흡수를 용이하게 하므로 칩의 손상을 최소화할 수 있다. 구체적으로, 상기 방향족 화합물로부터 유도된 중합체는 다양한 온도 범위에서 우수한 저장 탄성율을 갖는다. 저장 탄성율은 고온일수록 감소하므로 고온으로 갈수록 탄성율을 유지하는 것이 중요하며, 구체적으로, 반도체 공정 중 그라인딩 시 평균적으로 60℃까지 온도가 상승하므로, 상기 온도에서 원하는 수준의 탄성율을 유지하는 것이 중요하다.
상기 완충층은 25℃(상온)에서 저장 탄성율이 1MPa 이하, 0.5 MPa 이하, 0.3 MPa 이하, 0.01 내지 1 MPa, 0.01 내지 0.5 MPa, 0.1 내지 1 MPa, 또는 0.1 내지 0.5 MPa일 수 있다. 또한, 상기 완충층은 60℃에서 저장 탄성율이 0.3 MPa 이하, 0.2 MPa 이하, 0.01 내지 0.3 MPa, 0.1 내지 0.3 MPa, 또는 0.1 내지 0.2 MPa 일 수 있다. 나아가, 상기 완충층의 저장 탄성율은 상온에서 고온으로 상승하면 일정량 감소할 수 있고, 예컨대, 25℃(상온)에서 60℃로 온도를 상승시킬 경우 완충층의 저장 탄성율 변화율(감소율)은 1 내지 20%, 5 내지 20%, 또는 5 내지 15%일 수 있다(시험예 1 참조).
또한, 실시예에 따른 반도체 웨이퍼 보호용 테이프는, 테이프를 반도체 웨이퍼의 일면에 부착한 후 백그라인드 공정시 상기 반도체 웨이퍼의 잔류두께가 150㎛ 이하, 40 내지 150㎛, 또는 약 150㎛일 때 칩 손상율을 최소화할 수 있고, 예컨대, 칩 손상율이 3% 이하, 2.5% 이하, 2% 이하, 또는 1% 이하일 수 있다(시험예 2 참조).
또한, 실시예에 따른 반도체 웨이퍼 보호용 테이프를 하프-다이싱(Half-Dicing)한 반도체 웨이퍼의 일면에 부착한 후, 칩의 절단 시작점부터 연마(그라인딩) 깊이 종료점 방향으로 30㎛ 이상, 30㎛ 내지 60㎛, 또는 30㎛ 내지 50㎛의 두께를 연마하였을 때에도 칩 손상율을 최소화할 수 있고, 예컨대, 칩 손상율이 2% 이하, 또는 1% 이하일 수 있다. 이때, 칩의 절단 시작점은 웨이퍼의 하프 커팅 다이싱된 지점을 의미하고, 연마 깊이 종료점은 웨이퍼의 타면으로부터 두께 방향으로 연마가 종료된 지점을 의미한다.
상기 반도체 웨이퍼 보호용 테이프의 기재층은 당업계에서 통상적으로 사용하는 수지들을 사용할 수 있고, 예컨대, 상기 기재층은 폴리에틸렌 테레프탈레이트 수지(PET 수지), 폴리에틸렌 수지, 폴리프로필렌 수지, 폴리우레탄 수지, 폴리염화비닐 수지, 아크릴 수지 및 아마이드 수지로 이루어진 군에서 선택된 1종 이상의 수지일 수 있고, 구체적으로 PET 수지일 수 있으나, 이에 제한하지는 않는다.
상기 기재층의 두께는 30 내지 150㎛, 50 내지 120㎛, 50 내지 100㎛, 또는 75 내지 100㎛일 수 있고, 상기 범위 내일 때, 반도체 웨이퍼 보호용 테이프 전체의 적정 탄성율을 확보할 수 있고, 코팅 시 롤 감김 등의 작업성을 향상시킬 수 있다.
상기 반도체 웨이퍼 보호용 테이프의 점착층은 아크릴 수지, 에폭시 수지, 우레탄 수지, 에스터 수지, 및 초산비닐 수지로 이루어진 군에서 선택된 1종 이상의 수지일 수 있고, 구체적으로, 아크릴 수지 또는 에스터 수지일 수 있다.
상기 점착층의 수지는 50,000 내지 2,000,000g/mol, 또는 100,000 내지 800,000g/mol의 중량평균분자량을 가질 수 있다. 상기 점착층을 이루는 수지의 중량평균분자량이 클수록 점착력이 향상되지만, 상기 범위보다 작은 경우 점착력이 떨어지고 상기 범위보다 큰 경우에는 테이프 박리 후에도 점착제 성분이 웨이퍼 상에 잔류하여 칩에 불량이 발생할 수 있다.
상기 점착층의 두께는 10 내지 50㎛, 또는 10 내지 30㎛일 수 있고, 상기 범위 내일 때, 웨이퍼에 잔사가 발생하는 것을 저감시킬 수 있다.
실시예에 따른 반도체 웨이퍼 보호용 테이프는 다음과 같은 방법으로 제조될 수 있다.
구체적으로, 폴리에틸렌 수지, 폴리프로필렌 수지 등의 폴리올레핀계 수지, 폴리에틸렌 테레프탈레이트 수지(PET), 폴리우레탄 수지, 폴리염화비닐 수지, 아크릴 수지, 아마이드 수지 또는 이들의 혼합물로 이루어진 기재층(또는 기재필름)을 준비하고, 상기 기재층의 일면에 앞서 설명한 바와 같은 완충층을 이루는 중합체 및 점착층을 이루는 수지를 순차적으로 코팅하고 건조함으로써 제조될 수 있다. 기재층, 완충층 및 점착층을 이루는 수지 또는 중합체의 종류, 함량 등은 앞서 설명한 바와 같다.
상기 코팅 방법은 당업계에 널리 공지된 방법이면 제한없이 사용될 수 있으며, 예를 들어, 콤마 코팅, 스핀-온-코팅, 슬릿 코팅, 바(Bar) 코팅 또는 스프레이 코팅법 등을 사용할 수 있고, 코팅 후 길게 연결되어 있는 건조 챔버를 통과시킴으로써 건조될 수 있다.
이렇게 제조된 반도체 웨이퍼 보호용 테이프는 50 내지 700㎛, 50 내지 500㎛, 100 내지 500㎛, 또는 100 내지 300㎛의 두께를 가질 수 있다.
실시예는 앞서 설명한 반도체 웨이퍼 보호용 테이프를 포함하는 반도체 소자 및 이의 제조방법을 제공할 수 있다.
구체적으로, 실시예는 기재층, 상기 기재층의 일면에 형성되는 완충층, 및 상기 완충층의 일면에 형성되는 점착층을 포함하는 반도체 웨이퍼 보호용 테이프를 제공하는 단계, 반도체 웨이퍼에 상기 반도체 웨이퍼 보호용 테이프를 접착시키는 단계, 및 상기 웨이퍼를 연마하는 단계를 포함하고, 상기 완충층이 스티렌계 화합물, 나프탈렌계 화합물 또는 이들 둘 다를 앞서 설명한 바와 같은 아크릴계 화합물(제2 모노머)과 중합하여 얻어진 중합체를 포함하는 반도체 소자의 제조방법을 제공한다.
도 1을 참조하면, 실시예는 웨이퍼의 스트리트 상에 하프 커팅 다이서로 홈을 형성하는 단계를 수행한다. 일반적으로는 다이싱에서 풀 커팅(full cutting)을 하지만, 상기 제조방법에서는 웨이퍼에 형성된 칩까지 하프 커팅을 수행한다. 이때, 상기 하프 커팅 다이싱된 지점을 칩의 절단 시작점으로 한다.
그 다음, 홈이 형성된 웨이퍼의 일면에 앞서 설명한 바와 같은 반도체 웨이퍼 보호용 테이프를 부착한다. 그 다음, 웨이퍼의 타면을 백그라인딩하여 칩이 분리될 때까지 그라인딩하는 단계를 수행한다. 그라인딩이 진행되어 하프 커팅한 홈에 도달하면 웨이퍼는 각각의 칩으로 분리될 수 있다.
이후 분리된 웨이퍼로부터 테이프를 제거하고 칩을 수득하기 위해, 분리된 웨이퍼를 인라인(in-line)으로 DBG 마운터로 반송하여 얼라이먼트를 하고, 그 후에 프레임에 마운트한 다음, 상기 테이프를 떼어내는 단계를 수행한다.
이하, 하기 실시예에 의하여 본 발명을 더욱 상세하게 설명하고자 한다. 단, 하기 실시예는 본 발명을 예시하기 위한 것일 뿐 본 발명의 범위가 이들만으로 한정되는 것은 아니다.
제조예 1 : 점착층 수지의 제조
주 수지(main resin)로 에스테르 디올기를 함유한 2 관능기 우레탄 아크릴레이트(상표명 UX3301, 중량평균분자량 8,000mg/mol, Nippon Kayaku사) 130g과 아크릴로일 모르폴린(상표명 ACMO, 고진사) 70g, 광개시제로 1-히드록시-시클로헥실-페닐-케톤(상표명 Irgacure 184, 시바스페셜티 케미칼사) 7g을 혼합하여 액상의 수지를 제조하였다.
제조예 2 : 중합체(완충층 수지) 제조
단계 1 : 1L 3구 둥근 플라스크에 온도계, 콘덴서, 적가깔대기, 기계식 교반기를 구비하여 준비한 후 80℃의 항온조에 담구었다. 이 항온조에 에틸 아세테이트 300g과 라디칼 중합개시제 아조비스이소부틸로니트릴(Azobisisobutyronitrile; AIBN) 1.5g을 투입 후, 기계식 교반기를 사용하여 분당 100회 회전교반을 실시하였다. 이때, 냉각기의 온도는 10℃를 유지하였다.
단계 2: 또 다른 플라스크에 부틸 아크릴레이트 63중량부 189g, 메틸메타크릴레이트 9중량부 27g, 2-히드록시에틸 아크릴레이트 17중량부 51g, 파라도데실 스티렌(p-Dodecyl styrene, C20H32) 10중량부 30g을 투입하고 기계식 교반기로 30분간 혼합하였다. 이후 적가깔대기를 이용하여 단계 1의 플라스크에 천천히 투입하였다.
단계 3: 투입 완료 후 반응기의 온도는 80℃로 유지하였다. 반응이 진행되는 동안에, 상기 반응 혼합물로부터 시료를 채취하여 그 시료의 중량평균분자량(MW)을 측정하였다. 원하는 중량평균분자량에 도달하였을 때를 반응 완료 시점으로 결정하였으며, 반응물을 상온에서 서서히 냉각하여 반응을 종료시켰다.
수득한 화합물(액상 수지)을 겔 투과 크로마트그래피(Gel permeation chromatoghaph; GPC)로 측정한 결과, 중량평균분자량은 160,000g/mol이고, 분산도는 3.9이었다.
제조예 3 : 중합체( 완충층 수지 ) 제조
반응종료 시점을 다르게 한 것을 제외하고 제조예 2와 동일하게 제조하여 액상의 수지를 수거하였으며, 겔 투과 크로마트그래피로 측정한 결과, 중량평균 분자량은 250,000g/mol이고, 분산도는 4.2이었다.
제조예 4 : 중합체( 완충층 수지 ) 제조
파라도데실 스티렌 대신 파라도데실 나프탈렌 아크릴레이트를 5중량부 15g을 투입한 것을 제외하고 제조예 2와 동일하게 제조하여 액상의 수지를 수득하였다. 상기 화합물을 겔 투과 크로마트그래피로 측정한 결과, 중량평균 분자량은 120,000 g/mol이고, 분산도는 4.0이었다.
제조예 5 : 중합체( 완충층 수지 ) 제조
반응종료 시점을 다르게 한 것을 제외하고 제조예 4와 동일하게 제조하여 액상의 수지를 수득하였다. 상기 화합물을 겔 투과 크로마트그래피로 측정한 결과, 중량평균 분자량은 170,000g/mol 이고, 분산도는 4.3이었다.
제조예 6 : 중합체( 완충층 수지 ) 제조
파라도데실 스티렌 대신에 디메틸헵틸옥스 스티렌(1-((6,6-dimethylheptyl)oxy)-4-vinylbenzene)을 5중량부 15g을 투입한 것을 제외하고 제조예 2와 동일하게 제조하여 액상의 수지를 수득하였다. 상기 화합물을 겔 투과 크로마트그래피로 측정한 결과, 중량평균 분자량은 130,000 g/mol이고, 분산도는 4.2이었다.
제조예 7 : 중합체( 완충층 수지 ) 제조
파라도데실 스티렌 대신에 디메틸옥틸옥스 메톡시 스티렌(4-[(3,7-Dimethyloctyl)oxy]-1-methoxy-2-vinylbenzene)을 5중량부 15g을 투입한 것을 제외하고 제조예 2와 동일하게 제조하여 액상의 수지를 수득하였다. 상기 화합물을 겔 투과 크로마트그래피로 측정한 결과, 중량평균 분자량은 120,000 g/mol이고, 분산도는 4.3이었다.
제조예 8 : 중합체( 완충층 수지 ) 제조
제조예 2의 단계 2에서 부틸 아크릴레이트 70중량부 210g, 메틸메타크릴레이트 10중량부 30g, 2-히드록시에틸 아크릴레이트 19중량부 60g을 사용하는 것을 제외하고는 제조예 2의 방법과 동일하게 수행하여 화합물을 수득하였다.
수득한 화합물(액상 수지)를 겔 투과 크로마트그래피로 측정한 결과, 중량평균분자량은 200,000g/mol이고, 분산도는 4.1이었다.
제조예 9 내지 14 : 점착층을 포함하지 않는 테이프의 제조
제조예 2 내지 7에서 제조된 중합체를 두께 75㎛의 PET(폴리에틸렌 테레프탈레이트; polyethylene terephthalate) 필름에 콤마 코팅 방식으로 두께 120㎛이 되도록 수 차폐 코팅 및 건조하여 레진층을 형성하여, 테이프를 제조하였다.
제조예 15: 점착층을 포함하지 않는 테이프의 제조
제조예 8에서 제조된 중합체를 두께 75㎛의 PET(폴리에틸렌 테레프탈레이트; polyethylene terephthalate) 필름에 콤마 코팅 방식으로 두께 120㎛이 되도록 수 차폐 코팅 및 건조하여 레진층을 형성하여, 테이프를 제조하였다.
실시예 1 내지 6 : 반도체 웨이퍼 보호용 테이프의 제조
상기 제조예 9 내지 14에서 제조된 테이프의 완충층 일면에 상기 제조예 1에서 제조한 액상의 점착층 수지를 콤마 코팅 방식으로 두께 30㎛이 되도록 수 차폐 코팅 및 건조하여 반도체 웨이퍼 보호용 테이프를 제조하였다.
비교예 1 : 반도체 웨이퍼 보호용 테이프의 제조
상기 제조예 15에서 제조된 테이프의 완충층 일면에 상기 제조예 1에서 제조한 액상의 점착층 수지를 콤마 코팅 방식으로 두께 30㎛이 되도록 수 차폐 코팅 및 건조하여 반도체 웨이퍼 보호용 테이프를 제조하였다.
시험예 1 : 저장 탄성율 평가
상기 스티렌계 또는 나프탈렌계 방향족 화합물을 포함하는 중합체로 이루어진 완충층의 탄성력을 평가하기 위하여, 제조예 9 내지 14에서 제조된 테이프(점착층 X)와 제조예 15에서 제조된 테이프(점착층 X)에 대하여, 레오미터(Rheometer)를 이용하여 25℃(상온) 및 60℃에서의 저장 탄성율 값을 측정하고, 25℃에서 60℃로 온도를 변화시켰을 때 저장 탄성율의 감소율을 계산하여 나타내었다.
구분 저장 탄성율(KPa) 저장 탄성율 변화율(%)
25℃ 60℃ 25℃->60℃
제조예 9 150 130 13.3
제조예 10 180 170 5.6
제조예 11 160 140 12.5
제조예 12 210 190 9.5
제조예 13 170 155 8.8
제조예 14 165 145 12.1
제조예 15 120 90 25.0
상기 표 1을 살펴보면, 제조예 9 내지 14(스티렌계 또는 나프탈렌계 방향족 화합물 포함)에서 제조된 테이프는 제조예 15(스티렌계 또는 나프탈렌계 방향족 화합물 미포함)과 비교하여, 상온(25℃) 및 고온(60℃)의 두 조건에서 모두 저장 탄성율이 높게 측정된 것을 알 수 있다. 또한, 제조예 9 내지 14의 테이프가 제조예 15의 테이프보다 상온에서 고온으로 온도를 변화시켰을 때 저장 탄성율 감소량이 적은 것으로 보아 탄성율을 보다 우수하게 유지하고 있는 것을 알 수 있다.
시험예 2 : 웨이퍼 손상 유무 확인
실시예에 따른 완충층(스티렌계 또는 나프탈렌계 방향족 화합물 포함)을 포함하는 반도체 웨이퍼 보호용 테이프에 의한 웨이퍼 손상 유무를 확인하기 위하여 하기 방법으로 실험을 진행하였다.
8인치 웨이퍼(두께 730㎛)에 깊이(Depth) 200㎛, 및 10mmⅩ10mm(가로Ⅹ세로) 크기의 칩 250개를 형성한 후, 상기 실시예 1 내지 6 및 비교예 1의 반도체 웨이퍼 보호용 테이프를 라미네이터(Dynatech 사, 모델명 DT-ECS2030SL)를 사용하여 부착하였다. 그 다음, 백 그라인더(DISCO 사, 모델명 DGP8760)를 사용하여 웨이퍼 이면을 두께 150㎛까지 그라인딩한 후, 광학현미경을 이용하여 웨이퍼를 관찰하여 칩 손상 유무(및/또는 손상된 칩의 수) 및 칩의 손상율을 확인하였다. 그 결과를 하기 표 4 및 도 2에 나타내었다.
구분 손상유무
(및/또는 손상된 칩의 수)		 칩 손상율(%)
실시예 1 2 0.8
실시예 2 무 -
실시예 3 2 0.8
실시예 4 1 0.4
실시예 5 무 -
실시예 6 2 0.8
비교예 1 7 2.8
상기 표 2를 살펴보면, 실시예 1 내지 6에서 제조된 반도체 웨이퍼 보호용 테이프(스티렌계 또는 나프탈렌계 방향족 화합물 포함)는 비교예 1과 비교하여 손상된 칩의 수가 적거나 전무하였고, 칩 손상율 또한 1% 이하의 매우 낮은 수준인 것을 알 수 있다. 또한 도 2를 살펴보면, 비교예 1의 테이프를 사용한 경우 칩이 깨진 것을 볼 수 있는데 비해, 실시예 2의 반도체 웨이퍼 보호용 테이프를 사용한 경우 칩의 형태 및 외관이 우수한 것을 확인할 수 있다.

Claims (22)

  1. 기재층;
    상기 기재층의 일면에 형성되는 완충층; 및
    상기 완충층의 일면에 형성되는 점착층을 포함하고,
    상기 완충층이 스티렌계 화합물, 나프탈렌계 화합물 또는 이들 둘 다로부터 유도된 중합체를 포함하고,
    상기 스티렌계 화합물 및 나프탈렌계 화합물이 C1-30 알킬, C1-10 알콕시, C6-10 아릴, 및 C6-10 아릴옥시로 이루어진 군에서 선택된 1개 이상의 치환기를 갖는, 반도체 웨이퍼 보호용 테이프.
  2. 제1항에 있어서,
    상기 중합체가 상기 스티렌계 화합물, 나프탈렌계 화합물 또는 이들 둘 다를 제2 모노머와 중합하여 얻어진 것인, 반도체 웨이퍼 보호용 테이프.
  3. 삭제
  4. 제1항에 있어서,
    상기 스티렌계 화합물 및 나프탈렌계 화합물이 C1-20 알킬, 및 C6-10 아릴로 이루어진 군에서 선택된 1개 이상의 치환기를 갖는, 반도체 웨이퍼 보호용 테이프.
  5. 제1항에 있어서,
    상기 스티렌계 화합물 및 나프탈렌계 화합물이 C5-15 알킬의 치환기를 갖는, 반도체 웨이퍼 보호용 테이프.
  6. 제5항에 있어서,
    상기 스티렌계 화합물이 파라도데실 스티렌, 디메틸헵틸옥시-스티렌(비닐벤젠), 및 디메틸옥실옥시-메톡시-스티렌(비닐벤젠)으로 이루어진 군에서 선택된 1종 이상이고,
    상기 나프탈렌계 화합물이 파라도데실 나프탈렌, 및 파라도데실 나프탈렌 아크릴레이트로 이루어진 군에서 선택된 1종 이상인, 반도체 웨이퍼 보호용 테이프.
  7. 제1항에 있어서,
    상기 스티렌계 화합물, 나프탈렌계 화합물 또는 이들 둘 다가 중합체를 구성하는 모노머 총 중량을 기준으로 5 내지 40 중량%의 양으로 사용되는, 반도체 웨이퍼 보호용 테이프.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제2항에 있어서,
    상기 제2 모노머가 1종 이상의 아크릴계 화합물인, 반도체 웨이퍼 보호용 테이프.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 중합체가 100,000 내지 500,000g/mol의 중량평균분자량을 갖는, 반도체 웨이퍼 보호용 테이프.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 완충층의 두께가 10 내지 400㎛인, 반도체 웨이퍼 보호용 테이프.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 완충층이 25℃에서 1MPa 이하의 저장 탄성율을 갖는, 반도체 웨이퍼 보호용 테이프.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 완충층이 60℃에서 0.3MPa 이하의 저장 탄성율을 갖는, 반도체 웨이퍼 보호용 테이프.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 완충층이 25℃에서 60℃로 온도를 변화시켰을 때 1 내지 20%의 저장 탄성율 변화율을 갖는, 반도체 웨이퍼 보호용 테이프.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 기재층이 폴리에틸렌 테레프탈레이트 수지, 폴리에틸렌 수지, 폴리프로필렌 수지, 폴리우레탄 수지, 폴리염화비닐 수지, 아크릴 수지 및 아마이드 수지로 이루어진 군에서 선택된 1종 이상의 수지를 포함하는, 반도체 웨이퍼 보호용 테이프.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 기재층의 두께가 50 내지 100㎛인, 반도체 웨이퍼 보호용 테이프.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 점착층이 아크릴 수지, 에폭시 수지, 우레탄 수지, 에스터 수지, 및 초산비닐 수지로 이루어진 군에서 선택된 1종 이상의 수지를 포함하는, 반도체 웨이퍼 보호용 테이프.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제16항에 있어서,
    상기 점착층의 수지가 50,000 내지 2,000,000g/mol의 중량평균분자량을 갖는, 반도체 웨이퍼 보호용 테이프.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 점착층의 두께가 10 내지 50㎛인, 반도체 웨이퍼 보호용 테이프.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 반도체 웨이퍼 보호용 테이프가, 테이프를 반도체 웨이퍼의 일면에 부착한 후 백그라인드 공정시 상기 반도체 웨이퍼의 잔류두께가 40 내지 150㎛일 때 칩 손상율이 1% 이하인, 반도체 웨이퍼 보호용 테이프.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 반도체 웨이퍼 보호용 테이프가, 테이프를 하프-다이싱(Half-Dicing)한 반도체 웨이퍼의 일면에 부착한 후, 칩의 절단 시작점부터 연마 깊이 종료점 방향으로 30㎛ 내지 60㎛의 두께가 되도록 연마하였을 때 칩 손상율이 1% 이하인, 반도체 웨이퍼 보호용 테이프.
  21. 기재층; 상기 기재층의 일면에 형성되는 완충층; 및 상기 완충층의 일면에 형성되는 점착층을 포함하는 반도체 웨이퍼 보호용 테이프를 제공하는 단계;
    반도체 웨이퍼의 일면에 상기 테이프를 접착시키는 단계; 및
    상기 반도체 웨이퍼의 타면을 연마하는 단계를 포함하고,
    상기 완충층이 스티렌계 화합물, 나프탈렌계 화합물 또는 이들 둘 다를 1종 이상의 아크릴계 화합물과 중합하여 얻어진 중합체를 포함하며,
    상기 스티렌계 화합물 및 나프탈렌계 화합물은 C1-30 알킬, C1-10 알콕시, C6-10 아릴, 및 C6-10 아릴옥시로 이루어진 군에서 선택된 1개 이상의 치환기를 갖는, 반도체 소자의 제조방법.
  22. 제21항에 있어서,
    상기 반도체 웨이퍼의 일면이 복수개의 홈이 형성된 것이고,
    상기 반도체 웨이퍼의 타면 연마시 상기 홈에 도달할 때까지 연마를 수행하는, 반도체 소자의 제조방법.
KR1020170168087A 2017-12-08 2017-12-08 반도체 웨이퍼 보호용 테이프 KR101993399B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170168087A KR101993399B1 (ko) 2017-12-08 2017-12-08 반도체 웨이퍼 보호용 테이프

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170168087A KR101993399B1 (ko) 2017-12-08 2017-12-08 반도체 웨이퍼 보호용 테이프

Publications (2)

Publication Number Publication Date
KR20190068069A KR20190068069A (ko) 2019-06-18
KR101993399B1 true KR101993399B1 (ko) 2019-06-27

Family

ID=67056860

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170168087A KR101993399B1 (ko) 2017-12-08 2017-12-08 반도체 웨이퍼 보호용 테이프

Country Status (1)

Country Link
KR (1) KR101993399B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102581518B1 (ko) * 2023-03-16 2023-09-22 주식회사 세일하이텍 반도체 웨이퍼 가공방법 및 이를 위한 반도체 웨이퍼 가공용 점착제 조성물 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3620810B2 (ja) 1996-05-02 2005-02-16 リンテック株式会社 ウエハ保護用粘着シート
KR101266217B1 (ko) * 2008-04-21 2013-05-21 주식회사 엘지화학 점착 필름, 다이싱 다이본딩 필름, 반도체 웨이퍼 및 반도체 패키징 방법
JP6085076B2 (ja) * 2009-03-16 2017-02-22 リンテック株式会社 粘着シートおよび半導体ウエハの加工方法、半導体チップの製造方法

Also Published As

Publication number Publication date
KR20190068069A (ko) 2019-06-18

Similar Documents

Publication Publication Date Title
US8178198B2 (en) Adhesive sheet
EP1070347B1 (en) Semiconductor wafer processing tapes
CN101195734B (zh) 可除去的压敏粘合剂组合物和压敏粘合带或片
US10388556B2 (en) Base for back grind tapes, and back grind tape
US20110045290A1 (en) Adhesive Sheet
KR101722137B1 (ko) 다이싱 필름 및 다이싱 다이본딩 필름
KR101708909B1 (ko) 점착시트 및 반도체 웨이퍼의 가공방법, 반도체 칩의 제조방법
US20080233392A1 (en) Adhesive sheet
CN103443229B (zh) 半导体晶片等加工用粘附带
KR101709689B1 (ko) 다이싱 필름 점착층 형성용 조성물 및 다이싱 필름
KR20100138979A (ko) 에너지선 경화형 중합체, 에너지선 경화형 점착제 조성물, 점착 시트 및 반도체 웨이퍼의 가공방법
CN105103273B (zh) 半导体晶片保护用粘接带
KR20150135313A (ko) 보호막 형성용 복합 시트, 보호막이 있는 칩 및 보호막이 있는 칩의 제조 방법
CN104066806A (zh) 粘合片及电子器件的制造方法
WO2019189069A1 (ja) 粘着性組成物および粘着テープ
EP0539973A2 (en) A surface-protection method during etching
EP1542274B1 (en) Protective structure of semiconductor wafer, method for protecting semiconductor wafer and method for processing semiconductor wafer
KR101993399B1 (ko) 반도체 웨이퍼 보호용 테이프
CN109997218B (zh) 隐形切割用粘着片
KR101982200B1 (ko) 반도체 웨이퍼 보호용 백그라인딩 테이프
JPH10310749A (ja) 半導体ウエハダイシング用粘着フィルム及び半導体ウエハのダイシング方法
KR101982197B1 (ko) 반도체용 테이프
TW202132500A (zh) 切晶帶及切晶黏晶膜
JP3775884B2 (ja) 半導体ウエハ裏面研削用粘着フィルムおよび半導体ウエハの裏面研削方法
JPH10214800A (ja) 半導体ウエハのダイシング方法及び該方法に用いる粘着フィルム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right