KR101990822B1 - Apparatus for bonding chip - Google Patents

Apparatus for bonding chip Download PDF

Info

Publication number
KR101990822B1
KR101990822B1 KR1020170072293A KR20170072293A KR101990822B1 KR 101990822 B1 KR101990822 B1 KR 101990822B1 KR 1020170072293 A KR1020170072293 A KR 1020170072293A KR 20170072293 A KR20170072293 A KR 20170072293A KR 101990822 B1 KR101990822 B1 KR 101990822B1
Authority
KR
South Korea
Prior art keywords
data
substrate
bonding
chip
temperature
Prior art date
Application number
KR1020170072293A
Other languages
Korean (ko)
Other versions
KR20180134507A (en
Inventor
한필규
손재열
이성우
이상목
Original Assignee
스테코 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스테코 주식회사 filed Critical 스테코 주식회사
Priority to KR1020170072293A priority Critical patent/KR101990822B1/en
Publication of KR20180134507A publication Critical patent/KR20180134507A/en
Application granted granted Critical
Publication of KR101990822B1 publication Critical patent/KR101990822B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto

Abstract

칩 본딩 장치는 범프가 형성된 칩을 고정하는 본딩 툴; 상기 범프에 접합 되는 리드가 형성된 기판을 고정하며 온도가 조절되는 본딩 스테이지; 접합된 상기 범프 및 상기 리드로부터 상기 범프 및 상기 리드의 정렬 오차 데이터를 산출하는 정렬 오차 산출 유닛; 실험에 의하여 정렬 오차에 대응하는 본딩 스테이지의 최적 온도 데이터들이 저장되어 있는 데이터 베이스; 상기 정렬 오차 데이터에 대응하는 상기 최적 온도 데이터를 상기 데이터 베이스에서 추출하는 최적 온도 추출 장치; 및 추출된 상기 최적 온도 데이터에 따라서 상기 본딩 스테이지의 온도를 최적 온도로 조절하는 온도 제어 유닛을 포함한다.The chip bonding apparatus comprises a bonding tool for fixing a chip on which a bump is formed; A bonding stage in which a substrate on which a lead to be bonded to the bump is formed is fixed and temperature is controlled; An alignment error calculation unit that calculates alignment error data of the bump and the lead from the bump and the lead which are bonded; A database storing optimum temperature data of a bonding stage corresponding to an alignment error by an experiment; An optimum temperature extracting device for extracting the optimum temperature data corresponding to the alignment error data from the database; And a temperature control unit for adjusting the temperature of the bonding stage to an optimum temperature according to the extracted optimum temperature data.

Description

칩 본딩 장치{APPARATUS FOR BONDING CHIP}[0001] APPARATUS FOR BONDING CHIP [0002]

본 발명은 칩에 형성된 범프(bump) 및 기판에 형성된 리드(lead)의 본딩 특성을 크게 향상시킨 칩 본딩 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a chip bonding apparatus which greatly improves the bonding characteristics of a bump formed on a chip and a lead formed on the substrate.

최근 들어 반도체 소자 제조 공정의 기술 개발에 따라 다양한 종류의 반도체 칩들이 개발되어 산업 전반에 걸쳐 폭 넓게 사용되고 있다.Recently, various kinds of semiconductor chips have been developed according to the technology development of the semiconductor device manufacturing process, and they are widely used throughout the industry.

특히 액정표시장치(Liquid Crystal Display, LCD) 또는 유기 발광 다이오드 표시장치(Organic Light Emitting Diode display, OLED)에는 반도체 칩이 입력 신호를 처리하여 표시패널로 영상 신호를 출력하는 COF(Chip On Film) 패키지의 하나인 TCP(Tape Carrier Package)가 널리 사용되고 있다.Particularly, a liquid crystal display (LCD) or an organic light emitting diode (OLED) display device includes a chip on film (COF) package in which a semiconductor chip processes an input signal to output a video signal to a display panel TCP (Tape Carrier Package) is widely used.

일반적으로 COF 패키지는 플랙시블한 기판으로부터 노출된 리드에 반도체 칩의 범프를 접합하고, 접합된 리드 및 범프를 합성수지 물질로 덮어 보호하는 구조를 갖는다.Generally, a COF package has a structure in which bumps of a semiconductor chip are bonded to leads exposed from a flexible substrate, and the bonded leads and bumps are covered with a synthetic resin material to protect them.

COF 패키지는 일반적으로 본딩 스테이지에 기판이 배치되고, 본딩 스테이지와 마주하는 본딩 툴에 칩이 배치된 후, 칩의 범프 및 기판의 리드가 상호 열 압착되어 제조된다.The COF package is generally manufactured by placing a substrate on a bonding stage, placing the chip on a bonding tool facing the bonding stage, and then bonding the bumps of the chip and the leads of the substrate to each other by thermocompression bonding.

이와 같은 방식으로 제조되는 COF 패키지는 칩의 범프 및 기판의 리드의 정확한 정렬이 매우 중요한데, 이는 기판에 형성된 리드들 및 반도체 칩의 범프의 간격이 매우 조밀하기 때문이다.In a COF package manufactured in this manner, precise alignment of the bumps of the chip and the leads of the substrate is very important because the spacing between the leads formed on the substrate and the bumps of the semiconductor chip is very dense.

한편 칩의 범프 및 기판의 리드가 본딩될 때 정렬 오차가 발생 될 경우, 범프 및 리드가 정확하게 본딩되지 못하여 치명적인 불량이 발생 된다.On the other hand, if misalignment is generated when the bumps of the chip and the leads of the substrate are bonded, the bumps and the leads are not correctly bonded, thereby causing a fatal defect.

이와 같은 범프 및 리드의 정렬 오차에 기인한 불량은 다양한 원인이 존재하지만 특히 열에 의하여 쉽게 팽창 및 수축 되는 기판의 열팽창 및 열수축에 기인한다.Such defects due to bump and lead misalignment are due to thermal expansion and heat shrinkage of the substrate which is easily expanded and contracted by heat, though there are various causes.

종래에는 기판과 칩을 본딩하기 이전에 검사기로 기판의 팽창량을 계측하고 사람이 수작업으로 기판의 계측값을 가지고 본딩 스테이지의 온도를 직접 조절하였기 때문에 작업자마다 기판의 계측값에 대한 본딩 스테이지의 온도 설정이 서로 달라 제품의 품질이 균일하지 못한 문제점을 갖는다.Conventionally, since the amount of expansion of the substrate is measured by a tester before the bonding of the substrate and the chip, and the temperature of the bonding stage is directly adjusted by a person manually measuring the substrate, the temperature of the bonding stage And the quality of the product is not uniform.

또한, 종래에는 작업자가 계측값에 대한 본딩 스테이지의 온도 설정을 수작업으로 하였기 때문에 본딩 스테이지의 온도 설정을 하는데 많은 시간이 소요되고, 특히 본딩 스테이지의 온도 설정을 정확하게 조절하지 못할 경우 리드 및 범프의 정렬 오차가 더 커져 정렬 불량 규모가 확대되는 문제점을 갖는다.Further, in the past, since the operator manually sets the temperature of the bonding stage with respect to the measured value, it takes a lot of time to set the temperature of the bonding stage. In particular, when the temperature setting of the bonding stage can not be precisely adjusted, There is a problem that the error becomes larger and the alignment defect scale is widened.

본 발명은 기판의 열팽창 또는 열수축에도 불구하고 칩의 범프에 기판의 리드를 정확하게 접합할 수 있는 칩 본딩 장치를 제공한다.The present invention provides a chip bonding apparatus capable of precisely bonding leads of a substrate to bumps of a chip despite thermal expansion or heat shrinkage of the substrate.

일실시예로서, 칩 본딩 장치는 범프가 형성된 칩을 고정하는 본딩 툴; 상기 범프에 접합 되는 리드가 형성된 기판을 고정하며 온도가 조절되는 본딩 스테이지; 접합된 상기 범프 및 상기 리드로부터 상기 범프 및 상기 리드의 정렬 오차 데이터를 산출하는 정렬 오차 산출 유닛; 실험에 의하여 정렬 오차에 대응하는 본딩 스테이지의 최적 온도 데이터들이 저장되어 있는 데이터 베이스; 상기 정렬 오차 데이터에 대응하는 상기 최적 온도 데이터를 상기 데이터 베이스에서 추출하는 최적 온도 추출 장치; 및 추출된 상기 최적 온도 데이터에 따라서 상기 본딩 스테이지의 온도를 최적 온도로 조절하는 온도 제어 유닛을 포함한다.In one embodiment, a chip bonding apparatus includes a bonding tool for fixing a chip on which a bump is formed; A bonding stage in which a substrate on which a lead to be bonded to the bump is formed is fixed and temperature is controlled; An alignment error calculation unit that calculates alignment error data of the bump and the lead from the bump and the lead which are bonded; A database storing optimum temperature data of a bonding stage corresponding to an alignment error by an experiment; An optimum temperature extracting device for extracting the optimum temperature data corresponding to the alignment error data from the database; And a temperature control unit for adjusting the temperature of the bonding stage to an optimum temperature according to the extracted optimum temperature data.

칩 본딩 장치의 상기 정렬 오차 산출 유닛은 접합 된 상기 범프 및 상기 리드를 촬영하여 이미지를 생성하는 카메라 유닛 및 상기 이미지로부터 상기 정렬 오차를 산출하는 영상 처리 유닛을 포함한다.The alignment error calculating unit of the chip bonding apparatus includes a camera unit which photographs the bonded bump and the lead to generate an image and an image processing unit which calculates the alignment error from the image.

칩 본딩 장치의 상기 카메라 유닛은 상기 칩의 일측단 및 상기 일측단과 대향하는 타측단을 각각 촬영하여 상기 이미지를 생성한다.The camera unit of the chip bonding apparatus photographs one side end of the chip and the other side opposite to the one side end to generate the image.

칩 본딩 장치의 상기 본딩 툴은 상기 정렬 오차 데이터에 의하여 1차적으로 상기 칩의 위치를 미세 조절하는 칩 위치 조절 유닛을 포함하고, 상기 본딩 스테이지는 상기 정렬 오차 데이터에 의하여 2차적으로 상기 기판의 위치를 미세 조절하는 기판 위치 조절 유닛을 포함한다.The bonding tool of the chip bonding apparatus includes a chip position adjusting unit for finely adjusting the position of the chip primarily by the alignment error data, And a substrate position adjustment unit for finely adjusting the substrate position.

일실시예로서, 칩 본딩 장치는 범프가 형성된 칩을 고정하는 본딩 툴; 상기 범프에 접합 되는 리드가 형성된 기판을 고정하며 온도가 조절되는 본딩 스테이지; 상기 범프 및 상기 리드가 접합되기 이전에 상기 본딩 스테이지에서 가열된 상기 기판의 팽창률 데이터를 산출하는 기판 팽창률 측정 유닛; 실험에 의하여 상기 기판의 팽창률에 대응하는 상기 본딩 스테이지의 최적 온도 데이터가 저장되어 있는 데이터 베이스; 상기 팽창률 데이터에 대응하는 상기 최적 온도 데이터를 상기 데이터 베이스로부터 추출하는 최적 온도 추출 장치; 및 상기 최적 온도 데이터에 따라서 상기 본딩 스테이지의 온도를 최적 온도로 조절하는 온도 제어 유닛을 포함한다.In one embodiment, a chip bonding apparatus includes a bonding tool for fixing a chip on which a bump is formed; A bonding stage in which a substrate on which a lead to be bonded to the bump is formed is fixed and temperature is controlled; A substrate expansion rate measurement unit for calculating the expansion rate data of the substrate heated in the bonding stage before the bump and the lead are bonded; A database storing optimum temperature data of the bonding stage corresponding to an expansion rate of the substrate by an experiment; An optimum temperature extracting device for extracting the optimum temperature data corresponding to the expansion rate data from the database; And a temperature control unit for adjusting the temperature of the bonding stage to an optimum temperature according to the optimum temperature data.

칩 본딩 장치의 상기 기판의 팽창률 데이터를 산출하기 위해 상기 기판에는 제1 측정 마크 및 상기 제1 측정 마크에 대하여 대각선 방향으로 배치된 제2 측정 마크가 형성되고, 상기 기판 팽창률 측정 유닛은 상기 제1 및 제2 측정 마크들을 촬영하여 이미지를 생성하는 카메라 유닛 및 상기 카메라 유닛에 의하여 촬영된 이미지를 처리하여 상기 제1 및 제2 마크를 연결하는 길이를 통해 상기 팽창률 데이터를 산출하는 영상 처리 유닛을 포함한다.A first measurement mark and a second measurement mark arranged in a diagonal direction with respect to the first measurement mark are formed on the substrate so as to calculate expansion rate data of the substrate of the chip bonding apparatus, And an image processing unit for processing the image photographed by the camera unit and calculating the expansion rate data through a length connecting the first and second marks, do.

칩 본딩 장치의 상기 카메라 유닛은 상기 제1 측정 마크 및 제2 측정 마크를 꼭지점으로 하는 직각 삼각형으로 이미지를 처리하여 상기 제1 및 제2 측정 마크를 연결하는 대각선 길이를 산출한다.The camera unit of the chip bonding apparatus processes the image with a right triangle having vertices of the first measurement mark and the second measurement mark to calculate a diagonal length connecting the first and second measurement marks.

본 발명에 따른 칩 본딩 장치는 본 발명은 기판의 열팽창 또는 열수축에도 불구하고 칩의 범프에 기판의 리드를 정확하게 접합할 수 있다.The chip bonding apparatus according to the present invention can precisely bond the leads of the substrate to the bumps of the chip despite thermal expansion or heat shrinkage of the substrate.

특히 본 발명에 따른 칩 본딩 장치는 테스트 칩을 테스트 기판에 본딩한 후 본딩 스테이지의 온도를 보정하여 칩 및 기판의 본딩을 수행 및 칩을 기판에 본딩하기 이전에 기판의 팽창률에 따라 본딩 스테이지의 온도를 보정하여 칩 및 기판의 본딩을 수행할 수 있다.Particularly, in the chip bonding apparatus according to the present invention, the temperature of the bonding stage is corrected by bonding the test chip to the test substrate, bonding of the chip and the substrate is performed, and temperature of the bonding stage The bonding of the chip and the substrate can be performed.

도 1은 본 발명의 일실시예에 따른 칩 본딩 장치의 구성을 도시한 블럭도이다.
도 2는 도 1의 본딩 툴 및 본딩 스테이지에서 접합 된 범프 및 리드의 사진이다.
도 3은 도 2의 'A' 부분 확대 사진이다.
도 4는 도 2의 'B' 부분 확대 사진이다.
도 5는 본 발명의 다른 실시예에 따른 칩 본딩 장치의 구성을 도시한 블럭도이다.
도 6은 도 1의 기판 및 리드를 도시한 평면도이다.
도 7은 도 6의 제1 및 제2 마크를 이용한 팽창률을 산출하는 과정의 일부를 도시한 평면도이다.1 is a block diagram showing a configuration of a chip bonding apparatus according to an embodiment of the present invention.
FIG. 2 is a photograph of bumps and leads bonded in the bonding tool and bonding stage of FIG. 1;
3 is an enlarged view of a portion 'A' in FIG.
4 is an enlarged view of a portion 'B' in FIG.
5 is a block diagram showing a configuration of a chip bonding apparatus according to another embodiment of the present invention.
6 is a plan view showing the substrate and the lead of FIG. 1;
FIG. 7 is a plan view showing a part of a process of calculating the expansion rate using the first and second marks of FIG. 6;

이하 설명되는 본 발명은 다양한 변환을 가할 수 있고, 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세한 설명에서 상세하게 설명하고자 한다.BRIEF DESCRIPTION OF THE DRAWINGS The invention, which is set forth below, may be embodied with various changes and may have various embodiments, and specific embodiments thereof are shown by way of example in the drawings and will herein be described in detail.

그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.It is to be understood, however, that the invention is not to be limited to the specific embodiments, but includes all modifications, equivalents, and alternatives falling within the spirit and scope of the invention. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used in this application is used only to describe a specific embodiment and is not intended to limit the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise. In the present application, the terms "comprises" or "having" and the like are used to specify that there is a feature, a number, a step, an operation, an element, a component or a combination thereof described in the specification, But do not preclude the presence or addition of one or more other features, integers, steps, operations, elements, components, or combinations thereof.

또한 제1, 제2 등의 용어는 다양한 구성요소들을 구분하여 설명하기 위해 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.Also, the terms first, second, etc. may be used to distinguish between various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another.

실시예 1Example 1

도 1은 본 발명의 일실시예에 따른 칩 본딩 장치의 구성을 도시한 블럭도이다. 도 2는 도 1의 본딩 툴 및 본딩 스테이지에서 접합 된 범프 및 리드의 사진이다. 도 3은 도 2의 'A' 부분 확대 사진이다. 도 4는 도 2의 'B' 부분 확대 사진이다.1 is a block diagram showing a configuration of a chip bonding apparatus according to an embodiment of the present invention. FIG. 2 is a photograph of bumps and leads bonded in the bonding tool and bonding stage of FIG. 1; 3 is an enlarged view of a portion 'A' in FIG. 4 is an enlarged view of a portion 'B' in FIG.

도 1을 참조하면, 칩 본딩 장치(900)는 본딩 툴(100), 본딩 스테이지(200), 정렬 오차 산출 유닛(300), 데이터 베이스(400), 최적 온도 추출 장치(500) 및 온도 제어 유닛(600)을 포함한다. 이에 더하여 칩 본딩 장치(900)는 칩 본딩 장치(900)의 구성들을 전체적으로 제어하는 제어 유닛(700)을 포함할 수 있다.1, a chip bonding apparatus 900 includes a bonding tool 100, a bonding stage 200, an alignment error calculating unit 300, a database 400, an optimum temperature extracting apparatus 500, (600). In addition, the chip bonding apparatus 900 may include a control unit 700 that controls the overall configuration of the chip bonding apparatus 900. [

본딩 툴(100)은 칩(1)을 고정한다. 본 발명의 일실시예에서, 본딩 툴(100)에 장착되는 칩(1)은 LCD 패널 또는 OLED 패널 등에 사용되며 하부에 다수개의 범프(2)들이 형성된 직사각형 블록 형상을 가질 수 있다.The bonding tool 100 fixes the chip 1. In an embodiment of the present invention, the chip 1 mounted on the bonding tool 100 may have a rectangular block shape, such as an LCD panel or an OLED panel, which has a plurality of bumps 2 formed thereunder.

본 발명의 일실시예에서, 본딩 툴(100)은 칩(1)을 약 450℃ 내지 500℃의 온도로 가열하기 위한 본딩 툴 측 히터(110)를 포함한다.In one embodiment of the present invention, the bonding tool 100 includes a bonding tool side heater 110 for heating the chip 1 to a temperature of about 450 ° C to 500 ° C.

본딩 툴(100)은 본딩 툴(100)을 정밀하게 공간상에서 이송하여 본딩 툴(100)에 고정된 칩(1)의 위치를 정밀하게 제어하는 칩 위치 조절 유닛(120)을 포함한다.The bonding tool 100 includes a chip position adjustment unit 120 that precisely controls the position of the chip 1 fixed to the bonding tool 100 by accurately conveying the bonding tool 100 in space.

본딩 툴(100)의 하단에는 칩(1)이 고정되며, 본딩 툴(100)은 Z 축 방향으로 하강 또는 승강 된다.The chip 1 is fixed to the lower end of the bonding tool 100, and the bonding tool 100 is lowered or elevated in the Z-axis direction.

본딩 스테이지(200)는 본딩 툴(100)과 마주하게 배치되며, 본딩 스테이지(200)는 리드(3)가 형성된 기판(4)을 지지한다.The bonding stage 200 is disposed to face the bonding tool 100 and the bonding stage 200 supports the substrate 4 on which the leads 3 are formed.

본딩 스테이지(200)는 리드(3)가 형성된 기판(4)을 가열하는 본딩 스테이지 측 히터(210)를 포함하며, 본딩 스테이지(200)는 약 70℃ 내지 약 120℃의 온도로 가열된다.The bonding stage 200 includes a bonding stage side heater 210 that heats the substrate 4 on which the leads 3 are formed and the bonding stage 200 is heated to a temperature of about 70 캜 to about 120 캜.

본 발명의 일실시예에서, 본딩 스테이지(200)에 지지되는 기판(4)은 기판(4)의 온도 및 주변 환경에 따라서 열팽창 길이 또는 열수축 길이가 변경되기 때문에 본딩 스테이지(200)의 본딩 스테이지 측 히터(210)는 매우 정밀하면서 자유롭게 온도 조절이 가능한 히터가 사용된다.The substrate 4 supported on the bonding stage 200 may have a thermal expansion length or a heat shrink length depending on the temperature of the substrate 4 and the surrounding environment, The heater 210 is a very precise and freely adjustable temperature heater.

본딩 스테이지(200)의 상면에는 기판(4)이 지지 되며, 본딩 스테이지(200)는 본딩 툴(100)과 가까워지는 Z 축 방향으로 상승 또는 본딩 툴(100)과 멀어지는 Z 축 방향으로 하강된다.The substrate 4 is supported on the upper surface of the bonding stage 200 and the bonding stage 200 is moved up in the Z axis direction to be closer to the bonding tool 100 or in the Z axis direction away from the bonding tool 100.

본딩 스테이지(200)는 본딩 스테이지(200)를 정밀하게 공간상에서 이송하여 본딩 스테이지(200)에 고정된 기판(4)의 위치를 정밀하게 제어하는 기판 위치 조절 유닛(220)을 포함한다.The bonding stage 200 includes a substrate position adjusting unit 220 for precisely controlling the position of the substrate 4 fixed to the bonding stage 200 by precisely transferring the bonding stage 200 in space.

정렬 오차 산출 유닛(300)은 본딩 툴(100)에 고정된 테스트 칩의 범프 및 본딩 스테이지(200)에 배치된 테스트 기판의 리드가 접합 된 후, 접합 된 리드 및 범프의 정렬 상태를 확인하여 접합 된 테스트 기판의 범프 및 테스트 기판의 리드의 정렬 오차 데이터를 산출한다.The alignment error calculation unit 300 determines the alignment state of the bonded leads and the bumps after bonding the bumps of the test chip fixed to the bonding tool 100 and the leads of the test substrate disposed on the bonding stage 200, The bump of the test substrate and the alignment error data of the leads of the test substrate are calculated.

정렬 오차 산출 유닛(300)은 카메라 유닛(310) 및 영상 처리 유닛(320)을 포함한다.The alignment error calculation unit 300 includes a camera unit 310 and an image processing unit 320.

카메라 유닛(310)은 테스트 칩의 범프에 테스트 기판의 리드가 접합된 후 접합된 범프 및 리드를 촬영하여 이미지를 생성한다.The camera unit 310 photographs the bonded bumps and leads after the leads of the test substrate are bonded to the bumps of the test chip to generate an image.

이때, 카메라 유닛(310)은 도 2 내지 도 4에 도시된 바와 같이 테스트 칩의 일측단 및 상기 일측단과 대향하는 타측단을 각각 촬영하여 이미지를 생성한다.At this time, as shown in FIGS. 2 to 4, the camera unit 310 photographs one end of the test chip and the other end opposite to the one end, respectively, to generate an image.

카메라 유닛(310)에 의하여 생성된 이미지는 영상 처리 유닛(320)에 의하여 처리되며, 영상 처리 유닛(320)은 접합된 테스트 기판의 리드 및 테스트 칩의 범프의 정렬 오차 데이터를 생성한다.The image generated by the camera unit 310 is processed by the image processing unit 320 and the image processing unit 320 generates the alignment error data of the leads of the bonded test substrate and the bumps of the test chip.

본 발명의 일실시예에서, 정렬 오차 데이터는 테스트 기판의 리드가 테스트 칩의 범프의 중앙에 형성된 기준 위치로부터 일측 또는 타측으로 이격된 정도를 수치로 나타낸 것으로 정의된다.In one embodiment of the present invention, the alignment error data is defined as a numerical value indicating the degree to which the leads of the test substrate are spaced from the reference position formed at the center of the bump of the test chip to one side or the other side.

한편, 본 발명의 일실시예에서, 정렬 오차 데이터는 현재 본딩 스테이지의 온도에 따른 테스트 기판의 팽창 또는 수축 정도를 나타낼 수 있다.Meanwhile, in one embodiment of the present invention, the alignment error data may indicate the degree of expansion or contraction of the test substrate depending on the temperature of the current bonding stage.

데이터 베이스(400)에는 본딩 스테이지(200)의 온도에 따른 정렬 오차 데이터, 정렬 오차 데이터에 포함된 정렬 오차를 최소화시키기 위한 보정된 본딩 스테이지의 온도 데이터가 포함된다.In the database 400, alignment error data according to temperature of the bonding stage 200 and temperature data of a corrected bonding stage for minimizing an alignment error included in the alignment error data are included.

따라서, 본딩 스테이지의 온도를 임의로 설정한 상태에서 테스트 기판의 리드 및 테스트 칩의 범프를 접합한 후 정렬 오차 산출 유닛으로부터 정렬 오차 데이터가 산출되면 보정될 본딩 스테이지의 온도를 산출할 수 있다.Therefore, when the alignment error data is calculated from the alignment error calculation unit after bonding the leads of the test substrate and the bumps of the test chip in a state where the temperature of the bonding stage is arbitrarily set, the temperature of the bonding stage to be corrected can be calculated.

한편, 데이터 베이스(400)에는 정렬 오차에 영향을 미치는 수분팽창계수(Coefficient of Humidity Expansion, CHE)에 관한 수분팽창계수 데이터가 포함된다.Meanwhile, the data base 400 includes moisture expansion coefficient data relating to a coefficient of humidity expansion (CHE) that affects alignment errors.

본 발명의 일실시예에서는 단순하게 정렬 오차 데이터를 통해 본딩 스테이지의 온도 데이터가 산출될 수 있지만, 이외에 정렬 오차 데이터를 통해 본딩 스테이지의 온도 데이터가 산출된 후 수분팽창계수(CHE) 데이터를 추가적으로 고려하여 최종적으로 본딩 스테이지의 온도 데이터를 산출할 수 있다.In one embodiment of the present invention, the temperature data of the bonding stage can be calculated by simply using the alignment error data. However, the temperature data of the bonding stage is calculated through the alignment error data, and then the water expansion coefficient (CHE) So that the temperature data of the bonding stage can be finally calculated.

이와 같이 수분팽창계수 데이터를 고려하여 본딩 스테이지의 온도 데이터를 산출할 경우, 칩의 범프 및 기판의 리드의 본딩 불량을 방지 및 본딩 정밀도를 보다 향상시킬 수 있다.When the temperature data of the bonding stage is calculated in consideration of the moisture expansion coefficient data as described above, it is possible to prevent defective bonding of bumps of the chip and leads of the substrate, and to further improve the bonding accuracy.

이외에도 본딩 스테이지의 온도 데이터는 접합 될 칩 및 리드의 간격의 넓고 좁음도 함께 고려하여 산출함으로써 칩의 범프 및 기판의 리드의 본딩 불량을 방지 및 본딩 정밀도를 추가적으로 향상시킬 수 있다.In addition, the temperature data of the bonding stage can be calculated by taking into consideration the wide and narrow spacing of the chip and the lead to be bonded together, thereby preventing the chip bump and the bonding failure of the lead of the substrate and further improving the bonding accuracy.

최적 온도 추출 장치(500)는 정렬 오차 산출 유닛(300)에 의하여 산출된 정렬 오차 데이터, 수분팽창계수 데이터, 칩 및 리드의 간격의 넓고 좁음의 정도를 종합적으로 고려하여 본딩 스테이지의 온도 데이터를 산출한다.The optimum temperature extracting apparatus 500 calculates the temperature data of the bonding stage in consideration of the alignment error data, the water expansion coefficient data calculated by the alignment error calculating unit 300, and the degree of narrowness and narrowness of the intervals between the chips and the leads do.

최적 온도 추출 장치(500)는 정렬 오차 데이터, 수분팽창계수 데이터, 칩 및 리드의 간격 등 다양한 변수를 수치 해석에 따라 고려하여 정렬 오차가 최소가 되는 본딩 스테이지의 온도 데이터를 추출한다.The optimum temperature extracting apparatus 500 extracts the temperature data of the bonding stage that minimizes the alignment error by considering various variables such as alignment error data, moisture expansion coefficient data, chip and lead interval, etc. according to numerical analysis.

본 발명의 일실시예에서, 최적 온도 추출 장치(500)는 하나의 본딩 스테이지 온도 데이터를 추출할 수 있지만 이와 다르게 최적 온도 추출 장치(500)는 복수개의 본딩 스테이지 온도 데이터를 추출한 후 작업자가 복수개의 본딩 스테이지 온도 데이터 중 하나를 선택할 수 있도록 할 수 있다.In an embodiment of the present invention, the optimum temperature extracting apparatus 500 can extract one bonding stage temperature data. Alternatively, the optimum temperature extracting apparatus 500 extracts a plurality of bonding stage temperature data, It is possible to select one of the bonding stage temperature data.

온도 제어 유닛(600)은 본딩 스테이지 측 히터(210)와 연결되며, 온도 제어 유닛(600)은 본딩 스테이지 측 히터(210)를 제어하기 위한 제어 신호를 제공한다.The temperature control unit 600 is connected to the bonding stage side heater 210 and the temperature control unit 600 provides a control signal for controlling the bonding stage side heater 210.

온도 제어 유닛(600)은 최적 온도 추출 장치(500)에 의하여 추출된 본딩 스테이지 온도 데이터(또는 작업자가 선택한 본딩 스테이지 온도 데이터)에 근거하여 본딩 스테이지 측 히터(210)로 제어 신호를 인가하여 본딩 스테이지(200)가 설정된 본딩 스테이지 온도로 보정될 수 있도록 한다.The temperature control unit 600 applies a control signal to the bonding stage side heater 210 based on the bonding stage temperature data extracted by the optimum temperature extraction device 500 (or the bonding stage temperature data selected by the operator) (200) can be corrected to the set bonding stage temperature.

이하, 도 1 내지 도 4를 참조하여 칩 본딩 장치의 작동을 설명하기로 한다.Hereinafter, the operation of the chip bonding apparatus will be described with reference to FIGS. 1 to 4. FIG.

칩의 범프를 기판의 리드에 정확하게 접합하기 위해서는 먼저 테스트 칩의 범프를 테스트 기판의 리드에 접합하는 과정이 수행된다.In order to accurately bond the bumps of the chip to the leads of the substrate, a process of bonding the bumps of the test chip to the leads of the test substrate is first performed.

테스트 칩은 가열된 본딩 툴(100)에 장착되고, 테스트 기판은 지정된 온도로 가열된 본딩 스테이지(200)에 장착되고, 본딩 툴(100) 및 본딩 스테이지(200)가 구동되어 테스트 칩은 테스트 기판에 본딩 된다.The test chip is mounted on a heated bonding tool 100. The test substrate is mounted on a bonding stage 200 heated to a specified temperature and the bonding tool 100 and the bonding stage 200 are driven, .

이후, 정렬오차 산출 유닛(300)의 카메라 유닛(310)이 테스트 칩의 범프 및 테스트 기판의 리드를 복수곳에서 촬영하여 이미지들을 산출한다.Then, the camera unit 310 of the alignment error calculation unit 300 photographs the bumps of the test chip and the leads of the test substrate at a plurality of places to calculate images.

영상 처리 유닛(320)은 촬영된 이미지들을 처리하여 본딩 스테이지(200)의 현재 온도에 따른 테스트 칩의 범프 및 테스트 기판의 리드의 정렬 오차 데이터를 산출 및 저장한다.The image processing unit 320 processes the photographed images to calculate and store the bump of the test chip and the alignment error data of the lead of the test substrate according to the current temperature of the bonding stage 200.

정렬 오차 데이터가 생성되면, 최적 온도 추출 장치(500)는 정렬 오차 데이터를 이용하여 데이터 베이스(400)에서 최적의 본딩 스테이지의 온도 데이터를 추출한다.When the alignment error data is generated, the optimum temperature extraction apparatus 500 extracts the optimum bonding stage temperature data from the database 400 using the alignment error data.

이때 최적 온도 추출 장치(500)는 정렬 오차 데이터에 대응하는 본딩 스테이지의 온도 데이터를 산출하고, 이에 더하여 수분팽창계수 데이터, 칩 및 리드의 간격의 넓고 좁음의 정도를 복합적 종합적으로 고려하여 본딩 스테이지의 온도 데이터를 산출할 수 있다.At this time, the optimum temperature extracting apparatus 500 calculates the temperature data of the bonding stage corresponding to the alignment error data, and in addition, considering the moisture expansion coefficient data, the degree of the wide and narrow gap between the chips and the leads, Temperature data can be calculated.

최적 온도 추출 장치(500)가 최적의 본딩 스테이지 온도 데이터를 추출하면, 온도 제어 유닛(600)은 본딩 스테이지 온도 데이터에 따른 제어 신호를 본딩 스테이지(200)를 가열하는 본딩 스테이지 측 히터(210)에 인가하여 본딩 스테이지(200)의 온도를 보정 한다.When the optimum temperature extracting apparatus 500 extracts the optimum bonding stage temperature data, the temperature control unit 600 controls the bonding stage 200 to heat the control signal corresponding to the bonding stage temperature data to the bonding stage side heater 210 The temperature of the bonding stage 200 is corrected.

본딩 스테이지(200)의 온도가 본딩 스테이지 온도 데이터에 따라 보정되면 칩(1)의 범프(2)를 기판(4)의 리드(3)에 접합하는 양산 공정을 수행한다.The mass production process of bonding the bumps 2 of the chip 1 to the leads 3 of the substrate 4 is performed when the temperature of the bonding stage 200 is corrected according to the bonding stage temperature data.

실시예 2Example 2

도 5는 본 발명의 다른 실시예에 따른 칩 본딩 장치의 구성을 도시한 블럭도이다. 도 6은 도 1의 기판 및 리드를 도시한 평면도이다. 도 7은 도 6의 제1 및 제2 마크를 이용한 팽창률을 산출하는 과정의 일부를 도시한 평면도이다.5 is a block diagram showing a configuration of a chip bonding apparatus according to another embodiment of the present invention. 6 is a plan view showing the substrate and the lead of FIG. 1; FIG. 7 is a plan view showing a part of a process of calculating the expansion rate using the first and second marks of FIG. 6;

도 5를 참조하면, 칩 본딩 장치(1900)는 본딩 툴(1100), 본딩 스테이지(1200), 기판 팽창률 측정 유닛(1300), 데이터 베이스(1400), 최적 온도 추출 장치(1500) 및 온도 제어 유닛(1600)을 포함한다. 이에 더하여 칩 본딩 장치(1900)는 칩 본딩 장치(1900)의 구성들을 전체적으로 제어하는 제어 유닛(1700)을 포함할 수 있다.5, the chip bonding apparatus 1900 includes a bonding tool 1100, a bonding stage 1200, a substrate inflation rate measurement unit 1300, a database 1400, an optimum temperature extraction apparatus 1500, (1600). In addition, the chip bonding device 1900 may include a control unit 1700 that controls the overall configuration of the chip bonding device 1900. [

본딩 툴(1100)은 칩(1)을 고정한다. 본 발명의 일실시예에서, 본딩 툴(1100)에 장착되는 칩(1)은 LCD 패널 또는 OLED 패널 등에 사용되며 하부에 다수개의 범프(2)들이 형성된 직사각형 블록 형상을 가질 수 있다.The bonding tool 1100 fixes the chip 1. In an embodiment of the present invention, the chip 1 mounted on the bonding tool 1100 may have a rectangular block shape, which is used for an LCD panel or an OLED panel and has a plurality of bumps 2 at a lower portion thereof.

본 발명의 일실시예에서, 본딩 툴(1100)은 칩(1)을 약 450℃ 내지 500℃의 온도로 가열하기 위한 본딩 툴 측 히터(1110)를 포함한다.In one embodiment of the present invention, the bonding tool 1100 includes a bonding tool-side heater 1110 for heating the chip 1 to a temperature of about 450 ° C to 500 ° C.

본딩 툴(1100)은 본딩 툴(1100)을 정밀하게 공간상에서 이송하여 본딩 툴(1100)에 고정된 칩(1)의 위치를 정밀하게 제어하는 칩 위치 조절 유닛(1120)을 포함한다.The bonding tool 1100 includes a chip position adjustment unit 1120 that accurately transfers the bonding tool 1100 in space to precisely control the position of the chip 1 fixed to the bonding tool 1100.

본딩 툴(1100)의 하단에는 칩(1)이 고정되며, 본딩 툴(1100)은 Z 축 방향으로 하강 또는 승강 된다.The chip 1 is fixed to the lower end of the bonding tool 1100, and the bonding tool 1100 is lowered or elevated in the Z-axis direction.

본딩 스테이지(1200)는 본딩 툴(1100)과 마주하게 배치되며, 본딩 스테이지(1200)는 리드(3)가 형성된 기판(4)을 지지한다.The bonding stage 1200 is disposed facing the bonding tool 1100 and the bonding stage 1200 supports the substrate 4 on which the leads 3 are formed.

본딩 스테이지(1200)는 리드(3)가 형성된 기판(4)을 가열하는 본딩 스테이지 측 히터(1210)를 포함하며, 본딩 스테이지(1200)는 약 70℃ 내지 약 120℃의 온도로 가열된다.The bonding stage 1200 includes a bonding stage side heater 1210 that heats the substrate 4 on which the leads 3 are formed and the bonding stage 1200 is heated to a temperature of about 70 ° C to about 120 ° C.

본 발명의 일실시예에서, 본딩 스테이지(1200)에 지지되는 기판(4)은 기판(4)의 온도 및 주변 환경에 따라서 열팽창 길이 또는 열수축 길이가 변경되기 때문에 본딩 스테이지(1200)의 본딩 스테이지 측 히터(1210)는 매우 정밀하면서 자유롭게 온도 조절이 가능한 히터가 사용된다.The substrate 4 supported by the bonding stage 1200 may be bonded to the bonding stage side of the bonding stage 1200 because the thermal expansion length or heat shrinkage length is changed depending on the temperature of the substrate 4 and the surrounding environment. The heater 1210 is a very precise and freely adjustable temperature heater.

본딩 스테이지(1200)의 상면에는 기판(4)이 지지 되며, 본딩 스테이지(1200)는 본딩 툴(1100)과 가까워지는 Z 축 방향으로 상승 또는 본딩 툴(1100)과 멀어지는 Z 축 방향으로 하강 된다.The substrate 4 is supported on the upper surface of the bonding stage 1200 and the bonding stage 1200 is lowered in the Z axis direction to be closer to the bonding tool 1100 or in the Z axis direction away from the bonding tool 1100.

본딩 스테이지(1200)는 본딩 스테이지(1200)를 정밀하게 공간상에서 이송하여 본딩 스테이지(1200)에 고정된 기판(4)의 위치를 정밀하게 제어하는 기판 위치 조절 유닛(1220)을 포함한다.The bonding stage 1200 includes a substrate position adjustment unit 1220 that accurately transfers the bonding stage 1200 in space to precisely control the position of the substrate 4 fixed to the bonding stage 1200.

기판 팽창률 측정 유닛(1300)은 본딩 툴(1100)에 고정된 칩의 범프 및 본딩 스테이지(200)에 배치된 기판의 리드가 접합 되기 이전에 기판의 팽창률을 측정하여 본딩 스테이지(200)가 특정 온도일 때 기판 팽창률 데이터를 산출한다.The substrate expansion rate measurement unit 1300 measures the expansion rate of the substrate before the bumps of the chips fixed to the bonding tool 1100 and the leads of the substrates disposed on the bonding stage 200 are bonded, The substrate expansion rate data is calculated.

기판 팽창률 측정 유닛(1300)에 의하여 기판의 팽창률을 측정하기 위해서는 기판에 도 7에 도시된 바와 같이 제1 측정 마크(5) 및 제2 측정 마크(6)가 형성된다.In order to measure the rate of expansion of the substrate by the substrate expansion rate measurement unit 1300, the first measurement mark 5 and the second measurement mark 6 are formed on the substrate as shown in FIG.

본 발명의 일실시예에서, 제1 측정 마크(5)는, 예를 들어, 기판(4)의 상단에 배치되며, 제2 측정 마크(6)는, 예를 들어, 기판(4)의 하단에 배치된다.In one embodiment of the invention, the first measurement mark 5 is arranged, for example, at the top of the substrate 4, and the second measurement mark 6 is, for example, .

제1 측정 마크(5) 및 제2 측정 마크(6)는 기판(4)에 형성된 직사각형 개구에 대하여 대각선 방향으로 각각 배치된다.The first measurement mark 5 and the second measurement mark 6 are arranged in a diagonal direction with respect to the rectangular opening formed in the substrate 4, respectively.

도 6 및 도 7을 참조하면, 제1 측정 마크(5)에 대하여 일측변(8)과 평행한 방향으로 가상선(4c)을 형성하고, 제2 측정 마크(6)에 대하여 일측변(7)과 평행한 방향으로 가상선(4d)을 형성한 후, 가상선(4c, 4d)들이 만나는 곳에 기준점(4e)을 형성한다.6 and 7, a virtual line 4c is formed in a direction parallel to the one side edge 8 with respect to the first measurement mark 5 and a side edge 7c is formed with respect to the second measurement mark 6, The imaginary line 4d is formed in a direction parallel to the imaginary lines 4c and 4d and then a reference point 4e is formed where the imaginary lines 4c and 4d meet.

기준점(4e)이 형성됨에 따라 기준점(4e)과 제1 측정 마크(5) 사이의 길이 L1 및 기준점(4e) 및 제2 측정 마크(6) 사이의 길이 L2가 측정 가능하고, 가상선(4c, 4d)들은 상호 수직하기 때문에 기준점(4e), 제1 측정 마크(5) 및 제2 측정 마크(6)는 직각 삼각형의 3개의 꼭지점이 되며 이로 인해 제1 측정 마크(5) 및 제2 측정 마크(6)의 길이를 수학적으로 산출할 수 있다.The length L1 between the reference point 4e and the first measurement mark 5 and the length L2 between the reference point 4e and the second measurement mark 6 can be measured as the reference point 4e is formed and the virtual line 4c 4d are mutually perpendicular, the reference point 4e, the first measurement mark 5 and the second measurement mark 6 are three vertexes of a right triangle, and thereby the first measurement mark 5 and the second measurement mark 6, The length of the mark 6 can be mathematically calculated.

본 발명의 일실시예에서는 제1 및 제2 측정 마크(5,6)가 이루는 길이를 측정함으로써 본딩 스테이지(1200)의 현재 온도에 대응하는 기판(4)의 팽창률을 산출할 수 있다.In one embodiment of the present invention, the expansion rate of the substrate 4 corresponding to the current temperature of the bonding stage 1200 can be calculated by measuring the length of the first and second measurement marks 5 and 6.

제1 측정 마크(5) 및 제2 측정 마크(6)의 대각선 길이를 측정하기 위하여 기판 팽창률 측정 유닛(1300)은 카메라 유닛(1310) 및 영상 처리 유닛(1320)을 포함한다.The substrate inflation rate measurement unit 1300 includes a camera unit 1310 and an image processing unit 1320 to measure the diagonal lengths of the first measurement mark 5 and the second measurement mark 6.

카메라 유닛(1310)은 칩(1)의 범프(2)에 기판(4)의 리드(3)가 접합 되기 이전에 제1 측정 마크(5), 기준점(4e) 및 제2 측정 마크(6)를 순차적으로 촬영하여 이미지들을 생성한다.The camera unit 1310 is provided with a first measurement mark 5, a reference point 4e and a second measurement mark 6 before the leads 3 of the substrate 4 are bonded to the bumps 2 of the chip 1. [ And images are generated.

카메라 유닛(1310)에 의하여 생성된 이미지들을 영상 처리 유닛(1320)에 의하여 처리되며, 영상 처리 유닛(1320)은 제1 측정 마크(5) 및 기준점(4e) 사이의 길이 L1, 기준점(4e) 및 제2 측정 마크(6) 사이의 길이 L2를 산출하고, L1 및 L2를 이용하여 제1 측정 마크(5) 및 제2 측정 마크(6)가 이루는 대각선 길이 D를 수학적으로 산출한다.The images generated by the camera unit 1310 are processed by the image processing unit 1320 and the image processing unit 1320 calculates the length L1 between the first measurement mark 5 and the reference point 4e and the reference point 4e, And the diagonal length D between the first measurement mark 5 and the second measurement mark 6 are mathematically calculated by using L1 and L2.

기판 팽창률 측정 유닛(1300)에 의하여 본딩 스테이지(1200)가 특정 온도에서 기판의 팽창률 데이터가 산출된다.The substrate expansion rate measurement unit 1300 calculates the expansion rate data of the substrate at the bonding temperature 1200 at a specific temperature.

본 발명의 일실시예에서, 기판의 팽창률 데이터 데이터는 현재 본딩 스테이지의 온도에 따른 기판(4)의 팽창률 편차로서 정의되며, 팽창률 편차가 크면 기판의 리드와 칩의 범프의 정렬 오차가 증가되고, 평창률 편차가 작으면 기판의 리드와 칩의 범프의 정렬 오차가 감소된다. In one embodiment of the present invention, the coefficient of thermal expansion data of the substrate is defined as the coefficient of thermal expansion of the substrate 4 according to the temperature of the current bonding stage, and if the coefficient of thermal expansion is large, the misalignment between the lead of the substrate and the bumps of the chip is increased, If the deviation of the purity rate is small, the alignment error between the lead of the substrate and the bump of the chip is reduced.

데이터 베이스(1400)에는 본딩 스테이지(1200)의 온도에 따른 기판 팽창률 데이터, 기판의 팽창률 편차를 최소화시키기 위한 보정된 본딩 스테이지의 온도 데이터가 포함된다.The database 1400 includes substrate temperature coefficient data according to the temperature of the bonding stage 1200, and temperature data of the corrected bonding stage for minimizing the variation rate of the substrate coefficient.

따라서, 본딩 스테이지(1200)의 온도를 임의로 설정한 상태에서 기판(4)의 리드(3) 및 칩(1)의 범프(2)를 접합한 후 기판 팽창률 측정 유닛(1300)으로부터 기판의 팽창률 데이터가 산출되면 보정될 본딩 스테이지의 온도를 산출할 수 있다.Therefore, after bonding the leads 3 of the substrate 4 and the bumps 2 of the chip 1 in a state where the temperature of the bonding stage 1200 is arbitrarily set, the coefficient of thermal expansion of the substrate from the substrate expansion rate measurement unit 1300 The temperature of the bonding stage to be corrected can be calculated.

한편, 데이터 베이스(1400)에는 기판의 팽창률에 영향을 미치는 수분팽창계수(Coefficient of Humidity Expansion, CHE)에 관한 수분팽창계수 데이터가 포함될 수 있다.Meanwhile, the data base 1400 may include moisture expansion coefficient data related to a coefficient of humidity expansion (CHE) that affects the expansion rate of the substrate.

본 발명의 일실시예에서는 단순하게 기판의 팽창률 데이터를 통해 본딩 스테이지의 온도 데이터가 산출될 수 있지만, 이와 다르게 기판의 팽창츌 데이터를 통해 본딩 스테이지(1200)의 온도 데이터가 산출된 후 수분팽창계수(CHE) 데이터를 추가적으로 고려하여 최종적으로 본딩 스테이지(1200)의 최적 온도 데이터를 산출할 수 있다.In an embodiment of the present invention, the temperature data of the bonding stage can be simply calculated through the expansion rate data of the substrate. Alternatively, after the temperature data of the bonding stage 1200 is calculated through the expansion data of the substrate, The optimum temperature data of the bonding stage 1200 can be finally calculated by further considering the CHE data.

이와 같이 수분팽창계수 데이터를 고려하여 본딩 스테이지(1200)의 최적 온도 데이터를 산출할 경우, 칩(1)의 범프(2) 및 기판(4)의 리드(3)의 본딩 불량을 방지 및 본딩 정밀도를 보다 향상시킬 수 있다.When the optimum temperature data of the bonding stage 1200 is calculated in consideration of the moisture expansion coefficient data as described above, it is possible to prevent the bonding defects of the bumps 2 of the chip 1 and the leads 3 of the substrate 4, Can be further improved.

이외에도 본딩 스테이지(1200)의 온도 데이터는 접합 될 칩 및 리드의 간격의 넓고 좁음도 함께 고려하여 산출함으로써 칩의 범프 및 기판의 리드의 본딩 불량을 방지 및 본딩 정밀도를 추가적으로 향상시킬 수 있다.In addition, the temperature data of the bonding stage 1200 may be calculated by taking into account the wide and narrow spacing between the chip and the lead to be bonded together, thereby preventing defective bonding of the bumps of the chip and the lead of the substrate, and further improving the bonding accuracy.

최적 온도 추출 장치(1500)는 기판 팽창률 측정 유닛(1300)에 의하여 측정된 기판의 팽창률 데이터, 수분팽창계수 데이터, 칩 및 리드의 간격의 넓고 좁음의 정도를 종합적으로 고려하여 본딩 스테이지(1200)의 최적 온도 데이터를 산출한다.The optimum temperature extracting apparatus 1500 comprehensively takes into consideration the expansion rate data of the substrate measured by the substrate expansion rate measuring unit 1300, the water expansion coefficient data, and the degree of narrowness of the intervals between the chips and the leads, And calculates the optimum temperature data.

본 발명의 일실시예에서, 최적 온도 추출 장치(1500)는 본딩 스테이지 온도 데이터를 한 개 추출할 수 있지만 이와 다르게 최적 온도 추출 장치(1500)는 본딩 스테이지 온도 데이터를 복수개 추출한 후, 작업자가 복수개의 본딩 스테이지 온도 데이터 중 하나를 선택할 수 있도록 할 수 있다.In one embodiment of the present invention, the optimum temperature extracting apparatus 1500 can extract one piece of bonding stage temperature data. Alternatively, the optimum temperature extracting apparatus 1500 extracts a plurality of bonding stage temperature data, It is possible to select one of the bonding stage temperature data.

온도 제어 유닛(1600)은 본딩 스테이지 측 히터(1210)와 연결되며, 온도 제어 유닛(1600)은 본딩 스테이지 측 히터(1210)를 제어하기 위한 제어 신호를 제공한다.The temperature control unit 1600 is connected to the bonding stage side heater 1210 and the temperature control unit 1600 provides a control signal for controlling the bonding stage side heater 1210.

온도 제어 유닛(1600)은 최적 온도 추출 장치(1500)에 의하여 추출된 본딩 스테이지 온도 데이터(또는 작업자가 선택한 본딩 스테이지 온도 데이터)에 근거하여 본딩 스테이지 측 히터(1210)로 제어 신호를 인가하여 본딩 스테이지(1200)가 설정된 본딩 스테이지 온도로 보정될 수 있도록 한다.The temperature control unit 1600 applies a control signal to the bonding stage side heater 1210 based on the bonding stage temperature data extracted by the optimum temperature extraction device 1500 (or the bonding stage temperature data selected by the operator) (1200) can be corrected to the set bonding stage temperature.

이하, 도 5 내지 도 7을 참조하여 본 발명의 다른 실시예에 따른 칩 본딩 장치의 작동을 설명하기로 한다.Hereinafter, the operation of the chip bonding apparatus according to another embodiment of the present invention will be described with reference to FIGS. 5 to 7. FIG.

칩(1)의 범프(2)를 기판(4)의 리드(3)에 정확하게 접합하기 위해서는 먼저 양산된 칩(1)의 범프(2)를 양산된 기판(4)의 리드(3)에 접합하는 과정이 수행된다.In order to accurately bond the bumps 2 of the chip 1 to the leads 3 of the substrate 4, the bumps 2 of the mass produced chip 1 are bonded to the leads 3 of the mass- Is performed.

칩(1)은 가열된 본딩 툴(`100)에 장착되고, 기판(4)은 지정된 온도로 가열된 본딩 스테이지(1200)에 장착되고, 본딩 툴(1100) 및 본딩 스테이지(1200)가 구동되어 칩(1)은 기판(4)에 본딩 된다.The chip 1 is mounted on a heated bonding tool 100 and the substrate 4 is mounted on a bonding stage 1200 heated to a specified temperature and the bonding tool 1100 and the bonding stage 1200 are driven The chip 1 is bonded to the substrate 4.

이후, 기판 팽창률 측정 유닛(1300)의 카메라 유닛(1310)이 기판(4)의 제1 측정 마크(5), 기준점(4e) 및 제2 측정 마크(6)를 각각 촬영하여 이미지들을 산출한다.Thereafter, the camera unit 1310 of the substrate expansion rate measurement unit 1300 photographs the first measurement mark 5, the reference point 4e, and the second measurement mark 6 of the substrate 4, respectively, and calculates images.

영상 처리 유닛(1320)은 촬영된 이미지들을 처리하여 본딩 스테이지(1200)의 현재 온도에 따른 기판의 팽창률 데이터를 산출 및 저장한다.The image processing unit 1320 processes the photographed images to calculate and store the expansion rate data of the substrate according to the current temperature of the bonding stage 1200. [

기판의 팽창률 데이터가 생성되면, 최적 온도 추출 장치(1500)는 기판의 팽창률 데이터를 이용하여 데이터 베이스(1400)에서 최적의 본딩 스테이지의 온도 데이터를 추출한다.When the expansion rate data of the substrate is generated, the optimum temperature extraction apparatus 1500 extracts temperature data of the optimum bonding stage from the database 1400 using the expansion rate data of the substrate.

이때 최적 온도 추출 장치(1500)는 기판 팽창률 데이터에 대응하는 본딩 스테이지의 온도 데이터를 선택하거나 이에 더하여 수분팽창계수 데이터, 칩 및 리드의 간격의 넓고 좁음의 정도를 복합적 종합적으로 고려하여 본딩 스테이지의 온도 데이터를 산출할 수 있다.At this time, the optimum temperature extracting apparatus 1500 selects the temperature data of the bonding stage corresponding to the substrate expansion rate data, as well as the moisture expansion coefficient data, the temperature of the bonding stage Data can be calculated.

최적 온도 추출 장치(1500)가 최적의 본딩 스테이지 온도 데이터를 추출하면, 온도 제어 유닛(1600)은 본딩 스테이지 온도 데이터에 따른 제어 신호를 본딩 스테이지(1200)를 가열하는 본딩 스테이지 측 히터(1210)에 인가하여 본딩 스테이지(1200)의 온도를 보정 한다.When the optimum temperature extracting apparatus 1500 extracts the optimum bonding stage temperature data, the temperature control unit 1600 controls the bonding stage 1200 to heat the control signal corresponding to the bonding stage temperature data to the bonding stage side heater 1210 The temperature of the bonding stage 1200 is corrected.

본딩 스테이지(1200)의 온도가 본딩 스테이지 온도 데이터에 따라 보정되면 칩(1)의 범프(2)를 기판(4)의 리드(3)에 접합한다.The bumps 2 of the chip 1 are bonded to the leads 3 of the substrate 4 when the temperature of the bonding stage 1200 is corrected in accordance with the bonding stage temperature data.

이상에서 상세하게 설명한 바에 의하면, 본 발명에 따른 칩 본딩 장치는 본 발명은 기판의 열팽창 또는 열수축에도 불구하고 칩의 범프에 기판의 리드를 정확하게 접합할 수 있다.As described above in detail, the chip bonding apparatus according to the present invention can accurately bond a lead of a substrate to a bump of a chip regardless of thermal expansion or heat shrinkage of the substrate.

특히 본 발명에 따른 칩 본딩 장치는 테스트 칩을 테스트 기판에 본딩한 후 본딩 스테이지의 온도를 보정하여 칩 및 기판의 본딩을 수행 및 칩을 기판에 본딩하기 이전에 기판의 팽창률에 따라 본딩 스테이지의 온도를 보정하여 칩 및 기판의 본딩을 수행할 수 있다.Particularly, in the chip bonding apparatus according to the present invention, the temperature of the bonding stage is corrected by bonding the test chip to the test substrate, bonding of the chip and the substrate is performed, and temperature of the bonding stage The bonding of the chip and the substrate can be performed.

한편, 본 도면에 개시된 실시예는 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게는 자명한 것이다.It should be noted that the embodiments disclosed in the drawings are merely examples of specific examples for the purpose of understanding, and are not intended to limit the scope of the present invention. It will be apparent to those skilled in the art that other modifications based on the technical idea of the present invention are possible in addition to the embodiments disclosed herein.

100... 본딩 툴 200...본딩 스테이지
300...정렬 오차 산출 유닛 400...데이터 베이스
500...최적 온도 추출 장치 600...온도 제어 유닛
700...제어 유닛100 ... Bonding tool 200 ... Bonding stage
300 ... alignment error calculation unit 400 ... database
500 ... Optimum temperature extraction unit 600 ... Temperature control unit
700 ... control unit

Claims (7)

범프가 형성된 칩을 고정하는 본딩 툴;
상기 범프에 접합 되는 리드가 형성된 기판을 고정하며 온도가 조절되는 본딩 스테이지;
접합된 상기 범프 및 상기 리드로부터 상기 범프 및 상기 리드의 정렬 오차 데이터를 산출하는 정렬 오차 산출 유닛;
실험에 의하여 정렬 오차에 대응하는 본딩 스테이지의 최적 온도 데이터들이 저장되어 있는 데이터 베이스;
상기 정렬 오차 데이터에 대응하는 상기 최적 온도 데이터를 상기 데이터 베이스에서 추출하는 최적 온도 추출 장치; 및
추출된 상기 최적 온도 데이터에 따라서 상기 본딩 스테이지의 온도를 최적 온도로 조절하는 온도 제어 유닛을 포함하며,
상기 데이터 베이스에는 상기 정렬 오차에 영향을 미치는 수분팽창계수에 관한 수분팽창계수 데이터가 포함되고,
상기 최적 온도 추출 장치는 상기 정렬 오차 데이터에 대응하는 상기 본딩 스테이지의 상기 최적 온도 데이터가 산출된 후 상기 수분팽창계수 데이터, 칩 및 리드의 간격의 넓고 좁음을 추가적으로 고려하여 최종적으로 상기 본딩 스테이지의 최적 온도를 산출하는 칩 본딩 장치.A bonding tool for fixing a chip on which a bump is formed;
A bonding stage in which a substrate on which a lead to be bonded to the bump is formed is fixed and temperature is controlled;
An alignment error calculation unit that calculates alignment error data of the bump and the lead from the bump and the lead which are bonded;
A database storing optimum temperature data of a bonding stage corresponding to an alignment error by an experiment;
An optimum temperature extracting device for extracting the optimum temperature data corresponding to the alignment error data from the database; And
And a temperature control unit for adjusting the temperature of the bonding stage to an optimum temperature according to the extracted optimum temperature data,
Wherein the data base includes moisture expansion coefficient data relating to a moisture expansion coefficient affecting the alignment error,
The optimum temperature extracting apparatus may further include an optimum temperature extracting unit for finally calculating the optimum temperature of the bonding stage after considering the optimum temperature data of the bonding stage corresponding to the alignment error data and considering the wide and narrow intervals of the moisture expansion coefficient data, A chip bonding device for calculating temperature. 제1항에 있어서,
상기 정렬 오차 산출 유닛은 접합된 상기 범프 및 상기 리드를 촬영하여 이미지를 생성하는 카메라 유닛 및 상기 이미지로부터 상기 정렬 오차를 산출하는 영상 처리 유닛을 포함하는 칩 본딩 장치.The method according to claim 1,
Wherein the alignment error calculating unit includes a camera unit for photographing the bump and the lead bonded to generate an image, and an image processing unit for calculating the alignment error from the image. 제2항에 있어서,
상기 카메라 유닛은 상기 칩의 일측단 및 상기 일측단과 대향하는 타측단을 각각 촬영하여 상기 이미지를 생성하는 칩 본딩 장치.3. The method of claim 2,
Wherein the camera unit photographs one end of the chip and the other end opposite to the one end to generate the image. 제1항에 있어서,
상기 본딩 툴은 상기 정렬 오차 데이터에 의하여 1차적으로 상기 칩의 위치를 미세 조절하는 칩 위치 조절 유닛을 포함하고,
상기 본딩 스테이지는 상기 정렬 오차 데이터에 의하여 2차적으로 상기 기판의 위치를 미세 조절하는 기판 위치 조절 유닛을 포함하는 칩 본딩 장치. The method according to claim 1,
Wherein the bonding tool includes a chip position adjustment unit for finely adjusting the position of the chip primarily by the alignment error data,
Wherein the bonding stage includes a substrate position adjustment unit for finely adjusting the position of the substrate by using the alignment error data. 범프가 형성된 칩을 고정하는 본딩 툴;
상기 범프에 접합 되는 리드가 형성된 기판을 고정하며 온도가 조절되는 본딩 스테이지;
상기 범프 및 상기 리드가 접합되기 이전에 상기 본딩 스테이지에서 가열된 상기 기판의 팽창률 데이터를 산출하는 기판 팽창률 측정 유닛;
실험에 의하여 상기 기판의 팽창률에 대응하는 상기 본딩 스테이지의 최적 온도 데이터가 저장되어 있는 데이터 베이스;
상기 팽창률 데이터에 대응하는 상기 최적 온도 데이터를 상기 데이터 베이스로부터 추출하는 최적 온도 추출 장치; 및
상기 최적 온도 데이터에 따라서 상기 본딩 스테이지의 온도를 최적 온도로 조절하는 온도 제어 유닛을 포함하며,
상기 데이터 베이스에는 상기 기판의 상기 팽창률에 영향을 미치는 수분팽창계수에 관한 수분팽창계수 데이터가 포함되고,
상기 최적 온도 추출 장치는 상기 팽창률 데이터에 대응하는 상기 본딩 스테이지의 상기 최적 온도 데이터가 산출된 후 상기 수분팽창계수 데이터, 칩 및 리드의 간격의 넓고 좁음을 추가적으로 고려하여 최종적으로 상기 본딩 스테이지의 최적 온도를 산출하는 칩 본딩 장치.A bonding tool for fixing a chip on which a bump is formed;
A bonding stage in which a substrate on which a lead to be bonded to the bump is formed is fixed and temperature is controlled;
A substrate expansion rate measurement unit for calculating the expansion rate data of the substrate heated in the bonding stage before the bump and the lead are bonded;
A database storing optimum temperature data of the bonding stage corresponding to an expansion rate of the substrate by an experiment;
An optimum temperature extracting device for extracting the optimum temperature data corresponding to the expansion rate data from the database; And
And a temperature control unit for adjusting the temperature of the bonding stage to an optimum temperature in accordance with the optimum temperature data,
Wherein the data base includes moisture expansion coefficient data relating to a moisture expansion coefficient affecting the expansion rate of the substrate,
The optimum temperature extracting apparatus finally calculates the optimal temperature data of the bonding stage after the calculation of the optimal temperature data of the bonding stage corresponding to the expansion rate data, taking into consideration the moisture expansion coefficient data, the interval between the chip and the lead, Of the chip bonding apparatus. 제5항에 있어서,
상기 기판의 팽창률 데이터를 산출하기 위해 상기 기판에는 제1 측정 마크 및 상기 제1 측정 마크에 대하여 대각선 방향으로 배치된 제2 측정 마크가 형성되고,
상기 기판 팽창률 측정 유닛은 상기 제1 및 제2 측정 마크들을 촬영하여 이미지를 생성하는 카메라 유닛 및 상기 카메라 유닛에 의하여 촬영된 이미지를 처리하여 상기 제1 및 제2 마크를 연결하는 길이를 통해 상기 팽창률 데이터를 산출하는 영상 처리 유닛을 포함하는 칩 본딩 장치.6. The method of claim 5,
A first measurement mark and a second measurement mark arranged in a diagonal direction with respect to the first measurement mark are formed on the substrate so as to calculate expansion rate data of the substrate,
Wherein the substrate inflation rate measurement unit comprises: a camera unit for photographing the first and second measurement marks to generate an image; and a controller for processing the image photographed by the camera unit to calculate the inflation rate And an image processing unit for calculating data. 제6항에 있어서,
상기 카메라 유닛은 상기 제1 측정 마크 및 제2 측정 마크를 꼭지점으로 하는 직각 삼각형으로 이미지를 처리하여 상기 제1 및 제2 측정 마크들을 연결하는 대각선 길이를 산출하는 칩 본딩 장치.The method according to claim 6,
Wherein the camera unit processes the image with a right triangle having vertices of the first measurement mark and the second measurement mark to calculate a diagonal length connecting the first and second measurement marks.
KR1020170072293A 2017-06-09 2017-06-09 Apparatus for bonding chip KR101990822B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170072293A KR101990822B1 (en) 2017-06-09 2017-06-09 Apparatus for bonding chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170072293A KR101990822B1 (en) 2017-06-09 2017-06-09 Apparatus for bonding chip

Publications (2)

Publication Number Publication Date
KR20180134507A KR20180134507A (en) 2018-12-19
KR101990822B1 true KR101990822B1 (en) 2019-06-19

Family

ID=65008952

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170072293A KR101990822B1 (en) 2017-06-09 2017-06-09 Apparatus for bonding chip

Country Status (1)

Country Link
KR (1) KR101990822B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11756925B2 (en) * 2021-10-22 2023-09-12 Applied Materials, Inc. Methods and apparatus for vacuum processing a substrate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006203024A (en) * 2005-01-21 2006-08-03 Seiko Epson Corp Semiconductor device manufacturing method and semiconductor device manufacturing equipment
JP2010267682A (en) * 2009-05-12 2010-11-25 Bondtech Inc Device and method for alignment, and semiconductor device
KR101083813B1 (en) * 2009-09-11 2011-11-18 주식회사 디엠에스 imprint apparatus
KR101741769B1 (en) * 2010-12-06 2017-05-30 주식회사 탑 엔지니어링 Apparatus for controlling movement of die bonding head

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006203024A (en) * 2005-01-21 2006-08-03 Seiko Epson Corp Semiconductor device manufacturing method and semiconductor device manufacturing equipment
JP2010267682A (en) * 2009-05-12 2010-11-25 Bondtech Inc Device and method for alignment, and semiconductor device
KR101083813B1 (en) * 2009-09-11 2011-11-18 주식회사 디엠에스 imprint apparatus
KR101741769B1 (en) * 2010-12-06 2017-05-30 주식회사 탑 엔지니어링 Apparatus for controlling movement of die bonding head

Also Published As

Publication number Publication date
KR20180134507A (en) 2018-12-19

Similar Documents

Publication Publication Date Title
KR100336017B1 (en) Wire bonding method and apparatus
US9136243B2 (en) Systems and methods for determining and adjusting a level of parallelism related to bonding of semiconductor elements
US20170034921A1 (en) Placement machine and method for equipping a substrate with unhoused chips
TW200304016A (en) Substrate laminating apparatus and method thereof and substrate detecting apparatus
KR100797733B1 (en) Chip mounting device and calibration method therein
US20200075381A1 (en) Die attach systems, and methods for integrated accuracy verification and calibration using such systems
KR101990822B1 (en) Apparatus for bonding chip
CN105870038B (en) Assembly machine and method for assembling a shell-less chip to a carrier
JP5986741B2 (en) Component mounting method, apparatus, and program
JPH098104A (en) Calibrating method in chip bonding device
US7326025B2 (en) System for detecting warped carriers and associated methods
CN111508861A (en) Semiconductor element bonding apparatus
JP5391007B2 (en) Electronic component mounting apparatus and mounting method
KR102129648B1 (en) Mounting method and mounting device
JP4562254B2 (en) Chip mounting apparatus and calibration method therefor
KR102415798B1 (en) Die bonding device and manufacturing method of semiconductor device
JP7436251B2 (en) Die bonding equipment and semiconductor device manufacturing method
JP5362404B2 (en) Manufacturing method of semiconductor integrated circuit device
JP2983267B2 (en) Semiconductor sealing method and device therefor
JP2000269242A (en) Chip-bonding device and calibration method thereof
JP4100648B2 (en) Chip bonding apparatus and calibration method therefor
US20230207368A1 (en) Bonding apparatus and bonding method
KR20220131174A (en) Die bonding apparatus and method of manufacturing semiconductor device
US20230369248A1 (en) Semiconductor device packaging warpage control
KR101273523B1 (en) Apparatus for correcting array of Tape Carrier Package using Motor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant