KR101987302B1 - Device for testing a package and method the same - Google Patents

Device for testing a package and method the same Download PDF

Info

Publication number
KR101987302B1
KR101987302B1 KR1020130056469A KR20130056469A KR101987302B1 KR 101987302 B1 KR101987302 B1 KR 101987302B1 KR 1020130056469 A KR1020130056469 A KR 1020130056469A KR 20130056469 A KR20130056469 A KR 20130056469A KR 101987302 B1 KR101987302 B1 KR 101987302B1
Authority
KR
South Korea
Prior art keywords
package
test
substrate
condition
defect
Prior art date
Application number
KR1020130056469A
Other languages
Korean (ko)
Other versions
KR20140136583A (en
Inventor
이현정
임지혁
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130056469A priority Critical patent/KR101987302B1/en
Publication of KR20140136583A publication Critical patent/KR20140136583A/en
Application granted granted Critical
Publication of KR101987302B1 publication Critical patent/KR101987302B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N29/00—Investigating or analysing materials by the use of ultrasonic, sonic or infrasonic waves; Visualisation of the interior of objects by transmitting ultrasonic or sonic waves through the object
    • G01N29/04—Analysing solids
    • G01N29/06—Visualisation of the interior, e.g. acoustic microscopy
    • G01N29/0654—Imaging
    • G01N29/0681—Imaging by acoustic microscopy, e.g. scanning acoustic microscopy
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation

Abstract

본 발명은 패키지 검사 장치 및 패키지 검사 방법에 관한 것이다. 본 발명의 실시 예에 따른 패키지 검사 장치는 테스트 패키지를 제공하는 테스트 패키지 제공부, 패키지 검사 조건을 설정하는 설정부, 테스트 패키지를 설정된 패키지 검사 조건에서 테스트를 수행하는 테스트 수행부, 테스트가 수행된 테스트 패키지에 리플로우를 수행하는 리플로우부 및 테스트 패키지의 불량을 검출하는 불량 검출부를 포함할 수 있다.The present invention relates to a package inspection apparatus and a package inspection method. The package inspection apparatus according to an embodiment of the present invention includes a test package providing unit for providing a test package, a setting unit for setting a package inspection condition, a test performing unit for performing a test on the set package inspection condition, A reflow portion that performs reflow to the test package, and a failure detection portion that detects a failure of the test package.

Description

패키지 검사 장치 및 패키지 검사 방법{DEVICE FOR TESTING A PACKAGE AND METHOD THE SAME}[0001] DESCRIPTION [0002] DEVICE FOR TESTING A PACKAGE AND METHOD THE SAME [

본 발명은 패키지 검사 장치 및 패키지 검사 방법에 관한 것이다.
The present invention relates to a package inspection apparatus and a package inspection method.

전자 산업의 발달에 따라, 전자부품의 다기능화, 고기능화, 소형화에 대한 요구가 급증하고 있다. 또한, 전자부품의 경박단소화에 따라 전자부품이 실장되는 인쇄회로기판 역시 작은 면적에 많은 반도체 칩을 집적해야 하는 회로 패턴의 고밀도화가 요구되고 있다. 이러한 요구에 맞춰, 전자부품을 기판에 실장하는 패키징 기술과 패키징 재료가 중요한 기술로 부각되고 있으며, 다양한 방식의 패키징 기술이 개발되고 제품에 적용되고 있다. 최근에는 언더필과 몰딩이 한번에 가능한 Molded Underfill을 이용한 패키징 기술이 적용되고 있으며, 점차 그 적용 제품의 범위가 확대되고 있다. 패키징 기술의 변화와 인쇄회로기판의 패턴 미세화에 따라 패키징 재료와 인쇄회로기판과의 밀착력이 떨어져 제품의 신뢰성이 떨어지는 문제가 중요한 이슈가 되고 있다. 인쇄회로기판과 패키징 재료와의 밀착력은 패키징 공정을 모두 거친 후 신뢰성 테스트 과정을 거쳐야 판단할 수 있다.(미국 공개특허 제20090137069호) 따라서, 이를 평가하기 위해서 많은 비용과 시간이 요구된다.
With the development of the electronic industry, there is a growing demand for the multifunctional, high-function, and miniaturization of electronic components. In addition, a printed circuit board on which electronic components are mounted due to the thinning and shortening of electronic components is also required to have a high density of circuit patterns in which many semiconductor chips must be integrated in a small area. To meet these demands, packaging technologies and packaging materials for mounting electronic components on a substrate have emerged as important technologies, and various packaging techniques have been developed and applied to products. In recent years, packaging technology using underfill and moldings with moldable underfill has been applied at one time, and the range of applications is gradually increasing. There has been a problem that the reliability of the product is deteriorated due to the adhesion between the packaging material and the printed circuit board due to the change of the packaging technique and the patterning of the printed circuit board. The adhesion between the printed circuit board and the packaging material can be judged by a reliability test process after all of the packaging process has been completed (US Patent Publication No. 20090137069). Therefore, it requires a lot of cost and time to evaluate.

본 발명의 일 측면에 따르면, 반도체 패키지의 신뢰성을 예측할 수 있는 패키지 검사 장치 및 패키지 검사 방법을 제공하는 데 있다.
According to an aspect of the present invention, there is provided a package inspection apparatus and a package inspection method capable of predicting the reliability of a semiconductor package.

본 발명의 실시 예에 따르면, 테스트 패키지를 제공하는 테스트 패키지 제공부, 패키지 검사 조건을 설정하는 설정부, 테스트 패키지를 설정된 패키지 검사 조건에서 테스트를 수행하는 테스트 수행부, 테스트가 수행된 테스트 패키지에 리플로우를 수행하는 리플로우부 및 테스트 패키지의 불량을 검출하는 불량 검출부를 포함하는 패키지 검사 장치가 제공된다.According to the embodiment of the present invention, there is provided a method for testing a semiconductor device, comprising: providing a test package for providing a test package; setting a setting unit for setting a package test condition; There is provided a package inspection apparatus including a reflow portion that performs reflow and a failure detection portion that detects a failure of the test package.

테스트 패키지는 기판에 몰딩이 수행된 것일 수 있다.The test package may be one that has been molded onto the substrate.

테스트 패키지 제공부는 기판에 몰딩을 수행하여 테스트 패키지 형성할 수 있다.The test package providing unit may perform molding on the substrate to form a test package.

테스트 패키지 제공부는 기판을 제공하는 기판 제공부 및 기판에 몰딩을 수행하는 몰딩부를 더 포함할 수 있다.The test package providing part may further include a substrate providing part for providing the substrate and a molding part for performing the molding on the substrate.

패키지 검사 조건은 칩이 실장된 패키지의 기판이 받는 스트레스(stress)를 모사할 수 있는 환경 조건일 수 있다.The package inspection condition may be an environmental condition capable of simulating the stress experienced by the substrate of the package in which the chip is mounted.

패키지 검사 조건은 온도 조건 및 습도 조건 중 적어도 하나를 포함할 수 있다.The package inspection condition may include at least one of a temperature condition and a humidity condition.

불량 검출부는 테스트 패키지를 촬상하여 불량을 검출할 수 있다.The defect detecting section can detect the defect by imaging the test package.

불량 검출부는 초음파 현미경(Scanning acoustic microscopy)일 수 있다.
The defect detection part may be a scanning acoustic microscopy.

본 발명의 다른 실시 예에 따르면, 테스트 패키지를 제공하는 단계, 패키지 검사 조건을 설정하는 단계, 패키지 검사 조건에서 테스트를 수행하는 단계, 테스트가 수행된 테스트 패키지에 리플로우를 수행하는 단계 및 테스트 패키지의 불량을 검출하는 단계를 포함하는 패키지 검사 방법이 제공될 수 있다.According to another embodiment of the present invention, there is provided a method of testing a semiconductor device, comprising: providing a test package; setting a package test condition; performing a test in a package test condition; performing a reflow on a test package in which a test is performed; And detecting a defect of the package.

테스트 패키지는 기판에 몰딩이 수행된 것일 수 있다.The test package may be one that has been molded onto the substrate.

테스트 패키지를 제공하는 단계는 테스트 패키지를 형성하는 단계를 더 포함할 수 있다.The step of providing a test package may further comprise forming a test package.

테스트 패키지를 형성하는 단계는 기판을 준비하는 단계 및 기판에 몰딩을 수행하는 단계를 포함할 수 있다.The step of forming the test package may include preparing the substrate and performing molding on the substrate.

패키지 검사 조건은 칩이 실장된 패키지의 기판이 받는 스트레스(stress)를 모사할 수 있는 환경 조건일 수 있다.The package inspection condition may be an environmental condition capable of simulating the stress experienced by the substrate of the package in which the chip is mounted.

패키지 검사 조건은 온도 조건 및 습도 조건 중 적어도 하나를 포함할 수 있다.The package inspection condition may include at least one of a temperature condition and a humidity condition.

테스트 패키지의 불량을 검출하는 단계는 테스트 패키지를 촬상하여 불량을 검출할 수 있다.The step of detecting the failure of the test package can detect the failure by imaging the test package.

테스트 패키지의 불량을 검출하는 단계는 초음파 현미경으로 테스트 패키지를 촬상하여 불량을 검출할 수 있다.
The step of detecting the failure of the test package can detect the failure by imaging the test package with an ultrasonic microscope.

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.The features and advantages of the present invention will become more apparent from the following detailed description based on the accompanying drawings.

이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 안되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
Prior to that, terms and words used in the present specification and claims should not be construed in a conventional and dictionary sense, and the inventor can properly define the concept of a term in order to describe its invention in the best possible way Should be construed in accordance with the principles and meanings and concepts consistent with the technical idea of the present invention.

본 발명의 실시 예에 따른 패키지 검사 장치 및 패키지 검사 방법은 반도체 패키지의 신뢰성을 예측할 수 있다.The reliability of the semiconductor package can be predicted by the package inspection apparatus and the package inspection method according to the embodiment of the present invention.

본 발명의 실시 예에 따른 패키지 검사 장치 및 패키지 검사 방법은 반도체 패키지의 신뢰성을 예측함에 따라, 추후 칩이 실장된 반도체 패키지의 불량을 방지할 수 있다.
According to the package inspecting apparatus and the package inspecting method according to the embodiment of the present invention, the reliability of the semiconductor package can be predicted, so that the failure of the semiconductor package in which the chip is mounted can be prevented.

도1은 본 발명의 실시 예에 따른 패키지 검사 장치를 나타낸 예시도이다.
도2는 본 발명의 실시 예에 따른 패키지 검사 장치를 이용한 패키지 검사 방법을 나타낸 순서도이다.
도3은 본 발명의 다른 실시 예에 따른 패키지 검사 장치를 나타낸 예시도이다.
도4는 본 발명의 다른 실시 예에 따른 패키지 검사 장치를 이용한 패키지 검사 방법을 나타낸 순서도이다.1 is an exemplary view showing a package inspection apparatus according to an embodiment of the present invention.
2 is a flowchart illustrating a package inspection method using a package inspection apparatus according to an embodiment of the present invention.
3 is an exemplary view illustrating a package inspection apparatus according to another embodiment of the present invention.
4 is a flowchart illustrating a method of inspecting a package using a package inspection apparatus according to another embodiment of the present invention.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 바람직한 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2", "일면", "타면" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.BRIEF DESCRIPTION OF THE DRAWINGS The objectives, specific advantages and novel features of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG. It should be noted that, in the present specification, the reference numerals are added to the constituent elements of the drawings, and the same constituent elements are assigned the same number as much as possible even if they are displayed on different drawings. It will be further understood that terms such as " first, "" second," " one side, "" other," and the like are used to distinguish one element from another, no. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS In the following description of the present invention, detailed description of related arts which may unnecessarily obscure the gist of the present invention will be omitted.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도1은 본 발명의 실시 예에 따른 패키지 검사 장치를 나타낸 예시도이다.1 is an exemplary view showing a package inspection apparatus according to an embodiment of the present invention.

도1을 참조하면, 패키지 검사 장치(100)는 테스트 패키지 제공부(110), 설정부(120), 테스트 수행부(130), 리플로우부(140) 및 불량 검출부(150)를 포함한다.Referring to FIG. 1, the package inspection apparatus 100 includes a test package providing unit 110, a setting unit 120, a test performing unit 130, a reflow unit 140, and a defect detecting unit 150.

테스트 패키지 제공부(110)는 테스트 패키지를 제공한다. 테스트 패키지는 칩이 실장되지 않은 패키지일 수 있다. 즉, 테스트 패키지는 기판에 몰딩이 수행된 것일 수 있다. 여기서, 기판은 인쇄회로기판일 수 있다. 그러나 이에 한정되는 것은 아니며, 반도체 패키지에 사용되는 기판 중 어느 것도 가능할 수 있다. 기판에 수행된 몰딩은 패키지에 사용되는 통상의 몰딩재가 사용될 수 있다. 예를 들어, 몰딩은 EMC(Epoxy Molding Compound)를 이용하여 수행될 수 있다.The test package provider 110 provides a test package. The test package may be a package in which the chip is not mounted. That is, the test package may be molded on the substrate. Here, the substrate may be a printed circuit board. However, the present invention is not limited thereto, and any of the substrates used in the semiconductor package may be possible. The molding performed on the substrate may be a conventional molding material used in the package. For example, the molding can be performed using an epoxy molding compound (EMC).

설정부(120)는 패키지 검사 조건을 설정한다. 패키지 검사 조건은 칩이 실장된 패키지의 기판이 받는 스트레스(stress)를 모사할 수 있는 환경 조건이 될 수 있다. 패키지 검사 조건은 온도 조건 및 습도 조건 중 적어도 하나를 포함할 수 있다. 종래에는 칩이 실장된 패키지에 테스트가 수행되었다. 검사 환경 조건은 표준 조건인 경우 온도 30℃~85℃, 습도 60~85%RH의 조건에서 48~696시간 동안에 패키지에 테스트가 수행되었다. 또는 검사 환경 조건은 가속 조건인 경우 온도 60℃, 습도 60%RH의 조건에서 10~120시간 동안에 패키지에 테스트가 수행되었다.The setting unit 120 sets a package inspection condition. The package inspection condition may be an environmental condition capable of simulating the stress received by the substrate of the package in which the chip is mounted. The package inspection condition may include at least one of a temperature condition and a humidity condition. Conventionally, a test was performed on a package in which a chip is mounted. Test environment conditions were tested in the package under the conditions of 30 ℃ ~ 85 ℃ and humidity 60 ~ 85% RH for 48 ~ 696 hours under standard conditions. Or test environmental conditions were tested in a package for 10 to 120 hours under conditions of a temperature of 60 DEG C and a humidity of 60% RH in the case of an acceleration condition.

본 발명의 실시 예에서 테스트 패키지는 칩이 실장되지 않은 상태이므로, 검사 조건은 종래와 다르게 설정될 수 있다. 예를 들어, 설정부(120)는 패키지 검사 조건을 온도는 100℃~130℃이며, 습도는 85~100%RH으로 설정할 수 있다. 또한, 설정부(120)는 패키지 검사 시간을 1~72시간으로 설정할 수 있다. 이와 같은 패키지 검사 조건에서 테스트 패키지에 테스트를 수행하는 경우, 종래의 칩이 실장된 패키지에 테스트를 수행할 때와 기판이 받는 스트레스를 유사하게 모사할 수 있다.In the embodiment of the present invention, since the test package is not mounted with the chip, the inspection condition can be set differently from the conventional one. For example, the setting unit 120 may set the package inspection condition at a temperature of 100 ° C. to 130 ° C. and a humidity of 85 to 100% RH. Also, the setting unit 120 may set the package inspection time to 1 to 72 hours. When a test is performed on a test package under such package inspection conditions, the stresses experienced by the substrate and the time when the test is performed on the package in which the conventional chip is mounted can be similarly simulated.

테스트 수행부(130)는 설정부(120)에서 설정된 패키지 검사 조건에서 테스트를 수행할 수 있다. 테스트 수행부(130)는 설정부(120)에서 설정된 온도 조건 및 습도 조건 중 적어도 하나를 테스트 패키지에 적용할 수 있다. 또한, 테스트 수행부(130)는 테스트 패키지를 설정된 검사 시간 동안 테스트를 수행할 수 있다.The test execution unit 130 may perform the test under the package inspection condition set by the setting unit 120. [ The test execution unit 130 may apply at least one of the temperature condition and the humidity condition set by the setting unit 120 to the test package. Also, the test execution unit 130 may perform the test for the set inspection time of the test package.

리플로우부(140)는 테스트가 수행된 테스트 패키지에 리플로우를 수행할 수 있다.The reflow section 140 may perform a reflow to the test package on which the test is performed.

불량 검출부(150)는 리플로우가 수행된 테스트 패키지에 불량을 검출할 수 있다. 불량 검출부(150)는 칩이 실장 되었을 때와 유사한 환경이 모사된 테스트 패키지에 균열, 박리 등과 같은 기판과 몰딩재 간의 불량을 검출할 수 있다. 불량 검출부(150)는 테스트 패키지를 촬상하여 불량을 검출할 수 있다. 예를 들어 불량 검출부(150)는 초음파 현미경이 될 수 있다. 그러나 불량 검출부(150)의 종류는 이에 한정되지 않으며, 테스트 패키지의 기판의 불량을 확인할 수 있는 어느 장치도 될 수 있다.The defect detector 150 can detect a defect in the test package in which the reflow has been performed. The defect detection unit 150 can detect defects between the substrate and the molding material such as cracks and peeling in a test package in which an environment similar to the case where the chip is mounted is simulated. The defect detector 150 can detect a defect by imaging the test package. For example, the defect detector 150 may be an ultrasonic microscope. However, the type of the defect detector 150 is not limited to this, and any device that can confirm the defect of the substrate of the test package may be used.

이와 같은 구성을 포함하는 패키지 검사 장치(100)는 칩이 실장되기 이전에 칩이 실장되어 패키징된 반도체 패키지의 신뢰성을 예측할 수 있다.
The package inspecting apparatus 100 including such a configuration can predict the reliability of the packaged semiconductor package by mounting the chip before the chip is mounted.

도2는 본 발명의 실시 예에 따른 패키지 검사 장치를 이용한 패키지 검사 방법을 나타낸 순서도이다.2 is a flowchart illustrating a package inspection method using a package inspection apparatus according to an embodiment of the present invention.

도2를 참조하면, 우선, 패키지 검사 장치는 테스트 패키지를 제공할 수 있다.(S110) 테스트 패키지는 칩이 실장되지 않은 패키지일 수 있다. 여기서, 기판은 인쇄회로기판일 수 있다. 그러나 이에 한정되는 것은 아니며, 반도체 패키지에 사용되는 기판 중 어느 것도 가능할 수 있다. 기판에 수행된 몰딩은 패키지에 사용되는 통상의 몰딩재가 사용될 수 있다. 예를 들어, 몰딩은 EMC(Epoxy Molding Compound)를 이용하여 수행될 수 있다.Referring to FIG. 2, the package inspection apparatus may provide a test package (S110). The test package may be a package in which the chip is not mounted. Here, the substrate may be a printed circuit board. However, the present invention is not limited thereto, and any of the substrates used in the semiconductor package may be possible. The molding performed on the substrate may be a conventional molding material used in the package. For example, the molding can be performed using an epoxy molding compound (EMC).

이어서, 패키지 검사 장치는 패키지 검사 조건을 설정할 수 있다.(S120) 패키지 검사 조건은 칩이 실장된 패키지의 기판이 받는 스트레스(stress)를 모사할 수 있는 환경 조건이 될 수 있다. 패키지 검사 조건은 온도 조건 및 습도 조건 중 적어도 하나를 포함할 수 있다. 종래에는 칩이 실장된 패키지에 테스트가 수행되었다. 검사 환경 조건은 표준 조건인 경우 온도 30℃~85℃, 습도 60~85%RH의 조건에서 48~696시간 동안에 패키지에 테스트가 수행되었다. 또는 검사 환경 조건은 가속 조건인 경우 온도 60℃, 습도 60%RH의 조건에서 10~120시간 동안에 패키지에 테스트가 수행되었다.Then, the package inspecting apparatus can set the package inspecting conditions (S120). The package inspecting condition can be an environmental condition that can simulate the stress received by the substrate of the package on which the chip is mounted. The package inspection condition may include at least one of a temperature condition and a humidity condition. Conventionally, a test was performed on a package in which a chip is mounted. Test environment conditions were tested in the package under the conditions of 30 ℃ ~ 85 ℃ and humidity 60 ~ 85% RH for 48 ~ 696 hours under standard conditions. Or test environmental conditions were tested in a package for 10 to 120 hours under conditions of a temperature of 60 DEG C and a humidity of 60% RH in the case of an acceleration condition.

본 발명의 실시 예에서 테스트 패키지는 칩이 실장되지 않은 상태이므로, 검사 조건은 종래와 다르게 설정될 수 있다. 예를 들어, 패키지 검사 장치는 패키지 검사 조건을 온도는 100℃~130℃이며, 습도는 85~100%RH으로 설정할 수 있다. 또한, 패키지 검사 장치는 패키지 검사 시간을 1~72시간으로 설정할 수 있다. 이와 같은 패키지 검사 조건에서 테스트 패키지에 테스트를 수행하는 경우, 종래의 칩이 실장된 패키지에 테스트를 수행할 때와 기판이 받는 스트레스를 유사하게 모사할 수 있다.In the embodiment of the present invention, since the test package is not mounted with the chip, the inspection condition can be set differently from the conventional one. For example, in the package inspecting apparatus, the package inspecting condition can be set at a temperature of 100 ° C to 130 ° C and a humidity of 85 to 100% RH. The package inspection apparatus can set the package inspection time to 1 to 72 hours. When a test is performed on a test package under such package inspection conditions, the stresses experienced by the substrate and the time when the test is performed on the package in which the conventional chip is mounted can be similarly simulated.

이어서, 패키지 검사 장치는 패키지 검사 조건에서 테스트를 수행할 수 있다.(S130) 패키지 검사 장치는 S120 단계에서 설정된 온도 조건 및 습도 조건 중 적어도 하나를 테스트 패키지에 적용할 수 있다. 또한, 패키지 검사 장치는 테스트 패키지를 S120 단계에서 설정된 검사 시간 동안 테스트를 수행할 수 있다.Subsequently, the package inspection apparatus can perform the test under the package inspection condition (S130). The package inspection apparatus can apply at least one of the temperature condition and the humidity condition set in the step S120 to the test package. In addition, the package inspection apparatus can perform the test for the test time set in step S120.

이어서, 패키지 검사 장치는 테스트가 수행된 테스트 패키지에 리플로우를 수행할 수 있다.(S140)Subsequently, the package inspection apparatus can perform reflow to the test package on which the test has been performed (S140)

이어서, 패키지 검사 장치는 테스트 패키지의 불량을 검출할 수 있다.(S150) 패키지 검사 장치는 칩이 실장 되었을 때와 유사한 환경이 모사된 테스트 패키지에 균열, 박리 등과 같은 기판과 몰딩재 간의 불량을 검출할 수 있다. 패키지 검사 장치는 테스트 패키지를 촬상하여 불량을 검출할 수 있다. 예를 들어, 촬상 장치는 초음파 현미경이 될 수 있다. 그러나 패키지 검사 장치의 불량을 검출하는 구성은 이에 한정되지 않는다. 즉, 패키지 검사 장치의 불량을 검출하는 구성은 테스트 패키지의 기판의 불량을 확인할 수 있는 어느 장치도 될 수 있다.
(S150) The package inspecting apparatus detects a defect between the substrate and the molding material, such as cracks and peeling, in a test package in which an environment similar to when the chip is mounted is simulated. can do. The package inspection apparatus can detect a defect by imaging the test package. For example, the imaging device may be an ultrasonic microscope. However, the configuration for detecting the failure of the package inspecting apparatus is not limited thereto. That is, the configuration for detecting the failure of the package inspecting device can be any device capable of confirming the failure of the substrate of the test package.

도3은 본 발명의 다른 실시 예에 따른 패키지 검사 장치를 나타낸 예시도이다.3 is an exemplary view illustrating a package inspection apparatus according to another embodiment of the present invention.

도3을 참조하면, 패키지 검사 장치(200)는 테스트 패키지 제공부(210), 설정부(220), 테스트 수행부(230), 리플로우부(240) 및 불량 검출부(250)를 포함한다.Referring to FIG. 3, the package inspection apparatus 200 includes a test package providing unit 210, a setting unit 220, a test performing unit 230, a reflow unit 240, and a defect detecting unit 250.

테스트 패키지 제공부(210)는 테스트 패키지를 제공할 수 있다. 여기서 테스트 패키지는 칩이 실장되지 않은 상태의 패키지가 될 수 있다. The test package provider 210 may provide a test package. Here, the test package may be a package in which the chip is not mounted.

테스트 패키지 제공부(210)는 테스트 패키지를 형성할 수 있다. 테스트 패키지 제공부(210)는 기판 제공부(211) 및 몰딩부(212)를 포함할 수 있다.The test package supplier 210 may form a test package. The test package supply unit 210 may include a substrate supply unit 211 and a molding unit 212.

기판 제공부(211)는 테스트 패키지의 기판을 제공한다. 기판은 인쇄회로기판일 수 있다. 그러나 이에 한정되는 것은 아니며, 반도체 패키지에 사용되는 기판 중 어느 것도 가능할 수 있다.The substrate supplier 211 provides the substrate of the test package. The substrate may be a printed circuit board. However, the present invention is not limited thereto, and any of the substrates used in the semiconductor package may be possible.

몰딩부(212)는 기판 제공부(211)에 의해서 제공된 기판에 몰딩을 수행할 수 있다. 몰딩부(212)는 반도체 패키지에 사용되는 통상의 몰딩재를 이용하여 기판에 몰딩을 수행할 수 있다. 예를 들어, 몰딩재는 EMC(Epoxy Molding Compound)가 될 수 있다.The molding part 212 may perform molding on the substrate provided by the substrate providing part 211. [ The molding part 212 may perform molding on the substrate using a conventional molding material used in a semiconductor package. For example, the molding material may be an epoxy molding compound (EMC).

테스트 패키지 제공부(210)는 이와 같이 형성한 테스트 패키지를 테스트 수행부(230)로 제공할 수 있다.The test package providing unit 210 may provide the test package thus formed to the test performing unit 230.

설정부(220)는 패키지 검사 조건을 설정한다. 패키지 검사 조건은 칩이 실장된 패키지의 기판이 받는 스트레스(stress)를 모사할 수 있는 환경 조건이 될 수 있다. 패키지 검사 조건은 온도 조건 및 습도 조건 중 적어도 하나를 포함할 수 있다. 종래에는 칩이 실장된 패키지에 테스트가 수행되었다. 검사 환경 조건은 표준 조건인 경우 온도 30℃~85℃, 습도 60~85%RH의 조건에서 48~696시간 동안에 패키지에 테스트가 수행되었다. 또는 검사 환경 조건은 가속 조건인 경우 온도 60℃, 습도 60%RH의 조건에서 10~120시간 동안에 패키지에 테스트가 수행되었다.The setting unit 220 sets the package inspection condition. The package inspection condition may be an environmental condition capable of simulating the stress received by the substrate of the package in which the chip is mounted. The package inspection condition may include at least one of a temperature condition and a humidity condition. Conventionally, a test was performed on a package in which a chip is mounted. Test environment conditions were tested in the package under the conditions of 30 ℃ ~ 85 ℃ and humidity 60 ~ 85% RH for 48 ~ 696 hours under standard conditions. Or test environmental conditions were tested in a package for 10 to 120 hours under conditions of a temperature of 60 DEG C and a humidity of 60% RH in the case of an acceleration condition.

본 발명의 실시 예에서 테스트 패키지는 칩이 실장되지 않은 상태이므로, 검사 조건은 종래와 다르게 설정될 수 있다. 예를 들어, 설정부(220)는 패키지 검사 조건을 온도는 100℃~130℃이며, 습도는 85~100%RH으로 설정할 수 있다. 또한, 설정부(220)는 패키지 검사 시간을 1~72시간으로 설정할 수 있다. 이와 같은 패키지 검사 조건에서 테스트 패키지에 테스트를 수행하는 경우, 종래의 칩이 실장된 패키지에 테스트를 수행할 때와 기판이 받는 스트레스를 유사하게 모사할 수 있다.In the embodiment of the present invention, since the test package is not mounted with the chip, the inspection condition can be set differently from the conventional one. For example, the setting unit 220 may set the package inspection condition at a temperature of 100 ° C to 130 ° C and a humidity of 85 to 100% RH. Also, the setting unit 220 can set the package inspection time to 1 to 72 hours. When a test is performed on a test package under such package inspection conditions, the stresses experienced by the substrate and the time when the test is performed on the package in which the conventional chip is mounted can be similarly simulated.

테스트 수행부(230)는 설정부(220)에서 설정된 패키지 검사 조건에서 테스트를 수행할 수 있다. 테스트 수행부(230)는 설정부(220)에서 설정된 온도 조건 및 습도 조건 중 적어도 하나를 테스트 패키지에 적용할 수 있다. 또한, 테스트 수행부(230)는 테스트 패키지를 설정된 검사 시간 동안 테스트를 수행할 수 있다.The test execution unit 230 may perform the test under the package inspection condition set by the setting unit 220. [ The test execution unit 230 may apply at least one of the temperature condition and the humidity condition set in the setting unit 220 to the test package. Also, the test execution unit 230 may perform the test for the set test time of the test package.

리플로우부(240)는 테스트가 수행된 테스트 패키지에 리플로우를 수행할 수 있다.The reflow section 240 can perform a reflow to the test package on which the test is performed.

불량 검출부(250)는 리플로우가 수행된 테스트 패키지에 불량을 검출할 수 있다. 불량 검출부(250)는 칩이 실장 되었을 때와 유사한 환경이 모사된 테스트 패키지에 균열, 박리 등과 같은 기판과 몰딩재 간의 불량을 검출할 수 있다. 불량 검출부(250)는 테스트 패키지를 촬상하여 불량을 검출할 수 있다. The defect detection section 250 can detect a defect in the test package in which the reflow has been performed. The defect detector 250 can detect defects between the substrate and the molding material, such as cracks and peeling, in the test package in which the environment similar to when the chip is mounted is simulated. The defect detector 250 can detect a defect by imaging the test package.

이와 같은 구성을 포함하는 패키지 검사 장치(200)는 칩이 실장되기 이전에 칩이 실장되어 패키징된 반도체 패키지의 신뢰성을 예측할 수 있다.
The package inspecting apparatus 200 having such a configuration can predict the reliability of the packaged semiconductor package by mounting the chip before the chip is mounted.

도4는 본 발명의 다른 실시 예에 따른 패키지 검사 장치를 이용한 패키지 검사 방법을 나타낸 순서도이다.4 is a flowchart illustrating a method of inspecting a package using a package inspection apparatus according to another embodiment of the present invention.

도4를 참조하면, 우선, 패키지 검사 장치는 기판을 준비할 수 있다.(S210) 여기서, 기판은 인쇄회로기판일 수 있다. 그러나 기판의 종류는 인쇄회로기판으로 한정되는 것은 아니며, 반도체 패키지에 사용되는 기판 중 어느 것도 가능하다.4, the package inspection apparatus may prepare a substrate (S210). Here, the substrate may be a printed circuit board. However, the type of the substrate is not limited to the printed circuit board, and any of the substrates used in the semiconductor package is possible.

이어서, 패키지 검사 장치는 기판에 몰딩을 수행할 수 있다.(S220) 반도체 패키지에 사용되는 통상의 몰딩재를 이용하여 기판에 몰딩을 수행할 수 있다. 예를 들어, 몰딩재는 EMC(Epoxy Molding Compound)가 될 수 있다. 이때, 패키지 검사 장치는 기판에 칩을 실장 하지 않은 상태에서 몰딩을 수행할 수 있다. 이와 같이 칩을 실장 하지 않은 기판에 몰딩을 수행함으로써, 테스트 패키지가 형성될 수 있다.Subsequently, the package inspection apparatus can perform molding on the substrate. (S220) Molding can be performed on the substrate using a conventional molding material used in the semiconductor package. For example, the molding material may be an epoxy molding compound (EMC). At this time, the package inspection apparatus can perform the molding without mounting the chip on the substrate. By performing the molding on the substrate on which chips are not mounted, a test package can be formed.

이어서, 패키지 검사 장치는 패키지 검사 조건을 설정할 수 있다.(S230) 패키지 검사 조건은 칩이 실장된 패키지의 기판이 받는 스트레스(stress)를 모사할 수 있는 환경 조건이 될 수 있다. 패키지 검사 조건은 온도 조건 및 습도 조건 중 적어도 하나를 포함할 수 있다. 종래에는 칩이 실장된 패키지에 테스트가 수행되었다. 검사 환경 조건은 표준 조건인 경우 온도 30℃~85℃, 습도 60~85%RH의 조건에서 48~696시간 동안에 패키지에 테스트가 수행되었다. 또는 검사 환경 조건은 가속 조건인 경우 온도 60℃, 습도 60%RH의 조건에서 10~120시간 동안에 패키지에 테스트가 수행되었다.Then, the package inspecting apparatus can set the package inspecting condition (S230). The package inspecting condition may be an environmental condition capable of simulating the stress received by the substrate of the package on which the chip is mounted. The package inspection condition may include at least one of a temperature condition and a humidity condition. Conventionally, a test was performed on a package in which a chip is mounted. Test environment conditions were tested in the package under the conditions of 30 ℃ ~ 85 ℃ and humidity 60 ~ 85% RH for 48 ~ 696 hours under standard conditions. Or test environmental conditions were tested in a package for 10 to 120 hours under conditions of a temperature of 60 DEG C and a humidity of 60% RH in the case of an acceleration condition.

본 발명의 실시 예에서 테스트 패키지는 칩이 실장되지 않은 상태이므로, 검사 조건은 종래와 다르게 설정될 수 있다. 예를 들어, 패키지 검사 장치는 패키지 검사 조건을 온도는 100℃~130℃이며, 습도는 85~100%RH으로 설정할 수 있다. 또한, 패키지 검사 장치는 패키지 검사 시간을 1~72시간으로 설정할 수 있다. 이와 같은 패키지 검사 조건에서 테스트 패키지에 테스트를 수행하는 경우, 종래의 칩이 실장된 패키지에 테스트를 수행할 때와 기판이 받는 스트레스를 유사하게 모사할 수 있다.In the embodiment of the present invention, since the test package is not mounted with the chip, the inspection condition can be set differently from the conventional one. For example, in the package inspecting apparatus, the package inspecting condition can be set at a temperature of 100 ° C to 130 ° C and a humidity of 85 to 100% RH. The package inspection apparatus can set the package inspection time to 1 to 72 hours. When a test is performed on a test package under such package inspection conditions, the stresses experienced by the substrate and the time when the test is performed on the package in which the conventional chip is mounted can be similarly simulated.

이어서, 패키지 검사 장치는 패키지 검사 조건에서 테스트를 수행할 수 있다.(S240) 패키지 검사 장치는 S230 단계에서 설정된 온도 조건 및 습도 조건 중 적어도 하나를 테스트 패키지에 적용할 수 있다. 또한, 패키지 검사 장치는 테스트 패키지를 S230 단계에서 설정된 검사 시간 동안 테스트를 수행할 수 있다.Then, the package inspection apparatus can perform the test under the package inspection condition (S240). The package inspection apparatus can apply at least one of the temperature condition and the humidity condition set in the step S230 to the test package. In addition, the package inspection apparatus can perform the test for the inspection time set in the step S230.

이어서, 패키지 검사 장치는 테스트가 수행된 테스트 패키지에 리플로우를 수행할 수 있다.(S250)Subsequently, the package inspection apparatus can perform a reflow to the test package on which the test has been performed (S250)

이어서, 패키지 검사 장치는 테스트 패키지의 불량을 검출할 수 있다.(S260) 패키지 검사 장치는 칩이 실장 되었을 때와 유사한 환경이 모사된 테스트 패키지에 균열, 박리 등과 같은 기판과 몰딩재 간의 불량을 검출할 수 있다. 패키지 검사 장치는 테스트 패키지를 촬상하여 불량을 검출할 수 있다. 예를 들어 촬상 장치는 초음파 현미경이 될 수 있다. 그러나 패키지 검사 장치의 불량을 검출하는 구성은 초음파 현미경으로 한정되지 않는다. 즉, 패키지 검사 장치의 불량을 검출하는 구성은 테스트 패키지의 기판의 불량을 확인할 수 있는 어느 장치도 될 수 있다.
Then, the package inspecting apparatus can detect the failure of the test package (S260). The package inspecting apparatus detects a defect between the substrate and the molding material, such as cracking and peeling, in the test package in which the environment similar to the case where the chip is mounted is simulated can do. The package inspection apparatus can detect a defect by imaging the test package. For example, the imaging device may be an ultrasonic microscope. However, the configuration for detecting the failure of the package inspecting apparatus is not limited to the ultrasonic microscope. That is, the configuration for detecting the failure of the package inspecting device can be any device capable of confirming the failure of the substrate of the test package.

본 발명의 실시 예에 따른 패키지 검사 장치 및 패키지 검사 방법은 칩이 실장되지 않은 테스트 패키지를 칩이 실장된 반도체 패키지와 유사한 환경으로 모사함으로써, 패키지 상에서 기판과 몰딩재 간의 밀착력을 예측할 수 있다. 즉, 본 발명의 실시 예에 따른 패키지 검사 장치 및 패키지 검사 방법을 통해서 칩이 실장된 반도체 패키지의 신뢰성을 예측할 수 있다. 또한, 신뢰성을 예측함에 따라, 추후 칩이 실장된 반도체 패키지의 불량을 방지할 수 있다.
The package inspecting apparatus and the package inspecting method according to the embodiment of the present invention can predict the adhesion between the substrate and the molding material on the package by simulating the test package in which the chip is not mounted in an environment similar to the semiconductor package in which the chip is mounted. That is, reliability of the semiconductor package mounted with the chip can be predicted through the package inspection apparatus and the package inspection method according to the embodiment of the present invention. Further, as the reliability is predicted, it is possible to prevent defects of the semiconductor package in which the chip is mounted later.

이상 본 발명을 구체적인 실시 예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the same is by way of illustration and example only and is not to be construed as limiting the present invention. It is obvious that the modification or improvement is possible.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims.

100, 200: 패키지 검사 장치
110, 210: 테스트 패키지 제공부
220: 설정부
230: 테스트 수행부
240: 리플로우부
250: 불량 검출부
211: 기판 제공부
212: 몰딩부100, 200: package inspection device
110, 210: a test package supplier
220: Setting section
230: Test execution unit
240: Reflow
250:
211: Substrate preparation
212: molding part

Claims (16)

테스트 패키지를 제공하는 테스트 패키지 제공부;
패키지 검사 조건을 설정하는 설정부;
상기 테스트 패키지를 상기 설정된 패키지 검사 조건에서 테스트를 수행하는 테스트 수행부;
상기 테스트가 수행된 상기 테스트 패키지에 리플로우를 수행하는 리플로우부; 및
상기 테스트 패키지의 불량을 검출하는 불량 검출부;
를 포함하고,
상기 테스트 패키지 제공부는,
기판을 제공하는 기판 제공부; 및
칩이 실장되지 않은 상기 기판에 몰딩재를 형성하는 몰딩부를 포함하고,
상기 설정부는,
상기 테스트 패키지의 상기 기판이 받는 스트레스(stress)가,
상기 기판에 칩이 실장된 경우에 상기 기판이 받는 스트레스와 동일하도록,
상기 패키지 검사 조건을 설정하는 패키지 검사 장치.
A test package providing test package;
A setting unit for setting a package inspection condition;
A test execution unit for performing a test on the test package under the set package inspection conditions;
A reflow part for reflowing the test package in which the test is performed; And
A defect detector for detecting a defect of the test package;
Lt; / RTI >
The test package providing unit,
A substrate providing unit for providing a substrate; And
And a molding part for forming a molding material on the substrate on which the chip is not mounted,
Wherein,
Wherein a stress experienced by the substrate of the test package,
Wherein the substrate is mounted on the substrate,
And sets the package inspection condition.
삭제delete 삭제delete 삭제delete 삭제delete 청구항1에 있어서,
상기 패키지 검사 조건은 온도 조건 및 습도 조건 중 적어도 하나를 포함하는 패키지 검사 장치.
The method according to claim 1,
Wherein the package inspection condition includes at least one of a temperature condition and a humidity condition.
청구항1에 있어서,
상기 불량 검출부는 상기 테스트 패키지를 촬상하여 불량을 검출하는 패키지 검사 장치.
The method according to claim 1,
Wherein the defect detecting section images the test package and detects a defect.
청구항1에 있어서,
상기 불량 검출부는 초음파 현미경(Scanning acoustic microscopy)인 패키지 검사 장치.
The method according to claim 1,
Wherein the defect detector is a scanning acoustic microscope.
테스트 패키지를 제공하는 단계;
패키지 검사 조건을 설정하는 단계;
상기 패키지 검사 조건에서 테스트를 수행하는 단계;
상기 테스트가 수행된 테스트 패키지에 리플로우를 수행하는 단계; 및
상기 테스트 패키지의 불량을 검출하는 단계;
를 포함하고,
상기 테스트 패키지를 제공하는 단계는,
기판을 준비하는 단계; 및
칩이 실장되지 않은 상기 기판에 몰딩재를 형성하는 단계를 포함하고,
상기 패키지 검사 조건을 설정하는 단계에서,
상기 테스트 패키지의 상기 기판이 받는 스트레스가,
상기 기판에 칩이 실장된 경우에 상기 기판이 받는 스트레스와 동일하도록,
상기 패키지 검사 조건을 설정하는 패키지 검사 방법.
Providing a test package;
Setting a package inspection condition;
Performing a test under the package inspection condition;
Performing reflow on the test package in which the test is performed; And
Detecting a failure of the test package;
Lt; / RTI >
Wherein providing the test package comprises:
Preparing a substrate; And
Forming a molding material on the substrate on which the chip is not mounted,
In the step of setting the package inspection condition,
Wherein stresses received by the substrate of the test package,
Wherein the substrate is mounted on the substrate,
And setting the package inspection condition.
삭제delete 삭제delete 삭제delete 삭제delete 청구항9에 있어서,
상기 패키지 검사 조건은 온도 조건 및 습도 조건 중 적어도 하나를 포함하는 패키지 검사 방법.
The method of claim 9,
Wherein the package inspection condition includes at least one of a temperature condition and a humidity condition.
청구항9에 있어서,
상기 테스트 패키지의 불량을 검출하는 단계는,
상기 테스트 패키지를 촬상하여 불량을 검출하는 패키지 검사 방법.
The method of claim 9,
The step of detecting a failure of the test package includes:
And inspecting the test package to detect a defect.
청구항9에 있어서,
상기 테스트 패키지의 불량을 검출하는 단계는,
초음파 현미경으로 테스트 패키지를 촬상하여 불량을 검출하는 패키지 검사 방법.The method of claim 9,
The step of detecting a failure of the test package includes:
A package inspection method for detecting a defect by imaging a test package with an ultrasonic microscope.
KR1020130056469A 2013-05-20 2013-05-20 Device for testing a package and method the same KR101987302B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130056469A KR101987302B1 (en) 2013-05-20 2013-05-20 Device for testing a package and method the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130056469A KR101987302B1 (en) 2013-05-20 2013-05-20 Device for testing a package and method the same

Publications (2)

Publication Number Publication Date
KR20140136583A KR20140136583A (en) 2014-12-01
KR101987302B1 true KR101987302B1 (en) 2019-06-10

Family

ID=52456763

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130056469A KR101987302B1 (en) 2013-05-20 2013-05-20 Device for testing a package and method the same

Country Status (1)

Country Link
KR (1) KR101987302B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102197064B1 (en) 2014-10-10 2020-12-30 삼성전자 주식회사 Graphics processing unit for adjusting level-of-detail, method thereof, and devices having the same
WO2019087355A1 (en) * 2017-11-02 2019-05-09 三菱電機株式会社 Method for testing semiconductor device, and method for manufacturing semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001063311A2 (en) 2000-02-22 2001-08-30 Don Mccord Method and system for wafer and device-level testing of an integrated circuit
US6936793B1 (en) 2002-04-17 2005-08-30 Novastar Technologiesm Inc. Oven apparatus and method of use thereof
JP2007073859A (en) 2005-09-09 2007-03-22 Fujitsu Ltd Reliability analysis system and reliability analysis method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100083341A (en) * 2009-01-13 2010-07-22 삼성전자주식회사 Precondition reliability testing method for 3-d shape measuring package reflowed by hot air convection

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001063311A2 (en) 2000-02-22 2001-08-30 Don Mccord Method and system for wafer and device-level testing of an integrated circuit
US6936793B1 (en) 2002-04-17 2005-08-30 Novastar Technologiesm Inc. Oven apparatus and method of use thereof
JP2007073859A (en) 2005-09-09 2007-03-22 Fujitsu Ltd Reliability analysis system and reliability analysis method

Also Published As

Publication number Publication date
KR20140136583A (en) 2014-12-01

Similar Documents

Publication Publication Date Title
JP2017534872A (en) Assembly of equipment for probe card inspection
KR101987302B1 (en) Device for testing a package and method the same
US6686224B2 (en) Chip manufacturing method for cutting test pads from integrated circuits by sectioning circuit chips from circuit substrate
US9470714B2 (en) Testing apparatus for flash memory chip
US20150109013A1 (en) Semiconductor device and method of testing the same
US20100031504A1 (en) Method of manufacturing probe card
JP2012127951A (en) Inspection method of semiconductor package and inspection device to be used for the same
US11166401B2 (en) Dye and pry process for surface mount technology dual in-line memory module
KR20090092426A (en) Apparatus and method for bonding a die
KR100748464B1 (en) Manufacturing method for semiconductor device
Hanss et al. Failure identification in LED packages by transient thermal analysis and calibrated FE models
KR20110067775A (en) Apparatus and method for inspecting a electronic component
US6340604B1 (en) Contactor and semiconductor device inspecting method
KR20130065043A (en) Substrate inspecting apparatus and substrate inspecting method
US8666140B2 (en) Defect inspection method for wafer and wafer defect inspection system using the same
Li et al. Improving board assembly yield through PBGA warpage reduction
KR102322780B1 (en) Interface board and method of manufacturing the interface board
KR20090097349A (en) Method and apparatus for inspecting semiconductor module
KR102642193B1 (en) Device and method for testing semiconductor device and test handler
JPH11145375A (en) Semiconductor device and its manufacture
JP2006019663A (en) Bare chip set, bare chip inspection method, bare chip, and bare chip mounting circuit board
US20150310161A1 (en) Method of designing circuit board inspecting jig, circuit board inspecting jig, and circuit board inspecting apparatus
KR101300505B1 (en) Substrate inspecting apparatus and substrate inspecting method
JP2010080770A (en) Electronic circuit module and method of inspecting the same
Yang et al. Risk reduction strategies for SiP design and manufacturing

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant