KR101972745B1 - Method for counting semiconductor chip - Google Patents

Method for counting semiconductor chip Download PDF

Info

Publication number
KR101972745B1
KR101972745B1 KR1020170172974A KR20170172974A KR101972745B1 KR 101972745 B1 KR101972745 B1 KR 101972745B1 KR 1020170172974 A KR1020170172974 A KR 1020170172974A KR 20170172974 A KR20170172974 A KR 20170172974A KR 101972745 B1 KR101972745 B1 KR 101972745B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
wafer
image
shape
chip shape
Prior art date
Application number
KR1020170172974A
Other languages
Korean (ko)
Inventor
남정훈
유범신
Original Assignee
남정훈
유범신
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 남정훈, 유범신 filed Critical 남정훈
Priority to KR1020170172974A priority Critical patent/KR101972745B1/en
Application granted granted Critical
Publication of KR101972745B1 publication Critical patent/KR101972745B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67271—Sorting devices

Abstract

The present invention relates to a method to count semiconductor chips, which may comprise: a process wherein a lighting apparatus irradiates a white light towards a wafer on which a plurality of semiconductor chips are formed; a process wherein a scanner films the wafer, to which the white light is irradiated, and generates a wafer image correcting a background area of a wafer, on which no semiconductor chip is placed, in black color; a process wherein an image analysis processor moves on the wafer image pixel by pixel and reads a semiconductor chip shape when an image not in black color appears; a process wherein the image analysis processor determines whether the read semiconductor chip shape is a normal semiconductor chip shape or an abnormal semiconductor chip shape; and a process wherein the image analysis processor, when the read semiconductor chip shape is a normal semiconductor chip shape, counts the number of semiconductor chips formed on the wafer by increasing the number by one. According to the present invention, the method to count semiconductor chips is able to reduce errors in measurement.

Description

반도체칩 카운팅 방법{Method for counting semiconductor chip}TECHNICAL FIELD The present invention relates to a method for counting semiconductor chips,

본 발명은 반도체칩 카운팅 방법으로서, 웨이퍼에 형성된 반도체칩을 카운팅하는 반도체칩 카운팅 방법에 관한 것이다.The present invention relates to a semiconductor chip counting method, and more particularly, to a semiconductor chip counting method for counting semiconductor chips formed on a wafer.

웨이퍼에는 동일한 전기회로를 지닌 반도체 칩이 적게는 수만개에서 수백만개까지 밀집되어 있으며, 반도체 칩이 개별적으로 작동할 수 있기 위해서는 웨이퍼를 각 칩별로 분리시키는 공정이 필요하다.On the wafer, semiconductor chips having the same electric circuit are densely packed from several tens to several millions, and in order that the semiconductor chips can be operated individually, a process of separating the wafers by each chip is required.

웨이퍼는 FAB(Fabrication) 공정을 마친 후 패키지 공정으로 진행되기 전에는 통상 원판 형상을 하고 있으며, 웨이퍼에 형성되는 각각의 반도체칩은 경계슬롯을 가지며 이웃한 반도체칩과 구분되어 있다.Before a wafer is subjected to a FAB (Fabrication) process and before proceeding to a packaging process, the wafer is generally in the form of a disk, and each semiconductor chip formed on the wafer has a boundary slot and is separated from neighboring semiconductor chips.

따라서 웨이퍼에 형성된 반도체칩의 갯수를 카운터한 후 이를 사용하여야 한다.Therefore, the number of semiconductor chips formed on the wafer must be counted before use.

이러한 웨이퍼의 반도체칩에 대한 카운터를 위해서 도 1과 같이 웨이퍼 상부에 조명을 설치하고 고가의 전용 카메라를 이용하여 칩 카운터를 수행하였다.As shown in FIG. 1, a counter is mounted on the upper part of the wafer and a chip counter is performed using an expensive dedicated camera.

그러나 이러한 종래의 방법은 조명으로 인해 웨이퍼에서의 빛의 산란이 발생하게 되고 이로 인하여 측정 오차가 발생되는 문제가 있다. 또한 정상적인 형상을 가지는 반도체칩만을 카운팅하는데 한계를 가지는 문제가 있다.However, such a conventional method has a problem that scattering of light occurs in the wafer due to illumination, and measurement error is caused thereby. Further, there is a problem in that there is a limit in counting only semiconductor chips having a normal shape.

한국공개특허 10-10-2016-0118047Korean Patent Publication No. 10-10-2016-0118047

본 발명의 기술적 과제는 반도체칩 카운팅에 대한 측정 오차를 줄이도록 하는 반도체칩 카운팅 시스템을 제공하는데 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a semiconductor chip counting system that reduces measurement errors for semiconductor chip counting.

본 발명의 실시 형태는 조명기가, 복수개의 반도체칩이 형성된 웨이퍼를 향해 백색조명을 조사하는 백색조명 조사 과정; 스캐너가, 백색조명이 비추어진 웨이퍼를 촬영한 후, 반도체칩이 위치하지 않은 웨이퍼의 배경 영역을 검정색으로 보정한 웨이퍼 이미지를 생성하는 웨이퍼 이미지 생성 과정; 이미지 분석 처리기가, 상기 웨이퍼 이미지에서 1픽셀씩 이동해가면서, 검정색이 아닌 이미지가 나타나면 반도체칩 형상을 판독하는 반도체칩 형상 판독 과정; 상기 이미지 분석 처리기가, 상기 반도체칩 형상 판독을 통하여 판독한 반도체칩 형상에 따라서 정상 반도체칩 형상 또는 비정상 반도체칩 형상으로 결정하는 반도체칩 형상 판단 과정; 및 상기 이미지 분석 처리기가, 판독한 반도체칩 형상이 정상 반도체칩 형상인 경우, 웨이퍼 상에 형성된 반도체칩의 개수를 '1'증가시켜 카운팅하는 카운팅 과정;을 포함할 수 있다.An embodiment of the present invention relates to a method of manufacturing a semiconductor device, the method comprising: a white light illumination process in which an illuminator irradiates white light toward a wafer on which a plurality of semiconductor chips are formed; A wafer image generating step of generating a wafer image in which a scanner corrects a background area of a wafer on which a semiconductor chip is not located, after the white image of the wafer is imaged; A semiconductor chip shape reading step of reading the shape of the semiconductor chip when an image other than black is displayed as the image analysis processor moves from the wafer image by one pixel; Wherein the image analysis processor determines a normal semiconductor chip shape or an abnormal semiconductor chip shape according to a shape of the semiconductor chip read through the reading of the shape of the semiconductor chip; And a counting step of counting the number of semiconductor chips formed on the wafer by '1' when the image analysis processor reads the semiconductor chip in a normal semiconductor chip shape.

상기 백색조명 조사 과정은, 명도와 조도를 각각 100으로 된 스캔설정 상태에서 백색조명을 조사하여, 반도체칩이 위치하지 않은 웨이퍼의 배경 영역이 흰색으로 보이도록 할 수 있다.The white light illumination process may illuminate the white light in a scan setting state in which the lightness and the illuminance are respectively set to 100 so that the background area of the wafer on which the semiconductor chip is not positioned may appear white.

상기 웨이퍼 이미지 생성 과정은, 흰색으로 보이는 웨이퍼의 배경 영역을 검정색으로 보정하여 웨이퍼 이미지를 생성할 수 있다.The wafer image generation process may generate a wafer image by correcting the background area of the wafer, which is visible in white, to black.

상기 반도체칩 형상 판독 과정은, 검정색이 아닌 이미지의 물체가 나타나면, 상기 물체의 테두리를 따라 돌면서 반도체칩 형상을 생성할 수 있다.The semiconductor chip shape reading process may generate a semiconductor chip shape while moving along the rim of the object when an object of a non-black image appears.

상기 반도체칩 형상 판단 과정은, 상기 물체의 테두리의 모서리각이 설정된 임계각 이상인 경우 모서리로 판단하며, 상기 모서리가 4개 이상인 경우 정상 반도체칩 형상으로 판단하며, 상기 모서리가 4개 미만인 경우 비정상 반도체칩 형상으로 판단할 수 있다.The semiconductor chip shape determination step may be determined as an edge when the corner angle of the rim of the object is equal to or greater than a predetermined critical angle, and is determined as a normal semiconductor chip shape when the edge has four or more edges. When the edge is less than four, .

상기 임계각은, 20°임을 특징으로 할 수 있다.The critical angle may be 20 [deg.].

상기 반도체칩 형상 판단 과정은, 판독되는 반도체칩 형상의 면적이 설정한 최소값보다 작거나, 또는 설정한 최대값보다 큰 경우, 비정상 반도체칩 형상으로 판단할 수 있다.The semiconductor chip shape determination process can be determined as an abnormal semiconductor chip shape when the area of the semiconductor chip shape to be read is smaller than the set minimum value or larger than the set maximum value.

본 발명의 실시 형태에 따르면 반도체칩 카운팅에 대한 측정 오차를 줄일 수 있다.According to the embodiment of the present invention, it is possible to reduce the measurement error for the semiconductor chip counting.

도 1은 기존의 반도체칩 카운팅 장치를 도시한 그림.
도 2 내지 도 4는 반도체칩 제조 단계를 단계별로 도시한 단면도.
도 5는 본 발명의 실시예에 따른 반도체칩 카운팅 장치의 구성도.
도 6은 본 발명의 실시예에 따른 조명기와 스캐너의 제품 사진.
도 7은 본 발명의 실시예에 따른 반도체칩 카운팅 방법을 도시한 플로차트.
도 8은 본 발명의 실시예에 따라 배경 영역이 검정색으로 보정되는 웨이퍼 이미지를 도시한 그림.
도 9는 본 발명의 실시예에 따라 스캔 방향을 도시한 그림.
도 10은 본 발명의 실시예에 따라 판독되는 반도체 형상의 테두리를 표시하는 그림.
도 11은 본 발명의 실시예에 따라 최종적으로 카운팅된 이미지와 이를 확대한 이미지를 도시한 사진.1 is a view showing a conventional semiconductor chip counting apparatus.
FIGS. 2 to 4 are sectional views showing steps of manufacturing a semiconductor chip.
5 is a configuration diagram of a semiconductor chip counting apparatus according to an embodiment of the present invention.
6 is a photograph of a product of a fixture and a scanner according to an embodiment of the present invention.
7 is a flowchart illustrating a semiconductor chip counting method according to an embodiment of the present invention.
8 is a diagram illustrating a wafer image in which the background area is corrected to black in accordance with an embodiment of the present invention.
FIG. 9 is a view showing a scanning direction according to an embodiment of the present invention; FIG.
Figure 10 is a diagram illustrating a border of a semiconductor feature to be read in accordance with an embodiment of the present invention;
11 is a photograph showing a finally counted image and an enlarged image thereof according to an embodiment of the present invention.

이하, 본 발명의 장점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은, 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것으로, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 또한, 본 발명을 설명함에 있어 관련된 공지 기술 등이 본 발명의 요지를 흐리게 할 수 있다고 판단되는 경우 그에 관한 자세한 설명은 생략하기로 한다.BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention, and how to achieve them, will be apparent from the following detailed description of embodiments thereof taken in conjunction with the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the exemplary embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete and will fully convey the concept of the invention to those skilled in the art. And the present invention is only defined by the scope of the claims. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail.

웨이퍼에는 동일한 전기회로를 지닌 반도체 칩이 적게는 수만개에서 수백만개까지 밀집되어 있으며, 반도체 칩이 개별적으로 작동할 수 있기 위해서는 웨이퍼를 각 칩별로 분리시키는 공정이 필요하다.On the wafer, semiconductor chips having the same electric circuit are densely packed from several tens to several millions, and in order that the semiconductor chips can be operated individually, a process of separating the wafers by each chip is required.

웨이퍼는 FAB(Fabrication) 공정을 마친 후 패키지 공정으로 진행되기 전에는 통상 원판 형상을 하고 있으며, 원판형의 웨이퍼는 칩으로 제품화하기에는 부적합한 두께를 지니고 있다.The wafer has a disk shape before the FAB (Fabrication) process and before the packaging process, and the disk-shaped wafer has a thickness not suitable for commercialization as a chip.

통상 연삭되기 전의 웨이퍼 상태에서는 그 두께가 대략 25mil~30mil로 패키징하기에는 두껍기 때문에 웨이퍼를 원하는 두께, 일례로 약 7mil로 가공, 패키지 공정시 본딩되는 칩의 방열성을 향상시키기 위해 웨이퍼 뒷면에 대한 연삭을 실시하게 된다.Since the thickness of the wafer before grinding is about 25 mil to 30 mil, it is thick for packaging. Therefore, the wafer is processed to a desired thickness, for example, about 7 mil, and the back surface of the wafer is ground to improve the heat dissipation property of the chip bonded during the packaging process. .

도 2 내지 도 4에는 종래 반도체 제조공정 중 웨이퍼를 칩단위로 개별화시킴에 있어서, DBG(Dicing Before Grinding) 방식을 채택한 웨이퍼를 도시하였다.FIGS. 2 to 4 show wafers employing a DBG (Dicing Before Grinding) method for individualizing wafers in units of chips in a conventional semiconductor manufacturing process.

도 2를 참조하면, 웨이퍼(1)는 칩단위로 개별화시킬 경계부위에 소망하는 칩의 두께만큼 미리 절단되어 다수의 경계슬롯(1a)이 형성되어 있다. 상기 경계슬롯(1a)을 형성하는 방법은 블레이드를 사용하여 기계적으로 할 수도 있고, 에칭공정으로 일부만 식각시킬 수 도 있다. 이와 같이 미리 절단(pre-sawing)된 웨이퍼(1)의 표면에 도 3에 도시한 바와 같이 백 그라인딩(back grinding)시 표면의 오염을 방지하기 위하여 보호용 테이프(3)를 부착한다.Referring to FIG. 2, the wafer 1 is previously cut by a desired chip thickness at a boundary portion to be individualized in units of chips, and a plurality of boundary slots 1a are formed. The method of forming the boundary slot 1a may be mechanically performed using a blade, or may be partially etched by an etching process. As shown in FIG. 3, the protective tape 3 is attached to the surface of the wafer 1 that has been pre-sawed in advance in order to prevent contamination of the surface during back grinding.

상기와 같이 보호 테이프(3)가 부착된 웨이퍼(1)의 뒷면을 갈아내는 공정을 B/G(Back Grinding)이라 하는바, 상기 B/G 공정에 의해 웨이퍼(1)를 연삭해나가면, 웨이퍼의 절단면, 즉 경계슬롯(1a)의 하단면까지 도달했을 때 웨이퍼(1)의 각 칩(2)들이 서로 분리되게 된다.As described above, the process of grinding the wafer 1 with the protective tape 3 is referred to as B / G (Back Grinding). When the wafer 1 is ground by the B / G process, The chips 2 of the wafer 1 are separated from each other when reaching the cutting face of the wafer 1, that is, the lower end face of the boundary slot 1a.

도 4는 상술한 과정을 거쳐 개별화된 칩(2)들이 보호 테이프(3)에 부착되어 있는 상태를 도시한 도면이다. 이와 같이 개별화된 칩(2)으로 구성된 웨이퍼(1)를 마운팅한 후 보호 테이프(3)를 분리하면, 각각의 칩들이 패키지 공정으로 진행된다.4 is a view showing a state in which the individual chips 2 are attached to the protective tape 3 through the above-described process. When the protective tape 3 is detached after mounting the wafer 1 composed of the individual chips 2 as described above, each chip proceeds to the packaging process.

도 2 는 도 4의 단면도에서 'A' 부분을 확대도시한 것으로, 전술한 공정에 의해 개별화된 칩과 칩의 경계인 경계슬롯(1a)을 도시한 단면도이다.FIG. 2 is an enlarged view of an 'A' portion in the sectional view of FIG. 4, and is a cross-sectional view showing a boundary slot 1a that is a boundary between a chip and a chip which is individualized by the above-described process.

이와 같이, 원판형의 웨이퍼는 복수개의 칩들이 경계슬롯(1a)을 가지며 배열되어 있는데, 본 발명은 이러한 경계슬롯(1a)을 파악하여 웨이퍼에 형성된 반도체칩의 개수를 파악하도록 한다. 이하 도 5 내지 도 11과 함께 상술한다.As described above, in the disk-shaped wafer, a plurality of chips are arranged with the boundary slots 1a. In the present invention, the number of the semiconductor chips formed on the wafer is grasped by grasping the boundary slots 1a. 5 to 11 will be described below in detail.

도 5는 본 발명의 실시예에 따른 반도체칩 카운팅 장치의 구성도이며, 도 6은 본 발명의 실시예에 따른 조명기와 스캐너의 제품 사진이다.FIG. 5 is a configuration diagram of a semiconductor chip counting apparatus according to an embodiment of the present invention, and FIG. 6 is a photograph of a product of a fixture and a scanner according to an embodiment of the present invention.

본 발명의 반도체칩 카운팅 장치는, 도 5에 도시한 바와 같이 조명기(100), 스캐너(200), 및 이미지 분석 처리기(300)를 포함할 수 있다.The semiconductor chip counting device of the present invention may include an illuminator 100, a scanner 200, and an image analysis processor 300, as shown in Fig.

조명기(100)는, 복수개의 반도체칩이 형성된 웨이퍼를 향해 백색조명을 조사한다. 명도와 조도를 각각 100으로 설정된 스캐너에 백색조명을 조사하여, 반도체칩이 위치하지 않은 웨이퍼의 배경 영역이 흰색으로 보이도록 한다. 상술하면, 도 6에 도시한 바와 같이 카운팅하고자 하는 웨이퍼를 스캐너(200)에 올리고 상단에서 백색 조명을 조사한다. 이때 백색 조명은 제품이 부착되어 있는 시트에서 빛이 발생하도록 하여 스캐너(200)에서 제품과 표면이 잘 구분되도록 하는 효과가 있다. 그리고 스캔을 진행할 때 조명의 명도와 조도를 각자 100으로 설정하여 반도체칩이 아닌 부분에 대해 흰색으로 처리되도록 한다. 이때 반도체칩이 형성된 웨이퍼가 스캔을 위한 평판 부분과 떨어져서 스캔의 정확도가 낮아지는 것을 방지하기 위해 상단에서 무게가 있는 아크릴로 눌러준다.The illuminator 100 irradiates white light toward a wafer on which a plurality of semiconductor chips are formed. White light is irradiated on a scanner having brightness and illuminance set to 100, respectively, so that the background area of the wafer on which the semiconductor chip is not positioned is white. In detail, as shown in FIG. 6, the wafer to be counted is placed on the scanner 200, and white light is irradiated at the upper end. At this time, the white light has an effect that light is generated in the sheet to which the product is attached, so that the product and the surface of the scanner 200 are well distinguished. When the scan is performed, the brightness and the illuminance of the illumination are set to 100, respectively, so that the non-semiconductor chip is treated as white. At this time, the wafer on which the semiconductor chip is formed is separated from the plate portion for scanning, and is pressed with acrylic having a weight at the top in order to prevent the accuracy of the scanning from being lowered.

스캐너(200)는, 백색조명이 비추어진 웨이퍼를 촬영한 후, 반도체칩이 위치하지 않은 웨이퍼의 배경 영역을 검정색으로 보정한 웨이퍼 이미지를 생성한다. 즉, 흰색으로 보이는 웨이퍼의 배경 영역을 검정색으로 보정하여 웨이퍼 이미지를 생성한다. 이는, 스캐너(200)에서 반도체칩을 카운트하면 이미지 배경의 백색 부분을 검정으로 조정하여 반도체칩이 더욱 잘 보이게 조정한 이미지를 생성하도록 하기 위함이다.The scanner 200 photographs a wafer illuminated with white light, and then generates a wafer image in which the background area of the wafer on which the semiconductor chip is not located is corrected to black. That is, the wafer image is generated by correcting the white background area of the wafer to black. This is because, when the semiconductor chip is counted in the scanner 200, the white part of the image background is adjusted to black so as to produce an image adjusted so that the semiconductor chip can be more easily seen.

이미지 분석 처리기(300)는, CPU와 같은 연산 처리 수단으로서, 데스크탑 PC, 서버 등이 해당될 수 있다. 따라서 이미지 분석 처리기(300)는, 하드웨어적으로는 통상적인 웹 서버와 동일한 구성을 가지며, 소프트웨어적으로는 C, C++, Java, Visual Basic, Visual C 등과 같은 다양한 형태의 언어를 통해 구현되어 여러 가지 기능을 하는 프로그램 모듈을 포함한다. 또한, 일반적인 서버용 하드웨어에 도스(dos), 윈도우(window), 리눅스(linux), 유닉스(unix), 매킨토시(macintosh) 등의 운영 체제에 따라 다양하게 제공되고 있는 웹 서버 프로그램을 이용하여 구현될 수 있으며, 대표적인 것으로는 윈도우 환경에서 사용되는 웹사이트(website), IIS(Internet Information Server)와 유닉스 환경에서 사용되는 CERN, NCSA, APPACH 등이 이용될 수 있다.The image analysis processor 300 may be a desktop PC, a server, or the like as an operation processing means such as a CPU. Therefore, the image analysis processor 300 has the same configuration as a typical web server in terms of hardware, and is implemented in various types of languages such as C, C ++, Java, Visual Basic, Visual C, And a program module which functions as a program module. In addition, it can be implemented using a web server program that is variously provided according to operating systems such as dos, window, linux, unix, and macintosh for general server hardware. Typical examples include a Web site used in a Windows environment, Internet Information Server (IIS), and CERN, NCSA, and APPACH used in a UNIX environment.

이미지 분석 처리기(300)는, 웨이퍼 이미지에서 1픽셀씩 이동해가면서, 검정색이 아닌 이미지가 나타나면 반도체칩 형상을 판독하는데, 보정된 웨이퍼 이미지에서 불필요한 영역(칩이 없는 영역)을 분석하는데 소요되는 시간을 감소시키기 위해 설정된 값에 따라 적정 위치(보편적으로 칩이 있는 위치)의 이미지영역만을 잘라서 해당 영역에서만 상단에서 하단으로 1 Pixel씩 이동하면서 좌우로도 1 Pixel 단위로 이동하며 Black이 아닌 이미지가 나타나면 모양 인식을 위한 이미지 분석을 진행한다. 처리가 완료된 최종이미지가 800x600의 Resolution일 경우 총 480,000 Pixel을 분석한다.The image analysis processor 300 reads the semiconductor chip shape when a non-black image is displayed while moving by one pixel in the wafer image, and calculates the time required for analyzing the unnecessary area (chip-free area) in the corrected wafer image Cut only the image area of the appropriate position (generally the position of the chip) according to the set value to reduce it, and move it by 1 pixel from top to bottom in the corresponding area only. Moving it to left and right by 1 pixel unit. Perform image analysis for recognition. If the final image is 800x600 resolution, analyze 480,000 pixels.

이미지 분석 처리기(300)는, 검정색이 아닌 이미지의 물체가 나타나면, 상기 물체의 테두리를 따라 돌면서 반도체칩 형상을 판독한다. 반도체칩 형상 판독을 통하여 판독한 반도체칩 형상에 따라서 정상 반도체칩 형상 또는 비정상 반도체칩 형상으로 결정한다. When an object of an image other than black is displayed, the image analysis processor 300 reads the shape of the semiconductor chip along the rim of the object. The shape of the normal semiconductor chip or the shape of the abnormal semiconductor chip is determined according to the shape of the semiconductor chip read out through the reading of the shape of the semiconductor chip.

그리고, 판독한 반도체칩 형상이 정상 반도체칩 형상인 경우, 웨이퍼 상에 형성된 반도체칩의 개수를 '1'증가시켜 카운팅하게 된다. 이하 이미지 분석 처리하여 카운팅하는 과정들에 대하여 도 7과 함께 상술한다.When the read semiconductor chip shape is a normal semiconductor chip shape, the number of semiconductor chips formed on the wafer is increased by '1' and counted. Hereinafter, processes of image analysis processing and counting will be described in detail with reference to FIG.

도 7은 본 발명의 실시예에 따른 반도체칩 카운팅 방법을 도시한 플로차트이며, 도 8은 본 발명의 실시예에 따라 배경 영역이 검정색으로 보정되는 웨이퍼 이미지를 도시한 그림이며, 도 9는 본 발명의 실시예에 따라 스캔 방향을 도시한 그림이며, 도 10은 본 발명의 실시예에 따라 판독되는 반도체 형상의 테두리를 표시하는 그림이며, 도 11은 본 발명의 실시예에 따라 최종적으로 카운팅된 이미지와 이를 확대한 이미지를 도시한 사진이다.FIG. 7 is a flow chart illustrating a semiconductor chip counting method according to an embodiment of the present invention. FIG. 8 is a diagram illustrating a wafer image in which a background area is corrected to black according to an embodiment of the present invention. FIG. 10 is a view showing a frame of a semiconductor shape to be read according to an embodiment of the present invention, and FIG. 11 is a view illustrating a scan direction according to an embodiment of the present invention. And an enlarged image thereof.

본 발명의 반도체칩 카운팅 방법은, 도 7에 도시한 바와 같이 백색 조명 조사 과정(S710), 웨이퍼 이미지 생성 과정(S720), 반도체칩 형상 판독 과정(S730), 반도체칩 형상 판단 과정(S740), 및 카운팅 과정(S750)을 포함할 수 있다.7, the semiconductor chip counting method of the present invention includes a white light irradiation step S710, a wafer image generating step S720, a semiconductor chip shape reading step S730, a semiconductor chip shape determining step S740, And a counting process (S750).

백색조명 조사 과정(S710)은, 조명기(100)가, 복수개의 반도체칩이 형성된 웨이퍼를 향해 백색조명을 조사하는 과정이다. 명도와 조도를 각각 100으로 설정된 스캐너에 백색조명을 조사하여, 반도체칩이 위치하지 않은 웨이퍼의 배경 영역이 흰색으로 보이도록 한다. 카운팅하고자 하는 웨이퍼를 스캐너(200)에 올리고 상단에서 백색 조명을 조사한다. 이때 백색 조명은 제품이 부착되어 있는 시트에서 빛이 발생하도록 하여 스캐너(200)에서 제품과 표면이 잘 구분되도록 하는 효과가 있다. 그리고 스캔을 진행할 때 조명의 명도와 조도를 각자 100으로 설정하여 반도체칩이 아닌 부분에 대해 흰색으로 처리되도록 한다.The white illumination irradiation process S710 is a process in which the illuminator 100 irradiates white light toward a wafer on which a plurality of semiconductor chips are formed. White light is irradiated on a scanner having brightness and illuminance set to 100, respectively, so that the background area of the wafer on which the semiconductor chip is not positioned is white. The wafer to be counted is placed on the scanner 200 and white light is irradiated at the top. At this time, the white light has an effect that light is generated in the sheet to which the product is attached, so that the product and the surface of the scanner 200 are well distinguished. When the scan is performed, the brightness and the illuminance of the illumination are set to 100, respectively, so that the non-semiconductor chip is treated as white.

웨이퍼 이미지 생성 과정(S720)은, 스캐너(200)가, 백색조명이 비추어진 웨이퍼를 촬영한 후, 반도체칩이 위치하지 않은 웨이퍼의 배경 영역을 검정색으로 보정한 웨이퍼 이미지를 생성하는 과정이다. 즉, 흰색으로 보이는 웨이퍼의 배경 영역을 도 8에 도시한 바와 같이 검정색으로 보정하여 웨이퍼 이미지를 생성한다. 이는, 스캐너(200)에서 반도체칩을 카운팅하면 이미지 배경의 백색 부분을 검정으로 조정하여 반도체칩이 더욱 잘 보이게 조정한 이미지를 생성하도록 하기 위함이다.The wafer image generating process S720 is a process in which the scanner 200 generates a wafer image in which the background area of the wafer on which the semiconductor chip is not positioned is corrected to black after the wafer is photographed with white light. That is, a wafer image is generated by correcting the background area of the wafer, which is seen in white, to black as shown in FIG. This is because, when the semiconductor chip is counted by the scanner 200, the white part of the image background is adjusted to black so as to generate an image adjusted to make the semiconductor chip more visible.

반도체칩 형상 판독 과정(S730)은, 이미지 분석 처리기(300)가 웨이퍼 이미지에서 1픽셀씩 이동해가면서, 반도체칩 형상을 판독한다. 즉, 도 9에 도시한 바와 같이, 상단에서 하단으로 1 Pixel씩 이동하면서 좌우로도 1 Pixel 단위로 이동하며 Black이 아닌 이미지가 나타나면 형상 판독을 한다.The semiconductor chip shape reading process (S730) reads the semiconductor chip shape while the image analysis processor 300 moves by one pixel in the wafer image. That is, as shown in FIG. 9, the image is shifted by 1 pixel from the upper side to the lower side while shifting in 1 pixel unit to the left and right, and the image is read when an image other than black is displayed.

검정색이 아닌 이미지가 나타나면 반도체칩 형상을 판독하는데, 검정색이 아닌 이미지의 물체가 나타나면, 물체의 테두리를 따라 돌면서 반도체칩 형상을 생성한다. 검정색이 아닌 이미지가 나타날 경우 도 10에 도시한 바와 같이 해당 물체의 주변을 돌면서 테두리를 색으로 그려내어 반도체칩 형상을 생성한다.When a non-black image is displayed, the shape of the semiconductor chip is read. If an object other than black is displayed, the semiconductor chip shape is generated while moving along the edge of the object. When an image other than black is displayed, as shown in FIG. 10, a periphery of the object is rotated while a frame is drawn in a color to generate a semiconductor chip shape.

참고로, 웨이퍼 이미지에서 1픽셀씩 이동해가면서, 검정색이 아닌 이미지가 나타나면 반도체칩 형상을 판독하는데, 보정된 웨이퍼 이미지에서 불필요한 영역(칩이 없는 영역)을 분석하는데 소요되는 시간을 감소시키기 위해 설정된 값에 따라 적정 위치(보편적으로 칩이 있는 위치)의 이미지영역만을 잘라서 해당 영역에서만 상단에서 하단으로 1 Pixel씩 이동하면서 좌우로도 1 Pixel 단위로 이동하며 Black이 아닌 이미지가 나타나면 반도체칩 모양 인식을 위한 이미지 분석을 진행한다. 처리가 완료된 최종이미지가 800x600의 Resolution일 경우 총 480,000 Pixel을 분석한다.For reference, when a non-black image is displayed while moving by one pixel from the wafer image, the semiconductor chip shape is read, and the set value is set to reduce the time required for analyzing the unnecessary area (chip free area) in the corrected wafer image , Only the image area of the proper position (the position where the chip is located) is cut off, and the image is shifted by 1 pixel from the upper side to the lower side only in the corresponding area. Proceed with image analysis. If the final image is 800x600 resolution, analyze 480,000 pixels.

반도체칩 형상 판단 과정(S740)은, 이미지 분석 처리기(300)가, 반도체칩 형상 판독을 통하여 판독한 반도체칩 형상에 따라서 정상 반도체칩 형상 또는 비정상 반도체칩 형상으로 결정한다. 물체의 테두리의 모서리각이 설정된 임계각 이상인 경우 모서리로 판단하며, 상기 모서리가 4개 이상인 경우 정상 반도체칩 형상으로 판단하며, 상기 모서리가 4개 미만인 경우 비정상 반도체칩 형상으로 판단할 수 있다. 여기서 임계각은, 20°임을 특징으로 한다. In the semiconductor chip shape determination process (S740), the image analysis processor (300) determines the normal semiconductor chip shape or the abnormal semiconductor chip shape according to the shape of the semiconductor chip read out through reading the shape of the semiconductor chip. If the edge angle of the edge of the object is equal to or greater than the set critical angle, it is determined as an edge. If the edge has four or more edges, it is determined as normal semiconductor chip. Here, the critical angle is 20 [deg.].

따라서 검정색이 아닌 이미지가 나타날 경우 해당 물체의 주변을 돌면서 테두리를 색으로 그려내는데, 이때 각도가 20°이상 꺾이는 경우를 모서리로 인식하고 모서리가 4개 이상일 때 정상적인 반도체칩이라고 인식한다. Therefore, when a non-black image is displayed, the edge is drawn as a color by turning around the object. In this case, when the angle is more than 20 degrees, the edge is recognized as an edge.

이밖에 판독되는 반도체칩 형상의 면적이 설정한 최소값(Minimun)보다 작은 경우 정상 반도체칩이 아닌 비정상 반도체칩 형상으로 판단한다. 이는, 파티클(particle)을 칩으로 인식하는 것을 방지하기 위하여 반도체칩의 면적이 최소값(Minimun)보다 작은 경우 정상 반도체칩이 아닌 비정상 반도체칩 형상으로 판단하는 것이다.In addition, when the area of the semiconductor chip to be read is smaller than the set minimum value (Minimun), it is judged to be an abnormal semiconductor chip shape instead of the normal semiconductor chip. This is because if the area of the semiconductor chip is smaller than the minimum value in order to prevent the particle from being recognized as a chip, it is judged to be an abnormal semiconductor chip shape instead of a normal semiconductor chip.

또한 판독되는 반도체칩 형상의 면적이 설정한 최대값(Maximum)보다 큰 경우, 정상 반도체칩이 아닌 비정상 반도체칩 형상으로 판단한다. 이는, 이물질을 반도체칩으로 인식하는 것을 방지하기 위하여 반도체칩 형상의 면적이 설정한 최대값(Maximum)보다 큰 경우, 정상 반도체칩이 아닌 비정상 반도체칩 형상으로 판단하는 것이다.When the area of the semiconductor chip shape to be read is larger than the maximum value (Maximum) set, it is judged to be an abnormal semiconductor chip shape instead of the normal semiconductor chip. In order to prevent foreign matter from being recognized as a semiconductor chip, when the area of the shape of the semiconductor chip is larger than a predetermined maximum value, it is judged to be an abnormal semiconductor chip shape instead of a normal semiconductor chip.

카운팅 과정(S750)은, 이미지 분석 처리기(300)가, 판독한 반도체칩 형상이 정상 반도체칩 형상인 경우, 웨이퍼 상에 형성된 반도체칩의 개수를 '1'증가시켜 카운팅한다. 즉, 테두리를 그리면서 시작점에 다시 도착할 경우 1개의 반도체칩으로 카운트 된다. 따라서 위의 과정과 조건을 통해 최소 100um 크기까지의 칩까지 측정을 할 수 있다. 참고로, 최종적으로 카운팅된 이미지와 이를 확대한 이미지는 도 11과 같다.In the counting process S750, the image analysis processor 300 increments the number of semiconductor chips formed on the wafer by 1 when the read semiconductor chip shape is the normal semiconductor chip shape. In other words, when the edge is drawn again at the start point, it is counted as one semiconductor chip. Therefore, it is possible to measure up to a chip size of at least 100 μm through the above process and conditions. For reference, the finally counted image and the enlarged image are shown in FIG.

상술한 본 발명의 설명에서의 실시예는 여러가지 실시가능한 예중에서 당업자의 이해를 돕기 위하여 가장 바람직한 예를 선정하여 제시한 것으로, 이 발명의 기술적 사상이 반드시 이 실시예만 의해서 한정되거나 제한되는 것은 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 다양한 변화와 변경 및 균등한 타의 실시예가 가능한 것이다.The embodiments of the present invention described above are selected and presented in order to facilitate the understanding of those skilled in the art from a variety of possible examples. The technical idea of the present invention is not necessarily limited to or limited to these embodiments Various changes, modifications, and other equivalent embodiments are possible without departing from the spirit of the present invention.

S710:백색조명 조사 과정
S720:웨이퍼 이미지 생성 과정
S730:반도체칩 형상 판독 과정
S740:반도체칩 형상 판단 과정
S750:카운팅 과정S710: White illumination survey process
S720: Wafer image creation process
S730: Semiconductor chip shape reading process
S740: Semiconductor chip shape determination process
S750: Counting process

Claims (7)

조명기가, 복수개의 반도체칩이 형성된 웨이퍼를 향해 백색조명을 조사하는 백색조명 조사 과정;
스캐너가, 백색조명이 비추어진 웨이퍼를 촬영한 후, 반도체칩이 위치하지 않은 웨이퍼의 배경 영역을 검정색으로 보정한 웨이퍼 이미지를 생성하는 웨이퍼 이미지 생성 과정;
이미지 분석 처리기가, 상기 웨이퍼 이미지에서 1픽셀씩 이동해가면서, 검정색이 아닌 이미지가 나타나면 반도체칩 형상을 판독하는 반도체칩 형상 판독 과정-상기 반도체칩 형상 판독 과정은 검정색이 아닌 이미지의 물체가 나타나면, 상기 물체의 테두리를 따라 돌면서 상기 테두리를 색으로 그려내어 반도체칩 형상을 생성함-;
상기 이미지 분석 처리기가, 상기 반도체칩 형상 판독을 통하여 판독한 반도체칩 형상에 따라서 정상 반도체칩 형상 또는 비정상 반도체칩 형상으로 결정하는 반도체칩 형상 판단 과정; 및
상기 이미지 분석 처리기가, 판독한 반도체칩 형상이 정상 반도체칩 형상인 경우, 웨이퍼 상에 형성된 반도체칩의 개수를 '1'증가시켜 카운팅하는 카운팅 과정을 포함하되,
상기 백색조명 조사 과정 전에,
칩 단위로 개별화시킬 경계부위에 칩의 두께만큼 미리 절단하여 웨이퍼에 다수의 경계슬롯을 형성하는 과정;
상기 경계슬롯이 형성된 웨이퍼에 보호용 테이프를 부착하는 과정; 및
상기 보호용 테이프가 부착된 웨이퍼의 뒷면을 글라인딩하여 상기 경계슬롯의 하단면에서 웨이퍼의 각 칩들이 서로 분리되도록 하는 과정을 포함하는
반도체칩 카운팅 방법.
A white light illumination process in which the illuminator irradiates white light toward a wafer on which a plurality of semiconductor chips are formed;
A wafer image generating step of generating a wafer image in which a scanner corrects a background area of a wafer on which a semiconductor chip is not located, after the white image of the wafer is imaged;
A semiconductor chip shape reading step of reading an image of a semiconductor chip when an image other than black is displayed while the image analysis processor moves by one pixel in the wafer image; Creating a semiconductor chip shape by drawing the border in a color while rotating along an edge of an object;
Wherein the image analysis processor determines a normal semiconductor chip shape or an abnormal semiconductor chip shape according to a shape of the semiconductor chip read through the reading of the shape of the semiconductor chip; And
Wherein the image analysis processor counts the number of semiconductor chips formed on the wafer by 1 when the read semiconductor chip has a normal semiconductor chip shape,
Before the white illumination irradiation process,
Forming a plurality of boundary slots in the wafer by cutting the wafer at a boundary portion to be individualized in units of chips in advance by a thickness of a chip;
Attaching a protective tape to the wafer on which the boundary slot is formed; And
And gliding the back surface of the wafer to which the protective tape is attached to separate each chip of the wafer from the bottom surface of the boundary slot
Semiconductor chip counting method.
청구항 1에 있어서, 상기 백색조명 조사 과정은,
명도와 조도를 각각 100으로 설정된 스캐너에 백색조명을 조사하여, 반도체칩이 위치하지 않은 웨이퍼의 배경 영역이 흰색으로 보이도록 함을 특징으로 하는 반도체칩 카운팅 방법.
The method according to claim 1,
And a white light is irradiated to a scanner having brightness and illuminance set to 100, respectively, so that the background area of the wafer on which the semiconductor chip is not positioned is made white.
청구항 2에 있어서, 상기 웨이퍼 이미지 생성 과정은,
흰색으로 보이는 웨이퍼의 배경 영역을 검정색으로 보정하여 웨이퍼 이미지를 생성함을 특징으로 하는 반도체칩 카운팅 방법.
The method of claim 2,
Wherein the wafer image is generated by correcting the background area of the wafer, which is visible in white, to black.
삭제delete 청구항 1에 있어서, 상기 반도체칩 형상 판단 과정은,
상기 물체의 테두리의 모서리각이 설정된 임계각 이상인 경우 모서리로 판단하며, 상기 모서리가 4개 이상인 경우 정상 반도체칩 형상으로 판단하며, 상기 모서리가 4개 미만인 경우 비정상 반도체칩 형상으로 판단함을 특징으로 하는 반도체칩 카운팅 방법.
The method according to claim 1,
Wherein the semiconductor chip is determined to be an edge if the edge angle of the edge of the object is equal to or greater than the set critical angle and is determined as a normal semiconductor chip shape when the edge has four or more edges and is determined to be an abnormal semiconductor chip shape if the edge is less than four edges. Chip counting method.
청구항 5에 있어서, 상기 임계각은,
20°임을 특징으로 하는 반도체칩 카운팅 방법.
6. The apparatus of claim 5,
Lt; RTI ID = 0.0 > 20. ≪ / RTI >
청구항 1에 있어서, 상기 반도체칩 형상 판단 과정은,
판독되는 반도체칩 형상의 면적이 설정한 최소값보다 작거나, 또는 설정한 최대값보다 큰 경우, 비정상 반도체칩 형상으로 판단함을 특징으로 하는 반도체칩 카운팅 방법.The method according to claim 1,
And judging the shape of an abnormal semiconductor chip when the area of the semiconductor chip shape to be read is smaller than the set minimum value or larger than the set maximum value.
KR1020170172974A 2017-12-15 2017-12-15 Method for counting semiconductor chip KR101972745B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170172974A KR101972745B1 (en) 2017-12-15 2017-12-15 Method for counting semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170172974A KR101972745B1 (en) 2017-12-15 2017-12-15 Method for counting semiconductor chip

Publications (1)

Publication Number Publication Date
KR101972745B1 true KR101972745B1 (en) 2019-04-25

Family

ID=66281901

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170172974A KR101972745B1 (en) 2017-12-15 2017-12-15 Method for counting semiconductor chip

Country Status (1)

Country Link
KR (1) KR101972745B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363304A (en) * 2003-06-04 2004-12-24 Toshiba Corp Method and apparatus for testing semiconductor device
JP2006049868A (en) * 2004-07-05 2006-02-16 Matsushita Electric Ind Co Ltd Image forming method of component
KR20140018465A (en) * 2012-07-30 2014-02-13 한미반도체 주식회사 Semiconductor package inspection apparatus and inspection method thereof
US20160118047A1 (en) 2008-10-06 2016-04-28 International Business Machines Corporation Method and system for using conversational biometrics and speaker identification/verification to filter voice streams

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363304A (en) * 2003-06-04 2004-12-24 Toshiba Corp Method and apparatus for testing semiconductor device
JP2006049868A (en) * 2004-07-05 2006-02-16 Matsushita Electric Ind Co Ltd Image forming method of component
US20160118047A1 (en) 2008-10-06 2016-04-28 International Business Machines Corporation Method and system for using conversational biometrics and speaker identification/verification to filter voice streams
KR20140018465A (en) * 2012-07-30 2014-02-13 한미반도체 주식회사 Semiconductor package inspection apparatus and inspection method thereof

Similar Documents

Publication Publication Date Title
EP2316127B1 (en) Method and system for detecting micro-cracks in wafers
US8428337B2 (en) Apparatus for detecting micro-cracks in wafers and method therefor
CN103471512B (en) A kind of glass plate width detecting system based on machine vision
US20130202188A1 (en) Defect inspection method, defect inspection apparatus, program product and output unit
TW201337839A (en) Segmentation for wafer inspection
SG188094A1 (en) High resolution edge inspection
TW201925757A (en) Broadband wafer defect detection system and broadband wafer defect detection method
JP2010181328A (en) Device, program and method for inspecting surface of solar battery wafer
KR101972745B1 (en) Method for counting semiconductor chip
TWI713083B (en) Wafer singulation process control
EP2351073A1 (en) Apparatus for detecting micro-cracks in wafers and method therefor
TW201339572A (en) Apparatus and method for detecting defects in device
EP3951843A1 (en) Inspection device and inspection method
KR101963110B1 (en) Apparatus and method for cutting a wafer that is substantially covered by an opaque material
JP2013063490A (en) Cutting apparatus and cutting method
KR101358370B1 (en) Semiconductor package inspection apparatus and inspection method thereof
JP4634250B2 (en) Image recognition method and apparatus for rectangular parts
JP2009008396A (en) Inspection device and inspection method
CN106158683A (en) Method for detecting wafer
CN114299049A (en) Detection method and device, electronic equipment and storage medium
KR101564287B1 (en) Apparatus and method for inspecting wafer using light
JP2019096151A (en) Image analyzer, image analysis method, and image analysis program
CN111037127B (en) Screening system for wafer to be subjected to laser cutting and laser cutting device
JP5533086B2 (en) Outline detection apparatus and outline detection method
KR102304313B1 (en) Detecting apparatus for transparent film

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant