KR101960378B1 - Apparatus for deposition - Google Patents

Apparatus for deposition Download PDF

Info

Publication number
KR101960378B1
KR101960378B1 KR1020120074546A KR20120074546A KR101960378B1 KR 101960378 B1 KR101960378 B1 KR 101960378B1 KR 1020120074546 A KR1020120074546 A KR 1020120074546A KR 20120074546 A KR20120074546 A KR 20120074546A KR 101960378 B1 KR101960378 B1 KR 101960378B1
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor layer
oxide semiconductor
chamber
transfer chamber
Prior art date
Application number
KR1020120074546A
Other languages
Korean (ko)
Other versions
KR20140008592A (en
Inventor
이기조
최종률
백정웅
정승우
최훈
변상근
이재정
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120074546A priority Critical patent/KR101960378B1/en
Publication of KR20140008592A publication Critical patent/KR20140008592A/en
Application granted granted Critical
Publication of KR101960378B1 publication Critical patent/KR101960378B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67184—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the presence of more than one transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 증착 장비 및 이를 이용한 산화물 박막 트랜지스터의 제조 방법에 관한 것으로, 별도의 열 처리 장비를 이용하지 않고 증착 장비에 구비된 전자 빔(Electron Beam) 장치를 통해 산화물 반도체층에 열 처리 공정(Annealing Process)을 실시함으로써, 제조 공정을 단순화하고 제조 비용을 절감할 수 있는 증착 장비 및 이를 이용한 산화물 박막 트랜지스터의 제조 방법에 관한 것으로, 본 발명의 증착 장비는 기판이 투입되는 로더 및 상기 기판을 배출하는 언로더; 상기 로더로부터 상기 기판을 이송하는 제 1 트랜스퍼 챔버; 상기 제 1 트랜스퍼 챔버를 통해 투입된 상기 기판 상에 산화물 반도체층을 증착하는 스퍼터링 챔버; 및 전자 빔(Electron Beam) 장치를 구비하여, 상기 스퍼터링 챔버에서 배출된 상기 기판을 상기 언로더로 이송함과 동시에 상기 산화물 반도체층을 열 처리하는 제 2 트랜스퍼 챔버를 포함한다.The present invention relates to a deposition apparatus and a method of manufacturing an oxide thin film transistor using the same, and in which an oxide semiconductor layer is annealed through an electron beam apparatus provided in a deposition apparatus, The present invention relates to a deposition apparatus and a method of manufacturing an oxide thin film transistor using the deposition apparatus. The deposition apparatus includes a loader into which a substrate is charged, Unloader; A first transfer chamber for transferring the substrate from the loader; A sputtering chamber for depositing an oxide semiconductor layer on the substrate introduced through the first transfer chamber; And an electron beam device, and a second transfer chamber for transferring the substrate discharged from the sputtering chamber to the unloader and heat-treating the oxide semiconductor layer.

Description

증착 장비{APPARATUS FOR DEPOSITION}[0001] APPARATUS FOR DEPOSITION [0002]

본 발명은 증착 장비에 관한 것으로, 별도의 열 처리 장비를 이용하지 않고 증착 장비에서 산화물 반도체층을 열 처리함으로써, 제조 공정을 단순화하고 제조 비용을 절감할 수 있는 증착 장비 및 이를 이용한 산화물 박막 트랜지스터의 제조 방법에 관한 것이다.The present invention relates to a deposition apparatus, and more particularly, to a deposition apparatus capable of simplifying a manufacturing process and reducing manufacturing cost by thermally treating an oxide semiconductor layer in a deposition apparatus without using a separate thermal processing apparatus, and an oxide thin film transistor And a manufacturing method thereof.

박막 트랜지스터(Thin Film Transistor; TFT)는 다양한 응용 분야에 이용되며, 특히 디스플레이 분야에서 스위칭 및 구동 소자로 이용된다. 일반적으로, 비정질 실리콘 박막 트랜지스터(a-Si TFT)는 디스플레이의 구동 및 스위칭 소자로 사용되며, 저가의 비용으로 2m가 넘는 대형 기판 상에 균일하게 형성될 수 있는 소자로써 현재 가장 널리 쓰인다.Thin film transistors (TFTs) are used in various applications, and in particular, as switching and driving devices in the display field. In general, an amorphous silicon thin film transistor (a-Si TFT) is used as a driving and switching device of a display, and is widely used today as an element which can be uniformly formed on a large substrate over 2 m at low cost.

그러나, 디스플레이의 대형화 및 고화질화 추세에 따라 박막 트랜지스터의 성능 역시 고성능이 요구되어, 이동도 0.5cm2/Vs수준의 기존의 비정질 실리콘 박막 트랜지스터보다 높은 이동도를 갖는 다결정 실리콘 박막 트랜지스터(Poly-Si TFT)가 제안되었다.However, due to the trend toward larger and higher-resolution displays, the performance of the thin film transistor is also required to be high, and a polycrystalline silicon TFT having a mobility higher than that of the conventional amorphous silicon thin film transistor having a mobility of 0.5 cm 2 / ) Was proposed.

다결정 실리콘 박막 트랜지스터는 수십에서 수백 cm2/Vs의 높은 이동도를 갖기 때문에, 비정질 실리콘 박막 트랜지스터에서 실현하기 힘들었던 고화질 디스플레이에 적용할 수 있다. 또한, 다결정 실리콘 박막 트랜지스터는 비정질 실리콘 박막 트랜지스터에 비해 소자 특성 열화 문제가 매우 적다. 그러나, 다결정 실리콘 박막 트랜지스터는 비정질 실리콘 박막 트랜지스터에 비해 제조 공정이 복잡하며, 제조 장비의 한계 및 균일도 불량과 같은 기술적인 문제로 인해 현재까지는 1m가 넘는 대형 기판에 형성하기 어렵다.Polycrystalline silicon thin film transistors because they have hundreds of cm movement of the high-2 / Vs even in several tens, can be applied to high-definition displays difficult to realize in the amorphous silicon thin film transistor. In addition, the polycrystalline silicon thin film transistor has a very small problem of deterioration of the device characteristics compared with the amorphous silicon thin film transistor. However, a polycrystalline silicon thin film transistor is complicated in manufacturing process compared to an amorphous silicon thin film transistor, and due to a technical problem such as limitations and unevenness in manufacturing equipment, it is difficult to form on a large substrate exceeding 1 m so far.

이에 따라, 최근에는 비정질 실리콘 박막 트랜지스터의 장점과 다결정 실리콘 박막 트랜지스터의 장점을 모두 지닌 산화물 박막 트랜지스터가 제안되었다. 산화물 박막 트랜지스터는 산화물 반도체층을 갖는 박막 트랜지스터로, 비정질 실리콘 박막 트랜지스터보다 높은 이동도 및 낮은 누설전류 특성의 장점을 갖는다. 더욱이, 다결정 실리콘 박막 트랜지스터 등과 같이 결정화 공정을 갖는 박막 트랜지스터는 대면적화 될수록 결정화 공정 시 균일도가 떨어져 대면적화에 불리하나, 산화물 박막 트랜지스터는 대면적화에 유리하다.Accordingly, recently, an oxide thin film transistor having both the merits of an amorphous silicon thin film transistor and the advantages of a polycrystalline silicon thin film transistor has been proposed. The oxide thin film transistor is a thin film transistor having an oxide semiconductor layer, and has an advantage of high mobility and low leakage current characteristic than an amorphous silicon thin film transistor. Furthermore, as a thin film transistor having a crystallization process such as a polycrystalline silicon thin film transistor becomes larger in size, uniformity is lowered in the crystallization process, which is disadvantageous in size reduction. However, the oxide thin film transistor is advantageous in large area.

도시하지는 않았으나, 일반적인 산화물 박막 트랜지스터의 제조 방법은 다음과 같다.Although not shown, a general method of manufacturing an oxide thin film transistor is as follows.

먼저, 기판 상에 게이트 전극을 형성하고 게이트 전극을 덮도록 기판 전면에 게이트 절연막을 형성한다. 그리고, 게이트 절연막 상에 산화물 반도체층을 형성하고, 산화물 반도체층 상에 식각 차단층(Etch Stop Layer; ESL)을 형성한다. 이어, 식각 차단층 상에 소스, 드레인 전극을 형성하고, 소스, 드레인 전극 상에 보호층을 형성한 후, 보호층을 선택적으로 제거하여 드레인 전극을 노출시키는 드레인 콘택홀을 형성한다. 그리고, 드레인 콘택홀을 통해 드레인 전극과 접속하는 화소 전극을 형성한다.First, a gate electrode is formed on a substrate, and a gate insulating film is formed on the entire surface of the substrate so as to cover the gate electrode. Then, an oxide semiconductor layer is formed on the gate insulating film, and an etch stop layer (ESL) is formed on the oxide semiconductor layer. Then, source and drain electrodes are formed on the etch stop layer, a protective layer is formed on the source and drain electrodes, and then a protective layer is selectively removed to form a drain contact hole exposing the drain electrode. Then, the pixel electrode connected to the drain electrode through the drain contact hole is formed.

이 때, 산화물 반도체층은 게이트 전극 및 게이트 절연막이 형성된 기판을 증착 장비에 투입하여 게이트 절연막 전면에 금속 산화물을 증착하여 산화물 반도체층을 형성한 후, 산화물 반도체층이 형성된 기판을 증착 장비에서 배출하여 이를 패터닝하여 형성된다. 일반적으로 산화물 반도체층의 안정화를 위해 산화물 반도체층을 패터닝하기 열 처리 공정(Annealing Process)을 실시하며, 열 처리 공정은 증착 장비에서 배출된 기판을 열 처리 장비에 투입하여 진행된다.At this time, the oxide semiconductor layer is formed by depositing a gate electrode and a substrate on which a gate insulating film is formed in a deposition apparatus to deposit a metal oxide on the entire surface of the gate insulating film to form an oxide semiconductor layer, and then the substrate on which the oxide semiconductor layer is formed is discharged from the deposition equipment And is patterned. In general, an annealing process is performed to pattern the oxide semiconductor layer to stabilize the oxide semiconductor layer, and the heat treatment process is performed by injecting the substrate discharged from the deposition equipment into the heat treatment equipment.

따라서, 증착 장비에서 배출된 기판이 열 처리 장비에 투입되기 전, 산화물 반도체층이 대기 중에 노출되어, 대기 중의 수분이 산화물 반도체층에 유입된다. 이에 따라, 산화물 반도체층을 갖는 산화물 박막 트랜지스터의 전기적 특성이 저하되는 문제점이 발생한다.Therefore, before the substrate discharged from the deposition equipment is put into the heat treatment equipment, the oxide semiconductor layer is exposed to the atmosphere, and moisture in the atmosphere flows into the oxide semiconductor layer. As a result, the electric characteristics of the oxide thin film transistor having the oxide semiconductor layer are deteriorated.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 별도의 열 처리 장비를 구비하지 않고 증착 장비에 구비된 전자 빔(Electron Beam) 장치를 통해 산화물 반도체층에 열 처리 공정(Annealing Process)을 실시함으로써, 제조 공정을 단순화하고 제조 비용을 절감할 수 있는 산화물 박막 트랜지스터의 제조 장비 및 이를 이용한 산화물 박막 트랜지스터의 제조 방법을 제공하는데, 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and it is an object of the present invention to provide a method of manufacturing a semiconductor device in which an annealing process is performed on an oxide semiconductor layer through an electron beam apparatus provided in a deposition apparatus, The present invention provides an apparatus for manufacturing an oxide thin film transistor, which can simplify a manufacturing process and reduce manufacturing cost, and a method for manufacturing an oxide thin film transistor using the same.

상기와 같은 목적을 달성하기 위한 본 발명의 증착 장비는 기판이 투입되는 로더 및 상기 기판을 배출하는 언로더; 상기 로더로부터 상기 기판을 이송하는 제 1 트랜스퍼 챔버; 상기 제 1 트랜스퍼 챔버를 통해 투입된 상기 기판 상에 산화물 반도체층을 증착하는 스퍼터링 챔버; 및 전자 빔(Electron Beam) 장치를 구비하여, 상기 스퍼터링 챔버에서 배출된 상기 기판을 상기 언로더로 이송함과 동시에 상기 산화물 반도체층을 열 처리하는 제 2 트랜스퍼 챔버를 포함한다.According to an aspect of the present invention, there is provided a deposition apparatus comprising: a loader into which a substrate is charged; A first transfer chamber for transferring the substrate from the loader; A sputtering chamber for depositing an oxide semiconductor layer on the substrate introduced through the first transfer chamber; And an electron beam device, and a second transfer chamber for transferring the substrate discharged from the sputtering chamber to the unloader and heat-treating the oxide semiconductor layer.

상기 기판을 상기 로더, 제 1 트랜스퍼 챔버, 스퍼터링 챔버, 제 2 트랜스퍼 챔버 및 언로더로 이송시키는 이송 수단을 더 포함한다.And transfer means for transferring the substrate to the loader, the first transfer chamber, the sputtering chamber, the second transfer chamber and the unloader.

상기 전자 빔 장치는 상기 제 2 트랜스퍼 챔버에 고정되어, 상기 이송 수단을 통해 이동하는 상기 기판 상에 형성된 상기 산화물 반도체층에 전자 빔을 조사한다.The electron beam apparatus is fixed to the second transfer chamber, and irradiates the electron beam to the oxide semiconductor layer formed on the substrate moving through the transfer means.

상기 열 처리는 200℃ ~ 700℃의 온도에서 이루어진다.The heat treatment is performed at a temperature of 200 ° C to 700 ° C.

상기 제 1 트랜스퍼 챔버는 중진공 상태를 고진공 상태로 변화시키며, 제 2 트랜스퍼 챔버는 고진공 상태를 중진공 상태로 변화시킨다.The first transfer chamber changes a middle vacuum state to a high vacuum state, and the second transfer chamber changes a high vacuum state to a medium vacuum state.

상기 로더와 제 1 트랜스퍼 챔버 사이에 구비된 제 1 버퍼 챔버; 및 상기 제 2 트랜스퍼 챔버와 언로더 사이에 구비된 제 2 버퍼 챔버를 더 포함한다.A first buffer chamber provided between the loader and the first transfer chamber; And a second buffer chamber provided between the second transfer chamber and the unloader.

상기 제 1 버퍼 챔버는 대기압 상태를 중진공 상태로 변화시키며, 제 2 버퍼 챔버는 중진공 상태를 대기압 상태로 변화시킨다.The first buffer chamber changes the atmospheric pressure state to the medium vacuum state, and the second buffer chamber changes the medium vacuum state to the atmospheric pressure state.

또한, 동일 목적을 달성하기 위한 본 발명의 산화물 박막 트랜지스터의 제조 방법은 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극을 덮도록 상기 기판 전면에 게이트 절연막을 형성하는 단계; 스퍼터링 챔버 및 상기 스퍼터링 챔버에 인접하여 전자 빔 장치를 구비한 트랜스퍼 챔버를 포함하는 증착 장비를 이용하여 상기 스퍼터링 챔버에서 상기 게이트 절연막 상에 산화물 반도체층을 형성하고, 상기 트랜스퍼 챔버에서 상기 산화물 반도체층을 열 처리 하는 단계; 상기 산화물 반도체층 상에 식각 차단층을 형성하는 단계; 상기 식각 차단층 상에 소스, 드레인 전극을 형성하는 단계; 상기 소스, 드레인 전극 상에 형성되며, 상기 드레인 전극을 노출시키는 보호층을 형성하는 단계; 및 상기 보호층을 선택적으로 제거하여 노출된 상기 드레인 전극과 접속되도록 상기 보호층 상에 화소 전극을 형성하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of fabricating an oxide thin film transistor including: forming a gate electrode on a substrate; Forming a gate insulating film on the entire surface of the substrate so as to cover the gate electrode; An oxide semiconductor layer is formed on the gate insulating film in the sputtering chamber using a deposition apparatus including a sputtering chamber and a transfer chamber having an electron beam device adjacent to the sputtering chamber, Heat treating; Forming an etch stop layer on the oxide semiconductor layer; Forming source and drain electrodes on the etch stop layer; Forming a protective layer on the source and drain electrodes, the protective layer exposing the drain electrode; And selectively removing the protective layer to form a pixel electrode on the protective layer so as to be connected to the exposed drain electrode.

상기 전자 빔 장치는 상기 트랜스퍼 챔버에 고정되어, 이송 수단을 통해 이동하는 상기 기판 상에 형성된 상기 산화물 반도체층에 전자 빔을 조사한다.The electron beam apparatus is fixed to the transfer chamber and irradiates the electron beam to the oxide semiconductor layer formed on the substrate moving through the transfer means.

상기 열 처리는 200℃ ~ 700℃의 온도에서 이루어진다.The heat treatment is performed at a temperature of 200 ° C to 700 ° C.

상기와 같은 본 발명의 증착 장비 및 이를 이용한 산화물 박막 트랜지스터의 제조 방법은 다음과 같은 효과가 있다.The deposition apparatus of the present invention and the method of fabricating the oxide thin film transistor using the same have the following effects.

첫째, 증착 장비에 열 처리 수단을 구비하여 별도의 열 처리 장비를 구비하지 않아, 장비 사용에 대한 비용을 절감하고 수율을 향상시킬 수 있다. 특히, 스퍼터링 챔버에서 배출된 기판을 이송하는 트랜스퍼 챔버에 전자 빔(Electron Beam) 장치를 구비함으로써, 이동하는 기판 상에 전자 빔을 조사하는 것만으로 산화물 반도체층의 열 처리를 수행할 수 있다.First, since the deposition equipment is provided with the heat treatment means, no separate heat treatment equipment is provided, thereby reducing the cost of equipment use and improving the yield. In particular, by providing an electron beam device in a transfer chamber for transferring a substrate discharged from a sputtering chamber, thermal treatment of the oxide semiconductor layer can be performed by irradiating an electron beam onto a moving substrate.

둘째, 증착 장비에서 금속 산화물을 증착하여 산화물 반도체층을 형성하는 공정 및 열 처리 공정을 연속으로 진행하여 공정 시간을 단축하며, 산화물 반도체층을 형성한 후 열 처리 공정을 진행하기 위해 기판이 대기 중에 노출되는 것을 방지할 수 있다. 따라서, 대기 중의 수분이 산화물 반도체층에 유입되어 산화물 박막 트랜지스터의 전기적 특성이 저하되는 것을 방지할 수 있다.Secondly, in order to shorten the process time by continuously performing the process of forming the oxide semiconductor layer and the heat treatment process by depositing the metal oxide in the deposition equipment, and after the oxide semiconductor layer is formed, It is possible to prevent exposure. Therefore, it is possible to prevent the moisture in the atmosphere from flowing into the oxide semiconductor layer and deteriorating the electrical characteristics of the oxide thin film transistor.

셋째, 기판 상부에서 전자 빔을 조사하여 산화물 반도체층을 열 처리 함으로써, 산화물 반도체층의 표면에만 열 처리를 수행할 수 있다.Thirdly, heat treatment can be performed only on the surface of the oxide semiconductor layer by irradiating an electron beam on the substrate to heat-treat the oxide semiconductor layer.

도 1은 본 발명의 증착 장비의 구성도.
도 2는 본 발명의 산화물 박막 트랜지스터의 제조 단계를 나타낸 순서도.
도 3a 내지 도 3h는 본 발명의 산화물 박막 트랜지스터의 공정 단면도.1 is a configuration diagram of a deposition apparatus according to the present invention;
FIG. 2 is a flow chart showing steps of manufacturing an oxide thin film transistor of the present invention. FIG.
3A to 3H are process sectional views of an oxide thin film transistor of the present invention.

이하, 본 발명의 증착 장비 및 이를 이용한 산화물 박막 트랜지스터의 제조 방법을 구체적으로 설명하면 다음과 같다.Hereinafter, a deposition apparatus of the present invention and a method of manufacturing an oxide thin film transistor using the same will be described in detail.

도 1은 본 발명의 증착 장비의 구성도이다.1 is a configuration diagram of a deposition apparatus according to the present invention.

도 1과 같이, 본 발명의 증착 장비는 로더(10), 로더(10)에 연결된 제 1 버퍼 챔버(12), 제 1 버퍼 챔버(12)에 연결된 제 1 트랜스퍼 챔버(14), 제 1 트랜스퍼 챔버(14)에 연결되어 증착을 수행하는 스퍼터링 챔버(16), 스퍼터링 챔버(16)에 연결된 제 2 트랜스퍼 챔버(18), 제 2 트랜스퍼 챔버(18)에 연결된 제 2 버퍼 챔버(20) 및 제 2 버퍼 챔버(20)에 연결된 언로더(22)를 포함하며, 각 챔버 사이에는 게이트 밸브(30)가 형성되며, 게이트 밸브(30)는 각 챔버를 서로 밀봉한다.1, the deposition equipment of the present invention includes a loader 10, a first buffer chamber 12 connected to the loader 10, a first transfer chamber 14 connected to the first buffer chamber 12, A second transfer chamber 18 connected to the sputtering chamber 16, a second buffer chamber 20 connected to the second transfer chamber 18, and a second transfer chamber 18 connected to the second transfer chamber 18. The sputtering chamber 16 is connected to the chamber 14 to perform deposition, 2 buffer chamber 20 and a gate valve 30 is formed between the chambers and the gate valve 30 seals each chamber with respect to each other.

기판은 이송 수단을 따라 일렬로 배치된 로더(10), 제 1 버퍼 챔버(12), 제 1 트랜스퍼 챔버(14), 스퍼터링 챔버(16), 제 2 트랜스퍼 챔버(18), 제 2 버퍼 챔버(20) 및 언로더(22)로 이송되며, 로더(10)와 언로더(22)는 서로 다른 곳에 위치하여 인라인으로 증착이 가능하다.The substrate is transferred to a first buffer chamber 12, a first transfer chamber 14, a sputtering chamber 16, a second transfer chamber 18, a second buffer chamber (not shown) 20 and the unloader 22, and the loader 10 and the unloader 22 are located at different places and can be deposited in-line.

특히, 제 1, 제 2 버퍼 챔버(12, 20)는 스퍼터링 챔버(16) 내부를 항상 진공 상태로 유지하기 위한 것이다. 구체적으로, 기판이 스퍼터링 챔버(16)로 이동될 때마다 스퍼터링 챔버(16)의 내부가 노출되면 스퍼터링 챔버(16) 내부의 압력에 변화가 생겨, 증착 품질이 저하될 수 있다. 따라서, 제 1, 제 2 버퍼 챔버(12, 20)는 각각 제 1 트랜스퍼 챔버(14)와 제 2 트랜스퍼 챔버(18)를 통해 스퍼터링 챔버(16)와 연결된다.In particular, the first and second buffer chambers 12 and 20 are for keeping the inside of the sputtering chamber 16 always in a vacuum state. Specifically, when the inside of the sputtering chamber 16 is exposed each time the substrate is moved to the sputtering chamber 16, there is a change in the pressure inside the sputtering chamber 16, and the quality of the deposition may deteriorate. Thus, the first and second buffer chambers 12 and 20 are connected to the sputtering chamber 16 through the first transfer chamber 14 and the second transfer chamber 18, respectively.

이에 따라, 기판의 전달을 위해 제 1 버퍼 챔버(12)와 제 1 트랜스퍼 챔버(14) 사이의 게이트 밸브(30)가 열릴 때, 제 1 트랜스퍼 챔버(14)와 스퍼터링 챔버(16) 사이의 게이트 밸브(30)는 잠긴 상태를 유지하므로, 스퍼터링 챔버(16)는 대기압 상태에 노출되지 않는다. 마찬가지로, 기판의 전달을 위해 제 2 트랜스퍼 챔버(18)와 제 2 버퍼 챔버(20) 사이의 게이트 밸브(30)가 열릴 때, 스퍼터링 챔버(16)와 제 2 트랜스퍼 챔버(18) 사이의 게이트 밸브(30)는 잠긴 상태를 유지하므로, 스퍼터링 챔버(16)는 고진공 상태를 유지할 수 있다. Thereby, when the gate valve 30 between the first buffer chamber 12 and the first transfer chamber 14 is opened for transfer of the substrate, the gate between the first transfer chamber 14 and the sputtering chamber 16 The valve 30 remains locked, so that the sputtering chamber 16 is not exposed to the atmospheric pressure state. Similarly, when the gate valve 30 between the second transfer chamber 18 and the second buffer chamber 20 is opened for transfer of the substrate, the gate valve 30 between the sputtering chamber 16 and the second transfer chamber 18 is opened, The sputtering chamber 30 remains in a locked state, so that the sputtering chamber 16 can maintain a high vacuum state.

상기와 같은 본 발명의 증착 장비의 구동은 다음과 같다.The deposition apparatus of the present invention as described above is driven as follows.

먼저, 기판이 로더(10)로 인입된다. 이 때, 기판은 게이트 전극 및 게이트 절연막이 형성된 상태이다. 기판은 이송 수단을 따라 제 1 버퍼 챔버(12)로 이송된다. 제 1 버퍼 챔버(12)는 대기 상태와 진공 상태의 버퍼 역할을 하는 것으로, 제 1 버퍼 챔버(12)로 로더(10)의 기판이 이송되면 제 1 버퍼 챔버(12) 내부 기압이 대기압 상태에서 중진공(약 1Torr ~ 10-4Torr ) 상태가 되며, 중진공 상태로 기판을 제 1 트랜스퍼 챔버(14)로 이송한다.First, the substrate is drawn into the loader 10. At this time, the substrate is in a state in which the gate electrode and the gate insulating film are formed. The substrate is transferred to the first buffer chamber 12 along the transfer means. The first buffer chamber 12 serves as a buffer for the standby state and the vacuum state and when the substrate of the loader 10 is transferred to the first buffer chamber 12, (About 1 Torr to 10 -4 Torr), and the substrate is transferred to the first transfer chamber 14 in a medium vacuum state.

제 1 버퍼 챔버(12)로부터 스퍼터링 챔버(16)로 기판을 전달하는 제 1 트랜스퍼 챔버(14)는 스퍼터링 챔버(16)가 고진공 상태를 유지하도록 하기 위한 것으로 제 1 버퍼 챔버(12)로부터 기판이 이송되면 중진공 상태에서 고진공(약 10-4Torr 이하) 상태가 되며, 고진공 상태로 기판을 스퍼터링 챔버(16)로 이송한다.The first transfer chamber 14 for transferring the substrate from the first buffer chamber 12 to the sputtering chamber 16 is for allowing the sputtering chamber 16 to remain in a high vacuum state, (Not more than about 10 -4 Torr) in a medium vacuum state, and transfers the substrate to the sputtering chamber 16 in a high vacuum state.

스퍼터링 챔버(16)는 고진공 상태에서 기판 상에 금속 산화물을 증착하여, 기판 전면에 산화물 반도체층을 형성한다. 구체적으로, 외부 전원에 의해 발생된 플라즈마 상에서 아르곤(Ar) 등의 이온이 음전하의 타켓들에 고속으로 충돌하여, 타켓들의 원자가 외부로 튀어나가 게이트 절연막 상에 증착됨으로써 산화물 반도체층이 형성된다.The sputtering chamber 16 deposits a metal oxide on the substrate in a high vacuum state to form an oxide semiconductor layer on the entire surface of the substrate. Specifically, ions such as argon (Ar) collide with negative targets at high speed on a plasma generated by an external power source, atoms of targets are protruded to the outside and deposited on the gate insulating film to form an oxide semiconductor layer.

그리고, 산화물 반도체층이 형성된 기판을 스퍼터링 챔버(16)에서 배출하고, 제 2 트랜스퍼 챔버(18)로 기판을 이송한다. 이 때, 제 2 트랜스퍼 챔버(18)는 스퍼터링 챔버(16)와 제 2 버퍼 챔버(20) 사이의 기판을 이송하는 것으로, 스퍼터링 챔버(16)로부터 기판이 이송되면 고진공 상태에서 중진공 상태가 되며, 기판을 제 2 버퍼 챔버(20)로 이송한다.Then, the substrate on which the oxide semiconductor layer is formed is discharged from the sputtering chamber 16, and the substrate is transferred to the second transfer chamber 18. At this time, the second transfer chamber 18 transfers the substrate between the sputtering chamber 16 and the second buffer chamber 20, and when the substrate is transferred from the sputtering chamber 16, it becomes a vacuum state in a high vacuum state, And transfers the substrate to the second buffer chamber 20.

한편, 산화물 반도체층을 포함하는 산화물 박막 트랜지스터는 일반적으로 증착 장비에서 배출된 기판을 별도의 열 처리 장비에 투입하여, 산화물 반도체층에 열 처리를 수행함으로써, 박막 트랜지스터의 특성을 향상시킨다.Meanwhile, an oxide thin film transistor including an oxide semiconductor layer generally includes a substrate, which is discharged from a deposition apparatus, is put into a separate thermal processing apparatus and heat treatment is performed on the oxide semiconductor layer, thereby improving the characteristics of the thin film transistor.

그런데, 상기와 같은 방법은 증착 장비에서 배출된 기판이 열 처리 장비에 투입되기 전 산화물 반도체층이 대기 중에 노출되므로, 대기 중의 수분이 산화물 반도체층에 유입된다. 그리고, 이로 인해, 산화물 반도체층의 전기적 특성이 저하될 뿐만 아니라, 산화물 반도체층 상에 형성되는 식각 차단층, 소스 전극 및 드레인 전극과 산화물 반도체층의 접촉 특성이 저하되는 문제가 발생한다.However, in the above method, since the oxide semiconductor layer is exposed to the atmosphere before the substrate discharged from the deposition equipment is put into the heat treatment equipment, moisture in the atmosphere flows into the oxide semiconductor layer. As a result, not only the electrical characteristics of the oxide semiconductor layer are deteriorated but also the contact characteristics between the oxide semiconductor layer and the etch stop layer, the source electrode and the drain electrode formed on the oxide semiconductor layer are deteriorated.

따라서, 본 발명의 증착 장비는 증착 장비 내에 열 처리 수단을 구비하여, 열 처리 장비를 따로 구비하지 않아 장비 사용에 대한 비용을 절감할 수 있으며, 공정 시간을 단축함과 동시에 산화물 박막 트랜지스터의 전기적 특성이 저하되는 것을 방지할 수 있다.Therefore, the deposition equipment of the present invention is provided with a heat treatment means in the deposition equipment, so that it is possible to reduce the cost of using the equipment because no heat treatment equipment is provided, and the process time is shortened, Can be prevented from being lowered.

구체적으로, 본 발명의 증착 장비는 산화물 반도체층이 형성된 기판을 제 2 버퍼 챔버(20)로 이송하는 제 2 트랜스퍼 챔버(18)에 열 처리 수단을 구비한다. 이 때, 열 처리 수단으로써 전자 빔(Electron Beam) 장치를 구비한다.Specifically, the vapor deposition apparatus of the present invention includes a thermal processing unit in a second transfer chamber 18 for transferring a substrate on which an oxide semiconductor layer is formed to a second buffer chamber 20. At this time, an electron beam apparatus is provided as a heat treatment means.

전자 빔 장치는 전자 빔 발생부와 전자 빔 방출부를 포함한다. 전자 빔 발생부는 텅스텐 필라멘트를 가열하고 텅스텐 필라멘트에 음의 DC 전압을 인가하여 전자를 방출시키는 핫 필라멘트(Hot Filament) 방법, 차폐된 플라즈마를 만들어 플라즈마에서 전자를 뽑아 가속시키는 방법 등을 이용하여 전자 빔을 발생시킨다. 그리고, 이렇게 발생된 전자 빔은 전자 빔 방출부를 통해 산화물 반도체층 표면에 조사되어 산화물 반도체층을 열 처리한다.The electron beam apparatus includes an electron beam generator and an electron beam emitter. The electron beam generator includes a hot filament method in which a tungsten filament is heated and a negative DC voltage is applied to a tungsten filament to emit electrons, a method in which a shielded plasma is generated to extract electrons from a plasma, . The electron beam thus generated is irradiated to the surface of the oxide semiconductor layer through the electron beam emitting portion to heat-treat the oxide semiconductor layer.

이 때, 열 처리는 전자의 운동 에너지(eV)를 열 에너지로 변환시키는 것을 이용한다. 전자의 운동 에너지는 전자 1개가 1V의 전위로 가속하였을 때의 에너지를 의미하며, 1eV를 절대온도의 단위로 환산하면 11300K정도이다. 그런데, 전자의 질량이 매우 작으므로 산화물 반도체층의 열 처리 공정은 약 200℃ ~ 700℃ 정도에서 진행되며, 전자 빔의 밀도가 높을수록 산화물 반도체층이 받는 열이 높아진다.At this time, the heat treatment utilizes converting the kinetic energy (eV) of the electrons into heat energy. The kinetic energy of electrons means the energy when one electron accelerates to a potential of 1V, and it is about 11300K when 1eV is converted into an absolute temperature unit. However, since the mass of electrons is very small, the heat treatment process of the oxide semiconductor layer proceeds at about 200 ° C. to 700 ° C., and the higher the electron beam density, the higher the heat received by the oxide semiconductor layer.

특히, 기판은 이송 수단을 따라 제 2 트랜스퍼 챔버(18)에서 제 2 버퍼 챔버(20)로 이송되므로, 전자 빔 장치는 제 2 트랜스퍼 챔버(18)에 고정되어 있으며, 고정된 전자 빔 장치에서 방출되는 전자 빔이 이동하는 기판 상에 조사되어 산화물 반도체층을 스캔(Scan) 방식으로 열 처리 할 수 있다.In particular, since the substrate is transferred from the second transfer chamber 18 to the second buffer chamber 20 along the transfer means, the electron beam apparatus is fixed to the second transfer chamber 18, Is irradiated onto a moving substrate to heat-treat the oxide semiconductor layer by a scan method.

따라서, 상기와 같은 본 발명의 증착 장비는 증착 장비에 열 처리 수단을 구비하여 별도의 열 처리 장비를 구비하지 않아 장비 사용에 대한 비용을 절감할 수 있다. 또한, 하나의 증착 장비에서 산화물 반도체층의 증착 공정 및 열 처리 공정을 연속으로 진행하여 공정 시간을 단축하며, 증착 공정 후, 열 처리 공정을 진행하기 위해 기판이 대기 중에 노출되는 것을 방지함으로써, 대기 중의 수분이 산화물 반도체층에 유입되어 산화물 박막 트랜지스터의 전기적 특성이 저하되는 것을 방지할 수 있다.Therefore, the deposition apparatus of the present invention as described above can reduce the cost of using the apparatus because the deposition apparatus is provided with the heat processing means and does not have a separate heat processing apparatus. In addition, in one deposition apparatus, the deposition process and the heat treatment process of the oxide semiconductor layer are continuously performed to shorten the process time, and after the deposition process, the substrate is prevented from being exposed to the atmosphere in order to proceed with the heat treatment process, It is possible to prevent moisture in the oxide semiconductor layer from flowing into the oxide semiconductor layer and deteriorating the electrical characteristics of the oxide thin film transistor.

특히, 일반적인 열 처리 공정은 핫 플레이트와 같은 열 처리 장비를 이용하여 고온에서 열 처리하므로, 산화물 반도체층 뿐만 아니라 기판, 게이트 전극 및 게이트 절연막까지 고온에 노출된다. 그러나, 본 발명은 전자 빔을 이용하므로 산화물 반도체층 만이 전자 빔에 노출된다.Particularly, a general heat treatment process is subjected to heat treatment at a high temperature using a heat treatment equipment such as a hot plate, so that not only the oxide semiconductor layer but also the substrate, the gate electrode and the gate insulating film are exposed to high temperatures. However, since the present invention uses an electron beam, only the oxide semiconductor layer is exposed to the electron beam.

즉, 증착 장비에 열 처리 챔버를 추가로 구비하는 것이 아니라, 기판을 이송하는 트랜스퍼 챔버에 전자 빔 장치를 구비함으로써, 이동하는 기판 상에 전자 빔을 조사하는 것만으로 열 처리를 수행할 수 있다.That is, by providing the electron beam apparatus in the transfer chamber for transferring the substrate, the thermal processing can be performed by irradiating the moving substrate with the electron beam, instead of providing the thermal processing chamber additionally in the deposition equipment.

이어, 제 2 트랜스퍼 챔버(18)로부터 제 2 버퍼 챔버(20)로 기판이 이송되면, 제 2 버퍼 챔버(20)는 중진공 상태에서 대기압 상태가 되고, 기판은 대기압 상태에서 이송 수단을 따라 제 2 버퍼 챔버(20)로부터 언로더(22)로 이송된다.Subsequently, when the substrate is transferred from the second transfer chamber 18 to the second buffer chamber 20, the second buffer chamber 20 becomes atmospheric pressure state in the medium vacuum state, And is transferred from the buffer chamber 20 to the unloader 22.

한편, 도면에서는 하나의 스퍼터링 챔버를 도시하였으나, 증착 장비는 복수 개의 스퍼터링 챔버를 구비하여도 무방하다.Although one sputtering chamber is shown in the drawing, the deposition equipment may include a plurality of sputtering chambers.

이하, 첨부된 도면을 참조하여, 본 발명의 산화물 박막 트랜지스터의 제조 방법을 구체적으로 설명하면 다음과 같다.Hereinafter, a method of manufacturing an oxide thin film transistor of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 산화물 박막 트랜지스터의 공정 단계를 나타낸 순서도이며, 도 3a 내지 도 3h는 본 발명의 산화물 박막 트랜지스터의 공정 단면도이다.FIG. 2 is a flow chart showing the process steps of the oxide thin film transistor of the present invention, and FIGS. 3A to 3H are process sectional views of the oxide thin film transistor of the present invention.

먼저, 도 2 및 도 3a와 같이, 스퍼터링 방법으로 기판(100) 상에 게이트 금속층을 형성하고, 게이트 금속층을 패터닝하여 게이트 배선(미도시)과 게이트 전극(110a)을 형성(S5)한다. 이 때, 게이트 금속층은 알루미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 구리(Cu), 니켈(Ni), 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti), 백금(Pt), 탄탈(Ta) 등과 같은 저저항 불투명 도전 물질이거나, 인듐 틴 옥사이드(Indium Tin Oxide; ITO), 인듐 징크 옥사이드(Indium Zinc Oxide; IZO) 등과 같은 투명 도전 물질일 수 있다. 또한, 게이트 금속층은 상기와 같은 불투명 도전 물질과 투명 도전 물질이 적층된 다층 구조일 수도 있다.First, as shown in FIGS. 2 and 3A, a gate metal layer is formed on the substrate 100 by a sputtering method, and gate metal layers are patterned to form a gate wiring (not shown) and a gate electrode 110a (S5). At this time, the gate metal layer may be formed of any one of aluminum (Al), aluminum alloy (Al alloy), tungsten (W), copper (Cu), nickel (Ni), chromium (Cr), molybdenum (Mo), titanium Resistance opaque conductive material such as Pt or Pt or tantalum or a transparent conductive material such as indium tin oxide (ITO), indium zinc oxide (IZO), or the like. The gate metal layer may be a multi-layer structure in which the opaque conductive material and the transparent conductive material are stacked.

이어, 게이트 전극(110a)을 덮도록 기판(100) 전면에 실리콘 질화막(SiNx), 실리콘 산화막(SiOx) 등과 같은 물질로 게이트 절연막(110)을 형성(S10)한다. 이 때, 게이트 절연막(110)은 물리 기상 증착법(Physical Vapor Deposition; PVD), 화학 기상 증착법(Chemical Vapor Deposition; CVD) 등과 같은 기상 증착 방법으로 형성된다.Next, the gate insulating layer 110 is formed on the entire surface of the substrate 100 to cover the gate electrode 110a with a material such as a silicon nitride (SiNx) layer, a silicon oxide (SiOx) layer, or the like. At this time, the gate insulating layer 110 is formed by a vapor deposition method such as physical vapor deposition (PVD) or chemical vapor deposition (CVD).

그리고, 도 3b와 같이, 게이트 절연막(110) 전면에 금속 산화물을 증착하여 산화물 반도체층(120)을 형성(S15)한다. 이 때, 금속 산화물은 아연(Zn), 카드뮴(Cd), 갈륨(Ga), 인듐(In), 주석(Sn), 하프늄(Hf), 지르코늄(Zr) 등과 같은 금속을 적어도 하나 이상 포함하여 이루어져, 금속 산화물 비정질 실리콘에 비해 전하의 유효 이동도(Effective Mobility)가 커, 상기와 같은 금속 산화물을 반도체층으로 이용하는 산화물 박막 트랜지스터는 뛰어난 반도체 특성을 갖는다.Then, as shown in FIG. 3B, a metal oxide is deposited on the entire surface of the gate insulating layer 110 to form an oxide semiconductor layer 120 (S15). At this time, the metal oxide includes at least one metal such as zinc (Zn), cadmium (Cd), gallium (Ga), indium (In), tin (Sn), hafnium (Hf), zirconium , An effective mobility of charge is larger than that of a metal oxide amorphous silicon, and an oxide thin film transistor using such a metal oxide as a semiconductor layer has excellent semiconductor characteristics.

이 때, 산화물 반도체층(120)은 증착 장비의 스퍼터링 챔버에서 형성된다. 구체적으로, 외부 전원에 의해 발생된 플라즈마 상에서 아르곤(Ar) 등의 이온이 음전하의 타켓들에 고속으로 충돌하여, 타켓들의 원자가 외부로 튀어나가 게이트 절연막(110) 상에 증착됨으로써, 산화물 반도체층(120)이 형성된다.At this time, the oxide semiconductor layer 120 is formed in the sputtering chamber of the deposition equipment. Specifically, ions of argon (Ar) or the like collide with targets of negative charge at high speed on a plasma generated by an external power source, atoms of targets are protruded to the outside and deposited on the gate insulating layer 110, 120 are formed.

이어, 도 3c와 같이, 산화물 반도체층(120)에 열 처리 공정(Annealing Process)을 실시(S20)한다. 열 처리 공정은 산화물 반도체층(120)의 막질을 향상시키기 위한 것으로, 열 처리 공정을 통해 산화물 반도체층(120)의 그레인 사이즈와 결정성을 변화시켜, 고품질의 산화물 박막 트랜지스터를 제조할 수 있다.Next, as shown in FIG. 3C, an annealing process is performed on the oxide semiconductor layer 120 (S20). The heat treatment process is performed to improve the film quality of the oxide semiconductor layer 120 and can change the grain size and crystallinity of the oxide semiconductor layer 120 through a heat treatment process to produce a high quality oxide thin film transistor.

일반적인 산화물 박막 트랜지스터 제조 방법은 상술한 바와 같이, 증착 장비를 이용하여 산화물 반도체층(120)을 형성한 후, 게이트 전극(110a), 게이트 절연막(110) 및 산화물 반도체층(120)이 증착된 기판(100)을 추가로 구비된 열 처리 장비에 투입하여, 산화물 반도체층(120)에 열 처리 공정을 실시한다. A method of manufacturing a general oxide thin film transistor includes forming an oxide semiconductor layer 120 using a deposition apparatus and forming a gate electrode 110a, a gate insulating film 110 and an oxide semiconductor layer 120 on a substrate The oxide semiconductor layer 120 is subjected to a heat treatment process.

그런데, 상기와 같은 방법은 증착 장비에서 기판(100)을 배출시키고, 기판(100)을 다시 열 처리 장비에 투입하므로, 산화물 반도체층(120)이 대기 중에 노출되어, 대기 중의 수분이 산화물 반도체층(120)에 유입된다. 따라서, 산화물 반도체층(120)의 전기적 특성이 저하될 뿐만 아니라, 산화물 반도체층(120) 상에 형성되는 식각 차단층, 소스 전극 및 드레인 전극과 산화물 반도체층(120)의 접촉 특성이 저하되는 문제가 발생한다.However, since the substrate 100 is discharged from the deposition equipment and the substrate 100 is reused in the heat treatment equipment, the oxide semiconductor layer 120 is exposed to the atmosphere, (Not shown). Therefore, not only the electrical characteristics of the oxide semiconductor layer 120 are lowered but also the contact characteristics between the oxide semiconductor layer 120 and the etch stop layer, the source and drain electrodes and the oxide semiconductor layer 120 are reduced Lt; / RTI >

이에 따라, 본 발명의 산화물 박막 트랜지스터의 제조 방법은 상기와 같은 문제를 극복하기 위해, 산화물 반도체층(120)을 형성하는 증착 장비 내에 열 처리 수단을 구비한다. 이 때, 열 처리 수단은 전자 빔 장치로, 전자 빔 장치는 증착 장비의 트랜스퍼 챔버에 구비된다.Accordingly, in order to overcome the above-described problems, the method of manufacturing an oxide thin film transistor of the present invention includes a thermal processing unit in a deposition apparatus for forming the oxide semiconductor layer 120. At this time, the heat treatment means is provided in the electron beam apparatus and the electron beam apparatus is provided in the transfer chamber of the deposition equipment.

트랜스퍼 챔버는 스퍼터링 챔버에서 산화물 반도체층(120)이 형성된 기판(100)을 언로더로 이송하는 챔버로, 기판(100)은 트랜스퍼 챔버에 구비된 이송 수단 상에 안착되어 언로더로 이송되므로, 전자 빔 장치는 트랜스퍼 장비에 고정되어 있다. 그리고, 고정된 전자 빔 장치에서 방출되는 전자 빔이 이동하는 기판(100) 상에 조사되어 산화물 반도체층(120)을 스캔(Scan) 방식으로 열 처리 할 수 있다.The transfer chamber is a chamber for transferring the substrate 100 formed with the oxide semiconductor layer 120 in the sputtering chamber to the unloader. The substrate 100 is mounted on the transfer means provided in the transfer chamber and transferred to the unloader. The beam device is fixed to the transfer equipment. Then, the electron beam emitted from the fixed electron beam device is irradiated onto the moving substrate 100, and the oxide semiconductor layer 120 can be heat-processed by a scan method.

전자 빔 장치를 이용한 열 처리는 전자의 운동 에너지(eV)를 열 에너지로 변환시키는 것을 이용한다. 전자의 운동 에너지는 전자 1개가 1V의 전위로 가속하였을 때의 에너지를 의미하며, 1eV를 절대온도의 단위로 환산하면 11300K정도이다. 그런데, 전자의 질량이 매우 작으므로 산화물 반도체층(120)의 열 처리 공정은 약 200℃ ~ 700℃ 정도에서 진행되며, 전자 빔의 밀도가 높을수록 산화물 반도체층(120)이 받는 열이 높아진다.The heat treatment using the electron beam apparatus uses the conversion of the kinetic energy (eV) of the electrons into thermal energy. The kinetic energy of electrons means the energy when one electron accelerates to a potential of 1V, and it is about 11300K when 1eV is converted into an absolute temperature unit. Since the mass of electrons is very small, the heat treatment process of the oxide semiconductor layer 120 proceeds at about 200 ° C. to 700 ° C., and the higher the density of the electron beam, the higher the heat received by the oxide semiconductor layer 120.

특히, 일반적인 열 처리 공정은 핫 플레이트와 같은 열 처리 장비를 이용하여 고온에서 열 처리하므로, 산화물 반도체층(120)뿐만 아니라 기판(100), 게이트 전극(110a) 및 게이트 절연막(110)까지 고온에 노출된다. 그러나, 본 발명은 전자 빔을 이용하므로, 산화물 반도체층(120) 만이 전자 빔에 노출된다.Particularly, since the general heat treatment process is a heat treatment at a high temperature using a heat treatment equipment such as a hot plate, not only the oxide semiconductor layer 120 but also the substrate 100, the gate electrode 110a and the gate insulating film 110 are heated to a high temperature Exposed. However, since the present invention uses an electron beam, only the oxide semiconductor layer 120 is exposed to an electron beam.

따라서, 본 발명의 산화물 박막 트랜지스터의 제조 방법은 별도의 열 처리 장비를 구비하지 않고도, 산화물 반도체층(120)을 열 처리하여, 제조 공정을 단순화하고 제조 비용을 절감할 수 있을 뿐만 아니라, 산화물 반도체층(120)이 외부에 노출되는 것을 방지함으로써, 대기 중의 수분이 산화물 반도체층(120)에 유입되어 산화물 박막 트랜지스터의 전기적 특성이 저하되는 것을 방지할 수 있다.Therefore, the method of manufacturing an oxide thin film transistor of the present invention can heat-treat the oxide semiconductor layer 120 without any additional heat treatment equipment, simplify the manufacturing process and reduce the manufacturing cost, By preventing the layer 120 from being exposed to the outside, it is possible to prevent the moisture in the air from flowing into the oxide semiconductor layer 120 and deteriorating the electrical characteristics of the oxide thin film transistor.

이어, 도 3d와 같이, 열처리된 산화물 반도체층(120)을 게이트 전극(110a)에 대응되도록 패터닝한 후, 도 3e와 같이, 산화물 반도체층(120) 상에 식각 차단층(130)을 형성(S25)한다. 식각 차단층(130)은 SiO2, SiNx 등과 같은 물질로 형성되어, 후술할 소스, 드레인 전극을 패터닝할 때, 산화물 반도체층(120)이 손상받는 것을 방지하기 위한 것이다. 식각 차단층(130)은 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition; PECVD) 방법으로 형성하는 것이 바람직하다.3D, the heat-treated oxide semiconductor layer 120 is patterned to correspond to the gate electrode 110a, and then an etching barrier layer 130 is formed on the oxide semiconductor layer 120 as shown in FIG. 3E S25). The etching barrier layer 130 is formed of a material such as SiO 2 , SiNx, or the like to prevent the oxide semiconductor layer 120 from being damaged when patterning source and drain electrodes to be described later. The etching barrier layer 130 is preferably formed by a plasma enhanced chemical vapor deposition (PECVD) method.

그리고, 도 3f와 같이, 식각 차단층(130)을 포함하는 게이트 절연막(110) 전면에 데이터 금속층을 형성하고, 데이터 금속층을 패터닝하여, 소스, 드레인 전극(140a, 140b) 및 게이트 절연막(110)을 사이에 두고 게이트 배선(미도시)과 교차하는 데이터 배선(미도시)을 형성(S30)한다.3F, a data metal layer is formed on the entire surface of the gate insulating layer 110 including the etch stop layer 130 and the data metal layer is patterned to form the source and drain electrodes 140a and 140b and the gate insulating layer 110, (Not shown) intersecting gate wirings (not shown) are formed with a gap between them (S30).

구체적으로, 데이터 금속층은 습식 식각(Wet Etch) 방법 또는 건식 식각(Dry Etch) 방법으로 패터닝할 수 있다. 특히, 식각 차단층(130)이 식각액에 내산성이 없는 경우, 데이터 금속층을 식각 가스를 이용하는 건식 식각 방법으로 패터닝하는 것이 바람직하다.Specifically, the data metal layer may be patterned by a wet etch method or a dry etch method. In particular, when the etching barrier layer 130 is not acid resistant to the etching solution, it is preferable to pattern the data metal layer by a dry etching method using an etching gas.

이어, 도 3g와 같이, 소스, 드레인 전극(140a, 140b)을 덮도록 게이트 절연막(110) 전면에 보호막(150)을 형성(S35)한다. 보호막(150)은 무기 보호막 또는 유기 보호막이거나, 무기 보호막과 유기 보호막이 차례로 적층된 구조일 수 있다.3G, a protective film 150 is formed on the entire surface of the gate insulating film 110 so as to cover the source and drain electrodes 140a and 140b (S35). The protective layer 150 may be an inorganic protective layer or an organic protective layer, or may have a structure in which an inorganic protective layer and an organic protective layer are sequentially stacked.

그리고, 보호막(150)을 선택적으로 제거하여 드레인 전극(140b)을 노출시키는 드레인 콘택홀(150a)을 형성한 후, 도 3h와 같이, 드레인 콘택홀(150a)을 통해 드레인 전극(140b)과 접속하는 화소 전극(160)을 보호막(150) 상에 형성(S40)한다. 화소 전극(160)은 보호막(150) 전면에 틴 옥사이드(Tin Oxide; TO), 인듐 틴 옥사이드(Indium Tin Oxide; ITO), 인듐 징크 옥사이드(Indium Zinc Oxide; IZO) 등과 같은 투명 도전 물질을 형성하고, 마스크를 이용하여 투명 도전 물질을 패터닝하여 형성한다.The drain electrode 140b may be selectively removed to form a drain contact hole 150a to expose the drain electrode 140b and then connected to the drain electrode 140b through the drain contact hole 150a, The pixel electrode 160 is formed on the passivation layer 150 (S40). The pixel electrode 160 may be formed by forming a transparent conductive material such as tin oxide (ITO), indium tin oxide (ITO), indium zinc oxide (IZO), or the like on the entire surface of the passivation layer 150 , And a transparent conductive material is patterned using a mask.

즉, 상기와 같은 본 발명의 산화물 박막 트랜지스터의 제조 방법은 상술한 바와 같이, 산화물 반도체층(120)의 열 처리를 위해 추가로 열 처리 장비를 구비하지 않고, 증착 장비가 열 처리 수단을 구비하여, 전자 빔(Electron Beam)을 조사하여 산화물 반도체층(120)을 열 처리 한다. 이에 따라, 제조 공정을 단순화하고 제조 비용을 절감할 수 있다. 더욱이, 산화물 반도체층(120)이 대기 중에 노출되는 것을 방지함으로써, 대기 중의 수분이 산화물 반도체층(120)에 유입되어 산화물 박막 트랜지스터의 전기적 특성이 저하되는 것을 방지할 수 있다.That is, as described above, the method of manufacturing the oxide thin film transistor of the present invention as described above does not include the additional heat treatment equipment for the heat treatment of the oxide semiconductor layer 120, , And an electron beam (Electron Beam) is irradiated to heat the oxide semiconductor layer 120. Thus, the manufacturing process can be simplified and the manufacturing cost can be reduced. Furthermore, by preventing the oxide semiconductor layer 120 from being exposed to the atmosphere, it is possible to prevent the moisture in the atmosphere from flowing into the oxide semiconductor layer 120 and deteriorating the electrical characteristics of the oxide thin film transistor.

한편, 이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.While the present invention has been described in connection with what is presently considered to be the most practical and preferred embodiment, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the appended claims. Will be apparent to those of ordinary skill in the art.

10: 로더 12: 제 1 버퍼 챔버
14: 제 1 트랜스퍼 챔버 16: 스퍼터링 챔버
18: 제 2 트랜스퍼 챔버 20: 제 2 버퍼 챔버
22: 언로더 30: 게이트 밸브
100: 기판 110: 게이트 절연막
110a: 게이트 전극 120: 산화물 반도체층
130: 식각 차단층 140a: 소스 전극
140b: 드레인 전극 150: 보호층
150a: 드레인 콘택홀 160: 화소 전극
200: 전자 빔 장치10: loader 12: first buffer chamber
14: first transfer chamber 16: sputtering chamber
18: second transfer chamber 20: second buffer chamber
22: unloader 30: gate valve
100: substrate 110: gate insulating film
110a: gate electrode 120: oxide semiconductor layer
130: etching barrier layer 140a: source electrode
140b: drain electrode 150: protective layer
150a: drain contact hole 160: pixel electrode
200: electron beam device

Claims (10)

기판이 투입되는 로더 및 상기 기판을 배출하는 언로더;
상기 로더로부터 상기 기판을 이송하는 제 1 트랜스퍼 챔버;
상기 제 1 트랜스퍼 챔버를 통해 투입된 상기 기판 상에 산화물 반도체층을 증착하는 스퍼터링 챔버; 및
전자 빔(Electron Beam) 장치를 구비하여, 상기 스퍼터링 챔버에서 배출된 상기 기판을 상기 언로더로 이송함과 동시에 상기 산화물 반도체층을 열 처리하는 제 2 트랜스퍼 챔버;
상기 기판을 상기 로더, 제 1 트랜스퍼 챔버, 스퍼터링 챔버, 제 2 트랜스퍼 챔버 및 언로더로 이송시키는 이송 수단을 포함하고,
상기 로더와 제 1 트랜스퍼 챔버 사이에 구비된 제 1 버퍼 챔버;
상기 제 2 트랜스퍼 챔버와 언로더 사이에 구비된 제 2 버퍼 챔버를 구비하며,
상기 전자 빔 장치는 상기 제 2 트랜스퍼 챔버에 고정되고 상기 이송 수단에 의해 이동하는 기판상의 산화물 반도체층에 전자 빔을 스캔 방식으로 조사하여 열처리하고,
상기 산화물 반도체층의 열 처리는 200℃ ~ 700℃ 온도에서 이루어지고,
상기 제 1 트랜스퍼 챔버는 1Torr ~ 10-4Torr의 중진공 상태를 10-4Torr 이하 의 고진공 상태로 변화하여 고진공 상태로 상기 스퍼터링 챔버로 상기 기판을 이송하고, 상기 제 2 트랜스퍼 챔버는 고진공 상태를 중진공 상태로 변화시키고,
상기 제 1 버퍼 챔버는 대기압 상태를 중진공 상태로 변화하여 상기 제 1 트랜스퍼 챔버로 상기 기판을 이동시키며, 상기 제 2 버퍼 챔버는 중진공 상태를 대기압 상태로 변화시키는 것을 특징으로 하는 증착 장비.

A loader into which a substrate is inserted and an unloader which discharges the substrate;
A first transfer chamber for transferring the substrate from the loader;
A sputtering chamber for depositing an oxide semiconductor layer on the substrate introduced through the first transfer chamber; And
A second transfer chamber having an electron beam device for transferring the substrate discharged from the sputtering chamber to the unloader and heat treating the oxide semiconductor layer;
And transfer means for transferring the substrate to the loader, the first transfer chamber, the sputtering chamber, the second transfer chamber and the unloader,
A first buffer chamber provided between the loader and the first transfer chamber;
And a second buffer chamber provided between the second transfer chamber and the unloader,
Wherein the electron beam apparatus is irradiated with an electron beam by a scanning method to heat the oxide semiconductor layer on the substrate fixed to the second transfer chamber and moved by the transfer means,
The heat treatment of the oxide semiconductor layer is performed at a temperature of 200 ° C to 700 ° C,
Wherein the first transfer chamber transfers the substrate to the sputtering chamber in a high vacuum state by changing a medium vacuum state of 1 Torr to 10 -4 Torr to a high vacuum state of 10 -4 Torr or less and the second transfer chamber is vacuum- State,
Wherein the first buffer chamber changes the atmospheric pressure state to a medium vacuum state to move the substrate to the first transfer chamber, and the second buffer chamber changes the medium vacuum state to the atmospheric pressure state.

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020120074546A 2012-07-09 2012-07-09 Apparatus for deposition KR101960378B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120074546A KR101960378B1 (en) 2012-07-09 2012-07-09 Apparatus for deposition

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120074546A KR101960378B1 (en) 2012-07-09 2012-07-09 Apparatus for deposition

Publications (2)

Publication Number Publication Date
KR20140008592A KR20140008592A (en) 2014-01-22
KR101960378B1 true KR101960378B1 (en) 2019-07-16

Family

ID=50142292

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120074546A KR101960378B1 (en) 2012-07-09 2012-07-09 Apparatus for deposition

Country Status (1)

Country Link
KR (1) KR101960378B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102149352B1 (en) * 2018-12-18 2020-08-31 한국세라믹기술원 Method for manufacturing thin film transistor using selective electron beam treatment

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101025932B1 (en) * 2008-10-06 2011-03-30 김용환 Method for fabricating transparent conductive oxide electrode using electron beam post treatment

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110050226A (en) * 2009-11-06 2011-05-13 엘지디스플레이 주식회사 Fabricatng apparatus for plat display device
KR101711870B1 (en) * 2009-12-23 2017-03-06 삼성디스플레이 주식회사 Thin film transistor, manufacturing method thereof and display substrate using the thin film transistor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101025932B1 (en) * 2008-10-06 2011-03-30 김용환 Method for fabricating transparent conductive oxide electrode using electron beam post treatment

Also Published As

Publication number Publication date
KR20140008592A (en) 2014-01-22

Similar Documents

Publication Publication Date Title
US10446711B2 (en) Thin film transistor array substrate and method for manufacturing the same
US9202896B2 (en) TFT, method of manufacturing the TFT, and method of manufacturing organic light emitting display device including the TFT
US9960189B2 (en) Thin film transistor and manufacturing method thereof, array substrate and display device
CN102479752B (en) Thin film transistor and active matrix rear panel as well as manufacturing methods thereof and display
KR101980196B1 (en) Transistor, method of manufacturing the same and electronic device including transistor
JP5020276B2 (en) Thin film transistor and flat panel display having the same
US20090289258A1 (en) Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same
US9748276B2 (en) Thin film transistor and method of manufacturing the same, array substrate and display device
US8871616B2 (en) Methods of fabricating thin film transistor and organic light emitting diode display device having the same
WO2012117439A1 (en) Thin-film semiconductor device and manufacturing method therefor
US9425214B2 (en) Thin film transistor substrate, method of manufacturing the same, and organic light emitting diode display using the same
US20160336458A1 (en) Thin film transistor, method of fabricating the same, array substrate and display device
US9431543B2 (en) Thin-film semiconductor device for display apparatus and method of manufacturing same
US20150294869A1 (en) Method for manufacturing low-temperature polysilicon thin film transistor and array substrate
CN103839825A (en) Low-temperature polycrystalline silicon thin film transistor, array substrate and manufacturing method of array substrate
JP2013074073A (en) Thin film transistor, manufacturing method of the same and display device
US10777581B2 (en) Method for manufacturing IGZO thin-film transistor
CN103745954B (en) Display device, array substrate and manufacturing method of array substrate
CN103065972B (en) A kind of metal oxide semiconductor films and preparation method thereof and application
JP6142300B2 (en) Thin film transistor manufacturing method
KR101960378B1 (en) Apparatus for deposition
KR20090016993A (en) Thin film transistor and manufacturing for the same, display device comprising the same
KR20070010805A (en) Tft and oled comprising the same tft and method of crystallizing semiconductor applied to the same tft
CN106206745B (en) Manufacturing method of high-mobility metal oxide TFT
CN111370364B (en) Array panel and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant