KR101952292B1

KR101952292B1 - Gate driver circuit for reducing latency of turn-off using secondary fet

Info

Publication number: KR101952292B1
Application number: KR1020170182931A
Authority: KR
Inventors: 오갑석; 권영일
Original assignee: 동명대학교산학협력단
Priority date: 2017-12-28
Filing date: 2017-12-28
Publication date: 2019-02-26

Abstract

The present invention relates to a gate driver circuit for reducing the turn-off delay by using an auxiliary FET. The gate driver circuit comprises: a drive pulse unit for generating a drive pulse; a primary winding; a secondary winding; a first diode and a first resistor unit connected to the secondary winding in series; and a first FET connected to the first resistor unit. The gate driver circuit further comprises: a second FET positioned between the first diode and the first resistor unit; a second FET driving circuit connected to the second FET to drive the second FET; and a protection circuit.

Description

BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a gate driver circuit for reducing turn-off delay using an auxiliary FET,

본 발명은 FET 또는 IGBT를 사용한 스위칭회로에서 보조 FET를 추가하여 스위칭 소자를 빠르고 정확하게 끄기 위한 턴-오프 회로에 관한 것으로, 더욱 상세하게는 드라이브 펄스를 발생하는 드라이브 펄스부, 드라이브 펄스부에 직렬로 연결되는 1차 권선, 1차 권선과 마주하는 위치에 형성되는 2차 권선, 2차 권선과 직렬로 연결되는 제1 다이오드, 제1 저항부, 제1 저항부와 연결되는 제1 FET를 포함하는 게이트 드라이브 회로에 있어서, 제1 다이오드와 상기 제1 저항부 사이에 위치하는 제2 FET, 제2 FET와 연결되어 제2 FET를 구동하는 제2 FET 구동 회로를 더 포함하는 것을 특징으로 하는 보조 FET를 이용해 턴-오프 지연을 감소한 게이트 드라이버 회로에 관한 것이다.The present invention relates to a turn-off circuit for quickly and accurately turning off a switching element by adding an auxiliary FET in a switching circuit using an FET or an IGBT, more particularly, to a drive pulse section for generating a drive pulse, A first resistor connected in series with the secondary winding; a first resistor connected in series with the secondary winding; and a first FET connected to the first resistor, A gate drive circuit, comprising: a second FET located between the first diode and the first resistor; and a second FET driving circuit coupled to the second FET to drive the second FET, To a gate driver circuit that reduces the turn-off delay.

본 발명은 보조 FET를 이용해 턴-오프 지연을 감소한 게이트 드라이버 회로에 관한 것이다.The present invention relates to a gate driver circuit using a sub-FET to reduce the turn-off delay.

교류전원을 필요한 직류전압으로 바꾸어 컴퓨터 등의 전자기기에 전력을 공급하는 회로에서는 보통 스위칭 전원(SMPS : Switching Mode Power Supply)이라고 하는 전원이 사용되고 있다. In a circuit that converts AC power to a required DC voltage and supplies power to electronic devices such as computers, a power source called a switching power supply (SMPS) is usually used.

이것은 정류 회로(rectifier circuit)에 의해 얻어지는 직류를 고주파 인버터(inverter)에 의해 DC/AC 변환하고, 고주파 트랜스로 AC/AC의 변압을 한 후에 AC/DC 변환(정류)하여 직류 전압을 얻는 방법이다.This is a method in which a DC obtained by a rectifier circuit is subjected to DC / AC conversion by a high-frequency inverter, AC / AC conversion is performed by a high-frequency transformer, and then AC / DC conversion .

스위칭 전원에서 제품 단가와 시스템 사이즈를 줄이기 위해 스위칭 주파수를 증가하게 됨에 따라 스위칭 소자의 ON/OFF 동작을 빠르고 정확하게 제어하여 스위칭 손실을 줄이는 것이 중요한데, 기존의 스위칭소자와 PCB 보드의 경우 기생 인덕턴스(inductance)와 커패시턴스(capacitance)에 의해 턴-오프 동작 지연이 발생하는 문제점이 있다.It is important to reduce the switching loss by controlling the ON / OFF operation of the switching element quickly and accurately as the switching frequency is increased in order to reduce the product price and the system size in the switching power supply. In the case of the conventional switching element and the PCB board, the parasitic inductance And a capacitance causes a turn-off operation delay.

대한민국 등록특허번호 : 제10-1209639호Korea Patent No. 10-1209639 대한민국 등록특허번호 : 제10-1698480호Korea Patent No. 10-1698480 대한민국 등록특허번호 : 제10-1321428호Korea Patent No. 10-1321428

본 발명은 상기와 같은 종래기술의 문제점을 해결하는 것을 목적으로 한다. SUMMARY OF THE INVENTION It is an object of the present invention to solve the above problems of the prior art.

구체적으로, 스위칭소자와 PCB 보드의 기생 인덕턴스와 커패시턴스에 의해 발생하는 턴-오프 동작 지연을 최소화하여 다양한 시스템에서 빠른 스위칭 특성을 갖는 보조 FET를 이용해 턴-오프 지연을 감소한 게이트 드라이버 회로를 제공하는 것을 목적으로 한다.Specifically, the present invention provides a gate driver circuit that minimizes a turn-off operation delay caused by parasitic inductance and capacitance of a switching element and a PCB board, thereby reducing turn-off delay using an auxiliary FET having fast switching characteristics in various systems The purpose.

본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다. The technical objects to be achieved by the present invention are not limited to the above-mentioned problems, and other technical subjects not mentioned can be clearly understood by those skilled in the art from the following description. There will be.

이러한 목적을 달성하기 위한 본 발명에 따른 보조 FET를 이용해 턴-오프 지연을 감소한 게이트 드라이버 회로는 드라이브 펄스를 발생하는 드라이브 펄스부, 상기 드라이브 펄스부에 직렬로 연결되는 1차 권선, 상기 1차 권선과 마주하는 위치에 형성되는 2차 권선, 상기 2차 권선과 직렬로 연결되는 제1 다이오드, 제1 저항부, 상기 제1 저항부와 연결되는 제1 FET를 포함하는 게이트 드라이브 회로에 있어서, 상기 제1 다이오드와 상기 제1 저항부 사이에 위치하는 제2 FET; 상기 제2 FET와 연결되어 상기 제2 FET를 구동하는 제2 FET 구동회로; 를 더 포함하는 것을 특징으로 한다.In order to accomplish the above object, a gate driver circuit in which a turn-off delay is reduced by using an auxiliary FET according to the present invention includes a drive pulse section for generating a drive pulse, a primary winding connected in series to the drive pulse section, A first resistor connected in series with the secondary winding, a first resistor, and a first FET connected to the first resistor, the gate drive circuit comprising: A second FET located between the first diode and the first resistor; A second FET driving circuit connected to the second FET to drive the second FET; And further comprising:

상기 제2 FET의 소스단은 상기 제1 FET의 소스단과 연결되며, 상기 제2 FET의 드레인단은 상기 제1 FET의 게이트단과 연결되는 것을 특징으로 한다.The source terminal of the second FET is connected to the source terminal of the first FET, and the drain terminal of the second FET is connected to the gate terminal of the first FET.

상기 제2 FET 구동회로는 전원 공급용 콘덴서를 포함하고, 상기 전원 공급용 콘덴서는 상기 드라이브 펄스부 신호가 인가되며 상기 제1 FET가 턴온 되었을 때 충전되며, 상기 드라이브 펄스부 신호가 끊어지면 충전되었던 전하를 이용해 상기 제2 FET를 온 시켜, 상기 제1 FET의 기생 인턱턴스와 커패시턴스에 유기되어 있는 전기에너지를 소멸시키는 것을 특징으로 한다.Wherein the second FET driving circuit includes a power supply capacitor, the power supply capacitor is charged when the drive pulse signal is applied and the first FET is turned on, and when the drive pulse signal is disconnected, The second FET is turned on by using an electric charge to dissipate electric energy induced in the parasitic inductance and the capacitance of the first FET.

이상과 같이 본 발명은 스위칭소자와 PCB 보드의 기생 인덕턴스와 커패시턴스에 의해 발생하는 턴-오프 동작 지연을 최소화하여 다양한 시스템에서 빠른 스위칭 특성을 갖는 보조 FET를 이용해 턴-오프 지연을 감소한 게이트 드라이버 회로를 제공하는 효과가 있다.As described above, the present invention minimizes the turn-off operation delay caused by the parasitic inductance and capacitance of the switching device and the PCB board, thereby reducing the turn-off delay using the auxiliary FET having fast switching characteristics in various systems. There is an effect to provide.

본 발명의 기술적 효과들은 이상에서 언급한 기술적 효과들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 효과들은 청구범위의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.It is to be understood that the technical advantages of the present invention are not limited to the technical effects mentioned above and that other technical effects not mentioned can be clearly understood by those skilled in the art from the description of the claims There will be.

도 1은 기본적인 게이트 드라이버 회로 구성을 나타내는 도면이다.
도 2는 본 발명의 바람직한 실시 예에 따른 보조 FET를 이용해 턴-오프 지연을 감소한 게이트 드라이버 회로 구성을 나타내는 도면이다.
도 3은 도 2에서 보조 FET의 동작에 의한 턴-오프 원리를 나타내는 도면이다.
도 4는 본 발명의 다른 실시 예에서 드라이브 펄스부에 적용하는 종래의 펄스 전원 장치 및 펄스 전원 장치의 보호회로를 나타내는 도면이다.
도 5는 도 4의 보호회로를 나타내는 도면이다.1 is a diagram showing a basic gate driver circuit configuration.
2 is a diagram illustrating a gate driver circuit configuration in which a turn-off delay is reduced using an auxiliary FET according to a preferred embodiment of the present invention.
FIG. 3 is a view showing the principle of turn-off by the operation of the auxiliary FET in FIG.
4 is a diagram illustrating a conventional pulse power supply device and a protection circuit of a pulse power supply device applied to a drive pulse part in another embodiment of the present invention.
5 is a diagram showing the protection circuit of Fig.

이하, 본 발명의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명한다. 참고로, 본 발명을 설명하는 데 참조하는 도면에 도시된 구성요소의 크기, 선의 두께 등은 이해의 편의상 다소 과장되게 표현되어 있을 수 있다. 또, 본 발명의 설명에 사용되는 용어들은 본 발명에서의 기능을 고려하여 정의한 것이므로 사용자, 운용자 의도, 관례 등에 따라 달라질 수 있다. 따라서, 이 용어에 대한 정의는 본 명세서의 전반에 걸친 내용을 토대로 내리는 것이 마땅하겠다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. For the sake of convenience, the size, line thickness, and the like of the components shown in the drawings referenced in the description of the present invention may be exaggerated somewhat. The terms used in the description of the present invention are defined in consideration of the functions of the present invention, and thus may be changed depending on the user, the intention of the operator, customs, and the like. Therefore, the definition of this term should be based on the contents of this specification as a whole.

또한, 본 발명의 목적이 구체적으로 실현될 수 있는 본 발명의 바람직한 실시 예를 첨부된 도면을 참조하여 설명하지만, 이는 본 발명의 더욱 용이한 이해를 위한 것으로, 본 발명의 범주가 그것에 의해 한정되는 것은 아니다. 아울러, 본 발명의 실시 예를 설명하면서, 동일 구성에 대해서는 동일 명칭 및 동일 부호가 사용되며 이에 따른 부가적인 설명은 생략하기로 한다.BRIEF DESCRIPTION OF THE DRAWINGS The present invention will now be described more fully hereinafter with reference to the accompanying drawings, in which preferred embodiments of the invention are shown. It is not. In the following description of the embodiments of the present invention, the same components are denoted by the same reference numerals and symbols, and further description thereof will be omitted.

본 발명의 각 구성 단계에 대한 상세한 설명에 앞서, 본 명세서 및 청구 범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 안 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위하여 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시 예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일실시 예에 불과하며 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원 시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.Prior to the detailed description of each constituent step of the present invention, terms and words used in this specification and claims should not be construed as limited to ordinary or dictionary meanings, It should be construed as meaning and concept consistent with the technical idea of the present invention based on the principle that the concept of the term can be properly defined. Therefore, the embodiments described in the present specification and the configurations shown in the drawings are only the most preferred embodiments of the present invention and do not represent all the technical ideas of the present invention. Therefore, It is to be understood that equivalents and modifications are possible.

명세서 전체에서 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있음을 의미한다. 또한, 명세서에 기재된 "... 부", "모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다.When an element is referred to as "including" an element throughout the specification, it is to be understood that the element may include other elements as well, without departing from the spirit or scope of the present invention. Also, the terms "part," " module, "and the like described in the specification mean units for processing at least one function or operation, which may be implemented in hardware or software or a combination of hardware and software .

명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다.Throughout the specification, when a part is referred to as being "connected" to another part, it includes not only "directly connected" but also "electrically connected" with another part in between .

도 1은 기본적인 게이트 드라이버 회로 구성을 나타내는 도면이다. 도 1에 도시된 바에 따르면 기본적인 게이트 드라이버 회로는 드라이브 펄스를 발생하는 드라이브 펄스부, 상기 드라이브 펄스부에 직렬로 연결되는 1차 권선, 상기 1차 권선과 마주하는 위치에 형성되는 2차 권선, 상기 2차 권선과 직렬로 연결되는 제1 다이오드, 제1 저항부, 상기 제1 저항부와 연결되는 제1 FET를 포함한다.1 is a diagram showing a basic gate driver circuit configuration. 1, a basic gate driver circuit includes a drive pulse section for generating a drive pulse, a primary winding connected in series to the drive pulse section, a secondary winding formed at a position facing the primary winding, A first diode connected in series with the secondary winding, a first resistor, and a first FET connected to the first resistor.

도 2는 본 발명의 바람직한 실시 예에 따른 보조 FET를 이용해 턴-오프 지연을 감소한 게이트 드라이버 회로 구성을 나타내는 도면이다.2 is a diagram illustrating a gate driver circuit configuration in which a turn-off delay is reduced using an auxiliary FET according to a preferred embodiment of the present invention.

도 2를 참조하면 본 발명의 바람직한 실시 예에 따른 보조 FET를 이용해 턴-오프 지연을 감소한 게이트 드라이버 회로는 도 1에 도시된 기본적인 게이트 드라이버 회로에서, 제1 다이오드와 제1 저항부 사이에 위치하는 제2 FET; 제2 FET와 연결되어 제2 FET를 구동하는 제2 FET 구동회로; 를 더 포함한다.Referring to FIG. 2, in the basic gate driver circuit shown in FIG. 1, a gate driver circuit that reduces a turn-off delay using an auxiliary FET according to a preferred embodiment of the present invention includes a first diode A second FET; A second FET driving circuit connected to the second FET to drive the second FET; .

또한, 제2 FET의 소스단은 제1 FET의 소스단과 연결되고, 제2 FET의 드레인단은 제1 FET의 게이트단과 연결된다.Also, the source terminal of the second FET is connected to the source terminal of the first FET, and the drain terminal of the second FET is connected to the gate terminal of the first FET.

도 3은 도 2에서 보조 FET의 동작에 의한 턴-오프 원리를 나타내는 도면이다.FIG. 3 is a view showing the principle of turn-off by the operation of the auxiliary FET in FIG.

도 2 내지 도 3을 참조하여 본 발명의 일실시 예에서 보조 FET를 이용해 턴-오프 지연을 감소한 게이트 드라이버 회로의 동작을 설명해보겠다.Referring to FIGS. 2 to 3, the operation of the gate driver circuit in which the turn-off delay is reduced by using the auxiliary FET in the embodiment of the present invention will be described.

도 2를 참조하면, 드라이브 트랜스의 1차 측에 드라이브 펄스가 인가되면 2차 측에 유기된 기전력이 도 2에 표시된 적색 선을 따라 인가되어 스위칭소자(FET1)를 턴-온 시키면서 또한, 도 2에 표시된 청색 선을 따라 보조 FET 구동 전원용 콘덴서(C1)를 충전시킨다. Referring to FIG. 2, when a drive pulse is applied to the primary side of the drive transformer, an electromotive force induced on the secondary side is applied along the red line shown in FIG. 2 to turn on the switching element FET1, The capacitor C1 for the auxiliary FET drive power source is charged along the blue line shown in Fig.

도 3을 참조하면, 드라이브 트랜스의 1차 측의 드라이브 펄스가 끊어지면 보조 FET 구동 전원용 콘덴서(C1)에 충전되었던 전하에 의하여 보조 FET(FET2)가 ON 되어 스위칭소자(FET1)의 게이트 및 PCB 보드의 기생 인덕턴스와 커패시턴스에 유기되어 있는 전기에너지를 소멸시켜 스위칭소자를 빠르고 정확하게 턴-오프 시킨다.3, when the drive pulse on the primary side of the drive transformer is cut off, the auxiliary FET (FET2) is turned on by the charge charged in the capacitor C1 for the auxiliary FET driving power source, so that the gate of the switching element The parasitic inductance and the electric energy induced in the capacitance are destroyed, and the switching element is turned off quickly and accurately.

본 발명의 다른 실시 예에서 드라이브 펄스부는 종래의 펄스 전원 장치 및 펄스 전원 장치의 보호회로를 적용한다.In another embodiment of the present invention, the drive pulse section applies the conventional pulse power supply device and the protection circuit of the pulse power supply device.

도 4는 본 발명의 다른 실시 예에서 드라이브 펄스부에 적용하는 종래의 펄스 전원 장치 및 펄스 전원 장치의 보호회로를 나타내는 도면이다. 도 4에 도시된 종래의 펄스전원장치(100)는 일반적으로 고전압 충전기(110)와, 스토리지 캐패시터(112)와, 고전압 충전기의 제어회로(120)와, 반도체 스위치 스택부(130)와, 반도체 스위치 스택부의 제어회로(140)와, 부하(150)로 이루어진다.4 is a diagram illustrating a conventional pulse power supply device and a protection circuit of a pulse power supply device applied to a drive pulse part in another embodiment of the present invention. The conventional pulse power supply apparatus 100 shown in FIG. 4 generally includes a high voltage charger 110, a storage capacitor 112, a control circuit 120 for a high voltage charger, a semiconductor switch stack unit 130, A control circuit 140 of the switch stack section, and a load 150. [

고전압 충전기의 제어회로(120)는 고전압 충전기(110)의 출력전압을 결정하는 기준 전압(126) 및 실제 전압(124)을 입력으로 하는 PI 레귤레이터(122)를 포함한다. 또한 반도체 스위치 스택부의 제어회로(140)는 펄스 주파수를 결정하는 기준전압(146)을 입력으로 하는 V/F 컨버터(142)와, 그 V/F 컨버터(142)로부터 나오는 신호 및 펄스 폭을 결정하는 기준전압(144)을 입력으로 하는 비교기(148)를 포함한다.The control circuit 120 of the high voltage charger includes a PI regulator 122 that receives as input the reference voltage 126 and the actual voltage 124 that determine the output voltage of the high voltage charger 110. The control circuit 140 of the semiconductor switch stack further includes a V / F converter 142 receiving as input a reference voltage 146 for determining the pulse frequency, and a signal and pulse width output from the V / F converter 142 And a comparator 148 receiving the reference voltage 144 as a reference.

펄스전원장치의 보호회로(200)는 스토리지 캐패시터(112) 또는 반도체 스위치 스택부(130)의 출력 전류를 감지하여 아크 전류가 발생하면 펄스전원장치(100) 내 소자를 보호하기 위해 작동한다. 펄스전원장치의 보호회로(200)가 고전압 충전기의 제어회로(120) 측에 연결되는 경우 고전압 충전기(110)의 출력전압을 결정하는 기준 전압(126)을 순간적으로 조절함으로써, 펄스전원장치(100)가 멈추지 않도록 하면서 내부 소자를 아크전류로부터 보호한다. 또한, 펄스전원장치의 보호회로(200)가 반도체 스위치 스택부의 제어회로(140) 측에 연결되는 경우 펄스 주파수를 결정하는 기준 전압(146)을 순간적으로 조절함으로써, 펄스전원장치(100)가 멈추지 않도록 하면서 내부 소자를 아크 전류로부터 보호한다. 덧붙여서, 이 경우에 아크 전류가 지속적으로 발생하면 정지회로(300)가 작동하게 됨으로써, 내부 소자를 보호한다.The protection circuit 200 of the pulse power supply unit senses an output current of the storage capacitor 112 or the semiconductor switch stack unit 130 and operates to protect the device in the pulse power supply unit 100 when an arc current is generated. By instantly adjusting the reference voltage 126 that determines the output voltage of the high voltage charger 110 when the protection circuit 200 of the pulse power supply is connected to the control circuit 120 side of the high voltage charger, ), While protecting the internal elements from arc current. Further, by instantaneously adjusting the reference voltage 146 for determining the pulse frequency when the protection circuit 200 of the pulse power supply is connected to the control circuit 140 side of the semiconductor switch stack, the pulse power supply 100 stops While protecting the internal elements from arc current. Incidentally, in this case, when the arc current is continuously generated, the stop circuit 300 is activated, thereby protecting the internal elements.

도 5는 도 4의 보호회로를 나타내는 도면이다. 도 5를 참조하면 펄스전원장치의 보호회로(200)는, 스토리지 캐패시터 또는 반도체 스위치 스택부의 출력 전류를 감지하는 감지부(210); 감지부(210)의 출력 전류로부터 아크 전류를 감지하면 전압을 충전하고, 제1 저항(220)을 통해 기 설정된 시간 동안 충전된 전압을 방전하는 제1 캐패시터(230); 제1 저항(220)과 연결되고, 아크 전류가 발생하면 비도통 상태에서 도통 상태로 전환되는 제1 스위칭 수단(240); 및 상기 제1 스위칭 수단(240)의 도통 상태에서 고전압 충전기의 제어회로에 인가되어 출력 전압을 결정하는 기준전압 또는 반도체 스위치 스택부의 제어회로에 인가되어 펄스 주파수를 결정하는 기준전압이 분배되어 걸리도록 제1 스위칭 수단(240)과 연결되는 제2 저항(250);을 포함하여 구성되는 것을 특징으로 한다.5 is a diagram showing the protection circuit of Fig. Referring to FIG. 5, the protection circuit 200 of the pulse power supply includes a sensing unit 210 for sensing an output current of a storage capacitor or a semiconductor switch stack unit. A first capacitor 230 charging the voltage when the arc current is sensed from the output current of the sensing unit 210 and discharging the charged voltage for a predetermined time through the first resistor 220; First switching means 240 connected to the first resistor 220 and switched from a non-conductive state to a conductive state when an arc current is generated; And a reference voltage for determining an output voltage applied to the control circuit of the high voltage charger in the conduction state of the first switching means 240 or a reference voltage for determining the pulse frequency applied to the control circuit of the semiconductor switch stack And a second resistor (250) connected to the first switching means (240).

감지부(210)는 스토리지 캐패시터 또는 반도체 스위치 스택부의 출력 전류를 감지한다. 도 4에 도시된 것처럼 감지부(210)는 CST1(Current Sensing Transformer 1)에 의해 스토리지 캐패시터 측 출력 전류를 감지하고, CST2(Current Sensing Transformer 2)에 의해 반도체 스위치 스택부 측 출력 전류를 감지하는 것이 바람직하다. 다만, 하나의 변압기를 사용하여 양 측의 출력 전류를 감지하는 것도 가능하다. 도 5에서는 X4 단자(210)의 1번 핀으로 감지된 출력 전류가 흘러들어오도록 연결될 수 있다. 이때 감지부(210)에서 감지되는 출력 전류를 전압으로 변환하는 제3 저항(260)과, 그 제3 저항(260)으로부터 인가된 전압이 제너전압 이상인 경우 도통되도록 연결된 제너다이오드(270)를 더 포함할 수 있다. 제3 저항(260)에서 변환된 전압 중 R80 저항과 D10 다이오드에 걸리는 전압을 제외한 나머지 전압이 제너다이오드(270)의 제너전압이상이면, 제너다이오드(270)를 도통시키도록 연결될 수 있다. 즉, 제3 저항(260)에서 변환되는 전압 값 또는 제너다이오드(270)의 제너전압 값에 의해 감지부(210)에서 감지된 출력 전류가 아크 전류인지 아닌지를 판단할 수 있고, 아크 전류가 발생된 것이면 제너다이오드(270)가 도통되어 펄스전원장치의 보호회로(200) 내 다른 소자들이 작동하게 될 수 있다. 이때, 제3저항(260)의 저항 값은 감지부(210)에서 감지되는 출력 전류 및 도 4에 도시된 CST 1, CST 2의 코일 턴수에 따라 결정되는 것이 바람직하다.The sensing unit 210 senses the output current of the storage capacitor or the semiconductor switch stack. As shown in FIG. 4, the sensing unit 210 senses the storage capacitor side output current by CST1 (Current Sensing Transformer 1) and senses the output current on the side of the semiconductor switch stack by CST2 (Current Sensing Transformer 2) desirable. However, it is also possible to detect the output currents on both sides by using a single transformer. In FIG. 5, the output current sensed by the first pin of the X4 terminal 210 may be connected to flow. A third resistor 260 for converting an output current sensed by the sensing unit 210 into a voltage and a zener diode 270 connected to be conductive when a voltage applied from the third resistor 260 is equal to or higher than a zener voltage, . The Zener diode 270 may be connected to the third resistor 260 when the voltage other than the R80 resistance and the voltage applied to the D10 diode is greater than the Zener voltage of the Zener diode 270. That is, whether the output current sensed by the sensing unit 210 is an arc current or not can be determined by the voltage value converted by the third resistor 260 or the Zener voltage of the Zener diode 270, The zener diode 270 may be turned on to cause other elements in the protection circuit 200 of the pulse power supply to operate. At this time, the resistance value of the third resistor 260 is preferably determined according to the output current sensed by the sensing unit 210 and the number of coil turns of CST 1 and CST 2 shown in FIG.

제1 캐패시터(230)는 상술한 감지부(210)의 출력 전류로부터 아크 전류를 감지하면 전압을 충전하고, 제1저항(220)을 통해 기 설정된 시간 동안 충전된 전압을 방전한다. 제3저항(260)으로부터 인가된 전압에서 제너다이오드(270)의 제너전압을 뺀 전압에 의해 제1캐패시터(230)가 충전될 수 있고, 제1 저항(220) 및 제1 캐패시터(230)에 의해 결정되는 시정수 값에 따라 기 설정된 시간 동안 제1 캐패시터(230)가 충전된 전압을 방전할 수 있다. 즉, 방전되는 시간을 제1 저항(220) 및 제1 캐패시터(230)에 따라 조절할 수 있다.The first capacitor 230 charges the voltage when the arc current is sensed from the output current of the sensing unit 210 and discharges the charged voltage through the first resistor 220 for a predetermined time. The first capacitor 230 can be charged by the voltage obtained by subtracting the zener voltage of the zener diode 270 from the voltage applied from the third resistor 260 and the voltage applied to the first resistor 220 and the first capacitor 230 The first capacitor 230 can discharge the charged voltage for a predetermined time according to the time constant value determined by the first time constant value. That is, the discharging time can be adjusted according to the first resistor 220 and the first capacitor 230.

제1 스위칭 수단(240)은 제1 저항(220)과 연결되고, 아크 전류가 발생하면 비도통 상태에서 도통 상태로 전환된다. 제1 스위칭 수단(240)은 MOSFET, BJT, IGBT 중 어느 하나의 소자인 것이 바람직하다. 도 4처럼 제1 스위칭 수단(240)으로 MOSFET이 사용된 경우, 아크 전류가 발생하면 MOSFET의 게이트에 전압이 인가되고 이에 따라 MOSFET은 비도통 상태에서 도통 상태로 전환될 수 있다. 제1 스위칭 수단(240)으로 IGBT가 사용된 경우에도 MOSFET과 동일하게 게이트 전압 제어를 통해 작동할 수 있다. BJT가 사용된 경우에는 베이스 전류 제어를 통해 비도통 상태에서 도통 상태로 전환하도록 작동시킬 수 있다. 이러한 제1스위칭 수단(240)은 상술한 제1 캐패시터(230)가 방전됨에 따라 도통 상태에서 비도통 상태로 전환될 수 있다.The first switching means 240 is connected to the first resistor 220 and is switched from a non-conducting state to a conducting state when an arc current is generated. The first switching means 240 is preferably any one of a MOSFET, a BJT, and an IGBT. When a MOSFET is used as the first switching means 240 as shown in FIG. 4, when an arc current is generated, a voltage is applied to the gate of the MOSFET, and the MOSFET can be switched from the non-conductive state to the conductive state. Even when the IGBT is used as the first switching means 240, it can operate through the gate voltage control like the MOSFET. When the BJT is used, it can be operated to switch from the non-conductive state to the conductive state through the base current control. The first switching means 240 may be switched from the conduction state to the non-conduction state as the first capacitor 230 is discharged.

제2 저항(250)은 제1 스위칭 수단(240)의 도통 상태에서 고전압 충전기의 제어회로에 인가되어 출력 전압을 결정하는 기준전압 또는 반도체 스위치 스택부의 제어회로에 인가되어 펄스 주파수를 결정하는 기준전압이 분배되어 걸리도록 제1 스위칭 수단(240)과 연결된다. 도 1에서 상술한 바와 같이 고전압 충전기의 제어회로(120)는 PI 레귤레이터(122)가 포함한다. PI 레귤레이터(122)는 고전압 충전기(110)의 출력전압을 결정하는 기준 전압(126)및 실제 전압(124)을 입력으로 하는데, 제2 저항(250)은 고전압 충전기(110)의 출력전압을 결정하는 기준 전압(126) 측의 저항과 연결된다. 즉, 도 4에서 제2 저항(250)은 제1 스위칭 수단(240)과 연결되고, 고전압 충전기의 출력전압을 결정하는 기준 전압 측의 저항(R7)과도 연결되어 있다. 제1 스위칭 수단(240)이 도통 상태로 전환되면, 고전압 충전기의 출력전압을 결정하는 기준 전압 중 일부 전압이 제2저항(250)에 의해 분배되어 걸리게 된다. 이 기준 전압이 낮아짐에 따라 고전압 충전기의 출력전압도 낮아지고, 반도체 스위치 스택부에 인가되는 전원도 낮아져 소자들을 보호할 수 있다.The second resistor 250 is applied to the control circuit of the high voltage charger in the conduction state of the first switching means 240 and is applied to the control circuit of the semiconductor switch stack portion to determine the output voltage, Is connected to the first switching means 240 so as to be distributed. 1, the control circuit 120 of the high-voltage charger includes the PI regulator 122. As shown in FIG. The PI regulator 122 receives the reference voltage 126 and the actual voltage 124 that determine the output voltage of the high voltage charger 110 and the second resistor 250 determines the output voltage of the high voltage charger 110 To the reference voltage 126 side. That is, in FIG. 4, the second resistor 250 is connected to the first switching means 240 and is also connected to the reference voltage side resistor R7 which determines the output voltage of the high voltage charger. When the first switching means 240 is switched to the conductive state, some of the reference voltages for determining the output voltage of the high voltage charger are distributed and caught by the second resistor 250. As the reference voltage is lowered, the output voltage of the high-voltage charger is lowered, and the power applied to the semiconductor switch stack is also lowered to protect the devices.

제2 저항(250)은 제1 스위칭 수단(240)이 비도통 상태로 전환됨에 따라 고전압 충전기의 출력 전압을 결정하는 기준전압에 영향을 미치지 못하게 되고, 펄스전원장치는 아크 전류 발생 전의 작동 상태로 자동으로 복귀하게 된다. 즉, 아크 전류 발생 전 고전압 충전기의 출력 전압을 결정하는 기준전압이 고전압 충전기의 제어회로에 인가되는 상태로 복귀하여 작동될 수 있다.The second resistor 250 does not affect the reference voltage for determining the output voltage of the high voltage charger as the first switching means 240 is switched to the nonconductive state, It is automatically returned. That is, the reference voltage for determining the output voltage of the high voltage charger before the arc current is generated can be returned to the state where it is applied to the control circuit of the high voltage charger and operated.

이상 본 발명의 실시 예에 따른 도면을 참조하여 설명하였지만, 본 발명이 속한 기술 분야에서 통상의 지식을 가진 자라면 상기 내용을 바탕으로 본 발명의 범주 내에서 다양한 응용, 변형 및 개작을 행하는 것이 가능할 것이다. 이에, 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, will be. Accordingly, the true scope of the present invention should be determined only by the appended claims.

Claims

A drive pulse portion for generating a drive pulse,
A primary winding connected in series to the drive pulse section,
A secondary winding formed at a position opposite to the primary winding,
A first diode connected in series with the secondary winding, a first resistor,
And a first FET connected to the first resistor portion,
A second FET located between the first diode and the first resistor;
A second FET driving circuit connected to the second FET to drive the second FET,
Further comprising a protection circuit,
Wherein the second FET driving circuit includes a power supply capacitor,
The power supply capacitor is charged when the drive pulse signal is applied and the first FET is turned on and the second FET is turned on using the charge charged when the drive pulse signal is cut off, The parasitic inductance and the electric energy induced in the capacitance are destroyed,
The protection circuit comprising:
A sensing unit 210 for sensing an output current of the storage capacitor or the semiconductor switch stack unit;
A first capacitor 230 charging the voltage when the arc current is sensed from the output current of the sensing unit 210 and discharging the charged voltage for a predetermined time through the first resistor 220;
First switching means 240 connected to the first resistor 220 and switched from a non-conductive state to a conductive state when an arc current is generated; And
A first reference voltage for determining the output voltage applied to the control circuit of the high voltage charger in the conduction state of the first switching means 240 or a reference voltage for determining the pulse frequency applied to the control circuit of the semiconductor switch stack, And a second resistor (250) coupled to the first switching means (240).

The method according to claim 1,
A source terminal of the second FET is connected to a source terminal of the first FET,
And the drain terminal of the second FET is connected to the gate terminal of the first FET.

delete