KR101935347B1

KR101935347B1 - 캐스코드 트리밍을 이용한 통합 초음파 송신기

Info

Publication number: KR101935347B1
Application number: KR1020120013448A
Authority: KR
Inventors: 데이비드 에이. 피터센
Original assignee: 지멘스 메디컬 솔루션즈 유에스에이, 인크.
Priority date: 2011-02-10
Filing date: 2012-02-09
Publication date: 2019-01-04
Also published as: KR20120092070A; US20120209120A1; US8622914B2

Abstract

송신기들(10) 및 파형 발생기들이 초음파 이미징을 위해 제공된다. 저전압 트랜지스터들(12)은 초음파 펄스들을 발생시키기 위해(42) 이용되는 고전압 트랜지스터들(14)과 캐스코드로 접속된다. 저전압 트랜지스터들(12)은 고전압 트랜지스터들(14)을 트리밍하여(40), 고전압 트랜지스터들(14)의 구동 강도를 조절한다. 트리밍(40)에 의해, 고전압 트랜지스터들(14)에 의해 발생된 펄스들의 상승 및 하강 시간이 보다 근접하게 매칭될 수 있다.

Description

캐스코드 트리밍을 이용한 통합 초음파 송신기{AN INTEGRATED ULTRASOUND TRANSMITTER WITH CASCODE TRIMMING}

본 실시예들은 초음파 이미징(ultrasound imaging) 송신기들에 관한 것이다. 보다 구체적으로, 초음파 펄서(pulser)는 환자를 스캐닝(scanning)하기 위한 초음파를 발생시키기 위해 이용된다.

초음파 송신기들은 초음파 파형들을 발생시키기 위한 파형 발생기들을 포함한다. 유니폴라(unipolar) 또는 바이폴라(bipolar) 펄스된 파(pulsed wave)들은 하나 이상의 트랜지스터(transistor)들을 이용하여 발생될 수 있다. 트랜지스터들은 스위치 온(switched on) 및 스위치 오프(off)되어, 고전압 소스(source)들(+/-) 또는 접지를 출력부에 접속시킨다. 접속들은 방형파(square wave)를 발생시킨다.

초음파 송신기들은 주문형 집적 회로 내에 통합될 수 있다. 바이폴라 동작을 위해, P-형 및 N-형 트랜지스터들 양자 모두가 이용되며, 하나는 파형의 포지티브(positive) 부분을 발생시키기 위한 것이고, 다른 것은 파형의 네거티브(negative) 부분을 발생시키기 위한 것이다. 상이한 유형들의 트랜지스터들이 이용되기 때문에, 부분들의 상승 및 하강 시간들이 미스매치(mismatch)될 수 있다. 하모닉 또는 콘트라스트 에이전트 이미징(harmonic or contrast agent imaging)을 위해, 이 미스매치는 잡음(noise) 또는 인공산물(artifact)을 야기할 수 있다. 미러 대칭적인(mirror symmetric) 포지티브 및 네거티브 부분들이 원해진다.

서론으로, 아래에 설명되는 바람직한 실시예들은 초음파 이미징을 위한 방법들, 송신기들, 파형 발생기들, 및 시스템(system)들을 포함한다. 저전압 트랜지스터들은 초음파 펄스들을 발생시키기 위해 이용되는 고전압 트랜지스터들과 캐스코드(cascode)로 접속된다. 저전압 트랜지스터들은 고전압 트랜지스터들을 트리밍(trim)하여, 고전압 트랜지스터들의 구동 강도(drive strength)를 조절한다. 트리밍에 의해, 고전압 트랜지스터들에 의해 발생된 펄스들의 상승 및 하강 시간이 보다 근접하게 매칭될 수 있다.

제1 양상에서, 제1 및 제2 고전압 트랜지스터들을 이용하여 바이폴라 초음파 펄스들을 발생시키기 위한 바이폴라 송신기가 제공된다. 제1 고전압 트랜지스터의 제1 소스 단자와 포지티브 전압 소스 사이에 접속가능한 제1 저전압 트랜지스터, 및 제2 고전압 트랜지스터의 제2 소스 단자와 네거티브 전압 소스 사이에 접속가능한 제2 저전압 트랜지스터를 포함함으로써, 이 스위칭 펄서(switching pulser)가 개선된다. 제1 및 제2 저전압 트랜지스터들은 제1 및 제2 고전압 트랜지스터들의 구동 강도들을 각각 조절하도록 동작가능하다. 제1 및 제2 저전압 트랜지스터들이, 제1 및 제2 고전압 트랜지스터들의 온/오프 상태를 제어하게 동작가능하도록, 제1 및 제2 고전압 트랜지스터들은 포지티브 및 네거티브 게이트(gate) 전압 소스들과 접속가능한 제1 및 제2 게이트 단자들을 각각 포함하고, 포지티브 및 네거티브 게이트 전압들 소스들은 송신 동안 제1 및 제2 게이트들에 접속된, 정전압들을 포함한다.

제2 양상에서, 초음파 파형을 발생시키기 위한 방법이 제공된다. 고전압 트랜지스터의 구동 강도는 캐소코드로 접속된 저전압 트랜지스터를 이용하여 트리밍된다. 초음파 파형은 저전압 트랜지스터에 의해 트리밍됨에 따라 고전압 트랜지스터를 이용하여 발생된다.

제3 양상에서, 초음파 이미징을 위한 파형 발생기가 제공된다. 제1 전계 효과 트랜지스터(FET; field effect transistor)는 적어도 10 볼트(volt) 범위에 걸쳐 동작가능하다. 제2 FET는 제1 FET와 캐소코드로 접속한다. 출력부는 제1 FET와 접속한다. 제1 FET는 출력부 상에 송신 펄스를 발생시키도록 동작가능하다.

본 발명은 후술하는 청구항들에 의해 규정되고, 본 섹션(section)의 어떤 것도 그러한 청구항들에 대한 제한으로서 고려되지 않는다. 본 발명의 추가의 양상들 및 이점들은 바람직한 실시예들과 함께 아래에서 논의되고, 이후에 독립적으로 또는 조합으로 청구될 수 있다.

컴포넌트(component)들 및 도면들은 반드시 축적적(scale)이 아니고 대신 본 발명의 원리들을 예시할 때 강조가 이루어진다. 더욱이, 도면들에서, 동일한 참조 번호들은 상이한 도면들에 걸쳐 대응하는 부분들을 지시한다.
도 1은 일 실시예에 따르는 초음파 파형 발생기의 블록도.
도 2는 캐스코드 트리밍을 이용한 송신기의 일 실시예의 블록도.
도 3은 도 2의 송신기의 예시적 실시예의 회로도.
도 4는 초음파 파형을 발생시키기 위한 방법의 일 실시예의 흐름도.

일 실시예에서, 상승 및 하강 시간들이 서로 및/또는 다른 펄스들의 상승 및 하강 시간들과 매칭되도록 트리밍된다. 트리밍은 프로그래밍된다. 상이한 초음파 파형들을 발생시키기 위해 트리밍을 변경시킴으로써, 송신기 출력들의 넓은 범위에 걸쳐 매칭이 발생할 수 있다. 트리밍은, 고전압 트랜지스터들의 단일 쌍과 캐스코드인 저전압 트랜지스터들의 어레이(array)에 의해 제공된다. 트림 코드(trim code)들의 선택은 고전압 트랜지스터들의 구동 강도들을 직접적으로 변화시킨다. 저전압 트랜지스터들은 고전압 트랜지스터들보다 매우 작아서, 회로는 부가적인 고전압 디바이스(device)들이 제공되는 경우보다 작다. 포지티브 측을 위한 다수의 고전압 디바이스들 및 네거티브 측을 위한 다수의 고전압 디바이스들은 이용되지 않는다. 디지털(digital) 제어가 트리밍을 위해 이용되어, 고전압 트랜지스터 게이트 드라이버(driver)들의 정밀한 아날로그(analog) 제어가 필요하지 않다.

고전압 트랜지스터의 구동 강도는 캐스코드로 접속된 저전압 트랜지스터에 의해 조절된다. 고전압 트랜지스터의 상태(즉, 온/오프 펄싱)는, 게이트 신호를 제어하기 보다는 저전압 트랜지스터를 단지 턴 온(turn on) 및 턴 오프(turn off)함으로써 제어된다. 개량된 트리밍을 위해, 저전압 트랜지스터들의 어레이가 이용된다. 이 저전압 트랜지스터들의 어레이는 디지털 신호들에 의해 제어된다. 어레이는 출력 전압들의 넓은 범위에 걸쳐 구동 강도를 제어한다. 동일한 조절가능 송신기가 펄스파(예컨대, 10 내지 200 볼트 피크-대-피크(peak-to-peak)) 및 연속파(예컨대, 1 내지 5와 같은, 1 내지 20 볼트 피크-대-피크) 출력들 양자 모두를 위해 이용될 수 있다. 바이폴라 동작을 위해, 이러한 조절가능 강도 디바이스들의 상보적 쌍은 통합된 초음파 송신기의 전체적인 상승 및 하강 특성들을 매칭시킨다.

저전압 트랜지스터들(예컨대, LV CMOS FET들)은 스위칭을 수행하고, 고전압 트랜지스터들(예컨대, HV FET들)은, 저전압 트랜지스터들이 스위치를 턴 온 및 턴 오프하고 온(on) 될 경우 강도를 결정하는 것을 책임지는 동안, 고전압에 대한 노출로부터 저전압 트랜지스터들을 보호한다.

도 1은 초음파 이미징을 위한 파형 발생기의 일 실시예를 도시한다. 파형 발생기는 송신기(10)이다. 송신기(10)는 트랜스듀서 엘리먼트(transducer element)(11)에 접속된다. 송신기(10)는 바이폴라 또는 유니폴라 방형파와 같은 파형을 발생시킨다. 송신기의 트랜지스터들이 순시적이지 않은 상승 및 하강 시간들을 가짐에 따라, 파형은 정확한 방형파가 아닐 수 있다. 트랜스듀서 엘리먼트(11)는 전기적 파형을 음향 에너지(acoustic energy)로 변환한다. 복수의 채널(channel)들 및 대응하는 엘리먼트들(11) 각각에 대해 파형 발생기를 제공함으로써, 단계적인 어레이 스캐닝이 제공될 수 있다. 하나의 파형 발생기는 64, 128, 256, 또는 288개의 송신기들(10)과 같은 하나 이상의 송신기들(10)을 포함할 수 있다.

도 2는 초음파 펄스들을 발생시키기 위해 송신기로서 동작가능한 2개의 스위치들(12, 14)의 일 예를 도시한다. 초음파 펄스는 초음파 주파수에 있는 펄스이다. 펄스는 단일의 포지티브 또는 네거티브 펄스이다. 이러한 펄스들의 체인(chain)이 발생될 수 있다. 바이폴라 동작을 위해, 포지티브 및 네거티브 펄스들이 차례로 발생된다. 바이폴라 초음파 펄스들을 발생시키기 위해, 도 2의 2개의 부가적인 스위치들이 바이폴라 송신기를 위해 제공된다.

스위치들(12, 14)은 동일한 회로 또는 칩(chip)에 통합된다. 예를 들면, 주문형 집적 회로는 도 2에 도시된 하나 이상의 송신기들을 포함한다. 상이한 컴포넌트들은, CMOS 프로세스(process)들을 이용하는 것과 같이, 동일한 반도체 기판 상에 동일한 또는 상이한 프로세스들을 이용하여 형성된다.

집적 회로는 초음파 시스템 내에서 이용된다. 예를 들면, 동축 케이블(coaxial cable)은 출력부(22)를 초음파 어레이의 트랜스듀서 엘리먼트(11)에 접속시킨다. 다른 실시예에서, 집적 회로는 트랜스이소퍼지얼 어레이(transesophageal array)와 같은 다차원 어레이에 접속을 위해 트랜스듀서 하우징(housing) 내에 위치된다. 고전압 및 저전압 스위치들(12, 14) 양자 모두를 동일한 집적 회로 내에 통합시킴으로써, 프로브(probe)에서의 이용을 위한 소형 송신 빔형성기(beamformer)가 제공된다. 동일한 반도체 기판이 고전압 및 저전압 스위치들(12, 14) 양자 모두를 위해 이용된다. 64, 128, 256, 또는 다른 개수의 송신기들과 같은 다수의 송신기들이 동일한 칩 또는 주문형 집적 회로 내에 통합될 수 있다.

주문형 집적 회로 및/또는 칩은 다양한 입력부들 및 출력부들을 가질 수 있다. 예를 들면, 포지티브 및 네거티브 전압 소스들, 포지티브 및 네거티브 게이트 전압 소스들, 저전압 스위치들(12)을 위한 게이트 제어 신호들, 포지티브 펄스 및 네거티브 펄스 활성화 신호들(예컨대, 주어진 고전압 스위치(14)를 위한 온(on) 또는 오프(off)의 이진 표시), 및/또는 페일 세이프(fail safe) 제어로부터 신호들 또는 전압들을 수신하기 위해 트레이스(trace)들이 제공된다. 초음파 신호들을 출력하기 위한 하나 이상의 출력부들이 제공될 수 있다. 입력부들 및 출력부들의 임의의 조합이 이용될 수 있다.

도 3은 도 2의 송신기의 예시의 바이폴라 회로도를 도시한다. 회로는 고전압 스위치들(M1/M2)(14), 저전압 스위치 어레이들(M3/M4)(12), 및/또는 다른 컴포넌트들을 포함한다. 회로도는 다양한 입력부들 및 출력부(TX 포트)(22)를 갖는 집적 회로이다. 높은 포지티브 전압 전원 커넥터(connector)(Vph)(16), 높은 네거티브 전압 전원 커넥터(Vnh)(16), 네거티브 및 포지티브 트림 제어 커넥터들(trim_n 및 trim_p)(18), 포지티브 및 네거티브 게이트 전압들(Vnx 및 Vpx)(20), 접지(GND), 로직(logic) 전원 커넥터(Vpd), 세이프티 오버라이드(safety override) 제어 커넥터들(safe-hi 및 safe-lo), 및 펄스 제어 커넥터들(tx_hi 및 tx-low). 부가적으로, 상이한 또는 보다 적은 개수의 입력부들 및 출력부들이 제공될 수 있다. 예를 들어, 트림 제어기가 집적 회로 상에 포함되어서, 개별 입력부들은 트림 제어를 위해 제공되지 않는다. 다른 예로서, 트림 제어는 또한 펄스 제어로서 이용된다.

도 2의 일 실시예에서, 저전압 스위치(12)는 3.3V FET와 같은 저전압 트랜지스터이다. 저전압 트랜지스터는 CMOS 프로세스들을 이용하여 제조될 수 있다. 고전압 스위치(14)는 고전압 FET(비-CMOS 디바이스)이다. 디바이스들의 쌍은 포지티브 또는 네거티브 펄스를 제공한다. 스위치들(12 및 14)의 다른 쌍은 네거티브 또는 포지티브 펄스 중 다른 것을 제공할 수 있다. 예를 들면, 도 3은 바이폴라 파형을 발생시키기 위해 동일한 출력부(TX 포트)와 접속된 저전압 및 고전압 스위치들(M3/M4 및 M1/M2)의 2개의 쌍들을 도시한다. 고전압 스위치들(14)이 매칭된 또는 유사한 상승 및 하강 시간들을 갖도록, 저전압 스위치 어레이들(12)은 각각의 고전압 스위치들(14)의 강도를 조절하기 위해 캐스코드로 접속된다. 바이폴라 파형은 보다 미러-대칭적이게 될 수 있다.

포지티브 및 네거티브 전압 커넥터들(16)은 각각 포지티브 및 네거티브 전압 소스들과의 접속을 위한 것이거나, 상기 포지티브 및 네거티브 전압 소스들에 접속된다. 포지티브 및 네거티브 전압 커넥터들(16)에 제공된 전압들은 고정 또는 가변 전압 소스들에 의해 공급된다. 집적 회로 내에 통합된 전압 공급 또는 조절을 위해 제공하는 것과 같이, 다른 전압 조절기들이 제공될 수 있다. 펄스파 동작을 위한 +/- 10 내지 200 볼트 또는 연속파 동작을 위한 1 내지 20 볼트와 같은, 임의의 전압이 제공될 수 있다.

포지티브 및 네거티브 게이트 전압 커넥터들(20)은 각각 포지티브 및 네거티브 전압 소스들과의 접속을 위한 것이거나, 상기 포지티브 및 네거티브 전압 소스들에 접속된다. 포지티브 및 네거티브 전압 소스들과 동일한 소스들이, 포지티브 및 네거티브 전압들보다 낮은 게이트 전압들을 제공하기 위해, 예를 들어 전압 분배기와 함께 이용될 수 있다. 대안적으로, 개별 소스들이 제공된다. 포지티브 및 네거티브 게이트 전압 커넥터들(20)에 제공된 전압들은 고정 또는 가변 전압 소스들에 의해 공급된다. 집적 회로 내에 통합된 전압 공급 또는 조절을 위해 제공하는 것과 같이, 다른 전압 조절기들이 제공될 수 있다.

포지티브 및 네거티브 게이트 전압들은 송신 동안, 고정되거나, DC이거나, 또는 그렇지 않으면 일정할 수 있다. 게이트 전압들은 상이한 동작에 대해 상이할 수 있고, 예를 들어, 커넥터들(16)에서의 포지티브 및 네거티브 전압들보다 낮거나 또는 높은 약 2 내지 4(예컨대, 3) 볼트이다. 이 전압 차이는 저전압 스위치들(12)을 오버로딩(overloading)하는 것을 회피하도록 선택된다.

고전압 스위치들(14)은 전계 효과 트랜지스터들(FET들)이다. 예를 들면, P-형 FET 또는 N-형 FET가 이용된다. 도 3의 실시예에서, 포지티브 고전압 스위치(M1)는 P-형 FET이고, 네거티브 고전압 스위치(M2)는 N-형 FET이다. 고전압 스위치들(14)은 파형 발생기를 형성하고, 상보적인 전계 효과 트랜지스터들이지만, 다른 유형들의 트랜지스터들 또는 스위치들을 포함할 수 있다. 고전압 스위치들(14) 각각은 동일한 또는 상이한 유형의 스위치 또는 트랜지스터일 수 있다.

고전압 스위치들(14)은 적어도 10 또는 그 이상의 볼트로 동작가능하고, 예를 들어 입력 커넥터(16)에서 10 내지 200 볼트 공급을 허용한다. 연속파들로 동작하기 위한 최고 전압보다 낮은 전압과 같이, 보다 낮은 전압이 제공될 수 있다. 예를 들면, 고전압 스위치들(14) 각각은, 10 또는 200 볼트 전원으로 동작하기 위해 게이트 산화물 및 다른 연관된 치수(dimension)들을 갖도록 사이징(size)된다. "온(on)" 상태에서의 드레인(drain)-대-소스(source) 저항은 500 또는 그보다 적은 옴(ohms)과 같이, 임의의 다양한 값들일 수 있다. 고전압 스위치들(14)은 동일한 칩 상에 또는 동일한 회로 내에 통합된다.

고전압 스위치들 각각은 게이트, 소스, 및 드레인을 갖는다. 소스들은 저전압 스위치들(12)의 드레인들과 접속된다. 게이트는 게이트 전압 커넥터(20)와 접속한다. 드레인은 출력부(22)와 접속된다. 예를 들어, 개입된(intervening) 컴포넌트들을 갖는 또는 갖지 않는, 다른 접속들이 이용될 수 있다.

고전압 스위치(14)는, 게이트에서 비교적 일정한 전압으로 송신 펄스를 발생시키도록 구성된다. 게이트에서의 전압은 고전압 스위치(14)의 온/오프 동작 동안 일정하다. 게이트 및 소스 전압들의 차이는 고전압 스위치(14)를 활성화시키거나 또는 활성화시키지 않는다. 저전압 스위치(12)는, "오프"에 대해서는 차이가 없고 "온"에 대해서는 1, 2, 3, 또는 그보다 큰 볼트 차이가 있는 것과 같이, 소스 전압과 게이트 전압 사이에 충분한 차이를 생성시키기 위해 또는 생성시키지 않기 위해 이용될 수 있다. 도 3의 실시예에서, 게이트 전압들은 47 및 -47 볼트이고, 커넥터들(Vph 및 Vnh)에서 포지티브 및 네거티브 전압들은 50 및 -50 볼트이지만, 다른 절대(absolute) 전압들 및/또는 상이한 전압들이 이용될 수 있다. 전압 차이는 고전압 스위치(14)의 임계-온 전압보다 크다. 일 실시예에서, 고전압 스위치(14)는 캐스코드 턴 온 및 턴 오프로 접속된 저전압 스위치(12)에 의해서만 턴 온 및 턴 오프된다. 대안적 실시예들에서, 게이트에서의 변경 및 소스 전압에서의 변경의 조합 또는 단지 게이트 전압에서의 변경은 고전압 스위치(14)를 턴 온 또는 턴 오프한다. 고전압 스위치(14)가 턴 온하는 정도(그의 "강도")는 그의 소스 및 게이트 전압에서의 차이에 따른다.

고전압 스위치들(14)은 출력부(22) 상에 송신 펄스를 발생시키도록 동작가능하다. 고전압 스위치 또는 스위치들(14)은 스위칭 펄서(pulser)를 형성한다. 보다 복잡한 펄서들이 보다 많은 개수의 스위치들을 이용하여 제공될 수 있다. 고전압 스위치들(14)은 송신 펄스들을 발생시킨다. 턴 온하고, 그 다음에 턴 오프함으로써, 펄스가 발생된다. 스위치(14)를 턴 온하는 것은, 저전압 스위치(12)를 트리밍하는 것에 의해 제공된 전압이 출력부(22)에 접속하게 한다. 저전압 스위치(12)는 트리밍에 의해 조절됨에 따라 커넥터(16)로부터의 전압을 출력부(22)에 접속시킨다. 이는 실질적으로 방형 파 펄스를 생성한다. 실질적으로, 상승 시간 및 하강 시간뿐만 아니라 임의의 오버슛(overshoot)도 고려한다. 반복적으로 턴 온하고 그 다음에 턴 오프함으로써, 펄스 트레인(pulse train)이 발생된다. 파형의 단일 펄스 또는 다수의 펄스 트레인 유형 중 어느 하나가 이용될 수 있다.

고전압 스위치(14)는 저전압 스위치(12)(송신기(10))와 함께, 상이한 공급 전압들에 대해 또는 상이한 공급 전압들로 동작한다. 공급 전압 커넥터(16) 및 게이트 전압 커넥터(20)에 공급된 전압들은 상이한 동작 모드들에 대해 상이할 수 있다. 예를 들면, 10 내지 50 볼트의 공급 전압은 연속 파 스캐닝을 위해 제공된다. 50 내지 200 볼트의 공급 전압은 펄스된 파 스캐닝을 위해 제공된다. 공급 전압은 출력 파형의 진폭을 설정한다. 발생된 송신 펄스들에 대한 출력부(22) 상에서의 피크 전압은 공급 전압에 따라 상이할 수 있다. 고전압 스위치(14)의 게이트 전압은 일정한 비율이거나 공급 전압과 상이하다. 저전압 스위치(12)에 인가된 공급 전압과 게이트 전압 사이의 차이는, 연속파 또는 펄스파 동작에 상관없이 5, 4 또는 다른 동작 전압보다 낮다.

집적 회로(10)는 펄스된 또는 연속적 파들 어느 하나를 발생시키기 위해 동작가능하다. 출력부(22)는, 발생된 파형을 음향 에너지(acoustic energy)로 변환하기 위한 트랜스듀서 엘리먼트(11)와 직접적으로 또는 간접적으로 접속한다. 연속적 또는 펄스된 파형들은 바이폴라 파형들이지만, 유니폴라 또는 보다 복잡한 파형들이 연속적 또는 펄스된 파 동작 중 어느 하나 또는 양자 모두를 위해 발생될 수 있다.

고전압 스위치(14)에 의해 발생된 연속적 또는 펄스된 파형들은 출력부(22) 상에 출력된다. 출력부(22)는 신호 트레이스, 커넥터, 컨덕터 또는 반도체 칩 상의 집적 회로를 외부 컴포넌트들과 전기적으로 접속시키기 위한 다른 디바이스이다. 출력부(TX 포트)는 도 3의 실시예에서 2개의 고전압 스위치들(M1/M2)과 접속한다. 출력부(22)는 주어진 초음파 트랜스듀서 엘리먼트(11) 또는 다른 컴포넌트에 대한 접속을 허용한다.

저전압 스위치(12)는 상보적인 전계 효과 트랜지스터이지만, 다른 스위치들 또는 트랜지스터들이 이용될 수 있다. 예를 들면, 저전압 스위치(12)는 저전압 FET와 같은 저전압 트랜지스터이다. 도 3의 실시예에서, 저전압 스위치들(M3/M4)은 서로 동일한 유형 또는 상이한 유형의 스위치들일 수 있다. 각각의 저전압 스위치(12)는 1 내지 2 볼트 임계치와 같은, 6 볼트 미만의 턴 온 임계치를 갖는다. 보다 높은 또는 보다 낮은 임계 전압들이 제공될 수 있다. 저전압 스위치들(12)은 게이트에서 보다 얇은 산화층을 갖거나, 고전압 스위치들(14)보다 낮은 전압에 대한 노출을 갖는 동작을 위한 치수들에서 다른 차이점들을 갖는다. 일 실시예에서, 저전압 스위치(12)는 고전압 스위치(14)보다 작다. 예를 들면, 저전압 스위치(12)는, 2.5 내지 12 볼트의 전압들과 같은, 10 볼트 미만의, 소스 및 게이트를 통한 차이들 또는 전압 공급들로 동작가능하다. 저전압 스위치(12)의 드레인-대-소스 저항은 매우 낮고, 예를 들어, 고전압 스위치(14)의 드레인 대 소스 저항보다 10배 작다. 예를 들면, 저전압 스위치(12)의 저항은 50 옴(ohms) 또는 그 미만이다. 보다 얇은 산화물 및 보다 짧은 채널을 가짐으로써 보다 낮은 저항이 제공된다. 보다 큰 저항들이, 유사한 또는 상이한 저항들의 비율로 고전압 스위치(14)로부터 저전압 스위치(12)로 제공될 수 있다.

저전압 스위치(12)는, 포지티브 전압 소스 커넥터(16) 같은 전압 소스와 고전압 스위치(14)의 소스 사이에 접속된다. 접속은 접속가능할 수 있고, 예를 들어 고정된 접속 또는 접속될 수 있거나 제거가능한 접속과 연관된다(예컨대, 보드 상에 탑재를 위한 또는 디바이스들 사이에 제공된 스위치를 갖는 칩). 도 3의 실시예에서, 저전압 스위치들(M3/M4)은 고전압 스위치들(M1/M2)의 소스들과 각각의 포지티브 및 네거티브 전압 공급 커넥터들(Vph 및 Vnh) 사이에 접속가능하다.

이는 캐스코드 접속이다. 저전압 스위치(12)가 소스에 인가된 전압을 통해 고전압 스위치(14)를 제어하도록, 정적인(static) 바이어스 전압이 고전압 스위치(14)의 게이트들에 인가된다. 캐스코드 접속은, 고전압 스위치(14)의 게이트에 인가된 정적인 전위로 인해 드레인-게이트 밀러(Miller) 커패시턴스(capacitance)와 연관된 턴-온 지연을 회피할 수 있다.

저전압 스위치(12)는 예를 들어, 고전압 스위치(14)의 구동 강도를 조절함으로써, 고전압 스위치(14)를 트리밍할 수 있다. 저전압 스위치(12)는 피크 전압으로서 고전압 스위치(14)의 소스에 인가된 전압 또는 전류의 양을 제어할 수 있다. 도 3의 실시예에서, 저전압 트랜지스터에 응답하여 FET들의 구동 강도가 변화하도록, 저전압 트랜지스터들(예컨대, 저전압 스위치들(M3/M4))은 FET들(예컨대, 고전압 스위치들(M1/M2))을 트리밍하도록 구성된다. 게이트는 트림 레벨(trim level)을 설정하기 위해 트림 제어 커넥터(18)와 접속가능하다.

트리밍은 하나(유니폴라) 또는 두개(바이폴라)의 고전압 펄서들(스위치(14)) 외에는 부가적인 고전압 디바이스들의 이용 없이 제공된다. 이는 저전압 스위치(12)의 보다 작은 크기로 인해 보다 효율적인 통합을 야기할 수 있다.

트리밍은 고전압 스위치(14)의 상승 및/또는 하강 시간을 제어한다. 발생된 파형은 프로그래밍가능 또는 설정된 상승 및/또는 하강 특성들을 이용하여 생성될 수 있다. 도 3의 바이폴라 파형 발생기 실시예에서, 상이한 유형(P-형 대 N-형)의 고전압 디바이스들의 상승 및 하강 시간들이 매칭될 수 있다. 매칭함으로써, 포지티브 및 네거티브 펄스들은 서로 보다 근접한 미러 이미지들이다. 하모닉(harmonic) 또는 다른 이미징을 위해, 매칭된 펄스들은, 하모닉 정보, 티슈(tissue)로부터의 보다 양호한 격리(isolating) 하모닉 응답 또는 콘트라스트 에이전트들에 기초하여 적은 송신기를 발생시킬 수 있다. 위상 또는 펄스 반전(inversion)이, 핵심적인 응답을 소거하기 위해 이용되는 경우, 또는 위상 시프팅이 다른 주파수 컴포넌트들을 소거하기 위해 이용되는 경우에, 매칭된 펄스들은 원하는 스펙트럼들(spectra)을 보다 양호하게 소거할 수 있다.

일 실시예에서, 저전압 스위치(12)는 이러한 스위치들의 어레이의 일부이다. 예를 들면, 도 3은 FET들(스위치(M1/M2))과 캐스코드로 접속된 8개의 저전압 디바이스들(스위치들(M3/M4))의 어레이를 도시한다. 8개의 저전압 디바이스들의 어레이는 256개의 유효 조합들을 제공하기 위해 크기가 이진(binary)-가중된다. 모든 8개의 디바이스들의 채널 길이는 동일하지만, 채널 폭들은 1:2:4:8:16:32:64:128의 비율로 있다. 다른 개수의 디바이스들, 채널 길이 차이들, 및/또는 비율들이 제공될 수 있다. 어레이의 저전압 스위치들(12)은 서로 병렬로 접속된다.

저전압 디바이스들의 어레이는 가변-강도 스위치처럼 동작한다. 가변 온-저항 및 가변 피크 전류를 나타낸다. 동작 동안, 고전압 서플라이와 고전압 트랜지스터(14)의 게이트 사이에 고정된 dc 전압(예컨대, 3.3 V)이 존재한다. 이 전압은 저전압 트랜지스터 어레이(예컨대, CMOS 디바이스들)와 고전압 트랜지스터(14)의 소스-대-게이트 전압 사이로 분할된다. 저전압 트랜지스터 어레이의 강도를 변화시킴으로써, 보다 많은 또는 적은 전압이 고전압 트랜지스터(14)의 소스-대-게이트 전압으로서 인가될 수 있어서, 그것에 의해, 고정된-크기 트랜지스터의 강도를 변화시킨다. 개별 게이트 신호들이 개별적으로 저전압 스위치들(12)의 각각을 턴 온 및 턴 오프하기 위해 제공된다. 어레이 내에 8개의 스위치들(12)을 갖는 예에서, 제공된 256 레벨들의 트리밍이 존재한다. 어레이의 스위치들(12)은 턴 온 및 턴 오프하기 위해 디지털 제어로 응답한다. 도 3의 바이폴라 예에서, 저전압 스위치들(M3/M4)의 어레이들 각각은 디지털 코드에 의해 제어가능하다. 상이한 어레이들을 위한 코드들은 동일하거나 상이할 수 있다. 디지털 코드는, 송신기의 동작 동안 CMOS 디바이스들 중 일부가 온되고 CMOS 디바이스들 중 일부가 오프되는 것를 지시한다. 디지털 코드는 고전압 스위치(14)의 트리밍의 양을 제어한다. 어레이의 저전압 스위치들(12)이 고전압 스위치(14)를 턴 온 및 턴 오프하기 때문에, 코드는 펄싱 동안 하나의 그룹(group)이 오프되고, 펄스 이전의 및 펄스 동안의 양자 모두에서 다른 그룹이 오프되는 것을 지시한다.

주어진 그룹을 턴 온함으로써, 상이한 레벨의 트리밍 또는 강도 제어가 제공된다. 저전압 트랜지스터들의 상이한 그룹들이 상이한 목적들을 위해 선택될 수 있다. 예를 들면, 공통 스위치들(12)을 갖는 또는 갖지 않는 상이한 그룹들은 펄스된 파 동작을 위해 및 연속적 파 동작을 위해 이용된다. 피크 진폭 또는 피크 출력 전류의 차이는 요구되는 또는 원하는 트리밍의 양에 영향을 미칠 수 있다. 온 및 오프인 저전압 트랜지스터들은 상이한 피크 또는 동작 전압 레벨들에 대해 상이하다. 다른 예로서, 상이한 송신기들(10)은 제조 변화(manufacturing variance)로 인해 상이한 특성들을 가질 수 있다. 송신기(10)를 교정(calibrate)함으로써, 주어진 애플리케이션(application)을 위해 이용하기 위한 저전압 스위치들(12)의 그룹은 상이한 송신기들에 대해 상이해질 수 있다.

코드는 펄스를 발생시키기 위해 고전압 스위치(14)를 턴 온 및 턴 오프하기 위해 이용될 수 있다. 저전압 스위치들(12)의 선택된 그룹 또는 단일 저전압 스위치(12)가 턴 온되고 그 다음에 턴 오프되어, 고전압 스위치(14)가 캐스코드 동작으로 턴 온 및 턴 오프되도록 야기할 수 있다. 고전압 스위치(14)의 소스는 활성화 또는 온/오프 상태를 제어한다.

도 3은 고전압 스위치들(M1/M2)을 트리밍하고 동작시키기 위한 예시적 제어 구조를 도시한다. 트림 커넥터들(trim_p/n)에서 수신된 비트들은 동작시킬 저전압 스위치들(M3/M4)을 선택한다. 이는 정적인 선택이고, 트리밍을 위한 송신 파형의 발생의 지속기간 동안 설정된다. 피크 출력 전류와 같은, 송신기(10)의 주어진 동작 포인트를 위해 이용된 트리밍 코드 또는 주어진 애플리케이션을 위한 최종 온-저항은 칩 내에 또는 칩의 외부에 저장된다. 일 실시예에서, 코드는 송신기(10)의 제조 및 측정 또는 교정 이후에 칩 내에 저장된다. 저장소는 퓨즈된(fused)-ROM 또는 다른 유형의 메모리(memory)일 수 있다. 코드는 이용을 위해 저장될 수 있거나, 판독되고, 보간(interpolate)되어, 칩에 다시(back) 제공될 수 있다.

송신 제어 커넥터들(18)의 각각에서의 비트는 스위치의 활성화를 제어한다. 도 3에서, AND 게이트들(U5) 및 OR 게이트들(U10)은 디지털 코드를 저전압 스위치들의 게이트들에 출력한다. 로직 게이트들(U5 및 U10)은, 로직 게이트들(U5 및 U10)이 각각 접속되는 M3/M4 저전압 디바이스의 크기에 따라 강도-조절된다. 예를 들면, 128x 트랜지스터(M3)에 부착된 로직 게이트는 1x M3 트랜지스터를 제어하기 위해 이용되는 것보다 강한 게이트이다. AND 게이트들(U5) 및 OR 게이트들(U10)은 저전압 스위치들(M3/M4)을 턴 온하기 위해 어레이 내의 임의의 주어진 저전압 스위치(M3/M4)의 선택 및 활성화 양자 모두를 필요로 한다. 인버터들(U3/U4 및 U8/U9)은 플로팅 래치들(floating latches)을 형성한다. 이들 래치들은 고전압 스위치들(M1/M2)의 상태(즉, 온 또는 오프)를 유지한다. 상태 제어는 플로팅 커패시터들(C1 내지 C4)을 통해 제공되어, 임의의 정적인 공급 전류 요구조건들을 감소 또는 제거한다. 감소 또는 제거는 전력 손실을 최소화하거나 감소시킬 수 있다.

도 3의 예시적 실시예에서, 페일-세이프(fail-safe) 시스템이 포함된다. 트랜지스터들(M5 및 M6)은 페일-세이프 회로를 형성한다. 드레인들은 고전압 스위치들(M1/M2)의 게이트 전위에 접속되고, 소스들은 인버터들(U3/4, U8/9)과 접속된다. 회로는, 송신 동안 이외의 모든 시간들에서 래치들(U3/U4 및 U8/U9)을 오프 상태로 강제(force)한다. 페일-세이프 트랜지스터들(M5 및 M6)을 위한 제어 신호들은, 고전압 스위치들(M1/M2)(페일-세이프 오프)의 게이트들에서의 전압과 동일하거나, 전압 서플라이(페일-세이프 온)와 동일하다. dc-결합된 레벨 트랜슬레이터(translator)들의 쌍(포지티브 및 네거티브)은 페일-세이프 제어 신호를 제공한다. 이 제어 신호는 2개의 전압들 사이에서 스위칭한다(예컨대, +/- 50 볼트로부터 +/- 47 볼트로). 트랜슬레이터들은 칩을 온 또는 오프하고, 칩 내의 또는 다른 칩들 내의 송신기들(10) 모두에 공통으로 신호들을 제공할 수 있다. 송신기(10)의 파워-업 상태는 페일-세이프 활성화로, 송신기(10)의 포지티브 및 네거티브 부분들에서의 동시 전도를 방지한다. 그렇지 않으면 랜덤 파워-온 래치 상태들이 동시 전도를 야기할 수 있다.

다른 제어 회로, 제어 신호들, 송신기 컴포넌트들, 또는 어레인지먼트들이 이용될 수 있다. 컴포넌트들의 상이한 조합들이 동일한 칩 상에서 이용되거나, 다수의 칩들에 스프레드되거나, 칩 상에 통합되지 않은 회로로서 제공될 수 있다.

도 4는 초음파 파형을 발생시키기 위한 방법의 일 실시예를 도시한다. 파형들은 펄스된 또는 연속적 파들이다. 펄스된 파들은 1 내지 5 사이클(cycle)들 또는 그 이상을 가질 수 있고, 연속적 파들은 10 이상의 사이클들(예컨대, 수백, 수천, 수만, 또는 수억 사이클들)을 가질 수 있다. 방법은 도 1, 도 2, 또는 도 3의 송신기에서 이용되지만, 다른 집적 회로들, 칩들, 송신기들, 파형 발생기들, 또는 디바이스들이 이용될 수 있다. 부가적으로, 도 4에 도시된 것과 상이한 또는 보다 적은 동작들이 제공될 수 있다.

동작(40)에서, 고전압 트랜지스터의 구동 강도는 캐스코드로 접속된 저전압 트랜지스터를 이용하여 트리밍된다. 저전압 트랜지스터는 고전압 트랜지스터의 구동 강도 및 온/오프 동작 또는 상태 양자 모두를 제어한다.

트리밍을 위해, 저전압 트랜지스터는 고전압 트랜지스터에 인가된 소스-대-게이트(또는 게이트-대-소스) 전압의 양을 제어한다. 트리밍은 구동 강도를 변경한다. 이 변경은 고전압 스위치의 동작의 하나 이상의 특성들에 영향을 미친다. 트리밍은 고전압 스위치의 상승 시간, 하강 시간, 또는 양자 모두를 제어할 수 있다. 트리밍은 또한 고전압 스위치의 온-저항을 제어하기 위해 이용될 수 있다. 트리밍을 조절함으로써, 일반적으로 방형 파의 상이한 상승 또는 하강 시간들이 초래된다.

바이폴라 펄싱을 위해, 상이한 고전압 트랜지스터들이 상이하게 또는 동일하게 트리밍된다. 초음파 파형의 포지티브 및 네거티브 부분들의 상승 및 하강 시간들은, 고전압 트랜지스터들의 트리밍을 이용하여 매칭된다. 각각의 고전압 트랜지스터들과 캐스코드인 상이한 저전압 트랜지스터들은 출력을 트리밍한다.

트리밍의 양은 저전압 트랜지스터의 턴-온 또는 활성화의 양에 의해 제어된다. 하나의 트랜지스터는 범위에 걸쳐 레벨을 제어할 수 있다. 바람직하게, 이진-가중된 저전압 트랜지스터들의 어레이는 트림 레벨들을 제어한다. 어레이를 이용한 제어는 디지털방식일 수 있다. 어레이 내의 각각의 트랜지스터는 내내(all the way) 턴 온되거나, 내내 턴 오프된다(디지털 제어). 비트들은 저전압 트랜지스터들 중 어느 트랜지스터가 트리밍에 기여하고, 어느 트랜지스터가 기여하지 않는지를 지시한다. 저전압 트랜지스터들(예컨대, CMOS 디바이스들) 중 일부는 활성화되거나 활성화를 위해 선택되고, 저전압 트랜지스터들 중 다른 것들은 비활성화되거나 트리밍하지 않는 것으로 선택된다. 트리밍을 위한 선택들은 주어진 펄스, 펄스 시퀀스, 또는 파형의 발생 동안 유지된다.

상이한 선택들이 송신기의 상이한 동작 포인트들 및/또는 상이한 레벨들의 트리밍을 위해 이용될 수 있다. 저전압 트랜지스터들의 상이한 조합들이 상이한 동작 포인트들을 위해 선택된다. 이용될 피크 진폭 또는 동작 포인트가 선택을 결정될 수 있다. 상승 및 하강 시간 특성들은 상이한 레벨들의 소스 전압에 대해 상이할 수 있다. 결과적으로, 펄스들을 매칭하거나 원하는 특성을 설정하기 위한 트리밍은 상이할 수 있다. 일 실시예에서, 트리밍을 위한 상이한 선택은, 펄스된 파, 연속적 파, 도플러 또는 플로우, B-모드, 탄력성(elasticity), 전단(shear), 스트레인(strain), 및/또는 콘트라스트 에이전트 이미징 모드들을 위한 상이한 선택들과 같이, 상이한 모드들의 이미징을 위해 이용된다. 이들 또는 다른 모드들은, 트리밍에 의해 제어될 수 있는 상이한 피크 진폭, 상승 및 하강 시간, 스펙트럼들 또는 다른 요구조건들을 가질 수 있다.

동작(42)에서, 초음파 파형이 발생된다. 유니폴라 파형들에 대해, 저전압 트랜지스터에 의해 트리밍됨에 따라 하나의 고전압 트랜지스터는 각각의 펄스에 대해 사이클 온(cycled on)되고 그 다음에 사이클 오프된다. 2개의 스위치들이 유니폴라 송신기에서 이용될 수 있고, 하나는 풀업(pull up)되고, 다른 것은 풀다운된다(0으로). 바이폴라 파형들에 대해, 저전압 트랜지스터에 의해 트리밍됨에 따라 하나의 고전압 트랜지스터는 각각의 포지티브 펄스에 대해 사이클 온 및 그 다음에 사이클 오프된다. 저전압 트랜지스터에 의해 트리밍됨에 따라 다른 고전압 트랜지스터는 각각의 네거티브 펄스에 대해 사이클 온 및 그 다음에 사이클 오프된다. 다른 실시예에서는 단지 포지티브 또는 네거티브 동작이 트리밍될 수 있다. 하나보다 많은 수의 고전압 트랜지스터가 포지티브 펄스 및/또는 네거티브 펄스를 발생시키기 위해 이용될 수 있다.

고전압 트랜지스터는 소스 및 게이트에 인가된 전압을 이용하여 펄스를 발생시킨다. 소스는 저전압 트랜지스터에 의해 트리밍된다. 저전압 트랜지스터는 트리밍된 공급 전압을 고전압 트랜지스터의 소스에 인가한다. 트림 또는 트림 설정들의 양은 프로그래밍될 수 있다. 예를 들면, 상이한 설정들이 상이한 모드들에 대해 이용된다. 설정들은 주어진 유형의 모든 송신기들에 걸쳐 동일할 수 있다. 대안적으로, 각각의 송신기 또는 송신기들의 배치(batch)(예컨대, 동일한 웨이퍼 또는 동일한 런(run)으로부터의 송신기들)가 교정된다. 최적의 또는 충분한 트림 설정을 결정하기 위해 출력 파형(또는 출력 전류)이 측정된다. 이 설정은 조립된 초음파 시스템 내의 다른 메모리 내에 또는 칩 내에 저장된다. 교정은 동작 포인트들의 각각에 대해 수행될 수 있다.

공급 전압은 저전압 트랜지스터의 소스에 인가된다. 저전압 트랜지스터 및 고전압 트랜지스터들 양자 모두가 온인 경우에, 고전압 트랜지스터의 게이트와 저전압 트랜지스터의 소스에서의 공급 전압에서의 전압의 차이는 저전압 트랜지스터의 브레이크-다운 전압 레벨 미만이다. 예를 들면, 차이는 CMOS 디바이스(예컨대, 저전압 트랜지스터)에 대해 4 볼트 미만이다. 4 볼트는 저전압 트랜지스터의 전압 공차(tolerance)일 수 있어서, 저전압 트랜지스터에 걸쳐 4 볼트를 초과하는 것은 회피된다. 전압 공차에 기초하여 고전압 트랜지스터의 게이트 전압을 설정하는 것은 또한, 정적인 또는 DC 전위에서 고전압 트랜지스터의 게이트를 바이어스하여, 턴-온 지연을 회피하거나 감소시킨다. 게이트 전압은 다른 실시예들에서의 펄싱 동안 변화할 수 있다. 게이트 전압은, 공급 전압이 이미징의 모드 또는 발생된 파형의 원하는 피크 진폭에 기초하여 설정되는 경우에서 차이의 양을 유지하는 것과 같이, 상이한 동작 모드들 또는 동작 포인트들에 대해 상이할 수 있다.

저전압 트랜지스터가 캐스코드로 접속되기 때문에, 저전압 트랜지스터는 고전압 트랜지스터를 스위치 온 및 스위치 오프한다. 고전압 트랜지스터에 제공된 소스 전압이 제어된다. 트리밍 트랜지스터들의 어레이에 대해, 선택된 트랜지스터들이 턴 온되어, 고전압 트랜지스터의 게이트와 소스 사이의 포지티브 또는 네거티브 전압 차이를 야기한다. 이 전압 차이는 트랜지스터가 도전되어 펄스를 발생시키게 한다. 고전압 트랜지스터를 턴 오프하기 위해, 소스 전압은 저전압 트랜지스터들에 의해 접속해제된다. 다른 펄싱 제어가 이용될 수 있다.

고전압 트랜지스터가 온되거나 도전되는 경우, 소스는 출력부와 접속된다. 이는, 고전압 트랜지스터가 턴 오프될 때까지, 고전압(예컨대, 10 볼트 이상) 펄스가 지속되게 한다(lasting). 발생된 펄스는 공급 전압 레벨에서 피크 진폭을 갖는다. 상이한 공급 전압들이 상이한 피크 진폭들을 생성하기 위해 이용될 수 있다.

초음파 펄스들은 발생될 때 출력된다. 연속적 또는 펄스된 파들은 상이한 시간들에서 발생되지만, 동일한 집적 회로 및 연관된 반도체 칩으로부터의 공통 출력부를 공유한다. 동일한 송신기 및 연관된 파형 발생기는, 상이한 모드들의 초음파 이미징을 위해 펄스된 파들 또는 연속적 파들 중 어느 하나의 파들을 발생시키기 위해 이용될 수 있다.

포지티브 펄스들, 네거티브 펄스들, 또는 양자 모두의 상승 및 하강 시간이 트리밍에 의해 제어된다. 하모닉 및 콘트라스트 에이전트 이미징 모드들을 위해, 다수의 파형들이 발생될 수 있지만, 180도 위상차가 있다. 수신된 신호들을 합산함으로써, 하모닉 또는 티슈의 다른 응답 또는 콘트라스트 에이전트가 제공된다. 송신된 펄스들이 하모닉인 에너지를 포함하는 경우, 하모닉인 수신된 신호의 일부는 콘트라스트 에이전트 또는 티슈의 비선형 응답보다는 주파수에서의 송신에 기인할 것이다. 상승 및 하강 시간을 제어함으로써, 적은 하모닉 에너지가 발생될 수 있다. 포지티브 및 네거티브 펄스들의 상승 및 하강 시간을 유사해지게 제어함으로써, 보다 양호한 소거가 제공될 수 있다.

본 발명이 다양한 실시예들을 참조하여 상술되었지만, 많은 변화들 및 변경들이 본 발명의 범위로부터 벗어남이 없이 이루어질 수 있다는 것을 이해해야 한다. 그러므로, 상술된 상세한 설명은 제한보다는 예시적인 것으로 간주되도록 의도되었으며, 모든 동등물들을 포함하는 다음의 청구항들이 본 발명의 의도 및 범위를 규정하도록 의도되었음이 이해될 것이다.

Claims

제1 및 제2 고전압 트랜지스터(transistor)들(14)을 이용하여 바이폴라(bipolar) 초음파 펄스들을 발생시키기 위한(42) 바이폴라 송신기로서,
상기 제1 고전압 트랜지스터(14)의 제1 소스(source) 단자와 포지티브 전압 소스(positive voltage source) 사이에 접속가능한 제1 저전압 트랜지스터(12); 및
상기 제2 고전압 트랜지스터(14)의 제2 소스 단자와 네거티브(negative) 전압 소스 사이에 접속가능한 제2 저전압 트랜지스터(12)
를 포함하고,
상기 제1 및 제2 저전압 트랜지스터들(12)은 각각 상기 제1 및 제2 고전압 트랜지스터들(14)의 구동 강도(drive strength)들을 조절하도록 구성되고, 상기 제1 및 제2 고전압 트랜지스터들(14)은 각각 포지티브 및 네거티브 게이트(gate) 전압 소스들과 접속가능한 제1 및 제2 게이트들을 포함하여, 상기 제1 및 제2 저전압 트랜지스터들(12)은 각각 상기 제1 및 제2 고전압 트랜지스터들(14)의 온/오프 상태를 제어하도록 동작가능하고, 상기 포지티브 및 네거티브 게이트 전압 소스들은 송신 동안 상기 제1 및 제2 게이트들에 접속된 정전압들을 포함하는,
바이폴라 송신기.
제 1 항에 있어서,
상기 제1 및 제2 저전압 트랜지스터들(12)은 상기 제1 및 제2 고전압 트랜지스터들(14)과 캐스코드(cascode)로 접속가능한,
바이폴라 송신기.
제 1 항에 있어서,
상기 제1 및 제2 저전압 트랜지스터들(12) 각각은 CMOS 디바이스(device)들의 어레이(array)를 포함하는,
바이폴라 송신기.
제 3 항에 있어서,
상기 어레이 각각은, 상기 송신기의 동작 동안, 상기 CMOS 디바이스들 중 일부가 온(on)되고 상기 CMOS 디바이스들 중 일부가 오프(off)되는 것을 지시하는 디지털 코드(digital code)에 의해 제어가능하고, 상기 디지털 코드는 상기 제1 및 제2 고전압 트랜지스터들(14)의 트리밍(trimming)(40)의 양을 제어하는,
바이폴라 송신기.
제 4 항에 있어서,
상기 제1 및 제2 고전압 트랜지스터들(14)은 상기 포지티브 및 네거티브 소스 전압 소스들로부터의 상이한 전압 레벨(voltage level)들로 동작가능하고, 온 및 오프되는 상기 CMOS 디바이스들은 상기 상이한 전압 레벨들에 대해 상이한,
바이폴라 송신기.
제 1 항에 있어서,
상기 제1 및 제2 저전압 트랜지스터들(12) 및 상기 제1 및 제2 고전압 트랜지스터들(14)은 주문형 집적 회로(ASIC; application specific integrated circuit) 내에 있고, 상기 ASIC는 상기 포지티브 및 네거티브 전압 소스들, 상기 포지티브 및 네거티브 게이트 전압 소스들, 상기 제1 및 제2 저전압 트랜지스터들(12)을 위한 게이트 제어 신호들, 및 이진(binary) 포지티브 펄스(pulse) 및 네거티브 펄스 활성화에 대한 접속을 위한 입력부들을 포함하는,
바이폴라 송신기.
제 1 항에 있어서,
상기 제1 및 제2 저전압 트랜지스터들(12)은, 상기 제1 및 제2 고전압 트랜지스터들(14)에 의해 발생된 펄스들의 상승 및 하강 시간들을 매칭(match)시키기 위해 상기 제1 및 제2 고전압 트랜지스터들(14)의 트리밍(40)을 통해 각각 동작가능한,
바이폴라 송신기.
제 1 항에 있어서,
상기 제1 및 제2 저전압 트랜지스터들(12)은 CMOS 디바이스들을 포함하고, 상기 제1 고전압 트랜지스터(14)는 P-형 FET를 포함하고, 상기 제2 고전압 트랜지스터(14)는 N-형 FET를 포함하는,
바이폴라 송신기.
초음파 파형을 발생시키기(42) 위한 방법으로서,
캐스코드로 접속된 저전압 트랜지스터(12)를 이용하여 고전압 트랜지스터(14)의 구동 강도를 트리밍하는 단계(40); 및
상기 저전압 트랜지스터(12)에 의해 트리밍됨에 따라 상기 고전압 트랜지스터(14)를 이용하여 상기 초음파 파형을 발생시키는 단계(42)
를 포함하는,
초음파 파형을 발생시키기 위한 방법.
제 9 항에 있어서,
상기 발생시키는 단계(42)는,
제1 전압을 상기 저전압 트랜지스터(12)의 소스에 인가하는 단계; 및
제2 전압을 상기 고전압 트랜지스터(14)의 게이트에 인가하는 단계
를 포함하고,
상기 제1 전압과 상기 제2 전압 사이의 차이는 상기 저전압 트랜지스터(12)의 전압 공차(tolerance) 내에 있는,
초음파 파형을 발생시키기 위한 방법.
제 9 항에 있어서,
상기 발생시키는 단계(42)는, 상기 고전압 트랜지스터(14)의 게이트에 정전압을 인가하는 단계, 및 상기 저전압 트랜지스터(12)를 이용하여 상기 고전압 트랜지스터(14)를 스위치 온(switching on) 및 스위치 오프(switching off)하는 단계를 포함하는,
초음파 파형을 발생시키기 위한 방법.
제 9 항에 있어서,
상기 트리밍하는 단계(40)는 CMOS 디바이스들의 어레이를 디지털방식으로 제어하는 단계를 포함하고,
상기 어레이는 상기 저전압 트랜지스터(12)를 포함하는,
초음파 파형을 발생시키기 위한 방법.
제 12 항에 있어서,
상기 디지털방식으로 제어하는 단계는, 상기 CMOS 디바이스 중 일부를 턴 온(turning on)하고, 상기 CMOS 디바이스들 중 다른 CMOS 디바이스들을 오프(off)로 남겨두고, 상기 발생시키는 단계(42) 동안 상기 CMOS 디바이스들을 온 및 오프로 유지하는 단계를 포함하는,
초음파 파형을 발생시키기 위한 방법.
제 13 항에 있어서,
상기 발생시키는 단계는,
제1 피크(peak) 진폭에서 제1 펄스를 발생시키는 단계; 및
제2 피크 진폭에서 제2 펄스를 발생시키는 단계
를 포함하고,
상기 디지털방식으로 제어하는 단계는,
상기 제1 피크 진폭에서 발생시키는 경우, 상기 제2 피크 진폭에서 발생시키는 경우와는 상이한 상기 CMOS 디바이스들의 조합을 턴 온 및 턴 오프하는 단계를 포함하는,
초음파 파형을 발생시키기 위한 방법.
제 9 항에 있어서,
캐스코드로 접속된 다른 저전압 트랜지스터(12)를 이용하여 다른 고전압 트랜지스터(14)의 구동 강도를 트리밍하는 단계(40)를 더 포함하고,
상기 트리밍하는 단계(40)는 상기 초음파 파형의 상승 및 하강 부분들을 각각 발생시키는 단계(42)를 위해 동작하고,
상기 트리밍하는 단계(40)는 상기 초음파 파형의 상기 상승 및 하강 부분들의 상승 및 하강 시간들을 매칭시키는 단계를 포함하는,
초음파 파형을 발생시키기 위한 방법.
제 15 항에 있어서,
상승 및 하강 시간들이 하나의 주문형 집적 회로 내에서의 파형 발생기들의 어레이에 대해 동일하도록, 상기 트리밍하는 단계(40) 및 발생시키는 단계(42)를 수행하는 단계를 더 포함하는,
초음파 파형을 발생시키기 위한 방법.
제 9 항에 있어서,
회로가 출력들의 범위에 걸쳐 트리밍가능하도록, 상이한 트림 양들은 출력 전압에 따르는,
초음파 파형을 발생시키기 위한 방법.
초음파 이미징을 위한 파형 발생기로서,
10 볼트(volt) 이상의 상이한 피크 진폭들을 갖는 상이한 송신 펄스들을 발생시키도록 동작가능한 제1 전계 효과 트랜지스터(FET; field effect transistor)(14);
상기 제1 FET(14)와 캐스코드로 접속되는 제2 FET(12); 및
상기 제1 FET(14)와 접속되는 출력부(22) ― 상기 제1 FET(14)는 상기 출력부 상에서 송신 펄스를 발생시키도록 동작가능함 ―
를 포함하는,
초음파 이미징을 위한 파형 발생기.
제 18 항에 있어서,
상기 제2 FET(12)에 응답하여 상기 제1 FET(14)의 구동 강도가 변경되도록, 상기 제2 FET(12)는 상기 제1 FET(14)를 트리밍하도록 구성되는,
초음파 이미징을 위한 파형 발생기.
제 18 항에 있어서,
상기 제2 FET(12)는 상기 제1 FET(14)와 캐스코드로 접속되는 CMOS 디바이스들의 어레이의 일부이고,
상기 어레이는 상기 CMOS 디바이스들의 선택된 그룹(group)들을 턴 온 및 턴 오프하기 위해 디지털 제어에 응답하고,
상기 제1 FET(14)는, 상기 제1 FET(14)의 게이트와 접속된 정전압에 응답하여 송신 펄스를 발생시키고, 그리고 캐스코드 턴 온 및 턴 오프로 접속된 상기 CMOS 디바이스들에만 응답하여 상기 제1 FET(14)를 펄스 온 및 펄스 오프하도록 구성되는,
초음파 이미징을 위한 파형 발생기.
제 18 항에 있어서,
상기 제1 및 제2 FET(12)들은 조절가능 강도 디바이스들의 제1 쌍이고,
상기 파형 발생기는, 부가적인 제1 FET(14) 및 부가적인 제2 FET(12)를 조절가능 강도 디바이스들의 제2 쌍으로서 더 포함하고,
상기 제2 FET(12)들은 상승 및 하강 시간들에서의 매칭을 갖기 위해 상기 제1 FET(14) 및 부가적인 제1 FET(14)를 트리밍하도록 구성되는,
초음파 이미징을 위한 파형 발생기.
제 18 항에 있어서,
상기 송신 펄스들은 공급 전압에 따라 연속파 동작을 위한 또는 펄스파 동작을 위한 진폭을 갖고,
상기 제1 FET(14)는 상기 송신 펄스의 발생 동안 일정한 게이트 전압 및 상기 제2 FET(12)에 의해 트리밍된 소스 전압을 이용하여 동작하도록 구성되고,
상기 제2 FET(12)에 인가된 게이트 전압과 상기 공급 전압 사이의 차이는 연속파 또는 펄스파 동작에 상관없이 5 볼트 미만인,
초음파 이미징을 위한 파형 발생기.