KR101918965B1 - Display device integrated with touch screen - Google Patents

Display device integrated with touch screen Download PDF

Info

Publication number
KR101918965B1
KR101918965B1 KR1020170122570A KR20170122570A KR101918965B1 KR 101918965 B1 KR101918965 B1 KR 101918965B1 KR 1020170122570 A KR1020170122570 A KR 1020170122570A KR 20170122570 A KR20170122570 A KR 20170122570A KR 101918965 B1 KR101918965 B1 KR 101918965B1
Authority
KR
South Korea
Prior art keywords
touch
common electrode
line
electrode block
sensing line
Prior art date
Application number
KR1020170122570A
Other languages
Korean (ko)
Other versions
KR20170113524A (en
Inventor
신희선
이석우
유재성
김주한
이선정
송인혁
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170122570A priority Critical patent/KR101918965B1/en
Publication of KR20170113524A publication Critical patent/KR20170113524A/en
Application granted granted Critical
Publication of KR101918965B1 publication Critical patent/KR101918965B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate

Abstract

본 발명은 사용자의 터치를 센싱하기 위한 센싱 전극을 액정 패널 내부에 내장함으로써, 종래와 같이 액정 패널 상면에 별도의 터치 스크린을 구성할 필요가 없어, 두께가 감소하고, 제조 공정도 단순화되며, 제조 단가도 감소될 수 있는 표시장치 및 그 제조방법에 관한 것이다. 본 발명의 일 실시예에 따른 터치 스크린 일체형 표시장치는 기판, 기판 상에 배치된 제1 공통 전극 블록 및 제2 공통 전극 블록, 제1 공통 전극 블록과 기판의 액티브 영역에서 전기적으로 연결된 제1 센싱 라인, 제2 공통 전극 블록과 기판의 액티브 영역에서 전기적으로 연결된 제2 센싱 라인을 구비하고, 제1 센싱 라인은 제1 공통 전극 블록과 중첩되며, 제2 센싱 라인은 제1 공통 전극 블록 및 제2 공통 전극 블록과 중첩되고, 제1 센싱 라인은 제2 센싱 라인과 중첩되지 않으며, 제2 공통 전극 블록은 기판의 액티브 영역에서 제1 센싱 라인과 절연된다.The present invention eliminates the need to construct a separate touch screen on the upper surface of a liquid crystal panel by incorporating a sensing electrode for sensing a user's touch inside the liquid crystal panel, And a method of manufacturing the same. A touch screen integrated display device according to an embodiment of the present invention includes a substrate, a first common electrode block and a second common electrode block disposed on the substrate, a first common electrode block and a first sensing electrode electrically connected to the substrate in an active region, And a second sensing line electrically connected to the second common electrode block in an active region of the substrate, wherein the first sensing line overlaps with the first common electrode block, the second sensing line overlaps with the first common electrode block, 2 common electrode block, the first sensing line is not overlapped with the second sensing line, and the second common electrode block is insulated from the first sensing line in the active region of the substrate.

Figure 112017092815377-pat00002
Figure 112017092815377-pat00002

Description

터치 스크린 일체형 표시장치{Display device integrated with touch screen}[0001] The present invention relates to a display device integrated with a touch screen,

본 발명은 표시장치에 관한 것으로서, 보다 구체적으로는 사용자의 터치를 센싱하기 위한 센싱 전극을 구비한 표시장치에 관한 것이다. The present invention relates to a display device, and more particularly, to a display device having a sensing electrode for sensing a touch of a user.

액정표시장치는 동작 전압이 낮아 소비 전력이 적고 휴대용으로 쓰일 수 있는 등의 이점으로 노트북 컴퓨터, 모니터, 우주선, 항공기 등에 이르기까지 응용분야가 넓고 다양하다.Liquid crystal display devices have a wide variety of applications ranging from notebook computers, monitors, spacecrafts and aircraft to the advantages of low power consumption and low power consumption and being portable.

액정표시장치는 하부기판, 상부기판, 및 상기 양 기판 사이에 형성된 액정층을 포함하여 구성되며, 전계 인가 유무에 따라 액정층의 배열이 조절되고 그에 따라 광의 투과도가 조절되어 화상이 표시되는 장치이다. The liquid crystal display device includes a lower substrate, an upper substrate, and a liquid crystal layer formed between the two substrates. The arrangement of the liquid crystal layers is adjusted according to whether an electric field is applied or not, .

이와 같은 액정표시장치는 그 입력 수단으로서 마우스나 키보드가 일반적이지만, 네비게이션(navigation), 휴대용 단말기 및 가전 제품 등의 경우에는 손가락이나 펜을 이용하여 직접 정보를 입력할 수 있는 터치 스크린이 많이 적용되고 있다. In such a liquid crystal display device, a mouse or a keyboard is generally used as an input means, but in the case of navigation, a portable terminal, and a home appliance, a touch screen capable of directly inputting information using a finger or a pen is often applied have.

이하에서는, 터치 스크린이 적용된 종래의 액정표시장치에 대해서 상세히 설명하기로 한다. Hereinafter, a conventional liquid crystal display device to which a touch screen is applied will be described in detail.

도 1은 종래의 액정표시장치의 개략적인 단면도이다. 1 is a schematic cross-sectional view of a conventional liquid crystal display device.

도 1에서 알 수 있듯이, 종래의 액정표시장치는, 액정 패널(10) 및 터치 스크린(20)을 포함하여 이루어진다. 1, a conventional liquid crystal display device includes a liquid crystal panel 10 and a touch screen 20. As shown in FIG.

상기 액정 패널(10)은 화상을 디스플레이하는 것으로서, 하부 기판(12), 상부 기판(14) 및 양 기판(12, 14) 사이에 형성된 액정층(16)을 포함하여 이루어진다. The liquid crystal panel 10 displays an image and includes a lower substrate 12, an upper substrate 14 and a liquid crystal layer 16 formed between the two substrates 12 and 14.

상기 터치 스크린(20)은 상기 액정 패널(10)의 상면에 형성되어 사용자의 터치를 센싱하는 것으로서, 터치 기판(22), 상기 터치 기판(22)의 하면에 형성된 제1 센싱 전극(24), 및 상기 터치 기판(22)의 상면에 형성된 제2 센싱 전극(26)을 포함하여 이루어진다. The touch screen 20 is formed on the upper surface of the liquid crystal panel 10 and senses the touch of the user. The touch screen 20 includes a touch substrate 22, a first sensing electrode 24 formed on the lower surface of the touch substrate 22, And a second sensing electrode (26) formed on the upper surface of the touch substrate (22).

상기 제1 센싱 전극(24)은 상기 터치 기판(22)의 하면에서 가로 방향으로 배열되고, 상기 제2 센싱 전극(26)은 상기 터치 기판(22)의 상면에서 세로 방향으로 배열되어 있다. 따라서, 사용자가 소정 위치를 터치하게 되면, 터치된 위치에서 상기 제1 센싱 전극(24)과 제2 센싱 전극(26) 사이의 커패시턴스(capacitance)가 변화되고, 결국, 커패시턴스가 변화된 위치를 센싱함으로써 사용자의 터치 위치를 센싱할 수 있게 된다. The first sensing electrodes 24 are arranged in the horizontal direction on the lower surface of the touch substrate 22 and the second sensing electrodes 26 are arranged in the vertical direction on the upper surface of the touch substrate 22. Therefore, when the user touches the predetermined position, the capacitance between the first sensing electrode 24 and the second sensing electrode 26 changes at the touched position, and finally, the position where the capacitance is changed is sensed The touch position of the user can be sensed.

그러나, 이와 같은 종래의 액정표시장치는 상기 액정 패널(10)의 상면에 별도의 터치 스크린(20)이 형성된 구조이기 때문에, 상기 터치 스크린(20)으로 인해서 전체 두께가 증가되고, 제조 공정이 복잡하고, 또한 제조 단가가 증가되는 단점이 있다. However, since such a conventional liquid crystal display device has a structure in which a separate touch screen 20 is formed on the upper surface of the liquid crystal panel 10, the total thickness is increased due to the touch screen 20, And the manufacturing cost is also increased.

본 발명은 전술한 종래의 문제점을 해결하기 위해 고안된 것으로서, 본 발명은 사용자의 터치를 센싱하기 위한 센싱 전극을 액정 패널 내부에 내장함으로써, 종래와 같이 액정 패널 상면에 별도의 터치 스크린을 구성할 필요가 없어, 두께가 감소하고, 제조 공정도 단순화되며, 제조 단가도 감소될 수 있는 표시장치 및 그 제조방법을 제공하는 것을 목적으로 한다. The present invention has been devised to overcome the above-described problems of the prior art. The present invention has a need to construct a separate touch screen on the upper surface of a liquid crystal panel, as in the prior art, by incorporating a sensing electrode for sensing a user's touch inside the liquid crystal panel And it is an object of the present invention to provide a display device in which the thickness is reduced, the manufacturing process is simplified, and the manufacturing cost is reduced, and a manufacturing method thereof.

본 발명의 일 실시예에 따른 터치 스크린 일체형 표시장치는 기판, 기판 상에 배치된 제1 공통 전극 블록 및 제2 공통 전극 블록, 제1 공통 전극 블록과 기판의 액티브 영역에서 전기적으로 연결된 제1 센싱 라인, 제2 공통 전극 블록과 기판의 액티브 영역에서 전기적으로 연결된 제2 센싱 라인을 구비하고, 제1 센싱 라인은 제1 공통 전극 블록과 중첩되며, 제2 센싱 라인은 제1 공통 전극 블록 및 제2 공통 전극 블록과 중첩되고, 제1 센싱 라인은 제2 센싱 라인과 중첩되지 않으며, 제2 공통 전극 블록은 기판의 액티브 영역에서 제1 센싱 라인과 절연된다.A touch screen integrated display device according to an embodiment of the present invention includes a substrate, a first common electrode block and a second common electrode block disposed on the substrate, a first common electrode block and a first sensing electrode electrically connected to the substrate in an active region, And a second sensing line electrically connected to the second common electrode block in an active region of the substrate, wherein the first sensing line overlaps with the first common electrode block, the second sensing line overlaps with the first common electrode block, 2 common electrode block, the first sensing line is not overlapped with the second sensing line, and the second common electrode block is insulated from the first sensing line in the active region of the substrate.

본 발명의 다른 실시예에 따른 터치 스크린 일체형 표시장치는 기판, 기판 상에 배치되고 적어도 제1 터치 전극 및 제2 터치 전극을 포함하는 복수의 터치 전극들, 및 기판 상에 배치되고 적어도 제1 터치 라인 및 제2 터치 라인을 포함하는 복수의 터치 라인들을 포함한다. 제1 터치 전극은 기판의 액티브 영역에서 제1 터치 라인과 전기적으로 연결되고, 제2 터치 전극은 기판의 액티브 영역에서 제2 터치 라인과 전기적으로 연결된다. 제1 터치 라인은 제1 터치 전극과 중첩되며, 제2 터치 라인은 제1 터치 전극 및 제2 터치 전극과 중첩된다. 제1 터치 라인은 제2 터치 라인과 중첩되지 않으며, 제2 터치 전극은 기판의 액티브 영역에서 제1 터치 라인과 절연된다.According to another aspect of the present invention, a touch screen integrated display device includes a substrate, a plurality of touch electrodes disposed on the substrate and including at least a first touch electrode and a second touch electrode, And a plurality of touch lines including a line and a second touch line. The first touch electrode is electrically connected to the first touch line in the active area of the substrate and the second touch electrode is electrically connected to the second touch line in the active area of the substrate. The first touch line overlaps with the first touch electrode, and the second touch line overlaps with the first touch electrode and the second touch electrode. The first touch line is not overlapped with the second touch line and the second touch electrode is insulated from the first touch line in the active area of the substrate.

이상과 같은 본 발명에 따르면 다음과 같은 효과가 있다. According to the present invention as described above, the following effects can be obtained.

본 발명은 액정 구동을 위한 전계 형성을 위해 이용되는 공통 전극을 사용자의 터치를 센싱하기 위한 센싱 전극으로 활용함으로써, 종래와 같이, 액정 패널 상면에 별도의 터치 스크린을 구성할 필요가 없어, 두께가 감소하고, 제조 공정도 단순화되며, 제조 단가도 감소되는 효과가 있다. The present invention uses a common electrode used for forming an electric field for liquid crystal driving as a sensing electrode for sensing a touch of a user so that it is not necessary to form a separate touch screen on the upper surface of the liquid crystal panel as in the conventional case, The manufacturing process is simplified, and the manufacturing cost is also reduced.

또한, 본 발명에 따르면, 하부기판의 일 방향으로만 연장되어 형성된 센싱 라인만으로도 X-Y 평면 상에서 사용자의 터치 위치를 검출할 수 있어, X축과 Y축의 두 방향으로 센싱 라인을 형성하는 액정표시장치에 비해 구조가 단순해지고 비용을 절감할 수 있는 효과가 있다.According to another aspect of the present invention, there is provided a liquid crystal display device capable of detecting a touch position of a user on an XY plane using only a sensing line extending in only one direction of a lower substrate and forming a sensing line in two directions of an X axis and a Y axis The structure is simplified and the cost can be reduced.

또한, 본 발명에 따르면, 멀티플렉서를 사용하여 센싱 회로부로 입력되는 센싱 라인의 배선 수를 줄일 수 있으며, 이에 따라 배젤(Bezel)의 폭을 감소시키거나 외곽부의 개구율을 증가시킬 수 있는 효과가 있다.According to the present invention, it is possible to reduce the number of wiring lines of the sensing line input to the sensing circuit unit using the multiplexer, thereby reducing the width of the bezel and increasing the aperture ratio of the outer frame.

또한, 본 발명에 따르면, 센싱 라인 및 화소 전극을 1마스크 공정으로 패턴형성 할 수 있는 바, 제조 시간 및 비용을 감소시킬 수 있는 효과가 있다.Further, according to the present invention, since the sensing line and the pixel electrode can be pattern-formed by a one-mask process, the manufacturing time and cost can be reduced.

또한, 본 발명에 따르면, 반도체층 상에 자외선 차단층을 형성하여, 자외선으로 인한 반도체층의 열화를 방지할 수 있는 효과가 있다.According to the present invention, an ultraviolet blocking layer is formed on the semiconductor layer to prevent deterioration of the semiconductor layer due to ultraviolet rays.

도 1은 종래의 액정표시장치의 개략적인 단면도이다.
도 2a는 본 발명의 일 실시예에 따른 액정표시장치용 하부 기판의 개략적인 평명도이고, 도 2b는 본 발명의 센싱 라인에서 사용자의 터치 위치를 감지하는 원리를 설명하기 위한 도면이다.
도 3은 도 2a의 A 영역을 확대한 도면이다.
도 4는 도 3의 B-B'라인의 단면에 해당하는 일 실시예에 따른 도면이다.
도 5는 도 3의 B-B'라인의 단면에 해당하는 다른 실시예에 따른 도면이다.
도 6은 도 3의 B-B'라인의 단면에 해당하는 다른 실시예에 따른 도면이다.
도 7은 도 3의 B-B'라인의 단면에 해당하는 다른 실시예에 따른 도면이다.
도 8은 본 발명의 다른 실시예에 따른 액정표시장치를 나타내는 개략적인 도면이다.
도 9는 도 8의 C-C'라인의 단면에 해당하는 일 실시예에 따른 도면이다.
도 10은 도 8의 C-C'라인의 단면에 해당하는 다른 실시예에 따른 도면이다.
도 11a 내지 도 11c는 본 발명의 일 실시예에 따른 액정표시용 하부 기판의 제조공정을 나타내는 공정 단면도이다.
도 12a 내지 도 12d는 본 발명의 다른 실시예에 따른 액정표시용 하부 기판의 제조공정을 나타내는 공정 단면도이다.
도 13a 내지 도 13d는 본 발명의 다른 실시예에 따른 액정표시용 하부 기판의 제조공정을 나타내는 공정 단면도이다.
도 14는 도 8의 C-C'라인의 단면에 해당하는 다른 실시예에 따른 도면이다.1 is a schematic cross-sectional view of a conventional liquid crystal display device.
FIG. 2A is a schematic plan view of a lower substrate for a liquid crystal display according to an embodiment of the present invention, and FIG. 2B is a view for explaining a principle of sensing a touch position of a user in the sensing line of the present invention.
FIG. 3 is an enlarged view of the area A in FIG. 2A.
4 is a cross-sectional view taken along line B-B 'of FIG. 3, according to an embodiment of the present invention.
5 is a view according to another embodiment corresponding to a cross section taken along line B-B 'of FIG.
6 is a view according to another embodiment corresponding to a cross section taken along the line B-B 'of FIG.
FIG. 7 is a view according to another embodiment corresponding to a cross section of line B-B 'of FIG. 3;
8 is a schematic view showing a liquid crystal display device according to another embodiment of the present invention.
FIG. 9 is a cross-sectional view taken along line C-C 'of FIG. 8 according to an embodiment of the present invention.
10 is a view according to another embodiment corresponding to a cross section taken along line C-C 'of FIG.
11A to 11C are cross-sectional views illustrating a manufacturing process of a lower substrate for a liquid crystal display according to an embodiment of the present invention.
12A to 12D are cross-sectional views illustrating a manufacturing process of a lower substrate for a liquid crystal display according to another embodiment of the present invention.
13A to 13D are cross-sectional views illustrating a manufacturing process of a lower substrate for a liquid crystal display according to another embodiment of the present invention.
14 is a view according to another embodiment corresponding to a cross section taken along line C-C 'of FIG.

이하에서는 본 발명에 따른 액정표시장치 및 그 제조방법을 도면을 참조하여 상세하게 설명한다.Hereinafter, a liquid crystal display device and a manufacturing method thereof according to the present invention will be described in detail with reference to the drawings.

본 발명의 실시예를 설명함에 있어서 어떤 구조물이 다른 구조물의 "상에" 또는 "아래에" 형성된다고 기재된 경우, 이러한 기재는 이 구조물들이 서로 접촉되어 있는 경우는 물론이고 이들 구조물들 사이에 제3의 구조물이 개재되어 있는 경우까지 포함하는 것으로 해석되어야 한다.In describing an embodiment of the present invention, when it is stated that a structure is formed "on" or "under" another structure, such a substrate is not limited to the case where these structures are in contact with each other, The present invention is not limited thereto.

<액정표시장치><Liquid Crystal Display Device>

도 2a는 본 발명의 일 실시예에 따른 액정표시장치용 하부기판의 개략적인 평명도이고, 도 2b는 본 발명의 센싱 라인에서 사용자의 터치 위치를 감지하는 원리를 설명하기 위한 도면이고, 도 3은 도 2a의 A 영역을 확대한 도면이다.FIG. 2A is a schematic plan view of a lower substrate for a liquid crystal display according to an embodiment of the present invention, FIG. 2B is a view for explaining a principle of sensing a touch position of a user in a sensing line of the present invention, Is an enlarged view of the area A in Fig. 2A.

도 2a 및 도 3에서 알 수 있듯이, 본 발명에 따른 액정표시장치는 하부기판(100), 게이트 라인(102), 데이터 라인(104), 게이트 전극(110), 반도체층(130), 소스 전극(135), 드레인 전극(137), 화소 전극(150), 센싱 라인(160), 공통 전극 콘택홀(165), 공통 전극 블록(180), 슬릿(190), 상부기판(200), 멀티플렉서(300), 및 센싱 회로부(400)를 포함한다.2A and FIG. 3, a liquid crystal display according to the present invention includes a lower substrate 100, a gate line 102, a data line 104, a gate electrode 110, a semiconductor layer 130, The pixel electrode 150, the sensing line 160, the common electrode contact hole 165, the common electrode block 180, the slit 190, the upper substrate 200, the multiplexer (not shown), the drain electrode 137, 300, and a sensing circuit unit 400.

하부기판(100)은 유리 또는 투명한 플라스틱으로 이루어질 수 있다.The lower substrate 100 may be made of glass or transparent plastic.

게이트 라인(102)은 상기 하부기판(100) 상에서 가로 방향으로 배열되어 있고, 데이터 라인(104)은 상기 하부기판(100) 상에서 세로 방향으로 배열되어 있으며, 상기 게이트 라인(102)과 데이터 라인(104)이 서로 교차 배열되어 복수 개의 화소가 정의된다.The gate lines 102 are arranged in the lateral direction on the lower substrate 100 and the data lines 104 are arranged in the vertical direction on the lower substrate 100. The gate lines 102 and the data lines 104 are crossed with each other to define a plurality of pixels.

상기 게이트 라인(102)은 곧은 직선 형태로 배열되어 있고, 상기 데이터 라인(104)도 곧은 직선 형태로 도시하였지만, 반드시 그에 한정되는 것은 아니다. 예로서, 상기 데이터 라인(104)은 굽은 직선 형태로 배열될 수 있다.The gate lines 102 are arranged in a straight line and the data lines 104 are also shown in a straight line. However, the present invention is not limited thereto. By way of example, the data lines 104 may be arranged in a curved straight line.

한편, 상기 복수 개의 화소 각각에는 스위칭 소자로서 박막 트랜지스터가 형성되어 있다. 상기 박막 트랜지스터는 게이트 전극(110), 반도체층(130), 소스 전극(135), 드레인 전극(137)을 포함한다. 박막 트랜지스터는 게이트 전극(110)이 반도체층(130) 아래에 위치하는 바텀 게이트(bottom gate) 구조로 이루어질 수도 있고, 게이트 전극(110)이 반도체층(130) 위에 위치하는 탑 게이트(top gate) 구조로 이루어질 수도 있다.On the other hand, a thin film transistor is formed as a switching element in each of the plurality of pixels. The thin film transistor includes a gate electrode 110, a semiconductor layer 130, a source electrode 135, and a drain electrode 137. The thin film transistor may have a bottom gate structure in which the gate electrode 110 is positioned below the semiconductor layer 130 and the gate electrode 110 is formed in a top gate structure located on the semiconductor layer 130. [ Structure.

화소 전극(150)은 상기 화소 각각에 형성되어 있으며, 특히 상기 화소의 형태에 대응하는 형태로 이루어진다.The pixel electrode 150 is formed in each of the pixels, and particularly corresponds to the shape of the pixel.

공통 전극 블록(180)은 상기 화소 전극(150)과 다른 층에 형성되어 상기 화소 전극(150)과 함께 전계를 형성시켜 액정을 구동시키는 역할을 함과 더불어 사용자의 터치 위치를 감지하는 센싱 전극의 역할을 한다.The common electrode block 180 is formed on a different layer from the pixel electrode 150 to form an electric field together with the pixel electrode 150 to drive the liquid crystal and a sensing electrode It plays a role.

상기 공통 전극 블록(180)을 센싱 전극으로 이용하기 위해서, 상기 공통 전극 블록(180)은 소정의 패턴으로 복수 개가 형성된다. 상기 복수 개의 공통 전극 블록(180)은 하나 이상의 화소에 대응하는 크기로 형성될 수 있으며, 몇 개의 화소에 대응하는 크기로 형성하는지는 액정표시장치의 터치 해상도와 연관된다. In order to use the common electrode block 180 as a sensing electrode, a plurality of the common electrode blocks 180 are formed in a predetermined pattern. The plurality of common electrode blocks 180 may be formed to have a size corresponding to one or more pixels and a size corresponding to a number of pixels may be associated with a touch resolution of the liquid crystal display device.

즉, 많은 수의 화소에 대응하는 영역을 하나의 공통 전극 블록(180)으로 형성하면 그만큼 터치 해상도는 감소하게 된다. 한편, 너무 작은 수의 화소에 대응하는 영역을 하나의 공통 전극 블록(180)으로 형성하면, 터치 해상도는 증가되나 이에 따라 센싱 라인(160)의 수가 증가하게 된다.That is, if a region corresponding to a large number of pixels is formed by one common electrode block 180, the touch resolution is reduced accordingly. On the other hand, if the area corresponding to a small number of pixels is formed of one common electrode block 180, the touch resolution is increased but the number of sensing lines 160 is increased accordingly.

센싱 라인(160)은 상기 공통 전극 블록(180)에 전기적 신호를 인가하는 역할을 한다. 즉, 복수 개의 공통 전극 블록(180)은 상기 센싱 라인(160)에 연결되어 있고, 상기 센싱 라인(160)의 말단에는 센싱 회로부(400)가 연결되어 있어 사용자의 터치 위치를 감지하게 된다.The sensing line 160 serves to apply an electrical signal to the common electrode block 180. That is, the plurality of common electrode blocks 180 are connected to the sensing line 160, and the sensing circuit 400 is connected to the sensing line 160 to sense the touch position of the user.

상기 센싱 라인(160)은 상기 공통 전극 블록(180) 중 하나와 전기적으로 연결되면 다른 공통 전극 블록(180)과는 전기적으로 절연을 유지하여 사용자의 터치 위치를 검출한다.When the sensing line 160 is electrically connected to one of the common electrode blocks 180, the sensing line 160 is electrically insulated from the other common electrode blocks 180 to detect the touch position of the user.

이를 상세하게 설명하기 위해 도 2b를 참조하면, 4 개의 공통 전극 블록(180)(A, B, C, D)과 4 개의 센싱 라인(160)이 도시되어 있다.Referring to FIG. 2B, four common electrode blocks 180 (A, B, C, and D) and four sensing lines 160 are illustrated in detail.

도 2b에서 알 수 있듯이, 센싱 라인(160) L1은 공통 전극 블록(180) A와 연결되어 있고 다른 공통 전극 블록(180)인 B, C, D 와는 전기적으로 절연을 유지한다. 따라서, 공통 전극 블록(180) A를 사용자가 터치하면 이 신호는 센싱 라인(160) L1으로 전달되고, 이로써 사용자의 터치 위치를 검출할 수 있다.2B, the sensing line 160 is connected to the common electrode block 180 and maintains electrical insulation with the other common electrode blocks 180, B, C, and D. As shown in FIG. Accordingly, when the user touches the common electrode block 180 A, the signal is transmitted to the sensing line 160 L 1, thereby detecting the touch position of the user.

같은 방법으로 센싱 라인(160) L2는 공통 전극 블록(180) B와 연결되어 있고 다른 공통 전극 블록(180)인 A, C, D 와는 전기적으로 절연을 유지한다. 따라서, 공통 전극 블록(180) B를 사용자가 터치하면 이 신호는 센싱 라인(160) L2로 전달되고, 이로써 사용자의 터치 위치를 검출할 수 있다.In the same manner, the sensing line 160 is connected to the common electrode block 180B and electrically insulated from the other common electrode blocks 180, A, C, and D. Accordingly, when the user touches the common electrode block 180 B, the signal is transmitted to the sensing line 160 L 2, whereby the touch position of the user can be detected.

센싱 라인(160) L3는 공통 전극 블록(180) C와 연결되어 있고 다른 공통 전극 블록(180)인 A, B, D 와는 전기적으로 절연을 유지한다. 따라서, 공통 전극 블록(180) C를 사용자가 터치하면 이 신호는 센싱 라인(160) L3으로 전달되고, 이로써 사용자의 터치 위치를 검출할 수 있다.The sensing line 160 L 3 is connected to the common electrode block 180 C and electrically insulated from the other common electrode blocks 180 A, B, Accordingly, when the user touches the common electrode block 180 C, the signal is transmitted to the sensing line 160 L 3, thereby detecting the touch position of the user.

센싱 라인(160) L4는 공통 전극 블록(180) D와 연결되어 있고 다른 공통 전극 블록(180)인 A, B, C 와는 전기적으로 절연을 유지한다. 따라서, 공통 전극 블록(180) D를 사용자가 터치하면 이 신호는 센싱 라인(160) L4로 전달되고, 이로써 사용자의 터치 위치를 검출할 수 있다.The sensing line 160 L 4 is connected to the common electrode block 180 D and electrically insulated from the other common electrode blocks 180 A, B, Accordingly, when the user touches the common electrode block 180 D, this signal is transmitted to the sensing line 160 L 4, whereby the touch position of the user can be detected.

상술한 바와 같은 공통 전극 블록(180) 및 센싱 라인(160)의 구조를 이용하면, 하부기판(100)의 일 방향으로만 연장되어 형성된 센싱 라인(160)만으로도 X-Y 평면 상에서 사용자의 터치 위치를 검출할 수 있는 효과가 있다.Using the structure of the common electrode block 180 and the sensing line 160 as described above, it is possible to detect the touch position of the user on the XY plane only by the sensing line 160 formed extending in one direction of the lower substrate 100 There is an effect that can be done.

따라서, X축과 Y축의 두 방향으로 센싱 라인(160)을 형성하는 액정표시장치에 비해 구조가 단순해지고 비용을 절감할 수 있다.Accordingly, the structure is simplified and the cost can be reduced as compared with a liquid crystal display device which forms the sensing line 160 in two directions of the X axis and the Y axis.

다시 도 3을 참조하면, 상기 센싱 라인(160)은 상기 공통 전극 블록(180)에 전기적 신호를 인가함과 더불어 상기 공통 전극의 저항을 감소시키는 역할을 수행할 수 있다. Referring again to FIG. 3, the sensing line 160 may apply an electrical signal to the common electrode block 180 and reduce the resistance of the common electrode.

상기 공통 전극 블록(180)은 일반적으로 ITO와 같은 투명한 도전물질을 이용하는데, 이와 같은 투명한 도전물질은 저항이 큰 단점이 있다. 따라서, 상기 공통 전극 블록(180)에 전도성이 우수한 금속물질로 이루어진 센싱 라인(160)을 연결시킴으로써 공통 전극 블록(180)의 저항을 감소시킬 수 있다. 예를 들면, 상기 센싱 라인(160)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 중에 선택되는 어느 하나 또는 이를 포함하는 합금으로 형성될 수 있다.The common electrode block 180 generally uses a transparent conductive material such as ITO, and the transparent conductive material has a disadvantage of high resistance. Therefore, the resistance of the common electrode block 180 can be reduced by connecting the sensing line 160 made of a metal material having excellent conductivity to the common electrode block 180. For example, the sensing line 160 may be formed of any one selected from the group consisting of molybdenum (Mo), aluminum (Al), and copper (Cu), or an alloy containing the same.

한편, 상기 센싱 라인(160)은 상기 게이트 라인(102)에 평행한 방향 또는 상기 데이터 라인(104)에 평행한 방향 중 어느 한 방향으로 형성될 수 있다. 본 발명에 따르면 상기 센싱 라인(160)은 게이트 라인(102)에 평행한 방향 또는 데이터 라인(104)에 평행한 방향 중 어느 한 방향으로 형성되더라도 X-Y 좌표평면에서 사용자의 터치 위치를 검출할 수 있다.The sensing line 160 may be formed in one of a direction parallel to the gate line 102 and a direction parallel to the data line 104. The sensing line 160 can detect the touch position of the user in the XY coordinate plane even if the sensing line 160 is formed in any one of directions parallel to the gate line 102 or parallel to the data line 104 .

다만, 이때 상기 센싱 라인(160)으로 인해서 개구율이 줄어드는 것을 방지할 필요가 있는 바, 상기 데이터 라인(104)과 평행하게 형성된 센싱 라인(160)은 상기 데이터 라인(104)과 오버랩되도록 형성하는 것이 바람직하다. 또한, 상기 게이트 라인(102)과 평행하게 형성된 센싱 라인(160)은 상기 게이트 라인(102)과 오버랩되도록 형성하는 것이 바람직하다. In this case, it is necessary to prevent the aperture ratio from being reduced due to the sensing line 160, so that the sensing line 160 formed in parallel with the data line 104 is formed to overlap with the data line 104 desirable. The sensing line 160 formed in parallel with the gate line 102 may be overlapped with the gate line 102.

공통 전극 콘택홀(165)은 상기 센싱 라인(160) 및 공통 전극 블록(180)을 전기적으로 연결한다. 즉, 상기 센싱 라인(160)은 상기 화소 전극(150)과 동일한 층에 형성될 수 있다. 따라서, 센싱 라인(160)은 공통 전극 콘택홀(165)을 통해 공통 전극 블록(180)과 전기적으로 연결된다.The common electrode contact hole 165 electrically connects the sensing line 160 and the common electrode block 180. That is, the sensing line 160 may be formed on the same layer as the pixel electrode 150. Accordingly, the sensing line 160 is electrically connected to the common electrode block 180 through the common electrode contact hole 165.

이때, 공통 전극 콘택홀(165)의 형성 위치는 개구율이 줄어드는 것을 방지하기 위해서 비투과 영역에 형성할 수 있다. 비투과 영역은 화소에서 빛이 빠져나오는 부분을 제외한 부분으로서 예를 들면 데이터 라인(104) 및 게이트 라인(102)이 있다.At this time, the formation position of the common electrode contact hole 165 can be formed in the non-transmissive region to prevent the aperture ratio from being reduced. The non-transmissive region is, for example, a data line 104 and a gate line 102, except for a portion where light exits from the pixel.

도 3에서는 상기 공통 전극 콘택홀(165)의 위치를 데이터 라인(104) 및 소스 전극(135) 부근에 형성하였으나 반드시 이에 한정되는 것은 아니다.In FIG. 3, the common electrode contact hole 165 is formed in the vicinity of the data line 104 and the source electrode 135, but the present invention is not limited thereto.

슬릿(190)은 상기 화소 전극(150) 또는 공통 전극 블록(180)의 내부에 적어도 하나 이상 형성될 수 있다. At least one slit 190 may be formed in the pixel electrode 150 or the common electrode block 180.

이와 같이 화소 전극(150) 또는 공통 전극 블록(180) 내부에 슬릿(190)을 구비할 경우, 상기 슬릿(190)을 통해서 상기 화소 전극(150)과 상기 공통 전극 블록(180) 사이에 프린지 필드(fringe field)가 형성되고, 이와 같은 프린지 필드에 의해서 액정이 구동될 수 있다. 즉, 프린지 필드 스위칭 모드(fringe field switching mode) 액정표시장치가 구현될 수 있다.When the slits 190 are formed in the pixel electrode 150 or the common electrode block 180 as described above, a fringe field is formed between the pixel electrode 150 and the common electrode block 180 through the slit 190. a fringe field is formed, and the liquid crystal can be driven by such a fringe field. That is, a fringe field switching mode liquid crystal display device can be implemented.

공통 전극 블록(180) 내부에 슬릿(190)을 구비하는 경우, 상기 복수의 공통 전극 블록(180)은 제 2보호층(170)을 사이에 두고 상기 화소 전극(150) 상에 형성된다(도 4참조).The common electrode block 180 is formed on the pixel electrode 150 with the second passivation layer 170 interposed therebetween when the slits 190 are provided in the common electrode block 180 4).

반대로 화소 전극(150) 내부에 슬릿(190)을 구비하는 경우, 상기 화소 전극(150)은 제 2보호층(170)을 사이에 두고 상기 공통 전극 블록(180) 상에 형성된다(도 5참조).Conversely, when the slits 190 are formed in the pixel electrode 150, the pixel electrode 150 is formed on the common electrode block 180 with the second passivation layer 170 therebetween (see FIG. 5 ).

상부기판(200)은 하부기판(100)과 대향 합착되며, 상기 상부기판(200) 및 하부기판(100) 사이에는 액정층이 형성된다.The upper substrate 200 is adhered to the lower substrate 100 and a liquid crystal layer is formed between the upper substrate 200 and the lower substrate 100.

멀티플렉서(300)(Multiplexer : MUX)는 상기 센싱 라인(160) 및 센싱 회로부(400)의 사이에 결합되어 센싱 회로부(400)로 입력되는 센싱 라인(160)의 배선 수를 줄일 수 있다.The multiplexer 300 may be coupled between the sensing line 160 and the sensing circuit 400 to reduce the number of wires of the sensing line 160 input to the sensing circuit 400.

도 2a에서는 4:1의 멀티플렉서(300)를 일 실시예로 도시하였지만 이에 한정되는 것은 아니며 8:1 또는 16:1 등 다양한 조합의 멀티플렉서(300)를 사용할 수 있다.Although a 4: 1 multiplexer 300 is shown in FIG. 2A as an example, the present invention is not limited thereto and various combinations of multiplexers 300 such as 8: 1 or 16: 1 may be used.

상기 멀티플렉서(300)를 사용하게 되면 센싱 회로부(400)로 입력되는 센싱 라인(160)의 배선 수를 줄일 수 있으며, 이에 따라 배젤(Bezel)의 폭을 감소시키거나 외곽부의 개구율을 증가시킬 수 있는 효과가 있다.When the multiplexer 300 is used, the number of wires of the sensing line 160 input to the sensing circuit unit 400 can be reduced, thereby reducing the width of the bezel or increasing the aperture ratio of the outer frame. It is effective.

상기 멀티플렉서(300)는 상기 센싱 라인(160)이 형성된 하부기판(100) 상에 형성하거나, 드라이브 IC 내부에 내장하거나, 별도의 멀티플렉서(300) 칩으로 형성할 수 있다.The multiplexer 300 may be formed on the lower substrate 100 on which the sensing line 160 is formed or embedded in a drive IC or may be formed as a separate multiplexer 300 chip.

센싱 회로부(400)는 센싱 라인(160)에 직접 연결되거나 또는 멀티플렉서(300)에 연결되어 사용자의 터치를 감지하면 터치 감지신호를 발생한다. The sensing circuit unit 400 may be connected directly to the sensing line 160 or may be connected to the multiplexer 300 to generate a touch sensing signal when the user senses the touch.

이하에서는 단면구조를 도시한 도 4 내지 도 7을 참조하여, 본 발명의 다양한 실시예에 따른 액정표시장치에 대해서 보다 상세히 설명하기로 한다.Hereinafter, a liquid crystal display according to various embodiments of the present invention will be described in detail with reference to FIGS. 4 to 7 showing a cross-sectional structure.

도 4는 도 3의 B-B'라인의 단면에 해당하는 일 실시예에 따른 도면이다.4 is a cross-sectional view taken along line B-B 'of FIG. 3, according to an embodiment of the present invention.

도 4에서 알 수 있듯이, 본 발명에 따른 액정표시장치는 하부기판(100), 게이트 전극(110), 게이트 절연막(120), 반도체층(130), 에치스토퍼(133), 소스 전극(135), 드레인 전극(137), 제 1보호층(140), 화소 전극(150), 센싱 라인(160), 제 2보호층(170), 공통 전극 블록(180)을 포함하며, 공통 전극 블록(180)이 화소 전극(150) 상에 형성된 공통 전극 탑 구조이다.4, the liquid crystal display according to the present invention includes a lower substrate 100, a gate electrode 110, a gate insulating layer 120, a semiconductor layer 130, an etch stopper 133, a source electrode 135, A drain electrode 137, a first passivation layer 140, a pixel electrode 150, a sensing line 160, a second passivation layer 170 and a common electrode block 180. The common electrode block 180 ) Is formed on the pixel electrode 150. [

하부기판(100)은 유리 또는 투명한 플라스틱으로 형성될 수 있다.The lower substrate 100 may be formed of glass or transparent plastic.

게이트 전극(110)은 상기 하부기판(100) 상에 게이트 라인(102)에서 분기되어 형성되며, 도전성 물질로 구성된다.The gate electrode 110 is formed by branching from the gate line 102 on the lower substrate 100 and is made of a conductive material.

게이트 절연막(120)은 상기 게이터 전극 상에 형성되며, 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)으로 형성될 수 있다.A gate insulating layer 120 is formed on the gate electrode and may be formed of a silicon oxide layer (SiOx) or a silicon nitride layer (SiNx).

반도체층(130)은 상기 게이트 절연막(120) 상에서 상기 게이트 전극(110) 상의 대응되는 부분에 형성되며, 상기 게이트 전극(110)에 게이트 전압이 인가되면, 소스 전극(135)과 드레인 전극(137) 사이에서 전류가 흐를 수 있는 채널을 형성한다. 상기 반도체층(130)은 산화물(Oxide), 또는 비정질(amorphous) 반도체일 수 있다.The semiconductor layer 130 is formed on the gate insulating layer 120 at a corresponding portion on the gate electrode 110. When a gate voltage is applied to the gate electrode 110, the source electrode 135 and the drain electrode 137 To form a channel through which current can flow. The semiconductor layer 130 may be an oxide or an amorphous semiconductor.

에치스토퍼(133)는 상기 반도체층(130) 상에 형성되어 반도체층(130)을 보호하며, 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)으로 형성될 수 있다. 하지만 경우에 따라 에치스토퍼(133)는 생략될 수 있다.The etch stopper 133 is formed on the semiconductor layer 130 to protect the semiconductor layer 130 and may be formed of a silicon oxide film (SiOx) or a silicon nitride film (SiNx). However, in some cases, the etch stopper 133 may be omitted.

소스 전극(135)은 데이터 라인(104)에서 연장되어 형성되며, 패널로드(Panel Load)에 의한 박막 트랜지스터의 동작 지연(delay)을 최소화하기 위하여 저항이 낮은 도전체로 형성한다.The source electrode 135 is formed to extend from the data line 104 and is formed to have a low resistance in order to minimize a delay in the operation of the thin film transistor by the panel load.

드레인 전극(137)은 상기 반도체층(130) 상에서 소스 전극(135)과 이격되어 형성되며, 도전체로 형성된다. 상기 도전체는 ITO(Indium Tin Oxide)와 같은 투명도전체일 수 있다.The drain electrode 137 is formed on the semiconductor layer 130, spaced apart from the source electrode 135, and formed of a conductive material. The conductive material may be a transparent material such as indium tin oxide (ITO).

제 1보호층(140)은 상기 소스 전극(135) 및 드레인 전극(137) 상에 형성되며, 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)으로 형성될 수 있다.The first passivation layer 140 is formed on the source electrode 135 and the drain electrode 137 and may be formed of a silicon oxide film (SiOx) or a silicon nitride film (SiNx).

화소 전극(150)은 상기 제 1보호층(140) 상에 형성되며, ITO(Indium Tin Oxide)와 같은 투명도전체로 형성될 수 있다. 화소 전극(150)은 제 1보호층(140)에 형성된 화소 전극 콘택홀(155)을 통하여 드레인 전극(137)과 전기적으로 연결된다.The pixel electrode 150 is formed on the first passivation layer 140 and may be formed of a transparent material such as ITO (Indium Tin Oxide). The pixel electrode 150 is electrically connected to the drain electrode 137 through the pixel electrode contact hole 155 formed in the first passivation layer 140.

센싱 라인(160)은 상기 화소 전극(150)과 같은 층에서 화소 전극(150)과 이격되어 형성되며, 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 중에 선택되는 어느 하나 또는 이를 포함하는 합금으로 형성될 수 있다.The sensing line 160 is spaced apart from the pixel electrode 150 in the same layer as the pixel electrode 150 and is formed of any one selected from molybdenum (Mo), aluminum (Al), and copper (Cu) Alloy.

제 2보호층(170)은 상기 화소 전극(150) 및 센싱 라인(160) 상에 형성되며, 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)으로 형성될 수 있다.The second passivation layer 170 is formed on the pixel electrode 150 and the sensing line 160 and may be formed of a silicon oxide film (SiOx) or a silicon nitride film (SiNx).

공통 전극 블록(180)은 상기 제 2보호층(170) 상에 형성되며, ITO(Indium Tin Oxide)와 같은 투명도전체로 형성될 수 있다. 공통 전극 블록(180)은 제 2보호층(170)에 형성된 공통 전극 콘택홀(165)을 통하여 센싱 라인(160)과 전기적으로 연결된다.The common electrode block 180 is formed on the second passivation layer 170 and may be formed of a transparent material such as ITO (Indium Tin Oxide). The common electrode block 180 is electrically connected to the sensing line 160 through the common electrode contact hole 165 formed in the second passivation layer 170.

상기 공통 전극 블록(180)은 내부에 슬릿(190)을 구비하는데, 상기 슬릿(190)을 통해서 상기 화소 전극(150)과 상기 공통 전극 블록(180) 사이에 프린지 필드(fringe field)가 형성되고, 이와 같은 프린지 필드에 의해서 액정이 구동될 수 있다. 즉, 프린지 필드 스위칭 모드(fringe field switching mode) 액정표시장치가 구현될 수 있다.The common electrode block 180 has a slit 190 formed therein and a fringe field is formed between the pixel electrode 150 and the common electrode block 180 through the slit 190 , The liquid crystal can be driven by such a fringe field. That is, a fringe field switching mode liquid crystal display device can be implemented.

도 5는 도 3의 B-B'라인의 단면에 해당하는 다른 실시예에 따른 도면이다.5 is a view according to another embodiment corresponding to a cross section taken along line B-B 'of FIG.

도 5에서 알 수 있듯이, 본 발명에 따른 액정표시장치는 하부기판(100), 게이트 전극(110), 게이트 절연막(120), 반도체층(130), 에치스토퍼(133), 소스 전극(135), 드레인 전극(137), 제 1보호층(140), 화소 전극(150), 센싱 라인(160), 제 2보호층(170), 공통 전극 블록(180)을 포함하며, 화소 전극(150)이 공통 전극 블록(180) 상에 형성된 화소 전극(150) 탑 구조이다. 도 5의 실시예는 화소 전극(150) 탑 구조인 것을 제외하고 도 4의 실시예와 동일한 바, 중복 설명은 생략하기로 한다.5, the liquid crystal display according to the present invention includes a lower substrate 100, a gate electrode 110, a gate insulating layer 120, a semiconductor layer 130, an etch stopper 133, a source electrode 135, A drain electrode 137, a first passivation layer 140, a pixel electrode 150, a sensing line 160, a second passivation layer 170, and a common electrode block 180. The pixel electrode 150, And a pixel electrode 150 formed on the common electrode block 180. The embodiment of FIG. 5 is the same as the embodiment of FIG. 4 except that the pixel electrode 150 has a top structure, and a duplicate description will be omitted.

도 5의 실시예에 따르면, 제 1보호층(140)을 형성한 후 공통 전극 블록(180)을 형성한다. 이때 공통 전극 블록(180)은 향후 화소 전극 콘택홀(155)의 위치에서 화소 전극(150)과 전기적으로 쇼트되는 것을 방지하기 위해 소정의 간격으로 이격되어 형성될 수 있다.According to the embodiment of FIG. 5, the common electrode block 180 is formed after the first passivation layer 140 is formed. At this time, the common electrode block 180 may be spaced apart from the pixel electrode 150 by a predetermined distance in order to prevent the common electrode block 180 from being electrically shorted to the pixel electrode 150 at a position of the pixel electrode contact hole 155 in the future.

상기 공통 전극 블록(180) 상에 제 2보호층(170)을 형성한 후 화소 전극 콘택홀(155)과 공통 전극 콘택홀(165)을 형성한다. 상기 공통 전극 콘택홀(165)을 통해 센싱 라인(160)은 공통 전극 블록(180)과 전기적으로 연결되며, 상기 화소 전극 콘택홀(155)을 통해 화소 전극(150)은 드레인 전극(137)과 전기적으로 연결된다.After the second passivation layer 170 is formed on the common electrode block 180, a pixel electrode contact hole 155 and a common electrode contact hole 165 are formed. The sensing line 160 is electrically connected to the common electrode block 180 through the common electrode contact hole 165. The pixel electrode 150 is connected to the drain electrode 137 through the pixel electrode contact hole 155, And is electrically connected.

이때, 상기 화소 전극(150)은 내부에 슬릿(190)을 구비하는데, 상기 슬릿(190)을 통해서 상기 화소 전극(150)과 상기 공통 전극 블록(180) 사이에 프린지 필드(fringe field)가 형성되고, 이와 같은 프린지 필드에 의해서 액정이 구동될 수 있다. 즉, 프린지 필드 스위칭 모드(fringe field switching mode) 액정표시장치가 구현될 수 있다.A fringe field is formed between the pixel electrode 150 and the common electrode block 180 through the slit 190. The fringe field is formed between the pixel electrode 150 and the common electrode block 180, And the liquid crystal can be driven by such a fringe field. That is, a fringe field switching mode liquid crystal display device can be implemented.

<하프톤 마스크를 이용해 형성한 액정표시장치>&Lt; Liquid crystal display device formed using a halftone mask >

이하, 화소 전극(150) 및 센싱 라인(160)을 형성하는 구조에 대한 본 발명의 다른 실시예에 대하여 도 6 및 도 7을 이용하여 상세하게 설명한다.Hereinafter, another embodiment of the present invention will be described in detail with reference to FIG. 6 and FIG. 7 with respect to the structure for forming the pixel electrode 150 and the sensing line 160. FIG.

도 6은 도 3의 B-B'라인의 단면에 해당하는 다른 실시예에 따른 도면이다.6 is a view according to another embodiment corresponding to a cross section taken along the line B-B 'of FIG.

도 6에서 알 수 있듯이, 본 발명에 따른 액정표시장치는 하부기판(100), 게이트 전극(110), 게이트 절연막(120), 반도체층(130), 에치스토퍼(133), 소스 전극(135), 드레인 전극(137), 제 1보호층(140), 화소 전극(150), 도전층(150a), 센싱 라인(160), 제 2보호층(170), 공통 전극 블록(180)을 포함하며, 공통 전극 블록(180)이 화소 전극(150) 상에 형성된 공통 전극 탑 구조이다. 도 6의 실시예는 도 4의 실시예와 화소 전극(150) 및 센싱 라인(160)의 수직 구조를 제외하고 동일한 바, 중복 설명은 생략하기로 한다.6, the liquid crystal display according to the present invention includes a lower substrate 100, a gate electrode 110, a gate insulating layer 120, a semiconductor layer 130, an etch stopper 133, a source electrode 135, A drain electrode 137, a first passivation layer 140, a pixel electrode 150, a conductive layer 150a, a sensing line 160, a second passivation layer 170, and a common electrode block 180 And the common electrode block 180 are formed on the pixel electrode 150. [ The embodiment of FIG. 6 is identical to the embodiment of FIG. 4 except for the vertical structure of the pixel electrode 150 and the sensing line 160, and redundant description will be omitted.

도 6의 실시예에서 상기 센싱 라인(160) 하에는 화소 전극(150)과 동일한 물질로 형성되는 도전층(150a)이 형성되어 있다. 이때, 센싱 라인(160)은 도전층(150a) 상에 형성되나 센싱 라인(160)과 오버랩되어 형성된 도전층(150a)은 드레인 전극(137)과 전기적으로 연결된 화소 전극(150)과는 전기적으로 절연을 유지한다.In the embodiment of FIG. 6, a conductive layer 150a formed of the same material as the pixel electrode 150 is formed under the sensing line 160. The sensing line 160 is formed on the conductive layer 150a but overlaps with the sensing line 160 so that the conductive layer 150a is electrically connected to the pixel electrode 150 electrically connected to the drain electrode 137. [ Keeps insulation.

이러한 구조는 화소 전극(150)과 도전층(150a)을 포토리소그라피 공정으로 형성한 후에 센싱 라인(160)을 포토리소그라피 공정으로 형성하여 구현할 수도 있지만, 하프톤 마스크 공정을 사용하여 효율적으로 구현할 수도 있다.Such a structure may be realized by forming the pixel electrode 150 and the conductive layer 150a by a photolithography process and then forming the sensing line 160 by a photolithography process, but may be implemented efficiently using a halftone mask process .

즉, 하프톤 마스크 공정을 사용하여 화소 전극(150), 도전층(150a) 및 센싱 라인(160)을 동시에 포토리소그라피 공정으로 형성할 경우 화소 전극(150), 도전층(150a) 및 센싱 라인(160) 형성을 위해 2마스크 공정을 사용하던 것을 1마스크 공정으로 단순화 할 수 있다. That is, when the pixel electrode 150, the conductive layer 150a, and the sensing line 160 are simultaneously formed by photolithography using the halftone mask process, the pixel electrode 150, the conductive layer 150a, 160 can be simplified to a single mask process.

따라서, 2번의 노광 공정을 1번의 노광 공정으로 수행할 수 있어 택타임(tact time)이 감소되고, 노광 공정에 소요되는 재료비가 줄어드는 효과가 있다.Accordingly, the two exposure steps can be performed in one exposure step, thereby reducing the tact time and reducing the material cost required for the exposure step.

도 7은 도 3의 B-B'라인의 단면에 해당하는 다른 실시예에 따른 도면이다.FIG. 7 is a view according to another embodiment corresponding to a cross section of line B-B 'of FIG. 3;

도 7에서 알 수 있듯이, 본 발명에 따른 액정표시장치는 하부기판(100), 게이트 전극(110), 게이트 절연막(120), 반도체층(130), 에치스토퍼(133), 소스 전극(135), 드레인 전극(137), 제 1보호층(140), 화소 전극(150), 도전층(150a), 센싱 라인(160), 제 2보호층(170), 공통 전극 블록(180)을 포함하며, 화소 전극(150)이 공통 전극 블록(180) 상에 형성된 화소 전극(150) 탑 구조이다. 도 7의 실시예는 도 5의 실시예와 화소 전극(150) 및 센싱 라인(160)의 수직 구조를 제외하고 동일한 바, 중복 설명은 생략하기로 한다.7, the liquid crystal display according to the present invention includes a lower substrate 100, a gate electrode 110, a gate insulating layer 120, a semiconductor layer 130, an etch stopper 133, a source electrode 135, A drain electrode 137, a first passivation layer 140, a pixel electrode 150, a conductive layer 150a, a sensing line 160, a second passivation layer 170, and a common electrode block 180 And the pixel electrode 150 are formed on the common electrode block 180. [ 7 except for the vertical structure of the pixel electrode 150 and the sensing line 160 is the same as that of the embodiment of FIG. 5, and redundant description will be omitted.

도 7의 실시예에서 상기 센싱 라인(160) 하에는 화소 전극(150)과 동일한 물질로 형성되는 도전층(150a)이 형성되어 있다. 이때, 센싱 라인(160)은 도전층(150a) 상에 형성되나 센싱 라인(160)과 오버랩되어 형성된 도전층(150a)은 드레인 전극(137)과 전기적으로 연결된 화소 전극(150)과는 전기적으로 절연을 유지한다.In the embodiment of FIG. 7, a conductive layer 150a formed of the same material as the pixel electrode 150 is formed under the sensing line 160. The sensing line 160 is formed on the conductive layer 150a but overlaps with the sensing line 160 so that the conductive layer 150a is electrically connected to the pixel electrode 150 electrically connected to the drain electrode 137. [ Keeps insulation.

이러한 구조는 화소 전극(150)과 도전층(150a)을 포토리소그라피 공정으로 형성한 후에 센싱 라인(160)을 포토리소그라피 공정으로 형성하여 구현할 수도 있지만, 하프톤 마스크 공정을 사용하여 효율적으로 구현할 수도 있다.Such a structure may be realized by forming the pixel electrode 150 and the conductive layer 150a by a photolithography process and then forming the sensing line 160 by a photolithography process, but may be implemented efficiently using a halftone mask process .

즉, 하프톤 마스크 공정을 사용하여 화소 전극(150), 도전층(150a) 및 센싱 라인(160)을 동시에 포토리소그라피 공정으로 형성할 경우 화소 전극(150), 도전층(150a) 및 센싱 라인(160) 형성을 위해 2마스크 공정을 사용하던 것을 1마스크 공정으로 단순화 할 수 있다. That is, when the pixel electrode 150, the conductive layer 150a, and the sensing line 160 are simultaneously formed by photolithography using the halftone mask process, the pixel electrode 150, the conductive layer 150a, 160 can be simplified to a single mask process.

따라서, 2번의 노광 공정을 1번의 노광 공정으로 수행할 수 있어 택타임(tact time)이 감소되고, 노광 공정에 소요되는 재료비가 줄어드는 효과가 있다.Accordingly, the two exposure steps can be performed in one exposure step, thereby reducing the tact time and reducing the material cost required for the exposure step.

<차단층을 포함하는 액정표시장치>&Lt; Liquid crystal display device including blocking layer >

액정패널 제조공정은 셀 공정이라고 칭하며, 상기 셀 공정은 박막 트랜지스터가 배열된 하부기판(100)과 컬러필터가 형성된 상부기판(200)에 액정을 한 방향으로 배향시키기 위한 배향공정과 두 기판을 합착시켜 일정한 갭(Gap)을 유지시키기 위한 셀 갭(cell gap) 형성공정, 셀 절단(cutting) 공정, 액정주입 공정으로 크게 나눌 수 있다.The liquid crystal panel manufacturing process is referred to as a cell process. The cell process includes an alignment process for aligning the liquid crystal in one direction on a lower substrate 100 on which thin film transistors are arranged and an upper substrate 200 on which a color filter is formed, A cell gap forming process for maintaining a constant gap, a cell cutting process, and a liquid crystal injection process.

이러한 셀 공정에서는 씰패턴(250)을 형성하고 합착한 후, 진공 및 모세관 현상을 통해 액정주입을 진행하게 되는데, 이러한 액정주입 방식은 10시간 이상의 공정시간이 요구되는 바, 이를 개선시키고자 빠른 시간내에 액정층 형성과 합착을 동시에 진행시킬 수 있는 액정적하 진공 합착 장치를 사용할 수 있다.In such a cell process, the seal pattern 250 is formed and cemented, and liquid crystal injection proceeds through vacuum and capillary phenomenon. Such a liquid crystal injection method requires a process time of 10 hours or more, It is possible to use a liquid crystal drop vacuum laminating apparatus capable of simultaneously forming a liquid crystal layer and cementing.

즉, 이러한 액정적하 진공 합착 장치를 이용하여 UV경화성 실란트로써 씰패턴(250)이 형성된 어레이 기판과 컬러필터 기판을 서로 대향시킨 후, 상기 두 기판을 합착 전에 액정을 진공의 분위기에서 어레이 기판 또는 컬러필터 기판 중 하나의 기판에 적정량 디스펜싱하고, 합착 정렬하여 진공합착과 동시에 상기 씰패턴(250)에 UV를 조사하여 경화시켜 원판 액정패널을 완성하고, 이렇게 완성된 원판 액정패널을 절단함으로써 단위 액정패널을 빠른 시간 내에 완성할 수 있다.That is, the array substrate on which the seal pattern 250 is formed with the UV curable sealant and the color filter substrate are opposed to each other by using such a liquid drop vacuum bonding apparatus, and then the liquid crystal is moved to the array substrate or color And the seal pattern 250 is cured by irradiating the seal pattern 250 with UV light to complete a disk liquid crystal panel. By cutting the completed disk liquid crystal panel, The panel can be completed quickly.

전술한 바와 같이 액정적하 진공합착 장치를 이용하여 제조된 액정패널에는 액정주입을 위한 주입구가 필요 없음으로 주입구 없이 씰패턴(250)이 끊김없이 형성된다.As described above, since the liquid crystal panel manufactured by using the liquid crystal drop vacuum bonding device does not require an injection port for liquid crystal injection, the seal pattern 250 can be formed seamlessly without an injection port.

하지만, UV경화성 실란트를 경화시켜 씰패턴(250)을 형성하기 위해서는 자외선을 조사하여야하는데 이때, 트랜지스터의 반도체층(130)이 자외선에 의해 열화되는 문제가 있다. However, in order to form the seal pattern 250 by curing the UV curable sealant, ultraviolet rays must be irradiated. At this time, there is a problem that the semiconductor layer 130 of the transistor is deteriorated by ultraviolet rays.

따라서 이하, 이러한 반도체층(130)의 열화를 방지하기 위해 트랜지스터 상에 자외선을 차단하는 차단층(160a)을 형성한 본 발명의 다른 실시예에 따른 액정표시장치에 대해 도 8 내지 도 10을 참고하여 상세하게 설명한다.8 to 10, a liquid crystal display according to another embodiment of the present invention in which a blocking layer 160a for blocking ultraviolet rays is formed on a transistor in order to prevent deterioration of the semiconductor layer 130 Will be described in detail.

도 8은 본 발명의 다른 실시예에 따른 액정표시장치를 나타내는 개략적인 도면이다.8 is a schematic view showing a liquid crystal display device according to another embodiment of the present invention.

도 8에서 알 수 있듯이, 본 발명의 다른 실시예에 따른 액정표시장치는 하부기판(100), 상부기판(200), 액티브 영역(A/A), 더미 영역(N/A), 공통 전극 블록(180), 씰패턴(250), 및 센싱 회로부(400)를 포함한다.8, the liquid crystal display according to another embodiment of the present invention includes a lower substrate 100, an upper substrate 200, an active region A / A, a dummy region N / A, A seal pattern 250, and a sensing circuit portion 400. [0033] FIG.

하부기판(100)은 서로 교차 배열되어 복수 개의 화소를 정의하는 게이트 라인(102) 및 데이터 라인(104), 상기 복수 개의 화소 각각에 형성된 트랜지스터, 상기 복수 개의 화소 각각에 형성된 화소 전극(150), 상기 화소 전극(150)과 다른 층에 형성되어 상기 화소 전극(150)과 함께 전계를 형성함과 더불어 사용자의 터치를 센싱하기 위해서 패턴 형성된 복수의 공통 전극 블록(180), 및 상기 공통 전극 블록(180)과 전기적으로 연결된 복수의 센싱 라인(160)을 포함하는 액티브 영역(A/A) 및 상기 액티브 영역(A/A)의 테두리를 따라 형성된 더미 영역(N/A)을 포함한다.The lower substrate 100 includes a gate line 102 and a data line 104 which are arranged at intersections with each other to define a plurality of pixels, a transistor formed in each of the plurality of pixels, a pixel electrode 150 formed in each of the plurality of pixels, A plurality of common electrode blocks 180 formed in a layer different from the pixel electrodes 150 to form an electric field together with the pixel electrodes 150 and sensing a touch of a user, And an active area A / A including a plurality of sensing lines 160 electrically connected to the active area A / 180 and a dummy area N / A formed along the edge of the active area A / A.

상부기판(200)은 빛샘을 방지하는 블랙 매트릭스(230)를 포함한다. 경우에 따라 상부기판(200)은 컬러필터층을 더 포함할 수 있다.The upper substrate 200 includes a black matrix 230 for preventing light leakage. In some cases, the upper substrate 200 may further include a color filter layer.

센싱 회로부(400)는 센싱 라인(160)에 직접 연결되거나 또는 멀티플렉서(미도시)에 연결되어 사용자의 터치를 감지하면 터치 감지신호를 발생한다.The sensing circuit unit 400 may be connected directly to the sensing line 160 or may be connected to a multiplexer (not shown) to generate a touch sensing signal when a user touches the sensing line.

씰패턴(250)은 상부기판(200) 및 하부기판(100)의 테두리의 더미 영역(N/A)을 따라 형성되어, 상부기판(200) 및 하부기판(100) 사이에 충전된 액정층의 유출을 방지한다.The seal pattern 250 is formed along the dummy region N / A of the rim of the upper substrate 200 and the lower substrate 100 to form a liquid crystal layer filled between the upper substrate 200 and the lower substrate 100 Prevent leakage.

도 9는 도 8의 C-C'라인의 단면에 해당하는 일 실시예에 따른 도면이다.FIG. 9 is a cross-sectional view taken along line C-C 'of FIG. 8 according to an embodiment of the present invention.

도 9에서 알 수 있듯이, 본 발명의 일 실시예에 따른 액정표시장치는 하부기판(100), 게이트 전극(110), 게이트 절연막(120), 반도체층(130), 에치스토퍼(133), 소스 전극(135), 드레인 전극(137), 제 1보호층(140), 화소 전극(150), 센싱 라인(160b), 차단층(160a), 제 2보호층(170), 공통 전극 블록(180), 상부기판(200), 블랙 매트릭스(230), 및 씰패턴(250)을 포함하며, 공통 전극 블록(180)이 화소 전극(150) 상에 형성된 공통 전극 탑 구조이다.9, the liquid crystal display according to an exemplary embodiment of the present invention includes a lower substrate 100, a gate electrode 110, a gate insulating layer 120, a semiconductor layer 130, an etch stopper 133, The pixel electrode 150, the sensing line 160b, the blocking layer 160a, the second passivation layer 170, the common electrode block 180 (see FIG. 1), the first electrode layer 135, the drain electrode 137, the first passivation layer 140, A common electrode layer structure including a common electrode block 180 formed on the pixel electrode 150 and including the upper substrate 200, the black matrix 230, and the seal pattern 250.

하부기판(100)은 유리 또는 투명한 플라스틱으로 형성될 수 있다.The lower substrate 100 may be formed of glass or transparent plastic.

게이트 전극(110)은 상기 하부기판(100) 상에 게이트 라인(102)에서 분기되어 형성되며, 도전성 물질로 구성된다.The gate electrode 110 is formed by branching from the gate line 102 on the lower substrate 100 and is made of a conductive material.

게이트 절연막(120)은 상기 게이트 전극(110) 상에 형성되며, 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)으로 형성될 수 있다.The gate insulating layer 120 is formed on the gate electrode 110 and may be formed of a silicon oxide layer (SiOx) or a silicon nitride layer (SiNx).

반도체층(130)은 상기 게이트 절연막(120) 상에서 상기 게이트 전극(110) 상의 대응되는 부분에 형성되며, 상기 게이트 전극(110)에 게이트 전압이 인가되면, 소스 전극(135)과 드레인 전극(137) 사이에서 전류가 흐를 수 있는 채널을 형성한다. 상기 반도체층(130)은 산화물(Oxide), 또는 비정질(amorphous) 반도체일 수 있다.The semiconductor layer 130 is formed on the gate insulating layer 120 at a corresponding portion on the gate electrode 110. When a gate voltage is applied to the gate electrode 110, the source electrode 135 and the drain electrode 137 To form a channel through which current can flow. The semiconductor layer 130 may be an oxide or an amorphous semiconductor.

에치스토퍼(133)는 상기 반도체층(130) 상에 형성되어 반도체층(130)을 보호하며, 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)으로 형성될 수 있다. 하지만 경우에 따라 에치스토퍼(133)는 생략될 수 있다.The etch stopper 133 is formed on the semiconductor layer 130 to protect the semiconductor layer 130 and may be formed of a silicon oxide film (SiOx) or a silicon nitride film (SiNx). However, in some cases, the etch stopper 133 may be omitted.

소스 전극(135)은 데이터 라인(104)에서 연장되어 형성되며, 패널로드(Panel Load)에 의한 박막 트랜지스터의 동작 지연(delay)을 최소화하기 위하여 저항이 낮은 도전체로 형성한다.The source electrode 135 is formed to extend from the data line 104 and is formed to have a low resistance in order to minimize a delay in the operation of the thin film transistor by the panel load.

드레인 전극(137)은 상기 반도체층(130) 상에서 소스 전극(135)과 이격되어 형성되며, 도전체로 형성된다. 상기 도전체는 ITO(Indium Tin Oxide)와 같은 투명도전체일 수 있다.The drain electrode 137 is formed on the semiconductor layer 130, spaced apart from the source electrode 135, and formed of a conductive material. The conductive material may be a transparent material such as indium tin oxide (ITO).

제 1보호층(140)은 상기 소스 전극(135) 및 드레인 전극(137) 상에 형성되며, 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)으로 형성될 수 있다.The first passivation layer 140 is formed on the source electrode 135 and the drain electrode 137 and may be formed of a silicon oxide film (SiOx) or a silicon nitride film (SiNx).

제 3보호층(145)은 제 1보호층(140) 상에서 액티브 영역(A/A)에 대응하는 영역에 형성되며, 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)으로 형성될 수 있다. 하지만 경우에 따라 제 3보호층(145)은 생략될 수 있다.The third passivation layer 145 is formed on the first passivation layer 140 in a region corresponding to the active region A / A and may be formed of a silicon oxide film (SiOx) or a silicon nitride film (SiNx). However, the third protective layer 145 may be omitted in some cases.

화소 전극(150)은 상기 제 1보호층(140) 또는 제 3보호층(145) 상에 형성되며, ITO(Indium Tin Oxide)와 같은 투명도전체로 형성될 수 있다. 화소 전극(150)은 화소 전극 콘택홀(155)을 통하여 드레인 전극(137)과 전기적으로 연결된다.The pixel electrode 150 is formed on the first passivation layer 140 or the third passivation layer 145 and may be formed of a transparent conductive material such as indium tin oxide (ITO). The pixel electrode 150 is electrically connected to the drain electrode 137 through the pixel electrode contact hole 155.

센싱 라인(160)은 상기 화소 전극(150)과 같은 층에서 화소 전극(150)과 이격되어 형성되며, 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 중에 선택되는 어느 하나 또는 이를 포함하는 합금으로 형성될 수 있다. The sensing line 160 is spaced apart from the pixel electrode 150 in the same layer as the pixel electrode 150 and is formed of any one selected from molybdenum (Mo), aluminum (Al), and copper (Cu) Alloy.

이때, 센싱 라인(160b)은 센싱 라인(160b) 하에 형성된 트랜지스터의 반도체층(130)에 대응되는 넓이로 형성된다. 즉, 센싱 라인(160b)은 사용자의 터치 신호를 센싱 회로부(400)에 전달하는 기능 외에도 반도체층(130) 상에서 자외선을 차단하여 상기 반도체층(130)의 열화를 방지하는 기능을 수행한다.At this time, the sensing line 160b is formed to have a width corresponding to the semiconductor layer 130 of the transistor formed under the sensing line 160b. That is, the sensing line 160b functions to prevent the deterioration of the semiconductor layer 130 by blocking ultraviolet rays on the semiconductor layer 130, in addition to transmitting the user's touch signal to the sensing circuit unit 400. [

차단층(160a)은 더미 영역(N/A)에 형성된 트랜지스터의 반도체층(130)에 대응되는 영역에 형성되어, 상기 반도체층(130)으로 자외선이 조사되어 반도체층(130)이 열화되는 것을 방지한다.The blocking layer 160a is formed in a region corresponding to the semiconductor layer 130 of the transistor formed in the dummy region N / A and the semiconductor layer 130 is irradiated with ultraviolet rays to deteriorate the semiconductor layer 130 prevent.

차단층(160a)은 상기 센싱 라인(160b)과 별도의 공정에서 형성될 수 있으며, 제 1보호층(140)이 아닌 다른 층에도 형성될 수 있다. 다만, 차단층(160a)은 상기 센싱 라인(160b) 형성시 상기 센싱 라인(160b)과 같은 재료로 동시에 형성될 수 있는데, 이 경우 센싱 라인(160b)을 형성하는 공정과 동시에 차단층(160a)이 형성되므로 별도의 공정으로 형성하는 것에 비해 공정시간 및 원가가 절감되는 효과가 있다.The blocking layer 160a may be formed in a separate process from the sensing line 160b and may be formed on a layer other than the first passivation layer 140. [ The blocking layer 160a may be formed simultaneously with the sensing line 160b when the sensing line 160b is formed. In this case, the blocking layer 160a may be formed simultaneously with the process of forming the sensing line 160b. There is an effect that the process time and the cost are reduced as compared with the case where the process is formed by a separate process.

상기 더미 영역(N/A)에 형성된 상기 트랜지스터는 게이트 구동 회로를 패널에 내장한 게이트 인 패널(Gate In Panel : GIP) 구조 상에 형성된 트랜지스터, 정전기 방지(Electrostatic Discharge : ESD)를 위한 ESD 구조 상에 형성된 트랜지스터, 점등 검사를 위한 오토 프로브(Auto Probe)용 트랜지스터, 및 엔지니어 테스트(Engineer Test)용 트랜지스터를 포함한다.The transistor formed in the dummy region N / A may include a transistor formed on a gate in panel (GIP) structure in which a gate driving circuit is incorporated in a panel, an ESD structure for electrostatic discharge (ESD) A transistor for an auto probe for lighting test, and a transistor for an engineer test.

제 2보호층(170)은 상기 화소 전극(150) 및 센싱 라인(160b) 상에 형성되며, 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)으로 형성될 수 있다.The second passivation layer 170 is formed on the pixel electrode 150 and the sensing line 160b and may be formed of a silicon oxide film (SiOx) or a silicon nitride film (SiNx).

공통 전극 블록(180)은 상기 제 2보호층(170) 상에 형성되며, ITO(Indium Tin Oxide)와 같은 투명도전체로 형성될 수 있다. 공통 전극 블록(180)은 제 2보호층(170)에 형성된 공통 전극 콘택홀(165)을 통하여 센싱 라인(160)과 전기적으로 연결된다.The common electrode block 180 is formed on the second passivation layer 170 and may be formed of a transparent material such as ITO (Indium Tin Oxide). The common electrode block 180 is electrically connected to the sensing line 160 through the common electrode contact hole 165 formed in the second passivation layer 170.

상기 공통 전극 블록(180)은 내부에 슬릿(190)을 구비하는데, 상기 슬릿(190)을 통해서 상기 화소 전극(150)과 상기 공통 전극 블록(180) 사이에 프린지 필드(fringe field)가 형성되고, 이와 같은 프린지 필드에 의해서 액정이 구동될 수 있다. 즉, 프린지 필드 스위칭 모드(fringe field switching mode) 액정표시장치가 구현될 수 있다.The common electrode block 180 has a slit 190 formed therein and a fringe field is formed between the pixel electrode 150 and the common electrode block 180 through the slit 190 , The liquid crystal can be driven by such a fringe field. That is, a fringe field switching mode liquid crystal display device can be implemented.

블랙 매트릭스(230)는 상부기판(200)에 형성되며, 하부기판(100)의 화소 영역 외에 빛샘을 방지해야하는 위치에 대응하여 형성된다.The black matrix 230 is formed on the upper substrate 200 and corresponds to a position where the light leakage should be prevented from occurring outside the pixel region of the lower substrate 100.

씰패턴(250)은 상부기판(200) 및 하부기판(100)의 테두리에 형성되며 액정층의 누설을 방지한다.The seal pattern 250 is formed on the edges of the upper substrate 200 and the lower substrate 100 to prevent leakage of the liquid crystal layer.

도 10은 도 8의 C-C'라인의 단면에 해당하는 다른 실시예에 따른 도면이다.10 is a view according to another embodiment corresponding to a cross section taken along line C-C 'of FIG.

도 10에서 알 수 있듯이, 본 발명의 다른 실시예에 따른 액정표시장치는 하부기판(100), 게이트 전극(110), 게이트 절연막(120), 반도체층(130), 에치스토퍼(133), 소스 전극(135), 드레인 전극(137), 제 1보호층(140), 화소 전극(150), 센싱 라인(160b), 차단층(160a), 제 2보호층(170), 공통 전극 블록(180), 상부기판(200), 블랙매트릭스, 및 씰패턴(250)을 포함하며, 화소 전극(150)이 공통 전극 블록(180) 상에 형성된 화소 전극(150) 탑 구조이다. 도 10의 실시예 중 도 9와 중복되는 부분에 대해서는 설명을 생략하기로 한다.10, the liquid crystal display according to another embodiment of the present invention includes a lower substrate 100, a gate electrode 110, a gate insulating layer 120, a semiconductor layer 130, an etch stopper 133, The pixel electrode 150, the sensing line 160b, the blocking layer 160a, the second passivation layer 170, the common electrode block 180 (see FIG. 1), the first electrode layer 135, the drain electrode 137, the first passivation layer 140, And a seal pattern 250. The pixel electrode 150 has a pixel electrode 150 formed on the common electrode block 180. The pixel electrode 150 has a pixel electrode 150 formed on the common electrode block 180, The description of the parts of the embodiment of FIG. 10 that are the same as those of FIG. 9 will be omitted.

제 1보호층(140) 상에 공통 전극 블록(180)을 형성한 후 상기 공통 전극 블록(180) 상에 제 2보호층(170)을 형성한다. 도 10은 제 2보호층(170)은 씰패턴(250)을 기준으로 액정 패널 안쪽에 형성되는 것으로 도시하였으나, 반드시 이에 한정되는 것은 아니고 씰패턴(250)의 하부에도 형성될 수 있다.A common electrode block 180 is formed on the first passivation layer 140 and a second passivation layer 170 is formed on the common electrode block 180. 10 illustrates that the second passivation layer 170 is formed inside the liquid crystal panel on the basis of the seal pattern 250. However, the second passivation layer 170 may be formed on the bottom of the seal pattern 250 as well.

제 2보호층(170)에는 센싱 라인(160b)과 공통 전극 블록(180)을 전기적으로 연결하기 위한 공통 전극 콘택홀(165) 및 드레인 전극(137)과 화소 전극(150)을 전기적으로 연결하기 위한 화소 전극 콘택홀(155)을 형성한다.The common electrode contact hole 165 and the drain electrode 137 for electrically connecting the sensing line 160b and the common electrode block 180 to the pixel electrode 150 are electrically connected to the second passivation layer 170. [ The pixel electrode contact hole 155 is formed.

제 2보호층(170) 상에 공통 전극 블록(180)과 전기적으로 연결되도록 센싱 라인(160b)을 형성하고, 드레인 전극(137)과 전기적으로 연결되도록 화소 전극(150)을 형성한다. 이때 화소 전극(150)은 내부에 슬릿(190)을 구비하는데, 상기 슬릿(190)을 통해서 상기 화소 전극(150)과 상기 공통 전극 블록(180) 사이에 프린지 필드(fringe field)가 형성되고, 이와 같은 프린지 필드에 의해서 액정이 구동될 수 있다. 즉, 프린지 필드 스위칭 모드(fringe field switching mode) 액정표시장치가 구현될 수 있다.A sensing line 160b is formed on the second passivation layer 170 to be electrically connected to the common electrode block 180 and a pixel electrode 150 is formed to be electrically connected to the drain electrode 137. [ The pixel electrode 150 includes a slit 190. A fringe field is formed between the pixel electrode 150 and the common electrode block 180 through the slit 190, The liquid crystal can be driven by such a fringe field. That is, a fringe field switching mode liquid crystal display device can be implemented.

<액정표시장치의 제조방법><Manufacturing Method of Liquid Crystal Display Device>

도 11a 내지 도 11c는 본 발명의 일 실시예에 따른 액정표시용 하부기판의 제조공정을 나타내는 공정 단면도이다.11A to 11C are cross-sectional views illustrating a manufacturing process of a lower substrate for a liquid crystal display according to an embodiment of the present invention.

우선, 도 11a에서 알 수 있듯이, 하부기판(100) 상에 게이트 전극(110), 게이트 절연막(120), 반도체층(130), 에치스토퍼(133), 소스 전극(135), 드레인 전극(137), 제 1보호층(140)을 차례로 형성한다. 도시하지 않았지만, 상기 하부기판(100)에 게이트 라인(102) 및 데이터 라인(104)이 형성되어 있다.11A, a gate electrode 110, a gate insulating film 120, a semiconductor layer 130, an etch stopper 133, a source electrode 135, and a drain electrode 137 are formed on a lower substrate 100 ), And a first protective layer 140 are sequentially formed. Although not shown, a gate line 102 and a data line 104 are formed on the lower substrate 100.

다음, 도 11b에서 알 수 있듯이, 상기 제 1보호층(140) 상에 화소 전극 콘택홀(155)을 형성한 후 화소 전극(150)을 형성하여 드레인 전극(137)과 전기적으로 연결한다. 또한, 소정의 위치에 센싱 라인(160)을 형성한다.11B, the pixel electrode contact hole 155 is formed on the first passivation layer 140, and then the pixel electrode 150 is formed and electrically connected to the drain electrode 137. Next, as shown in FIG. Further, a sensing line 160 is formed at a predetermined position.

상기 센싱 라인(160)은 상기 게이트 라인(102)에 평행한 방향 또는 상기 데이터 라인(104)에 평행한 방향 중 어느 한 방향으로 형성될 수 있다. 본 발명에 따르면 상기 센싱 라인(160)은 게이트 라인(102)에 평행한 방향 또는 데이터 라인(104)에 평행한 방향 중 어느 한 방향으로 형성되더라도 X-Y 좌표평면에서 사용자의 터치 위치를 검출할 수 있다.The sensing line 160 may be formed in either a direction parallel to the gate line 102 or a direction parallel to the data line 104. The sensing line 160 can detect the touch position of the user in the XY coordinate plane even if the sensing line 160 is formed in any one of directions parallel to the gate line 102 or parallel to the data line 104 .

이때 상기 센싱 라인(160)으로 인해서 개구율이 줄어드는 것을 방지할 필요가 있는 바, 상기 데이터 라인(104)과 평행하게 형성된 센싱 라인(160)은 상기 데이터 라인(104)과 오버랩되도록 형성하는 것이 바람직하다. 또한, 상기 게이트 라인(102)과 평행하게 형성된 센싱 라인(160)은 상기 게이트 라인(102)과 오버랩되도록 형성하는 것이 바람직하다. In this case, it is necessary to prevent the aperture ratio from being reduced due to the sensing line 160. It is preferable that the sensing line 160 formed in parallel with the data line 104 is overlapped with the data line 104 . The sensing line 160 formed in parallel with the gate line 102 may be overlapped with the gate line 102.

다음, 도 11c에서 알 수 있듯이, 상기 화소 전극(150) 및 센싱 라인(160) 상에 제 2보호층(170)을 형성한 후 센싱 라인(160)과 공통 전극 블록(180)이 전기적으로 연결될 수 있도록 공통 전극 콘택홀(165)을 형성한다.11C, after the second passivation layer 170 is formed on the pixel electrode 150 and the sensing line 160, the sensing line 160 and the common electrode block 180 are electrically connected to each other A common electrode contact hole 165 is formed.

이때, 센싱 라인(160)은 상기 공통 전극 블록(180) 중 하나와 전기적으로 연결되면 다른 공통 전극 블록(180)과는 전기적으로 절연을 유지하도록 공통 전극 콘택홀(165)의 위치를 조절한다.At this time, when the sensing line 160 is electrically connected to one of the common electrode blocks 180, the position of the common electrode contact hole 165 is adjusted so as to maintain electrical insulation with the other common electrode block 180.

상기 제 2보호층(170) 상에는 공통 전극 블록(180)을 형성하여 센싱라인과 공통 전극 블록(180)을 전기적으로 연결한다.A common electrode block 180 is formed on the second passivation layer 170 to electrically connect the sensing line and the common electrode block 180.

공통 전극 블록(180)은 센싱 전극으로 이용되는 바, 상기 공통 전극 블록(180)은 소정의 패턴으로 복수 개가 형성된다. 상기 공통 전극 블록(180)은 하나 이상의 화소에 대응하는 크기로 형성될 수 있으며, 몇 개의 화소에 대응하는 크기로 형성하냐는 액정표시장치의 터치 해상도와 연관된다. The common electrode block 180 is used as a sensing electrode, and a plurality of the common electrode blocks 180 are formed in a predetermined pattern. The common electrode block 180 may be formed to have a size corresponding to one or more pixels, and a size corresponding to a number of pixels may be associated with a touch resolution of the liquid crystal display device.

<하프톤 마스크를 이용해 형성한 액정표시장치의 제조방법>&Lt; Manufacturing Method of Liquid Crystal Display Device Using Halftone Mask >

도 12a 내지 도 12d는 본 발명의 다른 실시예에 따른 액정표시용 하부기판의 제조공정을 나타내는 공정 단면도이다. 이하, 도 11a 내지 도 11c와 중복되지 않는 내용을 위주로 설명한다.12A to 12D are cross-sectional views illustrating a manufacturing process of a lower substrate for a liquid crystal display according to another embodiment of the present invention. Hereinafter, contents that do not overlap with those of Figs. 11A to 11C will be mainly described.

우선, 도 12a에서 알 수 있듯이, 하부기판(100) 상에 게이트 전극(110), 게이트 절연막(120), 반도체층(130), 에치스토퍼(133), 소스 전극(135), 드레인 전극(137), 제 1보호층(140)을 차례로 형성하고, 상기 제 1보호층(140) 상에 화소 전극 콘택홀(155)을 형성한다.12A, a gate electrode 110, a gate insulating layer 120, a semiconductor layer 130, an etch stopper 133, a source electrode 135, and a drain electrode 137 are formed on a lower substrate 100 And a first passivation layer 140 are sequentially formed on the first passivation layer 140 and the pixel electrode contact hole 155 is formed on the first passivation layer 140.

다음, 도 12b에서 알 수 있듯이, 상기 제 1보호층(140) 상에 화소 전극층(150a) 및 센싱 라인층(140a)을 차례로 적층한다.12B, the pixel electrode layer 150a and the sensing line layer 140a are sequentially stacked on the first passivation layer 140. Next, as shown in FIG.

상기 화소 전극층(150a) 및 센싱 라인층(140a) 상에 포토 레지스트를 적층하고 하프톤 마스크(700)(Half Tone Mask)를 사용하여 광을 조사한다. 이때 상기 하프톤 마스크는 광이 투과하지 못하는 비투과영역(710), 광이 일부만이 투과하는 반투과영역(720), 및 광이 전부 투과하는 투과영역(730a, 730b, 730c)을 구비한다.A photoresist is laminated on the pixel electrode layer 150a and the sensing line layer 140a, and a light is irradiated using a halftone mask 700 (Half Tone Mask). Here, the halftone mask includes a non-transmissive region 710 through which light is not transmitted, a transflective region 720 through which only a part of light is transmitted, and transmissive regions 730a, 730b, and 730c through which light is completely transmitted.

이후, 상기 포토 레지스트를 현상하여 포토 레지스트 패턴을 형성한다. 상기 포토 레지스트 패턴은 상기 하프톤 마스크(700)의 비투과 영역(710)에 대응하는 포토 레지스트층은 그대로 잔존하고, 상기 하프톤 마스크(700)의 반투과영역(720)에 대응하는 포토 레지스트층은 일부만이 잔존하고, 상기 하프톤 마스크(700)의 투과영역(730a, 730b, 730c)에 대응하는 포토 레지스트층은 모두 제거된다.Thereafter, the photoresist is developed to form a photoresist pattern. The photoresist pattern is formed such that the photoresist layer corresponding to the non-transmissive region 710 of the halftone mask 700 remains as it is and the photoresist layer corresponding to the transflective region 720 of the halftone mask 700 Only a part thereof remains, and the photoresist layers corresponding to the transmissive regions 730a, 730b, and 730c of the halftone mask 700 are all removed.

다음, 도 12c에서 알 수 있듯이, 상기 포토 레지스트 패턴을 마스크로하여, 상기 화소 전극층(150a) 및 센싱 라인층(140a)을 식각한다. 상기 포토 레지스트 패턴을 애싱(ashing) 처리한 후, 다시 식각 공정을 수행한 후 최종적으로 포토 레지스트 패턴을 제거한다.Next, as shown in FIG. 12C, the pixel electrode layer 150a and the sensing line layer 140a are etched using the photoresist pattern as a mask. The ashing process is performed on the photoresist pattern, the etching process is performed again, and the photoresist pattern is finally removed.

이와 같은 방식으로 화소 전극(150) 및 센싱 라인(160)을 형성하면, 광을 조사하는 공정을 2번 수행하지 않고 1번에 끝낼 수 있는 바, 제조 시간과 원가를 절약할 수 있는 효과가 있다.When the pixel electrode 150 and the sensing line 160 are formed in this manner, the process of irradiating the light can be completed at one time without performing the process twice, and the manufacturing time and cost can be saved .

다음, 도 12d에서 알 수 있듯이, 상기 화소 전극(150) 및 센싱 라인(160) 상에 제 2보호층(170)을 형성하고, 상기 제 2보호층(170) 상에 공통 전극 블록(180)을 패턴 형성한다.12D, a second passivation layer 170 is formed on the pixel electrode 150 and the sensing line 160, and a common electrode block 180 is formed on the second passivation layer 170. Next, As shown in FIG.

<차단층을 포함하는 액정표시장치의 제조방법>&Lt; Method of manufacturing liquid crystal display device including barrier layer >

도 13a 내지 도 13d는 본 발명의 다른 실시예에 따른 액정표시용 하부기판의 제조공정을 나타내는 공정 단면도이다. 이하, 도 11a 내지 도 11c와 중복되지 않는 내용을 위주로 설명한다.13A to 13D are cross-sectional views illustrating a manufacturing process of a lower substrate for a liquid crystal display according to another embodiment of the present invention. Hereinafter, contents that do not overlap with those of Figs. 11A to 11C will be mainly described.

우선, 도 13a에서 알 수 있듯이, 하부기판(100) 상에 게이트 전극(110), 게이트 절연막(120), 반도체층(130), 에치스토퍼(133), 소스 전극(135), 드레인 전극(137), 제 1보호층(140), 및 제 3보호층(145)을 차례로 형성하고, 상기 제 1보호층(140) 및 제 3보호층(145)에 화소 전극 콘택홀(155)을 형성한다.13A, a gate electrode 110, a gate insulating film 120, a semiconductor layer 130, an etch stopper 133, a source electrode 135, and a drain electrode 137 are formed on a lower substrate 100, The first passivation layer 140 and the third passivation layer 145 are sequentially formed on the first passivation layer 140 and the third passivation layer 145 to form a pixel electrode contact hole 155 in the first passivation layer 140 and the third passivation layer 145 .

다음, 도 13b에서 알 수 있듯이, 드레인 전극(137)과 전기적으로 연결되도록 제 3보호층(145) 상에 화소 전극(150)을 패턴 형성한다. 이후, 제 3보호층(145) 상에 센싱 라인(160b)을 형성한다. 또한, 제 1보호층(140) 상에 차단층(160a)을 형성한다.Next, as shown in FIG. 13B, the pixel electrode 150 is pattern-formed on the third passivation layer 145 so as to be electrically connected to the drain electrode 137. Then, the sensing line 160b is formed on the third passivation layer 145. Then, In addition, a blocking layer 160a is formed on the first passivation layer 140. [

센싱 라인(160b) 및 차단층(160a)은 하부에 형성된 반도체층(130)을 상부로부터 조사되는 자외선을 차단할 수 있도록 반도체층(130)의 넓이에 대응되도록 형성한다.The sensing line 160b and the blocking layer 160a are formed to correspond to the width of the semiconductor layer 130 so that the semiconductor layer 130 formed on the lower portion can shield ultraviolet light emitted from the upper portion.

다음, 도 13c에서 알 수 있듯이, 화소 전극(150), 센싱 라인(160b), 및 차단층(160a) 상에 제 2보호층(170)을 형성하고, 센싱 라인(160b)과 공통 전극 블록(180)이 전기적으로 연결될 수 있도록 공통 전극 콘택홀(165)을 형성한다.13C, a second passivation layer 170 is formed on the pixel electrode 150, the sensing line 160b, and the blocking layer 160a, and the sensing line 160b and the common electrode block 180 are electrically connected to each other.

다음, 도 13d에서 알 수 있듯이, 상부기판(200) 및 하부기판(100)을 대면 합착하고 액정층을 주입한 후, 자외선을 조사하여 실런트를 경화시켜 씰패턴(250)을 형성한다.Next, as shown in FIG. 13D, the upper substrate 200 and the lower substrate 100 are bonded face to face, the liquid crystal layer is injected, and ultraviolet rays are irradiated to cure the sealant to form the seal pattern 250.

이와같이 반도체층(130) 상에 차단층(160a) 및 센싱 라인(160b)을 형성하면 자외선으로부터 반도체층(130)이 열화되는 것을 방지할 수 있는 효과가 있다.The formation of the blocking layer 160a and the sensing line 160b on the semiconductor layer 130 can prevent deterioration of the semiconductor layer 130 from ultraviolet rays.

<상판배면에 고저항 도전층을 포함하는 액정표시장치의 제조방법>&Lt; Manufacturing Method of Liquid Crystal Display Device Containing High-Resistance Conductive Layer on Backside of Top Board >

도 14는 도 8의 C-C'라인의 단면에 해당하는 다른 실시예에 따른 도면이다.14 is a view according to another embodiment corresponding to a cross section taken along line C-C 'of FIG.

도 14에서 알 수 있듯이, 본 발명의 일 실시예에 따른 액정표시장치는 하부기판(100), 게이트 전극(110), 게이트 절연막(120), 반도체층(130), 에치스토퍼(133), 소스 전극(135), 드레인 전극(137), 제 1보호층(140), 화소 전극(150), 센싱 라인(160b), 차단층(160a), 제 2보호층(170), 공통 전극 블록(180), 상부기판(200), 블랙 매트릭스(230), 씰패턴(250), 및 고저항 도전층(270)을 포함하며, 공통 전극 블록(180)이 화소 전극(150) 상에 형성된 공통 전극 탑 구조이다. 이하 도 9와 중복되는 설명은 생략하기로 한다.14, the liquid crystal display according to an exemplary embodiment of the present invention includes a lower substrate 100, a gate electrode 110, a gate insulating layer 120, a semiconductor layer 130, an etch stopper 133, The pixel electrode 150, the sensing line 160b, the blocking layer 160a, the second passivation layer 170, the common electrode block 180 (see FIG. 1), the first electrode layer 135, the drain electrode 137, the first passivation layer 140, A common electrode block 180 is formed on the common electrode tower 150 formed on the pixel electrode 150. The common electrode block 180 is formed on the pixel electrode 150, Structure. Hereinafter, a description overlapping with FIG. 9 will be omitted.

고저항 도전층(270)은 상기 상부기판(200)의 배면에 형성되며, 광학적으로는 액정 패널에서 출사되는 광을 투과시키기 위해 투명 재질이며, 전기적으로는 패널 상에서 정전기에 의해 형성된 전하를 하부기판(100)에 형성된 그라운드 패드(미도시)로 그라운드(GND) 시키기 위해 도전성을 가지는 전도성 재질로 형성된다. 여기서, 상기 고저항 도전층(270)은 사용자의 터치 검출 성능을 향상시키기 위해 고 저항(일 예로서, 50MΩ/sqr ~ 5GΩ/sqr)을 가지도록 형성된다.The high-resistance conductive layer 270 is formed on the back surface of the upper substrate 200, and is optically transparent to transmit light emitted from the liquid crystal panel. Electrically, (Not shown) formed on the substrate 100 to a ground (GND). Here, the high-resistance conductive layer 270 is formed to have a high resistance (for example, 50 MΩ / sqr to 5 GΩ / sqr) to improve the touch detection performance of the user.

상기 고저항 도전층(270)은 액정 패널에 형성된 전하가 그라운드(GND)로 빠져나갈 수 있도록 하여, 터치 전극이 내장된 액정표시장치의 정전기 방지(ESD shielding) 성능을 향상시킬 수 있는 효과가 있다.The high-resistance conductive layer 270 has an effect of enhancing the ESD shielding performance of a liquid crystal display device in which the touch electrode is embedded, by allowing the charge formed on the liquid crystal panel to escape to the ground (GND) .

즉, 상기 고저항 도전층(270)은 상술한 바와 같이, 50MΩ/sqr ~ 5GΩ/sqr 의 저항 값을 가지는 고저항 물질로 형성되어 사용자 손가락의 영향을 쉴드(shield)시키는 현상을 방지하여 터치 스크린이 내장된 액정 표시장치의 터치 검출 성능을 향상시킬 수 있다.That is, as described above, the high-resistance conductive layer 270 is formed of a high-resistance material having a resistance value of 50 M? / Sqr to 5 G? / Sqr to prevent the effect of shielding the influence of the user's finger, The touch detection performance of the built-in liquid crystal display device can be improved.

본 발명이 속하는 기술분야의 당업자는 상술한 본 발명이 그 기술적 사상이나 필수적 구성을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.It will be understood by those skilled in the art that the present invention can be embodied in other specific forms without departing from the spirit or essential characteristics thereof.

그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해하여야 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, it should be understood that the above-described embodiments are illustrative in all aspects and not restrictive. The scope of the present invention is defined by the appended claims rather than the detailed description and all changes or modifications derived from the meaning and scope of the claims and from the equivalent concept are to be construed as being included in the scope of the present invention .

100 - 하부기판 102 - 게이트 라인
104 - 데이터 라인 110 - 게이트 전극
130 - 반도체층 135 - 소스 전극
137 - 드레인 전극 140 - 제 1보호층
145 - 제 3보호층 150 - 화소 전극
160 - 센싱 라인 165 - 공통 전극 콘택홀
170 - 제 2보호층 180 - 공통 전극 블록
190 - 슬릿 200 - 상부기판
300 - 멀티플렉서 400 - 센싱 회로부100 - lower substrate 102 - gate line
104 - Data line 110 - Gate electrode
130 - semiconductor layer 135 - source electrode
137 - a drain electrode 140 - a first protective layer
145 - Third protective layer 150 - Pixel electrode
160 - sensing line 165 - common electrode contact hole
170 - Second protective layer 180 - Common electrode block
190 - slit 200 - upper substrate
300 - Multiplexer 400 - sensing circuit

Claims (20)

기판;
상기 기판 상에 배치된 제1 공통 전극 블록 및 제2 공통 전극 블록;
상기 제1 공통 전극 블록과 상기 기판의 액티브 영역에서 전기적으로 연결된 제1 센싱 라인; 및
상기 제2 공통 전극 블록과 상기 기판의 액티브 영역에서 전기적으로 연결된 제2 센싱 라인을 구비하고,
상기 제1 센싱 라인은 상기 제1 공통 전극 블록과 중첩되며,
상기 제2 센싱 라인은 상기 제1 공통 전극 블록 및 상기 제2 공통 전극 블록과 중첩되고,
상기 제1 센싱 라인은 상기 제2 센싱 라인과 중첩되지 않으며,
상기 제2 공통 전극 블록은 상기 기판의 액티브 영역에서 상기 제1 센싱 라인과 절연된 터치 스크린 일체형 표시 장치.Board;
A first common electrode block and a second common electrode block disposed on the substrate;
A first sensing line electrically connected to the first common electrode block in an active region of the substrate; And
And a second sensing line electrically connected to the second common electrode block in an active region of the substrate,
The first sensing line overlaps with the first common electrode block,
The second sensing line overlaps the first common electrode block and the second common electrode block,
The first sensing line does not overlap the second sensing line,
Wherein the second common electrode block is insulated from the first sensing line in an active area of the substrate. 제 1 항에 있어서,
상기 제1 센싱 라인 및 상기 제2 센싱 라인과 전기적으로 연결된 센싱 회로을 더 구비하는 터치 스크린 일체형 표시 장치.The method according to claim 1,
And a sensing circuit electrically connected to the first sensing line and the second sensing line. 제 2 항에 있어서,
상기 제1 공통 전극 블록은 상기 제2 공통 전극 블록보다 상기 센싱 회로에 더 가까이 배치된 터치 스크린 일체형 표시 장치.3. The method of claim 2,
Wherein the first common electrode block is disposed closer to the sensing circuit than the second common electrode block. 제 1 항에 있어서,
상기 기판 상에 배치되는 복수의 화소들을 더욱 포함하고,
상기 제1 공통 전극 블록과 대응되는 상기 화소의 개수는 상기 제2 공통 전극 블록과 대응되는 상기 화소의 개수와 동일한 터치 스크린 일체형 표시 장치.The method according to claim 1,
Further comprising a plurality of pixels disposed on the substrate,
Wherein the number of the pixels corresponding to the first common electrode block is equal to the number of the pixels corresponding to the second common electrode block. 제 1 항에 있어서,
상기 제1 공통 전극 블록 및 상기 제2 공통 전극 블록은 각각 소정의 패턴으로 형성되고,
상기 제1 공통 전극 블록과 상기 제2 공통 전극 블록은 서로 동일한 형태로 형성되는 터치 스크린 일체형 표시 장치.The method according to claim 1,
Wherein the first common electrode block and the second common electrode block are formed in a predetermined pattern,
Wherein the first common electrode block and the second common electrode block are formed in the same shape. 제 5 항에 있어서,
상기 제1 공통 전극 블록과 상기 제2 공통 전극 블록은 서로 동일한 크기로 형성되는 터치 스크린 일체형 표시 장치.6. The method of claim 5,
Wherein the first common electrode block and the second common electrode block are formed to have the same size. 제 1 항에 있어서,
상기 제1 공통 전극 블록과 상기 제2 공통 전극 블록은 제1 방향으로 배열되고, 상기 제1 센싱 라인과 상기 제2 센싱 라인은 상기 제1 방향으로 길게 연장된 터치 스크린 일체형 표시장치.The method according to claim 1,
Wherein the first common electrode block and the second common electrode block are arranged in a first direction and the first sensing line and the second sensing line are elongated in the first direction. 제 7 항에 있어서,
상기 기판 상에 배치된 제3 공통 전극 블록 및 제4 공통 전극 블록;
상기 제3 공통 전극 블록과 상기 기판의 액티브 영역에서 전기적으로 연결된 제3 센싱 라인; 및
상기 제4 공통 전극 블록과 상기 기판의 액티브 영역에서 전기적으로 연결된 제4 센싱 라인을 더 구비하고,
상기 제1 공통 전극 블록과 상기 제3 공통 전극 블록은 상기 제1 방향과 교차하는 제2 방향으로 배열되며,
상기 제2 공통 전극 블록과 상기 제4 공통 전극 블록은 상기 제2 방향으로 배열되는 터치 스크린 일체형 표시 장치.8. The method of claim 7,
A third common electrode block and a fourth common electrode block disposed on the substrate;
A third sensing line electrically connected to the third common electrode block in an active region of the substrate; And
And a fourth sensing line electrically connected to the fourth common electrode block in an active region of the substrate,
Wherein the first common electrode block and the third common electrode block are arranged in a second direction crossing the first direction,
Wherein the second common electrode block and the fourth common electrode block are arranged in the second direction. 제 8 항에 있어서,
상기 제3 센싱 라인은 상기 제3 공통 전극 블록과 중첩되며,
상기 제4 센싱 라인은 상기 제3 공통 전극 블록 및 상기 제4 공통 전극 블록과 중첩되고,
상기 제1 내지 제4 센싱 라인들은 서로 중첩되지 않는 터치 스크린 일체형 표시장치.9. The method of claim 8,
The third sensing line overlaps with the third common electrode block,
The fourth sensing line overlaps the third common electrode block and the fourth common electrode block,
Wherein the first to fourth sensing lines do not overlap with each other. 제 9 항에 있어서,
상기 제4 공통 전극 블록은 상기 기판의 액티브 영역에서 상기 제3 센싱 라인과 절연된 터치 스크린 일체형 표시 장치.10. The method of claim 9,
Wherein the fourth common electrode block is insulated from the third sensing line in an active area of the substrate. 제 10 항에 있어서,
상기 제3 공통 전극 블록 및 상기 제4 공통 전극 블록은 상기 제1 센싱 라인 및 상기 제2 센싱 라인과 중첩되지 않으며,
상기 제1 공통 전극 블록과 상기 제2 공통 전극 블록은 상기 제3 센싱 라인 및 상기 제4 센싱 라인과 중첩되지 않는 것을 특징으로 하는 터치 스크린 일체형 표시 장치.11. The method of claim 10,
The third common electrode block and the fourth common electrode block do not overlap the first sensing line and the second sensing line,
Wherein the first common electrode block and the second common electrode block are not overlapped with the third sensing line and the fourth sensing line. 기판;
상기 기판 상에 배치되고, 적어도 제1 터치 전극 및 제2 터치 전극을 포함하는 복수의 터치 전극들; 및
상기 기판 상에 배치되고, 적어도 제1 터치 라인 및 제2 터치 라인을 포함하는 복수의 터치 라인들을 포함하고,
상기 제1 터치 전극은 상기 기판의 액티브 영역에서 상기 제1 터치 라인과 전기적으로 연결되고, 상기 제2 터치 전극은 상기 기판의 액티브 영역에서 상기 제2 터치 라인과 전기적으로 연결되며,
상기 제1 터치 라인은 상기 제1 터치 전극과 중첩되며,
상기 제2 터치 라인은 상기 제1 터치 전극 및 상기 제2 터치 전극과 중첩되고,
상기 제1 터치 라인은 상기 제2 터치 라인과 중첩되지 않으며,
상기 제2 터치 전극은 상기 기판의 액티브 영역에서 상기 제1 터치 라인과 절연된 터치 스크린 일체형 표시 장치.Board;
A plurality of touch electrodes disposed on the substrate and including at least a first touch electrode and a second touch electrode; And
A plurality of touch lines disposed on the substrate and including at least a first touch line and a second touch line,
Wherein the first touch electrode is electrically connected to the first touch line in an active area of the substrate and the second touch electrode is electrically connected to the second touch line in an active area of the substrate,
The first touch line overlaps with the first touch electrode,
The second touch line overlaps with the first touch electrode and the second touch electrode,
The first touch line does not overlap the second touch line,
Wherein the second touch electrode is insulated from the first touch line in an active region of the substrate. 제 12 항에 있어서,
상기 제1 터치 전극은 상기 기판의 액티브 영역에서 상기 제2 터치 라인과 절연된 터치 스크린 일체형 표시 장치.13. The method of claim 12,
Wherein the first touch electrode is insulated from the second touch line in an active area of the substrate. 제 13 항에 있어서,
상기 복수의 터치 전극들은 제3 터치 전극 및 제4 터치 전극을 더욱 포함하고,
상기 복수의 터치 라인들은 제3 터치 라인 및 제4 터치 라인을 더욱 포함하고,
상기 제3 터치 전극은 상기 기판의 액티브 영역에서 상기 제3 터치 라인과 전기적으로 연결되고, 상기 제4 터치 전극은 상기 기판의 액티브 영역에서 상기 제4 터치 라인과 전기적으로 연결되며,
상기 제3 터치 라인은 상기 제3 터치 전극과 중첩되며,
상기 제4 터치 라인은 상기 제3 터치 전극 및 상기 제4 터치 전극과 중첩되고,
상기 제3 터치 라인은 상기 제4 터치 라인과 중첩되지 않으며,
상기 제4 터치 전극은 상기 기판의 액티브 영역에서 상기 제3 터치 라인과 절연된 터치 스크린 일체형 표시 장치.14. The method of claim 13,
Wherein the plurality of touch electrodes further include a third touch electrode and a fourth touch electrode,
Wherein the plurality of touch lines further include a third touch line and a fourth touch line,
The third touch electrode is electrically connected to the third touch line in the active area of the substrate and the fourth touch electrode is electrically connected to the fourth touch line in the active area of the substrate,
The third touch line overlaps with the third touch electrode,
The fourth touch line overlaps with the third touch electrode and the fourth touch electrode,
The third touch line does not overlap with the fourth touch line,
Wherein the fourth touch electrode is insulated from the third touch line in the active region of the substrate. 제 14 항에 있어서,
상기 제1 터치 전극은 상기 제3 터치 전극과 인접하여 배치되며, 상기 제2 터치 전극은 상기 제4 터치 전극과 인접하여 배치되는 터치 스크린 일체형 표시 장치. 15. The method of claim 14,
Wherein the first touch electrode is disposed adjacent to the third touch electrode and the second touch electrode is disposed adjacent to the fourth touch electrode. 제 14 항에 있어서,
상기 제1 내지 제4 터치 전극들은 각각 소정의 패턴으로 형성되고,
상기 제1 내지 제4 터치 전극들은 서로 동일한 형태로 형성되는 터치 스크린 일체형 표시 장치.15. The method of claim 14,
Each of the first to fourth touch electrodes is formed in a predetermined pattern,
Wherein the first to fourth touch electrodes are formed in the same shape. 제 16 항에 있어서,
상기 제1 내지 제4 터치 전극들은 서로 동일한 크기로 형성되는 터치 스크린 일체형 표시 장치.17. The method of claim 16,
Wherein the first to fourth touch electrodes are formed to have the same size as each other. 제 14 항에 있어서,
상기 기판 상에 배치되는 복수의 화소들을 더욱 포함하고,
상기 제1 터치 전극과 대응되는 화소들의 개수는 상기 제2 터치 전극과 대응되는 화소들의 개수와 동일하고,
상기 제3 터치 전극과 대응되는 화소들의 개수는 상기 제4 터치 전극과 대응되는 화소들의 개수와 동일한 터치 스크린 일체형 표시 장치.15. The method of claim 14,
Further comprising a plurality of pixels disposed on the substrate,
The number of pixels corresponding to the first touch electrode is equal to the number of pixels corresponding to the second touch electrode,
Wherein the number of pixels corresponding to the third touch electrode is equal to the number of pixels corresponding to the fourth touch electrode. 제 14 항에 있어서,
상기 제1 터치 라인은 상기 제2 터치 전극과 중첩되는 제1 연장라인을 포함하고,
상기 제3 터치 라인은 상기 제4 터치 전극과 중첩되는 제3 연장라인을 포함하는 터치 스크린 일체형 표시장치.15. The method of claim 14,
Wherein the first touch line includes a first extension line overlapping the second touch electrode,
And the third touch line includes a third extension line overlapping the fourth touch electrode. 제 14 항에 있어서,
상기 제1 내지 제4 터치 라인들은 모두 동일한 제1 방향으로 길게 연장된 터치 스크린 일체형 표시장치.15. The method of claim 14,
Wherein the first to fourth touch lines are elongated in the same first direction.
KR1020170122570A 2017-09-22 2017-09-22 Display device integrated with touch screen KR101918965B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170122570A KR101918965B1 (en) 2017-09-22 2017-09-22 Display device integrated with touch screen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170122570A KR101918965B1 (en) 2017-09-22 2017-09-22 Display device integrated with touch screen

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020160047024A Division KR101782964B1 (en) 2016-04-18 2016-04-18 Display device integrated with touch screen

Publications (2)

Publication Number Publication Date
KR20170113524A KR20170113524A (en) 2017-10-12
KR101918965B1 true KR101918965B1 (en) 2018-11-15

Family

ID=60141968

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170122570A KR101918965B1 (en) 2017-09-22 2017-09-22 Display device integrated with touch screen

Country Status (1)

Country Link
KR (1) KR101918965B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6804603B2 (en) * 2018-09-19 2020-12-23 シャープ株式会社 Manufacturing method of active matrix substrate and manufacturing method of liquid crystal display device with touch sensor using active matrix substrate
CN112673307B (en) * 2019-07-31 2023-10-17 京东方科技集团股份有限公司 Touch substrate, manufacturing method thereof and display panel

Also Published As

Publication number Publication date
KR20170113524A (en) 2017-10-12

Similar Documents

Publication Publication Date Title
US11237421B2 (en) Display device
KR101466556B1 (en) Liquid crystal display device and Method for manufacturing the same
US8970509B2 (en) Touch panel and liquid crystal display device including the same
KR101295536B1 (en) Display device with integrated touch screen and method for manufacturing the same
KR101733140B1 (en) Display Device Integrated Touch Screen Panel and Fabricating Method Thereof
US10725354B2 (en) Wiring substrate and display device
US20180373079A1 (en) Display panel and manufacturing method thereof
WO2017008450A1 (en) In-plane switching array substrate and fabrication method thereof, and display device
WO2017008472A1 (en) Ads array substrate and fabrication method thereof, and display device
US10269788B2 (en) Array panel with ESD protection circuit
US20180321530A1 (en) Display device with position inputting function
CN109725450B (en) Display panel and manufacturing method thereof
KR101918965B1 (en) Display device integrated with touch screen
KR101782964B1 (en) Display device integrated with touch screen
KR101615499B1 (en) Liquid crystal display device and Method for manufacturing the same
JP2021139937A (en) Display device
KR102172898B1 (en) Display Device With Integrated Touch Screen and Method for Manufacturing The Same
KR20210080673A (en) Display device and method of manufacturing for display device

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right