KR101917138B1 - Method of forming adhesion layer of electronic chip using plasma jet and structure manufactured according to the method - Google Patents

Method of forming adhesion layer of electronic chip using plasma jet and structure manufactured according to the method Download PDF

Info

Publication number
KR101917138B1
KR101917138B1 KR1020170097233A KR20170097233A KR101917138B1 KR 101917138 B1 KR101917138 B1 KR 101917138B1 KR 1020170097233 A KR1020170097233 A KR 1020170097233A KR 20170097233 A KR20170097233 A KR 20170097233A KR 101917138 B1 KR101917138 B1 KR 101917138B1
Authority
KR
South Korea
Prior art keywords
layer
plasma
adhesive layer
electronic chip
plasma jet
Prior art date
Application number
KR1020170097233A
Other languages
Korean (ko)
Inventor
김광석
손은원
김대업
Original Assignee
한국생산기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국생산기술연구원 filed Critical 한국생산기술연구원
Priority to KR1020170097233A priority Critical patent/KR101917138B1/en
Application granted granted Critical
Publication of KR101917138B1 publication Critical patent/KR101917138B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Coating By Spraying Or Casting (AREA)

Abstract

The present invention provides a method for forming an adhesion layer of an electronic chip for minimizing heat damage to an electronic chip and reducing process energy in sintering when sintering an adhesion material to attach an electronic chip to a substrate or a heater sink, and a structure manufactured thereby. The method comprises the steps of: placing an adhesion layer made of an adhesive material having a predetermined thickness between an electronic chip and an object to be attached and preparing a structure in which a plurality of laterally extending plasma entrance passages are formed on the adhesive layer; and sintering the adhesive layer as plasma torch spraying plasma jet onto a side of the adhesive layer proceeds along the periphery of the adhesive layer and sintering the adhesive layer while the plasma jet enters the inside of the adhesive layer through the plasma entrance passages.

Description

플라즈마젯을 이용한 전자칩 부착층의 형성방법 및 그 방법을 이용하여 제작된 구조체{METHOD OF FORMING ADHESION LAYER OF ELECTRONIC CHIP USING PLASMA JET AND STRUCTURE MANUFACTURED ACCORDING TO THE METHOD}TECHNICAL FIELD [0001] The present invention relates to a method of forming an electronic chip adhering layer using a plasma jet, and a structure manufactured using the method. [0002]

본 발명은 플라즈마젯을 이용한 전자칩 부착층의 형성방법 및 그 방법을 이용하여 제작된 구조체에 관한 것으로서, 보다 상세하게는 LED, 고출력 디바이스(Power device), 자동차 전장부품 등과 관련하여, 전자칩을 기판, 히트싱크 등에 부착하는 부착층을 플라즈마젯을 이용하여 소결시킴에 의해 양호한 열계면층을 가진 부착층을 형성하는 형성방법 및 그 방법을 이용하여 제작된 구조체에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a method of forming an electronic chip adhering layer using a plasma jet and a structure manufactured using the method, and more particularly, to a structure formed by using an electronic chip, such as an LED, a high power device, A method of forming an adhesion layer having a good thermal interface layer by sintering an adhesion layer adhered to a substrate, a heat sink or the like using a plasma jet, and a structure manufactured using the method.

반도체 소자, LED 등의 전자칩은 기판에서의 동작기능을 보호하고, 기계적, 화학적 충격으로부터 보호할 수 있도록 접착력을 가진 페이스트에 의해 기판에 부착된다.Electronic chips such as semiconductor elements and LEDs are attached to a substrate by a paste having an adhesive force so as to protect the operation function on the substrate and protect it from mechanical and chemical impacts.

최근, 전자디바이스가 경박단소화되고, 칩이 고성능화 고집적화 됨에 따라, 디바이스의 방열특성이 제품의 신뢰성을 크게 좌우하게 되었고, 전자칩을 부착시키는 부착소재(Die attach material)는 소결시킴에 의해 계면의 부착성을 향상시키고 계면에서의 열전도 특성도 향상될 수 있다.[0002] Recently, as electronic devices have become thinner and thinner and chips have become more highly integrated and highly integrated, the heat dissipation characteristics of the devices have greatly influenced the reliability of the products, and the die attach materials for attaching electronic chips are sintered, The adhesion can be improved and the thermal conductivity at the interface can also be improved.

이를 위해 금속분말페이스트 등의 부착소재를 이용하여 칩을 기판 등에 부착시킨 상태에서 열처리로에 장입하고, 250~300℃로 수초~30분가량 가열하여 부착소재를 소결시킨다.To this end, the chips are attached to a heat treatment furnace using a bonding material such as a metal powder paste or the like and heated at a temperature of 250 to 300 ° C for a few seconds to 30 minutes to sinter the bonding material.

그러나, 그와 같은 소결과정에서 높은 온도와 비교적 긴 시간의 가열로 인해 칩의 열손상을 유발하고 제품성능의 저하나 불량발생을 유발하는 문제가 있다.However, in such a sintering process, heat at a high temperature and for a relatively long time may cause thermal damage of the chip, resulting in poor product performance or failure.

또한, 열처리로 내에서의 가열과, 칩기판의 장입 및 인출 등의 작업에서 전체적으로 많은 시간이 소요되어 작업의 효율이 저하하고 많은 에너지가 소모되는 문제가 있다.In addition, it takes a lot of time for heating in the heat treatment furnace, loading and unloading of the chip substrate as a whole, and there is a problem that the efficiency of the work is lowered and a lot of energy is consumed.

도 1은 일본등록특허 제5944530호에 관한 것으로서, 가열용 챔버 내에서 전자칩을 기판 등에 부착하는 부착층에 대하여 소결공정을 진행하는 장치를 도시하고 있다.Fig. 1 is a view of an apparatus for carrying out a sintering process on an adhering layer for attaching an electronic chip to a substrate or the like in a heating chamber in Japanese Patent No. 5944530. Fig.

도 1을 참고하면, 챔버(1) 내에 반도체칩(C)를 프레임(F)에 부착하여 가열용 챔버(1) 내에 장입한 상태이고, 반도체칩(C)과 프레임(F) 사이에는 부착층의 형성을 위한 페이스트(P)가 층을 이루고 있다.1, a semiconductor chip C is mounted on a frame F in a chamber 1 and charged into a heating chamber 1, and an adhesive layer (not shown) is interposed between the semiconductor chip C and a frame F, A paste P for forming a layer is formed.

반도체칩(C)이 부착된 프레임(F)을 챔버(1) 내에 장입한 상태에서, 예열을 먼저 실시한 후, 플라즈마(PM)를 챔버 내에 발생시킴에 의해 페이스트(P)를 플라즈마처리하고 있다.The paste P is subjected to plasma treatment by first carrying out preheating in the state where the frame F with the semiconductor chip C mounted therein is placed in the chamber 1 and then generating plasma PM in the chamber.

전술한 종래의 부착층 형성방법의 경우, 챔버(1) 내에서 예비가열후 플라즈마를 발생시키고 있으므로, 반도체칩(C)이 예비가열 및 플라즈마발생열에 의해 챔버(1) 내에서 전체적으로 가열되고 있는 상태이므로 열손상의 가능성이 높다.In the case of the conventional adhesion layer formation method described above, since the plasma is generated after the preliminary heating in the chamber 1, the state in which the semiconductor chip C is entirely heated in the chamber 1 by the preliminary heating and the plasma generation heat The possibility of heat damage is high.

또한, 반도체칩(C)이 부착된 프레임(F)을 챔버(1) 내에 장입한 후, 예비가열 및 플라즈마발생과정을 거치고, 작업이 완료된 후에는 챔버(1)에서 인출하는 과정이 필요하므로, 전체적인 작업이 번거롭고 많은 시간과 에너지가 소요되는 문제가 있다.In addition, since the frame F having the semiconductor chip C mounted therein is charged into the chamber 1, the preheating and the plasma generation are performed, and after the operation is completed, the process is taken out from the chamber 1, The overall task is cumbersome and takes a lot of time and energy.

또한, 반도체칩(C)을 프레임(F)에 부착하는 부착층은 챔버(1) 내에서 플라즈마처리되고 있으나, 페이스트(P)의 부착층이 노출된 측면부분에 주로 플라즈마처리가 이루어지고 그 부착층의 내부까지는 충분한 처리가 이루어지지 않음에 따라, 부착층이 전체적으로 균일하게 소결될 수 없고, 그에 따라 충분한 열전도성능을 확보할 수 없다.Although the adhesion layer for attaching the semiconductor chip C to the frame F is plasma-treated in the chamber 1, the side surface of the paste P on which the adhesion layer is exposed is mainly subjected to plasma treatment, Since sufficient processing is not performed even to the inside of the layer, the adhesion layer can not be uniformly sintered as a whole, and therefore, sufficient heat conduction performance can not be ensured.

본 발명은 상기와 같은 관점에서 도출된 것으로서, 본 발명의 목적은 전자칩이 부착대상부재(기판, 히터싱크 등)에 부착되는 구조에서 전자칩과 부착대상부재 사이에 위치하는 부착소재를 소결시킴에 있어, 전자칩의 열손상을 최소화시키고, 소결시의 공정에너지를 절감할 수 있도록 하는 전자칩 부착층의 형성방법을 제공하는 것이다. SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and it is an object of the present invention to provide a method of sintering a mounting material positioned between an electronic chip and an object to be attached in a structure in which an electronic chip is attached to a member to be attached (a substrate, a heater sink, To thereby minimize the thermal damage of the electronic chip and to reduce the process energy at the time of sintering.

또한, 전자칩을 부착대상부재에 부착시키는 부착층이 전체적으로 균일하게 소결이 진행됨으로써, 전자칩과의 양호한 열계면층 형성 및 양호한 열전도 성능을 가질 수 있는 전자칩 부착층의 형성방법 및 그에 따라 제작된 구조체를 제공하는 것이다.In addition, since the adhesion layer for attaching the electronic chip to the member to be attached is uniformly sintered as a whole, a method for forming a good thermal interface layer with the electronic chip and a good heat conduction performance and a method Gt; structure. ≪ / RTI >

본 발명은, 플라즈마젯을 이용한 전자칩 부착층 형성방법에 관한 것으로서, 전자칩과 부착대상부재 사이에 소정두께의 부착소재가 이루는 부착층이 위치하고 상기 부착층에는 측방향으로 연장되는 다수의 플라즈마진입로가 형성된 구조체가 준비되는 1단계; 상기 부착층의 측면에 플라즈마젯을 분사하는 플라즈마토치가 상기 부착층의 둘레를 따라 진행하면서 상기 부착층을 소결시키되, 상기 플라즈마진입로를 통해 상기 플라즈마젯이 상기 부착층의 내부로 진입하면서 상기 부착층의 소결이 이루어지는 2단계; 상기 부착층의 소결이 완료되는 3단계;를 포함하는 것을 특징으로 한다.The present invention relates to a method of forming an electronic chip adhering layer using a plasma jet, in which an adhering layer formed by a bonding material having a predetermined thickness is positioned between an electronic chip and an object to be adhered, and a plurality of plasma entrances A first step of preparing a structure having the first electrode; A plasma torch for spraying a plasma jet onto the side of the adherent layer is sintered along the circumference of the adherent layer while sintering the adherent layer so that as the plasma jet enters the adherent layer through the plasma access path, A second step in which sintering is performed; And a third step of completing sintering of the adhesive layer.

또한, 본 발명의 전자칩 부착층 형성방법은 상기 부착소재에 폴리머카본체인과 금속입자가 포함되어 있고, 산소플라즈마를 분사하는 플라즈마토치에 의해 상기 2단계가 진행된 후, 수소플라즈마를 분사하는 플라즈마토치에 의해 상기 2단계가 반복시행 된 후에 상기 3단계가 이루어지는 것을 다른 특징으로 한다.The method for forming an electronic chip adhering layer according to the present invention is a method for forming an electronic chip adhering layer, wherein the adhering material includes a polymer carbon chain and metal particles, and after the two steps are performed by a plasma torch for spraying oxygen plasma, The above three steps are performed after the above two steps are repeatedly performed.

또한, 본 발명의 전자칩 부착층 형성방법은 상기 다수의 플라즈마진입로는 상기 부착층을 일측에서 타측으로 관통하는 것이고, 상기 다수의 플라즈마진입로는 격자형태로 서로 교차하도록 설치한 것을 또 다른 특징으로 한다.The method for forming an electronic chip adhering layer according to the present invention is characterized in that the plurality of plasma access passages penetrate the adherend from one side to the other side and the plurality of plasma access passages cross each other in a lattice form .

또한, 본 발명의 전자칩 부착층 형성방법은 상기 1단계 전에, 표면을 금속코팅한 탄소나노튜브를 포함시켜 상기 부착소재를 제조하는 과정을 더 포함하는 것을 또 다른 특징으로 한다.In addition, the method for forming an electronic chip adhering layer according to the present invention may further comprise a step of preparing the adhering material by including carbon nanotubes having a surface coated with a metal before the first step.

또한, 본 발명의 전자칩 부착층 형성방법은, 1단계에서 상기 부착층이 상기 전자칩의 부착면과 결합된 단일 판상의 제1층과, 상기 부착대상부재의 부착면과 결합된 단일 판상의 제3층과, 상기 제1층과 상기 제3층 사이에 위치하여 제1층과 제3층을 결합시키는 판상의 제2층으로 이루어지고, 상기 제2층에 상기 다수의 플라즈마진입로가 설치되도록 준비되는 것을 또 다른 특징으로 한다.The method for forming an electronic chip adhering layer according to the present invention is a method for forming an electronic chip adhering layer comprising a first layer on a single plate in which the adhering layer is bonded to an adhering surface of the electronic chip in a first step, A third layer and a plate-like second layer positioned between the first layer and the third layer and joining the first and third layers, wherein the plurality of plasma access passages are installed in the second layer Another feature is being prepared.

한편, 다른 관점에서 본 발명은 전자칩과 부착대상부재 사이에 부착층이 형성된 구조체에 있어서, 상기 부착층은 그 측방향으로 연장되는 다수의 플라즈마진입로가 형성되어 있고, 상기 부착층은 상기 전자칩과 상기 부착대상부재를 서로 결합시키도록 소결된 상태이되, 상기 부착층의 둘레표면과 상기 다수의 플라즈마진입로의 내표면이 모두 플라즈마젯의 화염에 의해 소결이 완료된 상태인 것을 특징으로 한다.According to another aspect of the present invention, there is provided a structure in which an adhesion layer is formed between an electronic chip and a member to be adhered, wherein the adhesion layer is formed with a plurality of plasma access passages extending in the lateral direction, And the peripheral surface of the adhesion layer and the inner surfaces of the plurality of plasma entry passages are both sintered by the flame of the plasma jet.

한편, 또 다른 관점에서 본 발명은 전자칩과 부착대상부재 사이에 부착층이 형성된 구조체에 있어서, 상기 부착층은 상기 전자칩의 부착면과 결합된 판상의 제1층과, 상기 부착대상부재의 부착면과 결합된 판상의 제3층과, 상기 제1층과 상기 제3층 사이에 위치하여 제1층과 제3층을 결합시키는 제2층으로 이루어지되, 상기 제1층은 상기 전자칩의 부착면과 끊김없는 연속된 평면으로 서로 결합되고, 상기 제3층은 상기 부착대상부재의 부착면과 끊김없는 연속된 평면으로 서로 결합되며, 상기 제2층은 그 측방향으로 연장되는 다수의 플라즈마진입로가 설치되되, 상기 제1층, 제2층 및 제3층은 모두 플라즈마젯의 화염에 의해 소결된 상태인 것을 특징으로 한다.According to another aspect of the present invention, there is provided a structure in which an adhesive layer is formed between an electronic chip and an object to be adhered, wherein the adhesive layer has a first layer in a plate shape coupled with an adhering surface of the electronic chip, And a second layer disposed between the first layer and the third layer and bonding the first layer and the third layer to each other, And the third layer is joined to the attachment surface of the member to be bonded in a seamless continuous plane, and the second layer is joined to the attachment surface of the second layer by a plurality of laterally extending Wherein the first layer, the second layer and the third layer are all sintered by the flame of the plasma jet.

또한, 본 발명의 구조체는, 상기 다수의 플라즈마진입로는 상기 부착층을 일측에서 타측으로 관통하는 것이고, 상기 다수의 플라즈마진입로는 격자형태로 서로 교차하도록 설치한 것을 다른 특징으로 한다.Further, the structure of the present invention is characterized in that the plurality of plasma access passages penetrate the adhesion layer from one side to the other side, and the plurality of plasma access passages cross each other in a lattice form.

또한, 본 발명의 구조체는 상기 부착층에 표면을 금속코팅한 탄소나노튜브와 금속입자가 혼합되어 있는 것을 또 다른 특징으로 한다.In addition, the structure of the present invention is characterized in that the adhesion layer is formed by mixing metal particles with carbon nanotubes whose surface is coated with a metal.

본 발명에 따른 전자칩 부착층의 형성방법은, 소결로에 장입하여 소결처리하는 종래의 부착층 형성방법과 비교할 때, 플라즈마토치가 부착층을 따라 이동하면서 플라즈마젯을 국부적으로 분사하여 소결시킴으로써 짧은 소결시간에 공정이 완료될 수 있고, 소비에너지가 절감될 수 있으며, 부착층이 위치하는 부분에 대해 국부적으로 가열함으로써 전자칩의 열손상이 최소화될 수 있다.The method for forming an electronic chip adhering layer according to the present invention is a method for forming an electronic chip adhering layer by sintering a plasma jet locally by spraying a plasma jet while moving the plasma torch along the adhering layer, The process can be completed at the time of sintering, the energy consumption can be reduced, and the heat damage of the electronic chip can be minimized by locally heating the portion where the adhesive layer is located.

또한, 본 발명에 따른 전자칩 부착층의 형성방법 및 그에 따라 제작된 구조체는, 부착층의 둘레를 따라 플라즈마토치가 진행하면서 부착층의 측면에 플라즈마의 분사가 이루어지더라도, 부착층에 플라즈마진입로를 형성하여 플라즈마에너지가 부착층의 내부까지 침투하고 전체적으로 균일한 소결이 이루어질 수 있도록 한 것다.Further, in the method for forming an electronic chip adhering layer according to the present invention and the structure manufactured thereby, even if the plasma is injected on the side of the adhering layer while the plasma torch advances along the circumference of the adhering layer, So that the plasma energy can penetrate into the inside of the adhered layer and uniform sintering can be performed as a whole.

이에 따라, 부착층이 내부까지 소결이 이루어질 수 있으므로, 전자칩과 부착층이 접하는 영역에서 비교적 양호한 열계면층이 형성될 수 있고, 부착층이 전자칩의 열을 효과적으로 방출할 수 있다.As a result, since the adhesion layer can be sintered to the inside, a relatively good thermal interface layer can be formed in the region where the electronic chip and the adhesion layer are in contact with each other, and the adhesion layer can effectively emit heat of the electronic chip.

도 1는 종래 가열용 챔버 내에서 전자칩 부착층에 대한 소결공정을 진행하는 구성을 도시하는 설명도
도 2는 본 발명의 실시예에 따른 플라즈마젯을 이용한 전자칩 부착층 형성방법에서, 부착대상부재(기판)에 부착층을 형성한 상태를 도시하는 설명도
도 3은 본 발명의 실시예에 따른 플라즈마젯을 이용한 전자칩 부착층 형성방법에서, 부착대상부재에 부착층을 형성하고 전자칩을 부착하는 과정을 도시하는 설명도
도 4는 본 발명의 실시예에 따른 플라즈마젯을 이용한 전자칩 부착층 형성방법에서, 부착층의 둘레를 따라 O2플라즈마젯을 분사하는 과정을 설명하는 설명도
도 5는 본 발명의 실시예에 따른 플라즈마젯을 이용한 전자칩 부착층 형성방법에서, 부착층의 둘레를 따라 H2플라즈마젯을 분사하는 과정을 설명하는 설명도
도 6은 본 발명의 실시예에 따른 플라즈마젯을 이용한 전자칩 부착층 형성방법에서, 플라즈마진입로로 플라즈마젯이 진입한 상태를 설명하는 설명도
도 7은 본 발명의 실시예에 따른 플라즈마젯을 이용한 전자칩 부착층 형성방법에서, 탄소나노튜브의 표면을 금속코팅하는 과정을 설명하는 설명도
도 8은 본 발명의 다른 실시예에 따라 부착층의 구성을 도시하는 설명도
도 9는 본 발명의 다른 실시예에 따른 플라즈마젯을 이용한 전자칩 부착층 형성방법에서, 플라즈마진입로로 플라즈마젯이 진입하여 부착층을 소결시키는 작용을 설명하는 설명도BRIEF DESCRIPTION OF DRAWINGS FIG. 1 is an explanatory view showing a configuration for advancing a sintering process for an electronic chip adhering layer in a conventional heating chamber;
2 is an explanatory diagram showing a state in which an adhesion layer is formed on a member to be adhered (substrate) in a method of forming an electronic chip adhering layer using a plasma jet according to an embodiment of the present invention
3 is an explanatory view showing a process of forming an adhesion layer on an attachment target member and attaching an electronic chip in a method of forming an electronic chip attachment layer using a plasma jet according to an embodiment of the present invention
4 is a view for explaining a process of spraying an O2 plasma jet along a circumference of an adhering layer in a method of forming an electronic chip adhering layer using a plasma jet according to an embodiment of the present invention
5 is an explanatory view for explaining a process of spraying an H2 plasma jet along a circumference of an adhering layer in a method of forming an electronic chip adhering layer using a plasma jet according to an embodiment of the present invention
6 is a view for explaining a state in which a plasma jet enters a plasma entry path in a method of forming an electronic chip adhering layer using a plasma jet according to an embodiment of the present invention
7 is a view illustrating a process of metal coating a surface of a carbon nanotube in a method of forming an electronic chip adhering layer using a plasma jet according to an embodiment of the present invention
8 is an explanatory diagram showing the construction of an adhesive layer according to another embodiment of the present invention
FIG. 9 is an explanatory view explaining an operation of sintering an adherend layer by a plasma jet entering a plasma entry path in a method of forming an electronic chip adhering layer using a plasma jet according to another embodiment of the present invention

이하, 도면을 참고하여 본 발명의 실시예를 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

본 발명에 따른 플라즈마젯을 이용한 전자칩 부착층 형성방법은, 전자칩(10)과 부착대상부재(20) 사이에 소정두께의 부착소재가 이루는 부착층(30)이 위치하고 부착층(30)에는 측방향으로 연장되는 다수의 플라즈마진입로(35)가 형성된 구조체가 준비되는 1단계와, 상기 부착층(30)의 측면에 플라즈마젯(55)을 분사하는 플라즈마토치(50)가 부착층(30)의 둘레를 따라 진행하면서 부착층(30)을 소결시키되, 상기 플라즈마진입로(35)를 통해 플라즈마젯(55)이 부착층(30)의 내부로 진입하면서 부착층(30)의 소결이 이루어지는 2단계와, 상기 부착층(30)의 소결이 완료되는 3단계를 포함한다.The method for forming an electronic chip adhering layer using a plasma jet according to the present invention is characterized in that an adhering layer 30 made of an adhering material having a predetermined thickness is positioned between the electronic chip 10 and the adherend member 20, A plasma torch 50 for spraying a plasma jet 55 on the side of the adhering layer 30 is formed on the adhering layer 30, The sintering of the adhering layer 30 is performed while the plasma jet 55 enters the inside of the adhering layer 30 through the plasma runway 35 while sintering the adhering layer 30 along the periphery of the adhering layer 30, And completing the sintering of the adhesive layer (30).

상기 1단계는 전자칩(10)과 부착대상부재(20) 사이에 부착층(30)이 위치하는 구조체가 준비된다.In the first step, a structure in which the adhesive layer 30 is positioned between the electronic chip 10 and the attachment target member 20 is prepared.

도 2를 참고하면, 먼저 기판의 부착면인 상면에 부착물질에 의해 부착층(30)을 형성한다.Referring to FIG. 2, an adhesive layer 30 is first formed on the upper surface, which is the mounting surface of the substrate, by an adhesive material.

상기 부착물질은 필러로서 금속입자(31)를 포함하고, 폴리머카본체인(32), 바인더, 유기용매, 기타첨가제 등이 혼합된 페이스트(paste) 소재이다. 상기 폴리머카본체인(32)은 부착물질에 포함된 분산제가 금속입자 표면에 형성된 물질이다.The adhesive material is a paste material containing metal particles 31 as a filler, and mixed with a polymeric carbon chain 32, a binder, an organic solvent, and other additives. The polymer carbon chain (32) is a substance in which a dispersant contained in the adhering substance is formed on the surface of the metal particle.

도 10의 (a)는 부착물질의 실제 사진을 보여주는 것으로서, 금속입자(31)로서 구리입자가 포함되고 탄소나노튜브(36)가 소정량 포함되었으며, 금속표면의 폴리머카본체인(32)을 형성하는 분산제로서 PVP(polyvinylpyrrolidone)가 포함되어 있는 상태이다.10 (a) shows an actual photograph of the adhering material, which includes copper particles as the metal particles 31 and a predetermined amount of the carbon nanotubes 36, and forms a polymer carbon chain 32 on the metal surface PVP (polyvinylpyrrolidone) is contained as a dispersant.

상기 부착층(30)은 다수의 플라즈마진입로(35)가 형성되도록 기판 등 부착대상부재(20)의 부착면에 형성시키되, 다수의 플라즈마진입로(35)는 부착층(30)을 일측에서 타측으로 관통하도록 형성된다.The adhesion layer 30 is formed on the attachment surface of the object member 20 such as a substrate so that a plurality of plasma entrance passages 35 are formed, and a plurality of plasma entrance passages 35 are formed on the adhesion layer 30 from one side to the other side Respectively.

상기 플라즈마진입로(35)는 내부까지 플라즈마젯(55)이 진입할 수 있는 통로를 형성하는 것이므로 일정간격으로 다수의 플라즈마진입로(35)를 형성하는 것이 부착층(30)의 소결이 보다 원활하고 균일하게 이루어질 수 있다.Since the plasma entry channel 35 forms a passage through which the plasma jet 55 can enter into the plasma display apparatus, a plurality of plasma entry passages 35 are formed at a predetermined interval to smoothly perform the sintering of the adhesion layer 30, .

그러나, 플라즈마진입로(35)가 너무 많을 경우, 전자칩(10)으로부터 부착대상부재(20)로 열방출이 이루어지기 위한 전열면적이 작아지게 되므로, 과도하지 않은 수로 설치될 필요가 있다.However, when the plasma access path 35 is too large, the heat transfer area for heat release from the electronic chip 10 to the object member 20 becomes small, so that it is necessary to install the plasma access path 35 in an excessive number.

전체적으로는 다수의 플라즈마진입로(35)는 격자형태로 서로 교차하도록 설치되는 것이, 둘레를 따라 이동하는 플라즈마젯(55)이 내부에 균일하게 작용하여 부착층(30)을 전체적으로 균일하게 소결시킬 수 있다. In general, the plurality of plasma access passages 35 are provided so as to intersect with each other in a lattice form, so that the plasma jet 55 moving along the circumference can uniformly perform sintering of the adhesion layer 30 uniformly throughout .

부착대상부재(20)의 부착면(부착물질이 접촉한 면)에 부착층(30)이 형성되면, 도 3과 같이 전자칩(10)을 부착층(30)에 눌러 붙임으로써, 전자칩(10)과 부착대상부재(20)인 기판 사이에 부착층(30)이 위치되고, 부착층(30)에는 측방향으로 연정되는 다수의 플라즈마진입로(35)가 형성된 구조가 된다.When the adhesive layer 30 is formed on the attachment surface of the attachment target member 20, the electronic chip 10 is pressed onto the adhesive layer 30 as shown in Fig. 3, 10 and the substrate 20 to be adhered to the substrate and the attachment layer 30 has a structure in which a plurality of plasma entrance passages 35 are formed laterally.

상기 2단계는 부착층(30)의 측면에 플라즈마젯(55)을 분사하는 플라즈마토치(50)가 부착층(30)의 둘레를 따라 진행하면서 부착층(30)을 소결시킨다.The second step is to sinter the adherent layer 30 as the plasma torch 50, which sprays the plasma jet 55 on the side of the adherent layer 30, proceeds along the circumference of the adherent layer 30.

플라즈마토치(50)에서 분사되는 플라즈마젯(55)은 플라즈마진입로(35)를 통해 부착층(30)의 내부로 진입하면서 플라즈마진입로(35)의 내표면에 작용하여 소결을 진행시킨다.The plasma jet 55 injected from the plasma torch 50 enters the inside of the adhering layer 30 through the plasma entry path 35 and acts on the inner surface of the plasma entry path 35 to advance the sintering.

종래 소결로 내에서 소결시에는 300℃ 내외의 온도로 가열하고 있으나, 플라즈마젯(55)에 의한 소결시에는 100℃내외의 화염온도와 플라즈마에너지에 의해 부착층(30)의 소결이 가능하여, 전자칩(10)에 가해지는 온도가 낮고 전자칩(10)의 열손상을 방지 또는 최소화할 수 있다.In the conventional sintering furnace, the sintering of the adhering layer 30 can be performed at a temperature of about 300 ° C at the time of sintering due to the flame temperature and plasma energy of about 100 ° C at the time of sintering by the plasma jet 55, The temperature applied to the electronic chip 10 is low and heat damage to the electronic chip 10 can be prevented or minimized.

특히, 본 실시예의 경우, 플라즈마토치(50)가 부착층(30)의 측면을 향해 플라즈마젯(55)을 분사하면서 둘레를 따라 진행하고 플라즈마진입로(35)를 통해 내부의 부착층(30)에 플라즈마젯(55)이 가해지고 있으므로, 플라즈마화염에 의한 가열이 부착층(30)에 한정된 국부적 가열이 될 수 있고, 전자칩(10)의 가열이 최소화될 수 있는 구조이다.Particularly, in the case of the present embodiment, the plasma torch 50 advances along the periphery while spraying the plasma jet 55 toward the side of the adhering layer 30, and passes through the plasma runway 35 to the inner adhering layer 30 Since the plasma jet 55 is applied, the heating by the plasma flame can be localized heating limited to the adhesive layer 30, and the heating of the electronic chip 10 can be minimized.

상기 2단계는 산소플라즈마를 분사하는 플라즈마토치(50)에 의해 상기 2단계를 진행한 후, 수소플라즈마를 분사하는 플라즈마토치(50)에 의해 상기 2단계가 반복시행된다.In the second step, the two steps are performed by the plasma torch 50 for spraying the oxygen plasma, and then the two steps are repeatedly performed by the plasma torch 50 for spraying the hydrogen plasma.

상기 산소플라즈마는 산소(O2)분위기 중에서 플라즈마화염을 발생시키는 것으로서, 도 4와 같이 산소플라즈마에 의해 부착층(30)의 둘레를 따라 플라즈마처리를 진행함으로써, 부착층(30)에 포함된 폴리머카본체인(32)을 제거할 수 있다.The oxygen plasma is a plasma flame generated in an oxygen (O 2) atmosphere. As shown in FIG. 4, the plasma treatment is performed along the periphery of the adhesion layer 30 by oxygen plasma, The chain 32 can be removed.

폴리머카본체인(32)이 부착층(30)에 남아 있을 경우, 부착층(30)의 소결을 방해하게 되므로, 산소와 함께 플라즈마를 분사 가열함으로써 폴리머카본체인(32)을 분해하여 제거한다.When the polymeric carbon chain 32 remains in the adhesion layer 30, the polymeric carbon chain 32 is disassembled and removed by spraying and heating the plasma together with oxygen because it interferes with the sintering of the adhesion layer 30.

산소플라즈마에 의해 부착층(30)은 완전한 소결이 이루어지지 않은 상태이고 폴리머카본체인(32)이 제거된 상태가 되나, 산소플라즈마에 의한 처리로 금속입자(31)가 산화된 상태이다.The adhesion layer 30 is not completely sintered by the oxygen plasma and the polymeric carbon chain 32 is removed, but the metal particles 31 are oxidized by the treatment with the oxygen plasma.

산화된 금속입자(31)가 그대로 남는 경우, 산화금속은 열전도성을 현저히 저하시켜, 전자칩(10)으로부터 부착대상부재(20)인 기판, 히트싱크 등으로의 열방출을 방해한다.If the oxidized metal particles 31 remain, the metal oxide remarkably lowers the thermal conductivity and interferes with the heat release from the electronic chip 10 to the substrate 20 to be the attachment member 20, the heat sink, and the like.

이에 따라, 산소플라즈마처리 후, 도 5와 같이, 수소플라즈마처리를 반복하여 시행하게 된다.Accordingly, after the oxygen plasma treatment, the hydrogen plasma treatment is repeatedly performed as shown in Fig.

수소플라즈마는 수소(H2)분위기 중에서 플라즈마화염을 발생시키는 것으로서, 수소플라즈마에 의해 부착층(30)의 둘레를 따라 플라즈마처리를 진행하여 산화된 금속입자(31)를 환원시키고, 플라즈마화염의 온도 및 플라즈마에너지에 의해 최종적으로 부착층(30)의 소결이 완료될 수 있도록 한다.The hydrogen plasma is a plasma flame generated in a hydrogen (H2) atmosphere. The hydrogen plasma is subjected to a plasma treatment along the periphery of the adhesion layer 30 by hydrogen plasma to reduce the oxidized metal particles 31, So that final sintering of the adhering layer 30 can be completed by the plasma energy.

이에 따라, 폴리머카본체인(32)이 제거되고 산화된 금속입자(31)가 다시 환원된 상태에서 부착층(30)의 소결이 완료될 수 있다.Thereby, the polymer carbon chain 32 is removed, and the sintering of the adhesion layer 30 can be completed with the oxidized metal particles 31 being reduced again.

도 10의 (b) 및 (c)는 산소플라즈마처리 및 수소플라즈마처리에 따른 결과를 실제 부착층(30)의 사진으로 각각 도시하고 있다.Figs. 10 (b) and 10 (c) show the results of the oxygen plasma treatment and the hydrogen plasma treatment, respectively, as a photograph of the actual adhesion layer 30.

플라즈마처리전의 부착층(3)인 도 10의 (a) 상태에서 산소플라즈마 처리에 의해 도 10의 (b)와 같이 부착층(30)에 포함된 폴리머카본체인(32)(분산제)이 제거된 상태를 보이고 있으며, 수소플라즈마 처리에 의해 산화된 금속이 환원되고 금속입자의 소결이 완료된 상태를 도 10의 (c)에서 보여주고 있다.The polymeric carbon chain 32 (dispersant) contained in the adhering layer 30 (dispersant) is removed as shown in Fig. 10 (b) by oxygen plasma treatment in the state of Fig. 10 (a) FIG. 10 (c) shows a state in which the oxidized metal is reduced by the hydrogen plasma treatment and the sintering of the metal particles is completed.

참고로, 도 10의 (a) 내지 (c)와 같은 상기 전계방출형주사전자현미경 사진의 부착층은, 구리 및 2중량%탄소나노튜브의 복합분말과, 유기용매인 알파-테르피네올(alpha-terpineol), 분산제인 PVP(polyvinylpyrrolidone), 바인더인 에틸셀룰로스(ethylcellulose)를 혼합한 부착물질에 의해 형성하고, 플라즈마처리전, 산소플라즈마처리후 및 수소플라즈마처리후의 상태를 각각 전계방출형 주사전자현미경으로 촬영하였다.10 (a) to 10 (c), the adhesion layer of the field emission type scanning electron microscope is composed of a composite powder of copper and 2 wt% carbon nanotubes and an organic solvent alpha-terpineol alpha-terpineol, PVP (polyvinylpyrrolidone) as a dispersant, and ethylcellulose as a binder, and the state before plasma treatment, after oxygen plasma treatment, and after hydrogen plasma treatment, And photographed with a microscope.

또한, 부착층(30)은 일측에서 타측으로 연장되어 관통된 플라즈마진입로(35)가 격자형태로 서로 교차하도록 균일하게 형성되어, 플라즈마젯(55)이 부착층(30)의 둘레를 따라가면서 가열하고 도 6과 같이 내부로 진입함으로써, 플라즈마진입로(35)의 내면도 모두 소결시키고 있는 바, 최소한 부착층(30)의 둘레표면과 다수의 플라즈마진입로(35)의 내표면 및 그 표면에서부터의 소정깊이까지는 모두 플라즈마젯(55)의 화염에 의해 소결이 완료된 상태가 될 수 있다.The adhesion layer 30 is uniformly formed so as to cross the plasma access passages 35 extending from one side to the other side so as to intersect with each other in a lattice pattern so that the plasma jet 55 is heated along the circumference of the adhesion layer 30 And the inner surface of the plasma access path 35 is also sintered so that at least the peripheral surface of the adhesive layer 30 and the inner surface of the plurality of plasma access paths 35 and the predetermined The sintering can be completed by the flame of the plasma jet 55.

금속입자(31)를 포함하는 부착층(30)은 그 소결이 이루어짐에 의해, 전자칩(10) 및 부착대상부재(20)와 부착층(30)의 접촉영역에서 열계면층이 양호하게 형성되고 열전도성능이 향상되어, 우수한 방열작용을 할 수 있다. 열계면층은 양측 부재가 서로 결합되어 열이 전달되는 경계층으로써, 부착층(30)의 소결이 이루어지면서 전자칩(10)과 부착층(30)이 결합되는 경계면, 기판 등 부착대상부재(20)와 부착층(30)이 결합되는 경계면에서 생성된다.The adhesion layer 30 including the metal particles 31 is sintered so that the thermal interface layer is formed well in the contact area between the electronic chip 10 and the adhesion member 20 and the adhesion layer 30 And the heat conduction performance is improved, and an excellent heat radiation function can be achieved. The thermal interface layer is a boundary layer in which both side members are coupled to each other to transmit heat, so that the adhesion layer 30 is sintered to form an interface between the electronic chip 10 and the adhesion layer 30, ) And the adhesive layer 30 are combined.

한편, 플라즈마젯에 의한 소결공정시, 다수의 플라즈마진입로(35)의 내표면과 그것으로부터 소정깊이까지 소결이 이루어지게 될 것이므로, 다수의 플라즈마진입로(35)를 균일하고 적절히 배치함에 의해 부착층(30)의 소결이 전체적으로 균일하게 이루어질 수 있다.On the other hand, in the sintering process by the plasma jet, since the inner surface of the plurality of plasma access passages 35 and sintering are performed to a predetermined depth therefrom, the plurality of plasma access passages 35 are uniformly and appropriately arranged, 30 may be uniformly sintered as a whole.

전술한 구성에 따라 플라즈마젯(55)에 의한 부착층(30)의 소결은 플라즈마에 의해 가열 뿐 아니라, 플라즈마에너지가 부착소재에 전도됨으로써 낮은 온도에도 불구하고 소결처리가 이루어진다. According to the above-described configuration, the sintering of the adhering layer 30 by the plasma jet 55 is performed not only by the plasma but also by sintering treatment at a low temperature due to conduction of plasma energy to the adhered material.

또한, 소결로에 장입하여 소결처리하는 종래의 공정과 비교할 때, 짧은 소결시간에 공정이 완료될 수 있고, 부착층(30)에 대하여만 플라즈마젯(55)의 분사가 국부적으로 이루어지므로, 소비에너지가 절감될 수 있으며, 소결공정에 따른 전자칩(10)의 열손상이 최소화될 수 있다.Further, as compared with the conventional process in which the sintering process is performed by charging the sintering furnace, the process can be completed in a short sintering time, and since the spraying of the plasma jet 55 is performed only locally on the adhesion layer 30, Energy can be saved, and thermal damage of the electronic chip 10 due to the sintering process can be minimized.

한편, 본 발명의 실시예에 따라 부착층(30)을 이루는 부착소재에는, 표면을 금속코팅한 탄소나노튜브(36)가 금속입자(31)와 함께 혼합되어 있다.Meanwhile, carbon nanotubes 36 having a surface coated with a metal are mixed with the metal particles 31 in the attachment material constituting the adhesion layer 30 according to the embodiment of the present invention.

전술한 부착층(30)에 격자형상의 플라즈마진입로(35)가 형성될 경우, 부착층(30)을 전체적으로 균일하게 소결할 수 있는 장점에 반해, 전자칩(10)으로부터 부착대상부재(20)로의 열전도단면적을 감소시키는 문제가 있을 수 있다.It is possible to uniformly sinter the entirety of the adhesive layer 30 when the grid-like plasma runway 35 is formed in the above-described adhesive layer 30, There may be a problem of reducing the cross-sectional area of the heat conduction.

이러한 문제의 보완을 위해 부착소재에 금속분말과 함께 탄소나노튜브(CNT; SWNT, MWNT)를 혼합한 필러를 포함시킨다.In order to overcome this problem, a filler mixed with carbon nanotube (CNT; SWNT, MWNT) is added to the attachment material together with the metal powder.

그러나, 탄소나노튜브(36)는 그 자체로서는 부착소재의 타물질과의 균일한 결합이 이루어질 수 없으므로, 부착소재(페이스트)의 타물질과 결합될 수 있도록 표면에 금속을 코팅하는 공정을 선행시킨다.However, since the carbon nanotubes 36 can not be uniformly bonded to other materials of the attached material, the carbon nanotubes 36 precede the process of coating the surfaces with metal so as to be combined with other materials of the attached material (paste) .

즉, 도 7의 (a)과 같이, 탄소나노튜브 소재를 습식(산처리) 또는 건식(플라즈마처리)방법으로 기능화하여 탄소나노튜브 간의 반데르발스힘에 의한 응집을 억제하고 용매에 분산되도록 한 후, 도 7의 (b)과 같이, 분산된 탄소나노튜브 용액에 금속이온을 포함한 염을 주입하여 초음파를 인가하면 기능기에 금속이온이 부착된다.That is, as shown in FIG. 7A, the carbon nanotube material is functionalized by wet (acid treatment) or dry (plasma treatment) methods to inhibit aggregation by van der Waals force between carbon nanotubes and to disperse in a solvent 7 (b), when a salt containing a metal ion is injected into the dispersed carbon nanotube solution and ultrasonic waves are applied, metal ions are attached to the functional group.

이후, 이를 도 7의 (c)과 같이, 산소분위기에서 열처리하여 용매를 제거한 후 수소분위기에서 열처리하여 산화된 금속을 환원시키는 산화환원 공정을 거쳐, 도 7의 (d)의 금속-탄소나노튜브 복합재를 제조하는 것이다.Thereafter, as shown in FIG. 7 (c), the metal-carbon nanotubes of FIG. 7 (d) are subjected to an oxidation-reduction process in which the solvent is removed by heat treatment in an oxygen atmosphere and heat treatment is performed in a hydrogen atmosphere to reduce the oxidized metal. To produce a composite material.

제조된 금속-탄소나노튜브 복합분말은 부착소재용 페이스트의 필러로 사용(도 7의 (e))되고, 부착소재로서 탄소나노튜브(36)가 포함됨으로써, 열전도 특성이 보다 향상될 수 있으며, 다수의 플라즈마진입로(35) 형성에 따른 열전도면적의 감소를 보완할 수 있다.The prepared metal-carbon nanotube composite powder is used as a filler for a paste for a bonding material (FIG. 7 (e)), and the carbon nanotube 36 is included as a bonding material, The reduction of the heat conduction area due to the formation of the plurality of plasma access passages 35 can be compensated.

다음은, 본 발명의 다른 실시예에 따라 전자칩(10)과 부착대상부재(20) 사이에 부착층(30)이 형성된 구조체와, 그 구조체를 제조하는 과정을 설명한다.Next, a structure in which an adhesion layer 30 is formed between the electronic chip 10 and the object 20 to be attached according to another embodiment of the present invention, and a process of manufacturing the structure will be described.

도 8을 참고하면 본 실시예에 따른 구조체는, 상기 부착층(30)이 전자칩(10)의 부착면과 결합된 단일 판상의 제1층(30a)과, 상기 부착대상부재(20)의 부착면과 결합된 단일 판상의 제3층(30c)과, 상기 제1층(30a)과 제3층(30c) 사이에 위치하여 제1층(30a)과 제3층(30c)을 결합시키는 제2층(30b)으로 이루어진다.Referring to FIG. 8, the structure according to the present embodiment includes a first layer 30a in which the adhesive layer 30 is joined to an attachment surface of the electronic chip 10, A third layer 30c in the form of a single plate coupled with the attachment surface and a second layer 30c positioned between the first layer 30a and the third layer 30c to bond the first layer 30a and the third layer 30c And a second layer 30b.

상기 제1층(30a)은 전자칩(10)의 부착면(부착층과의 접촉면)과 끊김없는 연속된 평면으로 서로 결합되고, 제3층(30c)은 부착대상부재(20)의 부착면(부착층과의 접촉면)과 끊김없는 연속된 평면으로 서로 결합되며, 제2층(30b)은 그 측방향으로 연장되는 다수의 플라즈마진입로(35)가 설치된다.The first layer 30a is joined to the mounting surface of the electronic chip 10 in a continuous continuous plane with the mounting surface of the electronic chip 10, (The contact surface with the adhesive layer) and the second layer 30b is provided with a plurality of laterally extending plasma runways 35. The second layer 30b is provided with a plurality of laterally extending plasma runways 35,

위와 같은 구성은 부착층(30)의 제1층(30a)과, 전자칩(10)이 연속된 평면으로 서로 결합되어 최대한 넓은 열계면층을 형성하도록 하고, 부착대상부재(20)와도 부착층(30)의 제3층(30c)이 연속된 평면으로 서로 결합되어 최대한 넓은 열계면층을 형성하도록 한다.The above-described structure allows the first layer 30a of the adhesive layer 30 and the electronic chip 10 to be bonded to each other in a continuous plane so as to form the largest thermal interface layer, And the third layer 30c of the second semiconductor layer 30 are coupled to each other in a continuous plane to form a maximum thermal interface layer.

플라즈마진입로(35)는 열전도단면적을 감소시키는 문제가 있으므로, 제2층(30b)에만 플라즈마진입로(35)가 형성되도록 하여, 플라즈마진입로(35)로 진입한 플라즈마젯(55)에 의해 제2층(30b)의 내부뿐 아니라, 상측과 하측에 위치하는 제1층(30a)과 제3층(30c)도 균일한 소결이 이루어질 수 있도록 한다.The plasma access road 35 has a problem of reducing the heat conduction cross sectional area so that the plasma access road 35 is formed only in the second layer 30b so that the plasma jet 55, The first layer 30a and the third layer 30c located on the upper side and the lower side as well as the inside of the first layer 30b can be uniformly sintered.

도 8 및 도 9를 참고하면, 제1층(30a)은 외측면 둘레와, 플라즈마진입로(35)와 접하는 하면에서 플라즈마젯(55)에 직접 접촉하면서 전체적으로 균일한 소결이 이루어질 수 있고, 제3층(30c)은 외측면 둘레와, 플라즈마진입로(35)와 접하는 상면에서 플라즈마젯(55)에 직접 접촉하면서 전체적으로 균일한 소결이 이루어질 수 있다.8 and 9, the first layer 30a can be entirely uniformly sintered by directly contacting the outer surface of the first layer 30a and the plasma jet 55 at the lower surface contacting with the plasma entryway 35, The layer 30c can be brought into direct contact with the plasma jet 55 at the outer circumferential surface and the upper surface in contact with the plasma entryway 35 to achieve uniformly sintering as a whole.

따라서, 제1층(30a), 제2층(30b) 및 제3층(30c)이 모두 플라즈마젯(55)의 화염에 의해 소결된 상태가 이루어질 수 있고, 제1층(30a)과 제3층(30c)은 각각 전자칩(10)과 부착대상부재(20)와 연속된 평면으로 서로 결합되어 소결에 의해 최대한 넓은 열계면층을 형성할 수 있다.Therefore, the first layer 30a, the second layer 30b and the third layer 30c can both be sintered by the flame of the plasma jet 55, and the first layer 30a, the third layer 30b, The layer 30c is bonded to the electronic chip 10 and the object member 20 in a continuous plane, respectively, to form a maximally wide thermal interface layer by sintering.

전자칩(10)과 부착층(30)이 접촉하는 영역에서 최대한 넓은 열계면층이 형성됨으로써, 전자칩(10)에서 발생하는 열을 부착층(30)이 충분히 흡수할 수 있고, 기판, 히트싱크 등의 부착대상부재(20)로도 그것과 접하는 넓은 열계면층으로 인해 충분히 열을 전달하여 방출시킬 수 있다.The heat generated in the electronic chip 10 can be sufficiently absorbed by the adhesive layer 30 because the maximum thermal interface layer is formed in the region where the electronic chip 10 and the adhesive layer 30 are in contact with each other, The object to be attached 20 such as a sink can sufficiently transmit and discharge heat due to a wide thermal interface layer in contact with it.

전술한 본 실시예의 구성에 따라, 부착층(30)이 전자칩(10) 및 부착대상부재(20)와 접촉하는 영역에서 접촉면적의 감소로 인한 방열성능의 저하를 방지할 수 있고, 부착층(30)도 전체적으로 양호한 소결상태를 형성할 수 있다.It is possible to prevent deterioration of the heat dissipation performance due to the reduction of the contact area in the region where the adhesion layer 30 is in contact with the electronic chip 10 and the object member 20, (30) can also form a good sintered state as a whole.

이상에서 본 발명의 바람직한 실시예를 설명하였으나, 상기의 실시예는 본 발명의 기술적 사상의 범위 내에 있는 일 실시예에 불과하며, 동업계의 통상의 기술자에 있어서는, 본 발명의 기술적인 사상 내에서 다른 변형된 실시가 가능함은 물론이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be construed as limited to the particular embodiments set forth herein. It goes without saying that other modified embodiments are possible.

10; 전자칩 20; 부착대상부재
30; 부착층 30a; 제1층
30c; 제3층 30b; 제2층
31; 금속입자 32; 폴리머카본체인
35; 플라즈마진입로 36; 탄소나노튜브
50; 플라즈마토치 55; 플라즈마젯10; Electronic chip 20; Member to be attached
30; An adhesive layer 30a; The first layer
30c; A third layer 30b; Second layer
31; Metal particles 32; Polymeric carbon chain
35; Plasma ramp 36; Carbon nanotube
50; Plasma torch 55; Plasma jet

Claims (9)

전자칩(10)과 부착대상부재(20) 사이에 소정두께의 부착소재가 이루는 부착층(30)이 위치하고 상기 부착층(30)에는 측방향으로 연장되는 다수의 플라즈마진입로(35)가 형성된 구조체가 준비되는 1단계;
상기 부착층(30)의 측면에 플라즈마젯(55)을 분사하는 플라즈마토치(50)가 상기 부착층(30)의 둘레를 따라 진행하면서 상기 부착층(30)을 소결시키되, 상기 플라즈마진입로(35)를 통해 상기 플라즈마젯(55)이 상기 부착층(30)의 내부로 진입하면서 상기 부착층(30)의 소결이 이루어지는 2단계;
상기 부착층(30)의 소결이 완료되는 3단계;를 포함하되,
상기 부착소재에 폴리머카본체인(32)과 금속입자(31)가 포함되어 있고,
산소플라즈마젯을 분사하는 상기 플라즈마토치(50)에 의해 상기 2단계가 진행된 후,
수소플라즈마젯을 분사하는 상기 플라즈마토치(50)에 의해 상기 2단계가 반복시행 된 후에 상기 3단계가 이루어지는 것을 특징으로 하는 플라즈마젯을 이용한 전자칩 부착층 형성방법An adhesive layer 30 made of a bonding material having a predetermined thickness is positioned between the electronic chip 10 and the object 20 to be attached and a plurality of plasma inlets 35 extending laterally are formed in the adhesive layer 30. [ A step 1 in which the user is prepared;
A plasma torch 50 for spraying a plasma jet 55 onto the side of the adherent layer 30 is sintered along the circumference of the adherent layer 30 to sinter the adherent layer 30, A second step of sintering the adhesive layer 30 while the plasma jet 55 enters the inside of the adhesive layer 30 through the second adhesive layer 30;
And a third step of completing the sintering of the adhesive layer (30)
Wherein the attachment material includes a polymer carbon chain (32) and metal particles (31)
After the above two steps are performed by the plasma torch 50 for spraying the oxygen plasma jet,
The method for forming an electronic chip adhering layer using a plasma jet according to claim 1, wherein the step (3) is repeated after the step (2) is repeated by the plasma torch (50) 삭제delete 삭제delete 제1항에 있어서,
상기 1단계 전에,
표면을 금속코팅한 탄소나노튜브(36)가 혼합된 상태로 상기 부착소재를 제조하는 과정을 더 포함하는 것을 특징으로 하는 플라즈마젯을 이용한 전자칩 부착층 형성방법The method according to claim 1,
Before the first step,
The method for forming an electronic chip adhering layer using a plasma jet according to claim 1, further comprising a step of preparing the adhered material in a state in which the carbon nanotubes (36) 전자칩(10)과 부착대상부재(20) 사이에 소정두께의 부착소재가 이루는 부착층(30)이 위치하고 상기 부착층(30)에는 측방향으로 연장되는 다수의 플라즈마진입로(35)가 형성된 구조체가 준비되는 1단계;
상기 부착층(30)의 측면에 플라즈마젯(55)을 분사하는 플라즈마토치(50)가 상기 부착층(30)의 둘레를 따라 진행하면서 상기 부착층(30)을 소결시키되, 상기 플라즈마진입로(35)를 통해 상기 플라즈마젯(55)이 상기 부착층(30)의 내부로 진입하면서 상기 부착층(30)의 소결이 이루어지는 2단계;
상기 부착층(30)의 소결이 완료되는 3단계;를 포함하되,
상기 1단계에서
상기 부착층(30)은
상기 전자칩(10)의 부착면과 결합된 단일 판상의 제1층(30a)과,
상기 부착대상부재(20)의 부착면과 결합된 단일 판상의 제3층(30c)과,
상기 제1층(30a)과 상기 제3층(30c) 사이에 위치하여 제1층(30a)과 제3층(30c)을 결합시키는 제2층(30b)으로 이루어지고,
상기 제2층(30b)에 상기 다수의 플라즈마진입로(35)가 설치되도록 준비되는 것을 특징으로 하는 플라즈마젯을 이용한 전자칩 부착층 형성방법An adhesive layer 30 made of a bonding material having a predetermined thickness is positioned between the electronic chip 10 and the object 20 to be attached and a plurality of plasma inlets 35 extending laterally are formed in the adhesive layer 30. [ A step 1 in which the user is prepared;
A plasma torch 50 for spraying a plasma jet 55 onto the side of the adherent layer 30 is sintered along the circumference of the adherent layer 30 to sinter the adherent layer 30, A second step of sintering the adhesive layer 30 while the plasma jet 55 enters the inside of the adhesive layer 30 through the second adhesive layer 30;
And a third step of completing the sintering of the adhesive layer (30)
In the above step 1
The adhesive layer (30)
A single-layered first layer 30a coupled with the mounting surface of the electronic chip 10,
A third layer 30c in the form of a single plate coupled with the attachment surface of the object 20 to be attached,
And a second layer 30b positioned between the first layer 30a and the third layer 30c and coupling the first layer 30a and the third layer 30c,
And the plurality of plasma run-in paths (35) are prepared in the second layer (30b). 삭제delete 전자칩(10)과 부착대상부재(20) 사이에 부착층(30)이 형성된 구조체에 있어서,
상기 부착층(30)은 그 측방향으로 연장되는 다수의 플라즈마진입로(35)가 형성되어 있고,
상기 부착층(30)은 상기 전자칩(10)과 상기 부착대상부재(20)를 서로 결합시키도록 소결된 상태이되,
상기 부착층(30)의 둘레표면과 상기 다수의 플라즈마진입로(35)에서 상기 부착층(30)의 내표면이 모두 플라즈마젯(55)의 화염에 의해 소결이 완료된 상태이고,
상기 부착층(30)은
상기 전자칩(10)의 부착면과 결합된 단일 판상의 제1층(30a)과,
상기 부착대상부재(20)의 부착면과 결합된 단일 판상의 제3층(30c)과,
상기 제1층(30a)과 상기 제3층(30c) 사이에 위치하여 제1층(30a)과 제3층(30c)을 결합시키는 제2층(30b)으로 이루어지되,
상기 제1층(30a)은 상기 전자칩(10)의 부착면과 끊김없는 연속된 평면으로 서로 결합되고
상기 제3층(30c)은 상기 부착대상부재(20)의 부착면과 끊김없는 연속된 평면으로 서로 결합되며,
상기 제2층(30b)은 그 측방향으로 연장되는 상기 다수의 플라즈마진입로(35)가 설치되되,
상기 제1층(30a), 제2층(30b) 및 제3층(30c)이 모두 플라즈마젯(55)의 화염에 의해 소결된 상태인 것을 특징으로 하는 전자칩과 부착대상부재 사이에 부착층이 형성된 구조체In a structure in which an adhesive layer (30) is formed between an electronic chip (10) and a member to be attached (20)
The adhesion layer 30 is formed with a plurality of laterally extending plasma runways 35,
The adhesive layer 30 is in a sintered state so as to bond the electronic chip 10 and the object member 20 to each other,
The peripheral surface of the adhesive layer 30 and the inner surface of the adhesive layer 30 are sintered by the flame of the plasma jet 55 in the plurality of plasma access passages 35,
The adhesive layer (30)
A single-layered first layer 30a coupled with the mounting surface of the electronic chip 10,
A third layer 30c in the form of a single plate coupled with the attachment surface of the object 20 to be attached,
And a second layer 30b positioned between the first layer 30a and the third layer 30c and coupling the first layer 30a and the third layer 30c,
The first layer 30a is joined to the mounting surface of the electronic chip 10 in a continuous continuous plane
The third layer 30c is joined to the attachment surface of the attachment target member 20 in a continuous continuous plane,
The second layer 30b is provided with a plurality of plasma inlets 35 extending in the lateral direction thereof,
Wherein the first layer (30a), the second layer (30b) and the third layer (30c) are both sintered by the flame of the plasma jet (55) The formed structure 삭제delete 제7항에 있어서,
상기 부착층(30)에는
표면을 금속코팅한 탄소나노튜브(36)와 금속입자(31)가 혼합되어 있는 것을 특징으로 하는 전자칩과 부착대상부재 사이에 부착층이 형성된 구조체8. The method of claim 7,
The adhesion layer (30)
Wherein the carbon nanotubes (36) and the metal particles (31) are metal-coated on the surface of the carbon nanotube (36)
KR1020170097233A 2017-07-31 2017-07-31 Method of forming adhesion layer of electronic chip using plasma jet and structure manufactured according to the method KR101917138B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170097233A KR101917138B1 (en) 2017-07-31 2017-07-31 Method of forming adhesion layer of electronic chip using plasma jet and structure manufactured according to the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170097233A KR101917138B1 (en) 2017-07-31 2017-07-31 Method of forming adhesion layer of electronic chip using plasma jet and structure manufactured according to the method

Publications (1)

Publication Number Publication Date
KR101917138B1 true KR101917138B1 (en) 2018-11-09

Family

ID=64426582

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170097233A KR101917138B1 (en) 2017-07-31 2017-07-31 Method of forming adhesion layer of electronic chip using plasma jet and structure manufactured according to the method

Country Status (1)

Country Link
KR (1) KR101917138B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100473432B1 (en) * 1998-09-17 2005-03-08 가부시키가이샤 다무라 세이사쿠쇼 Bump forming method, soldering preprocessing method, soldering method, soldering preprocessing apparatus and soldering apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100473432B1 (en) * 1998-09-17 2005-03-08 가부시키가이샤 다무라 세이사쿠쇼 Bump forming method, soldering preprocessing method, soldering method, soldering preprocessing apparatus and soldering apparatus

Similar Documents

Publication Publication Date Title
EP2293324B1 (en) Packaging structure and method for manufacturing packaging structure
US9831157B2 (en) Method of attaching an electronic part to a copper plate having a surface roughness
US6856016B2 (en) Method and apparatus using nanotubes for cooling and grounding die
CN108847395B (en) Preparation and packaging method of presintered nano-network silver film for low-temperature quick connection
US6727117B1 (en) Semiconductor substrate having copper/diamond composite material and method of making same
CN1324933C (en) Wiring material, wiring substrate and manufacturing method thereof and display panel
DE102016206542B4 (en) Method of manufacturing a semiconductor device
CN104205328A (en) Semiconductor device and method for manufacturing same
CN104993041A (en) LED flip chip die-bonding conductive adhesive structure and mounting method thereof
CN101593709A (en) The module that contains sintered joint
CN103681564A (en) Electronic device and method of fabricating an electronic device
CN103180079A (en) Production method for solder transfer base material, solder precoating method, and solder transfer base material
KR101917138B1 (en) Method of forming adhesion layer of electronic chip using plasma jet and structure manufactured according to the method
EP2306796A1 (en) Method of joining components, composite of components of an electrical circuit and electrical circuit
KR20170071405A (en) Metal paste and thermoelectric module
KR20200043033A (en) Paste containing rice-ear-shaped Cu particles
Liu et al. Laser sintering of nano-ag particle paste for high-temperature electronics assembly
CN1677655A (en) Method of manufacturing radiating plate and semiconductor apparatus using the same
TW201626511A (en) Power module substrate with Ag underlayer and power module
US6395998B1 (en) Electronic package having an adhesive retaining cavity
JP5322774B2 (en) Mounting structure and manufacturing method thereof
TWI568030B (en) Method of fabricating led package
US20100072628A1 (en) Semiconductor device
CN116190223B (en) Method and device for preparing photovoltaic module diode and photovoltaic module
JP2014029964A (en) Joint body manufacturing method, power module manufacturing method, and power module

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant