KR101915875B1 - Neuron Circuit with Dummy Cell to Reduce Firing Error and Method for Controlling the Neuron Circuit - Google Patents

Neuron Circuit with Dummy Cell to Reduce Firing Error and Method for Controlling the Neuron Circuit Download PDF

Info

Publication number
KR101915875B1
KR101915875B1 KR1020170004161A KR20170004161A KR101915875B1 KR 101915875 B1 KR101915875 B1 KR 101915875B1 KR 1020170004161 A KR1020170004161 A KR 1020170004161A KR 20170004161 A KR20170004161 A KR 20170004161A KR 101915875 B1 KR101915875 B1 KR 101915875B1
Authority
KR
South Korea
Prior art keywords
current
neuron
output
output neuron
synapse
Prior art date
Application number
KR1020170004161A
Other languages
Korean (ko)
Other versions
KR20180082807A (en
Inventor
송윤흡
이정
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020170004161A priority Critical patent/KR101915875B1/en
Publication of KR20180082807A publication Critical patent/KR20180082807A/en
Application granted granted Critical
Publication of KR101915875B1 publication Critical patent/KR101915875B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/061—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using biological neurons, e.g. biological neurons connected to an integrated circuit

Abstract

발화 오류를 줄이기 위한 더미 셀을 이용한 뉴런 회로 및 그 제어 방법이 개시된다. 본 발명의 일 실시예에 따른 뉴런 회로는 시냅스 및 출력 뉴런을 포함하는 뉴런 회로에 있어서, 상기 시냅스로부터 상기 출력 뉴런으로 출력되는 전류에 추가 전류를 제공하는 전류 제공부; 및 상기 출력 뉴런의 충전 전류와 방전 전류의 차이에 기초하여 상기 출력 뉴런이 발화되지 않는 경우 상기 전류 제공부를 제어하여 상기 출력 뉴런에 추가 전류를 제공함으로써, 상기 출력 뉴런을 발화시키는 제어부를 포함한다.A neuron circuit using a dummy cell and a control method thereof for reducing an ignition error are disclosed. A neuron circuit according to an embodiment of the present invention includes a synapse and an output neuron, the neuron circuit comprising: current providing means for providing an additional current to a current output from the synapse to the output neuron; And a control unit for controlling the current supply unit to provide an additional current to the output neuron based on a difference between a charging current and a discharging current of the output neuron to ignite the output neuron when the output neuron is not ignited.

Description

발화 오류를 줄이기 위한 더미 셀을 이용한 뉴런 회로 및 그 제어 방법 {Neuron Circuit with Dummy Cell to Reduce Firing Error and Method for Controlling the Neuron Circuit}[0001] The present invention relates to a neuron circuit using a dummy cell and a method of controlling the neuron circuit,

본 발명은 뉴런 회로(neuron circuit)에 관한 것으로서, 보다 구체적으로 출력 뉴런에 추가 전류를 제공하기 위한 더미 셀(dummy cell)을 이용하여 뉴런 회로의 발화 오류를 줄일 수 있는 더미 셀을 이용한 뉴런 회로 및 그 제어 방법에 관한 것이다.The present invention relates to a neuron circuit, and more particularly, to a neuron circuit using a dummy cell that can reduce a firing error of a neuron circuit by using a dummy cell for providing an additional current to an output neuron, And a control method thereof.

생체의 신경계는 수많은 신경세포 뉴런(neuron)으로 구성되고, 뉴런 간에는 시냅스(synapse)로 연결된다. 시냅스는 뉴런 간 신호전달을 전기적으로 하느냐 화학적으로 하느냐에 따라 전기적 시냅스와 화학적 시냅스로 분류 되는데, 전기적 시냅스는 무척추 동물과 심근 세포 등에서 발견되고, 그 외엔 화학적 시냅스로 알려져 있으므로, 이하에서 시냅스라 함은 화학적 시냅스를 말하는 것으로 한다.The nervous system of the body consists of numerous neuron neurons, which are connected to synapses. Synapses are classified into electrical synapses and chemical synapses, depending on whether they are electrically or chemically connected between neurons. Electrical synapses are found in invertebrates and cardiac cells, and others are known as chemical synapses. It is said to say synapse.

최근, 생체의 신경계 특히, 뇌신경계를 반도체 소자를 이용하여 신경 모방 회로 시스템(생체 모방 계산 시스템)으로 구성하려는 시도가 많이 있다.In recent years, there have been many attempts to construct the nervous system of the living body, in particular, the cranial nervous system using a semiconductor device as a neural mimic circuit system (biomimetic computation system).

그런데, 생체 모방 계산 시스템을 구현하기 위해서는 시냅스 후 뉴런의 발화동작을 효과적으로 모방하여야 하는 것이 필수적이며, 시냅스 후 뉴런의 발화동작을 모방하기 위해서는 생체의 신경계 특성이 반영되어야 한다.However, in order to implement a biomimetic calculation system, it is necessary to effectively imitate the firing activity of the post-synaptic neurons. In order to imitate the post-synaptic firing activity of the neurons, the nervous system characteristics of the living body must be reflected.

완전 접속 신경망(full-connected neural networks)에서, 시냅스 전 뉴런(pre-synaptic neuron) 즉, 입력 뉴런(input neuron) 각각은 시냅스(synapse)를 통해 모든 시냅스 후 뉴런(post-synaptic neuron)에 접속된다. 여기서, 시냅스는 도 1a에 도시된 바와 같이 1-기기 시냅스로 구성될 수도 있고, 도 1b에 도시된 바와 같이 2-기기 시냅스로 구성될 수 있으며, 구성되는 기기는 멤리스티브 기기(memristive device)를 포함할 수 있다.In full-connected neural networks, each of the pre-synaptic neurons, or input neurons, is connected to all post-synaptic neurons via synapses . Here, the synapse may be composed of a 1-device synapse as shown in FIG. 1A, a 2-device synapse as shown in FIG. 1B, and a device configured as a memristive device .

시냅스를 구성하는 기기의 저항은 웨이트(weight)에 대응될 수 있으며, 시냅스를 통과하는 펄스 신호는 웨이트가 곱해져서 처리된다. 2-기기 시냅스는 LTP(long-term potentiation) 기기와 LTD(long-term depression) 기기를 포함한다. I&F 기능(integrated and fire function)에서 LTP 기기는 커패시터를 충전하는 충전 기능에 기여하며 LTD 기기는 커패시터를 방전시키는 방전 기능에 기여한다.The resistance of a device making up a synapse can correspond to a weight, and a pulse signal passing through the synapse is processed by multiplying weights. Two-device synapses include long-term potentiation (LTP) devices and long-term depression (LTD) devices. In the integrated and fire function, the LTP device contributes to the charging function to charge the capacitor and the LTD device contributes to the discharge function to discharge the capacitor.

패턴 인식은 뉴런 회로의 주요 어플리케이션 중 하나로, 바이너리 패턴 데이터가 입력 뉴런에 제공되면, 입력 뉴런은 시냅스를 통해 출력 뉴런 각각에 신호를 발화시킨다. 이 때, leaky I&F 뉴런은 I&F 기능을 수행하기 위해 출력 뉴런에서 주로 사용될 수 있다.Pattern recognition is one of the main applications of neuronal circuitry, where binary pattern data is provided to the input neuron, which in turn causes a signal to be output to each output neuron via the synapse. At this time, leaky I & F neurons can be used primarily in output neurons to perform I & F functions.

출력 뉴런에서 leaky 패스(path)는 시냅스 전 신호가 없을 때 VCM(membrane voltage approach)을 설정하는데 사용된다. 1-기기 시냅스의 뉴런 네트워크에서, leaky 전류가 아주 크거나 입력 신호가 충분히 크지 않은 경우 integrating 동작은 매우 많은 시간과 전력을 소비할 수 있으며, 최악의 경우 leaky 전류가 매우 크거나 입력 신호가 매우 작은 경우 출력 뉴런이 발화되지 않을 수도 있다.The leaky path in the output neuron is used to set the membrane voltage approach (V CM ) when there is no synaptic signal. In a neuron network of 1-device synapses, if the leaky current is very large or the input signal is not large enough, the integrating operation can consume a lot of time and power, and in the worst case leaky current is very large or the input signal is very small The output neuron may not fire.

2-기기 시냅스의 뉴런 네트워크에서, 모든 출력 뉴런에 대해 LTD 기기가 지배적인(dominant) 경우 출력 뉴런이 발화되지 않을 수 있다. 일반적으로 뉴럴 네트워크를 수행하기 위해, 출력 뉴런 중 적어도 하나는 LTD 신호보다 큰 전체 LTD 신호를 수신해야 한다. 하지만, 일반적으로 전체 LTD 신호가 전체 LTP 신호가 크며, I&F 동작의 시간과 전력 소모는 LTP/LTD 비율에 의해 결정된다. 저 비율의 LTP/LTD의 경우, 출력 뉴런은 매우 느리게 integrate됨으로써, 시간과 전력 소모가 더 커질 수 있다.In a neuron network of two-device synapses, the output neurons may not fire if the LTD device is dominant for all output neurons. Generally, to perform a neural network, at least one of the output neurons must receive a full LTD signal that is larger than the LTD signal. However, in general, the total LTD signal is large and the total LTP signal is large, and the time and power consumption of the I & F operation is determined by the LTP / LTD ratio. For low-rate LTP / LTD, the output neurons are integrated very slowly, which can result in greater time and power consumption.

따라서, 뉴런 회로에서 시간과 전력 소모를 줄이면서 출력 뉴런을 발화시킬 수 있는 방법의 필요성이 대두된다.Therefore, there is a need for a method capable of igniting output neurons while reducing time and power consumption in neuron circuits.

본 발명의 실시예들은, 출력 뉴런에 추가 전류를 제공하기 위한 더미 셀을 이용하여 뉴런 회로의 발화 오류를 줄일 수 있는 더미 셀을 이용한 뉴런 회로 및 그 제어 방법을 제공한다.Embodiments of the present invention provide a neuron circuit using a dummy cell and a control method thereof using a dummy cell for providing an additional current to an output neuron to reduce an error of a neuron circuit.

본 발명의 일 실시예에 따른 뉴런 회로는 시냅스 및 출력 뉴런을 포함하는 뉴런 회로에 있어서, 상기 시냅스로부터 상기 출력 뉴런으로 출력되는 전류에 추가 전류를 제공하는 전류 제공부; 및 상기 출력 뉴런의 충전 전류와 방전 전류의 차이에 기초하여 상기 출력 뉴런이 발화되지 않는 경우 상기 전류 제공부를 제어하여 상기 출력 뉴런에 추가 전류를 제공함으로써, 상기 출력 뉴런을 발화시키는 제어부를 포함한다.A neuron circuit according to an embodiment of the present invention includes a synapse and an output neuron, the neuron circuit comprising: current providing means for providing an additional current to a current output from the synapse to the output neuron; And a control unit for controlling the current supply unit to provide an additional current to the output neuron based on a difference between a charging current and a discharging current of the output neuron to ignite the output neuron when the output neuron is not ignited.

상기 전류 제공부는 일 측이 상기 추가 전류가 제공되는 노드와 연결되는 저항; 및 일 측이 상기 저항의 다른 일측과 연결되고 다른 일측이 상기 출력 뉴런으로 연결되는 다이오드를 포함할 수 있다.The current providing portion includes a resistor having one side connected to a node to which the additional current is provided; And a diode having one side connected to the other side of the resistor and the other side connected to the output neuron.

상기 제어부는 상기 출력 뉴런이 미리 설정된 일정 시간 내에 발화되지 않는 경우 상기 전류 제공부를 제어하여 상기 출력 뉴런에 상기 추가 전류를 제공할 수 있다.The control unit may control the current providing unit to provide the additional current to the output neuron if the output neuron is not fired within a predetermined period of time.

상기 전류 제공부는 선형적으로 증가되는 상기 추가 전류를 상기 출력 뉴런으로 출력되는 전류에 제공할 수 있다.The current providing section may provide the additional current, which is linearly increased, to the current output to the output neuron.

상기 전류 제공부는 상기 시냅스가 LTP(long-term potentiation) 기기와 LTD(long-term depression) 기기를 포함하는 2-기기 시냅스인 경우 상기 LTP 기기로부터 상기 출력 뉴런으로 출력되는 전류에 상기 추가 전류를 제공할 수 있다.Wherein the current providing unit provides the additional current to the current output from the LTP device to the output neuron if the synapse is a two-device synapse that includes a long-term potentiation (LTP) device and a long-term depression (LTD) device can do.

본 발명의 일 실시예에 따른 뉴런 회로 제어 방법은 시냅스 및 출력 뉴런을 포함하는 뉴런 회로 제어 방법에 있어서, 상기 출력 뉴런의 충전 전류와 방전 전류의 차이에 기초하여 상기 출력 뉴런의 발화 여부를 판단하는 단계; 상기 출력 뉴런이 발화되지 않는 경우 상기 시냅스로부터 상기 출력 뉴런으로 출력되는 전류에 추가 전류를 제공하는 단계; 및 상기 출력 뉴런에 상기 추가 전류를 제공하여 상기 출력 뉴런을 발화시키는 단계를 포함한다.A neuron circuit control method according to an embodiment of the present invention is a neuron circuit control method including a synapse and an output neuron, the method comprising: determining whether the output neuron is ignited based on a difference between a charging current and a discharging current of the output neuron step; Providing an additional current to the current output from the synapse to the output neuron if the output neuron is not firing; And providing the output neuron with the additional current to ignite the output neuron.

상기 제공하는 단계는 직렬로 연결된 저항과 다이오드를 통해 상기 출력 뉴런으로 출력되는 전류에 상기 추가 전류를 제공할 수 있다. The providing step may provide the additional current to a current output to the output neuron through a series connected resistor and a diode.

상기 제공하는 단계는 상기 출력 뉴런이 미리 설정된 일정 시간 내에 발화되지 않는 경우 상기 출력 뉴런에 상기 추가 전류를 제공할 수 있다.The providing step may provide the additional current to the output neuron if the output neuron fails to fire within a predetermined time period.

상기 제공하는 단계는 선형적으로 증가되는 상기 추가 전류를 상기 출력 뉴런으로 출력되는 전류에 제공할 수 있다.The providing step may provide the additional current, which is linearly increased, to the current output to the output neuron.

상기 제공하는 단계는 상기 시냅스가 LTP(long-term potentiation) 기기와 LTD(long-term depression) 기기를 포함하는 2-기기 시냅스인 경우 상기 LTP 기기로부터 상기 출력 뉴런으로 출력되는 전류에 상기 추가 전류를 제공할 수 있다.Wherein said step of providing is further adapted to apply the additional current to a current output from the LTP device to the output neuron if the synapse is a two-device synapse comprising a long-term potentiation (LTP) device and a long-term depression .

본 발명의 실시예들에 따르면, 출력 뉴런에 추가 전류를 제공하기 위한 더미 셀을 이용하여 뉴런 회로의 발화 오류를 줄일 수 있다.According to embodiments of the present invention, a dummy cell for providing additional current to the output neuron can be used to reduce spurious errors in the neuron circuit.

본 발명의 실시예들에 따르면, 1-기기 시냅스의 뉴럴 네트워크에 대해 매우 큰 leaky를 보상하거나 integrating 시간을 증가시킬 수 있으며, 2-기기 시냅스의 뉴럴 네트워크에 대해 출력 뉴런이 발화되지 않는 문제를 해결하여 integrating 시간과 전력 소모를 줄일 수 있다.According to embodiments of the present invention, it is possible to compensate for a very large leaky or to increase integrating time for a neural network of a 1-device synapse, and to solve the problem that output neurons do not fire on a neural network of 2-device synapses By integrating the time and power consumption can be reduced.

도 1은 종래 실시예들에 따른 뉴런 회로를 설명하기 위한 도면을 나타낸 것이다.
도 2는 본 발명의 일 실시예에 따른 뉴런 회로에 대한 구성을 나타낸 것이다.
도 3은 도 2에 도시된 뉴런 회로에 대한 동작을 설명하기 위한 예시도를 나타낸 것이다.
도 4는 본 발명의 다른 일 실시예에 따른 뉴런 회로에 대한 구성을 나타낸 것이다.
도 5는 도 4에 도시된 뉴런 회로에 대한 동작을 설명하기 위한 예시도를 나타낸 것이다.
도 6은 본 발명의 실시예에 따른 뉴런 회로 제어 방법에 대한 동작 흐름도를 나타낸 것이다.FIG. 1 is a view for explaining a neuron circuit according to a conventional example.
2 shows a configuration of a neuron circuit according to an embodiment of the present invention.
Fig. 3 shows an exemplary diagram for explaining the operation of the neuron circuit shown in Fig. 2. Fig.
4 shows a configuration of a neuron circuit according to another embodiment of the present invention.
Fig. 5 shows an exemplary diagram for explaining the operation of the neuron circuit shown in Fig.
6 is a flowchart illustrating a method of controlling a neuron circuit according to an embodiment of the present invention.

이하, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.Hereinafter, embodiments according to the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to or limited by the embodiments. In addition, the same reference numerals shown in the drawings denote the same members.

본 발명의 실시예들은, 뉴런 회로에서 출력 뉴런의 충전 전류에 기여할 수 있는 추가 전류를 제공함으로써, 뉴런 회로의 발화 오류를 줄이고 이를 통해 integrating 시간과 전력 소모를 줄이면서 출력 뉴런을 발화시키는 것을 그 요지로 한다.Embodiments of the present invention provide an additional current that can contribute to the charging current of an output neuron in a neuron circuit, thereby reducing the ignition error of the neuron circuit, thereby igniting the output neuron while reducing integrating time and power consumption. .

이러한 본 발명은 1-기기 시냅스와 2-기기 시냅스를 가지는 뉴럴 네트워크에 모두 적용할 수 있으며, 충전 전류와 방전 전류의 차이에 기초하여 추가 전류의 제공 여부를 제어함으로써, 뉴런 회로의 발화 오류를 줄일 수 있다.The present invention can be applied to both neural networks having a 1-device synapse and a 2-device synapse, and it is possible to control the provision of additional current based on the difference between the charging current and the discharging current, .

여기서, 추가 전류를 제공하는 수단은 뉴런 회로의 제어 수단에 의해 제어될 수 있으며, 추가 전류는 선형적으로 증가하는 전류일 수 있다.Here, the means for providing the additional current may be controlled by the control means of the neuron circuit, and the additional current may be a linearly increasing current.

추가 전류를 제공하는 수단은 선형적으로 전류를 제공할 수 있는 수단, 저항 및 다이오드 등을 포함할 수 있으며, 이 뿐만 아니라 전류를 선형적으로 제공할 수 있는 모든 수단 또는 구성을 포함할 수 있다.Means for providing additional current may include means capable of providing current linearly, resistors and diodes, etc., as well as any means or configuration capable of providing current linearly.

본 발명의 상세한 설명에서 추가 전류를 제공하는 수단에 대해 더미 셀로 설명하지만, 추가 전류를 제공하는 수단을 더미 셀로 한정하지 않으며, 추가 전류를 제공할 수 있는 모든 수단과 방법 그리고 구성을 포함할 수 있다는 것은 이 기술 분야에 종사하는 당업자라면 누구나 인지할 수 있다.In the detailed description of the present invention, the means for providing additional current is described as a dummy cell, but the means for providing additional current is not limited to a dummy cell and may include any means, method, and configuration capable of providing additional current Anyone skilled in the art can recognize this.

도 2는 본 발명의 일 실시예에 따른 뉴런 회로에 대한 구성을 나타낸 것으로, 1-기기 시냅스를 가지는 뉴런 회로에 대한 구성을 나타낸 것이다.FIG. 2 shows a configuration of a neuron circuit according to an embodiment of the present invention, and shows a configuration of a neuron circuit having a 1-device synapse.

도 2에 도시된 바와 같이, 본 발명의 실시예에 따른 뉴런 회로(200)는 입력 뉴런(210), 1-기기 시냅스(220), 출력 뉴런(230), 제어부(control circuit)(240) 및 전류 제공부(250)를 포함한다.2, a neuron circuit 200 according to an embodiment of the present invention includes an input neuron 210, a 1-device synapse 220, an output neuron 230, a control circuit 240, And a current providing unit 250.

여기서, 입력 뉴런(210)과 1-기기 시냅스(220) 그리고 출력 뉴런(230)은 1-기기 시냅스(220)를 가지는 기존 뉴런 회로의 구성과 동일하고, 이 기술 분야에 종사하는 당업자에게 있어서 자명하기에 그 상세한 설명은 생략한다. 즉, 입력 뉴런(210)은 입력 데이터 예를 들어, 패턴 데이터가 입력되면 이에 대응하는 펄스를 시냅스(220)로 제공하고 상이한 웨이트를 가지는 시냅스를 통해 충전 전류를 출력 뉴런(230)으로 제공한다. 이 때, 출력 뉴런(230)은 leaky I&F 뉴런일 수 있으며, leaky 패스를 방전용으로 사용될 수 있다.Here, the input neuron 210, the 1-device synapse 220 and the output neuron 230 are the same as those of the existing neuron circuit having the 1-device synapse 220, and those skilled in the art A detailed description thereof will be omitted. That is, the input neuron 210 provides a corresponding pulse to the synapse 220 when the input data, for example, pattern data, is input, and provides the charge current to the output neuron 230 through a synapse having a different weight. At this time, the output neuron 230 may be a leaky I & F neuron and may be used to release a leaky path.

제어부(240)는 출력 뉴런(230)의 충전 전류와 방전 전류의 차이에 기초하여 출력 뉴런(230)이 발화되지 않는 경우 전류 제공부를 제어하여 출력 뉴런에 추가 전류를 제공함으로써, 출력 뉴런을 발화시킨다.The control unit 240 controls the current supply unit to provide an additional current to the output neuron by igniting the output neuron 230 based on the difference between the charge current and the discharge current of the output neuron 230 .

이 때, 제어부(240)는 출력 뉴런의 충전 전류가 방전 전류보다 작은 경우 전류 제공부를 제어하여 출력 뉴런의 충전 전류에 추가 전류를 제공할 수 있으며, 미리 설정된 일정 시간 동안 출력 뉴런의 충전 전류가 방전 전류보다 작은 경우 전류 제공부를 제어하여 출력 뉴런의 충전 전류에 추가 전류를 제공할 수도 있지만, 이에 한정하지 않으며 출력 뉴런의 충전 전류가 방전 전류보다 작으면 즉시 전류 제공부를 제어하여 출력 뉴런의 충전 전류에 추가 전류를 제공할 수도 있다.In this case, when the charging current of the output neuron is smaller than the discharging current, the controller 240 controls the current supplying unit to provide an additional current to the charging current of the output neuron. If the charging current of the output neuron is less than the discharging current, it is possible to immediately control the current supplying section to control the charging current of the output neuron to the charging current of the output neuron, And may provide additional current.

이 때, 제어부(240)는 입력 뉴런으로 입력 데이터가 수신되는 경우 전류 제공부(250)를 제어하여 일정 시간 후에 전류 제공부(250)를 통해 추가 전류가 제공되도록 제어할 수도 있다. 즉, 제어부(240)는 충전 전류와 방전 전류의 차이와 무관하게 입력 데이터가 수신되는 시점을 기준으로 전류 제공부(250)를 제어할 수 있다.In this case, when the input data is received by the input neuron, the control unit 240 may control the current providing unit 250 to provide additional current through the current providing unit 250 after a predetermined time. That is, the control unit 240 can control the current supplying unit 250 based on the time point at which the input data is received regardless of the difference between the charging current and the discharging current.

전류 제공부(250)는 1-기기 시냅스(220)로부터 출력 뉴런(230)으로 제공되는 충전 전류에 추가 전류를 제공한다.The current supply 250 provides additional current to the charge current provided from the 1-device synapse 220 to the output neuron 230.

여기서, 전류 제공부(250)는 입력 뉴런의 배치에 대응하는 더미 입력 뉴런(dummy)과 시냅스의 배치에 대응하는 저항, 다이오드를 포함할 수 있다. 즉, 전류 제공부(250)는 저항과 다이오드를 통해 출력 뉴런으로 연결되는 더미 입력 뉴런의 구성을 가질 수 있다.Here, the current providing unit 250 may include a dummy input dummy corresponding to the arrangement of the input neurons and a resistor or diode corresponding to the arrangement of the synapses. That is, the current providing unit 250 may have a configuration of a dummy input neuron connected to an output neuron through a resistor and a diode.

전류 제공부(250)는 출력 뉴런과 연결되어 출력 뉴런의 충전 전류에만 기여함으로써, 출력 뉴런이 발화될 수 있도록 제어할 수 있다.The current providing unit 250 may be connected to the output neuron to contribute only to the charging current of the output neuron, so that the output neuron can be controlled to be ignited.

전류 제공부(250)는 제어부(240)의 제어에 의해 패턴 데이터가 입력 뉴런에 제공된 후 일정 시간 후 또는 즉각적으로 트리거될 수 있으며, 전류 제공부는 초기에 VCM을 유지하다가 트리거된 후 점진적으로 증가 또는 선형적으로 증가할 수 있다. The current providing unit 250 may be triggered after a certain time or immediately after the pattern data is provided to the input neuron under the control of the control unit 240. The current providing unit may be triggered after being initially maintained at V CM , Or may increase linearly.

전류 제공부(250)에 의해 충전 전류로 추가되는 추가 전류에 의해, 시간이 지남에 따라 출력 뉴런의 충전 전류는 증가하게 되고 따라서 충전 전류는 방전 전류보다 커지게 됨으로써, 출력 뉴런 중 하나는 초기에 방전 전류가 모든 출력 뉴런의 충전 전류보다 큰 경우라도 발화될 수 있다.By the additional current added by the charge current by the current provider 250, the charge current of the output neuron increases over time, so that the charge current becomes larger than the discharge current, so that one of the output neurons Even if the discharge current is greater than the charge current of all output neurons, it can be ignited.

즉, 출력 뉴런(230)은 도 3a에 도시된 바와 같이 1-기기 시냅스로부터 출력 뉴런으로 제공되는 충전 전류(Icha)가 방전 전류(Idis)보다 큰 경우 시간이 지남에 따라 Vmem이 VCM에서 VTH만큼 커지게 되어 출력 뉴런이 발화된다. 반면, 출력 뉴런은 1-기기 시냅스로부터 출력 뉴런으로 제공되는 충전 전류(Icha)가 방전 전류(Idis)보다 작은 경우 제어부(240)는 도 3b에 도시된 바와 같이 전류 제공부(250)를 제어하여 VCM을 유지하다가 일정 시간(ttrigger) 후에 선형적으로 증가하는 추가전류를 제공함으로써, 도 3c에 도시된 바와 같이 추가 전류에 의해 출력 뉴런의 충전 전류(Icha+Idummy)가 커지고 따라서 충전 전류가 방전 전류보다 커지(Icha-Idis+Idummy>0)면서 시간이 지남에 따라 Vmem이 VCM에서 VTH만큼 커지게 되어 출력 뉴런이 발화된다.That is, when the charge current I cha provided from the 1-device synapse to the output neuron is larger than the discharge current I dis as shown in FIG. 3A, the output neuron 230 outputs V CM Lt; RTI ID = 0.0 > V TH < / RTI > On the other hand, if the charge current I cha provided from the 1-device synapse to the output neuron is smaller than the discharge current I dis , the output neuron may be supplied with the current providing unit 250 as shown in FIG. 3B The current (I cha + I dummy ) of the output neuron is increased by the additional current as shown in FIG. 3C by providing an additional current that linearly increases after a certain time (t trigger ) while maintaining V CM Therefore, the charging current is larger than the discharging current (I cha -I dis + I dummy > 0), and the output neuron is ignited as Vmem increases by V TH from V CM .

이와 같이, 본 발명의 실시예에 따른 뉴런 회로는 1-기기 시냅스를 가지는 뉴런 회로의 경우 integrating 시간을 증가시키고 매우 큰(overlarge) leaky를 보상할 수 있다. 1-기기 시냅스로부터 출력 뉴런으로 제공되는 충전 전류가 충분히 큰 경우 전류 제공부에서 제공되는 추가 전류가 충전 전류에 기여하는 부분이 크지 않기에 무시될 수도 있지만, 1-기기 시냅스로부터 출력 뉴런으로 제공되는 충전 전류가 충분히 크지 않거나 leaky가 매우 큰 경우 전류 제공부에서 제공되는 추가 전류는 출력 뉴런의 충전 전류에 매우 큰 기여를 할 수 있고 따라서 출력 뉴런의 하나는 발화될 수 있다. 즉, 전류 제공부는 모든 출력 뉴런의 충전 전류에 동일하게 기여하기 때문에 입력 뉴런을 통해 제공되는 입력 데이터와 시냅스의 웨이트에 대응하는 하나의 출력 뉴런이 가장 먼저 발화될 수 있다.As described above, the neuron circuit according to the embodiment of the present invention can increase the integrating time and compensate for the overarge leaky in the case of the neuron circuit having the 1-device synapse. If the charge current supplied from the 1-device synapse to the output neuron is sufficiently large, the additional current provided by the current supply may be neglected as it contributes to the charge current, If the charge current is not large enough or the leaky is very large, the additional current provided by the current supply can make a very large contribution to the charging current of the output neuron and thus one of the output neurons can be ignited. That is, since the current providing portion contributes equally to the charge current of all output neurons, one output neuron corresponding to the weight of the input data and the synapse provided through the input neuron can be uttered first.

도 4는 본 발명의 다른 일 실시예에 따른 뉴런 회로에 대한 구성을 나타낸 것으로, 2-기기 시냅스를 가지는 뉴런 회로에 대한 구성을 나타낸 것이다.FIG. 4 shows a configuration of a neuron circuit according to another embodiment of the present invention, and shows a configuration of a neuron circuit having a two-device synapse.

도 4에 도시된 바와 같이, 본 발명의 실시예에 따른 뉴런 회로(400)는 입력 뉴런(410), 2-기기 시냅스(420), 출력 뉴런(430), 제어부(control circuit)(440) 및 전류 제공부(450)를 포함한다.4, a neuron circuit 400 according to an embodiment of the present invention includes an input neuron 410, a two-device synapse 420, an output neuron 430, a control circuit 440, And a current providing unit 450.

여기서, 입력 뉴런(410)과 2-기기 시냅스(420) 그리고 출력 뉴런(430)은 2-기기 시냅스(420)를 가지는 기존 뉴런 회로의 기존 구성과 동일하고, 이 기술 분야에 종사하는 당업자에게 있어서 자명하기에 그 상세한 설명은 생략한다. 즉, 입력 뉴런(410)은 입력 데이터 예를 들어, 패턴 데이터가 입력되면 이에 대응하는 펄스를 시냅스(420)로 제공하고 시냅스의 LTP 기기를 통한 펄스는 출력 뉴런의 충전 전류에 기여하는 LTP 신호를 생성하며, LTD 기기를 통한 펄스는 출력 뉴런의 방전 전류에 기여하는 LTD 신호를 생성하여 출력 뉴런으로 제공한다. 이 때, 출력 뉴런(430)은 leaky I&F 뉴런일 수 있다.Herein, the input neuron 410, the two-device synapse 420 and the output neuron 430 are identical to the existing configuration of the existing neuron circuit having the two-device synapse 420, and those skilled in the art The detailed description thereof will be omitted. That is, the input neuron 410 provides a corresponding pulse to the synapse 420 when input data, for example, pattern data, is input, and a pulse through the synaptic LTP device provides an LTP signal that contributes to the charging current of the output neuron The pulses through the LTD device generate an LTD signal that contributes to the discharge current of the output neuron and provides it to the output neuron. At this time, the output neuron 430 may be a leaky I & F neuron.

제어부(440)는 출력 뉴런의 충전 전류와 방전 전류의 차이에 기초하여 출력 뉴런이 발화되지 않는 경우 전류 제공부를 제어하여 출력 뉴런에 추가 전류를 제공함으로써, 출력 뉴런을 발화시킨다.The control unit 440 controls the current supply unit to provide an additional current to the output neuron based on the difference between the charge current and the discharge current of the output neuron, thereby igniting the output neuron.

이 때, 제어부(440)는 출력 뉴런의 충전 전류(ILTP)가 방전 전류(ILTD)보다 작은 경우 전류 제공부(450)를 제어하여 출력 뉴런의 충전 전류(Icha)에 추가 전류(Idummy)를 제공할 수 있으며, 미리 설정된 일정 시간 동안 출력 뉴런의 충전 전류가 방전 전류보다 작은 경우 전류 제공부를 제어하여 출력 뉴런의 충전 전류에 추가 전류를 제공할 수도 있지만, 이에 한정하지 않으며 출력 뉴런의 충전 전류가 방전 전류보다 작으면 즉시 전류 제공부(450)를 제어하여 출력 뉴런의 충전 전류에 추가 전류를 제공할 수도 있다.At this time, when the charge current I LTP of the output neuron is smaller than the discharge current I LTD , the control unit 440 controls the current supply unit 450 so that the charge current I cha of the output neuron is added to the additional current I may provide a dummy), not only, but also to provide additional current to the preset schedule if the time the charging current of the output neurons for the less than the discharge current the current providing the control unit the charging current of the output neurons, and thus the output neurons If the charge current is less than the discharge current, the current supply 450 may be controlled immediately to provide additional current to the charge current of the output neuron.

이 때, 제어부(440)는 입력 뉴런으로 입력 데이터가 수신되는 경우 전류 제공부(450)를 제어하여 일정 시간 후에 전류 제공부(450)를 통해 추가 전류가 제공되도록 제어할 수도 있다. 즉, 제어부(440)는 충전 전류와 방전 전류의 차이와 무관하게 입력 데이터가 수신되는 시점을 기준으로 전류 제공부(450)를 제어할 수 있다.At this time, the control unit 440 may control the current providing unit 450 to receive additional data through the current providing unit 450 after a predetermined time when the input data is received through the input neuron. That is, the control unit 440 can control the current supplying unit 450 based on the time point at which the input data is received regardless of the difference between the charging current and the discharging current.

전류 제공부(450)는 2-기기 시냅스(420)로부터 출력 뉴런으로 제공되는 충전 전류(ILTP)에 추가 전류를 제공한다.The current providing unit 450 provides additional current to the charge current I LTP provided to the output neuron from the two-device synapse 420.

여기서, 전류 제공부(450)는 입력 뉴런의 배치에 대응하는 더미 입력 뉴런과 시냅스의 배치에 대응하는 저항, 다이오드를 포함할 수 있다. 즉, 전류 제공부는 저항과 다이오드를 통해 출력 뉴런으로 연결되는 더미 입력 뉴런의 구성을 가질 수 있다.Here, the current providing unit 450 may include a resistor, a diode corresponding to the arrangement of dummy input neurons and synapses corresponding to the arrangement of input neurons. That is, the current providing section may have a configuration of a dummy input neuron connected to the output neuron via a resistor and a diode.

전류 제공부(450)는 출력 뉴런과 연결되어 출력 뉴런의 충전 전류에만 기여함으로써, 출력 뉴런이 발화될 수 있도록 제어할 수 있다.The current providing unit 450 may be connected to the output neuron to contribute only to the charging current of the output neuron, thereby controlling the output neuron to be ignited.

전류 제공부(450)는 제어부(440)의 제어에 의해 패턴 데이터가 입력 뉴런에 제공된 후 일정 시간 후 또는 즉각적으로 트리거될 수 있으며, 전류 제공부는 초기에 VCM을 유지하다가 트리거된 후 점진적으로 증가 또는 선형적으로 증가할 수 있다. The current providing unit 450 may be triggered after a certain time or immediately after the pattern data is provided to the input neuron under the control of the controller 440. The current providing unit may be triggered while maintaining V CM at the beginning, Or may increase linearly.

전류 제공부(450)에 의해 충전 전류로 추가되는 추가 전류에 의해, 시간이 지남에 따라 출력 뉴런의 충전 전류는 증가하게 되고 따라서 충전 전류는 방전 전류보다 커지게 됨으로써, 출력 뉴런 중 하나는 초기에 방전 전류가 모든 출력 뉴런의 충전 전류보다 큰 경우라도 발화될 수 있다.By the additional current added by the charge current by the current providing unit 450, the charging current of the output neuron increases over time, so that the charging current becomes larger than the discharging current, so that one of the output neurons Even if the discharge current is greater than the charge current of all output neurons, it can be ignited.

즉, 출력 뉴런(430)은 도 5a에 도시된 바와 같이 2-기기 시냅스(420)로부터 출력 뉴런으로 제공되는 충전 전류(Icha)가 방전 전류(Idis)보다 큰 경우 시간이 지남에 따라 Vmem이 VCM에서 VTH만큼 커지게 되어 출력 뉴런이 발화된다. 반면, 출력 뉴런(430)은 2-기기 시냅스(420)로부터 출력 뉴런으로 제공되는 충전 전류(Icha)가 방전 전류(Idis)보다 작은 경우 제어부(440)는 도 5b에 도시된 바와 같이 전류 제공부(450)를 제어하여 VCM을 유지하다가 일정 시간(ttrigger) 후에 선형적으로 증가하는 추가전류를 제공함으로써, 도 5c에 도시된 바와 같이 추가 전류에 의해 출력 뉴런의 충전 전류(Icha+Idummy)가 커지고 따라서 시간이 지남에 따라 충전 전류가 방전 전류보다 커지(Icha-Idis+Idummy>0)면서 Vmem이 VTH만큼 커지게 되어 출력 뉴런이 발화된다.That is, as shown in FIG. 5A, when the charge current I cha supplied to the output neuron from the two-device synapse 420 is larger than the discharge current I dis , the output neuron 430 generates Vmem Is increased by V TH in the V CM , and the output neuron is ignited. On the other hand, if the charge current I cha supplied to the output neuron from the two-device synapse 420 is smaller than the discharge current I dis , the output neuron 430 can control the current By controlling the supplying unit 450 to maintain the V CM and providing an additional current linearly increasing after a certain period of time (t trigger ), the charging current I cha of the output neuron + I dummy ) becomes larger, so that as the charge current becomes larger than the discharge current (I cha -I dis + I dummy > 0), Vmem becomes larger by V TH and the output neuron is ignited.

이와 같이, 본 발명의 실시예에 따른 뉴런 회로는 2-기기 시냅스를 가지는 뉴런 회로의 경우 출력 뉴런이 발화되지 않는 문제를 해결하여 integrating 시간과 전력 소모를 줄일 수 있다. 즉, 2-기기 시냅스를 가지는 뉴런 회로에서, 전류 제공부는 출력 뉴런의 충전 전류에 추가 전류를 제공함으로써, LTP/LTD 비율에 의존하는 하나의 출력 뉴런이 가장 먼저 발화될 수 있다.As described above, the neuron circuit according to the embodiment of the present invention solves the problem that the output neuron is not fired in the case of the neuron circuit having the two-device synapse, thereby reducing the integrating time and power consumption. That is, in a neuron circuit with a two-device synapse, the current providing section provides additional current to the charge current of the output neuron, so that one output neuron, which depends on the LTP / LTD ratio, can be uttered first.

도 6은 본 발명의 실시예에 따른 뉴런 회로 제어 방법에 대한 동작 흐름도를 나타낸 것으로, 상술한 도 2 내지 도 5에서 설명한 뉴런 회로에서의 동작 흐름도를 나타낸 것이다.6 is a flowchart illustrating an operation of a neuron circuit control method according to an embodiment of the present invention, and is a flowchart illustrating an operation of the neuron circuit described with reference to FIGS.

도 6을 참조하면, 본 발명의 실시예에 따른 뉴런 회로 제어 방법은 입력 뉴런에 입력 데이터 예를 들어, 패턴 데이터가 제공되면 전류 제공부를 구성하는 더미 뉴런을 트리거시키고, 출력 뉴런의 충전 전류(Icha)가 방전 전류(Idis)보다 큰지 판단한다(S610 내지 S630).Referring to FIG. 6, a neuron circuit control method according to an embodiment of the present invention triggers a dummy neuron constituting a current providing unit when input data, for example, pattern data, is provided to an input neuron, cha ) is larger than the discharge current I dis (S610 to S630).

여기서, 뉴런 회로가 2-기기 시냅스를 가지는 뉴런 회로인 경우 단계 S630에서의 충전 전류는 LTP 기기로부터 출력 뉴런으로 제공되는 전류일 수 있으며, 방전 전류는 LTD 기기로부터 출력 뉴런으로 제공되는 전류일 수 있다.Here, if the neuron circuit is a neuron circuit having a two-device synapse, the charge current at step S630 may be the current provided to the output neuron from the LTP device, and the discharge current may be the current supplied to the output neuron from the LTD device .

단계 S630 판단 결과 출력 뉴런의 충전 전류(Icha)가 방전 전류(Idis)보다 크면 시간이 지남에 따라 출력 뉴런의 Vmem이 VCM에서 VTH만큼 커지게 되어 출력 뉴런이 발화된다(S660).If it is determined in step S630 that the charge current I cha of the output neuron is larger than the discharge current I dis , Vmem of the output neuron increases by V TH from V CM over time, and the output neuron is ignited (S660).

반면, 단계 S630 판단 결과 출력 뉴런의 충전 전류(Icha)가 방전 전류(Idis)보다 작으면 전류 제공부에서 제공되는 추가 전류(Idummy)가 충전 전류에 추가로 제공되고, 추가 전류가 제공됨에 따라 출력 뉴런의 충전 전류(Icha+Idummy)가 커지고 따라서 시간이 지남에 따라 충전 전류가 방전 전류보다 커지(Icha-Idis+Idummy>0)면서 Vmem이 VTH만큼 커지게 되어 출력 뉴런이 발화된다(S640 내지 S660).On the other hand, if it is determined in step S630 that the charge current I cha of the output neuron is smaller than the discharge current I dis , the additional current I dummy provided in the current supply is further provided to the charge current, while the charging current is larger than the discharge current (I cha -I dis + I dummy > 0) according to the thus increased over time, the charge current (I + I dummy cha) of the output neuron becomes large according to Vmem by V TH The output neuron is fired (S640 to S660).

비록, 도 6의 동작 흐름도에서 그 설명이 생략되었더라도 도 6의 방법은 상술한 도 2 내지 도 5에서 설명한 내용을 모두 포함할 수 있다는 것은 이 기술 분야에 종사하는 당업자에게 있어서 자명하다.Although the description is omitted in the operation flow chart of FIG. 6, it is apparent to those skilled in the art that the method of FIG. 6 may include all of the contents described in FIGS.

이상에서 설명된 시스템 또는 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 시스템, 장치 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPA(field programmable array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.The system or apparatus described above may be implemented as a hardware component, a software component, and / or a combination of hardware components and software components. For example, the systems, devices, and components described in the embodiments may be implemented in various forms such as, for example, a processor, a controller, an arithmetic logic unit (ALU), a digital signal processor, a microcomputer, a field programmable array ), A programmable logic unit (PLU), a microprocessor, or any other device capable of executing and responding to instructions. The processing device may execute an operating system (OS) and one or more software applications running on the operating system. The processing device may also access, store, manipulate, process, and generate data in response to execution of the software. For ease of understanding, the processing apparatus may be described as being used singly, but those skilled in the art will recognize that the processing apparatus may have a plurality of processing elements and / As shown in FIG. For example, the processing unit may comprise a plurality of processors or one processor and one controller. Other processing configurations are also possible, such as a parallel processor.

소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.The software may include a computer program, code, instructions, or a combination of one or more of the foregoing, and may be configured to configure the processing device to operate as desired or to process it collectively or collectively Device can be commanded. The software and / or data may be in the form of any type of machine, component, physical device, virtual equipment, computer storage media, or device , Or may be permanently or temporarily embodied in a transmitted signal wave. The software may be distributed over a networked computer system and stored or executed in a distributed manner. The software and data may be stored on one or more computer readable recording media.

실시예들에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.The method according to embodiments may be implemented in the form of a program instruction that may be executed through various computer means and recorded in a computer-readable medium. The computer-readable medium may include program instructions, data files, data structures, and the like, alone or in combination. The program instructions to be recorded on the medium may be those specially designed and configured for the embodiments or may be available to those skilled in the art of computer software. Examples of computer-readable media include magnetic media such as hard disks, floppy disks and magnetic tape; optical media such as CD-ROMs and DVDs; magnetic media such as floppy disks; Magneto-optical media, and hardware devices specifically configured to store and execute program instructions such as ROM, RAM, flash memory, and the like. Examples of program instructions include machine language code such as those produced by a compiler, as well as high-level language code that can be executed by a computer using an interpreter or the like. The hardware devices described above may be configured to operate as one or more software modules to perform the operations of the embodiments, and vice versa.

이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. For example, it is to be understood that the techniques described may be performed in a different order than the described methods, and / or that components of the described systems, structures, devices, circuits, Lt; / RTI > or equivalents, even if it is replaced or replaced.

그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.Therefore, other implementations, other embodiments, and equivalents to the claims are also within the scope of the following claims.

Claims (10)

시냅스 및 출력 뉴런을 포함하는 뉴런 회로에 있어서,
상기 시냅스로부터 상기 출력 뉴런으로 출력되는 전류에 추가 전류를 제공하는 전류 제공부; 및
상기 출력 뉴런의 충전 전류와 방전 전류의 차이에 기초하여 상기 출력 뉴런의 발화 여부를 판단하고, 상기 판단 결과 상기 출력 뉴런이 발화되지 않는 경우 상기 전류 제공부를 제어하여 상기 출력 뉴런에 추가 전류를 제공함으로써, 상기 출력 뉴런을 발화시키는 제어부
를 포함하는 뉴런 회로.
For neuron circuits containing synapses and output neurons,
A current providing unit for providing an additional current to a current output from the synapse to the output neuron; And
Determining whether or not the output neuron is ignited based on the difference between the charging current and the discharging current of the output neuron, and if the output neuron is not ignited, controlling the current providing unit to provide an additional current to the output neuron , A control unit for igniting the output neuron
/ RTI >
제1항에 있어서,
상기 전류 제공부는
일 측이 상기 추가 전류가 제공되는 노드와 연결되는 저항; 및
일 측이 상기 저항의 다른 일측과 연결되고 다른 일측이 상기 출력 뉴런으로 연결되는 다이오드
를 포함하는 것을 특징으로 하는 뉴런 회로.
The method according to claim 1,
The current providing unit
A resistor whose one end is connected to a node to which the additional current is provided; And
A diode whose one side is connected to the other side of the resistor and the other side is connected to the output neuron
And a neuron circuit.
제1항에 있어서,
상기 제어부는
상기 출력 뉴런이 미리 설정된 일정 시간 내에 발화되지 않는 경우 상기 전류 제공부를 제어하여 상기 출력 뉴런에 상기 추가 전류를 제공하는 것을 특징으로 하는 뉴런 회로.
The method according to claim 1,
The control unit
And controls the current providing unit to provide the additional current to the output neuron if the output neuron fails to fire within a predetermined period of time.
제1항에 있어서,
상기 전류 제공부는
선형적으로 증가되는 상기 추가 전류를 상기 출력 뉴런으로 출력되는 전류에 제공하는 것을 특징으로 하는 뉴런 회로.
The method according to claim 1,
The current providing unit
And provides said additional current, which is linearly increased, to the current output to said output neuron.
제1항에 있어서,
상기 전류 제공부는
상기 시냅스가 LTP(long-term potentiation) 기기와 LTD(long-term depression) 기기를 포함하는 2-기기 시냅스인 경우 상기 LTP 기기로부터 상기 출력 뉴런으로 출력되는 전류에 상기 추가 전류를 제공하는 것을 특징으로 하는 뉴런 회로.
The method according to claim 1,
The current providing unit
Wherein the synapse provides the additional current to a current output from the LTP device to the output neuron if the synapse is a two-device synapse that includes a long-term potentiation (LTP) device and a long-term depression (LTD) device. A neuron circuit.
시냅스 및 출력 뉴런을 포함하는 뉴런 회로 제어 방법에 있어서,
제어부에서 상기 출력 뉴런의 충전 전류와 방전 전류의 차이에 기초하여 상기 출력 뉴런의 발화 여부를 판단하는 단계;
전류 제공부에서 상기 출력 뉴런이 발화되지 않는 경우 상기 시냅스로부터 상기 출력 뉴런으로 출력되는 전류에 추가 전류를 제공하는 단계; 및
상기 제어부에서 상기 출력 뉴런에 상기 추가 전류를 제공하여 상기 출력 뉴런을 발화시키는 단계
를 포함하는 뉴런 회로 제어 방법.
A neuron circuit control method comprising a synapse and an output neuron,
Determining whether the output neuron is ignited based on a difference between a charging current and a discharging current of the output neuron;
Providing an additional current to the current output from the synapse to the output neuron if the output neuron in the current supply is not ignited; And
Providing said additional current to said output neuron in said control to ignite said output neuron
/ RTI >
제6항에 있어서,
상기 제공하는 단계는
직렬로 연결된 저항과 다이오드를 통해 상기 출력 뉴런으로 출력되는 전류에 상기 추가 전류를 제공하는 것을 특징으로 하는 뉴런 회로 제어 방법.
The method according to claim 6,
The providing step
And providing said additional current to a current output to said output neuron through a series connected resistor and a diode.
제6항에 있어서,
상기 제공하는 단계는
상기 출력 뉴런이 미리 설정된 일정 시간 내에 발화되지 않는 경우 상기 출력 뉴런에 상기 추가 전류를 제공하는 것을 특징으로 하는 뉴런 회로 제어 방법.
The method according to claim 6,
The providing step
And provides said additional current to said output neuron if said output neuron fails to fire within a predetermined period of time.
제6항에 있어서,
상기 제공하는 단계는
선형적으로 증가되는 상기 추가 전류를 상기 출력 뉴런으로 출력되는 전류에 제공하는 것을 특징으로 하는 뉴런 회로 제어 방법.
The method according to claim 6,
The providing step
And providing said additional current, which is linearly increased, to the current output to said output neuron.
제6항에 있어서,
상기 제공하는 단계는
상기 시냅스가 LTP(long-term potentiation) 기기와 LTD(long-term depression) 기기를 포함하는 2-기기 시냅스인 경우 상기 LTP 기기로부터 상기 출력 뉴런으로 출력되는 전류에 상기 추가 전류를 제공하는 것을 특징으로 하는 뉴런 회로 제어 방법.
The method according to claim 6,
The providing step
Wherein the synapse provides the additional current to a current output from the LTP device to the output neuron if the synapse is a two-device synapse that includes a long-term potentiation (LTP) device and a long-term depression (LTD) device. A neuron circuit control method.
KR1020170004161A 2017-01-11 2017-01-11 Neuron Circuit with Dummy Cell to Reduce Firing Error and Method for Controlling the Neuron Circuit KR101915875B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170004161A KR101915875B1 (en) 2017-01-11 2017-01-11 Neuron Circuit with Dummy Cell to Reduce Firing Error and Method for Controlling the Neuron Circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170004161A KR101915875B1 (en) 2017-01-11 2017-01-11 Neuron Circuit with Dummy Cell to Reduce Firing Error and Method for Controlling the Neuron Circuit

Publications (2)

Publication Number Publication Date
KR20180082807A KR20180082807A (en) 2018-07-19
KR101915875B1 true KR101915875B1 (en) 2018-11-06

Family

ID=63058313

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170004161A KR101915875B1 (en) 2017-01-11 2017-01-11 Neuron Circuit with Dummy Cell to Reduce Firing Error and Method for Controlling the Neuron Circuit

Country Status (1)

Country Link
KR (1) KR101915875B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100299297A1 (en) 2009-05-21 2010-11-25 International Business Machines Corporation System for electronic learning synapse with spike-timing dependent plasticity using phase change memory

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100299297A1 (en) 2009-05-21 2010-11-25 International Business Machines Corporation System for electronic learning synapse with spike-timing dependent plasticity using phase change memory

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Holford, Nathan. "Spike-Based Classification on Accelerated Neuromorphic Hardware." 2011.

Also Published As

Publication number Publication date
KR20180082807A (en) 2018-07-19

Similar Documents

Publication Publication Date Title
US20200082256A1 (en) Neuron peripheral circuits for neuromorphic synaptic memory array based on neuron models
US11544538B2 (en) Pulse driving apparatus for minimising asymmetry with respect to weight in synapse element, and method therefor
CN105637541B (en) Shared memory architecture for neural simulator
US9460382B2 (en) Neural watchdog
US10339447B2 (en) Configuring sparse neuronal networks
US8694452B2 (en) Methods and systems for CMOS implementation of neuron synapse
US11620505B2 (en) Neuromorphic package devices and neuromorphic computing systems
US11023805B2 (en) Monitoring potential of neuron circuits
KR20160138002A (en) Training, recognition, and generation in a spiking deep belief network (dbn)
KR20160136381A (en) Differential encoding in neural networks
US20160203400A1 (en) Neuromorphic memory circuit
US9959499B2 (en) Methods and apparatus for implementation of group tags for neural models
US11934946B2 (en) Learning and recall in spiking neural networks
US20170243108A1 (en) Current Mirror Scheme for An Integrating Neuron Circuit
KR20160125967A (en) Method and apparatus for efficient implementation of common neuron models
US20200401373A1 (en) Variable accuracy computing system
JP6989552B2 (en) Neural network device
KR101915875B1 (en) Neuron Circuit with Dummy Cell to Reduce Firing Error and Method for Controlling the Neuron Circuit
US11210577B2 (en) Neuromorphic device having an error corrector
CN114730379A (en) Neuromorphic device with cross-type array structure
Wills Computation with spiking neurons
Jin et al. Calcium-modulated supervised spike-timing-dependent plasticity for readout training and sparsification of the liquid state machine
JP3729868B2 (en) Associative neural network
KR20190045044A (en) Method and apparatus for converting neural network
KR20230053976A (en) Neuromorphic memory circuit and operating method therof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant