KR101901691B1 - Radio frequency switch circuit - Google Patents

Radio frequency switch circuit Download PDF

Info

Publication number
KR101901691B1
KR101901691B1 KR1020130117173A KR20130117173A KR101901691B1 KR 101901691 B1 KR101901691 B1 KR 101901691B1 KR 1020130117173 A KR1020130117173 A KR 1020130117173A KR 20130117173 A KR20130117173 A KR 20130117173A KR 101901691 B1 KR101901691 B1 KR 101901691B1
Authority
KR
South Korea
Prior art keywords
capacitor
switch circuit
transistor
capacitance
transistors
Prior art date
Application number
KR1020130117173A
Other languages
Korean (ko)
Other versions
KR20150038866A (en
Inventor
최재혁
최규진
강석찬
김정훈
Original Assignee
삼성전기 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기 주식회사 filed Critical 삼성전기 주식회사
Priority to KR1020130117173A priority Critical patent/KR101901691B1/en
Publication of KR20150038866A publication Critical patent/KR20150038866A/en
Application granted granted Critical
Publication of KR101901691B1 publication Critical patent/KR101901691B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명은 고주파 스위치 회로에 관한 것으로, 상기 고주파 스위치 회로는, 신호 송수신을 위한 제1 신호 포트에 접속된 제1 노드와, 안테나 포트에 접속된 공통 노드와의 사이에 직렬로 연결된 복수의 트랜지스터를 포함하고, 제1 게이트 신호에 의해 동작되는 제1 스위치 회로부; 및 상기 제1 스위치 회로부의 복수의 트랜지스터중 상기 공통 노드에 접속된 트랜지스터를 비롯해 적어도 하나의 트랜지스터를 갖는 제1 트랜지스터 그룹에, 병렬로 접속된 제1 커패스턴스를 갖는 제1 커패시터 회로부; 를 포함할 수 있다.The high-frequency switch circuit includes a plurality of transistors connected in series between a first node connected to a first signal port for signal transmission and reception and a common node connected to an antenna port A first switch circuit portion including a first gate signal and a second gate signal; And a first capacitor circuit part having a first capacitance connected in parallel to a first transistor group having at least one transistor including a transistor connected to the common node among the plurality of transistors of the first switch circuit part; . ≪ / RTI >

Description

고주파 스위치 회로{RADIO FREQUENCY SWITCH CIRCUIT}[0001] DESCRIPTION [0002] RADIO FREQUENCY SWITCH CIRCUIT [0003]

본 발명은 무선 통신기기에 적용될 수 있는 고주파 스위치 회로에 관한 것이다.
The present invention relates to a high-frequency switch circuit applicable to a wireless communication device.

일반적으로, 휴대전화기 등의 무선 통신기기에 내장되는 반도체 집적회로에는, 안테나와 송신/수신 회로 사이에서 고주파 신호의 전달경로를 제어하는 고주파 스위치 회로가 포함된다.2. Description of the Related Art Generally, a semiconductor integrated circuit built in a wireless communication device such as a cellular phone includes a high-frequency switch circuit for controlling a propagation path of a high-frequency signal between an antenna and a transmission / reception circuit.

이와 같은 고주파 스위치 회로에 대해, 낮은 손실, 높은 격리도, 빠른 스위칭 속도가 요구되며, 또한 대 신호의 입력 시에서도 낮은 고조파 왜곡, 즉 높은 선형성도 요구된다.
For such a high-frequency switch circuit, low loss, high isolation, fast switching speed are required, and low harmonic distortion, that is, high linearity is required even when a large signal is input.

기본의 무선 통신기기에서, 고주파 스위치 회로는 복수의 송신/수신 회로에 각각 접속되는 복수의 고주파 포트와, 안테나에 접속되는 공통 포트를 구비한다. In a basic wireless communication device, a high-frequency switch circuit includes a plurality of high-frequency ports connected to a plurality of transmission / reception circuits respectively, and a common port connected to the antenna.

이러한 고주파 스위치 회로가 복수의 고주파 포트와 공통 포트 사이에서 고주파 신호의 전달경로를 제어함으로써, 고주파 스위치 회로에 접속된 복수의 송신/수신 회로 중 하나가 선택되어 안테나에 전기적으로 접속된다.
The high-frequency switch circuit controls the transmission path of the high-frequency signal between the plurality of high-frequency ports and the common port, so that one of the plurality of transmission / reception circuits connected to the high-frequency switch circuit is selected and electrically connected to the antenna.

기존의 고주파 스위치 회로는, 각 고주파 포트와 공통 포트 사이의 고주파 신호의 전달경로를 전환하기 위하여, 각 고주파 포트와 공통 포트 사이에 연결된 스위치 회로부와, 각 고주파 포트와 접지 사이에 연결된 션트 회로부를 포함한다.A conventional high-frequency switch circuit includes a switch circuit portion connected between each high-frequency port and a common port, and a shunt circuit portion connected between each high-frequency port and the ground for switching the transmission path of a high-frequency signal between each high- do.

이때, 상기 스위치 회로부 및 션트 회로부 각각은 복수의 반도체 스위치가 스택된 구조로 이루어져 있다.At this time, each of the switch circuit section and the shunt circuit section has a structure in which a plurality of semiconductor switches are stacked.

상기 반도체 스위치는, SOI(Silicon On Insulator) 기판 상에 형성된 스위치 소자로서 MOS형 전계 효과 트랜지스터(MOSFET)가 될 수 있다.
The semiconductor switch may be a MOS type field effect transistor (MOSFET) as a switching element formed on an SOI (Silicon On Insulator) substrate.

이와 같은 기존의 고주파 스위치 회로에서는, 스위치 회로부 및 션트 회로부에 포함되는 트랜지스터 각각의 게이트에는 온 상태 또는 오프 상태로 제어 할 수 있기 위한 게이트 신호가 제공될 수 있다. 이 게이트 신호는 베이스 밴드 칩셋에서 제공될 수 있다.
In such a conventional high-frequency switch circuit, the gate of each of the transistors included in the switch circuit portion and the shunt circuit portion may be provided with a gate signal for controlling the ON state or the OFF state. This gate signal may be provided in the baseband chipset.

기존의 고주파 스위치 회로에서, 1개의 트랜지스터의 항복 전압(Break Down Voltage)보다 높은 큰 신호의 인가를 대비해서, 스위치 회로부는 복수의 트랜지스터가 스택(Stack)된 구조를 갖는다.In a conventional high-frequency switch circuit, the switch circuit portion has a structure in which a plurality of transistors are stacked in preparation for application of a large signal higher than breakdown voltage of one transistor.

복수의 트랜지스터가 스택(Stack)된 구조에서는, 1개의 트랜지스터에 걸리는 전압 스윙(Voltage Swing)이 낮아지게 된다.
In a structure in which a plurality of transistors are stacked, the voltage swing applied to one transistor is lowered.

그러나, 기존의 고주파 스위치 회로에서는, 스위치 회로부가 오프 상태인 경우, 오프 상태인 스위치 회로부의 각 트랜지스터는 서로 다른 기생 커패시터를 갖게 되고, 이에 따라 각 트랜지스터의 기생 커패시터의 차이 때문에 전압 스윙(Voltage Swing)이 서로 다르게 되며, 이때 입력에 가까울 트랜지스터일수록 전압 스윙(Voltage Sing)이 커지게 되므로, 짝수 고조파(Even Harmonics) 특성이 나빠지는 문제점이 있다.
However, in the conventional high-frequency switch circuit, when the switch circuit section is in the OFF state, each transistor of the switch circuit section in an off state has different parasitic capacitors, and accordingly, voltage swing is caused due to a difference in parasitic capacitances of the transistors. And the voltage swing becomes larger as the transistor near the input becomes larger. Therefore, there is a problem that the even harmonic characteristic deteriorates.

하기 선행기술문헌에 기재된 특허문헌 1은, 고주파 스위치 회로 및 반도체 장치에 관한 것으로, 고주파 스위치 회로에 포함되는 복수의 트랜지스터중 공통 노드에 연결된 트랜지스터를 비롯해 적어도 하나의 트랜지스터의 드레인과 소스 사이에 커패시터 소자를 연결하여, 고주파 스위치의 오프 상태에서 전압 입력측의 임피던스를 줄임으로써 전압 스윙의 레벨을 줄일 수 있는 기술적 사항을 개시하고 있지 않다.
Patent Document 1 described in the following prior art document relates to a high-frequency switch circuit and a semiconductor device, and more particularly to a transistor including a transistor connected to a common node among a plurality of transistors included in a high-frequency switch circuit, So that the level of the voltage swing can be reduced by reducing the impedance of the voltage input side in the off state of the high-frequency switch.

일본 공개특허 제2007-259112호 공보Japanese Patent Application Laid-Open No. 2007-259112

본 발명은, 상기한 종래 기술의 문제점을 해결하기 위한 것으로써, 고주파 스위치의 오프 상태에서 전압 입력측의 임피던스를 줄임으로써 전압 스윙의 레벨을 줄일 수 있는 고주파 스위치 회로를 제공한다.
SUMMARY OF THE INVENTION The present invention provides a high-frequency switch circuit capable of reducing a voltage swing level by reducing the impedance of a voltage input side in an off state of a high-frequency switch.

본 발명의 제1 기술적인 측면으로써, 본 발명은, 신호 송수신을 위한 제1 신호 포트에 접속된 제1 노드와, 안테나 포트에 접속된 공통 노드와의 사이에 직렬로 연결된 복수의 트랜지스터를 포함하고, 제1 게이트 신호에 의해 동작되는 제1 스위치 회로부; 및 상기 제1 스위치 회로부의 복수의 트랜지스터중 상기 공통 노드에 접속된 트랜지스터를 비롯해 적어도 하나의 트랜지스터를 갖는 제1 트랜지스터 그룹에, 병렬로 접속된 제1 커패스턴스를 갖는 제1 커패시터 회로부; 를 포함하는 고주파 스위치 회로를 제안한다.
In a first technical aspect of the present invention, the present invention includes a plurality of transistors connected in series between a first node connected to a first signal port for signal transmission and reception and a common node connected to an antenna port A first switch circuit portion operated by a first gate signal; And a first capacitor circuit part having a first capacitance connected in parallel to a first transistor group having at least one transistor including a transistor connected to the common node among the plurality of transistors of the first switch circuit part; Frequency switch circuit.

또한, 본 발명의 제2 기술적인 측면으로써, 본 발명은, 신호 송수신을 위한 제1 신호 포트에 접속된 제1 노드와, 안테나 포트에 접속된 공통 노드와의 사이에 직렬로 연결된 복수의 트랜지스터를 포함하고, 제1 게이트 신호에 의해 동작되는 제1 스위치 회로부; 신호 송수신을 위한 제2 신호 포트에 접속된 제2 노드와 상기 공통 노드와의 사이에 직렬로 연결된 복수의 트랜지스터를 포함하고, 제1 게이트 신호와의 역위상을 갖는 제2 게이트 신호에 의해 동작되는 제2 스위치 회로부; 상기 제1 스위치 회로부의 복수의 트랜지스터중 상기 공통 노드에 접속된 트랜지스터를 비롯해 적어도 하나의 트랜지스터를 갖는 제1 트랜지스터 그룹에, 병렬로 접속된 제1 커패스턴스를 갖는 제1 커패시터 회로부; 및 상기 제2 스위치 회로부의 복수의 트랜지스터중 상기 공통 노드에 접속된 트랜지스터를 비롯해 적어도 하나의 트랜지스터를 갖는 제2 트랜지스터 그룹에, 병렬로 접속된 제2 커패스턴스를 갖는 제2 커패시터 회로부; 를 포함하는 고주파 스위치 회로를 제안한다.
According to a second technical aspect of the present invention, there is provided a semiconductor device comprising: a plurality of transistors connected in series between a first node connected to a first signal port for signal transmission and reception and a common node connected to an antenna port; A first switch circuit portion including a first gate signal and a second gate signal; And a plurality of transistors connected in series between the second node connected to the second signal port for signal transmission and reception and the common node and operated by a second gate signal having a phase opposite to the first gate signal A second switch circuit portion; A first capacitor circuit part having a first capacitance connected in parallel to a first transistor group having at least one transistor including a transistor connected to the common node among a plurality of transistors of the first switch circuit part; And a second capacitor circuit part having a second capacitance connected in parallel to a second transistor group having at least one transistor including a transistor connected to the common node among the plurality of transistors of the second switch circuit part; Frequency switch circuit.

또한, 본 발명의 제3 기술적인 측면으로써, 본 발명은, 신호 송수신을 위한 제1 신호 포트에 접속된 제1 노드와, 안테나 포트에 접속된 공통 노드와의 사이에 직렬로 연결된 복수의 트랜지스터를 포함하고, 제1 게이트 신호에 의해 동작되는 제1 스위치 회로부; 신호 송수신을 위한 제2 신호 포트에 접속된 제2 노드와 상기 공통 노드와의 사이에 직렬로 연결된 복수의 트랜지스터를 포함하고, 제1 게이트 신호와의 역위상을 갖는 제2 게이트 신호에 의해 동작되는 제2 스위치 회로부; 상기 제2 노드와 접지 노드와의 사이에 연결되어, 상기 제1 게이트 신호에 의해 동작되는 제1 션트 회로부; 상기 제1 노드와 접지 노드와의 사이에 연결되어, 상기 제2 게이트 신호에 의해 동작되는 제2 션트 회로부; 상기 제1 스위치 회로부의 복수의 트랜지스터중 상기 공통 노드에 접속된 트랜지스터를 비롯해 적어도 하나의 트랜지스터를 갖는 제1 트랜지스터 그룹에, 병렬로 접속된 제1 커패스턴스를 갖는 제1 커패시터 회로부; 및 상기 제2 스위치 회로부의 복수의 트랜지스터중 상기 공통 노드에 접속된 트랜지스터를 비롯해 적어도 하나의 트랜지스터를 갖는 제2 트랜지스터 그룹에, 병렬로 접속된 제2 커패스턴스를 갖는 제2 커패시터 회로부; 를 포함하는 고주파 스위치 회로를 제안한다.
According to a third technical aspect of the present invention, there is provided a semiconductor device comprising: a plurality of transistors connected in series between a first node connected to a first signal port for signal transmission and reception and a common node connected to an antenna port; A first switch circuit portion including a first gate signal and a second gate signal; And a plurality of transistors connected in series between the second node connected to the second signal port for signal transmission and reception and the common node and operated by a second gate signal having a phase opposite to the first gate signal A second switch circuit portion; A first shunt circuit portion connected between the second node and a ground node, the first shunt circuit portion being operated by the first gate signal; A second shunt circuit portion connected between the first node and a ground node, the second shunt circuit portion being operated by the second gate signal; A first capacitor circuit part having a first capacitance connected in parallel to a first transistor group having at least one transistor including a transistor connected to the common node among a plurality of transistors of the first switch circuit part; And a second capacitor circuit part having a second capacitance connected in parallel to a second transistor group having at least one transistor including a transistor connected to the common node among the plurality of transistors of the second switch circuit part; Frequency switch circuit.

본 발명의 제1 내지 제3 기술적인 측면에서, 상기 제1 커패시터 회로부는 상기 제1 트랜지스터 그룹에 병렬로 접속되어, 상기 제1 커패스턴스를 갖는 제1 커패시터 소자를 포함할 수 있다.In the first to third technical aspects of the present invention, the first capacitor circuit portion may include a first capacitor element connected in parallel to the first transistor group, the first capacitor element having the first capacitance.

상기 제1 커패시터 회로부는 상기 제1 트랜지스터 그룹에 병렬로 접속되어, 상기 제1 커패스턴스를 가변하는 제1 커패시터 회로를 포함할 수 있다.
The first capacitor circuit part may include a first capacitor circuit connected in parallel to the first transistor group and varying the first capacitance.

본 발명의 제2 및 제3 기술적인 측면에서, 상기 제2 커패시터 회로부는 상기 제2 트랜지스터 그룹에 병렬로 접속되어, 상기 제2 커패스턴스를 갖는 제2 커패시터 소자를 포함할 수 있다.In the second and third technical aspects of the present invention, the second capacitor circuit portion may include a second capacitor element connected in parallel to the second transistor group, the second capacitor element having the second capacitance.

상기 제2 커패시터 회로부는 상기 제2 트랜지스터 그룹에 병렬로 접속되어, 상기 제2 커패스턴스를 가변하는 제2 커패시터 회로를 포함할 수 있다.
The second capacitor circuit part may include a second capacitor circuit connected in parallel to the second transistor group and varying the second capacitance.

본 발명에 의하면, 고주파 스위치 회로에 포함되는 복수의 트랜지스터중 공통 노드에 연결된 트랜지스터를 비롯해 적어도 하나의 트랜지스터의 드레인과 소스 사이에 커패시터 소자를 연결하여, 고주파 스위치의 오프 상태에서 전압 입력측의 임피던스를 줄임으로써 전압 스윙의 레벨을 줄일 수 있다.
According to the present invention, a capacitor element is connected between a drain and a source of at least one transistor including a transistor connected to a common node among a plurality of transistors included in the high-frequency switch circuit, thereby reducing the impedance of the voltage input side in the OFF state of the high- So that the level of the voltage swing can be reduced.

도 1은 본 발명의 실시 예에 따른 고주파 스위치 회로의 제1 구현 예시도이다.
도 2는 본 발명의 실시 예에 따른 고주파 스위치 회로의 제2 구현 예시도이다.
도 3은 본 발명의 실시 예에 따른 고주파 스위치 회로의 제3 구현 예시도이다.
도 4는 본 발명의 실시 예에 따른 제1 및 제2 트랜지스터 그룹의 예시도이다.
도 5는 본 발명의 실시 예에 따른 제1 및 제2 커패시터 회로부의 제1 예시도이다.
도 6은 본 발명의 실시 예에 따른 제1 및 제2 커패시터 회로부의 제2 예시도이다.
도 7은 본 발명의 실시 예에 따른 제1 및 제2 커패시터 회로부의 제3 예시도이다.
도 8은 본 발명의 실시 예에 따른 제1 스위치 회로부 및 제1 커패시터 회로부의 제1 등가 회로도이다.
도 9는 본 발명의 실시 예에 따른 제1 스위치 회로부 및 제1 커패시터 회로부의 제2 등가 회로도이다.
도 10은 본 발명의 실시 예에 따른 고주파 스위치 회로의 고조파 특성 그래프이다.1 is a first embodiment of a high-frequency switch circuit according to an embodiment of the present invention.
2 is a second embodiment of a high-frequency switch circuit according to an embodiment of the present invention.
3 is a diagram illustrating a third embodiment of the high-frequency switch circuit according to the embodiment of the present invention.
4 is an illustration of first and second transistor groups according to an embodiment of the present invention.
5 is a first exemplary view of first and second capacitor circuit portions according to an embodiment of the present invention.
6 is a second exemplary view of first and second capacitor circuit portions according to an embodiment of the present invention.
7 is a third exemplary view of first and second capacitor circuit portions according to an embodiment of the present invention.
8 is a first equivalent circuit diagram of the first switch circuit portion and the first capacitor circuit portion according to the embodiment of the present invention.
9 is a second equivalent circuit diagram of the first switch circuit portion and the first capacitor circuit portion according to the embodiment of the present invention.
10 is a graph of harmonic characteristics of a high-frequency switch circuit according to an embodiment of the present invention.

이하에서는, 본 발명은 설명되는 실시 예에 한정되지 않으며, 본 발명의 정신 및 범위를 벗어나지 않으면서 다양하게 변경될 수 있음이 이해되어야 한다.It should be understood that the present invention is not limited to the embodiments described and that various changes may be made without departing from the spirit and scope of the present invention.

또한, 본 발명의 각 실시 예에 있어서, 하나의 예로써 설명되는 구조, 형상 및 수치는 본 발명의 기술적 사항의 이해를 돕기 위한 예에 불과하므로, 이에 한정되는 것이 아니라 본 발명의 정신 및 범위를 벗어나지 않으면서 다양하게 변경될 수 있음이 이해되어야 한다. In addition, in each embodiment of the present invention, the structure, shape, and numerical values described as an example are merely examples for helping understanding of the technical matters of the present invention, so that the spirit and scope of the present invention are not limited thereto. It should be understood that various changes may be made without departing from the spirit of the invention.

그리고, 본 발명에 참조된 도면에서 본 발명의 전반적인 내용에 비추어 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호를 사용할 것이다.
In the drawings referred to in the present invention, components having substantially the same configuration and function as those of the present invention will be denoted by the same reference numerals.

이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위해서, 본 발명의 실시 예를 첨부한 도면을 참조하여 상세히 설명한다.
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention.

도 1은 본 발명의 실시 예에 따른 고주파 스위치 회로의 제1 구현 예시도이다.1 is a first embodiment of a high-frequency switch circuit according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 실시 예에 따른 고주파 스위치 회로는, 제1 스위치 회로부(110) 및 제1 커패시터 회로부(310)를 포함할 수 있다.
Referring to FIG. 1, a high-frequency switch circuit according to an embodiment of the present invention may include a first switch circuit unit 110 and a first capacitor circuit unit 310.

도 2는 본 발명의 실시 예에 따른 고주파 스위치 회로의 제2 구현 예시도이다.2 is a second embodiment of a high-frequency switch circuit according to an embodiment of the present invention.

도 2를 참조하면, 본 발명의 실시 예에 따른 고주파 스위치 회로는, 제1 스위치 회로부(110), 제2 스위치 회로부(120), 제1 커패시터 회로부(310) 및 제2 커패시터 회로부(320)를 포함할 수 있다.
2, the high-frequency switch circuit according to the embodiment of the present invention includes a first switch circuit portion 110, a second switch circuit portion 120, a first capacitor circuit portion 310, and a second capacitor circuit portion 320 .

도 3은 본 발명의 실시 예에 따른 고주파 스위치 회로의 제3 구현 예시도이다.3 is a diagram illustrating a third embodiment of the high-frequency switch circuit according to the embodiment of the present invention.

도 3을 참조하면, 본 발명의 실시 예에 따른 고주파 스위치 회로는, 제1 스위치 회로부(110), 제2 스위치 회로부(120), 제1 션트 회로부(210), 제2 션트 회로부(220), 제1 커패시터 회로부(310) 및 제2 커패시터 회로부(320)를 포함할 수 있다.
3, the high-frequency switch circuit according to the embodiment of the present invention includes a first switch circuit unit 110, a second switch circuit unit 120, a first shunt circuit unit 210, a second shunt circuit unit 220, And may include a first capacitor circuit portion 310 and a second capacitor circuit portion 320.

도 1 내지 도 3을 참조하면, 제1 스위치 회로부(110)는, 신호 송수신을 위한 제1 신호 포트(P1)에 접속된 제1 노드(N1)와, 안테나 포트(PA)에 접속된 공통 노드(NC)와의 사이에 직렬로 연결된 복수의 트랜지스터(M1~Mn, n은 1이상의 자연수)를 포함할 수 있다. 1 to 3, the first switch circuit 110 includes a first node N1 connected to a first signal port P1 for transmitting and receiving signals, a second node N1 connected to a common node N1 connected to the antenna port PA, (M1 to Mn, n is a natural number of 1 or more) connected in series with the gate electrode (NC).

상기 복수의 트랜지스터(M1~Mn)는 제1 게이트 신호(SG1)에 의해 동작될 수 있다. 여기서, 상기 제1 게이트 신호(SG1)는 제1 게이트 신호 포트(PG1)를 통해 공급받을 수 있다. 상기 복수의 트랜지스터(M1~Mn) 각각은 MOS형 전계 효과 트랜지스터(MOSFET)가 될 수 있다.The plurality of transistors M1 to Mn may be operated by the first gate signal SG1. Here, the first gate signal SG1 may be supplied through the first gate signal port PG1. Each of the plurality of transistors M1 to Mn may be a MOS type field effect transistor (MOSFET).

한편, 제1 스위치 회로부(110)는, 상기 복수의 트랜지스터(M1~Mn)중 상기 공통 노드(NC)에 접속된 제1 트랜지스터(M1)를 비롯해 적어도 하나의 트랜지스터를 갖는 제1 트랜지스터 그룹(TG1)을 포함할 수 있다. The first switch circuit unit 110 includes a first transistor M1 connected to the common node NC among the plurality of transistors M1 to Mn and a first transistor group TG1 having at least one transistor ).

도 1 내지 도 3을 참조하면, 제1 트랜지스터 그룹(TG1)은 제1 내지 제3 트랜지스터(M1~M3)를 포함하고 있으나, 이는 하나의 예시로써 이에 한정되지 않는다.1 to 3, the first transistor group TG1 includes the first to third transistors M1 to M3, but is not limited thereto.

예를 들어, 상기 복수의 트랜지스터(M1~Mn)는, 상기 제1 게이트 신호(SG1)가 로우레벨을 갖는 신호이면 오프될 수 있고, 상기 제1 게이트 신호(SG1)가 하이레벨을 갖는 신호이면 온될 수 있다.
For example, the plurality of transistors M1 to Mn may be turned off if the first gate signal SG1 has a low level, and if the first gate signal SG1 is a signal having a high level Can be turned on.

도 2 및 도 3을 참조하면, 제2 스위치 회로부(120)는, 신호 송수신을 위한 제2 신호 포트(P2)에 접속된 제2 노드(N2)와 상기 공통 노드(NC)와의 사이에 직렬로 연결된 복수의 트랜지스터(M1~Mm, m은 1이상의 자연수로써, m=n 또는 m≠n)를 포함할 수 있다.2 and 3, the second switch circuit 120 includes a second node N2 connected to a second signal port P2 for signal transmission and reception, and a second node N2 connected in series between the common node NC and the second signal port P2. The plurality of connected transistors M1 to Mm, m may be a natural number of 1 or more, and may include m = n or m? N.

상기 복수의 트랜지스터(M1~Mm)는, 제1 게이트 신호(SG1)와의 역위상을 갖는 제2 게이트 신호(SG2)에 의해 동작될 수 있다. 여기서, 상기 제2 게이트 신호(SG2)는 제2 게이트 신호 포트(PG2)를 통해 공급받을 수 있다. 상기 복수의 트랜지스터(M1~Mm) 각각은, MOS형 전계 효과 트랜지스터(MOSFET)가 될 수 있다.The plurality of transistors M1 to Mm may be operated by a second gate signal SG2 having a phase opposite to the first gate signal SG1. Here, the second gate signal SG2 may be supplied through the second gate signal port PG2. Each of the plurality of transistors M1 to Mm may be a MOS type field effect transistor (MOSFET).

한편, 제2 스위치 회로부(120)는, 상기 복수의 트랜지스터(M1~Mm)중 상기 공통 노드(NC)에 접속된 제1 트랜지스터(M1)를 비롯해 적어도 하나의 트랜지스터를 갖는 제2 트랜지스터 그룹(TG2)을 포함할 수 있다.The second switch circuit unit 120 includes a first transistor M1 connected to the common node NC among the plurality of transistors M1 to Mm and a second transistor group TG2 having at least one transistor ).

도 2 및 도 3을 참조하면, 제2 트랜지스터 그룹(TG2)은 제1 내지 제3 트랜지스터(M1~M3)를 포함하고 있으나, 이는 하나의 예시로써 이에 한정되지 않는다.Referring to FIGS. 2 and 3, the second transistor group TG2 includes the first through third transistors M1 through M3, but is not limited thereto.

예를 들어, 상기 복수의 트랜지스터(M1~Mm)는, 상기 제2 게이트 신호(SG2)가 로우레벨을 갖는 신호이면 오프될 수 있고, 상기 제2 게이트 신호(SG2)가 하이레벨을 갖는 신호이면 온될 수 있다.
For example, the plurality of transistors M1 to Mm may be turned off if the second gate signal SG2 has a low level, and if the second gate signal SG2 is a signal having a high level Can be turned on.

전술한, 상기 제1 및 제2 스위치 회로부(110,120) 각각은, 오프상태에서 공통 노드(NC)에서 큰 레벨의 전압이 인가될 수 있으므로, 오프상태에서 임피던스를 낮추어 전압 부담을 줄이기 위해서 하기에 설명되는 제1 및 제2 커패시터 회로부(310,320)가 필요하다.
Since each of the first and second switch circuit sections 110 and 120 may be applied with a large level voltage at the common node NC in the off state, The first and second capacitor circuit portions 310 and 320 are required.

도 3을 참조하면, 제1 션트 회로부(210)는, 상기 제2 노드(N2)와 접지 노드(NG)와의 사이에 연결된 복수의 트랜지스터를 포함할 수 있고, 상기 제1 게이트 신호에 의해 동작될 수 있다. 3, the first shunt circuit portion 210 may include a plurality of transistors connected between the second node N2 and the ground node NG, and may be operated by the first gate signal .

예를 들어, 상기 제1 션트 회로부(210)의 복수의 트랜지스터는, 상기 제1 게이트 신호(SG1)가 로우레벨을 갖는 신호이면 오프될 수 있고, 상기 제1 게이트 신호(SG1)가 하이레벨을 갖는 신호이면 온될 수 있다.
For example, a plurality of transistors of the first shunt circuit portion 210 can be turned off if the first gate signal SG1 is a signal having a low level, and the first gate signal SG1 is turned to a high level It can be turned on.

또한, 제2 션트 회로부(220)는, 상기 제1 노드(N1)와 접지 노드(NG)와의 사이에 연결된 복수의 트랜지스터를 포함할 수 있고, 상기 제2 게이트 신호(SG2)에 의해 동작될 수 있다.The second shunt circuit part 220 may include a plurality of transistors connected between the first node N1 and the ground node NG and may be operated by the second gate signal SG2, have.

예를 들어, 상기 제2 션트 회로부(210)의 복수의 트랜지스터는, 상기 제2 게이트 신호(SG2)가 로우레벨을 갖는 신호이면 오프될 수 있고, 상기 제2 게이트 신호(SG2)가 하이레벨을 갖는 신호이면 온될 수 있다.
For example, the plurality of transistors of the second shunt circuit portion 210 can be turned off if the second gate signal SG2 is a signal having a low level, and the second gate signal SG2 is turned to a high level It can be turned on.

도 1, 도 2 및 도 3을 참조하면, 제1 커패시터 회로부(310)는, 상기 제1 트랜지스터 그룹(TG1)에 병렬로 접속된 제1 커패스턴스(C1)를 포함할 수 있다.Referring to FIGS. 1, 2 and 3, the first capacitor circuit part 310 may include a first capacitor C1 connected in parallel to the first transistor group TG1.

또한, 제2 커패시터 회로부(320)는, 상기 제2 트랜지스터 그룹(TG2)에 병렬로 접속된 제2 커패스턴스(C2)를 포함할 수 있다.
In addition, the second capacitor circuit portion 320 may include a second capacitor C2 connected in parallel to the second transistor group TG2.

전술한 바와 같이, 상기 제1 및 제2 트랜지스터 그룹(TG1,TG2) 각각은 적어도 하나의 제1 트랜지스터(M1)를 포함할 수 있고, 트랜지스터의 개수에 특별히 한정되지 않으나, 입력되는 전압 스윙 레벨이나 적용되는 단말기의 사용 환경에 따라 결정될 수 있다. 도 4를 참조하여 예를 들어 설명한다.
As described above, each of the first and second transistor groups TG1 and TG2 may include at least one first transistor M1, and the number of the transistors is not particularly limited. However, And may be determined according to the usage environment of the applied terminal. An example will be described with reference to FIG.

도 4는 본 발명의 실시 예에 따른 제1 및 제2 트랜지스터 그룹의 예시도이다. 도 4를 참조하면, 제1 및 제2 트랜지스터 그룹(TG1,TG2)은, 도 4의 (a)에 도시한 바와 같이 제1 트랜지스터(M1)를 포함할 수 있다. 4 is an illustration of first and second transistor groups according to an embodiment of the present invention. Referring to FIG. 4, the first and second transistor groups TG1 and TG2 may include a first transistor M1 as shown in FIG. 4A.

제1 및 제2 트랜지스터 그룹(TG1,TG2)은, 도 4의 (b)에 도시한 바와 같이 제1 및 제2 트랜지스터(M1,M2)를 포함할 수 있다. The first and second transistor groups TG1 and TG2 may include first and second transistors M1 and M2 as shown in FIG. 4B.

제1 및 제2 트랜지스터 그룹(TG1,TG2)은, 도 4의 (c)에 도시한 바와 같이 제1, 제2 및 제3 트랜지스터(M1,M2,M3)를 포함할 수 있다. The first and second transistor groups TG1 and TG2 may include first, second and third transistors M1, M2 and M3 as shown in FIG. 4C.

전술한 바와 같이, 도 4를 참조한 설명은, 제1 및 제2 트랜지스터 그룹(TG1,TG2)에 대한 구현 예시로써 이에 한정되지는 않는다.
As described above, the description with reference to FIG. 4 is not limited to the implementation examples of the first and second transistor groups TG1 and TG2.

도 5는 본 발명의 실시 예에 따른 제1 및 제2 커패시터 회로부의 제1 예시도이다. 5 is a first exemplary view of first and second capacitor circuit portions according to an embodiment of the present invention.

도 5를 참조하면, 상기 제1 커패시터 회로부(310)는 상기 제1 트랜지스터 그룹(TG1)에 병렬로 접속되어, 상기 제1 커패스턴스(C1)를 갖는 제1 커패시터 소자(CD1)를 포함할 수 있다.5, the first capacitor circuit part 310 includes a first capacitor element CD1 connected in parallel to the first transistor group TG1 and having the first capacitance C1 .

또한, 상기 제2 커패시터 회로부(320)는 상기 제2 트랜지스터 그룹(TG2)에 병렬로 접속되어, 상기 제2 커패스턴스(C2)를 갖는 제2 커패시터 소자(CD2)를 포함할 수 있다.The second capacitor circuit portion 320 may include a second capacitor element CD2 connected in parallel to the second transistor group TG2 and having the second capacitance C2.

이때, 상기 제1 및 제2 커패시터 소자(CD1,CD2) 각각은 개별 커패시터 부품이나 다층 커패시터 소자(MLCC) 등과 같이, 커패시턴스를 제공할 수 있는 소자이다.
In this case, each of the first and second capacitor elements CD1 and CD2 is an element capable of providing a capacitance, such as an individual capacitor part or a multilayer capacitor element (MLCC).

도 6은 본 발명의 실시 예에 따른 제1 및 제2 커패시터 회로부의 제2 예시도이다.6 is a second exemplary view of first and second capacitor circuit portions according to an embodiment of the present invention.

도 6을 참조하면, 제1 커패시터 회로부(310)는 상기 제1 트랜지스터 그룹(TG1)에 병렬로 접속되어, 상기 제1 커패스턴스(C1)를 가변하는 제1 커패시터 회로(CC1)를 포함할 수 있다.Referring to FIG. 6, the first capacitor circuit part 310 includes a first capacitor circuit CC1 connected in parallel to the first transistor group TG1 to vary the first capacitance C1 .

또한, 상기 제2 커패시터 회로부(320)는 상기 제2 트랜지스터 그룹(TG2)에 병렬로 접속되어, 상기 제2 커패스턴스(C2)를 가변하는 제2 커패시터 회로(CC2)를 포함할 수 있다.The second capacitor circuit part 320 may include a second capacitor circuit CC2 connected in parallel to the second transistor group TG2 to vary the second capacitance C2.

이때, 상기 제1 및 제2 커패시터 소자(CD1,CD2) 각각은 바랙터 다이오드 등과 같이, 커패시턴스를 가변할 수 있는 가변 커패시터 소자가 될 수 있다.
At this time, each of the first and second capacitor elements CD1 and CD2 may be a variable capacitor element capable of varying the capacitance, such as a varactor diode.

도 7은 본 발명의 실시 예에 따른 제1 및 제2 커패시터 회로부의 제3 예시도이다.7 is a third exemplary view of first and second capacitor circuit portions according to an embodiment of the present invention.

도 7을 참조하면, 제1 커패시터 회로부(310)는 상기 제1 트랜지스터 그룹(TG1)에 병렬로 접속되어, 상기 제1 커패스턴스(C1)를 가변하기 위해, 서로 병렬로 연결된 복수의 스위치드 커패시터 회로(CC1-1~CC1-n)를 포함하는 제1 커패시터 회로(CC1)를 포함할 수 있다.Referring to FIG. 7, the first capacitor circuit part 310 is connected to the first transistor group TG1 in parallel, and includes a plurality of switched capacitors C1, C2 connected in parallel to each other for varying the first capacitance C1, And a first capacitor circuit CC1 including circuits CC1-1 through CC1-n.

상기 제1 커패시터 회로(CC1)의 복수의 스위치드 커패시터 회로(CC1-1~CC1-n)는, 서로 직렬로 연결된 적어도 하나의 커패시터와 스위치 소자를 포함할 수 있다. The plurality of switched capacitor circuits CC1-1 to CC1-n of the first capacitor circuit CC1 may include at least one capacitor and a switch element connected in series with each other.

여기서, 도 7에 도시한 회로도는 제1 커패시터 회로부(310)에 대한 하나의 구현 예시도로써 이에 한정되지 않으며, 커패시턴스를 가변할 수 있는 회로는 적용될 수 있다.Here, the circuit diagram shown in FIG. 7 is one example of the implementation of the first capacitor circuit portion 310, but the present invention is not limited thereto, and a circuit capable of varying the capacitance can be applied.

예를 들어, 복수의 스위치드 커패시터 회로(CC1-1~CC1-n) 각각은, 스위치 소자가 온되면 온된 스위치에 직렬로 연결된 커패시터가 연결되므로, 스위치가 온/오프 됨에 따라 연결되는 커패시터의 개수가 조절되어 결국 커패시턴스가 가변될 수 있다.
For example, since each of the plurality of switched capacitor circuits CC1-1 to CC1-n is connected to a capacitor connected in series to the ON switch when the switch element is turned on, the number of capacitors connected So that the capacitance can be varied.

또한, 상기 제2 커패시터 회로부(320)는 상기 제2 트랜지스터 그룹(TG2)에 병렬로 접속되어, 상기 제2 커패스턴스(C2)를 가변하기 위해, 서로 병렬로 연결된 복수의 스위치드 커패시터 회로(CC2-1~CC2-n)를 포함하는 제2 커패시터 회로(CC2)를 포함할 수 있다.The second capacitor circuit part 320 is connected in parallel to the second transistor group TG2 and includes a plurality of switched capacitor circuits CC2 connected in parallel to each other for varying the second capacitance C2 -1 to CC2-n).

상기 제2 커패시터 회로(CC2)의 복수의 스위치드 커패시터 회로(CC1-2~CC2-n)는, 서로 직렬로 연결된 적어도 하나의 커패시터와 스위치 소자를 포함할 수 있다.The plurality of switched capacitor circuits CC1-2 to CC2-n of the second capacitor circuit CC2 may include at least one capacitor and a switch element connected in series with each other.

예를 들어, 복수의 스위치드 커패시터 회로(CC2-1~CC2-n) 각각은, 스위치 소자가 온되면 온된 스위치에 직렬로 연결된 커패시터가 연결되므로, 스위치가 온/오프 됨에 따라 연결되는 커패시터의 개수가 조절되어 결국 커패시턴스가 가변될 수 있다.
For example, since each of the plurality of switched capacitor circuits CC2-1 to CC2-n is connected to a capacitor connected in series to the ON switch when the switch device is turned on, the number of capacitors connected So that the capacitance can be varied.

도 8은 본 발명의 실시 예에 따른 제1 스위치 회로부 및 제1 커패시터 회로부의 제1 등가 회로도로써 일 예로 제1 스위치 회로부가 온시의 등가회로도이다.FIG. 8 is a first equivalent circuit diagram of the first switch circuit section and the first capacitor circuit section according to the embodiment of the present invention, for example, an equivalent circuit diagram when the first switch circuit section is on.

도 8을 참조하면, 제1 스위치 회로부가 온시에는 제1 스위치 회로부의 제1 트랜지스터 그룹(TG1)은 등가적인 저항(RE1)으로 표시될 수 있고, 제1 스위치 회로부의 복수의 트랜지스터중 제1 트랜지스터 그룹(TG1)을 제외한 나머지 트랜지스터는 등가적인 저항(RE2)으로 표시될 수 있다.8, when the first switch circuit portion is on, the first transistor group TG1 of the first switch circuit portion may be represented by an equivalent resistor RE1, and among the plurality of transistors of the first switch circuit portion, The remaining transistors except the group TG1 may be represented by an equivalent resistance RE2.

이와 같이, 도 8을 참조한 설명은 제2 스위치 회로부(120)에도 동일한 원리로 적용될 수 있으므로 상세한 설명을 생략한다.
8 can be applied to the second switch circuit portion 120 on the same principle, and thus a detailed description thereof will be omitted.

도 9는 본 발명의 실시 예에 따른 제1 스위치 회로부 및 제1 커패시터 회로부의 제2 등가 회로도로서 일 예로 제1 스위치 회로부가 오프시의 등가회로도이다.FIG. 9 is a second equivalent circuit diagram of the first switch circuit section and the first capacitor circuit section according to the embodiment of the present invention. FIG. 9 is an equivalent circuit diagram when the first switch circuit section is off.

도 9를 참조하면, 제1 스위치 회로부가 오프시에는 제1 스위치 회로부의 제1 트랜지스터 그룹(TG1)은 등가적인 커패시턴스(CE1)로 표시될 수 있고, 제1 스위치 회로부의 복수의 트랜지스터중 제1 트랜지스터 그룹(TG1)을 제외한 나머지 트랜지스터는 등가적인 커패시턴스(CE2)로 표시될 수 있다.
Referring to FIG. 9, when the first switch circuit portion is turned off, the first transistor group TG1 of the first switch circuit portion may be represented by an equivalent capacitance CE1, and the first one of the plurality of transistors of the first switch circuit portion The transistors other than the transistor group TG1 may be represented by an equivalent capacitance CE2.

이 경우, 상기 제1 트랜지스터 그룹(TG1)의 등가적인 커패시턴스(CE1)는 제1 커패시터 회로(CC1)의 제1 커패시턴스(C1)와 병렬로 접속되어 있으므로, 두 커패시턴스의 전체 커패시턴스(CT)는 두 커패시턴스의 합 커패시턴스(C1+CE1)가 된다. In this case, since the equivalent capacitance CE1 of the first transistor group TG1 is connected in parallel with the first capacitance C1 of the first capacitor circuit CC1, the total capacitance CT of the two capacitances is two Becomes the sum capacitance (C1 + CE1) of the capacitance.

따라서, 상기 합 커패시턴스(CT=C1+CE1)의 임피던스(ZCT)는 제1 트랜지스터 그룹(TG1)의 등가적인 커패시턴스(CE1)의 임피던스(ZCE1)보다 작으므로, 제1 트랜지스터 그룹(TG1)에 부담되는 전압 스윙의 레벨이 낮아지게 된다. 이에 따라 고조파 특성이 개선될 수 있다.Therefore, since the impedance ZCT of the sum capacitance CT = C1 + CE1 is smaller than the impedance ZCE1 of the equivalent capacitance CE1 of the first transistor group TG1, the first transistor group TG1 is burdened The level of the voltage swing becomes lower. Harmonic characteristics can thereby be improved.

이와 같이, 도 9를 참조한 설명은 제2 스위치 회로부(120)에도 동일한 원리로 적용될 수 있으므로 상세한 설명을 생략한다.
9 can be applied to the second switch circuit portion 120 on the same principle, and thus the detailed description thereof will be omitted.

도 10은 본 발명의 실시 예에 따른 고주파 스위치 회로의 고조파 특성 그래프이다. 도 10의 G1은 기존의 고조파 특성 그래프이고, G2는 본 발명의 실시 예에 따른 고조파 특성 그래프이다. 도 10의 G1 및 G2 그래프에서는 고조파 차수별 고조파 레벨을 보이고 있으며, 특히 짝수 고조파 특성이 개선되었음을 알 수 있다.10 is a graph of harmonic characteristics of a high-frequency switch circuit according to an embodiment of the present invention. G1 in FIG. 10 is a graph of a conventional harmonic characteristic, and G2 is a graph of a harmonic characteristic according to an embodiment of the present invention. In the graphs G1 and G2 of FIG. 10, harmonic levels are shown for each harmonic order, and particularly, even harmonic characteristics are improved.

즉, 도 10의 A1은 2차 고조파 특성을 보이고 있고, A2 영역은 4차 고조파 특성을 보이가 있다. 도 10의 A1 및 A2 영역에서의 짝수 고조파 특성을 참고하면, 본 발명에 따른 실시에가 기존 기술에 비해 고조파 특성이 개선되었음을 알 수 있다.That is, A1 in FIG. 10 shows the second harmonic characteristic, and the A2 region shows the fourth harmonic characteristic. Referring to the even harmonic characteristics in the regions A1 and A2 of FIG. 10, it can be seen that the implementation of the present invention improves the harmonic characteristics compared to the prior art.

110: 제1 스위치 회로부
120: 제2 스위치 회로부
210: 제1 션트 회로부
220: 제2 션트 회로부
310: 제1 커패시터 회로부
320: 제2 커패시터 회로부
P1: 제1 신호 포트
P2: 제2 신호 포트
PA: 안테나 포트
N1: 제1 노드
N2: 제2 노드
NC: 공통 노드
M1~Mn: 복수의 트랜지스터
SG1: 제1 게이트 신호
SG2: 제1 게이트 신호
TG1: 제1 트랜지스터 그룹
TG2: 제2 트랜지스터 그룹
C1: 제1 커패스턴스
C2: 제2 커패스턴스
CD1: 제1 커패시터 소자
CD2: 제2 커패시터 소자
CC1: 제1 커패시터 회로
CC2: 제2 커패시터 회로
M1~Mn: 복수의 트랜지스터
M1~Mm: 복수의 트랜지스터110: first switch circuit part
120: second switch circuit part
210: first shunt circuit part
220: second shunt circuit part
310: first capacitor circuit part
320: second capacitor circuit part
P1: first signal port
P2: second signal port
PA: Antenna port
N1: First node
N2: second node
NC: common node
M1 to Mn: a plurality of transistors
SG1: first gate signal
SG2: first gate signal
TG1: first transistor group
TG2: second transistor group
C1: first confinement
C2: second confinement
CD1: first capacitor element
CD2: second capacitor element
CC1: first capacitor circuit
CC2: second capacitor circuit
M1 to Mn: a plurality of transistors
M1 to Mm: a plurality of transistors

Claims (13)

신호 송수신을 위한 제1 신호 포트에 접속된 제1 노드와, 안테나 포트에 접속된 공통 노드와의 사이에 직렬로 연결된 복수의 트랜지스터를 포함하고, 제1 게이트 신호에 의해 동작되는 제1 스위치 회로부; 및
상기 제1 스위치 회로부의 복수의 트랜지스터중 상기 공통 노드에 접속된 트랜지스터를 비롯해 적어도 하나의 트랜지스터를 갖는 제1 트랜지스터 그룹에, 병렬로 접속된 제1 커패스턴스를 갖는 제1 커패시터 회로부;
를 포함하는 고주파 스위치 회로.
A first switch circuit portion including a plurality of transistors connected in series between a first node connected to a first signal port for signal transmission and reception and a common node connected to an antenna port, the first switch circuit portion being operated by a first gate signal; And
A first capacitor circuit part having a first capacitance connected in parallel to a first transistor group having at least one transistor including a transistor connected to the common node among a plurality of transistors of the first switch circuit part;
Frequency switch circuit.
제1항에 있어서, 상기 제1 커패시터 회로부는
상기 제1 트랜지스터 그룹에 병렬로 접속되어, 상기 제1 커패스턴스를 갖는 제1 커패시터 소자를 포함하는 고주파 스위치 회로.
2. The apparatus of claim 1, wherein the first capacitor circuit portion
And a first capacitor element connected in parallel to said first transistor group and having said first capacitance.
제1항에 있어서, 상기 제1 커패시터 회로부는
상기 제1 트랜지스터 그룹에 병렬로 접속되어, 상기 제1 커패스턴스를 가변하는 제1 커패시터 회로를 포함하는 고주파 스위치 회로.
2. The apparatus of claim 1, wherein the first capacitor circuit portion
And a first capacitor circuit connected in parallel to said first transistor group, said first capacitor circuit varying said first capacitance.
신호 송수신을 위한 제1 신호 포트에 접속된 제1 노드와, 안테나 포트에 접속된 공통 노드와의 사이에 직렬로 연결된 복수의 트랜지스터를 포함하고, 제1 게이트 신호에 의해 동작되는 제1 스위치 회로부;
신호 송수신을 위한 제2 신호 포트에 접속된 제2 노드와 상기 공통 노드와의 사이에 직렬로 연결된 복수의 트랜지스터를 포함하고, 제1 게이트 신호와의 역위상을 갖는 제2 게이트 신호에 의해 동작되는 제2 스위치 회로부;
상기 제1 스위치 회로부의 복수의 트랜지스터중 상기 공통 노드에 접속된 트랜지스터를 비롯해 적어도 하나의 트랜지스터를 갖는 제1 트랜지스터 그룹에, 병렬로 접속된 제1 커패스턴스를 갖는 제1 커패시터 회로부; 및
상기 제2 스위치 회로부의 복수의 트랜지스터중 상기 공통 노드에 접속된 트랜지스터를 비롯해 적어도 하나의 트랜지스터를 갖는 제2 트랜지스터 그룹에, 병렬로 접속된 제2 커패스턴스를 갖는 제2 커패시터 회로부;
를 포함하는 고주파 스위치 회로.
A first switch circuit portion including a plurality of transistors connected in series between a first node connected to a first signal port for signal transmission and reception and a common node connected to an antenna port, the first switch circuit portion being operated by a first gate signal;
And a plurality of transistors connected in series between the second node connected to the second signal port for signal transmission and reception and the common node and operated by a second gate signal having a phase opposite to the first gate signal A second switch circuit portion;
A first capacitor circuit part having a first capacitance connected in parallel to a first transistor group having at least one transistor including a transistor connected to the common node among a plurality of transistors of the first switch circuit part; And
A second capacitor circuit portion having a second capacitance connected in parallel to a second transistor group having at least one transistor including a transistor connected to the common node among the plurality of transistors of the second switch circuit portion;
Frequency switch circuit.
제4항에 있어서, 상기 제1 커패시터 회로부는
상기 제1 트랜지스터 그룹에 병렬로 접속되어, 상기 제1 커패스턴스를 갖는 제1 커패시터 소자를 포함하는 고주파 스위치 회로.
5. The integrated circuit of claim 4, wherein the first capacitor circuit portion
And a first capacitor element connected in parallel to said first transistor group and having said first capacitance.
제4항에 있어서, 상기 제1 커패시터 회로부는
상기 제1 트랜지스터 그룹에 병렬로 접속되어, 상기 제1 커패스턴스를 가변하는 제1 커패시터 회로를 포함하는 고주파 스위치 회로.
5. The integrated circuit of claim 4, wherein the first capacitor circuit portion
And a first capacitor circuit connected in parallel to said first transistor group, said first capacitor circuit varying said first capacitance.
제4항에 있어서, 상기 제2 커패시터 회로부는
상기 제2 트랜지스터 그룹에 병렬로 접속되어, 상기 제2 커패스턴스를 갖는 제2 커패시터 소자를 포함하는 고주파 스위치 회로.
5. The circuit of claim 4, wherein the second capacitor circuitry
And a second capacitor element connected in parallel to said second transistor group and having said second capacitance.
제4항에 있어서, 상기 제2 커패시터 회로부는
상기 제2 트랜지스터 그룹에 병렬로 접속되어, 상기 제2 커패스턴스를 가변하는 제2 커패시터 회로를 포함하는 고주파 스위치 회로.
5. The circuit of claim 4, wherein the second capacitor circuitry
And a second capacitor circuit connected in parallel to said second transistor group for varying said second capacitance.
신호 송수신을 위한 제1 신호 포트에 접속된 제1 노드와, 안테나 포트에 접속된 공통 노드와의 사이에 직렬로 연결된 복수의 트랜지스터를 포함하고, 제1 게이트 신호에 의해 동작되는 제1 스위치 회로부;
신호 송수신을 위한 제2 신호 포트에 접속된 제2 노드와 상기 공통 노드와의 사이에 직렬로 연결된 복수의 트랜지스터를 포함하고, 제1 게이트 신호와의 역위상을 갖는 제2 게이트 신호에 의해 동작되는 제2 스위치 회로부;
상기 제2 노드와 접지 노드와의 사이에 연결되어, 상기 제1 게이트 신호에 의해 동작되는 제1 션트 회로부;
상기 제1 노드와 접지 노드와의 사이에 연결되어, 상기 제2 게이트 신호에 의해 동작되는 제2 션트 회로부;
상기 제1 스위치 회로부의 복수의 트랜지스터중 상기 공통 노드에 접속된 트랜지스터를 비롯해 적어도 하나의 트랜지스터를 갖는 제1 트랜지스터 그룹에, 병렬로 접속된 제1 커패스턴스를 갖는 제1 커패시터 회로부; 및
상기 제2 스위치 회로부의 복수의 트랜지스터중 상기 공통 노드에 접속된 트랜지스터를 비롯해 적어도 하나의 트랜지스터를 갖는 제2 트랜지스터 그룹에, 병렬로 접속된 제2 커패스턴스를 갖는 제2 커패시터 회로부;
를 포함하는 고주파 스위치 회로.
A first switch circuit portion including a plurality of transistors connected in series between a first node connected to a first signal port for signal transmission and reception and a common node connected to an antenna port, the first switch circuit portion being operated by a first gate signal;
And a plurality of transistors connected in series between the second node connected to the second signal port for signal transmission and reception and the common node and operated by a second gate signal having a phase opposite to the first gate signal A second switch circuit portion;
A first shunt circuit portion connected between the second node and a ground node, the first shunt circuit portion being operated by the first gate signal;
A second shunt circuit portion connected between the first node and a ground node, the second shunt circuit portion being operated by the second gate signal;
A first capacitor circuit part having a first capacitance connected in parallel to a first transistor group having at least one transistor including a transistor connected to the common node among a plurality of transistors of the first switch circuit part; And
A second capacitor circuit portion having a second capacitance connected in parallel to a second transistor group having at least one transistor including a transistor connected to the common node among the plurality of transistors of the second switch circuit portion;
Frequency switch circuit.
제9항에 있어서, 상기 제1 커패시터 회로부는
상기 제1 트랜지스터 그룹에 병렬로 접속되어, 상기 제1 커패스턴스를 갖는 제1 커패시터 소자를 포함하는 고주파 스위치 회로.
10. The circuit of claim 9, wherein the first capacitor circuitry
And a first capacitor element connected in parallel to said first transistor group and having said first capacitance.
제9항에 있어서, 상기 제1 커패시터 회로부는
상기 제1 트랜지스터 그룹에 병렬로 접속되어, 상기 제1 커패스턴스를 가변하는 제1 커패시터 회로를 포함하는 고주파 스위치 회로.
10. The circuit of claim 9, wherein the first capacitor circuitry
And a first capacitor circuit connected in parallel to said first transistor group, said first capacitor circuit varying said first capacitance.
제9항에 있어서, 상기 제2 커패시터 회로부는
상기 제2 트랜지스터 그룹에 병렬로 접속되어, 상기 제2 커패스턴스를 갖는 제2 커패시터 소자를 포함하는 고주파 스위치 회로.
10. The circuit of claim 9, wherein the second capacitor circuitry
And a second capacitor element connected in parallel to said second transistor group and having said second capacitance.
제9항에 있어서, 상기 제2 커패시터 회로부는
상기 제2 트랜지스터 그룹에 병렬로 접속되어, 상기 제2 커패스턴스를 가변하는 제2 커패시터 회로를 포함하는 고주파 스위치 회로.10. The circuit of claim 9, wherein the second capacitor circuitry
And a second capacitor circuit connected in parallel to said second transistor group for varying said second capacitance.
KR1020130117173A 2013-10-01 2013-10-01 Radio frequency switch circuit KR101901691B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130117173A KR101901691B1 (en) 2013-10-01 2013-10-01 Radio frequency switch circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130117173A KR101901691B1 (en) 2013-10-01 2013-10-01 Radio frequency switch circuit

Publications (2)

Publication Number Publication Date
KR20150038866A KR20150038866A (en) 2015-04-09
KR101901691B1 true KR101901691B1 (en) 2018-09-27

Family

ID=53029340

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130117173A KR101901691B1 (en) 2013-10-01 2013-10-01 Radio frequency switch circuit

Country Status (1)

Country Link
KR (1) KR101901691B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005117634A (en) 2003-09-19 2005-04-28 Toshiba Corp Semiconductor device, communication apparatus and method for inspecting the semiconductor device
JP2007259112A (en) 2006-03-23 2007-10-04 Matsushita Electric Ind Co Ltd High-frequency switching circuit and semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005117634A (en) 2003-09-19 2005-04-28 Toshiba Corp Semiconductor device, communication apparatus and method for inspecting the semiconductor device
JP2007259112A (en) 2006-03-23 2007-10-04 Matsushita Electric Ind Co Ltd High-frequency switching circuit and semiconductor device

Also Published As

Publication number Publication date
KR20150038866A (en) 2015-04-09

Similar Documents

Publication Publication Date Title
US10505537B2 (en) Radio frequency antenna switch
US10229902B2 (en) Stack device having voltage compensation
EP3069446B1 (en) Circuits and methods for improved quality factor in a stack of transistors
US10630283B2 (en) Segmented main-auxiliary branch configurations for radio frequency applications
US9876480B2 (en) System and method for a tunable capacitance circuit
US10608623B2 (en) Transistor-based radio frequency (RF) switch
US8896158B2 (en) Variable capacitance circuit
US10340704B2 (en) Switch device with a wide bandwidth
KR101901691B1 (en) Radio frequency switch circuit
KR20140086487A (en) Radio frequency switch circuit
TW202327278A (en) Radio frequency switch
TW202422877A (en) Main-auxiliary field-effect transistor configurations for radio frequency applications

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant