KR101899922B1 - Low-Power High Frequency Amplifier - Google Patents

Low-Power High Frequency Amplifier Download PDF

Info

Publication number
KR101899922B1
KR101899922B1 KR1020160047332A KR20160047332A KR101899922B1 KR 101899922 B1 KR101899922 B1 KR 101899922B1 KR 1020160047332 A KR1020160047332 A KR 1020160047332A KR 20160047332 A KR20160047332 A KR 20160047332A KR 101899922 B1 KR101899922 B1 KR 101899922B1
Authority
KR
South Korea
Prior art keywords
transistor
inductor
drain
amplifier
frequency amplifier
Prior art date
Application number
KR1020160047332A
Other languages
Korean (ko)
Other versions
KR20170119387A (en
Inventor
공선우
박봉혁
이문식
이희동
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020160047332A priority Critical patent/KR101899922B1/en
Publication of KR20170119387A publication Critical patent/KR20170119387A/en
Application granted granted Critical
Publication of KR101899922B1 publication Critical patent/KR101899922B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/307—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in push-pull amplifiers
    • H03F1/308—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in push-pull amplifiers using MOSFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

이하, 저전력 고주파 증폭기가 개시된다. 실시예에 따른 저전력 고주파 증폭기는 1 트랜지스터; 제2 트랜지스터; 제1 트랜지스터의 드레인과 제2 트랜지스터의 소스에 연결되는 제1 인덕터; 제1 트랜지스터의 게이트와 제2 트랜지스터의 소스에 연결되는 제2 인덕터; 및 제2 트랜지스터의 게이트에 연결되는 제3 인덕터를 포함하고, 제1 트랜지스터의 게이트는 입력단과 연결되고 제2 트랜지스터의 드레인은 출력단과 연결되며 제1 트랜지스터의 소스는 그라운드로 연결될 수 있다.Hereinafter, a low-power high-frequency amplifier is disclosed. A low-power high-frequency amplifier according to an embodiment includes one transistor; A second transistor; A first inductor connected to a drain of the first transistor and a source of the second transistor; A second inductor coupled to a gate of the first transistor and to a source of the second transistor; And a third inductor connected to a gate of the second transistor, wherein a gate of the first transistor is connected to an input terminal, a drain of the second transistor is connected to an output terminal, and a source of the first transistor is grounded.

Description

저전력 고주파 증폭기{Low-Power High Frequency Amplifier}[0001] LOW POWER HIGH FREQUENCY AMPLIFIER [0002]

이하의 실시예는 소비 전력이 낮은 고주파 증폭기와 그 동작에 관한 것이다.
The following embodiment relates to a high-frequency amplifier with low power consumption and its operation.

스마트 단말들이 널리 사용되면서, 대용량 컨텐츠를 소비하기 위한 데이터 전송 기술의 필요성이 대두되고 있다. 근접한 단말들 사이의 대용량 데이터를 전송하기 위한 기술 중 고주파 무선 전송을 유력한 후보 중 하나로 들 수 있다. As smart terminals are widely used, there is a need for a data transmission technology for consuming a large amount of contents. Among the techniques for transmitting large capacity data between adjacent terminals, high frequency wireless transmission is one of the candidates.

스마트 단말에서 고주파로 동작하면서 저전력과 고성능을 동시에 가지도록 하는 것이 고주파 증폭기의 핵심 포인트 중 하나이다. 여기서, 고성능의 척도는 입출력의 정합 특성, 잡음 특성, 이득, 출력 전력, 선형성, 전력 소모량 등을 포함한다.It is one of the key points of the high frequency amplifier to operate at high frequencies in smart terminals and to have low power and high performance at the same time. Here, the high-performance scale includes input / output matching characteristics, noise characteristics, gain, output power, linearity, power consumption, and the like.

도 1의 일반적인 공통 소스(Common-Source, CS) 증폭기에서 멀티 스테이지(Multi-stage) 구성을 통해 높은 주파수에서 한정된 트랜스 컨덕턴스(Trans-conductance)와 인덕터(Inductor)의 Q(Quality Factor) 값을 극복하고 이득(Gain)을 높일 수 있다. 이는, 증가된 이득만큼 전류를 증가시키는 방식의 증폭기이다.In a common-source (CS) amplifier shown in FIG. 1, a multi-stage configuration overcomes the quality factor of a limited transconductance and an inductor at a high frequency And the gain can be increased. This is an amplifier that increases the current by an increased gain.

도 2는 트랜지스터를 직렬로 연결하는 구성한 공통 소스 증폭기의 구조에 대한 것이다. 공통 소스 증폭기에서 스테이지(Stage) 별로 소모하는 전류를 재사용하기 위해서 도시된 바와 같이 스테이지를 캐스코드(Cascode) 형태로 쌓아서 구성할 수 있다. 여기서, 트랜지스터 M1 및 M2 각각은 공통 소스, 공통 게이트(Common-Gate, CG)로 동작한다. 공통 게이트 구성은 입력 Cgs(게이트 소스 사이의 커패시턴스)에 의한 전압 부스팅(voltage boosting)을 얻을 수 없으므로, 추가적인 이득의 향상을 도모할 수 없다.Figure 2 illustrates the structure of a common source amplifier configured to couple transistors in series. In order to reuse the current consumed by the stages in the common source amplifier, the stages may be stacked in a cascode form. Here, each of the transistors M1 and M2 operates as a common source, a common gate (CG). The common gate configuration can not achieve voltage boosting due to the input Cgs (capacitance between the gate sources), and thus can not achieve additional gain enhancement.

이에, 도 3과 같은 공통 소스-공통 소스 구성의 중요성이 대두된다.Thus, the importance of the common source-common source configuration as shown in Fig. 3 arises.

도 3과 같이 공통 소스를 트랜지스터 M2의 소스에 연결하여 AC적인 관점에서 트랜지스터 M1 및 M2를 모두 공통 소스-공통 소스 구성으로 동작시킬 수 있다. 이때, M1에서 M2로 신호를 전달하는 방식은 커패시티브(Capacitive) 방식과 인덕티브(Inductive) 방식으로 두 가지가 존재한다. 다만, 이러한 구성에서 발생하는 문제는 고주파에서 동작 시에, 공통 소스 구성으로 인해 Cgd 귀환 인자의 영향이다. 도 2의 캐스코드 방식의 경우, M2의 연결이 소스-드레인이 때문에 입력과 출력의 격리도를 높인다.As shown in FIG. 3, a common source can be connected to the source of transistor M2 so that both transistors M1 and M2 can operate in a common source-common source configuration from an AC point of view. At this time, there are two methods of transmitting a signal from M1 to M2, namely, a capacitive method and an inductive method. However, the problem that arises in this configuration is the influence of the Cgd feedback factor due to the common source configuration, when operating at high frequencies. In the case of the cascode scheme of FIG. 2, the isolation between the input and the output is increased because the connection of M2 is the source-drain.

도 4는 공통 소스 구조에서 문제가 되는 귀환 인자를 보상하는 이반적인 방법에 관한 것이다. 증폭기에서 안정도를 낮추어 발진을 발생시키는 주된 요인인 CF 및 LF를 사용하여 공진 주파수에서 그 영향을 제거하는 방식이다.Figure 4 relates to an off-set method of compensating for the feedback factor in question in a common source structure. It is a method to remove the influence at the resonance frequency by using C F and L F which are main factors causing the oscillation by lowering the stability in the amplifier.

하지만 CF와 LF의 공진 점에서만 동작하기 때문에 동작 대역폭이 좁다. 또한 귀환 인자 CF의 크기가 작기 때문에 이를 보상하기 위한 LF는 타겟 주파수에 따라 요구되는 값의 크기가 너무 큰 문제가 존재할 수 있다. 이것은 실제 IC 제조의 입장에서는 증가된 인덕터 면적으로 인하여 경제성 감소의 측면뿐만 아니라 IC내에 인덕터를 실장하기 어려운 문제점을 야기할 수 있다.
However, the operation bandwidth is narrow because it operates only at the resonance points of C F and L F. Also, since the magnitude of the feedback factor C F is small, there may be a problem that the magnitude of the L F required to compensate for the magnitude of the required value according to the target frequency is too large. This may cause difficulties in mounting the inductor in the IC as well as in terms of economical efficiency due to the increased inductor area in the actual IC manufacturing.

실시예에 따르면, 고주파에서 동작하는 증폭기의 저전력 및 고성능 동작을 동시에 유지하는 고주파 증폭기의 구조를 제공하고자 한다. 자세하게는, 전류를 재사용하여 저전력으로 동작하면서 고주파에서 높은 이득과 높은 안정도를 가지는 증폭기의 구조를 제공하고자 한다.
According to the embodiment, it is intended to provide a structure of a high-frequency amplifier which simultaneously maintains low-power and high-performance operation of an amplifier operating at a high frequency. In detail, it is intended to provide a structure of an amplifier having high gain and high stability at high frequency while operating at low power by reusing current.

일 측에 있어서, 저전력 고주파 증폭기에 있어서, 제1 트랜지스터; 제2 트랜지스터; 상기 제1 트랜지스터의 드레인과 상기 제2 트랜지스터의 소스 사이에 연결되는 제1 인덕터; 상기 제1 트랜지스터의 게이트와 상기 제2 트랜지스터의 소스 사이에 연결되는 제2 인덕터; 및 상기 제2 트랜지스터의 게이트에 연결되는 제3 인덕터를 포함하고, 상기 제1 트랜지스터의 게이트는 입력단에 연결되고 상기 제2 트랜지스터의 드레인은 출력단에 연결되는, 저전력 고주파 증폭기가 제공될 수 있다.A low-power high-frequency amplifier according to claim 1, further comprising: a first transistor; A second transistor; A first inductor coupled between a drain of the first transistor and a source of the second transistor; A second inductor coupled between a gate of the first transistor and a source of the second transistor; And a third inductor connected to a gate of the second transistor, wherein a gate of the first transistor is connected to an input terminal and a drain of the second transistor is connected to an output terminal.

상기 제1 트랜지스터의 소스는 그라운드로 연결될 수 있다.The source of the first transistor may be coupled to ground.

상기 입력단 및 상기 출력단은 동작 주파수를 정합하기 위한 정합단을 더 포함할 수 있다.The input terminal and the output terminal may further include a matching terminal for matching the operating frequency.

상기 제2 트랜지스터의 소스와 연결되는 제1 커패시터를 더 포함할 수 있다.And a first capacitor connected to the source of the second transistor.

상기 제1 트랜지스터의 게이트와 상기 제2 인턱터 사이에 연결되는 제2 커패시터를 더 포함할 수 있다.And a second capacitor connected between the gate of the first transistor and the second inductor.

상기 제3 인덕터는, DC 바이어스에 연결될 수 있다.The third inductor may be coupled to a DC bias.

상기 제1 인덕터 및 상기 제2 인덕터는 서로 반대 방향으로 연결될 수 있다.The first inductor and the second inductor may be connected in opposite directions.

상기 제2 트랜지스터의 드레인과 연결되는 로드(Load)를 더 포함하고, 상기 로드는 드레인 전압 Vdd에 연결될 수 있다.And a load connected to a drain of the second transistor, and the load may be connected to the drain voltage V dd .

상기 제1 인덕터는 트랜스포머의 일 차측에 해당하고, 상기 제2 인덕터 및 상기 제3 인덕터는 상기 트랜스포머의 이 차측에 해당할 수 있다.The first inductor may correspond to a primary side of a transformer, and the second inductor and the third inductor may correspond to a secondary side of the transformer.

일 측에 있어서, 상기 저전력 고주파 증폭기는 상기 제2 트랜지스터의 드레인과 드레인 전압 Vdd 사이에 연결되는 제4 인덕터, 상기 드레인 전압 Vdd와 상기 제2 트랜지스터의 게이트 사이에 연결되는 제5 인덕터, 및 DC 바이어스에 연결되는 제6 인덕터를 더 포함할 수 있다. 상기 출력단은 상기 제6 인덕터에 연결될 수 있다.The low-power high-frequency amplifier includes a fourth inductor connected between the drain of the second transistor and the drain voltage Vdd, a fifth inductor connected between the drain voltage Vdd and the gate of the second transistor, and a DC bias And a sixth inductor connected to the second inductor. And the output terminal may be connected to the sixth inductor.

일 측에 있어서, 저전력 고주파 증폭기에 있어서, 제1 트랜지스터; 제2 트랜지스터; 상기 제1 트랜지스터의 드레인과 드레인 전압 Vdd사이에 연결되는 제1 인덕터; 상기 제1 트랜지스터의 게이트와 상기 드레인 전압 Vdd사이에 연결되는 제2 인덕터; 및 상기 제2 트랜지스터의 게이트와 DC 바이어스 사이에 연결되는 제3 인덕터를 포함하고, 상기 제1 트랜지스터의 게이트는 입력단에 연결되고 상기 제2 트랜지스터의 드레인은 출력단에 연결되는, 저전력 고주파 증폭기가 제공될 수 있다.A low-power high-frequency amplifier according to claim 1, further comprising: a first transistor; A second transistor; A first inductor coupled between a drain of the first transistor and a drain voltage V dd ; A second inductor coupled between the gate of the first transistor and the drain voltage V dd ; And a third inductor connected between the gate of the second transistor and the DC bias, the gate of the first transistor being connected to the input terminal and the drain of the second transistor being connected to the output terminal, .

상기 제1 트랜지스터 및 상기 제2 트랜지스터의 소스는 그라운드로 연결되고, 상기 제2 트랜지스터의 드레인은 상기 드레인 전압 Vdd에 연결될 수 있다.
The sources of the first transistor and the second transistor may be connected to ground, and the drain of the second transistor may be coupled to the drain voltage V dd .

실시예에 따르면, 고주파에서 동작하는 증폭기의 저전력 및 고성능 동작을 동시에 유지하는 고주파 증폭기의 구조를 제공할 수 있다. 자세하게는, 전류를 재사용하여 저전력으로 동작하면서 고주파에서 높은 이득과 높은 안정도를 가지는 증폭기의 구조를 제공할 수 있다.
According to the embodiment, it is possible to provide a structure of a high-frequency amplifier that simultaneously maintains low-power and high-performance operation of an amplifier operating at a high frequency. In detail, it is possible to provide a structure of an amplifier having high gain and high stability at high frequency while operating at low power by reusing current.

도 1은 일반적인 공통 소스(Common-Source, CS) 증폭기이다.
도 2는 트랜지스터를 캐스코드로 연결하는 구성한 공통 소스 증폭기이다.
도 3은 공통 소스-공통 소스 구성의 증폭기이다.
도 4는 공통 소스 구조에서 문제가 되는 귀환 인자를 보상하는 이반적인 증폭기이다.
도 5는 일실시예에 있어서, 저전력 고주파 증폭기의 구성이다.
도 6은 일실시예에 있어서, Cgd의 영향을 제거하기 위한 중화 (neutralization)를 설명하기 위한 도면이다.
도 7은 일실시예에 있어서, IC 제조 공정상의 변압기의 일례이다.
도 8은 일실시예에 있어서, 인덕터를 추가한 면적을 비교하기 위한 도면이다.
도 9는 일실시예에 있어서, 확장된 저전력 고주파 증폭기의 구성이다.
도 10은 일실시예에 있어서, 낮은 전원 전압에 의한 출력 제한을 해결하기 위한 증폭기의 일례이다.
도 11은 일실시예에 있어서, 도 10의 일례의 증폭기를 도 9와 같은 방법으로 확장한 증폭기의 구성이다.1 is a general common-source (CS) amplifier.
Figure 2 is a common source amplifier configured to couple transistors with a cascode.
Figure 3 is an amplifier in a common source-common source configuration.
Figure 4 is a transient amplifier that compensates for the feedback factor in question in a common source structure.
5 is a configuration of a low-power high-frequency amplifier in one embodiment.
6 is a diagram for explaining neutralization for eliminating the influence of Cgd in one embodiment.
Figure 7 is an example of a transformer in an IC manufacturing process, in one embodiment.
Fig. 8 is a diagram for comparing the areas where the inductors are added, in one embodiment.
9 is a configuration of an extended low-power high-frequency amplifier in one embodiment.
10 is an example of an amplifier for solving an output limitation due to a low power supply voltage in one embodiment.
FIG. 11 shows a configuration of an amplifier in an embodiment, which is an amplifier of FIG. 10 extended by the method shown in FIG.

이하, 본 발명의 실시예에 대해서 첨부된 도면을 참조하여 자세히 설명하도록 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

실시예에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 실시예를 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terms used in the examples are used only to illustrate specific embodiments and are not intended to limit the embodiments. The singular expressions include plural expressions unless the context clearly dictates otherwise. In this specification, the terms "comprises" or "having" and the like refer to the presence of stated features, integers, steps, operations, elements, components, or combinations thereof, But do not preclude the presence or addition of one or more other features, integers, steps, operations, elements, components, or combinations thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this embodiment belongs. Terms such as those defined in commonly used dictionaries are to be interpreted as having a meaning consistent with the contextual meaning of the related art and are to be interpreted as either ideal or overly formal in the sense of the present application Do not.

또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 실시예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 실시예의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
In the following description of the present invention with reference to the accompanying drawings, the same components are denoted by the same reference numerals regardless of the reference numerals, and redundant explanations thereof will be omitted. In the following description of the embodiments, a detailed description of related arts will be omitted if it is determined that the gist of the embodiments may be unnecessarily blurred.

도 5는 일실시예에 있어서, 저전력 고주파 증폭기의 구성이다. 도 5의 증폭기에서 DC 바이어스의 입력은 생략된다.5 is a configuration of a low-power high-frequency amplifier in one embodiment. The input of the DC bias in the amplifier of Fig. 5 is omitted.

도시된 바와 같이 증폭기는 2개의 트랜지스터 M1 및 M2를 포함하고, 트랜지스터 M1의 드레인과 트랜지스터 M2의 소스에 연결되는 인덕터 Lp, 트랜지스터 M1의 게이트와 트랜지스터 M2의 소스에 연결되는 인덕터 Ls1, 트랜지스터 M2의 게이트에 연결되는 인덕터 Ls2를 포함하여 구성될 수 있다.As shown amplifiers of the two transistors M1 and include the M2, and an inductor coupled to the source of the transistor M1 of the drain of the transistor M2 Lp, the inductor connected to the source of the transistor M1 of the gate and the transistor M2 L s1, transistor M2 And an inductor L s2 connected to the gate.

실시예에서, 트랜지스터 M1의 게이트와 인턱터 Ls1 사이를 연결하는 커패시터 Cf와 트랜지스터 M2의 드레인과 연결되는 로드(Load)를 포함하여 구성될 수 있다. 또한, 인덕터 Ls2는 DC 바이어스에 연결되고, 로드는 드레인 전압 Vdd와 연결될 수 있다.In an embodiment, it can comprise a load (Load) coupled to the drain of the capacitor Cf and the transistor M2 coupled between the transistor M1 and the gate inductor L s1. In addition, the inductor L s2 may be connected to the DC bias, and the load may be coupled to the drain voltage V dd .

저전력 동작 및 고주파에서 고성능을 유지하기 위해서 전류를 재사용하는 방식을 사용할 때, 공통 소스-공통 소스 구성을 이용할 수 있다.When using a scheme that reuses current to maintain high performance at low power operation and high frequency, a common source-common source configuration can be used.

이러한 공통 소스-공통 소스 구성을 제공하기 위해, 트랜지스터 M2의 드레인에 커패시터 Cc를 연결할 수 있다. AC 해석으로 바라볼 때, 트랜지스터 M2의 소스가 그라운드(Gnd)로 동작할 수 있다. 그러면, 트랜지스터 M1에 의해 구성되는 공통 소스와 트랜지스터 M2에 의해 구성되는 공통 소스가 연결되어 공통 소스-공통 소스 구성을 이룰 수 있다.To provide this common source-common source configuration, a capacitor Cc may be connected to the drain of transistor M2. In view of the AC analysis, the source of transistor M2 can operate as ground (Gnd). Then, a common source constituted by the transistor M1 and a common source constituted by the transistor M2 may be connected to form a common source-common source configuration.

실시예에서, 공통 소스-공통 소스 구성에 있어서, 트랜지스터 M1에서 트랜지스터 M2로 신호를 전달하기 위해서 트랜스포머를 사용할 수 있다. 인덕터 Lp 및 인덕터 Ls1을 이용한 마그네틱 커플링에 의해서 트랜지스터 M1의 신호가 트랜지스터 M2로 전달될 수 있다. 트랜지스터 M1의 드레인과 트랜지스터 M2의 소스에 연결된 인덕터 Lp는 1차측이고, 트랜지스터 M1의 게이트에 연결된 인덕터 Ls2는 2차측에 해당할 수 있다. 인덕터 Lp와 인덕터 Ls2는 도시된 바와 같이 서로 전압이 반대 방향으로 연결될 수 있다.In an embodiment, in a common source-common source configuration, a transformer may be used to transfer a signal from transistor M1 to transistor M2. By the magnetic coupling with the inductor Lp, and the inductor L of the transistor s1 is a signal M1 can be delivered to the transistor M2. The inductor Lp is connected to the source of the transistor M1 and the drain of the transistor M2 is the primary side, the inductor L s2 is connected to the gate of the transistor M1 may correspond to the secondary side. The inductor Lp and the inductor L s2 may be connected in opposite directions to each other as shown.

고주파 증폭기로서 동작을 하기 때문에 입력단과 출력단에 각각 동작 주파수를 정합하기 위한 정합 단(Matching)이 구비될 수 있다.Since it operates as a high-frequency amplifier, a matching stage may be provided for matching the operating frequency to the input terminal and the output terminal, respectively.

고주파로 동작하는 증폭기의 경우, 트랜지스터의 드레인과 게이트 사이의 기생 커패시턴스(Cgd)에 의해서 성능이 현저하게 저하될 수 있다.In the case of an amplifier operating at a high frequency, performance may be remarkably deteriorated by the parasitic capacitance Cgd between the drain and the gate of the transistor.

기생 커패시턴스 Cgd는 동작 주파수가 높아짐에 따라 트랜지스터의 드레인과 게이트를 직접적으로 연결하는 통로가 되는데, 이때 트랜지스터의 게이트-소스 사이의 신호에 의해 증폭된 드레인의 전류와는 서로 반대의 위상을 가지게 되고, 이것은 증폭기의 이득을 낮추는 결과가 된다.As the operating frequency increases, the parasitic capacitance Cgd becomes a path for directly connecting the drain and the gate of the transistor. At this time, the parasitic capacitance Cgd has a phase opposite to that of the drain current amplified by the signal between the gate and the source of the transistor, This results in lowering the gain of the amplifier.

기생 커패시턴스 Cgd의 연결 통로로 인하여 입력단과 출력단의 격리도가 낮아질 수 있다. 이는 정귀환 고리를 형성하여 증폭기의 안정도를 낮추고 발진을 일으킬 수 있는데, 도 6의 고주파 증폭기는 이러한 전류를 재사용하여 저전력으로 동작하는 고주파 증폭기 회로에서 Cgd의 영향을 최소화 시켜 고성능을 가지게 할 수 있다.
The isolation between the input and output stages may be lowered due to the connection path of the parasitic capacitance Cgd. This can reduce the stability of the amplifier and cause oscillation by forming a positive feedback loop. In the high frequency amplifier of FIG. 6, the influence of Cgd can be minimized and high performance can be obtained in a high frequency amplifier circuit operating at low power by reusing such a current.

도 6은 일실시예에 있어서, Cgd의 영향을 제거하기 위한 중화 (neutralization)를 설명하기 위한 도면이다.6 is a diagram for explaining neutralization for eliminating the influence of Cgd in one embodiment.

인덕터 Lp와 인덕터 Ls1의 방향을 서로 반대로 연결함으로 해서 Lp-Ls1으로 구성된 트랜스포머에 의하여 유도되는 if의 방향이 그림과 같이 igd와 서로 반대 방향을 가질 수 있다. 여기서, 인덕터 Lp 값, 인덕터 Ls1 값, 커플링 계수(coupling coefficient) k(Lp-Ls1)을 조절하여 if와 igd의 크기를 같게 하고 Cf의 크기를 Cgd와 같게 하면 중화(neutralization)의 효과를 얻을 수 있다. 트랜지스터 M1의 게이트에서 if와 igd는 서로 상쇄하여 밀러 효과(miller effect)는 없어질 수 있다.By connecting the inductor Lp and the inductor L s1 in opposite directions, the direction of i f induced by the transformer composed of Lp-L s1 can be opposite to that of i gd as shown in the figure. Here, by controlling the inductor Lp value, inductors Ls1 value, the coupling coefficients (coupling coefficient) k (Lp- L s1) equal to the size of the i f and i gd and the size of the C f equal to the Cgd neutralization (neutralization) Can be obtained. At the gate of transistor M1, i f and i gd cancel each other and the miller effect can be eliminated.

본 발명의 실시예에서, 이러한 neutralization 효과를 트랜스포머 기반의 전류를 재사용하는 공통 소스-공통 소스 구조에 적용함으로써 추가적인 전력의 소모 없이 이득을 증가시키고 안정도를 높일 수 있다.In an embodiment of the present invention, this neutralization effect can be applied to a common source-common source structure that reuses transformer-based currents to increase gain and increase stability without consuming additional power.

또한, 실제 공정 시, 트랜지스터 M1 및 트랜지스터 M2 사이의 신호 전달을 위하여 구성된 Lp-Ls2 트랜스포머와 거의 같은 수준의 면적을 차지하는데, 이는 나선(spiral) 형태의 인덕터나 전송 선로(transmission line) 형태의 인덕터를 1차 측과 2차 측의 커플링 요소(coupling element)로 적층하여 구성하거나 서로 사이에 끼어 넣어 구성할 수 있기 때문이다.
Also, in the actual process, it occupies almost the same area as the Lp-L s2 transformer configured for signal transmission between the transistor M1 and the transistor M2, which is a spiral type inductor or a transmission line type This is because the inductors can be formed by laminating the inductor with a coupling element on the primary side and a secondary side or by sandwiching the inductor between them.

도 7은 일실시예에 있어서, IC 제조 공정상의 변압기의 일례이다. 도 7은 위에서 바라본 변압기와 그 변압기의 단면을 표현하고 있다.Figure 7 is an example of a transformer in an IC manufacturing process, in one embodiment. Figure 7 shows a section of the transformer and its transformer as viewed from above.

실제 IC 공정에서는 금속 라인을 꼬아서 평면의(planar) 인덕터를 구현할 수 이따. 따라서, 인덕터를 같은 레이어에서 옆으로 혹은 다른 레이어로 위, 아래에 배치하여 서로 간에 발생하는 상호 인덕턴스를 이용함으로써 변압기를 구성할 수 있다.In a real IC process, a metal line can be twisted to form a planar inductor. Therefore, a transformer can be constructed by arranging the inductors in the same layer laterally or in different layers up and down, using the mutual inductance generated between the inductors.

도 7에서는 Lp, Ls1은 같은 레이어에 배치하여 엣지 사이드(edge side) 커플링을 이용하고 Lp, Ls2는 다른 레이어에 배치하여 브로드사이드(broad side) 커플링을 이용할 수 있다.In FIG. 7, Lp and Ls1 may be placed on the same layer to use edge side coupling and Lp and Ls2 may be placed on different layers to use broad side coupling.

Ls1과 Ls2는 위에서 언급한 edge side, broad side 커플링을 배제하는 배치를 통하여 그 영향을 최소화할 수 있다.
L s1 and L s2 can minimize their effects through placement that excludes the edge side, broad side coupling mentioned above.

도 8은 일실시예에 있어서, 인덕터를 추가한 면적을 비교하기 위한 도면이다.Fig. 8 is a diagram for comparing the areas where the inductors are added, in one embodiment.

실시예에 따른 도 8은 중화(neutralization)를 위해 인덕터를 추가한 형태를 도시하고 있다. 도시된 바와 같이, 인덕터를 추가하였을 때, 트랜스포머 면적의 증가가 없이 거의 동일한 면적을 보임을 확인할 수 있다.
FIG. 8 according to an embodiment shows a form in which an inductor is added for neutralization. As can be seen, when the inductor is added, it can be confirmed that almost the same area is observed without increasing the transformer area.

도 9는 일실시예에 있어서, 확장된 저전력 고주파 증폭기의 구성이다.9 is a configuration of an extended low-power high-frequency amplifier in one embodiment.

실시예에서, 도 5를 통해 개시된 저전력 고주파 증폭기의 구성을 확장한 형태의 고주파 증폭기의 일례를 나타내고 있다. 전류를 재사용하면서 neutralization 개념을 적용한 도 5의 저전력 고주파 증폭기를 하나의 셀의 개념으로 접근하면, 복수 개의 셀을 반복하면서 쌓는 형태가 제공될 수 있다.In the embodiment, there is shown an example of a high-frequency amplifier in which the configuration of the low-power high-frequency amplifier disclosed in FIG. 5 is extended. When the low-power high-frequency amplifier of FIG. 5 applying the neutralization concept while approaching the concept of a single cell while reusing the current is used, a form in which a plurality of cells are repeatedly stacked can be provided.

이러한 형태를 통해 쌓은 셀의 개수만큼 전류를 재사용할 수 있으며, 각각을 공통 소스로 유지하면서도 neutralization을 적용할 수 있다.With this form, currents can be reused as many as the number of cells stacked, and neutralization can be applied while maintaining each as a common source.

다만, 전원 전압이 한정되어 있으므로, 각각의 증폭 모드를 유지하는 적정 바이어스를 유지하기 위하여, 증폭기를 확장하는 정도는 제한될 수 있다.
However, since the power supply voltage is limited, the degree of expansion of the amplifier may be limited in order to maintain a proper bias for maintaining each amplification mode.

도 10은 일실시예에 있어서, 낮은 전원 전압에 의한 출력 제한을 해결하기 위한 증폭기의 일례이다.10 is an example of an amplifier for solving an output limitation due to a low power supply voltage in one embodiment.

도 5의 저전력 고주파 증폭기는 낮은 전원 전압을 가지므로 출력 제한을 가질 수 있는데, 도 10의 저전력 고주파 증폭기는 이를 해결하기 위한 것이다.The low power high frequency amplifier of FIG. 5 has a low power supply voltage and therefore may have an output limitation. The low power high frequency amplifier of FIG. 10 is intended to solve this problem.

실시예에서, 트랜지스터 M1 및 M2를 포함하고, 트랜지스터 M1의 드레인과 드레인 전압 Vdd에 연결되는 인덕터 Lp, 트랜지스터 M1의 게이트와 드레인 전압 Vdd에 연결되는 인덕터 Ls1, 트랜지스터 M2의 게이트와 DC 바이어스 사이에 연결되는 인덕터 Ls2를 포함할 수 있다.In the exemplary embodiment, includes a transistor M1 and M2, the inductor connected to the drain and the drain voltage V dd of the transistor M1 Lp, the inductor connected to the gate and the drain voltage V dd of the transistor M1 L s1, transistor M2 gate and a DC bias of Lt; RTI ID = 0.0 > L s2 . ≪ / RTI >

트랜지스터 M1의 게이트는 입력단과 연결되고 트랜지스터 M2의 드레인은 출력단과 연결될 수 있고, 입력단과 출력단은 동작 주파수를 정합하기 위한 정합단을 각각 포함할 수 있다.The gate of the transistor M1 may be connected to the input terminal, the drain of the transistor M2 may be connected to the output terminal, and the input terminal and the output terminal may each include a matching terminal for matching the operating frequency.

트랜지스터 M1 및 트랜지스터 M2의 소스는 그라운드로 연결되고, 트랜지스터 M2의 드레인은 드레인 전압 Vdd에 연결될 수 있다.The sources of the transistors M1 and M2 are connected to ground, and the drain of the transistor M2 can be connected to the drain voltage V dd .

실시예에서, 트랜지스터 M1에서 트랜지스터 M2로 신호를 전달하기 위해서 트랜스포머를 사용할 수 있다. 인덕터 Lp 및 인덕터 Ls1을 이용한 마그네틱 커플링에 의해서 트랜지스터 M1의 신호가 트랜지스터 M2로 전달될 수 있다.In an embodiment, a transformer may be used to transfer the signal from transistor M1 to transistor M2. By the magnetic coupling with the inductor Lp, and the inductor L of the transistor s1 is a signal M1 can be delivered to the transistor M2.

트랜지스터 M1 및 M2는 도 5와는 달리 전류 패스를 공유하지 않는 구조이며, 전류를 재사용하지 않는다. 따라서, 전력의 소모는 증가하지만, Lp-Ls1-Ls2 로 구성된 정합 회로로서 동작할 수 있다. 여기서, neutralization의 기능을 할 수 있고, 동시에 면적의 증가 없이 정합을 할 수 있다.
Unlike FIG. 5, transistors M1 and M2 have a structure that does not share a current path, and do not reuse current. Thus, the consumption of electric power is increased, however, it may operate as a matching circuit consisting of Lp-L -L s1 s2. Here, the neutralization function can be performed, and at the same time, matching can be performed without increasing the area.

도 11은 일실시예에 있어서, 도 10의 일례의 증폭기를 도 9와 같은 방법으로 확장한 증폭기의 구성이다.FIG. 11 shows a configuration of an amplifier in an embodiment, which is an amplifier of FIG. 10 extended by the method shown in FIG.

실시예에서, 도시된 바와 같이 3개의 단으로 공통 소스-공통 소스 구성을 할 때에, 1단 및 2단은 전류를 재사용하면서 neutralization을 적용하는 도 10의 실시예와 같이 저전력 고성능을 구현하고, 3단은 출력 전압의 스윙을 확보하기 위해 neutralization만을 적용하는 도 10의 실시예를 사용할 수 있다.In an embodiment, when performing a common source-common source configuration with three stages as shown, the first stage and the second stage implement low power high performance as in the embodiment of FIG. 10 applying neutralization while re- The stage can use the embodiment of FIG. 10 to apply only neutralization to ensure a swing of the output voltage.

실시예에 따른 고주파에서 동작하는 증폭기의 저전력 및 고성능 동작을 동시에 유지하는 고주파 증폭기의 구조를 제공할 수 있다. 전류를 재사용하여 저전력으로 동작하면서 고주파에서 높은 이득을 가지는 증폭기의 구조를 제공할 수 있다.
It is possible to provide a structure of a high frequency amplifier that simultaneously maintains low power and high performance operation of an amplifier operating at a high frequency according to the embodiment. It is possible to provide a structure of an amplifier having a high gain at a high frequency while operating at a low power by reusing a current.

이상에서 설명된 실시예들은 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치, 방법 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPGA(field programmable gate array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.The embodiments described above may be implemented in hardware components, software components, and / or a combination of hardware components and software components. For example, the devices, methods, and components described in the embodiments may be implemented within a computer system, such as, for example, a processor, a controller, an arithmetic logic unit (ALU), a digital signal processor, such as an array, a programmable logic unit (PLU), a microprocessor, or any other device capable of executing and responding to instructions. The processing device may execute an operating system (OS) and one or more software applications running on the operating system. The processing device may also access, store, manipulate, process, and generate data in response to execution of the software. For ease of understanding, the processing apparatus may be described as being used singly, but those skilled in the art will recognize that the processing apparatus may have a plurality of processing elements and / As shown in FIG. For example, the processing unit may comprise a plurality of processors or one processor and one controller. Other processing configurations are also possible, such as a parallel processor.

소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.The software may include a computer program, code, instructions, or a combination of one or more of the foregoing, and may be configured to configure the processing device to operate as desired or to process it collectively or collectively Device can be commanded. The software and / or data may be in the form of any type of machine, component, physical device, virtual equipment, computer storage media, or device , Or may be permanently or temporarily embodied in a transmitted signal wave. The software may be distributed over a networked computer system and stored or executed in a distributed manner. The software and data may be stored on one or more computer readable recording media.

실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.The method according to an embodiment may be implemented in the form of a program command that can be executed through various computer means and recorded in a computer-readable medium. The computer-readable medium may include program instructions, data files, data structures, and the like, alone or in combination. The program instructions to be recorded on the medium may be those specially designed and configured for the embodiments or may be available to those skilled in the art of computer software. Examples of computer-readable media include magnetic media such as hard disks, floppy disks and magnetic tape; optical media such as CD-ROMs and DVDs; magnetic media such as floppy disks; Magneto-optical media, and hardware devices specifically configured to store and execute program instructions such as ROM, RAM, flash memory, and the like. Examples of program instructions include machine language code such as those produced by a compiler, as well as high-level language code that can be executed by a computer using an interpreter or the like. The hardware devices described above may be configured to operate as one or more software modules to perform the operations of the embodiments, and vice versa.

이상과 같이 비록 한정된 도면에 의해 실시예들이 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다. 그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.
Although the preferred embodiments of the present invention have been disclosed for illustrative purposes, those skilled in the art will appreciate that various modifications, additions and substitutions are possible, without departing from the scope and spirit of the invention as disclosed in the accompanying claims. For example, it is to be understood that the techniques described may be performed in a different order than the described methods, and / or that components of the described systems, structures, devices, circuits, Lt; / RTI > or equivalents, even if it is replaced or replaced. Therefore, other implementations, other embodiments, and equivalents to the claims are also within the scope of the following claims.

Claims (13)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 저전력 고주파 증폭기에 있어서,
제1 트랜지스터;
제2 트랜지스터;
상기 제1 트랜지스터의 드레인과 드레인 전압 단자 사이에 연결되는 제1 인덕터;
상기 제1 트랜지스터의 게이트와 상기 드레인 전압 단자 사이에 연결되는 제2 인덕터; 및
상기 제2 트랜지스터의 게이트와 DC 바이어스 사이에 연결되는 제3 인덕터
를 포함하고,
상기 제1 트랜지스터의 게이트는 입력단에 연결되고 상기 제2 트랜지스터의 드레인은 출력단에 연결되고,
상기 제1 인덕터 및 상기 제3 인덕터를 이용한 마그네틱 커플링을 이용하여 상기 제1 트랜지스터의 신호를 상기 제2 트랜지스터로 전달하는,
저전력 고주파 증폭기.
In a low-power high-frequency amplifier,
A first transistor;
A second transistor;
A first inductor connected between a drain and a drain voltage terminal of the first transistor;
A second inductor connected between the gate of the first transistor and the drain voltage terminal; And
A third inductor coupled between the gate of the second transistor and a DC bias,
Lt; / RTI >
A gate of the first transistor is connected to an input terminal, a drain of the second transistor is connected to an output terminal,
Wherein the first transistor and the second inductor are connected to each other through a second inductor and a third inductor,
Low power high frequency amplifier.
제9항에 있어서,
상기 입력단 및 상기 출력단은 동작 주파수를 정합하기 위한 정합단을 포함하는,
저전력 고주파 증폭기.
10. The method of claim 9,
Wherein the input stage and the output stage include a matching stage for matching an operating frequency,
Low power high frequency amplifier.
제9항에 있어서,
상기 제1 인덕터 및 상기 제2 인덕터에 흐르는 유도 전류의 방향이 상기 제1 트랜지스터의 드레인 전압 단자 노드를 기준으로 서로 반대 방향인,
저전력 고주파 증폭기.
10. The method of claim 9,
Wherein a direction of an induced current flowing in the first inductor and the second inductor is opposite to a direction of a drain voltage terminal node of the first transistor,
Low power high frequency amplifier.
제9항에 있어서,
상기 제2 트랜지스터의 드레인과 상기 드레인 전압 단자를 연결하는 로드(Load)를 더 포함하는,
저전력 고주파 증폭기.10. The method of claim 9,
And a load connecting the drain of the second transistor and the drain voltage terminal.
Low power high frequency amplifier. 삭제delete
KR1020160047332A 2016-04-19 2016-04-19 Low-Power High Frequency Amplifier KR101899922B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160047332A KR101899922B1 (en) 2016-04-19 2016-04-19 Low-Power High Frequency Amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160047332A KR101899922B1 (en) 2016-04-19 2016-04-19 Low-Power High Frequency Amplifier

Publications (2)

Publication Number Publication Date
KR20170119387A KR20170119387A (en) 2017-10-27
KR101899922B1 true KR101899922B1 (en) 2018-09-18

Family

ID=60300347

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160047332A KR101899922B1 (en) 2016-04-19 2016-04-19 Low-Power High Frequency Amplifier

Country Status (1)

Country Link
KR (1) KR101899922B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9929704B2 (en) * 2015-12-14 2018-03-27 Qualcomm Incorporated Class E2 amplifier
KR102657358B1 (en) * 2019-02-15 2024-04-15 한국전자통신연구원 Amplifier for reusing current using transformer and therefor method
US11979117B2 (en) * 2019-03-25 2024-05-07 Mitsubishi Electric Corporation High frequency semiconductor amplifier
US11599132B2 (en) * 2021-02-26 2023-03-07 Nuvoton Technology Corporation Method and apparatus for reducing power-up overstress of capacitor-less regulating circuits

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A. Wang 외, "A Transformer Neutralization Based 60GHz LNA in 65 nm LP CMOS with 22dB Gain and 5.5dB NF," 2013 IEEE International Symposium on Circuits and Systems(ISCAS), pp. 1111-1114, 2013. 05.*

Also Published As

Publication number Publication date
KR20170119387A (en) 2017-10-27

Similar Documents

Publication Publication Date Title
KR101899922B1 (en) Low-Power High Frequency Amplifier
US9035713B2 (en) Conductor winding and inductors arranged to form a balun having a figure eight shape
KR101079515B1 (en) System and method for cascode switching power amplifiers
US8093950B2 (en) Power amplifier having transformer
US10079579B2 (en) Circuit for amplifying radio signal using high frequency
KR101326442B1 (en) Low noise amplifier
JP2008011526A (en) Power amplifier
EP2306639B1 (en) Amplifier circuit and communication device
JP5874456B2 (en) Amplifier and amplification method
TWI655842B (en) Fully depleted silicon on insulator power amplifier
CN114826175A (en) Power amplifying circuit
KR20060079050A (en) Fully integrated efficiency enhanced small form factor cmos power amplifier
KR20190109042A (en) Apparatus of signal source
US9356564B1 (en) Broadband linear amplifier architecture by combining two distributed amplifiers
Guo et al. 54 GHz CMOS LNAs with 3.6 dB NF and 28.2 dB gain using transformer feedback Gm-boosting technique
Liou et al. A wideband LNA design for Ku-Band applications
Rafati et al. A gm-boosted highly linear fully differential 3–5 GHz UWB LNA employing noise and distortion canceling technique
WO2015031199A1 (en) Combination nmos/pmos power amplifier
WO2021240784A1 (en) Amplification circuit
US11190165B1 (en) Wideband low power active isolator
Park et al. Study of stability problems due to undesired coupling of a RF power amplifier using a distributed active transformer
US9755590B2 (en) Circuits for low noise amplifiers
Sayginer et al. A systematic design of 1.5–9 GHz high power–high efficiency two‐stage GaAs PHEMT power amplifier
Hwang et al. Investigation of the power transistor size related to the efficiency of switching‐mode RF CMOS power amplifier
CN109004907B (en) Configurable radio frequency power amplifier

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant