KR101894405B1

KR101894405B1 - 글라스 및 전광판용 통합 컨트롤 장치

Info

Publication number: KR101894405B1
Application number: KR1020170166664A
Authority: KR
Inventors: 남기혁
Original assignee: 주식회사 리카홀딩스
Priority date: 2017-12-06
Filing date: 2017-12-06
Publication date: 2018-09-04

Abstract

본 발명은 글라스 및 전광판용 통합 컨트롤 장치에 관한 것으로, 특히 통합 컨트롤 장치를 통해 여러 듀티비를 갖는 모델의 글라스 및 전광판을 컨트롤할 수 있는 글라스 및 전광판용 통합 컨트롤 장치에 관한 것이다.
또한, 본 발명은 글라스 및 전광판의 전체 화면 중 일부 영역에서만 LED(픽셀)가 턴-온되고 있는 도중에 그 나머지 영역을 통해 유리 패널의 후방이 투시되는 것을 방지할 수 있는 글라스 및 전광판용 통합 컨트롤 장치에 관한 것이다.

Description

글라스 및 전광판용 통합 컨트롤 장치{Intergrated control apparatus for glass LED display board}

본 발명은 글라스 및 전광판용 통합 컨트롤 장치에 관한 것으로, 보다 구체적으로는 통합 컨트롤 장치를 통해 여러 듀티비를 갖는 모델의 글라스 및 전광판을 컨트롤할 수 있는 글라스 및 전광판용 통합 컨트롤 장치에 관한 것이다.

또한, 본 발명은 글라스 및 전광판의 전체 화면 중 일부 영역에서만 LED(픽셀)가 턴-온되고 있는 도중에 그 나머지 영역을 통해 유리 패널의 후방이 투시되는 것을 방지할 수 있는 글라스 및 전광판용 통합 컨트롤 장치에 관한 것이다.

전광판 또는 전광 게시판은 각종의 정보를 정지 또는 동영상의 상태로 표시하기 위한 전자응용 시스템이다. 이러한 전광판은 광고상업용, 경기장용, 멀티비전용, 교통신호용, 정보 및 메시지용으로 널리 사용되고 있고, 적용되는 용도나 대상 또는 위치에 따라 그 크기 및 적용 시스템이 각각 달라질 수 있다.

즉, 광고상업용은 실내 또는 실외에 사용되거나 컬러 또는 듀얼 컬러용이 주로 사용되고, 경기장용은 메인 스타디움이나 경마장, 축구장, 야구장 또는 수영장 등에 적용되며, 멀티비전용은 회의장, 소극장, 경마중계 또는 차량탑재용 등에 사용되고, 교통신호용은 승강장, 개찰구, 대합실 및 통로 등을 갖는 철도용이나 시내도로, 고속도로 또는 유도램프 등이 포함된 도로용에 사용된다.

또한, 주가시세판이나 주식상황판 등의 증권시장용, 도착이나 출발을 알리는 공항용, 환경오염상태를 나타내는 환경정보용, 생산현황 등을 나타내는 공장용, 사무실용 또는 전광시계용이나 언론매체로부터 최신뉴스나 정부나 지자체의 홍보 및 정보전달에 사용되는 정보 및 메시지용 등이 있다.

또한, 이러한 전광판은 각종 이벤트용으로 트럭이나 컨테이너 등에 탑재할 수 있는 이동형과, 쇼나 멀티큐브의 대체로 사용할 수 있는 블록형으로 대별할 수 있다.

현재 대부분의 전자 응용 표시 시스템 회사들은 고해상도 LED 표시장치나 PDP, LCD 표시 장치를 구현할 때는 산업용 컴퓨터나 임베디드를 사용하고, 소형의 저해상도 LED 표시장치를 구현할 때는 마이컴 보드를 이용하여 구현하고 있다.

산업용 컴퓨터를 사용하여 LED 표시장치를 구현하는 경우에는 컴퓨터의 VGA 카드나 DVI 카드에서 신호를 이용하기 때문에 영상 변환 장치를 거쳐서 디지털 신호로 변환한 후 LED 신호로 변환하는 방식을 사용하고 있다.

따라서, VGA 신호 또는 DVI 신호를 디지털 신호로 변환하는 과정에서 화질의 손상이 발생하고, 영상 변환 장치를 통해 LED 신호로 변환하는 과정에서 화질이 변질되고 시스템이 복잡해지며 시스템이 커지고 비용이 증가되는 문제점이 발생된다.

뿐만 아니라, 전광판을 제작 및 설치하면서 각 모델별 다른 듀티(Static Duty, 1/2 Duty, 1/4 Duty, 1/8 Duty, 1/16 Duty 등)를 위한 개별적인 보드를 생산해야 하므로 이에 대한 호환성에 따른 비용이 증가되는 문제점도 발생되고 있다.

또한, 글라스 및 전광판은 영상 데이터에 따라 각 픽셀을 구성하는 R/G/B LED를 선택적으로 점등(턴-온)시키는데, 이때 화면이 표시되는 영역 이외의 영역은 LED가 소등(턴-오프)되어 있으므로 유리 패널이 그대로 노출된다.

따라서, 유리 패널의 후방에 설치된 LED 바(LED Bar)나 부속품을 비롯하여 유리 패널 후방의 각종 물체나 사람이 전방으로 투시되기 때문에 화면을 보는 몰입도가 떨어지는 문제가 있다.

한국특허출원 제10-2006-0100927호 한국특허출원 제10-2008-0101611호 한국공개특허 제10-2014-0118478호

본 발명은 전술한 바와 같은 문제점을 해결하기 위한 것으로, 통합 컨트롤 장치를 통해 여러 듀티비를 갖는 모델의 글라스 및 전광판을 컨트롤할 수 있는 글라스 및 전광판용 통합 컨트롤 장치를 제공하고자 한다.

또한, 본 발명은 글라스 및 전광판의 전체 화면 중 일부 영역에서만 LED(픽셀)가 턴-온되고 있는 중에 그 나머지 영역을 통해 유리 패널의 후방이 투시되는 것을 방지할 수 있는 글라스 및 전광판용 통합 컨트롤 장치를 제공하고자 한다.

이를 위해, 본 발명에 따른 글라스 및 전광판용 통합 컨트롤 장치는, DVI CH를 통해 컴퓨터의 DVI 데이터를 입력받은 뒤, 입력받은 데이터를 RGB 신호로 변환을 하는 DVI Receiver; 및 변환된 데이터를 DDR SDRAM1에 저장하는 FPGA Device; 를 포함하며, 상기 FPGA Device는 여러 듀티(Static Duty, 1/2 Duty, 1/4 Duty, 1/8 Duty, 1/16 Duty 등)를 하나의 보드로 설정할 수 있도록 하기 위해 전체 듀티를 FPGA Device 안에 코딩을 하여 선택할 수 있도록 하는 것을 특징으로 한다.

이때, 상기 DVI Receiver는, DVI 입력데이터인 Red data, Green data, Blue data, Clock data를 국제규격인 TMDS 신호로 입력받은 뒤, Pair 신호로 입력된 경우 영상값인 RGB형태로 24 Bit 출력을 수행하는 것이 바람직하다.

또한, 상기 FPGA Device(120)는, V-Sync, H-Sync, Data Enable, Clock 신호를 입력받아서 처리하며, RGB 데이터를 선택된 감마값으로 변환하여 상기 DDR SDRAM1에 저장을 하고, 저장된 데이터를 한 프레임 뒤에 읽어서 출력에 시프트로 출력을 해 주는 것이 바람직하다.

또한, 본 발명은 글라스 및 전광판에 표출되는 영상 데이터를 신호처리하여, 화면의 각 픽셀별로 영상 데이터 값을 분석하는 영상 데이터 분석부와; 상기 영상 데이터 분석부에 의해 분석된 영상 데이터값들 중 상기 픽셀을 구성하는 LED들 중 소등이 이루어지는 널 픽셀(null pixel)에 대한 영상 데이터를 추출하는 널 픽셀 추출부; 및 상기 영상 데이터와 별개로 상기 널 픽셀을 점등시키는 활성 데이터를 생성하여 LED 모듈을 제어하기 위한 드라이버로 전송하는 널 픽셀 활성화부;를 포함하여, 상기 글라스 및 전광판의 화면을 구성하는 전체 픽셀 중 일부는 상기 영상 데이터에 의해 구동되고, 나머지는 상기 활성 데이터에 의해 구동되어 상기 글라스 및 전광판이 불투명하게 보이는 것이 바람직하다.

또한, 상기 영상 데이터에 의해 화면 구동 중 상기 널 픽셀을 점등시키는 활성 데이터에 부가 정보를 제공하는 모드 저장부를 더 포함하되, 상기 모드 저장부는 상기 활성 데이터에 부가되도록 LED의 발광 색상, 디밍(dimming) 및 휘도 중 어느 하나 이상의 제어정보를 제공하는 것이 바람직하다.

이상과 같은 본 발명은 통합 컨트롤 장치를 통해 여러 듀티비를 갖는 모델의 글라스 및 전광판을 컨트롤할 수 있게 한다. 또한, 본 발명은 글라스 및 전광판의 전체 화면 중 일부 영역에서만 LED(픽셀)가 턴-온되고 있는 중에 그 나머지 영역을 통해 유리 패널의 후방이 투시되는 것을 방지한다.

도 1은 본 발명에 따른 글라스 및 전광판용 통합 컨트롤 장치를 나타낸 구성도이다.
도 2는 도 1에서의 FPGA Device의 내부에서 수행되는 듀티 컨트롤 방법을 나타내는 도면이다.
도 3은 도 1의 DVI Receiver에 대한 DVI Receiver Input Description을 설명하기 위한 회로도이다.
도 4는 도 1에서의 MCU에 해당하는 ARM9 Core(MCU) Description을 설명하기 위한 회로도이다.
도 5는 일반적인 LED Module 반도체에 대한 타이밍도이다.
도 6은 본 발명에서 DVI를 이용한 듀티 컨트롤러의 타이밍도이다.
도 7은 본 발명에 따른 글라스 및 전광판용 통합 컨트롤 장치의 널 픽셀 컨트롤 모듈을 나타내 도이다.
도 8은 상기 도 7에 의해 구현되는 화면 비교도이다.

이하, 본 발명의 바람직한 실시예의 상세한 설명은 첨부된 도면들을 참조하여 설명할 것이다. 하기에서 본 발명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.

본 명세서에 있어서는 어느 하나의 구성요소가 다른 구성요소로 데이터 또는 신호를 '전송'하는 경우에는 구성요소는 다른 구성요소로 직접 상기 데이터 또는 신호를 전송할 수 있고, 적어도 하나의 또 다른 구성요소를 통하여 데이터 또는 신호를 다른 구성요소로 전송할 수 있음을 의미한다.
본 명세서에서 사용되는 "글라스"라는 용어는 글라스의 내부 또는 일측면에 LED(픽셀)이 설치되어 전광판처럼 사용되는 것을 의미한다.

도 1은 본 발명의 바람직한 실시예에 따른 글라스 및 전광판용 통합 컨트롤 장치를 나타내는 도면이다.

도 1을 참조하면, 본 발명의 글라스 및 전광판용 통합 컨트롤 장치는 DVI CH(111), DVI Receiver(112), FPGA Device(120), DDR SDRAM1(130), MCU(140), Power Supply(PS), Line Buffer(150) 및 Output(160)를 포함한다.

이러한 본 발명은 전광판을 제작 및 설치하면서 발생되는 모델을 단일화하는 목적으로 여러 듀티(Static Duty, 1/2 Duty, 1/4 Duty, 1/8 Duty, 1/16 Duty 등)를 하나의 보드로 설정할 수 있도록 하는 목적을 가진다.

이를 위해 DVI를 이용한 듀티 컨트롤러는 전체 듀티를 FPGA Device(120) 안에 코딩을 하여 선택할 수 있도록 한다. 물론 여기에 탑재되는 VHDL Coding 자료가 많아지는 단점은 있으나 보드의 일원화를 위함이며, 운영관리 측면에서도 물론 관리 차원에서 향상이 된다.

DVI CH(111)를 통해 컴퓨터(혹은 기타 저장장치)의 DVI를 입력 받고, DVI Receiver(112)를 통해서 데이터를 RGB 신호로 변환한다. 입력된 변환 신호는 FPGA Device(120)를 통해서 DDR SDRAM1(130)에 저장된다. 저장된 데이터는 한 프레임 후에 읽은 다음 듀티에 설정된 부분으로 연결하여 출력해 주는 것이다.

한편 본 발명에서 주 처리 기능은 FPGA Device(120)에서 담당하며, 처리된 데이터는 MCU(140)에 정보를 전달하여 현재 사용되는 있는 기능이 올바른 데이터가 처리되는지를 알려 주는 역할도 병행을 한다.

이하 각 구성요소별 상세 설명을 구체적으로 하도록 한다.

DVI Receiver(112)는 DVI 입력데이터인 Red data, Green data, Blue data, Clock data를 국제규격인 TMDS 신호로 입력받는다. 물론 Pair 신호로 입력된 경우 이 DVI Receiver(112) 영상값인 RGB 형태로 24Bit 출력을 수행한다.

이 경우 데이터는 감마(Gamma), 밝기에 대한 기능은 없으며, 이러한 데이터를 FPGA Device(120)가 받아서 처리를 하는 것이다. 여기에서 여러 가지 기능이 있지만 본 발명의 목적은 단순하게 TMDS신호를 24Bit(RGB Data)로 변환해서 받는 것이 바람직하다.

FPGA Device(120)는 DVI Receiver(112)에 의해 TMDS 데이터에 대한 24Bit RGB 데이터로 변환 뒤 입력되면, 입력된 데이터를 DDR SDRAM1(130)에 저장한다. FPGA Device(120)는 상술한 데이터 처리뿐만 아니라, V-Sync, H-Sync, Data Enable, Clock 등의 신호를 입력받아서 처리한다.

보다 구체적으로, FPGA Device(120)는 RGB 데이터를 선택된 감마값으로 변환하여 DDR SDRAM1(130)에에 저장을 하고, 저장된 데이터를 한 프레임 뒤에 읽어서 출력함으로써 한 프레임 시프트된 출력이 이루어진다.

여기에서 하나 더 설명을 하자면 FPGA Device(120)는 CDS나 광센서를 이용하여 밝기 조정을 해서 외부 밝기에 따라서 밝기 조절이 가능하도록 해 주어야 하는데 밝기는 통상적으로 맑은 날, 흐림, 밤으로 해서 몇 단계로 조절하게 한다.

FPGA Device(120)는 위의 기능을 처리한 다음 MCU(140)에 관련된 정보를 송출하여 동작 상태 등을 수시로 체크할 수 있도록 한다. FPGA Device(120)는 글라스 및 전광판에 적용 가능한 1024x768 등의 해상도를 선택할 수 있도록 설계를 하여 활용성을 높인다.

FPGA Device(120)에 의한 스케일러 기능은 실제적으로 많이 쓰는 기능이지만 별도로 스케일러를 별도로 두고 콘트롤러를 사용하는 경우가 많다. 그러나, 본 발명에 따른 FPGA Device(120)는 스케일러 역시 소프트웨어에서 지정하여 처리하도록 설계를 하는 것이 바람직하다.

다만, FPGA Device(120)는 어느 정도 크기가 유사해야 찌그러짐이나 기타 변색이 되는 것을 막을 수 있으므로 동영상, 문자 등의 제한을 두는 것이 바람직하다.

DDR SDRAM1(130)은 영상데이터 저장 및 읽기 기능, 빠른 데이터 읽기 및 쓰기가 가능하며, 데이터 처리에 적합한 특성을 갖는다.

그외 Power Supply(PS), Line Buffer(150), Output(160) 및 LED Module(200)에 대해서는 본 발명의 요지와 무관한 통상적인 구성요소로 이에 대한 설명은 생략하도록 한다.

도 2는 도 1에서의 FPGA Device(120)의 내부에서 수행되는 듀티 컨트롤 방법을 나타내는 도면이다.

먼저 단계(S1)에서 신호 분석 회로를 거친다. 즉, FPGA Device(120) 내부의 신호 분석 회로는 모듈에서 피드백 되어진 클락 및 데이터를 분석하여 Duty를 분석하여 그 데이터를 다음 단계(S2)로 전달하는 기능을 수행한다.

다음으로 단계(S2)에서 자동 듀티(Static Duty, 1/2 Duty, 1/4 Duty, 1/8 Duty, 1/16 Duty 등) 선택을 수행한다. 즉, 단계(S2)의 자동 듀티 선택은 단계(S1)에서 분석된 데이터를 이용하여 듀티에 맞는 형태로 전환이 되며 각각의 듀티를 선택하여 다음 단계(S6)로 전환한다.

단계(S2)의 과정과 동시에 위치설정(단계(S7)) 및 실제 데이터를 생성하여 출력(단계(S2) 내지 단계(S5))하여, 다음 단계(S6)로 전달하는 기능을 한다.

단계(S3)에서는 RGB Data 24 Bits, V-Sync, H-Sync, Pixel Clock, Data Enable을 수행한다. 즉, 단계(S3)에서는 영상데이터를 입력받아서 신호를 분리하여 다음 단계(S4)로 전환을 한다.

단계(S4)에서는 Gamma 변환을 수행한다. 단계(S4)의 Gamma 변환은 영상데이터를 LED의 영상에 맞게 감마값을 변환하는데 2.0에서 3.0까지 선택할 수 있고 데이터를 변환하여 다음 단계(S5)로 전달한다.

다음으로 단계(S5)에서 DDRAM Write & Read를 수행한다. 즉 단계(S5)의 DDRRAM 읽기 및 저장은 메모리에 읽고 저장하는 기능을 수행한다.

단계(S2)와 단계(S5)가 모두 완료되면, 단계(S6)으로 진입하는데, Data, Clock, Out Enable, Latch가 수행된다. 즉 단계(S6)은 전광판 모듈에 출력 데이터를 생성하는 기능을 수행한다.

한편, 단계(S1) 내지 단계(S6)과는 별도로 단계(S2) 전에 단계(S7)에서 위치설정이 수행된다. 즉 단계(S7)에서는 표출하고자 하는 위치를 설정하는 기능을 수행한다.

다음으로 단계(S8)으로 밝기 조절이 수행된다. 즉, 단계(S8)의 밝기 조절기능은 10 단계로 처리된다.

단계(S9)의 출력(OUT) 과정이 수행되는데, 전광판 모듈에 입력되는 버퍼로 진입하기 전의 데이터에 대한 처리를 수행한다.

상술한 과정을 통해 FPGA Device는 DVI Receiver RGB(8bit to 12 Bit) data 입력기능 및 Memory 기능, Gamma 2.0 to 3.0 data process 기능, DMA(Direct Memory Access) 처리 기능, All Duty VHDL Coding 탑재 및 선택 기능, 전광판 위치 설정 및 선택 기능, 조도센서 감지 및 밝기조절 기능, 해상도 1024x768, 1080x1024 지원기능, 스케일러 탑재 및 제어 기능을 수행한다.

도 3은 도 1의 DVI Receiver(112)에 대한 DVI Receiver Input Description을 설명하기 위한 회로도이다.

도 3을 참조하면, 첫째로 DVI Receiver(112)는 True-Color 24 bit/pixel, 16.7M color at 1 or 2 pixel per clock을 지원한다. 둘째로 DVI Receiver(112)는 Supports pixel rates up to 165MHZ(Including 1080p and WUXGA at 60HZ)을 지원한다. 셋째로 DVI Receiver(112)는 Digital Visual Interface(DVI) specification compliant를 지원한다. 넷째로 DVI Receiver(112)는 Reduced ground bounce using time-staggered pixel outputs을 지원한다. 다섯째로 DVI Receiver(112)는 Low noise and good power dissipation using TI power PAD packaging을 지원한다.

도 4는 도 1에서의 MCU(140)에 해당하는 ARM9 Core(MCU) Description을 설명하기 위한 회로도이다.

도 4를 참조하면, MCU(140)는 2-ch IIS controller (1-ch support of Dolby 5.1, channel) and combined PCM and AC97 I/F 기능, 2-ch SD host controller v2.0 (SDHC) & multimedia card protocol v2.11 (HS MMC) 기능, 1-port USB host v1.1 full speed 기능, 1-port USB dev v2.0 high speed 기능, 4-ch PWM timers & 1-ch internal timers 기능, Real-time clock & watchdog timer 기능, 2 PLLs with on-chip clock generator 기능, Power modes(Normal, Idle, Stop & Deep Stop, Sleep and Power-off) 기능, MtCMOS technology incorporated 기능, 10-ch 12-bit ADC (touch screen interface) 기능, 32KB internal ROM/64KB internal SRAM 기능, 128-bit e-Fuse for security 기능, 65nm low-power technology 기능을 수행한다.

또한, MCU(140)는 ARM926EJ CPU, 400MHz and 533MHz with 16KB I-cache/16KB D-cache/MMU로, Dual-port external memory controller(DRAM/ROM controller and chip select logic), 32KB internal ROM and 64KB internal RAM allows booting from 4KB 8-bit MLC NAND, One NAND and moviNAND flash를 구비한다.

뿐만 아니라, MCU(140)는 x16 DDR2 support 기능, Deep-stop mode 기능, 2D hardware support 기능, 2 highspeed SPIs 기능, LCD controller with LCD-dedicated DMA 기능, Camera controller 기능, 2D graphics accelerator 기능, 8-ch DMAs with external request pins 기능, 4-ch UART with IrDA 1.0 기능, 2-ch HS SPI 기능, CF+ & ATA I/F 기능, 2-ch multi-master IIC 기능을 수행한다.

또한, MCU(140)는 DVI를 이용한 듀티 컨트롤러 상에서의 수행되는 기능을 ㅈ중심으로 살펴보면 Software를 이용한 통신(RS232, RS485, TCP/IP) 제어 기능, 출력 신호(Out Enable, Latch, Data, Clock) 감시 기능, DVI Receiver & FPGA in/out Signal 처리 기능, DVI DDC 신호 처리 기능 및 Controller Board 기능 상태 알림 기능을 수행한다.

이하, 도 5 및 도 6을 참조하여 DVI를 이용한 듀티 컨트롤러에 대한 보충적인 설명을 하도록 한다.

우선 DVI를 이용한 듀티 컨트롤러는 기존의 듀티를 복합하는 부분은 그대로 유지를 하면서 추가적인 사항은 모듈(RGB LED) 기능을 자동으로 인식하여 콘트롤러를 한가지 모델로 해서 단일화하여 부품의 단일화 및 생산성을 향상시킨다.

그리고 DVI를 이용한 듀티 컨트롤러는 생산제고의 단일화를 실현할 수 있는 장점이 있다. 이에 도 5 및 도 6을 참조하여 자세한 내용을 설명한다. 도 5는 일반적인 LED Module 반도체에 대한 타이밍도이다. 그러나 기존에 데이터는 단지 출력만 있을 뿐 어떠한 감시, 검사 기능이 없다.

이러한 부분이기 때문에 어떠한 모듈이 출력으로 되는지 알 수 없다. 그러므로 본 발명은 이러한 부분의 검사 기능을 자동으로 처리해 줄 수 있는 기능을 DVI를 이용한 듀티 컨트롤러에 첨가하고자 하는 것이다.

도 6은 본 발명의 DVI를 이용한 듀티 컨트롤러에 의해 수행되는 16 듀티(Duty)에 대한 사항이다.

설명을 하자면 처음 클락(Clock)에 데이터 입력(Data Input)을 주면 데이터 출력(Data Output)은 16채널 시프트 레지스터(Channel Shift Resister) 기능을 하는 LED Module(200) 상의 LED Driver Chip에서 데이터 출력(Data Output)은 16 클락(Clock) 이후에 하이 레벨(High Level)이 나타난다.

이것은 듀티(Duty)에 대한 가장 중요하고도 가장 기본이다. 그러므로 데이터 출력(Data Output)을 이용하여 몇 듀티(Duty) 인지를 파악하는 기능이다. 그럼 8 듀티(Duty)는 32 클락(Clock) 이후에 하이 레벨(High Level)이 나타난다. 그럼 삼색이나 풀 컬러에 대한 구분은 데이터 입력(Data Input)이 몇 개인지를 확인하고 처리하면 된다.

보충적인 설명을 더 하자면 본 발명에 대한 기술적인 사항은 위의 설명한 것과 같이 모든 듀티(Duty)를 탑재하여 자동적으로 모듈을 선별하여 생산적인 사항 개선을 할 수 있으며 또한 많은 부품이 필요치 않으며 생산관리, 기술 관리 측면에서도 많은 불필요한 여지를 없애는 효과를 얻을 수 있는 것이다.

본 발명은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록 장치를 포함한다.

컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기테이프, 플로피 디스크, 광 데이터 저장장치 등이 있으며, 또한 캐리어 웨이브(예를 들어, 인터넷을 통한 전송)의 형태로 구현되는 것도 포함한다.

또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다. 그리고 본 발명을 구현하기 위한 기능적인(functional) 프로그램, 코드 및 코드 세그먼트들은 본 발명이 속하는 기술 분야의 프로그래머들에 의해 용이하게 추론될 수 있다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 글라스 및 전광판용 통합 컨트롤 장치의 널 픽셀 컨트롤 모듈(170)에 대해 설명한다.

도 7과 같이, 본 발명을 구성하는 널 픽셀 컨트롤 모듈(170)은 글라스 및 전광판의 전체 화면 중 일부 영역에서만 LED(즉, 픽셀)가 턴-온되고 있는 중에 그 나머지 영역을 통해 유리 패널의 후방이 투시되는 것을 방지한다.

구체적으로, 글라스 및 전광판은 투명 재질의 유리 패널 후방에 화면 픽셀을 구성하는 LED 바를 다수개 행 혹은 열로 배치하며, LED 바에는 각각 다수의 LED가 실장되어 있다.

이때, 영상 데이터에 따라 각 픽셀을 구성하는 R/G/B LED를 선택적으로 점등(턴-온)시키는데, 이때 화면이 표시되는 영역 이외에는 LED가 소등(턴-오프)되므로 유리 패널을 통해 후방이 그대로 노출된다.

이러한 문제를 해결하도록 본 발명에 따른 글라스 및 전광판용 통합 컨트롤 장치(100)의 널 픽셀 컨트롤 모듈(170)은 영상 데이터 분석부(171)와, 널 픽셀 추출부(172)와, 널 픽셀 활성화부(173) 및 모드 저장부(174)를 포함한다.

이때, 상기 영상 데이터 분석부(171)는 글라스 및 전광판에 표출되는 영상 데이터를 신호처리하여, 화면의 각 픽셀별로 영상 데이터 값을 분석하는 한다. 즉, 행과 열을 구성하는 n×m 픽셀(R/G/B LED)들을 각각 구동시키는 영상 데이터 값들을 모두 분석한다. 분석의 목적은 점등과 소등 LED를 구분하는 것이다.

위와 같은 분석 대상인 영상 데이터는 PC에서 제공되는 것 뿐만 아니라, 글라스 및 전광판의 브라켓에 설치된 저장장치에 저장된 것 혹은 투명 전광을 컨트롤 하는 제어 모듈에서 제공되는 것 등 특별한 제한은 없다.

또한, 반드시 전술한 DVI CH(111)이나 DVI Receiver(112)를 통해 전송되는 영상 데이터일 필요도 없다. 이는 본 발명이 영상 데이터에 포함된 데이터 값 중 현재 화면을 구성하지 않는 LED를 별도로 제어하기 위한 것이기 때문이다. 따라서, LED 드라이버와 같은 Output(160)이나 Line Buffer(150)를 통해 바로 입력되는 것도 가능하다.

널 픽셀 추출부(172)는 영상 데이터 분석부(171)에 의해 분석된 영상 데이터값들 중 픽셀을 구성하는 LED들 중 소등이 이루어지는 널 픽셀(null pixel)에 대한 영상 데이터를 추출한다.

일 예로 영상 데이터에 따라 각 픽셀의 점등(LED 턴-온) 혹은 소등(LED 턴-오프)이 이루어지고 그에 따라 영상 화면을 구성하는데, 이때 각 프레임별로 화면을 구성하는 LED를 위한 영상 데이터는 High(혹은 '1') 값을 갖는다.

반면, 해당 프레임에서 화면을 구성하지 않는 LED를 위한 영상 데이터는 Low(혹은 '0') 값을 가지며, 이러한 이유로 본 발명에서는 각 프레임별로 화면을 구성하지 않는 LED를 널 픽셀로 정의한다.

따라서, 널 픽셀 추출부(172)는 전체 영상 데이터 중 Low(혹은 '0')로 정의된 널 픽셀의 영상 데이터를 추출하고, 추출된 널 픽셀에 대한 정보는 각각 행과 열로 정의되어 다른 LED와 구분된 상태로 제공된다.

널 픽셀 활성화부(173)는 영상 데이터와 별개로 널 픽셀을 점등시키는 활성 데이터를 생성하여 LED 모듈 드라이버로 전송한다. 드라이버로의 전송은 직접 전송은 물론, DVI CH(111) 및 DVI Receiver(112)를 통한 전송도 가능하다.

또한, 널 픽셀 활성화부(173)는 활성 데이터를 영상 데이터와 병렬로 전송하여 독립적인 전송을 가능하게 할 수 있지만, 영상 데이터에 활성 데이터를 덮어 씌움에 따라 이들이 함께 전송되도록 할 수도 있다.

따라서, 본 발명은 글라스 및 전광판의 화면을 구성하는 전체 픽셀 중 일부는 영상 데이터에 의해 구동되고, 나머지는 활성 데이터에 의해 구동되어 글라스 및 전광판이 불투명하게 보이도록 한다. 즉, 유리 패널의 후방이 투시되지 않도록 한다.

예컨대, 도 8의 (a)와 같이 종래에는 글라스 및 전광판 중 화면이 표시되는 부분 이외의 부분은 LED가 소등되어 유리 패널을 통해 후방부에 설치된 LED 모듈은 물론, 그외 부속품, 각종 물체 및 사람 등이 보인다.

그러나, 본 발명은 도 8의 (b)와 같이, 글라스 및 전광판 중 화면이 표시된 이외의 부분, 즉 널 픽셀 LED 부분 역시 점등시킴으로써 그 부분을 불투명하게 하므로, 유리 패널의 후방이 투시되는 것을 방지한다.

널 픽셀 LED 부분 역시 점등으로 인한 발광 색상은 블랙, 화이트 및 그레이를 비롯한 무채색은 물론, R/G/B를 선택적으로 점등하여 유채색으로도 할 수 있으며 이는 사용자가 선택할 수 있다.

이를 위해 모드 저장부(174)는 영상 데이터에 의해 화면 구동 중 널 픽셀을 점등시키는 활성 데이터에 부가 정보를 제공한다. 구체적으로, 모드 저장부(174)는 활성 데이터에 부가되도록 LED의 발광 색상, 디밍(dimming) 및 휘도 중 어느 하나 이상의 제어정보를 제공한다.

따라서, 본 발명은 단순히 널 픽셀을 활성화시키지 않도록 선택(절전 모드)하거나 혹은 널 픽셀을 활성화시키도록 선택(불투명 모드)할 수 있음은 물론, 색상, 디밍 및 휘도 역시 사용자의 기호나 주변환경에 맞도록 조절할 수 있게 된다.

이상, 본 발명의 특정 실시예에 대하여 상술하였다. 그러나, 본 발명의 사상 및 범위는 이러한 특정 실시예에 한정되는 것이 아니라, 본 발명의 요지를 변경하지 않는 범위 내에서 다양하게 수정 및 변형 가능하다는 것을 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 이해할 것이다.

따라서, 이상에서 기술한 실시예들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이므로, 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 하며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

111: DVI CH
112: DVI Receiver
120: FPGA Device
130: DDR SDRAM1
140: MCU
PS: Power Supply
150: Line Buffer
160: Output
170: 널 픽셀 컨트롤 모듈
171: 영상 데이터 분석부
172: 널 픽셀 추출부
173: 널 픽셀 활성화부
174: 모드 저장부
200: LED Module

Claims

DVI CH(111)를 통해 컴퓨터의 DVI 데이터를 입력받은 뒤, 입력받은 데이터를 RGB 신호로 변환을 하는 DVI Receiver(112); 및 변환된 데이터를 DDR SDRAM1(130)에 저장하는 FPGA Device(120);를 포함하며, 상기 FPGA Device(120)는 여러 듀티를 하나의 보드로 설정할 수 있도록 하기 위해 전체 듀티를 FPGA Device(120) 안에 코딩을 하여 선택할 수 있는 글라스 및 전광판용 통합 컨트롤 장치에 있어서,
상기 글라스 및 전광판에 표출되는 영상 데이터를 신호처리하여, 화면의 각 픽셀별로 영상 데이터 값을 분석하는 영상 데이터 분석부(171)와;
상기 영상 데이터 분석부(171)에 의해 분석된 영상 데이터값들 중 상기 픽셀을 구성하는 LED들 중 소등이 이루어지는 널 픽셀(null pixel)에 대한 영상 데이터를 추출하는 널 픽셀 추출부(172); 및
상기 영상 데이터와 별개로 상기 널 픽셀을 점등시키는 활성 데이터를 생성하여 LED 모듈을 제어하기 위한 드라이버로 전송하는 널 픽셀 활성화부(173);를 포함하여,
상기 글라스 및 전광판의 화면을 구성하는 전체 픽셀 중 일부는 상기 영상 데이터에 의해 구동되고, 나머지는 상기 활성 데이터에 의해 구동되어 상기 글라스 및 전광판이 불투명하게 보이며,
상기 DVI Receiver(112)는,
DVI 입력데이터인 Red data, Green data, Blue data, Clock data를 국제규격인 TMDS 신호로 입력받은 뒤, Pair 신호로 입력된 경우 영상값인 RGB 형태로 24 Bit 출력을 수행하고,
상기 FPGA Device(120)는,
V-Sync, H-Sync, Data Enable, Clock 신호를 입력받아서 처리하며, RGB 데이터를 선택된 감마값으로 변환하여 상기 DDR SDRAM1(130)에 저장을 하고, 저장된 데이터를 한 프레임 뒤에 읽어서 출력에 시프트로 출력을 해 주는 것을 특징으로 하는 글라스 및 전광판용 통합 컨트롤 장치.
삭제
삭제
삭제
제1항에 있어서,
상기 영상 데이터에 의해 화면 구동 중 상기 널 픽셀을 점등시키는 활성 데이터에 부가 정보를 제공하는 모드 저장부(174)를 더 포함하되,
상기 모드 저장부(174)는 상기 활성 데이터에 부가되도록 LED의 발광 색상, 디밍(dimming) 및 휘도 중 어느 하나 이상의 제어정보를 제공하는 것을 특징으로 하는 글라스 및 전광판용 통합 컨트롤 장치.