KR101889950B1 - Organic Light Emitting Display Device - Google Patents

Organic Light Emitting Display Device Download PDF

Info

Publication number
KR101889950B1
KR101889950B1 KR1020080125940A KR20080125940A KR101889950B1 KR 101889950 B1 KR101889950 B1 KR 101889950B1 KR 1020080125940 A KR1020080125940 A KR 1020080125940A KR 20080125940 A KR20080125940 A KR 20080125940A KR 101889950 B1 KR101889950 B1 KR 101889950B1
Authority
KR
South Korea
Prior art keywords
layer
electrode
light emitting
conductive layer
cathode electrode
Prior art date
Application number
KR1020080125940A
Other languages
Korean (ko)
Other versions
KR20100067393A (en
Inventor
박재희
양희석
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080125940A priority Critical patent/KR101889950B1/en
Publication of KR20100067393A publication Critical patent/KR20100067393A/en
Application granted granted Critical
Publication of KR101889950B1 publication Critical patent/KR101889950B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/81Anodes
    • H10K50/818Reflective anodes, e.g. ITO combined with thick metallic layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01042Molybdenum [Mo]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0106Neodymium [Nd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13069Thin film transistor [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/351Thickness

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 기판, 상기 기판 상에 위치하는 게이트 전극, 반도체층, 소오스 전극 및 드레인 전극을 포함하는 박막트랜지스터, 상기 박막 트랜지스터 상에 위치하며, 도전층을 포함하는 캐소드 전극, 상기 캐소드 전극 상에 위치하는 발광층 및 상기 발광층 상에 위치하는 애노드 전극을 포함하는 유기전계발광표시장치를 제공한다.A thin film transistor comprising: a substrate; a gate electrode on the substrate; a semiconductor layer; a source electrode; and a drain electrode; a cathode electrode located on the thin film transistor and including a conductive layer; And an anode electrode disposed on the light emitting layer.

유기전계발광표시장치 Organic electroluminescent display device

Description

유기전계발광표시장치{Organic Light Emitting Display Device}[0001] The present invention relates to an organic light emitting display device,

본 발명은 유기전계발광표시장치에 관한 것으로, 보다 자세하게는 캐소드 전극의 반사율을 향상시켜 휘도 및 효율을 향상시킬 수 있는 유기전계발광표시장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0002] The present invention relates to an organic light emitting display, and more particularly, to an organic light emitting display capable of improving luminance and efficiency by improving the reflectivity of a cathode electrode.

최근, 평판표시장치(FPD: Flat Panel Display)는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정 디스플레이(Liquid Crystal Display: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 전계방출표시장치(Field Emission Display: FED), 유기전계발광표시장치(Organic Light Emitting Device) 등과 같은 여러 가지의 평면형 디스플레이가 실용화되고 있다.2. Description of the Related Art In recent years, the importance of flat panel displays (FPDs) has been increasing with the development of multimedia. In response to this, various kinds of devices such as a liquid crystal display (LCD), a plasma display panel (PDP), a field emission display (FED), an organic light emitting display A planar display of a branch has been put into practical use.

특히, 유기전계발광표시장치는 응답속도가 1ms 이하로서 고속의 응답속도를 가지며, 소비 전력이 낮고 자체 발광이다. 또한, 시야각에 문제가 없어서 장치의 크기에 상관없이 동화상 표시 매체로서 장점이 있다. 또한, 저온 제작이 가능하고, 기존의 반도체 공정 기술을 바탕으로 제조 공정이 간단하므로 향후 차세대 평판 표 시 장치로 주목받고 있다.Particularly, the organic light emitting display device has a response speed of 1 ms or less, a high response speed, low power consumption, and self light emission. In addition, there is no problem in the viewing angle, which is advantageous as a moving picture display medium regardless of the size of the apparatus. In addition, since it can be manufactured at low temperature and the manufacturing process is simple based on the existing semiconductor process technology, it is attracting attention as a next generation flat panel display device.

유기전계발광표시장치는 애노드 전극과 캐소드 전극사이에 발광층을 포함하고 있어 애노드 전극으로부터 공급받는 정공과 캐소드 전극으로부터 받은 전자가 발광층 내에서 결합하여 정공-전자쌍인 여기자(exciton)를 형성하고 다시 여기자가 바닥상태로 돌아오면서 발생하는 에너지에 의해 발광하게 된다.The organic electroluminescent display device includes a light emitting layer between an anode electrode and a cathode electrode. The holes supplied from the anode electrode and the electrons received from the cathode electrode are combined in the light emitting layer to form an exciton which is a hole-electron pair. The light is emitted by the energy generated while returning to the floor state.

일반적으로 유기전계발광표시장치는 발광층에서 발광하는 빛이 방출되는 방향에 따라 전면 발광형과 배면 발광형으로 나눌 수 있다. 전면 발광형은 빛이 기판의 상부쪽으로 방출되는 것이고, 배면 발광형은 빛이 기판 하부쪽으로 방출되는 것이다. 이 중 전면 발광형의 경우 발광층 하부에 반사층을 포함하는 투명한 애노드 전극이 위치할 수 있거나 이와는 달리, 발광층 하부에 불투명한 캐소드 전극이 위치하여 발광층에서 방출되는 빛을 상부쪽으로 나아가게 할 수 있다.In general, an organic light emitting display device can be divided into a front emission type and a back emission type according to a direction in which light emitted from a light emitting layer is emitted. In the top emission type, light is emitted toward the upper side of the substrate, and the bottom emission type is emitted toward the lower side of the substrate. In the case of the front emission type, a transparent anode electrode including a reflective layer may be disposed under the light emitting layer, or an opaque cathode electrode may be disposed under the light emitting layer so that the light emitted from the light emitting layer may be directed upward.

그러나, 종래 발광층 하부에 캐소드 전극이 위치하는 전면 발광형 유기전계발광표시장치는 캐소드 전극의 표면 특성이 좋지 않기 때문에 발광층에서 방출하는 빛을 상부로 반사되는 특성이 떨어지는 문제점이 있다.However, the front emission type organic light emitting display device in which the cathode electrode is disposed under the light emitting layer in the related art has a problem in that the characteristic of being reflected upward from the light emitted from the light emitting layer is poor because the surface characteristics of the cathode electrode is poor.

따라서, 본 발명은 캐소드 전극의 표면 특성을 향상시켜, 발광휘도 및 발광효율을 향상시킬 수 있는 유기전계발광표시장치를 제공한다.Accordingly, the present invention provides an organic electroluminescent display device capable of improving the surface characteristics of the cathode electrode and improving the emission luminance and the luminous efficiency.

상기한 목적을 달성하기 위해, 본 발명의 일 실시 예에 따른 유기전계발광표시장치는 기판, 상기 기판 상에 위치하는 반도체층, 게이트 전극, 소오스 전극 및 드레인 전극을 포함하는 박막트랜지스터, 상기 박막 트랜지스터 상에 위치하며, 도전층을 포함하는 캐소드 전극, 상기 캐소드 전극 상에 위치하는 발광층 및 상기 발광층 상에 위치하는 애노드 전극을 포함할 수 있다.According to an aspect of the present invention, there is provided an organic light emitting display including a substrate, a semiconductor layer disposed on the substrate, a gate electrode, a thin film transistor including a source electrode and a drain electrode, And may include a cathode electrode including a conductive layer, a light emitting layer disposed on the cathode electrode, and an anode electrode disposed on the light emitting layer.

상기 캐소드 전극은 알루미늄-네오디뮴(AlNd)일 수 있다.The cathode electrode may be aluminum-neodymium (AlNd).

상기 도전층은 알루미늄(Al), 몰리브덴(Mo), 은(Ag), 구리(Cu), 크롬(Cr), 티타늄(Ti), 니켈(Ni), 텅스텐(W), 금(Au), 아연(Zn), 인듐틴옥사이드(ITO), 인듐징크옥사이드(IZO), 알루미늄 도핑 산화아연(AZO), 산화텅스텐(WO3), 산화몰리브덴(MoO3), 산화티타늄(TiO3), 티타늄-니켈(Ti-Ni) 및 이들의 합금으로 이루어진 군에서 선택된 어느 하나 이상일 수 있다.The conductive layer may be formed of one selected from the group consisting of Al, Mo, Ag, Cu, Cr, Ti, Ni, W, Au, (ZnO), indium tin oxide (ITO), indium zinc oxide (IZO), aluminum doped zinc oxide (AZO), tungsten oxide (WO 3 ), molybdenum oxide (MoO 3 ), titanium oxide (TiO 3 ) (Ti-Ni), and alloys thereof.

상기 도전층의 두께는 5 내지 500Å일 수 있다.The thickness of the conductive layer may be 5 to 500 Å.

상기 캐소드 전극의 표면 반사율은 110% 이상일 수 있다.The surface reflectance of the cathode electrode may be 110% or more.

상기 도전층은 상기 캐소드 전극 하부에 위치할 수 있다.The conductive layer may be located under the cathode electrode.

상기 도전층은 상기 박막트랜지스터와 연결될 수 있다.The conductive layer may be connected to the thin film transistor.

상기 애노드 전극은 인듐틴옥사이드(ITO), 인듐징크옥사이드(IZO) 및 인듐틴징크옥사이드(ITZO)로 이루어진 군에서 선택된 어느 하나일 수 있다.The anode electrode may be any one selected from the group consisting of indium tin oxide (ITO), indium zinc oxide (IZO), and indium tin zinc oxide (ITZO).

본 발명은 캐소드 전극의 표면 특성을 향상시켜 유기전계발광표시장치의 발광효율 및 발광휘도를 향상시킬 수 이점이 있다.The present invention has an advantage of improving the surface characteristics of the cathode electrode and improving the luminous efficiency and light emission luminance of the organic electroluminescent display device.

이하, 첨부한 도면을 참조하여 본 발명의 일 실시 예들을 상세히 설명하면 다음과 같다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시 예에 따른 유기전계발광표시장치를 나타낸 도면이다.1 is a view illustrating an organic light emitting display according to an exemplary embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시 예에 따른 유기전계발광표시장치(100)는 기판(110), 상기 기판(110) 상에 위치하는 게이트 전극(120), 반도체층(130), 소오스 전극(135a) 및 드레인 전극(135b)을 포함하는 박막트랜지스터(T), 상기 박막트랜지스터(T) 상에 위치하며, 도전층(161)을 포함하는 캐소드 전극(162), 상기 캐소드 전극(162) 상에 위치하는 발광층(180) 및 상기 발광층(180) 상에 위치하는 애노드 전극(190)을 포함할 수 있다.1, an organic light emitting display 100 according to an exemplary embodiment of the present invention includes a substrate 110, a gate electrode 120 disposed on the substrate 110, a semiconductor layer 130, A thin film transistor T including an electrode 135a and a drain electrode 135b; a cathode electrode 162 positioned on the thin film transistor T and including a conductive layer 161; And a light emitting layer 180 positioned on the light emitting layer 180 and an anode electrode 190 located on the light emitting layer 180.

상기 기판(110)은 유리, 플라스틱 또는 도전성 물질 등으로 이루어질 수 있다. 그리고, 기판(110) 상에 기판(110)으로부터 유출되는 이물을 방지하기 위해 실리콘 질화막 또는 실리콘 산화막의 버퍼층을 더 포함할 수 있다.The substrate 110 may be made of glass, plastic, or a conductive material. A buffer layer of a silicon nitride film or a silicon oxide film may be further formed on the substrate 110 to prevent foreign matter from flowing out from the substrate 110.

상기 기판(110) 상에 게이트 전극(120)이 위치할 수 있다. The gate electrode 120 may be positioned on the substrate 110.

상기 게이트 전극(120)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다.The gate electrode 120 may be formed of a material selected from the group consisting of Mo, Al, Cr, Au, Ti, Ni, Ne, And may be made of any one selected or an alloy thereof.

또한, 상기 게이트 전극(120)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 다중층일 수 있다. 예를 들면, 게이트 전극(120)은 몰리브덴(Mo)/알루미늄-네오디뮴(AlNd) 또는 몰리브덴(Mo)/알루미늄(Al)의 2중층일 수 있다.The gate electrode 120 may be formed of one selected from the group consisting of Mo, Al, Cr, Au, Ti, Ni, And may be a multilayer composed of any one or an alloy thereof. For example, the gate electrode 120 may be a double layer of molybdenum (Mo) / aluminum-neodymium (AlNd) or molybdenum (Mo) / aluminum (Al).

상기 게이트 전극(120) 상에 게이트 절연막(125)이 위치할 수 있다. 게이트 절연막(125)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있다.A gate insulating layer 125 may be disposed on the gate electrode 120. The gate insulating film 125 may be a silicon oxide film (SiOx), a silicon nitride film (SiNx), or a multilayer thereof.

상기 게이트 절연막(125) 상에 반도체층(130)이 위치할 수 있다. 반도체층(130)은 비정질 실리콘 또는 비정질 실리콘을 결정화한 다결정 실리콘을 포함하는 무기물로 이루어질 수 있으며, 이와는 달리, 펜타센 등의 유기물로 이루어진 유기반도체층일 수도 있으나 이에 한정되지 않는다.The semiconductor layer 130 may be located on the gate insulating layer 125. The semiconductor layer 130 may be formed of an inorganic material including amorphous silicon or amorphous silicon crystallized polycrystalline silicon. Alternatively, the semiconductor layer 130 may be an organic semiconductor layer made of an organic material such as pentacene, but is not limited thereto.

상기 반도체층(130)은 p형 또는 n형의 불순물이 주입된 것일 수 있다. 반도 체층(130)은 불순물을 포함함으로써 소오스 영역 및 드레인 영역이 형성될 수 있으며, 상기 소오스 영역 및 드레인 영역 이외의 채널 영역을 포함할 수 있다.The semiconductor layer 130 may be doped with p-type or n-type impurities. The semiconductor layer 130 includes an impurity to form a source region and a drain region, and may include a channel region other than the source region and the drain region.

상기 반도체층(130) 상에 소오스 전극(135a) 및 드레인 전극(135b)이 위치할 수 있다. 보다 자세하게는, 반도체층(130)의 소오스 영역에는 소오스 전극(135a)이 위치하고, 반도체층(130)의 드레인 영역에는 드레인 전극(135b)이 위치하게 된다.A source electrode 135a and a drain electrode 135b may be positioned on the semiconductor layer 130. [ More specifically, the source electrode 135a is located in the source region of the semiconductor layer 130, and the drain electrode 135b is located in the drain region of the semiconductor layer 130.

상기 소오스 전극(135a) 및 드레인 전극(135b)은 단일층 또는 다중층으로 이루어질 수 있으며, 상기 소오스 전극(135a) 및 드레인 전극(135b)이 단일층일 경우에는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다.The source electrode 135a and the drain electrode 135b may be formed of a single layer or multiple layers and may be formed of a single layer or a single layer of molybdenum (Mo), aluminum (Al) And may be made of any one selected from the group consisting of chrome (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd) and copper (Cu)

또한, 상기 소오스 전극(135a) 및 드레인 전극(135b)이 다중층일 경우에는 몰리브덴(Mo)/알루미늄-네오디뮴(AlNd)의 2중층, 티타늄(Ti)/알루미늄(Al)/티타늄(Ti), 몰리브덴(Mo)/알루미늄(Al)/몰리브덴(Mo) 또는 몰리브덴(Mo)/알루미늄-네오디뮴(AlNd)/몰리브덴(Mo)의 3중층으로 이루어질 수 있다.When the source electrode 135a and the drain electrode 135b are multilayered, a double layer of molybdenum (Mo) / aluminum-neodymium (AlNd), a layer of titanium (Ti) / aluminum (Al) / titanium A triple layer of molybdenum (Mo) / aluminum (Al) / molybdenum (Mo) or molybdenum (Mo) / aluminum-neodymium (AlNd) / molybdenum (Mo)

즉, 기판(110) 상에 게이트 전극(120), 반도체층(130), 소오스 전극(135a) 및 드레인 전극(135b)을 포함하는 박막트랜지스터(T)가 위치할 수 있다.That is, the thin film transistor T including the gate electrode 120, the semiconductor layer 130, the source electrode 135a, and the drain electrode 135b may be positioned on the substrate 110. [

박막트랜지스터(T)를 포함하는 기판(110) 상에 층간 절연막(140)이 위치할 수 있다. 층간 절연막(140)은 상기 게이트 절연막(130)과 동일하게 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있다.The interlayer insulating film 140 may be positioned on the substrate 110 including the thin film transistor T. [ The interlayer insulating layer 140 may be a silicon oxide layer (SiOx), a silicon nitride layer (SiNx), or a multilayer thereof, similar to the gate insulating layer 130.

상기 층간 절연막(140)을 포함하는 기판(110) 상에 평탄화막(140)이 위치할 수 있다. 평탄화막(140)은 하부 구조의 단차를 완화시키기 위한 것으로, 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 등의 유기물로 이루어질 수 있다. 이와는 달리, 상기 평탄화막(140)은 패시베이션막일 수 있으며, 실리콘 질화막(SiNx), 실리콘 산화막(SiOx) 또는 이들의 다중층일 수 있다.The planarization layer 140 may be disposed on the substrate 110 including the interlayer insulation layer 140. The planarization layer 140 may be formed of an organic material such as polyimide, benzocyclobutene series resin, or acrylate to alleviate the step of the lower structure. Alternatively, the planarization layer 140 may be a passivation layer, or may be a silicon nitride layer (SiNx), a silicon oxide layer (SiOx), or a multilayer thereof.

상기 평탄화막(140)은 상기 소오스 전극(135a) 또는 상기 드레인 전극(135b)중 어느 하나를 노출시키는 비어홀(155)을 포함할 수 있다. 본 실시 예에서는 상기 드레인 전극(135b)을 노출시킬 수 있다. The planarization layer 140 may include a via hole 155 exposing one of the source electrode 135a and the drain electrode 135b. In the present embodiment, the drain electrode 135b may be exposed.

상기 노출된 드레인 전극(135b)과 연결되며, 상기 평탄화막(140) 상에 위치하는 도전층(161) 및 캐소드 전극(162)이 위치할 수 있다. A conductive layer 161 and a cathode electrode 162 may be positioned on the planarization layer 140 and connected to the exposed drain electrode 135b.

상기 도전층(161)은 상기 박막트랜지스터(T)의 드레인 전극(135b)과 연결되어 캐소드 전극(162)을 전기적으로 연결시킬 수 있으며, 캐소드 전극(162)과 동일한 패턴 형상을 이룰 수 있다.The conductive layer 161 may be connected to the drain electrode 135b of the thin film transistor T to electrically connect the cathode electrode 162 and may have the same pattern as the cathode electrode 162. [

도전층(161)은 캐소드 전극(162)의 러프니스(roughness)를 향상시키기 위한 역할을 하는 것으로, 알루미늄(Al), 몰리브덴(Mo), 은(Ag), 구리(Cu), 크롬(Cr), 티타늄(Ti), 니켈(Ni), 텅스텐(W), 금(Au), 아연(Zn), 인듐틴옥사이드(ITO), 인듐징크옥사이드(IZO), 알루미늄 도핑 산화아연(AZO), 산화텅스텐(WO3), 산화몰리브덴(MoO3), 산화티타늄(TiO3), 티타늄-니켈(Ti-Ni)합금 및 이들의 합금으로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있다.The conductive layer 161 serves to improve the roughness of the cathode electrode 162. The conductive layer 161 may be formed of a metal such as aluminum (Al), molybdenum (Mo), silver (Ag), copper (Cu) (Ti), nickel (Ni), tungsten (W), gold (Au), zinc (Zn), indium tin oxide (ITO), indium zinc oxide (IZO), aluminum doped zinc oxide (WO 3 ), molybdenum oxide (MoO 3 ), titanium oxide (TiO 3 ), titanium-nickel (Ti-Ni) alloy and alloys thereof.

상기 도전층(161)은 상기 캐소드 전극(162)의 하부에 위치할 수 있으며, 두께는 5 내지 500Å으로 이루어질 수 있다. 여기서, 도전층(161)의 두께가 5Å 이상이면, 상기 비어홀(155)에서 패턴이 단락되지 않도록 형성될 수 있고 추후 도전층(161) 상에 형성되는 캐소드 전극(162)의 러프니스를 향상시킬 수 있다. 또한, 도전층(161)의 두께가 500Å 이하이면, 도전층(161)의 에지(edge) 부분에서 역 테이퍼 형상으로 형성되어 도전층(161)의 에지 부분이 들뜨는 현상을 방지할 수 있는 이점이 있다.The conductive layer 161 may be located under the cathode electrode 162 and may have a thickness of 5 to 500 ANGSTROM. If the thickness of the conductive layer 161 is 5 ANGSTROM or more, the pattern may be formed so as not to be short-circuited in the via hole 155 and the roughness of the cathode electrode 162 formed on the conductive layer 161 may be improved . If the thickness of the conductive layer 161 is 500 angstroms or less, the advantage of being formed in an inverted tapered shape at the edge portion of the conductive layer 161 to prevent the edge portion of the conductive layer 161 from floating have.

상기 도전층(161) 상에 캐소드 전극(162)이 위치할 수 있다. 캐소드 전극(162)은 일함수가 낮은 금속으로 알루미늄-네오디뮴(AlNd)으로 이루어질 수 있다. A cathode electrode 162 may be positioned on the conductive layer 161. The cathode electrode 162 may be made of aluminum-neodymium (AlNd) as a metal having a low work function.

상기 캐소드 전극(162) 하부에 도전층(161)이 위치하고 있기 때문에 캐소드 전극(162)은 그 표면 러프니스가 향상될 수 있다. 따라서, 추후 캐소드 전극(162) 상에 형성되는 발광층에서 빛이 발광하여 캐소드 전극(162)으로 방출되게 되면, 캐소드 전극(162)의 표면이 평평하기 때문에 상부로 수직하게 빛을 반사시킬 수 있다.Since the conductive layer 161 is disposed under the cathode electrode 162, the surface roughness of the cathode electrode 162 can be improved. Therefore, if the light is emitted from the light emitting layer formed on the cathode electrode 162 to the cathode electrode 162 in the future, the surface of the cathode electrode 162 may be flat and reflect light vertically upward.

만약, 캐소드 전극(162)의 표면 러프니스가 크게 되면, 캐소드 전극(162)의 표면이 울퉁불퉁하기 때문에, 발광층으로부터 입사되는 빛이 울퉁불퉁한 캐소드 전극(162)의 표면에서 반사되어 상부로 수직하게 반사되지 않고 여러 방향으로 산란되게 된다. 이에 따라, 빛이 캐소드 전극(162)의 좌우측으로 빠져나가 유기전계발광표시장치의 발광휘도 및 발광효율이 저하되게 된다.If the surface roughness of the cathode electrode 162 is large, the surface of the cathode electrode 162 is rugged, so that the light incident from the light emitting layer is reflected by the surface of the rugged cathode electrode 162, But are scattered in many directions. Accordingly, light is emitted to the left and right sides of the cathode electrode 162, and the light emission luminance and the light emitting efficiency of the organic light emitting display device are lowered.

따라서, 본 발명의 일 실시 예에서는 캐소드 전극(162)의 하부에 도전층(161)을 형성하여, 캐소드 전극(162)의 표면 러프니스를 개선하여 유기전계발광표시장치의 발광휘도 및 발광효율을 향상시킬 수 있는 이점이 있다.Therefore, in one embodiment of the present invention, the conductive layer 161 is formed under the cathode electrode 162 to improve the surface roughness of the cathode electrode 162, thereby improving the light emission luminance and the luminous efficiency of the organic light- There is an advantage that it can be improved.

상기 캐소드 전극(162) 상부에 캐소드 전극(162)의 일부를 노출시키는 개구부(175)를 포함하는 뱅크층(170)이 위치할 수 있다. A bank layer 170 including an opening 175 for exposing a part of the cathode electrode 162 may be disposed on the cathode electrode 162.

뱅크층(170)은 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 등의 유기물 또는 실리콘 산화물을 액상 형태로 코팅한 다음 경화시키는 SOG(spin on glass)와 같은 무기물로 이루어질 수 있다. 또한, 뱅크층(170)은 0.5 내지 3㎛의 두께로 이루어질 수 있다.The bank layer 170 may be formed of a material such as SOG (spin on glass) which is formed by coating an organic material such as polyimide, benzocyclobutene series resin, or acrylate or a silicon oxide in a liquid form, It can be made of the same inorganic material. In addition, the bank layer 170 may have a thickness of 0.5 to 3 占 퐉.

상기 뱅크층(170)의 노출된 캐소드 전극(162) 상에 발광층(180)이 위치할 수 있다.The light emitting layer 180 may be positioned on the exposed cathode electrode 162 of the bank layer 170.

발광층(180)은 적색, 녹색 및 청색을 발광하는 유기물을 포함하여 R, G, B를 발광할 수 있다. 이러한 발광층(180)은 발광효율을 향상시키기 위하여 복수의 유기기능층들을 포함할 수 있다. 유기기능층들로는 캐소드 전극으로부터 전자를 용이하게 주입되도록 하는 역할을 하는 전자주입층, 전자를 용이하게 발광층으로 수송시키는 역할을 하는 전자수송층, 애노드 전극으로부터 정공을 용이하게 주입되도록 하는 역할을 하는 정공주입층 및 정공을 용이하게 발광층으로 수송시키는 역할을 하는 정공수송층을 더 포함할 수 있다.The light emitting layer 180 may emit red, green, and blue light including organic materials that emit red, green, and blue light. The light emitting layer 180 may include a plurality of organic functional layers to improve light emitting efficiency. The organic functional layers include an electron injection layer that facilitates injection of electrons from the cathode electrode, an electron transport layer that facilitates transport of electrons to the light emitting layer, a hole injection layer that facilitates injection of holes from the anode electrode, And a hole transport layer serving to easily transport the layer and the hole to the light emitting layer.

상기 발광층(180)을 포함하는 기판(110) 상에 애노드 전극(190)이 위치할 수 있다.The anode electrode 190 may be positioned on the substrate 110 including the light emitting layer 180.

애노드 전극(190)은 일함수가 높은 인듐틴옥사이드(ITO), 인듐징크옥사이드(IZO) 및 인듐틴징크옥사이드(ITZO)로 이루어진 군에서 선택된 어느 하나로 이루어질 수 있으며 이에 한정되지 않는다.The anode 190 may be formed of any one selected from the group consisting of indium tin oxide (ITO), indium zinc oxide (IZO), and indium tin zinc oxide (ITZO).

이하, 전술한 본 발명의 일 실시 예에 따른 유기전계발광표시장치의 제조방법을 설명하면 다음과 같다.Hereinafter, a method of manufacturing an organic light emitting display according to an embodiment of the present invention will be described.

도 2a 내지 도 2c는 본 발명의 일 실시 예에 따른 유기전계발광표시장치의 제조방법에 따른 공정별 단면도이다.2A to 2C are cross-sectional views illustrating a method of manufacturing an organic light emitting display according to an exemplary embodiment of the present invention.

도 2a를 참조하면, 유리, 플라스틱 또는 도전성 물질로 이루어진 기판(210)을 준비한다. Referring to FIG. 2A, a substrate 210 made of glass, plastic, or a conductive material is prepared.

상기 기판(210) 상에 제 1 도전층을 적층한다. 제 1 도전층은 알루미늄(Al), 알루미늄 합금(Al alloy), 몰리브덴(Mo), 몰리브덴 합금(Mo alloy), 텅스텐(W), 텅스텐 실리사이드(WSi2)로 이루어진 군에서 선택되는 하나로 형성하는 것이 바람직하다. 그런 다음, 제 1 도전층을 패터닝하여, 게이트 전극(220)을 형성한다. A first conductive layer is deposited on the substrate 210. The first conductive layer may be formed of one selected from the group consisting of aluminum (Al), aluminum alloy (Al alloy), molybdenum (Mo), molybdenum alloy (Mo alloy), tungsten (W), tungsten silicide (WSi 2) desirable. Then, the first conductive layer is patterned to form the gate electrode 220.

이어서, 상기 게이트 전극(220)이 형성된 기판(210) 상에 게이트 전극(220)을 절연시키는 게이트 절연막(225)을 형성한다. 게이트 절연막(225)은 실리콘 산화막, 실리콘 질화막 또는 이들의 이중층으로 형성할 수 있다. A gate insulating layer 225 is formed on the substrate 210 on which the gate electrode 220 is formed to insulate the gate electrode 220. The gate insulating film 225 may be formed of a silicon oxide film, a silicon nitride film, or a double layer thereof.

다음, 기판(210) 상에 비정질 실리콘층을 적층하거나 비정질 실리콘층을 적 층하고 이를 결정화한 다결정 실리콘층을 형성한다. 그런 다음 이를 패터닝하여 반도체층(230)을 형성한다. Next, an amorphous silicon layer is laminated on the substrate 210, or an amorphous silicon layer is laminated and a polycrystalline silicon layer is formed by crystallizing the amorphous silicon layer. Then, the semiconductor layer 230 is formed by patterning it.

이어, 상기 반도체층(230)이 형성된 기판(210) 상에 제 2 도전층을 적층한다. 여기서, 제 2 도전층은 배선 저항을 낮추기 위해 저저항 물질로 형성되어 있으며, 몰리 텅스텐(MoW), 티타늄(Ti), 알루미늄(Al) 또는 알루미늄 합금(Al alloy)으로 이루어진 다중막으로 형성된다. 상기 다중막으로는 몰리 텅스텐/알루미늄/몰리 텅스텐(MoW/Al/MoW)의 적층구조가 사용될 수 있다. 다음, 상기 제 2 도전층을 패터닝하여 상기 반도체층(230)의 일정 영역과 전기적으로 연결되는 소오스 전극(235a) 및 드레인 전극(235b)을 형성하여 박막 트랜지스터(T)를 제조한다.Next, a second conductive layer is stacked on the substrate 210 on which the semiconductor layer 230 is formed. Here, the second conductive layer is formed of a low-resistance material for lowering the wiring resistance, and is formed of multiple layers of molybdenum tungsten (MoW), titanium (Ti), aluminum (Al), or aluminum alloy. A laminated structure of molybdenum tungsten / aluminum / molybdenum tungsten (MoW / Al / MoW) may be used as the multi-layer film. Next, the second conductive layer is patterned to form a source electrode 235a and a drain electrode 235b which are electrically connected to a certain region of the semiconductor layer 230, thereby fabricating a thin film transistor T.

다음 도 2b를 참조하면, 상기 제조된 박막 트랜지스터(T)를 포함하는 기판(210) 상에 박막 트랜지스터(T)를 보호하는 패시베이션막인 층간 절연막(240)을 형성한다. 층간 절연막(240)은 실리콘 산화막, 실리콘 질화막 또는 이들의 이중층으로 형성할 수 있다.Referring to FIG. 2B, an interlayer insulating layer 240, which is a passivation layer for protecting the thin film transistor T, is formed on a substrate 210 including the manufactured thin film transistor T. Referring to FIG. The interlayer insulating film 240 may be formed of a silicon oxide film, a silicon nitride film, or a double layer thereof.

그리고, 층간 절연막(240) 상에 평탄화막(250)을 형성한다. 상기 평탄화막(250)은 하부 구조의 단차를 완화시키기 위한 평탄화막일 수 있으며, 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 등의 유기물 등을 액상 형태로 코팅한 다음 경화시키는 스핀 코팅(spin coating)과 같은 방법으로 형성될 수 있다. 이와는 달리, 상기 평탄화막(250)은 패시베이션막일 수 있으며, 실리콘 질화막(SiNx), 실리콘 산화막(SiOx) 또는 이들의 다중층일 수 있다.Then, a planarization film 250 is formed on the interlayer insulating film 240. The planarization layer 250 may be a planarization layer for alleviating the step difference of the lower structure and may be formed of a liquid material such as polyimide, benzocyclobutene series resin, acrylate, Coating, and then curing by spin coating. Alternatively, the planarization layer 250 may be a passivation layer, or may be a silicon nitride layer (SiNx), a silicon oxide layer (SiOx), or a multilayer thereof.

이어, 상기 평탄화막(250)을 식각하여 상기 드레인 전극(235b)을 노출시키는 비어홀(255)을 형성한다. Then, the planarization layer 250 is etched to form a via hole 255 exposing the drain electrode 235b.

다음, 비어홀(255)이 형성된 평탄화막(250) 상에 제 3 도전층을 적층한다. 제 3 도전층은 알루미늄(Al), 몰리브덴(Mo), 은(Ag), 구리(Cu), 크롬(Cr), 티타늄(Ti), 니켈(Ni), 텅스텐(W), 금(Au), 아연(Zn), 인듐틴옥사이드(ITO), 인듐징크옥사이드(IZO), 알루미늄 도핑 산화아연(AZO), 산화텅스텐(WO3), 산화몰리브덴(MoO3), 산화티타늄(TiO3), 티타늄-니켈(Ti-Ni)합금 및 이들의 합금으로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있다. 이때, 제 3 도전층은 5 내지 500Å의 두께로 형성될 수 있다. Next, a third conductive layer is deposited on the planarization layer 250 on which the via hole 255 is formed. The third conductive layer may be formed of a metal such as aluminum (Al), molybdenum (Mo), silver (Ag), copper (Cu), chromium (Cr), titanium (Ti), nickel (Ni), tungsten (W) (ZnO), indium tin oxide (ITO), indium zinc oxide (IZO), aluminum doped zinc oxide (AZO), tungsten oxide (WO 3 ), molybdenum oxide (MoO 3 ), titanium oxide (TiO 3 ) Nickel (Ti-Ni) alloys, and alloys thereof. At this time, the third conductive layer may be formed to a thickness of 5 to 500 ANGSTROM.

다음, 상기 제 3 도전층 상에 제 4 도전층을 적층한다. 제 4 도전층은 일함수가 낮은 알루미늄-네오디뮴(AlNd)으로 형성할 수 있다. 그리고, 상기 제 3 도전층과 제 4 도전층을 패터닝하여, 도전층(261) 및 캐소드 전극(262)을 형성한다.Next, a fourth conductive layer is laminated on the third conductive layer. The fourth conductive layer may be formed of aluminum-neodymium (AlNd) having a low work function. Then, the third conductive layer and the fourth conductive layer are patterned to form the conductive layer 261 and the cathode electrode 262.

이어, 도 2c를 참조하면, 상기 캐소드 전극(262) 상에 뱅크층(270)을 형성하고, 뱅크층(270)의 일부를 식각하여 캐소드 전극(262)의 일부를 노출시키는 개구부(275)를 형성한다. 이때, 뱅크층(270)은 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 등의 유기물 또는 실리콘 산화물을 액상 형태로 코팅한 다음 경화시키는 SOG(spin on glass)와 같은 무기물로 이루어질 수 있다. 또한, 뱅크층(270)은 0.5 내지 3㎛의 두께로 이루어질 수 있다.2C, a bank layer 270 is formed on the cathode electrode 262, and an opening 275 exposing a part of the cathode electrode 262 is formed by etching a part of the bank layer 270 . In this case, the bank layer 270 may be formed by coating an organic material such as polyimide, benzocyclobutene series resin, or acrylate, or silicon oxide in a liquid form, ). ≪ / RTI > In addition, the bank layer 270 may have a thickness of 0.5 to 3 mu m.

상기 뱅크층(270)의 노출된 캐소드 전극(262) 상에 발광층(280)을 형성한다. 발광층(280)의 상하부에 전자주입층, 전자수송층, 정공주입층 및 정공수송층을 더 형성할 수 있다.A light emitting layer 280 is formed on the exposed cathode electrode 262 of the bank layer 270. An electron injecting layer, an electron transporting layer, a hole injecting layer and a hole transporting layer may be further formed on the upper and lower portions of the light emitting layer 280.

상기 발광층(280)을 포함하는 기판(210) 전면 상에 제 5 도전층을 적층하여 애노드 전극(290)을 형성한다. 애노드 전극(290)은 일함수가 높은 인듐틴옥사이드(ITO), 인듐징크옥사이드(IZO) 및 인듐틴징크옥사이드(ITZO)로 이루어진 군에서 선택된 어느 하나로 이루어질 수 있으며 이에 한정되지 않는다.A fifth conductive layer is stacked on the entire surface of the substrate 210 including the light emitting layer 280 to form an anode electrode 290. The anode electrode 290 may be formed of any one selected from the group consisting of indium tin oxide (ITO), indium zinc oxide (IZO), and indium tin zinc oxide (ITZO) having high work function.

따라서, 본 발명의 일 실시 예에 따른 유기전계발광표시장치를 제조할 수 있다.Accordingly, an organic light emitting display device according to an embodiment of the present invention can be manufactured.

이하, 본 발명의 이해를 돕기 위해 바람직한 실험예를 개시한다. 다만, 하기의 실험예는 본 발명의 이해를 돕기 위한 것일뿐, 본 발명이 하기의 실험예에 한정되는 것은 아니다. Hereinafter, preferred experimental examples are disclosed to facilitate understanding of the present invention. It should be noted, however, that the following experimental examples are provided to aid understanding of the present invention, and the present invention is not limited to the following experimental examples.

실험예Experimental Example

박막트랜지스터가 형성된 유리 기판 상에 몰리브덴(Mo)을 스퍼터링으로 50Å의 두께로 증착하고, 몰리브덴(Mo)이 증착된 유리 기판 상에 알루미늄-네오디뮴(AlNd)을 스퍼터링으로 2000Å의 두께로 증착한 다음, 몰리브덴층과 알루미늄-네오디뮴층을 동시에 포토리소그래피법으로 패터닝하여 도전층 및 캐소드 전극을 형성하였다.Molybdenum (Mo) was deposited by sputtering on a glass substrate having a thin film transistor formed thereon to a thickness of 50 ANGSTROM and aluminum-neodymium (AlNd) was deposited thereon by sputtering to a thickness of 2000 ANGSTROM on a molybdenum- A molybdenum layer and an aluminum-neodymium layer were simultaneously patterned by photolithography to form a conductive layer and a cathode electrode.

다음, 도전층 및 캐소드 전극 상에 적색, 녹색 및 청색 발광층을 형성하였다. 적색 발광층으로 호스트는 CBP이고, 도펀트는 PIQIr(acac)를 사용하였고, 녹색 발광층으로 호스트는 TAZ이고, 도펀트는 Ir(ppy)3를 사용하였고, 청색 발광층으로 spiro-DPVBi를 사용하였다.Next, red, green and blue light emitting layers were formed on the conductive layer and the cathode electrode. The host was CBP, the dopant was PIQIr (acac), the green luminescent layer was TAZ, the dopant was Ir (ppy) 3 , and the blue luminescent layer was spiro-DPVBi.

그 후, 발광층 상에 인듐틴옥사이드(ITO)를 50nm의 두께로 증착하여 애노드 전극을 형성하여 유기전계발광표시장치를 제조하였다.Thereafter, indium tin oxide (ITO) was deposited to a thickness of 50 nm on the light emitting layer to form an anode electrode, thereby manufacturing an organic light emitting display.

비교예Comparative Example

몰리브덴(Mo)층을 형성하지 않은 것을 제외하고 상기 실험예와 동일하게 유기전계발광표시장치를 제조하였다.An organic light emitting display was manufactured in the same manner as in the above Experimental Example except that a molybdenum (Mo) layer was not formed.

상기 실험예 및 비교예에 따라 제조된 유기전계발광표시장치의 발광휘도, 발광효율 및 색좌표를 측정하여 하기 표 1에 나타내었다. 그리고, 측정된 발광휘도 및 발광효율을 각각 도 3a 및 도 3b에 나타내었다. (이때, 각 실험은 2 차례 실험하여 데이터를 나타내었다.)The luminescence brightness, luminous efficiency and color coordinates of the organic light emitting display manufactured according to Experimental Examples and Comparative Examples were measured and are shown in Table 1 below. The measured luminescence brightness and luminescence efficiency are shown in Figs. 3A and 3B, respectively. (At this time, each experiment was performed two times to show the data.)

실험 차수Experimental order 발광효율(cd/A)The luminous efficiency (cd / A) 발광휘도(cd/㎡)Light emission luminance (cd / m 2) CIE_xCIE_x CIE_yCIE_y 1차Primary 실험예Experimental Example 5.25.2 521521 0.1460.146 0.0930.093 비교예Comparative Example 3.73.7 345345 0.1490.149 0.0890.089 2차
Secondary
실험예Experimental Example 4.64.6 458458 0.1480.148 0.0920.092
비교예Comparative Example 4.04.0 396396 0.1490.149 0.0910.091

상기 표 1, 도 3a 및 도 3b를 참조하면, 본 발명의 일 실시 예에 따라 제조된 실험예의 경우 비교예와 동등한 색좌표를 나타내면서, 발광효율 및 발광휘도가 현저하게 향상된 것을 알 수 있다.Referring to Tables 1, 3A, and 3B, it can be seen that the emissive efficiency and the light emission luminance are remarkably improved in the experimental example manufactured according to one embodiment of the present invention while showing the same color coordinates as the comparative example.

그리고, 실험예 및 비교예에 따라 제조된 유기전계발광표시장치의 반사율을 측정한 그래프인 도 4를 참조하면, 본 발명의 일 실시 예에 딸 제조된 실험예의 경우 반사율이 110% 이상으로 비교예에 비해 현저하게 증가된 것을 알 수 있다.4, which is a graph showing the reflectance of an organic light emitting display manufactured according to Experimental Examples and Comparative Examples, a reflectance of 110% or more in Experiments prepared according to an embodiment of the present invention, Which is significantly increased compared to that of the second embodiment.

상기와 같이, 본 발명의 일 실시 예에 따른 유기전계발광표시장치는 캐소드 전극 하부에 도전층을 형성하여, 캐소드 전극의 러프니스를 개선함으로써, 발광층으로부터 방출되는 빛을 상부로 반사시키는 반사 효율을 향상시킬 수 있다.As described above, the organic light emitting display device according to an embodiment of the present invention includes a conductive layer formed under the cathode electrode to improve the roughness of the cathode electrode, thereby improving the reflection efficiency of reflecting light emitted from the light emitting layer to the upper side Can be improved.

그러므로, 본 발명의 유기전계발광표시장치는 발광효율 및 발광휘도를 향상시켜 품질이 우수한 유기전계발광표시장치를 제공할 수 있는 이점이 있다.Therefore, the organic electroluminescent display device of the present invention has an advantage of providing an organic electroluminescent display device having improved luminous efficiency and light emission luminance and having excellent quality.

이상 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood that the invention may be practiced. It is therefore to be understood that the embodiments described above are to be considered in all respects only as illustrative and not restrictive. In addition, the scope of the present invention is indicated by the appended claims rather than the detailed description. Also, all changes or modifications derived from the meaning and scope of the claims and their equivalents should be construed as being included within the scope of the present invention.

도 1은 본 발명의 일 실시 예에 따른 유기전계발광표시장치를 나타낸 도면.1 is a view illustrating an organic light emitting display according to an exemplary embodiment of the present invention.

도 2a 내지 도 2c는 본 발명의 일 실시 예에 따른 유기전계발광표시장치의 제조방법을 나타낸 공정별 도면.FIGS. 2A to 2C are views showing a manufacturing method of an organic light emitting display according to an exemplary embodiment of the present invention.

도 3a 및 도 3b는 본 발명의 실험예 및 비교예에 따라 제조된 유기전계발광표시장치의 발광휘도 및 발광효율을 측정한 그래프.FIGS. 3A and 3B are graphs illustrating the emission luminance and the luminous efficiency of an organic light emitting display according to Experimental Examples and Comparative Examples of the present invention. FIG.

도 4는 본 발명의 실험예 및 비교예에 따라 제조된 유기전계발광표시장치의 반사율을 측정한 그래프.4 is a graph showing the reflectance of an organic light emitting display manufactured according to Experimental Examples and Comparative Examples of the present invention.

Claims (12)

기판;Board; 상기 기판 상에 위치하는 게이트 전극, 반도체층, 소오스 전극 및 드레인 전극을 포함하는 박막트랜지스터;A thin film transistor including a gate electrode, a semiconductor layer, a source electrode, and a drain electrode on the substrate; 상기 박막 트랜지스터 상에 위치하며, 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin) 또는 아크릴레이트(acrylate) 중 어느 하나로 이루어지는 평탄화막;A flattening film which is disposed on the thin film transistor and is formed of any one of polyimide, benzocyclobutene series resin and acrylate; 상기 평탄화막 상에 위치하는 도전층;A conductive layer disposed on the planarization layer; 상기 도전층 상에 위치하는 캐소드 전극;A cathode electrode disposed on the conductive layer; 상기 캐소드 전극 상에 위치하는 발광층; 및A light emitting layer disposed on the cathode electrode; And 상기 발광층 상에 위치하는 애노드 전극을 포함하며,And an anode electrode disposed on the light emitting layer, 상기 도전층은 몰리브덴(Mo), 구리(Cu), 크롬(Cr), 니켈(Ni), 텅스텐(W), 금(Au), 아연(Zn) 및 이들의 합금으로 이루어진 군에서 선택된 어느 하나 이상으로 이루어지고,Wherein the conductive layer is formed of one or more selected from the group consisting of molybdenum (Mo), copper (Cu), chromium (Cr), nickel (Ni), tungsten (W), gold (Au), zinc Lt; / RTI > 상기 도전층은 상기 드레인 전극에 컨택하고, 상기 캐소드 전극은 상기 도전층의 상면에 컨택하며,The conductive layer is in contact with the drain electrode, the cathode electrode is in contact with the upper surface of the conductive layer, 상기 도전층의 두께는 5 내지 500Å이고,The thickness of the conductive layer is 5 to 500 ANGSTROM, 상기 박막트랜지스터는,The thin- 상기 기판 상에 컨택하는 상기 게이트 전극;The gate electrode being in contact with the substrate; 상기 게이트 전극 상에 컨택하는 게이트 절연막;A gate insulating film which contacts the gate electrode; 상기 게이트 절연막 상에 컨택하는 상기 반도체층; 및The semiconductor layer being in contact with the gate insulating film; And 상기 반도체층 상에 위치하며, 상기 반도체층의 일측에 컨택하는 상기 소오스 전극 및 상기 반도체층의 타측에 컨택하는 상기 드레인 전극을 포함하며,And a drain electrode which is located on the semiconductor layer and contacts the other of the source electrode and the semiconductor layer, the source electrode being in contact with one side of the semiconductor layer, 상기 박막트랜지스터와 상기 평탄화막 사이에 위치하는 층간 절연막을 더 포함하고,Further comprising an interlayer insulating film located between the thin film transistor and the planarizing film, 상기 평탄화막과 상기 층간 절연막은 상기 드레인 전극을 노출시키는 비어홀이 형성되며,A via hole is formed in the planarizing film and the interlayer insulating film to expose the drain electrode, 상기 도전층은 상기 비어홀을 따라 상기 평탄화막과 상기 층간 절연막에 컨택하며 상기 드레인 전극에 컨택하는 유기전계발광표시장치.Wherein the conductive layer contacts the planarization layer and the interlayer insulation layer along the via hole and contacts the drain electrode. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 제 1항에 있어서,The method according to claim 1, 상기 애노드 전극은 인듐틴옥사이드(ITO), 인듐징크옥사이드(IZO) 및 인듐틴징크옥사이드(ITZO)로 이루어진 군에서 선택된 어느 하나인 유기전계발광표시장치.Wherein the anode electrode is any one selected from the group consisting of indium tin oxide (ITO), indium zinc oxide (IZO), and indium tin zinc oxide (ITZO). 삭제delete 삭제delete 삭제delete 삭제delete
KR1020080125940A 2008-12-11 2008-12-11 Organic Light Emitting Display Device KR101889950B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080125940A KR101889950B1 (en) 2008-12-11 2008-12-11 Organic Light Emitting Display Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080125940A KR101889950B1 (en) 2008-12-11 2008-12-11 Organic Light Emitting Display Device

Publications (2)

Publication Number Publication Date
KR20100067393A KR20100067393A (en) 2010-06-21
KR101889950B1 true KR101889950B1 (en) 2018-08-20

Family

ID=42366079

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080125940A KR101889950B1 (en) 2008-12-11 2008-12-11 Organic Light Emitting Display Device

Country Status (1)

Country Link
KR (1) KR101889950B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102291741B1 (en) * 2015-01-28 2021-08-20 엘지디스플레이 주식회사 Organic light emitting diode and organic light emitting diode display device having the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100659532B1 (en) * 2003-11-28 2006-12-19 삼성에스디아이 주식회사 flat panel display and fabrication method of the same
JP2007265972A (en) * 2006-03-27 2007-10-11 Samsung Sdi Co Ltd Organic electroluminescent display device and its manufacturing method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100543005B1 (en) * 2003-09-18 2006-01-20 삼성에스디아이 주식회사 active matrix organic electroluminescence display

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100659532B1 (en) * 2003-11-28 2006-12-19 삼성에스디아이 주식회사 flat panel display and fabrication method of the same
JP2007265972A (en) * 2006-03-27 2007-10-11 Samsung Sdi Co Ltd Organic electroluminescent display device and its manufacturing method

Also Published As

Publication number Publication date
KR20100067393A (en) 2010-06-21

Similar Documents

Publication Publication Date Title
US6902943B2 (en) Flat panel display device with anti-reflection layer having concentration gradient and fabrication method thereof
CN101114668B (en) Organic light emitting display device and method of fabricating the same
KR102112844B1 (en) Organic light emitting diode display and method for preparing the same
KR101125566B1 (en) Oanic Light Emitting Display Device and The Fabricating Method Of The Same
KR101065413B1 (en) Organic Light Emitted Display Device and The Fabricating Method Of The Same
TW201517262A (en) Method for manufacturing organic light emitting diode display
JP2005340197A (en) Organic electroluminescent display element and method of fabricating the same
TW200541379A (en) Organic light-emmiting display device and fabricating thereof
US7586258B2 (en) Organic light emitting diode and organic electroluminescent device using the same
TWI268119B (en) Organic electroluminescent device
KR20150040249A (en) Light emitting device, display unit including the same, and electronic apparatus
KR101572268B1 (en) Organic Light Emitting Device
US20190362656A1 (en) Flexible display device and method for manufacturing flexible display device
KR101560233B1 (en) Organic Light Emitting Display Device and Method for fabricating the same
KR101680704B1 (en) Organic electro luminescent device
KR20080054597A (en) Organic light emitting device and manufactuering method thereof
WO2021027160A1 (en) Display panel and manufacturing method thereof
KR101889950B1 (en) Organic Light Emitting Display Device
KR101212224B1 (en) Organic Light Emitting Display Device
KR102113609B1 (en) Organic light emitting display and manufactucring method of the same
KR101948751B1 (en) Light emitting diode
CN111384087A (en) Organic light emitting diode display panel
KR20100011298A (en) Organic light emitting diodde desplay device and fabricating method thereof
KR20240108017A (en) Display device
KR100761080B1 (en) Organic Electroluminescence Device And Method For Fabricating Of The Same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B90T Transfer of trial file for re-examination
E902 Notification of reason for refusal
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL NUMBER: 2016101001411; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20160304

Effective date: 20171120

S901 Examination by remand of revocation
E902 Notification of reason for refusal
AMND Amendment
S601 Decision to reject again after remand of revocation
AMND Amendment
J201 Request for trial against refusal decision
GRNO Decision to grant (after opposition)
GRNT Written decision to grant