KR101886297B1 - Thin Multi Layer Printed Circuit Board using PI Core and Manufaturing mathod therefor - Google Patents

Thin Multi Layer Printed Circuit Board using PI Core and Manufaturing mathod therefor Download PDF

Info

Publication number
KR101886297B1
KR101886297B1 KR1020110116292A KR20110116292A KR101886297B1 KR 101886297 B1 KR101886297 B1 KR 101886297B1 KR 1020110116292 A KR1020110116292 A KR 1020110116292A KR 20110116292 A KR20110116292 A KR 20110116292A KR 101886297 B1 KR101886297 B1 KR 101886297B1
Authority
KR
South Korea
Prior art keywords
layer
adhesive layer
core
circuit pattern
core layer
Prior art date
Application number
KR1020110116292A
Other languages
Korean (ko)
Other versions
KR20130051124A (en
Inventor
이상유
윤형규
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110116292A priority Critical patent/KR101886297B1/en
Publication of KR20130051124A publication Critical patent/KR20130051124A/en
Application granted granted Critical
Publication of KR101886297B1 publication Critical patent/KR101886297B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide

Abstract

본 발명은 인쇄회로기판 및 그 제조방법을 개시한다. 본 발명의 일 실시예에 따른 인쇄회로기판은 폴리이미드 재료로 이루어지며 관통홀이 형성된 코어층; 상기 코어층의 양면 또는 일 면 상에 형성되는 회로패턴층; 상기 코어층과 상기 회로패턴층 사이에 위치하며 상기 코어층과 회로패턴층을 접착시키는 접착층; 및 상기 접착층과 상기 회로패턴층 사이에 형성되는 전도성 층을 포함한다. 본 발명에 따라, 다층 인쇄회로기판에서 코어층을 폴리이미드 재료로 형성함으로써 코어층의 두께를 감소시키며, 그에 따라 인쇄회로기판 상에 미세패턴을 구현할 경우 고신뢰성의 인쇄회로기판을 제공할 수 있다.The present invention discloses a printed circuit board and a method of manufacturing the same. A printed circuit board according to an embodiment of the present invention includes a core layer made of a polyimide material and having a through hole formed therein; A circuit pattern layer formed on both surfaces or one surface of the core layer; An adhesive layer positioned between the core layer and the circuit pattern layer and bonding the core layer and the circuit pattern layer; And a conductive layer formed between the adhesive layer and the circuit pattern layer. According to the present invention, it is possible to provide a highly reliable printed circuit board when the thickness of the core layer is reduced by forming the core layer from a polyimide material in a multilayer printed circuit board, thereby realizing a fine pattern on the printed circuit board .

Description

폴리이미드 코어를 이용한 박형 다층 인쇄회로기판 및 그 제조방법{Thin Multi Layer Printed Circuit Board using PI Core and Manufaturing mathod therefor}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a thin multi-layer printed circuit board using a polyimide core,

본 발명은 폴리이미드 코어를 이용한 박형 다층 인쇄회로기판 및 그 제조 방법에 관한 것이다.The present invention relates to a thin multilayer printed circuit board using a polyimide core and a method of manufacturing the same.

반도체 칩 등과 같은 반도체 장치를 사용한 전자 기기의 기능과 사이즈 면에서의 향상이 근래에 진행되고 있다. 따라서, 반도체 장치의 집적 밀도는 증가하며 또한 다핀화와 소형화가 도모되고 있다. 핀의 수가 증가되고 소형화되는 반도체 장치가 실장된 기판으로서, 빌트-업 방법(built-up method)을 이용한 다층 인쇄회로기판이 제공된다.Improvements in function and size of electronic devices using semiconductor devices such as semiconductor chips have been recently made. Therefore, the integration density of the semiconductor device is increased, and furthermore, multi-pin and miniaturization are being promoted. A multilayer printed circuit board using a built-up method is provided as a substrate on which a semiconductor device in which the number of pins is increased and downsized is mounted.

다층 인쇄회로기판으로서는 코어기판의 표면 및 이면에 빌드업층을 형성한 다층 인쇄회로기판이 실용화되어 있다. 이 다층 인쇄회로기판에 있어서는 코어기판으로서 예를 들면 보강 섬유에 수지를 함침시킨 수지 기판(유리 에폭시 기판 등)이 사용되고 있다. 그리고, 이 코어기판의 강성을 이용하여 코어기판의 표면 및 이면에 수지 절연층과 도체층을 교호로 적층함으로써 빌드업층이 형성되어 있다. 즉, 이 다층 인쇄회로기판 기판에 있어서 코어기판은 보강의 역할을 하고 있으며, 빌드업층에 비해서 매우 두껍게 형성되어 있다. As a multilayer printed circuit board, a multilayer printed circuit board in which a buildup layer is formed on the front and back surfaces of a core substrate is put to practical use. In this multilayer printed circuit board, for example, a resin substrate (glass epoxy substrate or the like) in which reinforcing fibers are impregnated with resin is used as the core substrate. A build-up layer is formed by alternately laminating a resin insulating layer and a conductor layer on the front and back surfaces of the core substrate using the rigidity of the core substrate. That is, in the multilayer printed circuit board substrate, the core substrate plays a role of reinforcing and is formed to be much thicker than the build-up layer.

또, 코어기판에는 표면 및 이면에 형성된 빌드업층 간의 도통을 도모하기 위한 배선(구체적으로는 스루홀 도체 등)이 관통 형성되어 있다. 빌드업 식의 다층 인쇄회로기판의 종래 기술로서는 공개특허공보 10-2011-0076803, 10-2011-0076805 등이 있다. Further, wirings (specifically, through-hole conductors and the like) for penetrating the build-up layers formed on the front surface and the back surface are formed through the core substrate. As a conventional technique of a build-up type multilayer printed circuit board, there are Laid-open Patent Publications 10-2011-0076803 and 10-2011-0076805.

도 1은 종래 다층 인쇄회로기판의 단면도를 나타낸 도면이다. 1 is a sectional view of a conventional multilayer printed circuit board.

도 1을 참조하면, 고주파 영역의 IC칩, 특히 3 GHz를 초과해도 오동작이나 에러가 발생하지 않는 패키지 인쇄회로기판을 제공한다. 코어기판(30) 상의 도체층(34P)을 두께 30 μm로 형성하고, 층간수지절연층(50) 상의 도체회로(58)를 15 μm로 형성한다. 도체층(34P)을 두껍게 함으로써, 도체 자체의 체적을 늘게 하고, 저항을 저감할 수 있다. 또, 도체층(34)을 전원층으로 사용하는 것으로, IC칩으로의 전원 공급 능력을 향상시킬 수 있다.Referring to FIG. 1, there is provided a package printed circuit board which does not cause malfunction or error even when exceeding 3 GHz, particularly in an IC chip in a high frequency range. The conductor layer 34P on the core substrate 30 is formed to a thickness of 30 mu m and the conductor circuit 58 on the interlaminar resin insulating layer 50 is formed to be 15 mu m. By increasing the thickness of the conductor layer 34P, the volume of the conductor itself can be increased and the resistance can be reduced. Further, by using the conductor layer 34 as a power source layer, the power supply capability to the IC chip can be improved.

그러나, 이러한 다층 배선 기판은 내부에 코어층을 갖기 때문에, 코어층에 형성된 도통 홀을 소형화하기 어렵고, 다층 배선기판 전체의 고밀도가 달성되기 어렵다는 문제가 있다. 또한, 코어층이 설치되기 때문에, 필연적으로 다층 배선 기판이 두꺼워지고, 따라서 전자 기기의 소형화가 어려워지는 문제도 있었다. However, since such a multilayer wiring board has a core layer therein, it is difficult to miniaturize the conductive hole formed in the core layer, and it is difficult to achieve high density of the entire multilayer wiring board. Further, since the core layer is provided, the multilayer wiring board is inevitably thickened, which makes it difficult to miniaturize the electronic device.

즉, 휴대용 스마트 폰 사용의 증가에 따라 반도체 칩의 고성능화 및 실장시 두께를 점차 얇게 하여야 한다. 기존 패키지 구조의 경우 전체 패키지의 두께를 줄이기가 어려우며, 미세패턴을 구현 할 경우 고신뢰성의 인쇄회로기판을 구성하기가 어렵다.That is, as the use of portable smart phones increases, the semiconductor chips must be made thinner and thinner at the time of high performance and mounting. In the case of the conventional package structure, it is difficult to reduce the thickness of the entire package, and it is difficult to form a highly reliable printed circuit board when a fine pattern is implemented.

본 발명은 전술한 문제를 해결하기 위해 안출된 것으로, 본 발명의 목적은, 코어층의 두께를 감소시킨 인쇄회로기판 및 그 제조 방법을 제공하는데 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a printed circuit board having a reduced thickness of a core layer and a manufacturing method thereof.

전술한 문제를 해결하기 위한 본 발명의 일 실시예에 따른 인쇄회로기판은 폴리이미드 재료로 이루어지며 관통홀이 형성된 코어층; 상기 코어층의 양면 또는 일 면 상에 형성되는 회로패턴층; 상기 코어층과 상기 회로패턴층 사이에 위치하며 상기 코어층과 회로패턴층을 접착시키는 접착층; 및 상기 접착층과 상기 회로패턴층 사이에 형성되는 전도성 층을 포함한다.According to an aspect of the present invention, there is provided a printed circuit board comprising: a core layer made of a polyimide material and having through holes formed therein; A circuit pattern layer formed on both surfaces or one surface of the core layer; An adhesive layer positioned between the core layer and the circuit pattern layer and bonding the core layer and the circuit pattern layer; And a conductive layer formed between the adhesive layer and the circuit pattern layer.

상기 접착층은, 상기 코어층 상에 형성되어 상기 코어층과 상기 회로패턴층을 접착시키는 제1 접착층과,상기 제1 접착층 상에 형성되어 상기 제1 접착층과 상기 코어층 사이의 금속 확산을 방지하는 제2 접착층을 포함할 수 있다.Wherein the adhesive layer comprises a first adhesive layer formed on the core layer and adhering the core layer and the circuit pattern layer, and a second adhesive layer formed on the first adhesive layer to prevent diffusion of the metal between the first adhesive layer and the core layer And a second adhesive layer.

상기 제1 접착층은 크롬 또는 티타늄으로 형성될 수 있다.The first adhesive layer may be formed of chromium or titanium.

상기 제2 접착층은 니켈과 크롬의 합금 또는 니켈로 형성될 수 있다.The second adhesive layer may be formed of an alloy of nickel and chromium or nickel.

상기 합금에서의 상기 크롬의 함량비는 최소한 1중량% 이상일 수 있다.The content of chromium in the alloy may be at least 1% by weight or more.

상기 합금에서의 상기 크롬의 함량비는 5중량% 이상일 수 있다.The content of chromium in the alloy may be 5 wt% or more.

본 발명의 일 실시예에 따른 인쇄회로기판은 폴리이미드 재료로 이루어진 코어층에 관통홀을 형성하고; 상기 코어층 상에 접착층을 형성하며; 상기 접착층 상에 전도성 층을 형성하며; 상기 전도성 층 상에 회로패턴층을 형성하는 것을 포함한다.According to another aspect of the present invention, there is provided a printed circuit board comprising: a through hole formed in a core layer made of a polyimide material; Forming an adhesive layer on the core layer; Forming a conductive layer on the adhesive layer; And forming a circuit pattern layer on the conductive layer.

상기 접착층을 형성하는 것은, 상기 코어층 상에 상기 코어층과 상기 회로패턴층을 접착시키는 제1 접착층을 형성하고, 상기 제1 접착층 상에 제1 접착층과 상기 코어층 사이의 금속 확산을 방지하는 제2 접착층을 형성하는 것을 포함한다.The adhesive layer is formed by forming a first adhesive layer for bonding the core layer and the circuit pattern layer on the core layer to prevent metal diffusion between the first adhesive layer and the core layer on the first adhesive layer And forming a second adhesive layer.

상기 제1 접착층은 크롬 또는 티타늄으로 형성될 수 있다.The first adhesive layer may be formed of chromium or titanium.

상기 제2 접착층은 니켈과 크롬의 합금 또는 니켈로 형성될 수 있다.The second adhesive layer may be formed of an alloy of nickel and chromium or nickel.

상기 합금에서의 상기 크롬의 함량비는 최소한 1중량% 이상일 수 있다.The content of chromium in the alloy may be at least 1% by weight or more.

상기 합금에서의 상기 크롬의 함량비는 5중량% 이상일 수 있다.The content of chromium in the alloy may be 5 wt% or more.

본 발명에 따라, 다층 인쇄회로기판에서 코어층을 폴리이미드 재료로 형성함으로써 코어층의 두께를 감소시키며, 그에 따라 인쇄회로기판 상에 미세패턴을 구현할 경우 고신뢰성의 인쇄회로기판을 제공할 수 있다.According to the present invention, it is possible to provide a highly reliable printed circuit board when the thickness of the core layer is reduced by forming the core layer from a polyimide material in a multilayer printed circuit board, thereby realizing a fine pattern on the printed circuit board .

도 1은 종래 다층 인쇄회로기판의 단면도를 나타낸 도면이다.
도 2는 본 발명의 일 실시예에 따른 다층 인쇄회로기판을 나타낸 도면이다.
도 3은 본 발명의 바람직한 실시예에 따른 코어층(110)의 상세 구성을 나타낸 도면이다.
도 4는 본 발명의 바람직한 실시예에 따른 코어층 상에 복수개의 층을 적층하는 공정을 나타낸 도면이다.
도 5는 본 발명에 따른 인쇄회로기판의 일부를 나타낸 사진들이다. 1 is a sectional view of a conventional multilayer printed circuit board.
2 is a view of a multilayer printed circuit board according to an embodiment of the present invention.
3 is a view showing a detailed configuration of a core layer 110 according to a preferred embodiment of the present invention.
4 is a view illustrating a process of laminating a plurality of layers on a core layer according to a preferred embodiment of the present invention.
5 is a photograph showing a part of a printed circuit board according to the present invention.

이하에서는 첨부한 도면을 참조하여 바람직한 일 실시형태에 따른 필름 타입의 칩 패키지 및 그 제조 방법에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다. 또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.Hereinafter, a film-type chip package and a method of manufacturing the same according to a preferred embodiment will be described in detail with reference to the accompanying drawings. In the following description, well-known functions or constructions are not described in detail to avoid unnecessarily obscuring the subject matter of the present invention. In addition, the size of each component in the drawings may be exaggerated for the sake of explanation and does not mean a size actually applied.

도 2는 본 발명의 일 실시예에 따른 다층 인쇄회로기판을 나타낸 도면이다.2 is a view of a multilayer printed circuit board according to an embodiment of the present invention.

도 2에 도시된 바와 같이, 다층 인쇄회로기판은 내부 코어층(110), 코어층(110)의 양면에 각각 적층된 절연층들(200) 및 절연층들(200) 상에 각각 적층된 포토 솔더 레지스트(PSR: photo solder resist)층들(300)을 포함한다. 2, the multilayer printed circuit board includes an inner core layer 110, insulating layers 200 stacked on both sides of the core layer 110, and a plurality of photo- 0.0 > (PSR) < / RTI >

코어층(110)은 본 발명에 따라 폴리이미드계 재료로 이루어진 필름을 이용하여 구현될 수 있다. 폴리이미드계 재료는 열팽창 계수(CTE)가 낮은 물리적 특성을 갖는 것이 바람직하다. 코어층(110)의 두께는 대략 10 내지 100 ㎛의 범위의 두께를 가질 수 있다. 코어층(110)의 양면 상에는 제1 회로패턴층(150)이 각각 형성되어 있으며, 제1 회로패턴층(150)은 절연층들(200)에 매립되어 있다. 각 절연층(200)의 두께는 대략 10 내지 100 ㎛의 범위의 두께를 가질 수 있다. 또한, 각각의 절연층(200) 상에는 제2 회로패턴층(230)이 각각 형성되어 있다. 제2 회로패턴층(230) 상에는 포토 솔더 레지스트층(300)이 각각 형성되어 있다. 이 포토 솔더 레지스트층(300)은 대략 5 내지 100 ㎛의 범위의 두께를 가질 수 있다.The core layer 110 may be formed using a film made of a polyimide-based material according to the present invention. The polyimide-based material preferably has a physical property with a low coefficient of thermal expansion (CTE). The thickness of the core layer 110 may have a thickness in the range of approximately 10 to 100 占 퐉. The first circuit pattern layer 150 is formed on both surfaces of the core layer 110 and the first circuit pattern layer 150 is embedded in the insulating layers 200. The thickness of each insulating layer 200 may have a thickness in the range of approximately 10 to 100 占 퐉. In addition, a second circuit pattern layer 230 is formed on each of the insulating layers 200. A photo solder resist layer 300 is formed on the second circuit pattern layer 230. The photo solder resist layer 300 may have a thickness in the range of approximately 5 to 100 mu m.

본 실시예에서는, 4개 층의 구조를 갖는 다층 인쇄회로기판을 예로 들어 설명하였다. 상세히 설명하면, 도 2에서는 코어층(110)의 양면으로 2개의 회로패턴층(150)이 형성되어 있고, 코어층(110)의 양면의 2개 절연층(200) 상에 2개 회로패턴층(230)이 각각 형성되어 있다. 즉, 도 2의 인쇄회로기판에는 모두 4개의 회로패턴층(230)이 형성되어 있다. 그러나, 본 발명은 이에 한정되지 않는다. 도 2의 인쇄회로기판은 절연층(200) 상에 다시 다른 절연층을 형성하고 다른 절연층 상에 다른 회로패턴층을 형성할 수 있다. 이러한 방식으로 코어층(110)의 양측으로 복수개의 회로패턴층이 형성될 수 있다. 따라서, 본 발명은 4개 층의 구조에 한정되는 것은 아니며, 본 발명은 다양한 수의 층을 갖는 다층 인쇄회로기판에 널리 적용될 수 있다.In this embodiment, a multilayer printed circuit board having a four-layer structure is described as an example. 2, two circuit pattern layers 150 are formed on both sides of the core layer 110 and two circuit pattern layers 150 are formed on two insulating layers 200 on both sides of the core layer 110. [ (230) are formed. That is, four circuit pattern layers 230 are all formed on the printed circuit board of FIG. However, the present invention is not limited thereto. The printed circuit board of FIG. 2 may form another insulating layer on the insulating layer 200 and form another circuit pattern layer on the other insulating layer. In this manner, a plurality of circuit pattern layers can be formed on both sides of the core layer 110. Therefore, the present invention is not limited to the four-layer structure, and the present invention can be widely applied to multilayer printed circuit boards having various numbers of layers.

도 3은 본 발명의 바람직한 실시예에 따른 코어층(110)의 상세 구성을 나타낸 도면이다. 3 is a view showing a detailed configuration of a core layer 110 according to a preferred embodiment of the present invention.

도 3을 참조하면, 코어층(110)의 양면 상에 회로패턴층(150)이 각각 형성되어 있다. 본 실시예에서는 코어층(110)의 양면 모두에 회로패턴층(150)이 형성되어 있지만, 본 발명은 이에 한정되지 않으며, 예컨대, 코어층(110)의 양면 중 한 면 상에만 회로패턴층(150)이 형성될 수 있다. Referring to FIG. 3, a circuit pattern layer 150 is formed on both surfaces of the core layer 110. Although the circuit pattern layer 150 is formed on both sides of the core layer 110 in the present embodiment, the present invention is not limited thereto. For example, the circuit pattern layer 150 may be formed on only one of both surfaces of the core layer 110 150 may be formed.

코어층(110)은 전술한 바와 같이, 폴리이미드로 이루어진 필름에 의해 형성되는 것이 바람직하다. 코어층(110)은 폴리이미드 필름으로 형성되기 때문에, 코어층(110)은 10 내지 100 ㎛의 범위의 두께를 가질 수 있다. 바람직하게는 코어층(110)은 30 내지 50 ㎛의 범위의 두께를 가진다. The core layer 110 is preferably formed by a film made of polyimide as described above. Since the core layer 110 is formed of a polyimide film, the core layer 110 may have a thickness in the range of 10 to 100 占 퐉. Preferably, the core layer 110 has a thickness in the range of 30 to 50 占 퐉.

종래 기술에서는 코어층(110)이 에폭시 계열의 재료로 형성되기 때문에, 코어층은 최소 150 ㎛ 이상의 두께를 가지므로, 다층 인쇄회로기판이 두꺼워지고, 따라서 전자 기기의 소형화가 어려워지는 문제도 있었다. 본 발명에서는 코어층(110)은 폴리이미드계 물질로 이루어지기 때문에, 코어층(110)의 두께는 종래의 코어층보다 현저하게 감소된다. In the prior art, since the core layer 110 is formed of an epoxy-based material, the core layer has a thickness of at least 150 mu m or more, so that the multilayer printed circuit board becomes thick, which makes it difficult to miniaturize the electronic device. In the present invention, since the core layer 110 is made of a polyimide-based material, the thickness of the core layer 110 is significantly reduced compared with the conventional core layer.

이러한 코어층(110) 상에 회로패턴층(150)을 형성하기 위해 코어층(110) 상에는 복수개의 층이 형성된다. 구체적으로, 코어층(110) 상에는 제1 접착층(120), 제2 접착층(130) 및 전도성 층(140)이 차례대로 적층되어 있는데, 이를 도 4를 참조하여 설명한다. In order to form the circuit pattern layer 150 on the core layer 110, a plurality of layers are formed on the core layer 110. Specifically, the first adhesive layer 120, the second adhesive layer 130, and the conductive layer 140 are sequentially stacked on the core layer 110, which will be described with reference to FIG.

도 4는 본 발명의 바람직한 실시예에 따른 코어층 상에 복수개의 층을 적층하는 공정을 나타낸 도면이다.4 is a view illustrating a process of laminating a plurality of layers on a core layer according to a preferred embodiment of the present invention.

도 4를 참조하면, 먼저 폴리이미드 필름으로 형성된 코어층(110)을 마련하고(S1), 코어층(110)에 관통홀(through holes)(112)을 형성한다(S2). 관통홀은 비아홀 이라고도 하며, 코어층(110)을 관통하여 형성된 비아홀들은 층 간의 전기적 연결을 위한 바이홀, 열 확산을 용이하게 하기 위한 열 비아홀(thermal via hole), 각 층들을 정렬하는 기준이 되는 비아홀을 포함할 수 있다. Referring to FIG. 4, first, a core layer 110 formed of a polyimide film is formed (S1), and through holes 112 are formed in the core layer 110 (S2). The through-holes are also referred to as via holes. The via-holes formed through the core layer 110 include a via hole for electrical connection between layers, a thermal via hole for facilitating thermal diffusion, And may include via holes.

관통홀(112)이 형성된 코어층(110) 상에 제1 접착층(120)을 형성한다(S3). 제1 접착층(120)은 코어층(110) 상에 형성될 금속층이 코어층(110)에 잘 밀착되거나 접합되도록 한다. 제1 접착층(120)은 크롬(Cr) 또는 티타늄(Ti)으로 이루어져 있다. The first adhesive layer 120 is formed on the core layer 110 on which the through holes 112 are formed (S3). The first adhesive layer 120 allows the metal layer to be formed on the core layer 110 to closely adhere to or adhere to the core layer 110. The first adhesive layer 120 is made of chromium (Cr) or titanium (Ti).

다시 말해, 내부 코어층(110)의 재료를 폴리이미드를 사용하기 때문에, 내부 코어층(110)에 대한 회로패턴층(150)의 밀착력의 향상하고 신뢰성을 가지기 위해 코어층(110)과 회로패턴층(150) 사이에 접착층을 형성한다. 이 경우 접착층은 2개의 접착층을 포함할 수 있다. In other words, since the inner core layer 110 is made of polyimide, the core layer 110 and the circuit pattern 110 are formed in order to improve the adhesion of the circuit pattern layer 150 to the inner core layer 110, An adhesive layer is formed between the layers 150. In this case, the adhesive layer may include two adhesive layers.

구체적으로, 코어층(110) 상에 제1 접착층(Adhesion Layer)(120)을 형성하고, 제1 접착층(120) 상에 제2 접착층(130)을 형성한다(S4). 제1 접착층(120)은 코어층(110)과 코어층(110) 상에 형성되는 금속층을 접착시킨다. 제2 접착층(130)은 제1 접착층과 금속층 사이의 고체 확산을 방지하기 위해 제1 접착층(120) 상에 형성된다. 구체적으로, 제1 접착층(120) 상에 바로 회로패턴층을 위한 금속층이 형성되는 경우, 크롬으로 이루어진 제1 접착층(120)과 예컨대, 구리(Cu)로 이루어진 금속층의 경계면에서 고체 확산이 발생하는 문제점이 발생하는데, 제2 접착층(130)은 이러한 문제점을 해결하기 위해 제1 접착층(120) 상에 형성되는 것이다. Specifically, a first adhesive layer 120 is formed on the core layer 110, and a second adhesive layer 130 is formed on the first adhesive layer 120 (S4). The first adhesive layer 120 bonds the metal layer formed on the core layer 110 and the core layer 110. The second adhesive layer 130 is formed on the first adhesive layer 120 to prevent solid diffusion between the first adhesive layer and the metal layer. Specifically, when the metal layer for the circuit pattern layer is directly formed on the first adhesive layer 120, solid diffusion occurs at the interface between the first adhesive layer 120 made of chromium and the metal layer made of, for example, copper (Cu) The second adhesive layer 130 is formed on the first adhesive layer 120 to solve this problem.

제2 접착층(130)은 니켈이나 크롬과 니켈의 합금으로 이루어져 있다. 이 경우, 합금에서 크롬의 함량비는 최소 1중량% 이상이어야 한다. 니켈/크롬의 합금에서 크롬의 함량비는 5중량% 이상이 바람직하며, 40중량%까지도 가능하다. The second adhesive layer 130 is made of nickel or an alloy of chromium and nickel. In this case, the content of chromium in the alloy should be at least 1 wt%. The content of chromium in the alloy of nickel / chromium is preferably at least 5 wt%, and may be up to 40 wt%.

제2 접착층(130)의 형성 후에 제2 접착층(130) 상에 전도성 층(140)을 형성한다(S5). 그리고, 전도성 층(140) 상에 회로패턴층(150)을 형성한다. After the formation of the second adhesive layer 130, the conductive layer 140 is formed on the second adhesive layer 130 (S5). Then, the circuit pattern layer 150 is formed on the conductive layer 140.

일 실시예에 따라, 코어층(110) 상에 전도성 층(140)이 형성된 후, 전도성 층(140) 상에 포토리소그래피 공정을 수행하고, 그런 다음 도금을 수행하여 회로패턴층(150)을 형성한다. 즉, 전도성 층(140) 상에 포토리소그래피 공정에 의해 패턴을 위한 마스크층을 형성하고, 도금을 수행한다. 그에 따라, 전도성 층(140) 상에 마스크층을 제외한 영역에 도금이 이루어진다. According to one embodiment, after the conductive layer 140 is formed on the core layer 110, a photolithography process is performed on the conductive layer 140, and then plating is performed to form the circuit pattern layer 150 do. That is, a mask layer for a pattern is formed on the conductive layer 140 by a photolithography process, and plating is performed. Thereby, plating is performed on the conductive layer 140 except for the mask layer.

다른 실시예에 따라, 코어층(110) 상에 전도성 층(140)이 형성된 후, 전도성 층(140) 상에 전체적으로 도금을 수행한다. 그런 다음 포토리소그래피 공정을 수행하고 식각 공정을 이용하여 회로패턴층(150)을 형성한다. 다시 말해, 전도성 층(140) 상에 전체적으로 도금을 수행하여 금속층을 형성한다. 이 후, 금속층 상에 포토리소그래피 공정을 수행하여 마스크층을 형성한다. 금속층에 대해 식각 공정을 수행하여, 마스크층이 형성되지 않은 금속층을 제거하여 회로패턴층(150)을 형성한다. According to another embodiment, after the conductive layer 140 is formed on the core layer 110, plating is performed on the conductive layer 140 as a whole. The photolithography process is then performed and the circuit pattern layer 150 is formed using the etching process. In other words, overall plating is performed on the conductive layer 140 to form a metal layer. Thereafter, a photolithography process is performed on the metal layer to form a mask layer. An etching process is performed on the metal layer to remove the metal layer on which the mask layer is not formed to form the circuit pattern layer 150.

또한, 코어층(110) 상에 회로패턴층(150)을 구성하는 방법으로는 첫번째, 코어(PI) 재료와 동박을 열압착으로 붙히는 라미네이트(Laminate) 공법, 두번째, 동박에 코어재료를 코팅하는 캐스팅(Casting) 공법, 세번째, 내층 코어의 재료에 무전해 도금(화학도금) 후에 전해도금을 하여 회로를 구성하는 방법 등이 있다. 이러한 공법과 더불어 신뢰성이 우수한 방법으로, 네번째, 건식증착방법을 이용하여 도전층을 형성한 후 전해도금을 하는 방법이 있다. As a method of forming the circuit pattern layer 150 on the core layer 110, a laminate method in which a core material (PI material) and a copper foil are thermally bonded; a second method in which a core material is coated A third method of forming a circuit by electrolytic plating after electroless plating (chemical plating) on the material of the inner layer core, and the like. In addition to such a method, there is a method in which a conductive layer is formed using a dry evaporation method in a highly reliable manner, followed by electrolytic plating.

도 5는 본 발명에 따른 인쇄회로기판의 일부를 나타낸 사진들이다. 5 is a photograph showing a part of a printed circuit board according to the present invention.

도 5(a)를 참조하면, 코어층(110) 상에 회로패턴층(150)이 적층되어 있다. 코어층(110)과 회로패턴층(150) 사이에는 본 발명에 따라, 제1 접착층, 제2 접착층, 및 전도성 층이 존재하지만, 그 두께가 얇아 보이지 않는다. 도 5(b)에는 코어층(110)에 형성된 관통홀 및 고어층(110) 상에 형성된 회로패턴층(150)이 도시되어 있다. Referring to FIG. 5A, a circuit pattern layer 150 is laminated on a core layer 110. Between the core layer 110 and the circuit pattern layer 150, the first adhesive layer, the second adhesive layer, and the conductive layer are present according to the present invention, but the thickness thereof is not seen to be thin. 5 (b), a through hole formed in the core layer 110 and a circuit pattern layer 150 formed on the gore layer 110 are shown.

이와 같이, 본 발명은 다층 인쇄회로기판에서 코어층을 폴리이미드 재료로 형성하고, 이를 위해 코어층 상에 복수개의 층을 형성하지만 이들 복수개의 층, 즉 제1 접착층, 제2 접착층 및 전도성 층은 그 두께가 매우 얇기 때문에 인쇄회로기판의 전체 두께에 거의 기여하지 않는다. Thus, the present invention provides a method of forming a core layer in a multilayer printed circuit board from a polyimide material and forming a plurality of layers on the core layer for this purpose, but the plurality of layers, i.e., the first adhesive layer, the second adhesive layer, Since the thickness thereof is very thin, it hardly contributes to the total thickness of the printed circuit board.

그에 따라, 본 발명은 기존 에폭시로 이루어진 코어층을 사용한 인쇄회로기판에 비하여 코어층의 두께를 감소시키며, 그에 따라 인쇄회로기판 상에 미세패턴을 구현할 경우 고신뢰성의 인쇄회로기판을 제공할 수 있다.Accordingly, the present invention can reduce the thickness of the core layer compared to a printed circuit board using a core layer made of conventional epoxy, thereby providing a highly reliable printed circuit board when a fine pattern is formed on a printed circuit board .

전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.In the foregoing detailed description of the present invention, specific examples have been described. However, various modifications are possible within the scope of the present invention. The technical spirit of the present invention should not be limited to the above-described embodiments of the present invention, but should be determined by the claims and equivalents thereof.

110: 코어층 120: 제1 접착층
130: 제2 접착층 140: 전도성 층
150: 회로패턴층110: core layer 120: first adhesive layer
130: second adhesive layer 140: conductive layer
150: circuit pattern layer

Claims (12)

폴리이미드 재료로 이루어지며 관통홀이 형성된 코어층;상기 코어층의 적어도 일면에 배치되는 회로패턴; 및
상기 코어층의 상기 관통홀을 매립하는 비아를 포함하고,
상기 비아는,
상기 코어층의 상기 관통 홀의 내벽에 배치되는 제 1 접착층과,
상기 관통홀의 내벽에 배치된 상기 제 1 접착층 상에 배치되는 제 2 접착층과,
상기 제 2 접착층 상에 배치되는 전도성층과,
상기 전도성층 상에 배치되며, 상기 관통홀을 매립하는 회로패턴층을 포함하는 인쇄회로기판.A core layer made of a polyimide material and having a through hole, a circuit pattern disposed on at least one side of the core layer, And
And a via filling the through hole of the core layer,
The vias may include,
A first adhesive layer disposed on an inner wall of the through hole of the core layer,
A second adhesive layer disposed on the first adhesive layer disposed on the inner wall of the through hole,
A conductive layer disposed on the second adhesive layer,
And a circuit pattern layer disposed on the conductive layer and embedding the through hole. 제1항에 있어서,
상기 제 1 접착층은,
크롬 또는 티타늄을 포함하며, 상기 코어층과 상기 회로패턴층 사이를 접착시키며,
상기 제 2 접착층은,
니켈과 크롬의 합금 또는 니켈을 포함하며, 상기 제 1 접착층과 상기 전도성층 사이의 금속 확산을 방지하는 인쇄회로기판.The method according to claim 1,
Wherein the first adhesive layer comprises:
Chromium, or titanium, and adhering between the core layer and the circuit pattern layer,
And the second adhesive layer
A printed circuit board comprising nickel or chromium alloy or nickel and preventing metal diffusion between the first adhesive layer and the conductive layer. 제1항에 있어서,
상기 회로패턴은,
상기 비아에 대응하는 상기 제 1 접착층, 상기 제 2 접착층, 상기 전도성층 및 상기 회로패턴층을 포함하는 인쇄회로기판.The method according to claim 1,
In the circuit pattern,
The first adhesive layer, the second adhesive layer, the conductive layer, and the circuit pattern layer corresponding to the vias. 삭제delete 제2항에 있어서,
상기 니켈과 크롬의 합금에서의 상기 크롬의 함량비는 최소한 1중량% 이상인 인쇄회로기판. 3. The method of claim 2,
Wherein the content of chromium in the alloy of nickel and chromium is at least 1 wt%. 제2항에 있어서,
상기 니켈과 크롬의 합금에서의 상기 크롬의 함량비는 5중량% 이상인 인쇄회로기판. 3. The method of claim 2,
Wherein the content of chromium in the alloy of nickel and chromium is 5 wt% or more. 폴리이미드 재료로 이루어진 코어층에 관통홀을 형성하고;
상기 형성된 관통홀의 내벽을 포함하는 상기 코어층의 표면에 제 1 접착층을 형성하고,
상기 형성된 제 1 접착층 상에 제 2 접착층을 형성하며,
상기 제 2 접착층 상에 전도성 층을 형성하며;
상기 전도성 층 상에 회로패턴층을 형성하며,
상기 코어층의 표면에 형성된 상기 제 1 접착층, 제 2 접착층, 상기 전도성층 및 상기 회로 패턴층을 식각하여 상기 관통홀을 매립하는 비아 및 상기 코어층의 적어도 일면에 배치되는 회로패턴을 형성하는 단계를 포함하고,
상기 비아는,
상기 관통홀의 내벽 상에 배치되는 상기 제 1 접착층과,
상기 제 1 접착층 상에 배치되는 상기 제 2 접착층과,
상기 제 2 접착층 상에 배치되는 상기 전도성층과,
상기 전도성층 상에 배치되는 상기 회로패턴층을 포함하는 인쇄회로기판 제조방법.Forming a through hole in a core layer made of a polyimide material;
A first adhesive layer is formed on the surface of the core layer including the inner wall of the through hole formed,
Forming a second adhesive layer on the formed first adhesive layer,
Forming a conductive layer on the second adhesive layer;
Forming a circuit pattern layer on the conductive layer,
Forming a circuit pattern on at least one side of the core layer by etching the first adhesive layer, the second adhesive layer, the conductive layer, and the circuit pattern layer formed on the surface of the core layer to fill the through hole; Lt; / RTI >
The vias may include,
The first adhesive layer disposed on the inner wall of the through hole,
The second adhesive layer disposed on the first adhesive layer,
The conductive layer disposed on the second adhesive layer,
And the circuit pattern layer disposed on the conductive layer. 제7항에 있어서,
상기 제 1 접착층은,
크롬 또는 티타늄을 포함하며, 상기 코어층과 상기 회로패턴층 사이를 접착시키며,
상기 제 2 접착층은,
니켈과 크롬의 합금 또는 니켈을 포함하며, 상기 제 1 접착층과 상기 전도성층 사이의 금속 확산을 방지하는 인쇄회로기판 제조방법.8. The method of claim 7,
Wherein the first adhesive layer comprises:
Chromium, or titanium, and adhering between the core layer and the circuit pattern layer,
And the second adhesive layer
A nickel-chromium alloy or nickel, and preventing metal diffusion between the first adhesive layer and the conductive layer. 삭제delete 삭제delete 제8항에 있어서,
상기 니켈과 크롬의 합금의 상기 크롬의 함량비는 최소한 1중량% 이상인 인쇄회로기판 제조방법. 9. The method of claim 8,
Wherein the chromium content ratio of the alloy of nickel and chromium is at least 1 wt.% Or more. 제8항에 있어서,
상기 니켈과 크롬의 합금의 상기 크롬의 함량비는 5중량% 이상인 인쇄회로기판 제조방법. 9. The method of claim 8,
Wherein the chromium content of the alloy of nickel and chromium is 5 wt% or more.
KR1020110116292A 2011-11-09 2011-11-09 Thin Multi Layer Printed Circuit Board using PI Core and Manufaturing mathod therefor KR101886297B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110116292A KR101886297B1 (en) 2011-11-09 2011-11-09 Thin Multi Layer Printed Circuit Board using PI Core and Manufaturing mathod therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110116292A KR101886297B1 (en) 2011-11-09 2011-11-09 Thin Multi Layer Printed Circuit Board using PI Core and Manufaturing mathod therefor

Publications (2)

Publication Number Publication Date
KR20130051124A KR20130051124A (en) 2013-05-20
KR101886297B1 true KR101886297B1 (en) 2018-08-09

Family

ID=48661209

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110116292A KR101886297B1 (en) 2011-11-09 2011-11-09 Thin Multi Layer Printed Circuit Board using PI Core and Manufaturing mathod therefor

Country Status (1)

Country Link
KR (1) KR101886297B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200087479A (en) * 2019-01-11 2020-07-21 스템코 주식회사 Multilayer substrate and manufacturing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310358A (en) * 2005-04-26 2006-11-09 Teijin Ltd Substrate for flexible printed circuit
JP2009283872A (en) * 2008-05-26 2009-12-03 Sumitomo Metal Mining Co Ltd Printed circuit board, and method for manufacturing printed circuit board
JP2010016335A (en) * 2008-06-30 2010-01-21 Samsung Electro-Mechanics Co Ltd Metal laminate plate and manufacturing method thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH114054A (en) * 1997-06-13 1999-01-06 Kyocera Corp Wiring board

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310358A (en) * 2005-04-26 2006-11-09 Teijin Ltd Substrate for flexible printed circuit
JP2009283872A (en) * 2008-05-26 2009-12-03 Sumitomo Metal Mining Co Ltd Printed circuit board, and method for manufacturing printed circuit board
JP2010016335A (en) * 2008-06-30 2010-01-21 Samsung Electro-Mechanics Co Ltd Metal laminate plate and manufacturing method thereof

Also Published As

Publication number Publication date
KR20130051124A (en) 2013-05-20

Similar Documents

Publication Publication Date Title
US8891245B2 (en) Printed wiring board
US9000302B2 (en) Wiring board
US20100224397A1 (en) Wiring board and method for manufacturing the same
US9338891B2 (en) Printed wiring board
JP2012109621A (en) Electronic component interior type printed board
JP2003209366A (en) Flexible multilayer wiring board and manufacturing method therefor
KR101584831B1 (en) Manufacturing Multilayer Wiring Substrate
US20150334844A1 (en) Printed wiring board
US11160165B2 (en) Component carrier with through hole extending through multiple dielectric layers
KR100827315B1 (en) Manufacturing method of electronic chip embedded printed circuit board
JP2004349277A (en) Multilayer wiring board and its production process
KR20160090626A (en) Printed circuit board having embedded electronic devices and method of manufacturing the same
JP2013219204A (en) Core board for wiring board manufacturing and wiring board
KR101886297B1 (en) Thin Multi Layer Printed Circuit Board using PI Core and Manufaturing mathod therefor
KR20140078197A (en) Printed circuit board and manufacturing method thereof
JP2004095854A (en) Multilayer interconnection board
KR101067214B1 (en) A printed circuit board and a method of manufacturing the same
KR100803960B1 (en) Package on package substrate and the manufacturing method thereof
CN113133178B (en) Arrangement with a central carrier and two opposite layer stacks, component carrier and method for producing the same
KR101886307B1 (en) Method of Manufacturing High Density thin Multi Layer Printed Circuit Board Using PI Core and The Printed Circuit Board
KR100648968B1 (en) Printed circuit board and the method thereof
JP2004228521A (en) Wiring board and its manufacturing method
KR101109277B1 (en) Fabricating Method of Printed Circuit Board
JP2017022227A (en) Wiring board and manufacturing method of wiring board
KR101551177B1 (en) Imbedded printed circuit board within wire redistribution layer and Method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right