KR101885465B1 - SSD BIST apparatus - Google Patents

SSD BIST apparatus Download PDF

Info

Publication number
KR101885465B1
KR101885465B1 KR1020170028053A KR20170028053A KR101885465B1 KR 101885465 B1 KR101885465 B1 KR 101885465B1 KR 1020170028053 A KR1020170028053 A KR 1020170028053A KR 20170028053 A KR20170028053 A KR 20170028053A KR 101885465 B1 KR101885465 B1 KR 101885465B1
Authority
KR
South Korea
Prior art keywords
test
ssd
packaging
ssds
test apparatus
Prior art date
Application number
KR1020170028053A
Other languages
Korean (ko)
Inventor
김우준
이재환
윤종윤
최수일
Original Assignee
사단법인 엑시콘산학공동연구소
주식회사 엑시콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사단법인 엑시콘산학공동연구소, 주식회사 엑시콘 filed Critical 사단법인 엑시콘산학공동연구소
Priority to KR1020170028053A priority Critical patent/KR101885465B1/en
Application granted granted Critical
Publication of KR101885465B1 publication Critical patent/KR101885465B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 패키지 된 SSD를 테스트하기 위한 빌트 인 셀프 테스트 장치에 관한 것으로서 인터포저를 구비하여 패키지 된 SSD 뿐만 아니라 패키지 되지 않은 SSD를 빌트 인 셀프 테스트를 수행할 수 있게 하여 SSD 제조공정에 상관 없이 호환적으로 테스트를 수행함으로써 테스트 시간 및 설비 비용을 절감할 수 있고 작업공간을 줄일 수 있다.The present invention relates to a built-in self-test apparatus for testing packaged SSDs, and has an interposer to perform built-in self-testing of packaged SSDs as well as unpackaged SSDs, Tests can be performed to reduce test time and equipment costs and reduce work space.

Figure R1020170028053
Figure R1020170028053

Description

SSD BIST 장치{SSD BIST apparatus}SSD BIST apparatus [0002]

본 발명은 SSD BIST 장치에 관한 것으로서, 특히 SSD의 자기 진단 시험(BIST, Built In Self Test)을 하나의 테스터로 통합적으로 테스트할 수 있는 장치에 관한 것으로서, 제조 공정에 무관하게 자기 진단 시험을 호환적으로 수행할 수 있는 SSD BIST 장치에 관련된다. The present invention relates to an SSD BIST device, and more particularly, to a device capable of integrally testing a built-in self test (BIST) of an SSD with a single tester, It relates to the SSD BIST device that can be implemented in the system.

현재 반도체 메모리 기술의 발전에 따라 하나의 시스템 장비로 다양한 공정 상태의 제품을 테스트하는 기술이 반도체 메모리 테스트 시스템에 중요한 요소가 되었다. With the development of semiconductor memory technology, testing of various process state products with one system equipment has become an important factor in semiconductor memory test system.

현재까지 대용량의 디지털 미디어 저장장치로서 가장 일반적으로 사용하고 있는 것은 하드디스크(HDD)이다. 그러나 최근 들어 메모리 기능의 반도체 소자 중에서 작은 크기에도 대용량 데이터를 저장할 수 있는 SSD(Solid State Drive)가 각광을 받고 있다. Until now, hard disk (HDD) is most commonly used as a large-capacity digital media storage device. Recently, solid state drives (SSDs) capable of storing large amounts of data even in a small size of semiconductor devices having memory functions have come into the spotlight.

이러한 SSD의 성능은 SSD 테스트 장치 통해 수행되며, 최근에는 내장형 자기 진단(BIST)을 위한 회로를 반도체 패키지 안에 포함시켜 스스로 테스트를 할 수 있게 하는 메커니즘이 적용되고 있다. 이러한 내장형 자기 진단을 수행하기 위해서는 별도의 테스트 장치가 내장형 자기 진단 회로가 구비된 SSD의 단자에 연결이 되고 테스트 장치의 입출력 신호를 통해 테스트가 수행된다.The performance of such SSDs is performed through SSD testing devices, and recently, mechanisms for self-testing by incorporating circuits for embedded self-diagnosis (BIST) into semiconductor packages have been applied. In order to perform the built-in self-diagnosis, a separate test device is connected to the terminal of the SSD having the built-in self-diagnosis circuit, and the test is performed through the input / output signal of the test device.

현재 이루어지고 있는 SSD의 자기 진단 시험은 SSD 패키징 전 상태(PCB 상태)에서 테스트를 수행하는 공정과, 패키징 후에 테스트를 수행하는 공정으로 구분되고 있는데 이러한 두 가지 공정에 대한 테스트 장치는 각각 다른 장치가 적용되어 사용되고 있다. 따라서 테스트에 사용되는 동일한 프로토콜이 공정 순서에 따라 다른 테스트 장치로 테스팅이 수행됨에 따라 비용 손실 및 작업 공간 부족의 문제 등의 문제를 야기시킨다. Currently, the SSD's self-diagnostic test is divided into a process of performing the test in the state before the SSD packaging (PCB state) and a process of performing the test after the packaging. Have been applied. Therefore, the same protocol used for the test is subjected to testing with another test apparatus according to the process order, thereby causing problems such as cost loss and lack of work space.

도 1은 종래의 패키징 전 상태의 SSD BIST 장치를 설명하는 도면이다. 도시된 바와 같이, 제1 공정 BIST 장치(100)는 호스트 컨트롤러(110), 테스트 장치 커넥터(120)를 포함하여 구성될 수 있다. 1 is a diagram illustrating a conventional SSD BIST device in a state before packaging. As shown in the figure, the first process BIST apparatus 100 may include a host controller 110 and a test apparatus connector 120.

호스트 컨트롤러(110)는 패키징 전 SSD(212)의 자기 진단 테스트를 위하여 신호의 송수신을 제어하는 기능을 수행할 수 있다. 테스트 장치 커넥터(120)는 호스트 컨트롤러(110)에 전기적으로 연결되어 테스트 보드(200)의 테스트 보드 커넥터(211) 사이에 통합 테스트 신호를 송수신하는 인터페이스로서의 기능을 수행할 수 있다. The host controller 110 may perform a function of controlling signal transmission / reception for the self-diagnosis test of the SSD 212 before packaging. The test device connector 120 may be electrically connected to the host controller 110 and function as an interface for transmitting and receiving an integrated test signal between the test board connectors 211 of the test board 200.

통상적으로 테스트 보드(200)는 복수개의 패키징 전 상태의 SSD(212)을 실장하고 각 SSD(212)의 신호라인(213)을 테스트 보드 커넥터(211)로 연결하고 테스트 장치 커넥터(120)에 연결되어 테스트 신호가 송수신된다. 패키징 전 상태의 SSD란, 패키지 되지 않은 SSD 상태를 의미하며 PCB 상태임을 의미할 수 있다. 제1 공정은 이러한 패키징 전 상태에서 SSD를 테스트하는 공정단계를 의미할 수 있다. 테스트 장치 커넥터(120)는 테스트 보드(200)의 복수개의 신호라인(213)을 통합적으로 호스트 컨트롤러(110)와 연결하기 위해 테스트 보드 커넥터(211)와 체결이 이루어지는 대응 구조를 가지고 있다. The test board 200 typically includes a plurality of SSDs 212 in a pre-packaging state and connects the signal lines 213 of each SSD 212 to the test board connector 211 and connects to the test device connector 120 And a test signal is transmitted and received. An SSD in the pre-packaging state means an unpackaged SSD state and may indicate a PCB state. The first process may refer to a process step of testing the SSD in this pre-packaging state. The test apparatus connector 120 has a corresponding structure in which the test board connector 211 is fastened to connect the plurality of signal lines 213 of the test board 200 integrally with the host controller 110.

도 2는 종래의 패키징 후 상태의 SSD BIST 장치를 설명하는 도면이다. 도시된 바와 같이, 제2 공정 BIST 장치(300)는 호스트 컨트롤러(310), 커넥터(130)를 포함하여 구성될 수 있다. 호스트 컨트롤러(310)는 패키징 후 SSD(400, 410)의 자기 진단 테스트를 위하여 신호의 송수신을 제어하는 기능을 수행할 수 있다. 테스트 장치 커넥터(130)는 호스트 컨트롤러(310)에 전기적으로 연결되어 패키징 후 SSD(400) 사이에 개별 테스트 신호를 송수신하는 인터페이스로서의 기능을 수행할 수 있다. 패키징 후 상태의 SSD란, 패키지 된 SSD 상태를 의미하며 제2 공정은 이러한 패키징 후 상태에서 SSD를 테스트하는 공정단계를 의미할 수 있다. 도시된 바와 같이, 제2 공정 BIST 장치(300)는 복수개의 테스트 장치 커넥터(130)를 구비하여 복수개의 패키징 후 SSD(400, 410)를 테스트 할 수 있다.2 is a diagram illustrating a conventional SSD BIST device in a post-packaging state. As shown in the figure, the second process BIST device 300 may include a host controller 310 and a connector 130. The host controller 310 may perform a function of controlling transmission and reception of signals for self-diagnosis tests of the SSDs 400 and 410 after packaging. The test device connector 130 may be electrically connected to the host controller 310 to function as an interface for transmitting and receiving individual test signals between the SSDs 400 after packaging. The post-packaging SSD may refer to the packaged SSD state and the second process may refer to a process step to test the SSD in this post-packaging state. As shown in the figure, the second process BIST device 300 includes a plurality of test device connectors 130 to test a plurality of SSDs 400 and 410 after packaging.

도 1 및 2에 대해 상기 설명한 바와 같이, BIST 대상인 SSD의 공정 단계 상태에 따라 BIST 장치를 달리 하여야 하므로 설비비용이 증가하게 되고 테스트 시간이 증가하며 작업공간 확보가 어려운 문제가 발생하게 되어, 이를 통합하여 테스트가 가능한 테스트 장치에 대한 필요성이 대두되고 있다.As described above with reference to FIGS. 1 and 2, since the BIST device must be different according to the process step status of the SSD as the target of the BIST, the equipment cost increases, the test time increases, and the work space becomes difficult to secure. There is a need for a test apparatus that can be tested.

한국특허공보(등록공보번호: 10-0941745, “플래시 메모리 셀들의 빌트인 셀프 테스트")는 플래시 메모리 디바이스들의 핀들의 수를 최소화하여 플레시 메모리 셀 어레이의 BIST(Built In Self Test)를 수행함으로써 반도체 웨이퍼 상의 최대 수의 다이들이 동시에 테스트 될 수 있도록 하는 시스템 및 방법이 개시되어 있으나, SSD의 자기 진단 시험(BIST)을 하나의 테스터로 통합적으로 테스트를 수행할 수 있고, 제조 공정에 무관하게 자기 진단 시험을 호환적으로 수행할 수 있는 SSD BIST 장치에 관하여는 개시되어 있지 않다.Korean Patent Publication No. 10-0941745 entitled " Built-in Self Test of Flash Memory Cells ") performs a built-in self test (BIST) of a flash memory cell array by minimizing the number of pins of flash memory devices, (BIST) of the SSD can be integrally tested with a single tester, and the self-diagnostic test (BIST) of the SSD can be performed integrally with one tester, The SSD BIST device can perform compatibility with the SSD BIST device.

본 발명은 SSD의 제조 공정 상태와 무관하게 하나의 테스터로 통합적으로 자기 진단 시험을 수행할 수 있는 것을 목적으로 한다.It is an object of the present invention to perform a self-diagnostic test integrally with a single tester regardless of the manufacturing process of the SSD.

이러한 목적을 달성하기 위한 일 양상에 따른 SSD를 테스트하기 위한 빌트 인 셀프 테스트 장치는,A built-in self-test apparatus for testing an SSD according to an aspect of the present invention,

SSD를 테스트하기 위하여 신호의 송수신을 제어하는 호스트 컨트롤러,A host controller for controlling transmission and reception of signals to test the SSD,

호스트 컨트롤러에 전기적으로 연결되어, 호스트 컨트롤러와 인터포저를 전기적으로 연결하기 위한 인터페이스를 제공하는 제1의 테스트 장치 커넥터,A first test apparatus connector electrically connected to the host controller and providing an interface for electrically connecting the host controller and the interposer,

호스트 컨트롤러와 패키징 후의 SSD를 전기적으로 연결하기 위한 인터페이스를 제공하는 제2의 테스트 장치 커넥터와,A second test apparatus connector providing an interface for electrically connecting the host controller to the SSD after packaging,

인터포저는,The interposer,

제1의 테스트 장치 커넥터와 복수개의 패키징 전의 SSD를 실장한 테스트 보드를 전기적으로 연결하기 위한 기능을 수행하는 빌트 인 셀프 테스트 장치를 구성한다.A built-in self-test apparatus that functions to electrically connect a first test apparatus connector and a test board on which a plurality of SSDs before packaging are mounted is constituted.

본 발명은 하나의 SSD 테스트 장치로 SSD의 제조 공정 상태와 무관하게 자기 진단 시험을 수행할 수 있어 테스트 시간 및 설비 비용을 절감할 수 있고 작업공간을 줄일 수 있다.The present invention can perform a self-diagnostic test regardless of the manufacturing process state of the SSD with one SSD testing apparatus, thereby reducing test time and equipment cost and reducing work space.

도 1은 종래의 패키징 전 상태의 SSD BIST 장치를 설명하는 도면이다.
도 2는 종래의 패키징 후 상태의 SSD BIST 장치를 설명하는 도면이다.
도 3은 일 실시예에 따른 SSD BIST 장치를 설명하는 도면이다.
도 4는 또 다른 일 실시예에 따른 SSD BIST 장치를 설명하는 도면이다.1 is a diagram illustrating a conventional SSD BIST device in a state before packaging.
2 is a diagram illustrating a conventional SSD BIST device in a post-packaging state.
3 is a diagram illustrating an SSD BIST device according to an embodiment.
4 is a diagram illustrating an SSD BIST device according to another embodiment of the present invention.

이하, 첨부된 도면을 참조하여 기술되는 바람직한 실시예를 통하여 본 발명을 당업자가 용이하게 이해하고 재현할 수 있도록 상세히 기술하기로 한다. 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명 실시예들의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 본 발명 명세서 전반에 걸쳐 사용되는 용어들은 본 발명 실시예에서의 기능을 고려하여 정의된 용어들로서, 사용자 또는 운용자의 의도, 관례 등에 따라 충분히 변형될 수 있는 사항이므로, 이 용어들의 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Reference will now be made in detail to embodiments of the present invention, examples of which are illustrated in the accompanying drawings, wherein like reference numerals refer to the like elements throughout. In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear. The terms used throughout the specification of the present invention have been defined in consideration of the functions of the embodiments of the present invention and can be sufficiently modified according to the intentions and customs of the user or operator. It should be based on the contents of.

또한 전술한, 그리고 추가적인 발명의 양상들은 후술하는 실시예들을 통해 명백해질 것이다. 본 명세서에서 선택적으로 기재된 양상이나 선택적으로 기재된 실시예의 구성들은 비록 도면에서 단일의 통합된 구성으로 도시되었다 하더라도 달리 기재가 없는 한 당업자에게 기술적으로 모순인 것이 명백하지 않다면 상호간에 자유롭게 조합될 수 있는 것으로 이해된다.Also, aspects of the above-described and further inventions will become apparent through the following embodiments. The configurations of the selectively described embodiments or optional embodiments described herein may be combined freely with one another if they are not explicitly contradictory to one of ordinary skill in the art, I understand.

따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.Therefore, the embodiments described in this specification and the configurations shown in the drawings are merely the most preferred embodiments of the present invention and do not represent all the technical ideas of the present invention. Therefore, It is to be understood that equivalents and modifications are possible.

도 3은 일 실시예에 따른 SSD BIST 장치를 설명하는 도면이다. 도시된 바와 같이, 빌트 인 셀프 테스트(BIST) 장치(600)는 호스트 컨트롤러(310), 제1의 테스트 장치 커넥터(311), 제2의 테스트 장치 커넥터(320), 인터포저(500)를 포함하여 구성될 수 있다. 3 is a diagram illustrating an SSD BIST device according to an embodiment. As shown, the built-in self test (BIST) device 600 includes a host controller 310, a first test device connector 311, a second test device connector 320, and an interposer 500 .

일 실시예에 따른 SSD를 테스트하기 위한 빌트 인 셀프 테스트 장치에 있어서,In a built-in self-test device for testing an SSD according to an embodiment,

SSD를 테스트하기 위하여 신호의 송수신을 제어하는 호스트 컨트롤러,A host controller for controlling transmission and reception of signals to test the SSD,

호스트 컨트롤러에 전기적으로 연결되어, 호스트 컨트롤러와 인터포저를 전기적으로 연결하기 위한 인터페이스를 제공하는 제1의 테스트 장치 커넥터,A first test apparatus connector electrically connected to the host controller and providing an interface for electrically connecting the host controller and the interposer,

호스트 컨트롤러와 패키징 후의 SSD를 전기적으로 연결하기 위한 인터페이스를 제공하는 제2의 테스트 장치 커넥터와,A second test apparatus connector providing an interface for electrically connecting the host controller to the SSD after packaging,

인터포저는,The interposer,

제1의 테스트 장치 커넥터와 복수개의 패키징 전의 SSD를 실장한 테스트 보드를 전기적으로 연결하기 위한 기능을 수행할 수 있다.It is possible to perform a function for electrically connecting the first test apparatus connector and the test board on which the plurality of SSDs before packaging are mounted.

호스트 컨트롤러(310)는 패키징 후 SSD(400) 및 패키징 전 SSD(212)의 자기 진단 테스트를 위하여 신호의 송수신을 제어하는 기능을 수행할 수 있다.The host controller 310 may perform a function of controlling transmission and reception of signals for the self-diagnosis test of the SSD 400 and the SSD 212 before packaging.

제1의 테스트 장치 커넥터(311)는 호스트 컨트롤러(310)에 전기적으로 연결되어 테스트 보드(200)의 테스트 보드 커넥터(211) 사이에 통합 테스트 신호를 송수신하는 인터페이스로서의 기능을 수행할 수 있다. The first test apparatus connector 311 is electrically connected to the host controller 310 and can function as an interface for transmitting and receiving an integrated test signal between the test board connectors 211 of the test board 200.

테스트 보드(200)는 복수개의 패키징 전의 SSD(212)을 실장하고 각 SSD(212)의 신호라인(213)을 테스트 보드 커넥터(211)로 연결하고 제1의 테스트 장치 커넥터(120)에 연결되어 테스트 신호가 송수신된다. 패키징 전 상태의 SSD란, 패키지 되지 않은 SSD 상태를 의미하며 PCB 상태임을 의미할 수 있다.The test board 200 has a plurality of SSDs 212 before packaging and connects the signal lines 213 of each SSD 212 to the test board connector 211 and is connected to the first test apparatus connector 120 Test signals are transmitted and received. An SSD in the pre-packaging state means an unpackaged SSD state and may indicate a PCB state.

제1의 테스트 장치 커넥터(311)는 테스트 보드(200)의 복수개의 신호라인(213)을 통합적으로 연결하기 위해 테스트 보드 커넥터(211)와 대응되는 구조를 가지고 있다. 테스트 보드(200)에 실장 되는 패키징 전의 SSD(212)는 5개에서 10개일 수 있으며 바람직하게는 6개일 수 있다. The first test apparatus connector 311 has a structure corresponding to the test board connector 211 for integrally connecting a plurality of signal lines 213 of the test board 200. [ The number of SSDs 212 before packaging mounted on the test board 200 may be 5 to 10, preferably 6.

제2의 테스트 장치 커넥터(320)는 호스트 컨트롤러(310)에 전기적으로 연결되어 패키징 후 SSD(400) 사이에 개별 테스트 신호를 송수신하는 인터페이스로서의 기능을 수행할 수 있다. 패키징 후 SSD란, 패키지 된 상태의 SSD 완제품을 의미할 수 있다. The second test device connector 320 may be electrically connected to the host controller 310 and function as an interface for transmitting and receiving individual test signals between the SSDs 400 after packaging. An SSD after packaging may refer to an SSD finished product in a packaged state.

제1의 테스트 장치 커넥터(311) 및 제2의 테스트 장치 커넥터(320)는 동일한 규격일 수 있다. The first test device connector 311 and the second test device connector 320 may be of the same size.

인터포저(500)는 제1의 테스트 장치 커넥터와 복수개의 패키징 전 SSD(212)를 실장한 테스트 보드(200)를 전기적으로 연결하기 위한 기능을 수행할 수 있다. 이를 위해 인터포저(500)는 테스트 보드 커넥터(211)에 연결 내지 체결될 수 있다. 인터포저(500)는 패키징 후의 SSD 완제품에 사용되는 신호를 인터포저로 통합하여 연배열 된 복수개의 패키징 전 SSD를 테스트할 수 있는 보드일 수 있다. 인터포저(500)는 제1의 테스트 장치 커넥터(311)에만 전기적으로 연결이 되고, 제2의 테스트 장치 커넥터(321)에는 전기적으로 연결되지 않을 수 있다.The interposer 500 may perform a function for electrically connecting the first test apparatus connector to the test board 200 on which the plurality of pre-packaging SSDs 212 are mounted. For this purpose, the interposer 500 may be connected or fastened to the test board connector 211. The interposer 500 may be a board capable of integrating a signal used in the SSD finished product after packaging into an interposer to test a plurality of pre-packaged SSDs arranged in series. The interposer 500 may be electrically connected only to the first test apparatus connector 311 and may not be electrically connected to the second test apparatus connector 321. [

일 실시예에 따른 SSD BIST 장치는 패키징 전의 SSD(212)와 패키징 후의 SSD(400)를 동시에 테스트를 수행할 수 있다. 이 경우 호스트 컨트롤러(310)는 제1의 테스트 장치 커넥터(311) 및 제2의 테스트 장치 커넥터(320)에 송신하는 테스트 신호를 각각 달리하여 송신할 수 있고 동일하게 하여 송신할 수 있다.The SSD BIST device according to one embodiment can simultaneously test the SSD 212 before packaging and the SSD 400 after packaging. In this case, the host controller 310 can transmit the test signals to be transmitted to the first test apparatus connector 311 and the second test apparatus connector 320 differently, and transmit them in the same manner.

도 4는 또 다른 일 실시예에 따른 SSD BIST 장치를 설명하는 도면이다. 도시된 바와 같이, 빌트 인 셀프(BIST) 테스트 장치(600)는 호스트 컨트롤러(310), 복수개의 제1의 테스트 장치 커넥터(311, 310), 복수개의 제2의 테스트 장치 커넥터(320, 340), 복수개의 인터포저(500, 510)를 포함하여 구성될 수 있다. 이로 인해 복수개의 테스트 보드(200, 210)와 복수개의 패키징 후 SSD(400, 410)에 연결되어 통합적으로 테스트를 수행할 수 있어 도 3에 도시된 빌트 인 셀프(BIST) 테스트 장치에 비해 다수의 SSD를 동시에 테스트할 수 있다. 복수개의 테스트 보드(200, 210)는 복수개의 패키징 전 SSD이 각각 연배열 되어 실장 되어 있을 수 있다(미도시). 4 is a diagram illustrating an SSD BIST device according to another embodiment of the present invention. As shown, the built-in self test (BIST) test apparatus 600 includes a host controller 310, a plurality of first test apparatus connectors 311 and 310, a plurality of second test apparatus connectors 320 and 340, , And a plurality of interposers (500, 510). As a result, the plurality of test boards 200 and 210 can be connected to the SSDs 400 and 410 after a plurality of packages to perform the integrated test. As compared with the built-in self test device shown in FIG. 3, SSD can be tested at the same time. The plurality of test boards 200 and 210 may have a plurality of pre-packaging SSDs mounted thereon (not shown).

인터포저(500)는 제1의 테스트 장치 커넥터(311, 330)에만 전기적으로 연결이 되고, 제2의 테스트 장치 커넥터(320, 340)에는 전기적으로 연결되지 않을 수 있다.The interposer 500 may be electrically connected only to the first test device connectors 311 and 330 and may not be electrically connected to the second test device connectors 320 and 340. [

100 : 제1 공정 BIST 장치
300 : 제2 공정 BIST 장치
110, 310 : 호스트 컨트롤러
120, 130 : 테스트 장치 커넥터
311, 330 : 제1의 테스트 장치 커넥터
320, 340 : 제2의 테스트 장치 커넥터
211 : 테스트 보드 커넥터
200, 210 : 테스트 보드
212 : 패키징 전 SSD
400, 410 : 패키징 후 SSD
500, 510 : 인터포저
600 : BIST 장치 100: First process BIST device
300: second process BIST device
110, 310: Host controller
120, 130: Test device connector
311, 330: first test apparatus connector
320, 340: Second test device connector
211: Test board connector
200, 210: test board
212: Before packaging SSD
400, 410: SSD after packaging
500, 510: Interposer
600: BIST device

Claims (4)

SSD를 테스트하기 위한 빌트 인 셀프 테스트 장치에 있어서,
SSD를 테스트하기 위하여 신호의 송수신을 제어하고 패키징 전의 SSD와 패키징 후의 SSD를 동시에 테스트를 수행하기 위해 서로 다른 테스트 신호를 동시에 송신하도록 제어하는 호스트 컨트롤러;
호스트 컨트롤러에 전기적으로 연결되어, 호스트 컨트롤러와 인터포저를 전기적으로 연결하기 위한 인터페이스를 제공하는 제1의 테스트 장치 커넥터;
호스트 컨트롤러와 패키징 후의 SSD를 전기적으로 연결하기 위한 인터페이스를 제공하는 제2의 테스트 장치 커넥터와;
인터포저는,
제1의 테스트 장치 커넥터와 복수개의 패키징 전의 SSD를 실장한 테스트 보드를 전기적으로 연결하기 위한 기능을 수행하고 제1의 테스트 장치 커넥터에만 전기적으로 연결이 되고, 제2의 테스트 장치 커넥터에는 전기적으로 연결되지 않은 것을 특징으로 하는 빌트 인 셀프 테스트 장치.A built-in self-test apparatus for testing an SSD,
A host controller for controlling transmission and reception of signals to test SSDs and controlling simultaneous transmission of different test signals in order to simultaneously test SSDs before packaging and SSDs after packaging;
A first test apparatus connector electrically connected to the host controller and providing an interface for electrically connecting the host controller and the interposer;
A second test apparatus connector providing an interface for electrically connecting the host controller to the SSD after packaging;
The interposer,
The first test apparatus connector is electrically connected to the first test apparatus connector and electrically connected to the first test apparatus connector and to the test board on which the plurality of SSDs before packaging are mounted, Wherein the built-in self-test device is a built-in self-test device. 제1항에 있어서,
제1의 테스트 장치 커넥터 및 제2의 테스트 장치 커넥터는 동일한 규격인 것을 특징으로 하는 빌트 인 셀프 테스트 장치.The method according to claim 1,
Wherein the first test apparatus connector and the second test apparatus connector are of the same size. 삭제delete 삭제delete
KR1020170028053A 2017-03-06 2017-03-06 SSD BIST apparatus KR101885465B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170028053A KR101885465B1 (en) 2017-03-06 2017-03-06 SSD BIST apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170028053A KR101885465B1 (en) 2017-03-06 2017-03-06 SSD BIST apparatus

Publications (1)

Publication Number Publication Date
KR101885465B1 true KR101885465B1 (en) 2018-08-03

Family

ID=63250433

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170028053A KR101885465B1 (en) 2017-03-06 2017-03-06 SSD BIST apparatus

Country Status (1)

Country Link
KR (1) KR101885465B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190272116A1 (en) * 2018-03-02 2019-09-05 Shenzhen Shichuangyi Electronics Co., Ltd Batch automatic test method for solid state disks and batch automatic test device for solid state disks

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120069404A (en) * 2010-12-20 2012-06-28 삼성전자주식회사 Tester and test system including the same
KR20150046124A (en) * 2012-08-16 2015-04-29 자일링크스 인코포레이티드 Flexible sized die for use in multi-die integrated circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120069404A (en) * 2010-12-20 2012-06-28 삼성전자주식회사 Tester and test system including the same
KR20150046124A (en) * 2012-08-16 2015-04-29 자일링크스 인코포레이티드 Flexible sized die for use in multi-die integrated circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190272116A1 (en) * 2018-03-02 2019-09-05 Shenzhen Shichuangyi Electronics Co., Ltd Batch automatic test method for solid state disks and batch automatic test device for solid state disks
US10768852B2 (en) * 2018-03-02 2020-09-08 Shenzhen Shichuangyi Electronics Co., Ltd Batch automatic test method for solid state disks and batch automatic test device for solid state disks

Similar Documents

Publication Publication Date Title
US7480830B2 (en) System, method and storage medium for testing a memory module
US9164147B2 (en) Method and apparatus for 3D IC test
US9406401B2 (en) 3-D memory and built-in self-test circuit thereof
EP2449391B1 (en) Programmable protocol generator
US7941781B1 (en) On-chip test circuit and method for testing of system-on-chip (SOC) integrated circuits
US20170010304A1 (en) Auxiliary test device, test board having the same, and test method thereof
JP5845256B2 (en) Test techniques for device-through vias
KR20150126364A (en) A test architecture having multiple fpga based hardware accelerator blocks for testing multiple duts independently
US6909297B2 (en) Probe card
US20190242941A1 (en) Methods and Apparatus for Testing an Integrated Circuit
JP6033913B2 (en) Universal test platform and test method thereof
US20130250709A1 (en) Testing system and testing method thereof
US11828787B2 (en) Eye diagram capture test during production
US7539912B2 (en) Method and apparatus for testing a fully buffered memory module
KR20120065790A (en) Method and equipment for testing semiconductor apparatus simultaneously and continuously
TW201316342A (en) Method for testing parameters of memory bank and testing device
US10650907B2 (en) Storage protocol matching device and method
TWI485413B (en) Burn-in tester
KR102728552B1 (en) Stacked semiconductor device and test method thereof
CN112562770A (en) Semiconductor device with test circuit
KR101885465B1 (en) SSD BIST apparatus
US8966331B2 (en) Test circuit of semiconductor memory apparatus and semiconductor memory system including the same
CN115938453A (en) Apparatus including an internal test mechanism and associated methods
KR101164116B1 (en) Testing board for burn-in tester
KR101088588B1 (en) Multi-chip package test device and test method

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20170306

PA0201 Request for examination
AMND Amendment
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180103

Patent event code: PE09021S01D

PN2301 Change of applicant

Patent event date: 20180118

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20180618

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20180103

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20180618

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20180213

Comment text: Amendment to Specification, etc.

Patent event code: PX09012R01I

Patent event date: 20170307

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20180726

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20180713

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20180618

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20180213

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20170307

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20180730

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20180730

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20210625

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20220729

Start annual number: 5

End annual number: 5