KR101876356B1 - 에러 검출 회로, 그것을 포함하는 차량 전자제어 시스템 및 그것의 동작 방법 - Google Patents

에러 검출 회로, 그것을 포함하는 차량 전자제어 시스템 및 그것의 동작 방법 Download PDF

Info

Publication number
KR101876356B1
KR101876356B1 KR1020170057389A KR20170057389A KR101876356B1 KR 101876356 B1 KR101876356 B1 KR 101876356B1 KR 1020170057389 A KR1020170057389 A KR 1020170057389A KR 20170057389 A KR20170057389 A KR 20170057389A KR 101876356 B1 KR101876356 B1 KR 101876356B1
Authority
KR
South Korea
Prior art keywords
error
detected
output
pulses
clock
Prior art date
Application number
KR1020170057389A
Other languages
English (en)
Inventor
이종욱
Original Assignee
현대오트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대오트론 주식회사 filed Critical 현대오트론 주식회사
Priority to KR1020170057389A priority Critical patent/KR101876356B1/ko
Application granted granted Critical
Publication of KR101876356B1 publication Critical patent/KR101876356B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318522—Test of Sequential circuits
    • G01R31/31853—Test of registers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/005—Testing of electric installations on transport means
    • G01R31/006—Testing of electric installations on transport means on road vehicles, e.g. automobiles or trucks
    • G01R31/007—Testing of electric installations on transport means on road vehicles, e.g. automobiles or trucks using microprocessors or computers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31715—Testing of input or output circuits; test of circuitry between the I/C pins and the functional core, e.g. testing of input or output driver, receiver, buffer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

본 발명에 따른 차량 전자제어 시스템은, 차량 타겟 장치의 동작 시 검출된 에러에 대응하는 에러 데이터를 저장하는 진단 레지스터를 갖고 상기 검출된 에러에 대응하는 제 1 및 제 2 출력 펄스들 발생하는 에러 검출 회로, 및 상기 에러 검출 회로에 연결된 전자제어 유닛을 포함하고, 상기 전자제어 유닛은, 상기 진단 레지스터로부터 상기 에러 데이터에 대한 읽기 동작을 수행하고, 상기 읽기 동작이 실패할 때, 상기 제 1 및 제 2 출력 펄스들을 수신하고, 상기 수신된 상기 제 1 및 제 2 출력 펄스들을 이용하여 상기 검출된 에러를 판별하고, 상기 검출된 에러에 따라 상기 차량 타겟 장치를 제어할 수 있다.

Description

에러 검출 회로, 그것을 포함하는 차량 전자제어 시스템 및 그것의 동작 방법{ERROR DETECTION CIRCUIT, VEHICLE ELECTRONIC CONTROL SYSTEM HAVING THE SAME, AND OPERATING METHOD THEREOF}
본 발명은 에러 검출 회로, 그것을 포함하는 차량 전자제어 시스템, 및 그것의 동작 방법에 관한 것이다.
최근의 차량에는 많은 전자제어 장치들이 사용되고 있다. SPI(serial peripheral interface) 통신 프로토콜은 이러한 전자제어 장치들에 포함되어 있는 집적회로 및 여러 다양한 반도체 칩 사이의 데이터 전달을 위해 폭넓게 사용되고 있다. 특히, SPI 마스터(master) 장치와 하나 이상의 주변장치인 SPI 슬레이브(slave) 장치 사이에서 데이터 전달을 위해 폭넓게 사용되고 있다. 이러한 SPI 마스터 장치에서 송신된 데이터 값이 마이크로컨트롤러(microcontroller, MCU)의 오류나 전송선로 상의 잡음에 의해 발생한 글리치(glitch)로 인해 SPI 슬레이브 장치에 동일하게 수신되지 않을 경우 전체 시스템이 정상적으로 동작하지 않을 수 있는 문제점이 있다. 특히, 차량 동작과 관련된 고장 신호를 출력하는 에러 검출 IC(integrated circuit)칩의 레지스터에 저장된 에러 정보가, MCU에 제대로 전송되지 않는 심각한 문제를 초래할 수도 있다.
한국공개특허: 제 10-2009-0115710 호, 공개일: 2009년 11월 5일, 발명의 명칭: 집적된 결함 출력/결함 반응 지연 회로
본 발명의 목적은 차량 동작시 발생하는 고장 신호의 신뢰성을 향상시키는 에러 검출 회로, 그것을 포함하는 차량 전자제어 시스템, 및 그것의 동작 방법을 제공하는데 있다.
본 발명의 실시 예에 따른 에러 검출 회로는, 차량 타겟 장치의 동작시 복수의 에러들 중에서 어느 하나를 검출하는 에러 검출기; 상기 검출된 에러에 대응하는 에러 데이터를 저장하는 진단 레지스터; 상기 검출된 에러에 대응하는 주파수를 갖는 제 1 에러 펄스를 발생하는 제 1 에러 펄스 발생기; 및 상기 제 1 에러 펄스를 카운팅하고, 상기 카운팅된 값과 상기 진단 레지스터로부터 읽혀진 상기 에러 데이터를 비교하고, 상기 비교 결과로써 상기 카운팅된 값과 상기 에러 데이터가 일치할 때 상기 검출된 에러에 대응하는 제 2 에러 펄스들을 출력하는 제 2 에러 펄스 발생기를 포함할 수 있다.
실시 예에 있어서, 직렬 통신 프로토콜을 이용하여 상기 진단 레지스터에 저장된 상기 에러 데이터가 외부로 출력될 수 있다.
실시 예에 있어서, 상기 에러 검출기는 상기 복수의 에러들의 각각을 검출하기 위한 복수의 에러 검출 유닛들을 포함할 수 있다.
실시 예에 있어서, 상기 진단 레지스터는, 에러가 검출되지 않았다는 것을 지시하는 레지스터; 및 상기 복수의 에러들의 각각이 검출된 것을 지시하는 레지스터들을 포함할 수 있다.
실시 예에 있어서, 상기 제 1 에러 펄스 발생기는, 상기 검출된 에러에 대응하는 분주 비율에 따라 클록을 분주함으로써 상기 제 1 에러 펄스를 발생할 수 있다.
실시 예에 있어서, 상기 제 1 에러 펄스 발생기는, 외부로부터 상기 클록을 수신하는 클록 수신기; 및 상기 클록 수신기로부터 상기 클록을 상기 분주 비율에 따라 분주하는 클록 분주기를 포함할 수 있다.
실시 예에 있어서, 상기 클록 분주기는 상기 분주 비율에 대응하여 활성화되는 적어도 하나의 플립플롭을 포함할 수 있다.
실시 예에 있어서, 상기 에러 검출기로부터 상기 검출된 에러를 근거로 하여 상기 분주 비율을 발생하는 제어 로직을 더 포함할 수 있다.
실시 예에 있어서, 상기 제 2 에러 펄스 발생기는, 상기 제 1 에러 펄스를 카운팅하는 카운터; 상기 진단 레지스터로부터 상기 에러 데이터와 상기 카운팅된 값을 비교하는 비교기; 및 상기 비교기의 출력값과 기준 클록들을 비교하고, 상기 비교기의 출력값의 주파수와 기준 클록의 주파수가 일치할 때 제 2 에러 펄스들을 발생하는 복수의 주파수 비교기들을 포함하고, 상기 제 2 에러 펄스들 중 하나의 주파수는 상기 검출된 에러에 대응하는 주파수이다.
실시 예에 있어서, 상기 제 2 에러 펄스들을 수신하고, 상기 수신된 제 2 에러 펄스들을 논리 연산함으로써 제 1 및 제 2 출력 펄스들을 발생하는 출력 펄스 발생기를 더 포함할 수 있다.
실시 예에 있어서, 상기 출력 펄스 발생기는, 상기 제 1 및 제 2 출력 펄스들의 각각은 상기 제 2 에러 펄스들이 서로 다른 논리 연산에 의해 발생될 수 있다.
실시 예에 있어서, 상기 제 1 및 제 2 출력 펄스들의 각각은 상기 제 2 에러 펄스들이 동일한 논리 연산에 의해 발생되고, 상기 제 1 출력 펄스와 상기 제 2 출력 펄스는 사전에 결정된 지연 시간을 차이를 갖고 출력될 수 있다.
본 발명의 실시 예에 따른 차량 타겟 장치의 동작 중 발생하는 에러들을 검출하기 위한 에러 검출 회로의 동작 방법은: 에러를 검출하는 단계; 상기 검출된 에러에 대응하는 에러 데이터를 진단 레지스터에 저장하는 단계; 상기 검출된 에러에 대응하는 분주 비율에 따라 클록을 분주함으로써 제 1 에러 펄스를 발생하는 단계; 상기 에러 데이터와 상기 제 1 에러 펄스에 대한 카운팅 값을 비교하는 단계; 상기 비교 결과로써 상기 에러 데이터와 상기 카운팅 값이 일치할 때 상기 검출된 에러에 대응하는 제 2 에러 펄스들을 발생하는 단계; 및 상기 제 2 에러 펄스들을 논리 조합함으로써 제 1 및 제 2 출력 펄스들을 출력하는 단계를 포함할 수 있다.
실시 예에 있어서, 상기 진단 레지스터에 저장된 상기 에러 데이터를 출력하는 단계를 더 포함할 수 있다.
실시 예에 있어서, 검출하고자 하는 상기 에러들은 과전압 에러, 저전압 에러, 과전류 에러, 및 고온 에러 중 적어도 2개를 포함할 수 있다.
실시 예에 있어서, 상기 클록을 외부로부터 수신하는 단계를 더 포함할 수 있다.
실시 예에 있어서, 상기 제 1 및 제 2 출력 펄스들을 출력하는 단계는, 상기 제 2 에러 펄스들에 대한 적어도 하나의 제 1 논리 연산을 수행함으로써 상기 제 1 출력 펄스를 발생하는 단계; 및 상기 제 2 에러 펄스들에 대한 적어도 하나의 제 2 논리 연산을 수행함으로써 상기 제 2 출력 펄스를 발생하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 차량 전자제어 시스템은, 차량 타겟 장치의 동작 시 검출된 에러에 대응하는 에러 데이터를 저장하는 진단 레지스터를 포함하고 상기 검출된 에러에 대응하는 제 1 및 제 2 출력 펄스들 발생하는 에러 검출 회로; 및 상기 에러 검출 회로에 연결된 전자제어 유닛을 포함하고, 상기 전자제어 유닛은, 상기 진단 레지스터로부터 상기 에러 데이터에 대한 읽기 동작을 수행하고, 상기 읽기 동작이 실패할 때, 상기 제 1 및 제 2 출력 펄스들을 수신하고, 상기 수신된 상기 제 1 및 제 2 출력 펄스들을 이용하여 상기 검출된 에러를 판별하고, 상기 검출된 에러에 따라 상기 차량 타겟 장치를 제어할 수 있다.
실시 예에 있어서, 상기 에러 검출 회로는 집적회로로 구현될 수 있다.
실시 예에 있어서, 상기 에러 검출 회로는 상기 검출된 에러에 대응하는 분주 비율에 따라 클록을 분주하는 클록 분주기를 포함할 수 있다.
본 발명의 실시 예에 따른 에러 검출 회로, 그것을 포함하는 차량 전자제어 시스템, 및 그것의 동작 방법은, 에러 검출 회로의 레지스터 읽기 동작을 이용하여 검출된 에러를 판별하거나, 추가로 에러 검출 회로의 출력 펄스들을 이용하여 검출된 에러를 판별하게 함으로써, 에러 검출의 신뢰성을 향상시킬 수 있다.
이하에 첨부되는 도면들은 본 실시 예에 관한 이해를 돕기 위한 것으로, 상세한 설명과 함께 실시 예들을 제공한다. 다만, 본 실시예의 기술적 특징이 특정 도면에 한정되는 것은 아니며, 각 도면에서 개시하는 특징들은 서로 조합되어 새로운 실시 예로 구성될 수 있다.
도 1은 본 발명의 개념을 설명하기 위한 차량 전자제어 시스템을 예시적으로 보여주는 도면이다.
도 2는 본 발명의 실시 예에 따른 에러 검출 회로를 예시적으로 보여주는 도면이다.
도 3은 본 발명의 실시 예에 따른 에러 검출기를 예시적으로 보여주는 도면이다.
도 4는 본 발명의 실시 예에 따른 진단 레지스터에 저장될 수 있는 비트들을 예시적으로 보여주는 도면이다.
도 5는 본 발명의 실시 예에 따른 제 1 에러 펄스 발생기를 예시적으로 보여주는 도면이다.
도 6은 본 발명의 실시 예에 따른 클록 분주기의 클록 분주 관련 테이블을 예시적으로 보여주는 도면이다.
도 7은 본 발명의 실시 예에 따른 제 2 에러 펄스 발생기를 예시적으로 보여주는 도면이다.
도 8은 본 발명의 실시 예에 따른 출력 펄스 발생기를 예시적으로 보여주는 도면이다.
도 9는 본 발명의 실시 예에 따른 출력 펄스들(OUT1, OUT2)의 실시 예를 예시적으로 보여주는 도면이다.
도 10은 본 발명의 다른 실시 예에 따른 출력 펄스 발생기를 예시적으로 보여주는 도면이다.
도 11은 도 10에 도시된 출력 펄스 발생기의 출력 펄스들(OUT1, OUT2)의 예시적으로 실시 예를 보여주는 도면이다.
도 12는 본 발명의 실시 예에 따른 출력 펄스들(OUT1/OUT2) 사이의 시간 지연에 따른 에러 검출에 대한 실시 예를 예시적으로 보여주는 테이블이다.
도 13은 본 발명의 다른 실시 예에 따른 에러 검출 회로를 예시적으로 보여주는 도면이다.
도 14는 본 발명의 실시 예에 따른 에러 검출 회로의 동작 방법을 예시적으로 보여주는 도면이다.
도 15는 본 발명의 실시 예에 따른 ECU의 에러 판별 방법을 예시적으로 보여주는 흐름도이다.
도 16은 본 발명의 다른 실시 예에 따른 ECU의 에러 검출 방법을 예시적으로 보여주는 흐름도이다.
아래에서는 도면들을 이용하여 본 발명의 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 본 발명의 내용을 명확하고 상세하게 기재할 것이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시 예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다.
상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다. 어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 혹은 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 혹은 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다. 본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 혹은 "가지다" 등의 용어는 실시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 혹은 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 혹은 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 혹은 이들을 조합한 것들의 존재 혹은 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 개념을 설명하기 위한 차량 전자제어 시스템을 예시적으로 보여주는 도면이다. 도 1을 참조하면, 차량 전자제어 시스템(10)은 차량 타겟 장치(100), 에러 검출 회로(200) 및 ECU(electronic control unit)를 포함할 수 있다.
차량 타겟 장치(100)는 차량에서 전자적인 제어를 필요로 하는 장치로써, 예를 들어, 배터리 장치, 에어백 장치, 냉난방 장치, 샤시 제어 장치, 전동 안정 벨트, 시트 제어 장치, 윈도우 제어 장치, 엔진 장치, 모터 장치, 변속기, TCU(transmission control unit), EPS(electric power steering), ABS(anti-lock brake system), 밸브 장치 등 일 수 있다. 실시 에에 있어서, 차량(automobile)은 ASV(advanced safety vehicle), EV(electric vehicle), HEV(hybrid electric vehicle), FCV(fuel cell vehicle) 등 일 수 있다.
에러 검출 회로(200)는 차량 타겟 장치(100)의 동작을 모니터링 하고, 모니터링 결과로써 복수의 에러들을 검출하도록 구현될 수 있다. 아래에서는 설명의 편의를 위하여 차량 타겟 장치(100)가 배터리 장치라고 가정하겠다. 하지만, 본 발명의 차량 타겟 장치(100)가 여기에 제한되지 않는다고 이해되어야 할 것이다. 차량 타겟 장치(100)가 배터리 장치라고 할 때, 에러 검출 회로(200)는 배터리 장치의 충전 여부에 관련된 에러들, 예를 들어, 과전압(over-voltage, OV), 저전압(under- voltage, UV), 과전류(over-current, OC), 고온(over-temperature, OT) 등을 포함할 수 있다.
또한, 에러 검출 회로(200)는 검출된 에러 데이터를 저장하고 및/혹은 외부(예를 들어, ECU(300))로 전송하도록 구현될 수 있다.
실시 예에 있어서, 검출된 에러 데이터는, 도시되지 않았지만, 적어도 하나의 진단 레지스터에 저장될 수 있다.
실시 예에 있어서, 에러 검출 회로(200)의 에러 데이터는 직렬 통신 프로토콜을 이용하여 외부로 전송될 수 있다. 실시 예에 있어서, 통신 프로토콜은 SPI(serial peripheral interface) 통신 프로토콜일 수 있다. 여기서 SPI는 데이터 출력핀(serial data output, SDO), 데이터 입력 핀(serial data input, SDI), 클록 핀(serial clock, SCLK), 칩 선택 핀(chip selection, CS)을 이용하여 통신을 수행할 수 있다. 실시 예에 있어서, SPI를 통하여 전송되는 에러 데이터는 진단 레지스터에 저장된 데이터(SPI Data)일 수 있다. 아래에서는 SPI를 통한 에러 데이터 전송 방법을 제 1 에러 전송 방법이라고 부르겠다.
도 1에서는 SPI 통신 프로토콜을 통하여 에러 데이터가 전송되었다고 하였지만, 본 발명의 통신 프로토콜이 여기에 제한되지 않는다고 이해되어야 할 것이다. 예를 들어, 통신 프로토콜은 I2C(inter integrated circuit), UART(universal asynchronous receiver/transmitter) 등 일 수 있다.
실시 예에 있어서, 에러 검출 회로(200)는 검출된 에러에 대응하는 출력 펄스들(OUT1, OUT2)을 통하여 외부로 전송할 수 있다. 여기서 출력 펄스들(OUT1, OUT2)은 검출된 에러에 대응하여 논리적으로 다양하게 조합/지연됨으로써 출력될 수 있다. 도 1에서 도시된 출력 펄스들(OUT1, OUT2)의 개수는 2이지만, 본 발명의 출력 펄스들의 개수가 여기에 제한되지 않는다고 이해되어야 할 것이다. 아래에서는 출력 펄스들(OUT1, OUT2)을 통한 에러 전송 방법을 제 2 에러 전송 방법이라고 부르겠다.
상술 된 바와 같이, 본 발명의 실시 예에 따른 에러 검출 회로(200)는 제 1 및 제 2 에러 전송 방법들에 의해 검출된 에러 관련 정보를 전송할 수 있다. 즉, 에러 데이터에 대한 이중화 경로(redundant paths)가 형성되어 있다.
실시 예에 있어서, 에러 검출 회로(200)는 집적회로(integrated circuit, IC)로 구현될 수 있다. 도 1에서 에러 검출 회로(200)는 차량 타겟 장치(100)에 분리되어 배치된 것으로 도시되었지만, 본 발명의 배치가 여기에 제한되지 않는다고 이해되어야 할 것이다. 본 발명의 에러 검출 회로는 차량 타겟 장치의 내부에 존재할 수도 있다.
ECU(300)는 차량 타겟 장치(100)의 전반적인 동작을 제어하도록 구현될 수 있다. 또한, ECU(300)는 에러 검출 회로(200)로부터 에러 데이터를 전송 받고, 에러 데이터에 대응하는 에러에 따라 차량 타겟 장치(100)의 동작을 제어하도록 구현될 수 있다. ECU(300)는 상술 된 바와 같이 제 1 및 제 2 에러 전송 방법들에 의해 에러 검출 회로(200)로부터 에러 데이터를 수신 받고, 수신된 에러 데이터를 해석하고, 해석된 에러 데이터에 의거하여 차량 타겟 장치(100)를 제어하도록 구현될 수 있다. 실시 예에 있어서, ECU(300)는 MCU(microcontroller)일 수 있다.
본 발명의 실시 예에 따른 차량 전자제어 시스템(10)은 차량 타겟 장치(100)의 동작에 대한 에러를 검출하고, 검출된 에러 데이터를 통신 프로토콜을 통한 제 1 에러 전송 방법으로 전송하거나 출력 펄스들(OUT1, OUT2)을 통한 제 2 에러 전송 방법으로 전송하는 에러 검출 회로(200)를 구비함으로써, 에러 데이터에 대한 이중화 전송 경로를 달성하고, 그에 따른 고장 상황에 대한 신뢰성을 향상시킬 수 있다.
도 2는 본 발명의 실시 예에 따른 에러 검출 회로(200)를 예시적으로 보여주는 도면이다. 도 2를 참조하면, 에러 검출 회로(200)는 에러 검출기(210), 제어 로직(220), 진단 레지스터(230), 제 1 에러 펄스 발생기(240), 제 2 에러 펄스 발생기(250), 및 출력 펄스 발생기(260)를 포함할 수 있다.
에러 검출기(210)는 차량 타겟 장치(100)의 동작을 모니터링하고, 모니터링 결과에 따른 복수의 에러들(ER1 ~ ERk, k는 2 이상의 자연수)을 검출하도록 구현될 수 있다.
제어 로직(220)은 에러 검출 회로(200)의 전반적인 동작을 제어하도록 구현될 수 있다. 또한, 제어 로직(220)은 에러 검출기(210)로부터 출력된 에러들(ERR1 ~ ERRk)을 수신하고, 대응하는 비트들을 진단 레지스터(230)에 저장하도록 구현될 수 있다.
진단 레지스터(230)는 복수의 레지스터들(R0, R1, ..., Rk)을 포함할 수 있다. 레지스터들의 각각은 대응하는 에러의 검출 유무에 관련된 비트를 저장하도록 구현될 수 있다. 예를 들어, 제 1 에러(ER)이 검출되었다면, 레지스터(R1)에는 데이터 "1"이 저장될 수 있다. 하지만, 본 발명의 레지스터에 저장되는 데이터가 여기에 제한되지 않는다고 이해되어야 할 것이다.
한편, 진단 레지스터(230)의 복수의 레지스터들(R0, R1, ...,Rk)에 저장된 저장된 데이터는 에러 데이터(ERR Data)라고 부르겠다. 여기서, 에러 데이터는, 도 1에서 설명된 제 2 에러 전송 전송 방법에 사용되는 데이터이다.
제 1 에러 펄스 발생기(240)는 제어 로직(220)으로부터 검출된 에러(ERx)에 대응하여 클록(CLK)을 분주함으로써 에러 펄스(EPx)를 발생하도록 구현될 수 있다. 여기서 입력 클록(CLK)은 외부로부터(예를 들어, ECU, 도 1 참조) 수신된 클록일 수 있다. 제 1 에러 펄스 발생기(240)로부터 출력되는 에러 펄스(EPx)는 제 1 에러 펄스로 불릴 수 있다. 따라서, 제 1 에러 펄스(EPx)의 주파수는 검출된 에러(ERx)에 대응한다.
제 2 에러 펄스 발생기(250)는 진단 레지스터(230)로부터 출력된 에러 데이터(ERR Data)와 제 1 에러 펄스 발생기(240)로부터 출력된 에러 펄스(EPx)를 수신하고, 검출된 에러(ERx)가 서로 일치하는 지를 판별하고, 판별 결과에 따른 복수의 에러 펄스들(P1 ~ Pk)을 발생하도록 구현될 수 있다. 제 2 에러 펄스 발생기(250)으로부터 출력되는 에러 펄스들(P1 ~ Pk)은 제 2 에러 펄스들로 불릴 수 있다.
출력 펄스 발생기(260)는 제 2 에러 펄스 발생기(250)로부터 출력된 에러 펄스들(P1 ~ Pk)을 수신하고, 에러 펄스들(P1 ~ Pk)을 논리적으로 연산하거나, 지연시킴으로써 출력 펄스들(OUT1, OUT2)을 발생하도록 구현될 수 있다. 여기서 출력 펄스들(OUT1, OUT2)은 검출된 에러(ERx)에 대응하는 신호일 수 있다. ECU(300, 도 1 참조)는 출력 펄스들(OUT1, OUT2)을 수신하여 검출된 에러(ERx)의 종류를 판별할 수 있다. ECU(300)는 출력 펄스들(OUT1 ~ OUT2)을 수신하기 위한 별도의 핀들을 구비할 수 있다.
도 3은 본 발명의 실시 예에 따른 에러 검출기(210)를 예시적으로 보여주는 도면이다. 도 3을 참조하면, 에러 검출기(210)는 복수의 에러 검출 유닛들(211, 212, 213, 214)를 포함할 수 있다. 도 3에 도시된 에러 검출 유닛들(211 ~ 214)의 개수는 4이지만 본 발명의 에러 검출 유닛들의 개수가 여기에 제한되지 않는다고 이해되어야 할 것이다. 설명의 편의를 위하여 에러 검출기(210)는 배터리 관련 에러들(OV, UV, OC, OT, 등)을 검출한다고 가정하겠다.
제 1 에러 검출 유닛(211)은 제 1 에러(ER1)를 검출하도록 구현될 수 있다. 실시 예에 있어서, 제 1 에러(ER1)는 과전압(over voltage; OV) 에러 일 수 있다.
제 2 에러 검출 유닛(212)은 제 2 에러(ER2)를 검출하도록 구현될 수 있다. 실시 예에 있어서, 제 2 에러(ER2)는 저전압(under voltage; UV) 에러 일 수 있다.
제 3 에러 검출 유닛(213)은 제 3 에러(ER3)를 검출하도록 구현될 수 있다. 실시 예에 있어서, 제 3 에러(ER3)는 과전류(over current; OC) 에러 일 수 있다.
제 4 에러 검출 유닛(214)은 제 4 에러(ER4)를 검출하도록 구현될 수 있다. 실시 예에 있어서, 제 4 에러(ER4)는 고온(over temperature; OT) 에러 일 수 있다.
도 4는 본 발명의 실시 예에 따른 진단 레지스터(230)에 저장될 수 있는 비트들을 예시적으로 보여주는 도면이다. 도 4를 참조하면, 레지스터(R0)에만 "1" 비트가 저장되면, 에러가 검출되지 않았다는 의미이다. 레지스터(R1)에만 "1" 비트가 저장되면 제 1 에러(ER1)가 검출되었다는 의미이고, 레지스터(R2)에만 "1" 비트가 저장되면 제 2 에러(ER2)가 검출되었다는 의미이고, 레지스터(R3)에만 "1" 비트가 저장되면 제 3 에러(ER3)가 검출되었다는 의미이고, 레지스터(R4)에만 "1" 비트가 저장되면 제 4 에러(ER4)가 검출되었다는 의미이다.
또한, 진단 레지스터(230)에 저장된 전체 비트들은, 제 2 에러 전송 방법에 이용되는 에러 데이터(ERR Data)라고 불린다. 에러 데이터(ERR Data)는 도 4에 도시된 바와 같이, 5개의 레지스터들(R0, R1, R2, R3, R4)에 저장된 비트들로써, 에러의 종류에 따라 서로 다른 십진수로 해석 가능할 수 있다. 예를 들어, 제 1 에러(ER1)는 십진수 2로 해석되고, 제 2 에러(ER2)는 십진수 4로 해석되고, 제 3 에러(ER3)는 십진수 8로 해석되고, 제 4 에러(ER4)는 십진수 16으로 해석될 수 있다.
도 5는 본 발명의 실시 예에 따른 제 1 에러 펄스 발생기(240)를 예시적으로 보여주는 도면이다. 도 5를 참조하면, 제 1 에러 펄스 발생기(240)는 클록 수신기(242), 및 클록 분주기(244)를 포함할 수 있다.
클록 수신기(242)는 외부(예를 들어, ECU(300), ECU(300)와 다른 ECU, 전압 레귤레이터 등)로부터 클록(CLK)을 수신할 수 있다. 실시 예에 있어서, 클록(CLK)은 16 MHz 클록일 수 있다. 도 5에서는 클록(CLK)을 외부로부터 수신한다고 도시되었다. 하지만 본 발명이 여기에 제한되지 않는다고 이해되어야 할 것이다. 클록(CLK)은 외부로부터 수신되지 않고 내부적으로 발생될 수도 있다. 실시 예에 있어서, 클록 수신기(242)는 클록 버퍼일 수 있다. 실시 예에 있어서, 클록 수신기(242)는 PLL(phase locked loop) 혹은 DLL(delay locked loop)을 포함할 수 있다.
클록 분주기(244)는 검출된 에러(ERx)에 대한 분주 비율을 따라 클록(CLK)을 분주함으로써 에러 펄스(EPx)를 발생하도록 구현될 수 있다. 여기서 분주 비율은 제어 로직(220, 도 2 참조)으로부터 수신될 수 있다.
아래에서는 설명의 편의를 위하여 에러 검출기(210)에서 4 종류의 에러 검출에 대해서만 설명하도록 하겠다.
도 6은 본 발명의 실시 예에 따른 클록 분주기(244)의 클록 분주 관련 테이블을 예시적으로 보여주는 도면이다. 도 6을 참조하면, 클록 분주 관련 테이블을 다음과 같다.
에러가 검출되지 않았을 때, 입력 클록(CLK)은 그대로 출력될 수 있다.
제 1 에러(ER1)가 검출되면, 클록 분주기(244)는 1/2 분주 비율에 따라 클록(CLK)을 분주할 수 있다. 예를 들어, 입력 클록(CLK)이 16 MHz 클록이라면, 분주된 클록(CLK)은 8 MHz 클록일 수 있다. 실시 예에 있어서, 클록 분주기(244)는 하나의 플립플롭(flip-flop)으로 구현될 수 있다.
제 2 에러(ER2)가 검출되면, 클록 분주기(244)는 1/4 분주 비율에 따라 클록(CLK)을 분주할 수 있다. 예를 들어, 입력 클록(CLK)이 16 MHz 클록이라면, 분주된 클록(CLK)은 4 MHz 클록일 수 있다. 실시 예에 있어서, 클록 분주기(244)는 연속한 2개의 플립플롭들로 구현될 수 있다.
제 3 에러(ER3)가 검출되면, 클록 분주기(244)는 1/8 분주 비율에 따라 클록(CLK)을 분주할 수 있다. 예를 들어, 입력 클록(CLK)이 16 MHz 클록이라면, 분주된 클록(CLK)은 2 MHz 클록일 수 있다. 실시 예에 있어서, 클록 분주기(244)는 연속한 3개의 플립플롭들로 구현될 수 있다.
제 4 에러(ER4)가 검출되면, 클록 분주기(244)는 1/16 분주 비율에 따라 클록(CLK)을 분주할 수 있다. 예를 들어, 입력 클록(CLK)이 16 MHz 클록이라면, 분주된 클록(CLK)은 1 MHz 클록일 수 있다. 실시 예에 있어서, 클록 분주기(244)는 연속한 4개의 플립플롭들로 구현될 수 있다.
도 7은 본 발명의 실시 예에 따른 제 2 에러 펄스 발생기(250)를 예시적으로 보여주는 도면이다. 도 7을 참조하면, 제 2 에러 펄스 발생기(250)는 카운터(251), 비교기(252), 복수의 주파수 비교기들(253, 254, 255, 256)을 포함할 수 있다. 아래서는 설명의 편의를 위하여 에러 펄스(EPx)가 제 1 에러(ER1)에 대응하는 펄스라고 가정하겠다. 도 4를 다시 참조하면, 제 1 에러(ER1)에 대응하는 에러 데이터(ERR Data)는 "00010"(진단 레지스터 읽기 순서: R4 --> R0 방향으로 읽음)일 것이다.
카운터(251)는 제 1 에러 펄스 발생기(240)로부터 출력된 에러 펄스(EPx)를 한 주기 동안 카운팅할 수 있다. 예를 들어 카운터(251)는 클록(CLK)에 동기하여 에러 펄스(EPx)를 카운팅할 수 있다. 에러 펄스(EPx)는 클록(CLK)을 1/2 분주하였기 때문에, 카운팅 값은 "8" 일 수 있다.
비교기(252)는, 진단 레지스터(230)의 각 에러에 대응하는 10 진수 값과 카운팅된 주파수 값이 같은 조건인 경우, 비교기(252)의 출력을 내보내어 주파수 비교기(253~256)에서 비교기(252)의 출력(분주된 클록)을 입력시킬 수 있다. 실시 예에 있어서, 비교기(252)는 진단 레지스터(230)로부터 읽어온 에러 데이터(ERR Data)와 카운터(251)의 출력값을 비교하고, 비교 결과를 출력하도록 구현될 수 있다. 에러 데이터(ERR Data) "00010"과 카운팅 값 "8"은 서로 일치한다. 따라서 비교기(252)는 일치된 값에 대응하는 하이 레벨의 전압을 출력할 것이다. 실시 예에 있어서, 비교기(252)는 XOR 연산기로 구현될 수 있다.
주파수 비교기(253)는 기준 클록(REF1)과 비교기(252)의 출력을 비교하여 제 1 펄스(P1)를 출력하도록 구현될 수 있다. 여기서 기준 클록(REF1)은 클록(CLK)을 1/2 분주한 클록으로, 비교기(252)의 출력 주기와 동일할 것이다. 따라서 제 1 펄스(P1)는 제 1 에러(ER1)에 대응하는 1/2 분주 클록을 출력할 수 있다.
반면에, 나머지 주파수 비교기들(254, 255, 256)은 대응하는 기준 클록들(REF2, REF3, REF4)의 주기와 비교기(252)의 출력 주기가 서로 다르기 때문에 전혀 다른 형태의 펄스들(P2, P3, P4)을 출력할 수 있다. 여기서 기준 클록들(REF2, REF3, REF4)의 각각은 1/4, 1/8, 1/16 분주된 클록일 수 있다.
도 8은 본 발명의 실시 예에 따른 출력 펄스 발생기(260)를 예시적으로 보여주는 도면이다. 도 8을 참조하면, 출력 펄스 발생기(260)는 제 1 출력 펄스 발생기(261), 제 2 출력 펄스 발생기(265)를 포함할 수 있다.
제 1 출력 펄스 발생기(261)는 제 2 에러 펄스 발생기(250)로부터 출력된 에러 펄스들(P1, P2, P3, P4)을 수신하고, 수신된 에러 펄스들(P1, P2, P3, P4)에 대한 제 1 논리 연산을 수행함으로써 제 1 출력 펄스(OUT1)를 발생하도록 구현될 수 있다.
제 1 출력 펄스 발생기(261)는 XOR 논리 회로(262), AND 논리 회로(263), 및 OR 논리 회로(264)를 포함할 수 있다. 한편, 도 8에 도시된 제 1 출력 펄스 발생기(261)의 논리 회로가 여기에 제한되지 않는다고 이해되어야 할 것이다. XOR 논리 회로(262)는 제 1 펄스(P1)와 제 2 펄스(P2)를 XOR 연산 수행하도록 구현될 수 있다. AND 논리 회로(263)는 제 3 펄스(P3)와 제 4 펄스(P4)를 AND 연산 수행하도록 구현될 수 있다. OR 논리 회로(264)는 XOR 논리 회로(262)의 출력값과 AND 논리 회로(263)의 출력값을 OR 연산하고, 그 결과로써 제 1 출력 펄스(OUT1)를 출력하도록 구현될 수 있다.
또한 제 2 출력 펄스 발생기(265)는 제 2 에러 펄스 발생기(250)로부터 출력된 에러 펄스들(P1, P2, P3, P4)을 수신하고, 수신된 에러 펄스들(P1, P2, P3, P4)에 대한 제 2 논리 연산을 수행함으로써 제 2 출력 펄스(OUT2)를 발생하도록 구현될 수 있다. 여기서 제 2 논리 연산은 제 1 논리 연산과 동일하거나 다를 수 있다.
제 2 출력 펄스 발생기(265)는 XOR 논리 회로(266), AND 논리 회로(267), 및 OR 논리 회로(268)를 포함할 수 있다. 한편, 도 8에 도시된 제 2 출력 펄스 발생기(265)의 논리 회로가 여기에 제한되지 않는다고 이해되어야 할 것이다. XOR 논리 회로(266)는 제 1 펄스(P1)와 제 3 펄스(P3)를 XOR 연산 수행하도록 구현될 수 있다. AND 논리 회로(267)는 제 2 펄스(P2)와 제 4 펄스(P4)를 AND 연산 수행하도록 구현될 수 있다. OR 논리 회로(268)는 XOR 논리 회로(266)의 출력값과 AND 논리 회로(267)의 출력값을 OR 연산하고, 그 결과로써 제 2 출력 펄스(OUT2)를 출력하도록 구현될 수 있다.
한편, 도 8에 도시된 에러 출력 발생기(260)의 구성은 본 발명의 하나의 실시 예에 불과하다고 이해되어야 할 것이다.
도 9는 본 발명의 실시 예에 따른 출력 펄스들(OUT1, OUT2)의 실시 예를 예시적으로 보여주는 도면이다. 도 9를 참조하면, 제 1 출력 펄스(OUT1)가 하이 레벨(H)이고 제 2 출력 펄스(OUT2)가 하이 레벨(H)일 때 제 1 에러(ER1)의 검출을 지시하고, 제 1 출력 펄스(OUT1)가 하이 레벨(H)이고 제 2 출력 펄스(OUT2)가 로우 레벨(L)일 때 제 2 에러(ER2)의 검출을 지시하고, 제 1 출력 펄스(OUT1)가 로우 레벨(L)이고 제 2 출력 펄스(OUT2)가 하이 레벨(H)일 때 제 3 에러(ER3)의 검출을 지시하고, 제 1 출력 펄스(OUT1)가 로우 레벨(H)이고 제 2 출력 펄스(OUT2)가 로우 레벨(L)일 때 제 4 에러(ER4)의 검출을 지시할 수 있다.
한편, 도 9에 도시된 출력 펄스들(OUT1, OUT2)의 레벨 상태에 대응하는 에러 종류는 하나의 실시 예에 불과하다고 이해되어야 할 것이다.
한편, 도 8에 도시된 출력 펄스 발생기(260)는 논리 조합으로 출력 펄스들(OUT1, OUT2)를 발생하였다. 본 발명의 출력 펄스 발생기(260)는 여기에 제한되지 않으며, 펄스 지연을 부가함으로써 출력 펄스들(OUT1, OUT2)을 발생할 수도 있다.
도 10은 본 발명의 다른 실시 예에 따른 출력 펄스 발생기(260a)를 예시적으로 보여주는 도면이다. 도 10을 참조하면, 출력 펄스 발생기(260a)는 제 1 출력 펄스 발생기(261a) 및 제 2 출력 펄스 발생기(265a)를 포함할 수 있다.
제 1 출력 펄스 발생기(261a)는 복수의 펄스들(P1 ~ P4)를 수신하고, OR 연산을 수행함으로써 제 1 출력 펄스(OUT1)을 출력하는 하나의 OR 논리 회로(262a)를 포함할 수 있다.
제 2 출력 펄스 발생기(265a)는 OR 논리 회로(266a), 버퍼 회로(267a), 및 타이머(268a)를 포함할 수 있다. OR 논리 회로(266a)는 복수의 펄스들(P1 ~ P4)를 수신하고, OR 연산을 수행하도록 구현될 수 있다. 버퍼 회로(267a)는 OR 논리 회로(266a)의 출력값을 수신하고, 사전에 결정된 시간 동안 버퍼링 해 두었다가 제 2 출력 펄스(OUT2)를 출력하도록 구현될 수 있다. 타이머(268a)는 사전에 결정된 시간을 결정하는데 이용될 수 있다. 사전에 결정된 시간마다 버퍼 회로(267a)를 활성화시킴으로써 제 2 출력 펄스(OUT2)가 출력될 수 있다.
도 11은 도 10에 도시된 출력 펄스 발생기(260a)의 출력 펄스들(OUT1, OUT2)의 예시적으로 실시 예를 보여주는 도면이다. 도 11을 참조하면, 제 1 출력 펄스(OUT1)는 제 1 지연 시간, 예를 들어, 2㎲을 갖는데 반하여, 제 2 출력 펄스(OUT2)는 제 2 지연 시간, 예를 들어, 4㎲ 지연 시간을 가질 수 있다. 한편, 이러한 지연 시간은 본 발명을 제한하지 않는 실시 예에 불과하다고 이해되어야 할 것이다.
도 12는 본 발명의 실시 예에 따른 출력 펄스들(OUT1/OUT2) 사이의 시간 지연에 따른 에러 검출에 대한 실시 예를 예시적으로 보여주는 테이블이다. 도 12를 참조하면, 제 1 출력 펄스(OUT1)와 제 2 출력 펄스(OUT2)의 지연 시간 차이가 2㎲이면 제 1 에러(ER1)가 검출되었다는 의미이고, 제 1 출력 펄스(OUT1)와 제 2 출력 펄스(OUT2)의 지연 시간 차이가 4㎲이면 제 2 에러(ER2)가 검출되었다는 의미이고, 제 1 출력 펄스(OUT1)와 제 2 출력 펄스(OUT2)의 지연 시간 차이가 6㎲이면 제 3 에러(ER3)가 검출되었다는 의미이고, 제 1 출력 펄스(OUT1)와 제 2 출력 펄스(OUT2)의 지연 시간 차이가 84㎲이면 제 2 에러(ER2)가 검출되었다는 의미이다.
한편, 도 12에 도시된 지연 시간에 대한 구체적인 수치 값들은 본 발명을 제한하지 않는 실시 예에 불과하다고 이해되어야 할 것이다.
한편, 도 2에서 에러 검출 회로(200)는 출력 펄스 발생기(260)를 포함하였다. 하지만 본 발명이 여기에 제한되지 않는다고 이해되어야 할 것이다. 본 발명의 에러 검출 회로는 출력 펄스 발생기를 포함하지 않을 수도 있다.
도 13은 본 발명의 다른 실시 예에 따른 에러 검출 회로(200a)를 예시적으로 보여주는 도면이다. 도 13을 참조하면, 에러 검출 회로(200a)는 도 2에 도시된 그것과 비교하여 출력 펄스 발생기가 삭제된 구조이다. 에러 검출 회로(220a)의 제 2 에러 펄스 발생기(250)는 복수의 에러 펄스들(P1 ~ Pk)를 출력할 수 있다. ECU(300a)는 에러 펄스들(P1 ~ Pk)을 이용하여 검출될 에러를 판정하는 에러 판정부를 포함할 수 있다.
도 14는 본 발명의 실시 예에 따른 에러 검출 회로의 동작 방법을 예시적으로 보여주는 도면이다. 도 1 내지 도 14를 참조하면, 에러 검출 회로(200, 도 2 참조)의 동작 방법은 다음과 같이 진행될 수 있다.
에러 검출 회로(200)의 에러 검출부(210)는 차량 타겟 장치의 동작을 모니터링 하고, 에러를 검출할 수 있다(S110). 검출된 에러에 대응하는 비트가 진단 레지스터(230)의 대응하는 레지스터에 저장될 수 있다(S120). 검출된 에러에 대응하는 제 1 에러 펄스가 발생될 수 있다(S130). 여기서 제 1 에러 펄스는 클록을 검출된 에러에 대응하는 분주 비율로 분주한 값일 수 있다.
이후, 진단 레지스터에서 읽혀진 에러 데이터와 발생된 제 1 에러 펄스가 비교될 수 있다(S149). 이러한 비교 동작은 제 1 에러 펄스는 카운팅 값과 진단 레지스터에서 읽혀진 에러 데이터를 비교함으로써 수행될 수 있다. 비교 결과로써, 읽혀진 에러 데이터와 발생된 제 1 에러 펄스가 대응한다면, 즉, 제 1 에러 펄스의 카운팅 값과 에러 데이터가 일치한다면, 대응하는 복수의 제 2 에러 펄스들이 출력될 수 있다. 여기서 제 2 에러 펄스들 중에는 제 1 에러 펄스가 포함될 수 있다(S150). 제 2 에러 펄스들의 논리 조합 혹은 지연에 따른 출력 펄스들(OUT1, OUT2)이 출력될 수 있다(S160). 여기서 출력 펄스들(OUT1, OUT2)는 검출된 에러에 대응하는 신호들이다.
도 15는 본 발명의 실시 예에 따른 ECU(300)의 에러 판별 방법을 예시적으로 보여주는 흐름도이다. 도 1 내지 도 15를 참조하면, ECU(300)의 에러 판별 방법은 다음과 같다.
ECU(300)는 에러 검출 회로(200)의 진단 레지스터(230)에 저장된 에러 데이터에 대한 읽기 동작을 수행할 수 있다(210). 읽기 동작이 실패했는가가 판별될 수 있다(S220). 만일, 읽기 동작이 실패했다면, ECU(300)는 에러 검출 회로(200)로부터 출력되는 제 1 및 제 2 출력 펄스들(OUT1, OUT2)을 수신할 수 있다(S230). ECU(300)는 제 1 및 제 2 출력 펄스들(OUT1, OUT2)을 이용하여 검출된 에러의 종류를 판별할 수 있다(240). 반면에, 읽기 동작이 실패하지 않는다면, ECU(300)는 진단 레지스터로부터 읽혀진 에러 데이터를 이용하여 검출된 에러의 종류를 판별할 수 있다(S250).
본 발명의 실시 예에 따른 ECU(300)는 진단 레지스터로부터 읽어온 에러 데이터 혹은 출력 펄스들(OUT1, OUT2)을 이용하여 검출된 에러의 종류를 판별할 수 있다.
도 16은 본 발명의 다른 실시 예에 따른 ECU(300)의 에러 검출 방법을 예시적으로 보여주는 흐름도이다. 도 1 내지 도 16을 참조하면, ECU(300)의 에러 검출 방법은 다음과 같다.
진단 레지스터로부터 SPI 통해 전달된 에러 데이터를 이용하여 검출된 에러가 판별되는 제 1 단계가 진행될 수 있다(S310). 출력 펄스들(OUT1, OUT2)을 이용하여 검출된 에러가 판별되는 제 2 단계가 진행될 수 있다(S320). 제 1 단계 및 제 2 단계의 검출된 에러가 일치할 때, 에러 검출이 최종적으로 결정될 수 있다(S330).
상술된 바와 같이, 본 발명의 실시 예에 따른 변속/차량기용 하드웨어 전용 통합집적회로는, 이중화 경로를 통하여 고장 신호를 감지할 수 있다. 제 1 고장 신호 감지 경로는 SPI 통해 진단 레지스터 확인을 통한 것이다. 제 2 고장 신호 감지 경로는 MCU(microcontroller)로 입력된 신호를 통한 고장신호 감지를 감지하는 것이다. 제 1 및 제 2 고장 신호 감지 경로를 통해 고장 신호는 중복확인이 가능할 수 있다. 또한, 제어기 또는 IC가 동작하지 않는 어떤 고장 상황일 때, IC의 출력 신호 상태만으로 고장 원인 식별 및 관련 분석이 가능하다.
본 발명은 종래의 강건 설계와 신규 기능 안전에 대한 설계 방안으로 고장신호 식별 경로를 이중화할 수 있다. 첫째로, 본 발명은 일반적인 방법인 레지스터 읽기 동작을 통해서 고장을 감지하고, 이와 별도로 비정상 신호를 감지한 정보가 IC 내에서 처리할 수 있다. 둘째로, 본 발명은 강건 설계 또는 기능안전 성능을 증대하기 위한 방법으로 고장신호 검출을 이중화할 수 있다.
한편, 본 발명의 실시 예에 따른 에러 검출 회로는 워치독(watch dog) 회로에 적용 가능하다.
한편, 상술 된 본 발명의 내용은 발명을 실시하기 위한 구체적인 실시 예들에 불과하다. 본 발명은 구체적이고 실제로 이용할 수 있는 수단 자체뿐 아니라, 장차 기술로 활용할 수 있는 추상적이고 개념적인 아이디어인 기술적 사상을 포함할 것이다.
10: 차량 전자제어 시스템
100: 차량 타겟 장치
200: 에러 검출 회로
300: ECU
210: 에러 검출기
220: 제어 로직
230: 진단 레지스터
R0, R1, Rk: 레지스터
240: 제 1 에러 펄스 발생기
250: 제 2 에러 펄스 발생기
260: 출력 펄스 발생기
261: 제 1 출력 펄스 발생기
265: 제 2 출력 펄스 발생기
OUT1: 제 1 출력 펄스
OUT2: 제 2 출력 펄스
ER1, ER2, ER3, ER4, ERk, ERx: 에러
CLK: 클록
EPx: 제 1 에러 펄스
P1, P2, P3, P4, Pk: 제 2 에러 펄스
261: 제 1 출력 펄스 발생기
265: 제 2 출력 펄스 발생기

Claims (20)

  1. 차량 타겟 장치의 동작시 복수의 에러들 중에서 어느 하나를 검출하는 에러 검출기;
    상기 검출된 에러에 대응하는 에러 데이터를 저장하는 진단 레지스터;
    상기 검출된 에러에 대응하는 주파수를 갖는 제 1 에러 펄스를 발생하는 제 1 에러 펄스 발생기; 및
    상기 제 1 에러 펄스를 카운팅하고, 상기 카운팅된 값과 상기 진단 레지스터로부터 읽혀진 상기 에러 데이터를 비교하고, 상기 비교 결과로써 상기 카운팅된 값과 상기 에러 데이터가 일치할 때 상기 검출된 에러에 대응하는 제 2 에러 펄스들을 출력하는 제 2 에러 펄스 발생기를 포함하는 에러 검출 회로.
  2. 제 1 항에 있어서,
    직렬 통신 프로토콜을 이용하여 상기 진단 레지스터에 저장된 상기 에러 데이터가 ECU(electronic control unit)로 출력되는 에러 검출 회로.
  3. 제 1 항에 있어서,
    상기 에러 검출기는 상기 복수의 에러들의 각각을 검출하기 위한 복수의 에러 검출 유닛들을 포함하는 에러 검출회로.
  4. 제 1 항에 있어서,
    상기 진단 레지스터는, 에러가 검출되지 않았다는 것을 지시하는 레지스터; 및 상기 복수의 에러들의 각각이 검출된 것을 지시하는 레지스터들을 포함하는 에러 검출 회로.
  5. 제 1 항에 있어서,
    상기 제 1 에러 펄스 발생기는, 상기 검출된 에러에 대응하는 분주 비율에 따라 클록을 분주함으로써 상기 제 1 에러 펄스를 발생하는 에러 검출 회로.
  6. 제 5 항에 있어서,
    상기 에러 검출기로부터 상기 검출된 에러를 근거로 하여 상기 분주 비율을 발생하는 제어 로직을 더 포함하는 에러 검출 회로.
  7. 제 5 항에 있어서,
    상기 제 1 에러 펄스 발생기는,
    ECU(electronic control unit)로부터 상기 클록을 수신하는 클록 수신기; 및
    상기 클록 수신기로부터 상기 클록을 상기 분주 비율에 따라 분주하는 클록 분주기를 포함하는 에러 검출 회로.
  8. 제 7 항에 있어서,
    상기 클록 분주기는 상기 분주 비율에 대응하여 활성화되는 적어도 하나의 플립플롭을 포함하는 에러 검출 회로.
  9. 제 1 항에 있어서,
    상기 제 2 에러 펄스 발생기는,
    상기 제 1 에러 펄스를 카운팅하는 카운터;
    상기 진단 레지스터로부터 상기 에러 데이터와 상기 카운팅된 값을 비교하는 비교기; 및
    상기 비교 결과로써 상기 에러 데이터와 상기 카운팅된 값이 일치할 때, 상기 제 2 에러 펄스들을 발생하는 복수의 주파수 비교기들을 포함하고,
    상기 제 2 에러 펄스들 중 하나의 주파수는 상기 검출된 에러에 대응하는 주파수인 에러 검출 회로.
  10. 제 9 항에 있어서,
    상기 제 2 에러 펄스들을 수신하고, 상기 수신된 제 2 에러 펄스들을 논리 연산함으로써 제 1 및 제 2 출력 펄스들을 발생하는 출력 펄스 발생기를 더 포함하는 에러 검출 회로.
  11. 제 10 항에 있어서,
    상기 출력 펄스 발생기는,
    상기 제 1 및 제 2 출력 펄스들의 각각은 상기 제 2 에러 펄스들이 서로 다른 논리 연산에 의해 발생되는 에러 검출 회로.
  12. 제 10 항에 있어서,
    상기 제 1 및 제 2 출력 펄스들의 각각은 상기 제 2 에러 펄스들이 동일한 논리 연산에 의해 발생되고,
    상기 제 1 출력 펄스와 상기 제 2 출력 펄스는 사전에 결정된 지연 시간을 차이를 갖고 출력되는 에러 검출 회로.
  13. 차량 타겟 장치의 동작 중 발생하는 에러들을 검출하기 위한 에러 검출 회로의 동작 방법에 있어서:
    에러를 검출하는 단계;
    상기 검출된 에러에 대응하는 에러 데이터를 진단 레지스터에 저장하는 단계;
    상기 검출된 에러에 대응하는 분주 비율에 따라 클록을 분주함으로써 제 1 에러 펄스를 발생하는 단계;
    상기 에러 데이터와 상기 제 1 에러 펄스에 대한 카운팅 값을 비교하는 단계;
    상기 비교 결과로써 상기 에러 데이터와 상기 카운팅 값이 일치할 때 상기 검출된 에러에 대응하는 제 2 에러 펄스들을 발생하는 단계; 및
    상기 제 2 에러 펄스들을 논리 조합함으로써 제 1 및 제 2 출력 펄스들을 출력하는 단계를 포함하는 에러 검출 회로의 동작 방법.
  14. 제 13 항에 있어서,
    상기 진단 레지스터에 저장된 상기 에러 데이터를 ECU(electronic control unit)로 출력하는 단계를 더 포함하는 에러 검출 회로의 동작 방법.
  15. 제 13 항에 있어서,
    검출하고자 하는 상기 에러들은 과전압 에러, 저전압 에러, 과전류 에러, 및 고온 에러 중 적어도 2개를 포함하는 에러 검출 회로의 동작 방법.
  16. 제 13 항에 있어서,
    상기 클록을 ECU(electronic control unit)로부터 수신하는 단계를 더 포함하는 에러 검출 회로의 동작 방법.
  17. 제 13 항에 있어서,
    상기 제 1 및 제 2 출력 펄스들을 출력하는 단계는,
    상기 제 2 에러 펄스들에 대한 적어도 하나의 제 1 논리 연산을 수행함으로써 상기 제 1 출력 펄스를 발생하는 단계; 및
    상기 제 2 에러 펄스들에 대한 적어도 하나의 제 2 논리 연산을 수행함으로써 상기 제 2 출력 펄스를 발생하는 단계를 포함하는 에러 검출 회로의 동작 방법.
  18. 차량 타겟 장치의 동작 시 검출된 에러에 대응하는 에러 데이터를 저장하는 진단 레지스터를 갖고, 상기 검출된 에러에 대응하는 제 1 및 제 2 출력 펄스들을 발생하는 에러 검출 회로; 및
    상기 에러 검출 회로에 연결된 전자제어 유닛을 포함하고,
    상기 전자제어 유닛은,
    상기 진단 레지스터로부터 상기 에러 데이터에 대한 읽기 동작을 수행하고,
    상기 읽기 동작이 실패할 때, 상기 제 1 및 제 2 출력 펄스들을 수신하고,
    상기 수신된 상기 제 1 및 제 2 출력 펄스들을 이용하여 상기 검출된 에러를 판별하고,
    상기 검출된 에러에 따라 상기 차량 타겟 장치를 제어하는 차량 전자제어 시스템.
  19. 제 18 항에 있어서,
    상기 에러 검출 회로는 집적회로로 구현되는 차량 전자제어 시스템.
  20. 제 18항에 있어서,
    상기 에러 검출 회로는 상기 검출된 에러에 대응하는 분주 비율에 따라 클록을 분주하는 클록 분주기를 포함하는 차량 전자제어 시스템.
KR1020170057389A 2017-05-08 2017-05-08 에러 검출 회로, 그것을 포함하는 차량 전자제어 시스템 및 그것의 동작 방법 KR101876356B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170057389A KR101876356B1 (ko) 2017-05-08 2017-05-08 에러 검출 회로, 그것을 포함하는 차량 전자제어 시스템 및 그것의 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170057389A KR101876356B1 (ko) 2017-05-08 2017-05-08 에러 검출 회로, 그것을 포함하는 차량 전자제어 시스템 및 그것의 동작 방법

Publications (1)

Publication Number Publication Date
KR101876356B1 true KR101876356B1 (ko) 2018-07-09

Family

ID=62918887

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170057389A KR101876356B1 (ko) 2017-05-08 2017-05-08 에러 검출 회로, 그것을 포함하는 차량 전자제어 시스템 및 그것의 동작 방법

Country Status (1)

Country Link
KR (1) KR101876356B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0588048U (ja) * 1992-04-30 1993-11-26 日本電気株式会社 エラー検出装置
KR970024703U (ko) * 1995-11-23 1997-06-20 가스오븐렌지용 손잡이의 열기 배출장치
KR20010043557A (ko) * 1998-05-13 2001-05-25 다니구찌 이찌로오, 기타오카 다카시 클록이상검출기 및 클록이상 검출장치
EP1497632A1 (de) * 2002-04-23 2005-01-19 Zf Friedrichshafen Ag Verfahren zur überwachung und fehlerdiagnose für komponenten des antriebsstrangs eines kraftfahrzeugs

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0588048U (ja) * 1992-04-30 1993-11-26 日本電気株式会社 エラー検出装置
KR970024703U (ko) * 1995-11-23 1997-06-20 가스오븐렌지용 손잡이의 열기 배출장치
KR20010043557A (ko) * 1998-05-13 2001-05-25 다니구찌 이찌로오, 기타오카 다카시 클록이상검출기 및 클록이상 검출장치
EP1497632A1 (de) * 2002-04-23 2005-01-19 Zf Friedrichshafen Ag Verfahren zur überwachung und fehlerdiagnose für komponenten des antriebsstrangs eines kraftfahrzeugs

Similar Documents

Publication Publication Date Title
US9716520B2 (en) Integrated standard-compliant data acquisition device
US20130187610A1 (en) Charging/discharging monitoring device and battery pack
KR20100112530A (ko) 배터리 모니터링 및 제어 시스템과 사용 방법
EP2381266B1 (en) Self-diagnosis system and test circuit determination method
CN106796541B (zh) 数据处理装置
US11115244B2 (en) Signal isolator with three state data transmission
US7243283B2 (en) Semiconductor device with self-test circuits and test method thereof
US5751746A (en) Method for monitoring serial transmission of digital data messages on a single-wire multiplex connection between intercommunicating signal-processing devices
KR101876356B1 (ko) 에러 검출 회로, 그것을 포함하는 차량 전자제어 시스템 및 그것의 동작 방법
US11823759B2 (en) Testing of fault detection circuit
US10539625B2 (en) Integrated standard-compliant data acquisition device
CN111198521A (zh) 车辆用实时时钟装置及其动作方法
US8654870B2 (en) Communication method, communication system and communication device
US9841798B2 (en) Battery, battery controller, and method for the secured digital transmission of current measurement values
JP3308669B2 (ja) システム制御装置
KR101568096B1 (ko) 차량 내 멀티플렉서의 에러 진단 방법 및 장치
US7281184B2 (en) Test system and method for testing a circuit
US11256580B2 (en) Circuit for detecting systematic and random faults
Zhang et al. Design and Implementation of Configurable UART with Self-Test Function
US8908782B2 (en) Method and apparatus for checking asynchronous transmission of control signals
US20230412284A1 (en) Method for communicating information, receiver device, sensor device, and system
US7308595B2 (en) Method and device for generating an internal time base for a diagnostic function for an output module
CN117439583B (zh) 信号比较系统、芯片及车辆
US11487600B2 (en) Electronic circuit
US20220118990A1 (en) Electronic control system, device, and method

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant