KR101855347B1

KR101855347B1 - 비전도성 기판상의 전기장을 이용한 분산입자 패턴 제조방법

Info

Publication number: KR101855347B1
Application number: KR1020170152381A
Authority: KR
Inventors: 김형락; 이창호
Original assignee: 파낙스 이텍(주)
Priority date: 2015-08-26
Filing date: 2017-11-15
Publication date: 2018-05-09
Also published as: KR20170026184A; KR20170129085A

Abstract

본 발명은 비전도성 기판의 표면상에 분산입자를 포함하는 용액을 코팅하고, 상기 기판에 전기장을 인가하여 분산입자의 패턴을 형성시킨 후에 상기 비전도성 기판 위 코팅 층에서 용매를 제거하고 증착물의 패턴을 경화시킴으로써 전기장을 이용하여 분산입자 패턴을 제조하는 방법에 관한 것으로, 프린팅 방식의 패터닝이 요구하는 추가의 단계를 수행하지 않고도 유무기 마이크로/나노소재를 원하는 형태의 패턴으로 분산 상태의 입자를 다양한 기판 위에 저비용 및 고효율로 증착하여 ITO를 대체하여 TSP와 같은 전자소자에 적용할 수 있는 효과가 있다.

Description

비전도성 기판상의 전기장을 이용한 분산입자 패턴 제조방법{Electric Field-Driven Patterning of Dispersed Particles on Non-conductive Substrate}

본 발명은 전기장을 이용한 분산입자 패턴의 제조방법에 관한 것으로, 더욱 상세하게는 용액상에 분산되어 있는 유/무기 입자들을 전기장을 활용하여 비전도성 기판에 일정한 패턴으로 증착시키는 전기장을 이용한 분산입자 패턴의 제조방법에 관한 것이다.

전기영동증착(electrophoretic deposition, 이하 EPD라 함)에 의해 물질을 증착하는 방법은 잘 알려져 있다. 전기영동증착은 전기장을 이용하여, 대전된 입자들의 움직임에 관한 기술인 전기영동(electrophoresis)과 입자들이 덩어리로 응집하는 증착(deposition)이 조합된 기술이다.

EPD 기술을 이용하여 전도성 전극 위에 분산입자의 코팅과 패터닝을 하는 기술이 미국공개특허 2012-0012461호, 국제공개 WO2004/034421A2호, 국제공개 WO2006/008736A1호 및 미국공개특허 2012-0298508A1호에 기재되어 있다. 이와 같은 EPD 기술은 효율적인 분산입자의 이동 제어를 위하여 전도성 전극 위의 증착에 제한되어 있다.

한편, ITO(Indium Tin Oxide, 산화인듐주석)가 주도하는 투명전극 기술은 투명필름에 구리와 같은 불투명도체가 아닌 투명전극도체를 만들어 광전자공학(Optoelectronics) 산업에 필요한 여러 가지 기능을 구현하고 있다. 투명전극은 통상 80% 이상의 고투명도와 면저항 500Ω/sq 이하의 전도도를 가지는 전자 부품으로 LCD 전면 전극, OLED 전극 등 디스플레이, 터치스크린, 태양전지, 광전자 소자 등의 전자분야에서 광범위하게 사용되고 있다. 기존 TSP(Touch Screen Panel, 터치스크린패널)에 적용된 ITO 전극 소재는 ITO 사용량 증가로 ITO 주성분인 인듐의 수요 증가를 이끌어 인듐 가격의 상승을 일으켰으며, 향후 한정된 인듐 자원으로 인해 원료 수급에 문제가 있을 것으로 예상되며, 저항값이 높아 대형 디스플레이는 적용이 불가능하고, 유연성이 약해 휘거나 곡면인 플렉서블 디스플레이에 사용하기 어렵기 때문에 ITO 필름을 대체할 차세대 신소재로 그래핀(graphene) CNT(Carbon Nano Tube), 은 나노와이어(Ag nanowire) 등이 주목 받고 있다.

특히 은 나노와이어를 이용하여 투명전극을 제조하는 기술은 이미 업계에서는 잘 알려진 기술로서 국내외 여러 기업들이 이 기술을 상용화하는데 매진하고 있는 실정이다. 상기 은 나노와이어는 기존 ITO 전극 대체 뿐만 아니라 ITO 투명 전극의 적용이 불가능한 대면적 플렉서블 디스플레이에 적용이 가능하다. 그러나 은 나노와이어를 활용한 투명전극의 제조기술이 가지고 있는 문제점은 일정한 규격(투명도 및 면저항)을 가지며 패턴이 되어 있지 않은 전도성 기판 제조에 국한되어 있다는 것이다.

은 나노와이어 전도성 필름을 이용하여 TSP 제조를 위해서는 일반 ITO 필름과 마찬가지로 습식/건식 에칭(wet/dry etching)을 통해 원하는 패턴(pattern)을 구현하는 공정이 필요하다. 이러한 패터닝(patterning) 공정에는 다양한 장비와 에칭 및 클리닝 화학약품(etching & cleaning chemicals)들이 수반되어야 하므로, 은 나노와이어 전도성필름을 이용한 TSP 제조공정은 ITO 필름에 비하여 제조공정상 원가절감에 기여하는 바가 부족하다는 문제점이 있다.

지난 십 수년간 진행된 유무기입자 합성 및 분산연구를 통해 콜로이드상의 복합체 제조기술의 완성도가 일정 수준으로 성취되었으나 이를 전자소자에 응용하기 위해서는 고해상도의 패터닝 기술이 항상 수반되어야 한다. 현재까지 개발된 프린팅 기술로 패터닝을 할 경우 특성소재와 용액으로 구성된 콜로이드상 분산액에 각각의 프린팅 방식이 요구하는 점도(viscosity), 표면에너지, 분산안정성, 기판과의 상용성(compatibility) 등과 같은 잉크성능을 만족하기 위해 부가적인 잉크배합식(formulation)이 요구된다. 또한 프린팅후 진행되는 후공정(post-processing)을 위해 추가적으로 더해진 폴리머 소재와 같은 잉크 성분(ink component)를 다시 제거하는 단계가 필요하다. 결국 원하는 성능의 구현을 위해 분산입자를 기판 위에 패터닝하기 위해 여러 차례 화학적 및 기계적인 공정추가가 요구된다. 프린팅을 사용하지 않는 패터닝(patterning)방식으로는 현재 반도체공정에서 일반적으로 사용되는 습식/건식 에칭(wet/dry etching)을 채택하여 이에 따른 공정의 추가와 고비용의 부산물처리가 필수적이다.

이에, 본 발명자들은 상기 문제점을 해결하기 위하여 분산 상태의 용액에서 표면전하를 가지는 분산입자의 전기영동(electrophoretic) 현상을 이용하여 직접적인 패터닝을 구현함으로써, 프린팅 방식의 패터닝시 요구되는 추가 공정들을 수행하지 않고도, 분산 상태의 입자(유무기 마이크로/나노소재)를 원하는 형태의 패턴으로 제작할 수 있고, 아울러 ITO를 대체하여 TSP와 같은 전자소자에 적용할 수 있는 것을 확인하고, 본 발명을 완성하게 되었다.

본 발명의 목적은 유용한 특성을 가지는 유무기 마이크로/나노소재를 원하는 형태의 패턴으로 최근 활발히 응용되고 있는 다양한 기판 위에 증착시켜 인쇄전자(printed electronics)에서 쓰여지고 있는 프린터(printer)를 사용하지 않고 분산상태의 입자를 저비용 및 고효율로 패터닝(patterning)하는 방법을 제공하는데 있다.

본 발명의 다른 목적은 TSP와 같은 비교적 단순한 구조의 전자소자의 경우에도 기존 반도체공정에서와 같이 습식 에칭(wet etching)을 채택하여 전극의 패턴을 구현하는 기술적인 애로를 해결하고 공정원가절감을 달성하는 패터닝 방법을 제공하는데 있다.

본 발명의 또 다른 목적은 ITO가 지니고 있는 여러 가지 문제점을 해결하고 미래 유연전자소자(flexible electronics) 및 광전자공학(optoelectronics)의 기초소재로 각광받고 있는 투명전극용 은 나노와이어 제조기술과 조합하여 웨어러블(wearables) 및 IoT(Internet of Things)소자 제조기술의 근간을 이룰 수 있는 패터닝 방법을 제공하는데 있다.

본 발명은 유무기 분산입자의 표면전하 특성을 활용하여 전자소자 제조공정의 단순화 및 저비용 양산화를 실현하며, 특히 폴리머 필름 위에 은 나노와이어의 패턴 증착공정에 응용하여 광전자공학(optoelectronics) 기반의 여러 전자기기(LCD, LED, Touch Screen Panel, Solar Cell, Smart Windows, Wearable Devices, e-Paper, Flexible Display 등)에 응용되는 투명전극 제조기술의 혁신적인 개선을 가능하게 하며, 공정의 단순화 및 연속성을 확보하여 대량생산의 기반기술을 제공한다.

또한, 비전도성 플렉서블 기판 위에 별도의 습식/건식 에칭(wet/dry etching) 공정을 거치지 않고 특성소재의 선택적 증착을 통해 미래 웨어러블(wearables) 및 IoT 기반기술 제공할 수 있다.

패터닝후 기판 위에 증착된 증착물의 구성분이 단순하여 광처리나 플라즈마 처리를 통한 후공정(post-processing)에 큰 이점이 있다.

도 1은 본 발명의 일 실시예에 따라 전기장을 이용한 분산입자 패턴의 제조방법을 순서대로 도식한 모식도이다.
도 2는 본 발명에 의한 전기장을 이용한 분산입자 패턴의 제조방법에 따라 입자의 패터닝 과정을 개략적으로 도식한 도면이다.
도 3은 본 발명의 일 실시예에 따라 전기장을 이용한 분산입자 패턴의 제조방법에서 입자의 패터닝 과정을 도식한 도면이다.
도 4는 종래기술에 의한 터치스크린패널의 제조 공정을 도시한 흐름도이다.
도 5는 본 발명의 실시예 1에 따라 측정된 인가직류전압에 따른 전류값의 변화를 나타내는 그래프이다.
도 6은 본 발명의 실시예 2에 따라 측정된 비전도성 기판 종류에 따른 전류값의 변화를 나타내는 그래프이다.
도 7은 본 발명의 실시예 2에 따른 비전도성 기판 위에 증착된 Ag 나노와이어의 주사현미경(Scanning Electron Microscopy) 사진이다(a: 10만 배율, b: 5000 배율).

다른 식으로 정의되지 않는 한, 본 명세서에서 사용된 모든 기술적 및 과학적 용어들은 본 발명이 속하는 기술 분야에서 숙련된 전문가에 의해서 통상적으로 이해되는 것과 동일한 의미를 갖는다. 일반적으로, 본 명세서에서 사용된 명명법은 본 기술 분야에서 잘 알려져 있고 통상적으로 사용되는 것이다.

본 발명은 프린팅 방식의 패터닝이 요구하는 추가 잉크 배합식(formulation) 없이 분산상태의 용액에서 표면전하를 띠는 분산입자의 전기영동(electrophoretic) 현상을 이용하여 원하는 패턴을 비전도성 기판 위에 직접 구현함으로써 광전자공학(optoelectronics) 기반의 여러 전자기기에 응용되는 투명전극 제조기술의 혁신적인 개선을 이루며 비전도성 플렉서블 기판 위에 별도의 습식/건식 에칭(wet/dry etching) 공정을 거치지 않고 특성소재의 선택적 증착을 통해 웨어러블(wearables) 및 IoT 기반기술 제공할 수 있는 것을 확인하였다.

EPD 기술에서 전도성 전극 위에 분산입자의 코팅과 패터닝에 관해서는 많은 기술이 개발되었으나, 비전도성 전극 위에 EPD 기술을 이용하여 원하는 패터닝을 증착하는 기술은 개발되지 않았다.

따라서, 본 발명은 일 관점에서, (a) 비전도성 기판의 표면상에 분산입자를 포함하는 용액을 코팅하는 단계; (b) 상기 기판에 전기장을 인가하여 분산입자의 패턴을 형성시키는 단계; 및 (c) 상기 비전도성 기판 위 코팅층에서 용매를 제거하고 증착물의 패턴을 경화시키는 단계를 포함하는 전기장을 이용한 분산입자 패턴의 제조방법에 관한 것이다.

도 1에 도시된 바와 같이, 본 발명에 의한 전기장을 이용한 분산입자 패턴의 제조방법을 이하 상세하게 설명한다.

(a) 분산입자의 코팅(coating) 단계

본 발명은 비전도성 기판의 표면상에 분산입자를 포함하는 용액을 코팅한다.

본 발명에서 상기 분산입자는 인가되는 전기장에 의해 이동될 수 있도록 분산용매 내에서 양(+) 혹은 음(-)으로 대전된 표면전하를 지니고, 이로 인한 전기 이중층의 제타 포텐셜(Zeta potential)이 +10mV 이상이거나 -10mV 이하, 바람직하게는 +20mV 이상이거나 -20mV 이하일 수 있다.

상기 분산입자는 구형(sphere), 정육면체형(cube), 로드(rod), 와이어(wire), 원통형, 관상, 피라미드형, 무정형, 결정형, 사면체형, 삼방정계형, 사방정계형, 단사정계형, 삼사정계형 및 이들의 조합으로 구성된 군에서 선택될 수 있으나, 이에 한정되는 것은 아니다.

상기 분산입자는 3㎛ 이하, 바람직하게는 10nm~3㎛, 더욱 바람직하게는 20nm~2㎛일 수 있다. 특히, 분산입자가 구형(sphere)이나 정육면체형(cube)의 경우에는 평균 직경이 3㎛ 이하로 마이크로 및 나노입자를 모두 포함할 수 있고, 로드(rod), 와이어(wire), 원통형, 관상 등의 경우에는 단축의 직경이 3㎛ 이하로 마이크로 및 나노입자를 모두 포함할 수 있다.

상기 분산입자는 도체성, 반도체성, 유전성 및 폴리머 입자로 구성된 군에서 선택된 1종 이상일 수 있다. 상기 분산입자 중 도체성 입자로는 은(Ag), 금(Au), 백금(Pt), 구리(Cu), 알루미늄(Al), 크롬(Cr), 카본나노튜브(CNT), 그래핀(graphene), 징크옥사이드(zinc oxide), 실리콘옥사이드(silicon oxide) 및 인듐틴옥사이드(ITO)로 구성된 군에서 선택된 1종 이상일 수 있으며, 바람직하게는 은을 사용하나, 이에 한정되는 것은 아니다.

본 발명에서 상기 분산용매는 물과 유기용매 또는 이들의 혼합물로 구성된 군에서 선택될 수 있다.

상기 유기용매는 비극성 용매, 극성 비양성자성 용매, 극성 양성자성 용매 및 이들의 혼합물로 구성된 군에서 선택될 수 있으며, 보다 구체적으로는 메탄올, 에탄올, 아세톤, 아이소프로필알콜, 메틸에틸케톤, 아세트산, 아세틸아세톤, 톨루엔, 헥산, 다이클로로벤젠 또는 이들의 혼합물로 구성된 군에서 선택될 수 있다.

본 발명에 있어서, 상기 비전도성 기판은 폴리머 필름, FR4, PCB(Printed circuit board), FPCB(Flexible printed circuit board), 석영, 유리, 사파이어, 실리콘, 실리콘 산화물, 알루미나 및 이들의 혼합물로 구성된 군에서 선택될 수 있다.

상기 폴리머는 폴리에틸렌테레프탈레이트(polyehtyleneterephthalate, PET), 폴리아크릴레이트(polyacrylate), 폴리비닐클로라이드(polyvinylchloride, PVC), 폴리에틸렌(polyethylene, PE), 폴리프로필렌(polypropylene, PP), 폴리설폰(polysulfone), 폴리아미드(polyamide, PA), 폴리카보네이트(polycarbonate), 폴리테트라플루오로에틸렌(polyfluoroethylene, PTFE), 폴리우레탄(polyurethane), 폴리이미드(polyimide), 폴리비닐리든플루오라이드(polyvinylidenefluoride, PVDF), 폴리락트산(polylactic acid) 및 폴리스티렌(polystyrene)으로 구성된 군에서 선택될 수 있다.

상기(a) 단계의 코팅은 분무(spray), 정전 분무, 슬롯다이(slot die), 스핀 캐스팅, 딥핑, 페인팅, 드립핑, 브러싱, 함침, 유입, 노출, 주입(pouring), 롤링(rolling), 커튼닝(curtaining), 와이핑(wiping), 프린팅(printing), 피펫팅(pipetting) 또는 잉크젯 프린팅 등과 같은 종래의 코팅 방식을 이용할 수 있으며, 이에 한정되는 것은 아니다.

(b) 패턴 증착(patterned deposition) 단계

상기 (a) 단계 이후에 기판에 전기장을 인가하여 분산입자의 패턴을 형성시킨다. 보다 구체적으로 설명하자면 패턴이 형성된 제1 전극을 기판 하부에 배치시키고, 기판 상부에 제2 전극을 배치시킨 후에 상기 제1 전극과 제2 전극 사이에 전기장을 인가하여 코팅용액 내의 분산입자를 패턴에 따라 비전도성 기판 위에 침전시킨다.

본 발명은 세라믹 소재의 코팅을 목적으로 개발된 EPD(electrophoretic deposition) 기술을 응용 확장하여 기패턴된 전도성 전극 위에 비전도성 기판을 연결하는 방식으로 분산입자의 이동을 유도한다. 비전도성 기판 하부에 위치하는 전도성 전극에 전기장을 인가하여 비전도성 기판 위에 도포된 코팅액 내부 분산입자의 이동도를 조절하여 비전도성 기판 위의 원하는 위치에 분산입자를 증착한다.

분산입자의 증착이 완결된 후 남겨진 분산용매는 100℃ 이하의 간단한 열처리를 통해 증발되고 패터닝된 분산입자는 원하는 성능의 개선을 위하여 열처리(thermal annealing), 광처리(light processing), 플라즈마 프로세싱(plasma processing) 등의 후공정(post-processing)을 진행한다.

용매 시스템에 따라서 DC(direct current) 또는 AC(alternating current)를 사용할 수 있다.

즉, 분산용액이 물인 경우에는 주로 1V 미만의 저전압의 DC가 사용된다. 이는 과전압으로 인한 물분해 반응을 방지하기 위한 것이다. 또한, 유기용매의 경우에는 분산입자의 표면전하량 정도에 따라 필요시 수백 V까지의 DC 혹은 AC를 사용한다. AC를 사용하는 이유는 절대값이 다른 전압을 교차로 인가하면서 분산입자 증착에서 균일성을 얻을 수 있기 때문이다.

(c) 분산입자의 경화(curing)

상기 (b) 단계 이후에 비전도성 기판위 코팅층에서 용매를 제거하고 증착물의 패턴을 경화시킨다.

(c) 단계는 분산용매를 제거하고 증착물 패턴의 경화를 위하여 열처리(thermal annealing), UV, VIS, IR을 이용하는 광학적처리(light processing), 마이크로웨이브처리, 레이저처리 혹은 플라즈마처리(plasma processing) 등의 다양한 공정방법을 이용할 수 있다.

분산입자는 경화되어 도 2에 나타낸 바와 같이 패턴이 형성된 1-D 또는 2-D 구조로 변환한다. 상기 패턴 구조로 인하여 목적하는 전기 전도도를 달성할 수 있다.

(d) 라미네이션(lamination)

최종 비전도성 기판상의 분산입자 패턴은 용도에 따라 다시 UV 경화성 폴리머 용액 등의 보호필름을 도포하여 안전성을 증진할 수 있다.

(e) 플렉서블 투명전극의 제조

상기 비전도성 기판은 투명전극판으로 활용될 수 있는 투광도를 지니게 되며, 패턴 형성 후 투광도가 70% 이상, 바람직하게는 실제 투명전극 응용시 요구되는 값인 90% 이상일 수 있다.

본 발명에 따른 전기장을 이용한 분산입자 패턴의 제조방법은 롤투롤(roll-to roll) 시세틈을 이용한 연속공정으로도 제조할 수 있다.

본 발명에 있어서, 비전도성 기판시트가 롤로부터 언와인드되면서 상기 기판 상에 패턴을 형성할 수 있다.

본 발명은 다른 관점에서 상기 방법에 의해 제조된 분산입자 패턴을 포함한 기판에 관한 것이다.

본 발명은 또 다른 관점에서 상기 기판을 포함하는 터치패널(touch panel) 또는 터치모듈(touch module)에 관한 것이다.

도 4에 도시된 바와 같이, 종래의 터치스크린패널의 제조공정에서 본 발명에 의해 많은 단계가 대체되어 공정이 단순화될 수 있다.

본 발명은 또 다른 관점에서 상기 터치패널 (또는 터치모듈)을 포함하는 시스템에 관한 것이다. 예를 들면, 스마트폰(Smart phone) 등을 들 수 있다.

본 발명의 터치패널(touch panel) 또는 터치모듈(touch module)은 상기 방법에 의해 제조된 투명전극 필름 또는 유리 투명 전극층을 사용하여, 패턴화된 필름 또는 글래스의 단일층(single layer), 패턴화된 필름 2장으로 구성된 이중층(double layer), 패턴화된 필름 2장을 적층한 GFF, 패턴화된 필름 1장과 패턴화된 커버 글래스(cover glass)를 적층한 G1F, 패턴화된 유리 2장으로 구성된 GG, 커버글래스에 패턴화한 G2, 디스플레이의 유리에 터치 패턴을 형성한 온-셀(on-cell) 등의 방식을 사용할 수 있다.

본 발명은 또 다른 관점에서 상기 기판을 포함하는 투명전극패턴을 활용하는 디스플레이에 관한 것이다.

본 발명의 도 3(a)에 나타낸 바와 같이, 코팅 후에 분산 상태에서는 표면처리된 입자간 반발력으로 인해 불규칙적인 상태를 유지하다가, 도 3(b)에서처럼 상부의 평면전극과 하부 기패턴된 전극 사이에 전압 인가시 입자의 표면전하에 의해 기패턴된 전극으로 입자가 이동된 후에 도 3(c)에서처럼 전기장에 의해 모든 입자가 기패턴 전극으로 이동되어 배치될 수 있다.

이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하고자 한다. 이들 실시예는 오로지 본 발명을 예시하기 위한 것으로, 본 발명의 범위가 이들 실시예에 의해 제한되지 않는 것은 당업계에서 통상의 지식을 가진 자에게 있어서 자명할 것이다.

[실시예]

평균직경이 40nm이고 평균길이가 25㎛인 Ag 나노와이어(㈜엔앤비, 대한민국, 대전)의 0.5wt% 에탄올 분산액을 사용하였다. 균일한 전기장의 인가를 위해서 Cu 전극테이프(electrode tape)를 이용한 두 개의 일자형 패턴 전극(+/-)을 일정한 간극을 유지하여 분산액에 투입하였다. 각 실시예의 용도에 따라 10~500V의 전위차의 직류고압전원(MATSUSADA Precision Inc.)을 인가하였으며, Ag 나노와이어 분산액을 통하여 흐르는 전극간의 전류값(KEITHLEY 487 Picoammeter)을 측정하였다.

실시예 1: 전도성 전극 사이 Ag 나노와이어의 전기영동

먼저 인가된 전기장에 의해 전도성 전극 사이에 위치한 분산액 내 Ag 나노와이어의 전기영동을 확인하였다. 제공된 0.5wt% 농도의 Ag 나노와이어 분산액을 다시 아이소프로필알콜에 ~0.025wt% 농도로 희석하여 분산액을 다시 제조하였으며, Cu 전극간 간극은 0.8cm로 일정하게 유지하였다. 40~60V 전위차의 직류전압을 10분 이상 인가 후 음극(negative) Cu 전극위에 Ag 나노와이어 입자가 코팅막을 형성하였다. 측정된 인가직류전압에 따른 전류값의 변화를 도 5에 나타내었다.

실시예 2: 비전도성 기판 위에 전기장을 이용한 Ag 나노와이어의 증착

실시예 1의 구성에서 비전도성 기판이 코팅된 Cu 전극테이프를 사용하였다. 인가된 전기장에 의해 50㎛ 두께의 비전도성 기판이 코팅된 전극 사이에 위치한 분산액 내 Ag 나노와이어의 전기영동을 확인하였다. 제공된 농도의 Ag 나노와이어 분산액을 아이소프로필알콜을 이용하여 실시예 1과 동일한 농도로 희석하였으며 전극간 간극은 0.4cm로 일정하게 유지하였다. 350V 전위차의 직류전압을 10분 이상 인가 후 음극(negative) Cu 전극표면 비전도성 기판 위에 Ag 나노와이어가 균일하게 증착되었음을 관찰되었다. 비전도성 기판 종류에 따른 전류값의 변화를 도 6에 나타내었다.

실시예 3: 비전도성 기판 위에 패턴 증착된 Ag 나노와이어의 분석

*실시예 2에 따라 비전도성 기판 위에 증착된 Ag 나노와이어의 주사현미경(Scanning Electron Microscopy, ZEISS Supra 40) 사진을 촬영하여 도 7a 및 도 7b에 나타내었다. 도 7a(X10만배)에 나타낸 바와 같이, 평균직경 40nm, 평균길이 20㎛의 균일한 형상의 Ag 나노와이어가 비전도성 기판 위에 증착되어 교차하는 네트워크가 형성되었음을 확인하였다. 도 7b의 저배율(X5천배) 주사현미경 사진에서는 Ag 나노와이어 입자가 비전도성 기판위에 후면 전극배치에 따라 선택적으로 패턴 증착되어 있음을 확인하였다. 점선으로 표시된 전극배치의 경계면에서 후면 전극이 있는 경우 Ag 나노와이어가 증착되며, 후면전극이 존재하지 않는 부분에는 Ag 나노와이어의 증착이 진행되지 않음을 확인할 수 있었다.

본 발명의 실시예에 따른 제조방법에 의해 투명전극 패턴을 제조하는 ITO 필름을 대체하는 ~100ohm/sq의 전기전도도를 가진 전도성 필름을 제조할 수 있다.

이상으로 본 발명 내용의 특정한 부분을 상세히 기술하였는 바, 당업계의 통상의 지식을 가진 자에게 있어서 이러한 구체적 기술은 단지 바람직한 실시양태일 뿐이며, 이에 의해 본 발명의 범위가 제한되는 것이 아닌 점은 명백할 것이다. 따라서, 본 발명의 실질적인 범위는 청구항들과 그것들의 등가물에 의하여 정의된다고 할 것이다.

Claims

다음 단계를 포함하는 분산입자의 전기영동을 이용한 분산입자 패턴의 제조방법:
(a) 비전도성 기판의 표면상에 도체성, 반도체성, 유전성 및 폴리머 입자로 구성된 군에서 선택된 1종 이상의 표면전하를 가지는 분산입자를 포함하는 용액을 코팅하는 단계;
(b) 상기 기판에 전기장을 인가하여 분산입자의 패턴을 형성시키는 단계; 및
(c) 상기 비전도성 기판 위 코팅층에서 용매를 제거하고 증착물의 패턴을 경화시키는 단계.
제1항에 있어서, 상기 분산입자는 인가되는 전기장에 의해 이동될 수 있도록 분산용매 내에서 양(+) 혹은 음(-)으로 대전된 표면전하를 지니고, 이로 인한 전기이중층의 제타 포텐셜이 +10mV 이상이거나 -10mV 이하인 것을 특징으로 하는 분산입자 패턴의 제조방법.
제1항에 있어서, 상기 분산입자는 3㎛ 이하인 것을 특징으로 하는 분산입자 패턴의 제조방법.
제1항에 있어서, 상기 도체성 입자는 은, 금, 백금, 구리, 알루미늄, 크롬, 카본나노튜브(CNT), 그래핀, 징크옥사이드, 실리콘옥사이드 및 인듐틴옥사이드(ITO)로 구성된 군에서 선택된 1종 이상인 것을 특징으로 하는 분산입자 패턴의 제조방법.
제2항에 있어서, 상기 분산용매는 물과 유기용매 또는 이들의 혼합물로 구성된 군에서 선택되는 것을 특징으로 하는 분산입자 패턴의 제조방법.
제5항에 있어서, 상기 유기용매는 비극성 용매, 극성 비양성자성 용매, 극성 양성자성 용매 및 이들의 혼합물로 구성된 군에서 선택되는 것을 특징으로 하는 분산입자 패턴의 제조방법.
제5항에 있어서, 상기 유기용매는 메탄올, 에탄올, 아세톤, 아이소프로필알콜, 메틸에틸케톤, 아세트산, 아세틸아세톤, 톨루엔, 헥산, 다이클로로벤젠 또는 이들의 혼합물로 구성된 군에서 선택되는 것을 특징으로 하는 분산입자 패턴의 제조방법.
제1항에 있어서, 상기 비전도성 기판은 폴리머 필름, PCB(Printed circuit board), FPCB(Flexible printed circuit board), 석영, 유리, 사파이어, 실리콘, 실리콘 산화물, 알루미나 및 이들의 혼합물로 구성된 군에서 선택되는 것을 특징으로 하는 분산입자 패턴의 제조방법.
제8항에 있어서, 상기 폴리머는 폴리에틸렌테레프탈레이트(polyehtyleneterephthalate, PET), 폴리아크릴레이트(polyacrylate), 폴리비닐클로라이드(polyvinylchloride, PVC), 폴리에틸렌(polyethylene, PE), 폴리프로필렌(polypropylene, PP), 폴리설폰(polysulfone), 폴리아미드(polyamide, PA), 폴리카보네이트(polycarbonate), 폴리테트라플루오로에틸렌(polyfluoroethylene, PTFE), 폴리우레탄(polyurethane), 폴리이미드(polyimide), 폴리비닐리든플루오라이드(polyvinylidenefluoride, PVDF), 폴리락트산(polylactic acid) 및 폴리스티렌(polystyrene)으로 구성된 군에서 선택되는 것을 특징으로 하는 분산입자 패턴의 제조방법.
제8항에 있어서, 상기 비전도성 기판은 패턴 형성후 투광도가 70% 이상인 것을 특징으로 하는 분산입자 패턴의 제조방법.
제1항에 있어서, 상기(a) 단계의 코팅은 분무, 정전 분무, 슬롯다이(slot die), 스핀 캐스팅, 딥핑, 페인팅, 드립핑, 브러싱, 함침, 유입, 노출, 주입(pouring), 롤링, 커튼닝(curtaining), 와이핑(wiping), 프린팅(printing), 피펫팅(pipetting) 또는 잉크젯 프린팅을 이용하는 것을 특징으로 하는 분산입자 패턴의 제조방법.
제1항에 있어서, (b) 단계는 패턴이 형성된 제1 전극을 기판 하부에 배치시키고, 기판 상부에 제2 전극을 배치시킨 후에 상기 제1 전극과 제2 전극 사이에 전기장을 인가하여 코팅용액 내의 분산입자를 패턴에 따라 비전도성 기판 위에 침전시키는 것을 특징으로 하는 분산입자 패턴의 제조방법.
제1항에 있어서, (c) 단계는 분산용매를 제거하고 증착물 패턴의 경화를 위하여 열처리(thermal annealing), UV, VIS, IR을 이용하는 광학적처리(light processing), 마이크로웨이브처리, 레이저처리 혹은 플라즈마처리(plasma processing)를 이용하는 분산입자 패턴의 제조방법.