KR101854875B1 - Display device and fabrication method thereof - Google Patents

Display device and fabrication method thereof Download PDF

Info

Publication number
KR101854875B1
KR101854875B1 KR1020140172270A KR20140172270A KR101854875B1 KR 101854875 B1 KR101854875 B1 KR 101854875B1 KR 1020140172270 A KR1020140172270 A KR 1020140172270A KR 20140172270 A KR20140172270 A KR 20140172270A KR 101854875 B1 KR101854875 B1 KR 101854875B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
color filter
substrate
image display
Prior art date
Application number
KR1020140172270A
Other languages
Korean (ko)
Other versions
KR20150008356A (en
Inventor
김연태
공향식
노남석
박홍식
정창오
주진호
이병진
채경태
양지성
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140172270A priority Critical patent/KR101854875B1/en
Publication of KR20150008356A publication Critical patent/KR20150008356A/en
Application granted granted Critical
Publication of KR101854875B1 publication Critical patent/KR101854875B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133514Colour filters
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133512Light shielding layers, e.g. black matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치는 기판과, 상기 기판 상에 제공된 화소, 및 상기 기판과 상기 화소 사이에 제공된 컬러 필터부를 포함한다. 상기 컬러 필터부는 상기 화소에 대응하는 컬러 필터와 상기 컬러 필터의 적어도 일측에 제공된 블랙 매트릭스를 포함한다. 상기 화소는 상기 기판 상에 터널 상 공동을 정의하는 커버층과, 상기 터널 상 공동 내에 제공된 영상 표시층, 및 서로 절연되어 상기 영상 표시층에 전계를 제공하는 제1 전극 및 제2 전극을 포함한다. 상기 터널 상 공동은 희생층을 형성하고 상기 희생층을 습식 식각하여 제거함으로써 형성된다.The display device includes a substrate, pixels provided on the substrate, and a color filter portion provided between the substrate and the pixels. The color filter portion includes a color filter corresponding to the pixel and a black matrix provided on at least one side of the color filter. The pixel includes a cover layer defining a tunnel-like cavity on the substrate, an image display layer provided in the tunnel-shaped cavity, and a first electrode and a second electrode that are insulated from each other to provide an electric field to the image display layer . The tunnel-shaped cavity is formed by forming a sacrificial layer and wet-etching the sacrificial layer.

Description

표시 장치 및 이의 제조 방법{DISPLAY DEVICE AND FABRICATION METHOD THEREOF}DISPLAY APPARATUS AND METHOD OF MANUFACTURING THE SAME

본 발명은 표시 장치 및 이의 제조 방법에 관한 것이다.The present invention relates to a display device and a method of manufacturing the same.

최근 기존의 브라운관을 대체하여 액정 표시 장치, 전기 영동 표시 장치 등의 표시 장치가 많이 사용되고 있다. Recently, display devices such as liquid crystal display devices and electrophoretic display devices have been widely used instead of conventional CRTs.

상기 표시 장치는 서로 대향하는 두 기판과 상기 두 기판 사이에 개재된 액정층이나 전기 영동층과 같은 영상 표시층을 포함한다. 상기 표시 장치에서는 두 기판이 서로 대향하여 접착되며 두 기판 사이에 상기 영상 표시층이 구비되도록 상기 두 기판 사이의 간격이 유지된다.The display device includes two substrates facing each other and an image display layer such as a liquid crystal layer or an electrophoretic layer interposed between the two substrates. In the display device, the two substrates are adhered to each other and the gap between the two substrates is maintained such that the image display layer is provided between the two substrates.

상기 표시 장치를 제조하기 위해서는 상기 두 기판 중 어느 하나의 기판에는 상기 두 기판 사이의 간격을 유지하기 위한 스페이서를 형성하고, 접착제를 이용하여 상기 스페이서와 다른 하나의 기판을 접착시켜야 하는 과정이 필요하다. In order to manufacture the display device, it is necessary to form a spacer for maintaining a gap between the two substrates on one of the two substrates, and to bond the other substrate to the spacer using an adhesive .

이로 인해, 상기 표시 장치 제조 공정이 복잡해지고 비용이 증가된다. As a result, the display device manufacturing process becomes complicated and the cost increases.

본 발명의 목적은 공정이 간단하고 비용이 감소된 표시 장치의 제조 방법을 제공하는 것이다. SUMMARY OF THE INVENTION An object of the present invention is to provide a method of manufacturing a display device that is simple and low in cost.

본 발명의 다른 목적은 상기 방법을 이용하여 제조한 표시 장치를 제공하는 것이다.Another object of the present invention is to provide a display device manufactured using the above method.

본 발명의 일 실시예에 따른 표시 장치는 기판과, 상기 기판 상에 제공된 화소, 및 상기 기판과 상기 화소 사이에 제공된 컬러 필터부를 포함한다. 상기 컬러 필터부는 상기 화소에 대응하는 컬러 필터와 상기 컬러 필터의 적어도 일측에 제공된 블랙 매트릭스를 포함한다.A display device according to an embodiment of the present invention includes a substrate, a pixel provided on the substrate, and a color filter portion provided between the substrate and the pixel. The color filter portion includes a color filter corresponding to the pixel and a black matrix provided on at least one side of the color filter.

상기 화소는 상기 기판 상에 터널 상 공동을 정의하는 커버층과, 상기 터널 상 공동 내에 제공된 영상 표시층, 및 서로 절연되어 상기 영상 표시층에 전계를 제공하는 제1 전극 및 제2 전극을 포함한다.The pixel includes a cover layer defining a tunnel-like cavity on the substrate, an image display layer provided in the tunnel-shaped cavity, and a first electrode and a second electrode that are insulated from each other to provide an electric field to the image display layer .

본 발명의 일 실시예에 있어서, 상기 제2 전극은 상기 영상 표시층을 사이에 두고 상기 제1 전극에 대향할 수 있으며, 본 발명의 다른 실시예에 있어서, 상기 제1 전극과 상기 제2 전극은 상기 영상 표시층과 상기 컬러 필터부 사이에 제공될 수 있다.In one embodiment of the present invention, the second electrode may be opposed to the first electrode with the image display layer interposed therebetween. In another embodiment of the present invention, the first electrode and the second electrode May be provided between the image display layer and the color filter portion.

상기 제1 전극은 복수의 제1 가지부를 가지고, 상기 제2 전극은 복수의 제2 가지부를 가지며, 상기 제1 가지부와 상기 제2 가지부는 평면상에서 서로 교번하여 배열될 수 있으며, 선택적으로, 상기 제1 전극은 통판으로 제공되고, 상기 제2 전극은 복수의 가지부들을 가지며, 상기 가지부들은 상기 제1 전극과 평면상에서 중첩할 수 있다.Wherein the first electrode has a plurality of first branches and the second electrode has a plurality of second branches, the first branches and the second branches being alternately arranged in a plane, The first electrode is provided as a through plate, the second electrode has a plurality of branches, and the branches can overlap with the first electrode in a plane.

상기 커버층은 투명한 물질로 이루어질 수 있으며, 상기 희생층과 상기 커버층 사이에 제공된 무기 절연막을 더 포함될 수 있다.The cover layer may be formed of a transparent material, and may further include an inorganic insulating layer provided between the sacrificial layer and the cover layer.

상기 영상 표시층은 액정층 또는 전기 영동층일 수 있다. 상기 영상 표시층이 액정층인 경우, 상기 액정층은 네마틱 액정, 블루상 액정 또는 콜레스테릭 액정일 수 있다.The image display layer may be a liquid crystal layer or an electrophoretic layer. When the image display layer is a liquid crystal layer, the liquid crystal layer may be a nematic liquid crystal, a blue liquid crystal, or a cholesteric liquid crystal.

상기 기판과 상기 컬러 필터부 사이에는 상기 화소를 구동하는 박막 트랜지스터가 제공될 수 있다.A thin film transistor for driving the pixel may be provided between the substrate and the color filter portion.

본 발명의 일 실시예에 따르면, 기판 상에 제1 전극을 형성하고, 상기 제1 전극 상에 제1 방향으로 연장된 희생층을 형성하고, 상기 희생층 상에 상기 제1 방향과 교차하는 제2 방향으로 제2 전극을 형성하고, 상기 제2 전극을 커버하는 커버층을 형성하고, 상기 희생층을 습식 식각하여 상기 제1 전극과 상기 제2 전극 사이에 터널 상 공동을 형성하고, 상기 터널 상 공동에 영상 표시층을 형성하고, 상기 제2 전극을 커버하고 상기 터널 상 공동을 밀폐하는 봉지막을 형성함으로써 본 발명의 일 실시예에 따른 표시 장치를 제조할 수 있다.According to an embodiment of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming a first electrode on a substrate; forming a sacrificial layer extending in a first direction on the first electrode; Forming a second electrode in two directions, forming a cover layer covering the second electrode, wet-etching the sacrificial layer to form a tunnel-like cavity between the first electrode and the second electrode, A display device according to an exemplary embodiment of the present invention can be manufactured by forming an image display layer on the first electrode, covering the second electrode, and forming an encapsulating film that seals the tunnel-shaped cavity.

상기 제1 전극을 형성하기 전에 상기 컬러 필터와 블랙 매트릭스를 포함하는 컬러 필터부가 형성될 수 있다.A color filter portion including the color filter and the black matrix may be formed before forming the first electrode.

상기 제2 전극은 상기 희생층 상에 도전막을 형성하고, 상기 도전막 상에 포지티브 타입 포토 레지스트를 도포하고, 상기 포토 레지스트를 노광 및 현상하여 전극 패턴을 형성하고, 상기 전극 패턴을 마스크로 하여 상기 도전막을 패터닝하고, 상기 전극 패턴을 노광 및 현상하여 제거함으로써 형성될 수 있다. 이때, 상기 희생층은 네거티브 타입 포토레지스트이고, 상기 커버층은 포지티브 타입 포토 레지스트로 이루어질 수 있다.The second electrode is formed by forming a conductive film on the sacrificial layer, applying a positive type photoresist on the conductive film, exposing and developing the photoresist to form an electrode pattern, and using the electrode pattern as a mask, Patterning the conductive film, and exposing and developing the electrode pattern to remove the electrode pattern. At this time, the sacrificial layer is a negative type photoresist, and the cover layer may be made of a positive type photoresist.

선택적으로, 본 발명의 일 실시예에 따르면, 기판 상에 컬러 필터와 블랙 매트릭스를 포함하는 컬러 필터부를 형성하고, 상기 컬러 필터부 상에 화소를 형성하는 단계를 포함한다. 상기 화소는 제1 전극을 형성하고, 상기 제1 전극과 절연된 제2 전극을 포함하는 전극부를 형성하고, 상기 전극부 상에 제1 방향으로 연장된 희생층을 형성하고, 상기 희생층 상에 상기 제1 방향과 교차하는 제2 방향으로 연장된 커버층을 형성하고, 상기 희생층을 습식 식각하여 상기 전극부와 상기 커버층 사이에 터널 상 공동을 형성하고, 상기 터널 상 공동에 영상 표시층을 형성하고, 상기 커버층을 커버하고 상기 터널 상 공동을 밀폐하는 봉지막을 형성함으로써 본 발명의 일 실시예에 따른 표시 장치를 제조할 수 있다. 여기서, 상기 희생층은 포지티브 타입 포토레지스트이고, 상기 커버층은 네거티브 타입 포토레지스트일 수 있다.Alternatively, according to an embodiment of the present invention, there is provided a method of forming a color filter portion including a color filter and a black matrix on a substrate, and forming a pixel on the color filter portion. The pixel includes a first electrode, an electrode portion including a second electrode insulated from the first electrode, a sacrificial layer extending in a first direction on the electrode portion, Forming a cover layer extending in a second direction intersecting with the first direction; wet-etching the sacrificial layer to form a tunnel-like cavity between the electrode portion and the cover layer; And forming a sealing film covering the cover layer and sealing the tunnel-shaped cavity, a display device according to an embodiment of the present invention can be manufactured. Here, the sacrificial layer may be a positive type photoresist, and the cover layer may be a negative type photoresist.

본 발명의 실시예들에 따르면 표시 장치 제조시 제조 시간과 소요 비용이 대폭 감소된다. 또한, 본 발명의 실시예들에 따르면 소요 비용과 시간이 적으며 균일성이 높은 표시 장치 제조 방법을 제공함으로써 표시 장치의 대형화가 용이하다.According to the embodiments of the present invention, manufacturing time and cost are significantly reduced in manufacturing the display device. Further, according to the embodiments of the present invention, it is easy to increase the size of a display device by providing a display device manufacturing method with low cost and time and high uniformity.

도 1a는 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 1b은 도 1a에 도시된 본 발명의 일 실시예에 따른 표시 장치의 일부를 나타낸 평면도이다.
도 2a는 도 1b의 I-I'선 및 IV-IV'선에 따른 단면도이다.
도 2b는 도 1b의 II-II'선에 따른 단면도이다.
도 2c는 도 1b의 III-III'선 및 V-V'선에 따른 단면도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치를 제조하는 방법을 순차적으로 설명한 순서도이다.
도 4a 내지 도 8a는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법 중 일부를 도시한 평면도이다.
도 4b 내지 도 9b는 도 4a 내지 도 8a의 I-I', IV-IV', 및 V-V'선에 따른 단면도이다.
도 9a 내지 도 15a는 도 8a의 II-II'선에 대응하는 순차적인 단면도이다.
도 9b 내지 도 15b는 도 8a의 III-III'선에 대응하는 순차적인 단면도이다.
도 16은 본 발명의 다른 실시예에 따른 표시 장치를 나타낸 평면도이다.
도 17a는 도 16의 VI-VI'선 및 IX-IX'선에 따른 단면도이다.
도 17b는 도 16의 VII-VII'선에 따른 단면도이다.
도 17c는 도 16의 VIII-VIII'선 및 X-X'선에 따른 단면도이다.
도 18은 본 발명의 일 실시예에 따른 표시 장치를 제조하는 방법을 순차적으로 설명한 순서도이다.
도 19a 내지 22a는 도 16의 VII-VII'선에 대응하는 단면도이다.
도 19b 내지 22b는 도 16의 VIII-VIII' 선에 대응하는 단면도이다.
도 23a, 도 23b, 및 도 23c는 본 발명의 또 다른 실시예에 따른 표시 장치를 나타낸 단면도로서, 각각 도 1b에 대응하는 단면을 도시한 것이다.
도 24는 본 발명의 또 다른 실시예에 따른 표시 장치를 제조하는 방법을 순차적으로 설명한 순서도이다.
도 25, 도 26, 도 27a 내지 35a, 및 도 27b 내지 35b는 본 발명의 또 다른 실시예에 따른 표시 장치의 제조 방법 중 일부를 도시한 단면도로서, 각각 도 1b에 대응하는 단면을 도시한 것이다.
1A is a plan view of a display device according to an embodiment of the present invention.
FIG. 1B is a plan view showing a part of a display apparatus according to an embodiment of the present invention shown in FIG. 1A.
FIG. 2A is a cross-sectional view taken along lines I-I 'and IV-IV' of FIG. 1B.
2B is a cross-sectional view taken along line II-II 'of FIG. 1B.
2C is a cross-sectional view taken along line III-III 'and line V-V' of FIG. 1B.
3 is a flowchart sequentially illustrating a method of manufacturing a display device according to an embodiment of the present invention.
4A to 8A are plan views showing a part of a method of manufacturing a display device according to an embodiment of the present invention.
FIGS. 4B to 9B are cross-sectional views taken along lines I-I ', IV-IV' and V-V 'in FIGS. 4A to 8A.
9A to 15A are sequential sectional views corresponding to line II-II 'in FIG. 8A.
9B to 15B are sequential sectional views corresponding to line III-III 'in FIG. 8A.
16 is a plan view showing a display device according to another embodiment of the present invention.
17A is a cross-sectional view taken along the line VI-VI 'and IX-IX' in FIG.
FIG. 17B is a cross-sectional view taken along line VII-VII 'of FIG. 16;
Fig. 17C is a cross-sectional view taken along lines VIII-VIII 'and X-X' in Fig. 16;
18 is a flowchart sequentially illustrating a method of manufacturing a display device according to an embodiment of the present invention.
Figs. 19A to 22A are cross-sectional views corresponding to line VII-VII 'in Fig.
Figs. 19B to 22B are cross-sectional views corresponding to line VIII-VIII 'in Fig.
Figs. 23A, 23B and 23C are cross-sectional views of a display device according to another embodiment of the present invention, each of which corresponds to Fig. 1B.
24 is a flowchart sequentially illustrating a method of manufacturing a display device according to another embodiment of the present invention.
25, 26, 27A to 35A, and 27B to 35B are cross-sectional views showing a part of a method of manufacturing a display device according to still another embodiment of the present invention, each of which corresponds to FIG. 1B .

도 1a는 본 발명의 일 실시예에 따른 표시 장치의 평면도이다. 도 1b은 도 1a에 도시된 본 발명의 일 실시예에 따른 표시 장치의 일부를 나타낸 평면도이다. 도 2a는 도 1b의 I-I'선 및 IV-IV'선에 따른 단면도, 도 2b는 II-II'선에 따른 단면도, 도 2c는 III-III'선 및 V-V'선에 따른 단면도이다. 1A is a plan view of a display device according to an embodiment of the present invention. FIG. 1B is a plan view showing a part of a display apparatus according to an embodiment of the present invention shown in FIG. 1A. 2B is a cross-sectional view taken along a line II-II 'in FIG. 1B, and FIG. 2C is a cross-sectional view taken along line III-III' and V-V ' to be.

도 1a를 참조하면 본 발명의 실시예들에 따른 표시 장치는 복수의 화소(PX)를 가질 수 있으며, 상기 화소(PX)는 복수의 열과 복수의 행을 가진 매트릭스 형태로 배열된다. 상기 화소(PX)들은 서로 동일한 구조를 가지므로, 이하에서는, 설명의 편의상 하나의 화소(PX)만을 일 예로서 설명한다. 여기서, 도 1b 및 도 2a 내지 도 2c에서는 설명의 편의상 하나의 화소(PX)만을 표시하였다. 여기서, 상기 화소(PX)는 일 방향으로 길게 연장된 직사각형 모양으로 도시하였으나, 이에 한정되는 것은 아니다. 상기 화소(PX)의 평면에서의 형상은 V 자 형상, Z 자 형상 등 다양하게 변형될 수 있다.Referring to FIG. 1A, a display device according to embodiments of the present invention may have a plurality of pixels PX, and the pixels PX are arranged in a matrix form having a plurality of rows and a plurality of rows. Since the pixels PX have the same structure, only one pixel PX will be described as an example for convenience of explanation. Here, in FIG. 1B and FIGS. 2A to 2C, only one pixel PX is shown for convenience of explanation. Here, the pixel PX has a rectangular shape elongated in one direction, but is not limited thereto. The shape of the pixel PX in the plane may be variously modified such as a V shape, a Z shape, and the like.

도 1a, 도 1b, 도 2a, 도 2b, 및 도 2c를 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 기판(BS), 상기 기판(BS) 상에 제공된 컬러 필터부와 화소(PX)를 포함한다.Referring to FIGS. 1A, 1B, 2A, 2B, and 2C, a display device according to an embodiment of the present invention includes a substrate BS, a color filter portion provided on the substrate BS, ).

상기 기판(BS)은 투명 또는 불투명한 절연 기판으로, 실리콘 기판, 유리 기판, 플라스틱 기판 등일 수 있다. 상기 기판(BS)은 복수의 화소(PX)가 제공되는 화소 영역(PA)과, 상기 화소 영역(PA)의 적어도 일측에 제공되는 패드 영역(PDA)으로 이루어진다. 상기 화소 영역(PA)은 각 화소에 일대일로 대응하는 표시 영역(DA)과, 상기 표시 영역(DA)의 적어도 일측에 제공되며 영상이 표시되지 않는 비표시 영역(NDA)을 포함한다.The substrate (BS) may be a transparent or opaque insulating substrate, such as a silicon substrate, a glass substrate, a plastic substrate, or the like. The substrate BS comprises a pixel region PA provided with a plurality of pixels PX and a pad region PDA provided at least one side of the pixel region PA. The pixel area PA includes a display area DA corresponding to each pixel on a one-to-one basis and a non-display area NDA provided on at least one side of the display area DA and not displaying an image.

상기 기판(BS) 상에는 상기 화소(PX)에 신호를 전달하는 배선부와 상기 화소(PX)를 구동하는 박막 트랜지스터(TFT)가 제공된다. 상기 배선부는 상기 패드 영역(PDA)과 상기 화소 영역(PA) 중 비표시 영역(NDA)에 제공되며, 상기 박막 트랜지스터(TFT)는 상기 비표시 영역(NDA)에 제공된다.A wiring portion for transmitting a signal to the pixel PX and a thin film transistor (TFT) for driving the pixel PX are provided on the substrate BS. The wiring portion is provided in the non-display region NDA of the pad region PDA and the pixel region PA and the thin film transistor TFT is provided in the non-display region NDA.

상기 배선부는 상기 비표시 영역(NDA)에 제공된 게이트 라인(GL), 데이터 라인(DL), 공통 전압 라인(CML), 게이트 패드부(GPP), 및 데이터 패드부(DPP)를 포함한다. 상기 게이트 패드부(GPP)와 상기 데이터 패드부(DPP)는 후술한다.The wiring portion includes a gate line GL, a data line DL, a common voltage line CML, a gate pad portion GPP, and a data pad portion DPP provided in the non-display area NDA. The gate pad unit GPP and the data pad unit DPP will be described later.

상기 게이트 라인(GL)은 상기 기판(BS)에 제1 방향(D1)으로 연장되어 구비된다. The gate line GL extends in the first direction D1 to the substrate BS.

상기 게이트 라인(GL) 상에는 제1 절연막(INS1)이 제공된다. 상기 제1 절연막(INS1)은 절연 물질로 이루어질 수 있는 바, 예를 들어, 실리콘 질화물이나, 실리콘 산화물을 포함할 수 있다. A first insulating layer INS1 is provided on the gate line GL. The first insulating layer INS1 may be made of an insulating material, for example, silicon nitride or silicon oxide.

상기 데이터 라인(DL)은 상기 기판(BS)상에 상기 제1 절연막(INS1)을 사이에 두고 상기 게이트 라인(GL)과 절연된다. 상기 데이터 라인(DL)은 상기 제1 방향(D1)에 교차하는 제2 방향(D2)으로 연장된다. The data line DL is insulated from the gate line GL via the first insulating layer INS1 on the substrate BS. The data lines DL extend in a second direction D2 intersecting the first direction D1.

상기 공통 전압 라인(CML)은 상기 비표시 영역(NDA) 내의, 상기 화소 영역(PA)의 가장자리 중 적어도 일부를 따라 형성될 수 있으며, 상기 화소 영역(PA)을 둘러싸는 형태로 제공될 수 있다. 상기 공통 전압 라인(CML)은 상기 게이트 라인(GL)과 동일한 물질로 형성될 수 있다. 상기 박막 트랜지스터(TFT)는 상기 게이트 라인(GL)과 상기 데이터 라인(DL)에 연결되며, 게이트 전극(GE), 반도체층(SM), 소스 전극(SE), 및 드레인 전극(DE)을 포함한다.The common voltage line CML may be formed along at least a part of the edge of the pixel area PA in the non-display area NDA and may be provided in a form surrounding the pixel area PA . The common voltage line CML may be formed of the same material as the gate line GL. The thin film transistor TFT is connected to the gate line GL and the data line DL and includes a gate electrode GE, a semiconductor layer SM, a source electrode SE, and a drain electrode DE do.

상기 게이트 전극(GE)은 상기 게이트 라인(GL)으로부터 돌출되거나 상기 게이트 라인(GL)의 일부 영역 상에 제공된다. 상기 게이트 라인(GL)과 상기 게이트 전극(GE)은 금속으로 이루어질 수 있다. 상기 게이트 전극(GE)은 니켈, 크롬, 몰리브덴, 알루미늄, 티타늄, 구리, 텅스텐, 및 이들을 포함하는 합금으로 이루어질 수 있다. 상기 게이트 전극(GE)은 상기 금속을 이용한 단일막 또는 다중막으로 형성될 수 있다. 예를 들어, 상기 게이트 전극(GE)은 몰리브덴, 알루미늄, 및 몰리브덴이 순차적으로 적층된 삼중막이거나, 티타늄과 구리가 순차적으로 적층된 이중막일 수 있다. 또는 티타늄과 구리의 합금으로 된 단일막일 수 있다. The gate electrode GE protrudes from the gate line GL or is provided on a partial area of the gate line GL. The gate line GL and the gate electrode GE may be formed of a metal. The gate electrode GE may be made of nickel, chromium, molybdenum, aluminum, titanium, copper, tungsten, or an alloy containing them. The gate electrode GE may be formed of a single film or multiple films using the metal. For example, the gate electrode GE may be a triple film in which molybdenum, aluminum, and molybdenum are sequentially laminated, or a double film in which titanium and copper are sequentially laminated. Or a single film of an alloy of titanium and copper.

상기 제1 절연막(INS1)은 상기 기판(BS)의 전면에 제공되어, 상기 게이트 전극(GE)을 커버한다.The first insulating layer INS1 is provided on the front surface of the substrate BS to cover the gate electrode GE.

상기 반도체층(SM)은 상기 제1 절연막(INS1)을 사이에 두고 상기 게이트 라인(GL) 상에 제공된다. 상기 소스 전극(SE)은 상기 데이터 라인(DL)으로부터 분지되어 제공되며 상기 반도체층(SM) 상에 중첩하여 형성된다. 상기 드레인 전극(DE)은 상기 반도체층(SM) 상에 상기 소스 전극(SE)으로부터 이격되도록 제공된다. 여기서, 상기 반도체층(SM)은 상기 소스 전극(SE) 및 상기 드레인 전극(DE) 사이에서 전도 채널(conductive channel)을 이룬다.The semiconductor layer SM is provided on the gate line GL with the first insulating film INS1 interposed therebetween. The source electrode SE is branched and provided from the data line DL and overlapped on the semiconductor layer SM. The drain electrode DE is provided to be spaced from the source electrode SE on the semiconductor layer SM. Here, the semiconductor layer SM forms a conductive channel between the source electrode SE and the drain electrode DE.

상기 소스 전극(SE)과 상기 드레인 전극(DE) 각각은 도전성 물질, 예컨대 금속으로 이루어질 수 있다. 상기 소스 전극(SE)과 상기 드레인 전극(DE) 각각은 단일 금속으로 형성될 수도 있으나, 두 종 이상의 금속, 또는 두 종 이상 금속의 합금 등으로 이루어질 수 있다. 예를 들어, 상기 소스 전극(SE)과 상기 드레인 전극(DE)은 니켈, 크롬, 몰리브덴, 알루미늄, 티타늄, 구리, 텅스텐, 및 이들을 포함하는 합금으로 이루어질 수 있다. 또한 상기 소스 전극(SE)과 상기 드레인 전극(DE) 각각은 단일층 또는 다중층으로 형성될 수 있다. 예를 들어, 상기 상기 소스 전극(SE)과 상기 드레인 전극(DE) 각각은 티타늄과 구리로 이루어진 이중막으로 이루어질 수 있다. Each of the source electrode SE and the drain electrode DE may be formed of a conductive material such as a metal. Each of the source electrode SE and the drain electrode DE may be formed of a single metal, but may be formed of two or more kinds of metals, or an alloy of two or more kinds of metals. For example, the source electrode SE and the drain electrode DE may be formed of nickel, chromium, molybdenum, aluminum, titanium, copper, tungsten, or an alloy thereof. Each of the source electrode SE and the drain electrode DE may be formed as a single layer or a multilayer. For example, each of the source electrode SE and the drain electrode DE may be formed of a double layer made of titanium and copper.

상기 컬러 필터부는 상기 박막 트랜지스터(TFT) 상에 제공된다. 상기 컬러 필터부는 컬러 필터(CF)와 블랙 매트릭스(BM)를 포함한다.The color filter portion is provided on the thin film transistor (TFT). The color filter section includes a color filter (CF) and a black matrix (BM).

상기 컬러 필터(CF)는 각 화소를 투과하는 광에 색을 제공하기 위한 것이다. 상기 컬러 필터(CF)는 적색 컬러 필터, 녹색 컬러 필터, 및 청색 컬러 필터 중 어느 하나일 수 있으며, 각 화소 영역(PA)에 대응하여 제공될 수 있다. 또한, 상기 컬러 필터(CF)는 상기 컬러 필터(CF)는 상기 색 이외에도 다른 색을 더 포함할 수 있는 바, 예를 들어 백색 컬러 필터를 더 포함할 수 있다. 상기 컬러 필터(CF)에 있어서, 상기 화소가 복수로 제공될 때 서로 인접한 화소(PX)가 서로 다른 컬러를 나타내도록 서로 다른 색을 갖는 갖는 컬러 필터(CF)들이 배치될 수 있다. 여기서, 본 발명의 일 실시예에서는 도시하지 않았으나, 상기 컬러 필터(CF)는 서로 인접한 화소(PX)의 경계에서 일부가 인접한 컬러 필터(CF)에 의해 중첩될 수 있다.The color filter CF is for providing color to the light passing through each pixel. The color filter CF may be any one of a red color filter, a green color filter, and a blue color filter, and may be provided corresponding to each pixel area PA. In addition, the color filter CF may further include a color other than the color, for example, a white color filter. In the color filter CF, color filters CF having different colors may be arranged so that adjacent pixels PX are different colors when the pixels are provided in plural. Here, although not shown in the embodiment of the present invention, the color filters CF may be partially overlapped by the adjacent color filters CF at the boundaries of the adjacent pixels PX.

상기 블랙 매트릭스(BM)는 비표시 영역(NDA)에 제공되어 영상을 구현함에 있어 불필요한 광을 차단한다. 상기 블랙 매트릭스(BM)은 후술할 영상 표시층의 가장자리에서 발생할 수 있는 액정 분자들의 이상 거동에 의한 빛샘이나, 상기 컬러 필터(CF)의 가장자리에서 나타날 수 있는 혼색을 차단한다. 상기 블랙 매트릭스(BM)는 상기 컬러 필터(CF)의 적어도 일측에 제공될 수 있으며, 예를 들어 각 화소의 둘레에 대응하는 상기 컬러 필터(CF)의 둘레에 제공될 수 있다. 여기서, 본 발명의 일 실시예에서는 도시하지 않았으나 상기 컬러 필터(CF)와 상기 블랙 매트릭스(BM)는 상기 화소의 경계에 인접한 영역에서 서로 중첩될 수 있다.The black matrix BM is provided in the non-display area NDA to block unnecessary light in realizing an image. The black matrix BM blocks light leakage due to abnormal behavior of liquid crystal molecules that may occur at the edges of the image display layer, which will be described later, and color mixture that may appear at the edges of the color filter CF. The black matrix BM may be provided on at least one side of the color filter CF and may be provided around the color filter CF corresponding to the periphery of each pixel, for example. Here, although not shown in the embodiment of the present invention, the color filter CF and the black matrix BM may overlap each other in an area adjacent to the boundary of the pixel.

상기 컬러 필터부에는 상기 박막 트랜지스터(TFT)의 드레인 전극(DE)의 일부를 노출하는 제1 콘택홀(CH1)이 형성되어 있다. 상기 제1 콘택홀(CH1)을 통해 후술할 제1 전극(EL1)이 상기 박막 트랜지스터(TFT)에 연결된다.A first contact hole CH1 for exposing a part of the drain electrode DE of the thin film transistor TFT is formed in the color filter portion. A first electrode EL1, which will be described later, is connected to the thin film transistor TFT through the first contact hole CH1.

도시하지는 않았으나, 상기 컬러 필터부와 상기 박막 트랜지스터(TFT) 사이에는 상기 박막 트랜지스터(TFT)의 채널부를 보호하는 보호막이 제공될 수 있다. 상기 보호막은 노출된 반도체층(SM)의 상부를 커버한다. Although not shown, a protective film for protecting the channel portion of the thin film transistor (TFT) may be provided between the color filter portion and the thin film transistor (TFT). The protective film covers the upper portion of the exposed semiconductor layer SM.

상기 화소(PX)는 상기 기판(BS) 상에, 상세하게는 상기 컬러 필터부 상에 제공된다. 상기 화소(PX)는 상기 기판(BS) 상에 터널 상 공동(TSC; tunnel shaped cavity)을 정의하는 커버층(CVL), 상기 터널 상 공동(TSC) 내에 제공되는 영상 표시층(DSP), 및 상기 영상 표시층(DSP)을 제어하는 제1 전극(EL1) 및 제2 전극(EL2)을 포함한다. The pixel PX is provided on the substrate BS, in detail, on the color filter portion. The pixel PX includes a cover layer CVL defining a tunnel-shaped cavity TSC on the substrate BS, an image display layer DSP provided in the tunnel-shaped cavity TSC, And a first electrode EL1 and a second electrode EL2 for controlling the image display layer DSP.

상기 제1 전극(EL1)은 상기 컬러 필터부 상에 제공된다. 상기 제1 전극(EL1)은 상기 컬러 필터부의 제1 콘택홀(CH1)을 통해 상기 박막 트랜지스터(TFT)에 연결된다. 상기 제1 전극(EL1) 상에는 상기 제1 전극(EL1)을 보호하는 제2 절연막(INS2)이 제공된다. 상기 제2 절연막(INS2)은 생략될 수 있다. 상기 제2 절연막(INS2)는 무기 절연 재료 또는 유기 절연 재료로 이루어질 수 있다.The first electrode EL1 is provided on the color filter portion. The first electrode EL1 is connected to the thin film transistor TFT through a first contact hole CH1 of the color filter portion. A second insulating layer INS2 for protecting the first electrode EL1 is provided on the first electrode EL1. The second insulating film INS2 may be omitted. The second insulating layer INS2 may be formed of an inorganic insulating material or an organic insulating material.

본 실시예에서 상기 제1 콘택홀(CH1)은 상기 블랙 매트릭스(BM)이 형성된 영역을 오픈함으로써 형성되었지만, 이에 한정하는 것은 아니다. 일 실시예에서, 상기 제1 콘택홀은 상기 컬러 필터(CF)를 오픈하여 상기 제1 전극(EL)은 상기 박막 트랜지스터(TFT)에 연결될 수 있다. In the present embodiment, the first contact hole CH1 is formed by opening the region where the black matrix BM is formed, but the present invention is not limited thereto. In one embodiment, the first contact hole opens the color filter CF so that the first electrode EL can be connected to the thin film transistor TFT.

상기 커버층(CVL)은 상기 제1 전극(EL1) 상에, 실질적으로는 상기 제2 절연막(INS2) 상에 상기 제1 방향(D1)으로 연장된다. 상기 커버층(CVL)은, 그 일부가 상기 컬러 필터부의 상면으로부터 이격되어, 상기 컬러 필터부와 함께 터널 상 공동(TSC)을 정의한다. 예를 들어, 상기 커버층(CVL)은 상기 표시 영역(DA)에서 상기 제2 절연막(INS2)으로부터 상부 방향으로 이격되어 소정 공간을 형성하며, 상기 비표시 영역(NDA)에서는 상기 제2 방향(D2)을 따라 다른 층들과 직접 접촉함으로써 상기 소정 공간을 형성하지 않는다. 그 결과, 상기 터널 상 공동(TSC)은 상기 제2 방향(D2)으로 연장된 형상을 가지며, 상기 터널 상 공동(TSC)의 양 단부, 즉, 상기 터널 상 공동(TSC)의 상기 제2 방향(D2) 단부와 상기 제2 방향(D2)의 반대 방향 단부는 상기 커버층(CVL)이 형성되지 않기 때문에 개구된다. 그러나, 상기 커버층(CVL)의 형성 방향은 이에 한정되는 것은 아니며, 상기 커버층(CVL)은 상기 방향과 다른 방향을 따라 연장될 수 있다. The cover layer CVL extends on the first electrode EL1 substantially in the first direction D1 on the second insulating layer INS2. The cover layer (CVL) is partly separated from the upper surface of the color filter portion to define a tunnel-like cavity (TSC) together with the color filter portion. For example, the cover layer CVL is spaced upward from the second insulating layer INS2 in the display area DA to form a predetermined space, and in the non-display area NDA, D2), the predetermined space is not formed. As a result, the tunnel-shaped cavity TSC has a shape extending in the second direction D2, and is provided at both ends of the tunnel-shaped cavity TSC, that is, in the second direction of the tunnel- The end portion of the second direction D2 and the end portion opposite to the second direction D2 are opened because the cover layer CVL is not formed. However, the formation direction of the cover layer CVL is not limited to this, and the cover layer CVL may extend in a direction different from the above direction.

상기 제2 전극(EL2)은 상기 커버층(CVL)의 하면을 따라 제공되며, 상기 커버층(CVL)의 연장 방향을 따라 연장된다. 상기 제2 전극(EL2)은 상기 커버층(CVL)의 연장 방향, 예를 들어 제1 방향(D1)으로 길게 연장되어 형성되며, 상기 연장 방향으로 인접한 화소들(PX)에 공유(share)된다. 이에 따라 상기 표시 영역(DA)에서 상기 제2 절연막(INS2)으로부터 상부 방향으로 이격된다. 상기 제2 전극(EL2)은 상기 비표시 영역(NDA)에서 상기 제2 절연막(INS2)과 직접 접촉한다. The second electrode EL2 is provided along the lower surface of the cover layer CVL and extends along the extending direction of the cover layer CVL. The second electrode EL2 is formed to extend in the extending direction of the cover layer CVL, for example, in the first direction D1, and is shared by adjacent pixels PX in the extending direction . Thereby being spaced upward from the second insulating layer INS2 in the display area DA. The second electrode EL2 directly contacts the second insulating layer INS2 in the non-display area NDA.

상기 제2 전극(EL2)는 상기 비표시 영역(NDA)에서 상기 공통 전압 라인(CML)에 연결된다. 도시하지는 않았으나, 상기 공통 전압 라인(CML) 상에는 상기 제1 절연막(INS1), 상기 블랙 매트릭스(BM), 및 상기 제2 절연막(INS2)이 순차적으로 적층되며, 상기 제1 절연막(INS1), 상기 블랙 매트릭스(BM), 및 상기 제2 절연막(INS2)에는 상기 공통 전압 라인(CML)의 일부를 노출하는 개구부(미도시)이 제공된다. 상기 개구부들은 상기 공통 전압 라인(CML)이 제공된 영역 중 일부 영역, 예를 들어, 몇 군데의 포인트에만 상기 공통 전압 라인(CML)의 일부를 노출하는 노출홀(hole)의 형태로 제공될 수 있으나, 이에 한정되는 것은 아니며, 상기 공통 전압 라인(CML)을 따라 상기 공통 전압 라인(CML)의 상면을 길게 노출하는 슬릿(slit) 형상의 개구부일 수 있다. 상기 제2 전극(EL2)은 상기 개구부를 통해 상기 공통 전압 라인(CML)에 직접 접촉하여 연결되며, 상기 공통 전압 라인(CML)으로부터 공통 전압을 인가받는다. The second electrode EL2 is connected to the common voltage line CML in the non-display area NDA. Although not shown, the first insulating layer INS1, the black matrix BM, and the second insulating layer INS2 are sequentially stacked on the common voltage line CML, and the first insulating layer INS1, The black matrix BM and the second insulating film INS2 are provided with openings (not shown) for exposing a part of the common voltage line CML. The openings may be provided in the form of an exposure hole that exposes a part of the common voltage line CML to only some of the regions provided with the common voltage line CML, for example, a few points But it is not limited thereto and may be a slit-shaped opening that exposes the upper surface of the common voltage line CML along the common voltage line CML. The second electrode EL2 is directly connected to the common voltage line CML through the opening, and receives a common voltage from the common voltage line CML.

상기 제1 전극(EL1)과 상기 제2 전극(EL2) 각각은 투명한 도전 물질로 이루어지거나 불투명한 도전 물질, 예를 들어, 금속으로 이루어질 수 있다. 즉, 상기 제1 전극(EL1)과 상기 제2 전극(EL2) 각각은 본 발명의 일 실시예에 따른 표시 장치의 작동 모드에 따라 투명하거나 불투명하게 형성될 수 있다. 예를 들어, 본 발명의 일 실시예에 따른 표시 장치가 상기 기판(BS)의 하부에 백라이트 유닛이 배치된 투과형 표시 장치로 작동하는 경우, 상기 제1 전극(EL1)과 상기 제2 전극(EL2)은 모두 투명 도전 물질로 이루어질 수 있으며, 별도의 광원 없이 반사형 표시 장치로 작동하는 경우, 상기 제1 전극(EL1)과 상기 제2 전극(EL2) 중 상기 제1 전극(EL1)은 불투명 물질(특히 반사 가능한 물질)로 형성될 수 있다. 상기 투명 도전성 물질은 ITO(indium tin oxide), IZO(indium zinc oxide), ITZO(indium tin zinc oxide) 등의 투명 도전성 산화물(Transparent Conductive Oxide)을 포함한다. 상기 불투명 도전 물질은 니켈, 크롬, 몰리브덴, 알루미늄, 티타늄, 구리, 텅스텐, 및 이들을 포함하는 합금 등의 금속을 포함한다. 상기 커버층(CVL)을 비롯한 다른 구성 요소 또한 상기 표시 장치의 작동 모드에 따라 투명 또는 불투명한 물질로 이루어질 수 있음은 물론이다.Each of the first electrode EL1 and the second electrode EL2 may be made of a transparent conductive material or may be made of an opaque conductive material, for example, a metal. That is, each of the first electrode EL1 and the second electrode EL2 may be formed to be transparent or opaque depending on the operation mode of the display device according to an embodiment of the present invention. For example, when the display device according to an embodiment of the present invention operates as a transmissive display device in which a backlight unit is disposed under the substrate BS, the first electrode EL1 and the second electrode EL2 The first electrode EL1 of the first electrode EL1 and the first electrode EL1 of the second electrode EL2 may be made of a transparent material such as a translucent material, (In particular, a reflective material). The transparent conductive material includes a transparent conductive oxide such as ITO (indium tin oxide), IZO (indium zinc oxide), ITZO (indium tin zinc oxide), or the like. The opaque conductive material includes metals such as nickel, chromium, molybdenum, aluminum, titanium, copper, tungsten, and alloys thereof. Other components including the cover layer CVL may also be made of a transparent or opaque material depending on the operating mode of the display device.

상기 영상 표시층(DSP)은 상기 터널 상 공동(TSC) 내에 제공된다. 본 발명의 일 실시예에 따르면, 상기 영상 표시층(DSP)은 서로 대향하는 상기 제1 전극(EL1)과 상기 제2 전극(EL2) 사이에 제공되며, 영상 표시층(DSP)는 상기 전계에 의해 제어되어 영상을 표시한다. 상기 영상 표시층(DSP)은 전계에 따라 영상을 표시할 수 있는 것으로서, 액상을 갖는 것이면 특별히 한정되지 않는다. 예를 들어 상기 영상 표시층(DSP)은 전기 영동층이나 액정층일 수 있다. The image display layer DSP is provided in the tunnel-shaped cavity TSC. According to an embodiment of the present invention, the image display layer DSP is provided between the first electrode EL1 and the second electrode EL2 facing each other, and the image display layer DSP is provided between the first electrode EL1 and the second electrode EL2, To display an image. The image display layer (DSP) is capable of displaying an image according to an electric field, and is not particularly limited as long as it has a liquid phase. For example, the image display layer DSP may be an electrophoretic layer or a liquid crystal layer.

상기 영상 표시층(DSP)이 전기 영동층일 때, 상기 전기 영동층은 절연성 매질과 대전입자들을 포함한다. 상기 절연성 매질은 상기 대전 입자들이 분산된 계에서 분산매에 해당한다. 상기 대전 입자들은 전기 영동성을 나타내는 입자들로서 상기 절연성 매질 내에 분산되어 있다. 상기 대전 입자들은 전계에 의해 이동함으로써 상기 전기 영동층을 지나는 광을 투과시키거나 차단시켜 영상을 표시한다. When the image display layer (DSP) is an electrophoretic layer, the electrophoretic layer includes an insulating medium and charged particles. The insulating medium corresponds to a dispersion medium in a system in which the charged particles are dispersed. The charged particles are dispersed in the insulating medium as particles exhibiting electrophoresis. The charged particles are moved by an electric field to transmit or block light passing through the electrophoretic layer to display an image.

상기 영상 표시층(DSP)이 액정층일 때, 상기 액정층은 광학적 이방성을 갖는 액정 분자들을 포함한다. 상기 액정 분자들은 전계에 의해 구동되어 상기 액정층을 지나는 광을 투과시키거나 차단시켜 영상을 표시한다. When the image display layer DSP is a liquid crystal layer, the liquid crystal layer includes liquid crystal molecules having optical anisotropy. The liquid crystal molecules are driven by an electric field to transmit or block light passing through the liquid crystal layer to display an image.

상기 영상 표시층(DSP)이 액정층인 경우에는 도시하지는 않았으나 상기 터널 상 공동(TSC) 내부의 제2 절연막(INS2)의 상면과 상기 제2 전극(EL2)의 하면에 배향막(미도시)이 형성될 수 있다. 상기 배향막은 상기 액정층을 프리틸트시키기 위한 것이다. 그러나 상기 배향막은 상기 액정층의 종류에 따라, 또는 상기 제1 전극(EL1) 및 상기 제2 전극(EL2)의 구조에 따라 생략될 수 있다. 예를 들어, 상기 제1 전극(EL1) 및 상기 제2 전극(EL2)이 슬릿 또는 돌기와 같은 방향자를 가지는 경우 상기 배향막이 생략될 수 있다. When the image display layer DSP is a liquid crystal layer, although not shown, an orientation film (not shown) is formed on the upper surface of the second insulating film INS2 inside the tunnel-shaped cavity TSC and the lower surface of the second electrode EL2 . The alignment layer is for pre-tilting the liquid crystal layer. However, the alignment layer may be omitted depending on the type of the liquid crystal layer or the structure of the first electrode EL1 and the second electrode EL2. For example, if the first electrode EL1 and the second electrode EL2 have directors such as a slit or a protrusion, the alignment layer may be omitted.

한편, 상기 영상 표시층(DSP)과 상기 제2 전극(EL2) 사이, 및/또는 상기 제2 전극(EL2)과 상기 커버층(CVL) 사이에는 무기 절연막이 추가로 제공될 수 있다. 상기 무기 절연막은 실리콘 질화물이나 실리콘 산화물과 같은 물질을 포함할 수 있다. 상기 무기 절연막은 상기 커버층(CVL)이 안정적으로 상기 터널 상 공동(TSC)을 유지할 수 있도록 지지한다.An inorganic insulating layer may be further provided between the image display layer DSP and the second electrode EL2 and / or between the second electrode EL2 and the cover layer CVL. The inorganic insulating layer may include a material such as silicon nitride or silicon oxide. The inorganic insulating film supports the cover layer (CVL) so as to stably maintain the tunnel-shaped cavity (TSC).

상기 커버층(CVL) 상에는 봉지층(SL)이 제공된다. 상기 봉지층(SL)은 상기 화소 영역(PA)을 커버한다. 상기 봉지층(SL)은 더 상세하세는 상기 패드 영역(PDA)을 제외한 상기 표시 영역(DA)과 상기 비표시 영역(NDA)를 커버한다. 상기 봉지층(SL)은 상기 터널 상 공동(TSC) 양단의 개구를 막아 상기 터널 상 공동(TSC)을 밀폐한다. 즉, 상기 공간은 상기 제2 절연막(INS2)(상기 제2 절연막(INS2)이 생략되는 경우 제1 전극(EL1)), 상기 제2 전극(EL2), 및 상기 봉지층(SL)에 의해 밀폐된다. An encapsulating layer SL is provided on the cover layer CVL. The sealing layer SL covers the pixel region PA. The sealing layer SL covers the display area DA and the non-display area NDA except for the pad area PDA in more detail. The sealing layer SL blocks the openings at both ends of the tunnel-shaped cavity TSC to seal the tunnel-shaped cavity TSC. That is, the space is sealed by the second insulating layer INS2 (the first electrode EL1 when the second insulating layer INS2 is omitted), the second electrode EL2, and the sealing layer SL do.

한편, 상기 패드 영역(PDA)에는 상기 배선부 중게이트 패드부(GPP)와 데이터 패드부(DPP)가 제공된다. Meanwhile, a gate pad portion GPP and a data pad portion DPP of the wiring portion are provided in the pad region PDA.

상기 게이트 패드부(GPP)는 게이트 패드(GP)와 상기 게이트 패드(GP)에 연결된 게이트 패드 전극(GPE)을 포함한다. 상기 게이트 패드(GP)는 상기 게이트 라인(GL)에 대응하여 연결되며, 상기 기판(BS) 상에 제공된다. 상기 컬러 필터부, 상세하게는 상기 블랙 매트릭스(BM)는 상기 게이트 패드부(GPP) 상에 제공되지 않는다. 상기 게이트 패드 전극(GPE)은 상기 제1 절연막(INS1) 형성된 제2 콘택홀(CH2)을 통해 상기 게이트 패드(GP)에 연결된다.The gate pad portion GPP includes a gate pad GP and a gate pad electrode GPE connected to the gate pad GP. The gate pad GP is connected to the gate line GL and is provided on the substrate BS. The color filter portion, specifically, the black matrix BM is not provided on the gate pad portion GPP. The gate pad electrode GPE is connected to the gate pad GP through a second contact hole CH2 formed with the first insulating film INS1.

상기 데이터 패드부(DPP)는 데이터 패드(DP)와 상기 데이터 패드(DP)에 연결된 데이터 패드 전극(DPE)을 포함한다. 상기 데이터 패드(DP)는 상기 데이터 라인(DL)에 대응하여 연결되며, 상기 제1 절연막(INS1) 상에 제공된다. 상기 컬러 필터부, 상세하게는 상기 블랙 매트릭스(BM)는 상기 데이터 패드부(DPP) 상에 제공되지 않는다. 상기 데이터 패드 전극(DPE)은 상기 데이터 패드(DP) 상에 제공되어 직접 접촉하여 상기 데이터 패드(DP)에 연결된다. 여기서, 본 발명의 다른 실시예에서는 상기 데이터 패드 전극(DPE)이 제공되지 않을 수 있다. 또한, 본 발명의 또 다른 실시예에서 상기 데이터 패드(DP) 상에 추가 절연막이 제공될 수 있으며, 이 경우, 상기 데이터 패드 전극(DPE)은 상기 추가 절연막 상에 형성된 추가 콘택홀을 통해 상기 데이터 패드(DP)에 연결될 수 있다.The data pad unit DPP includes a data pad DP and a data pad electrode DPE connected to the data pad DP. The data pad DP is connected to the data line DL and is provided on the first insulating layer INS1. The color filter unit, specifically, the black matrix BM is not provided on the data pad unit DPP. The data pad electrode DPE is provided on the data pad DP and is in direct contact with the data pad DP. Here, in another embodiment of the present invention, the data pad electrode DPE may not be provided. Further, in another embodiment of the present invention, an additional insulating film may be provided on the data pad DP. In this case, the data pad electrode DPE may be formed on the additional insulating film, May be connected to a pad (DP).

본 발명의 일 실시예에 따르면, 상기 게이트 패드부(GPP)와 상기 데이터 패드부(DPP)는 외부 배선과 전기적으로 연결될 수 있다. 그러나, 이에 한정되는 것은 아니며, 본 발명의 다른 실시예에서는 상기 게이트 패드부(GPP) 대신 다수의 비정질 실리콘 트랜지스터로 이루어진 게이트 드라이버가 제공될 수 있다. 상기 비정질 실리콘 트랜지스터들은 상기 박막 트랜지스터(TFT) 제조 공정을 통해 상기 기판(BS)의 패드 영역(PDA) 상에 직접적으로 형성될 수 있다. According to an embodiment of the present invention, the gate pad unit GPP and the data pad unit DPP may be electrically connected to external wiring. However, the present invention is not limited thereto. In another embodiment of the present invention, a gate driver composed of a plurality of amorphous silicon transistors may be provided in place of the gate pad portion (GPP). The amorphous silicon transistors may be formed directly on the pad region (PDA) of the substrate (BS) through the thin film transistor (TFT) manufacturing process.

도시하지는 않았으나, 상기 영상 표시층(DSP)이 액정층인 경우, 상기 기판(BS)의 배면과 상기 봉지층(SL) 상에 각각 편광판(미도시)이 구비될 수 있다. 상기 기판(BS)의 배면에 제공된 편광판을 제1 편광판이라 하고 상기 봉지층(SL) 상에 제공된 편광판을 제2 편광판이라 하면, 상기 제1 편광판과 상기 제2 편광판을 투과하는 광은 서로 수직하게 편광된다.Although not shown, a polarizer (not shown) may be provided on the back surface of the substrate BS and the sealing layer SL, respectively, when the image display layer DSP is a liquid crystal layer. When the polarizing plate provided on the back surface of the substrate BS is referred to as a first polarizing plate and the polarizing plate provided on the sealing layer SL is referred to as a second polarizing plate, the light transmitted through the first polarizing plate and the second polarizing plate is perpendicular Polarized.

본 발명의 일 실시예에 따른 표시 장치에 있어서, 상기 게이트 라인(GL)을 통해 게이트 신호가 제공되고 상기 데이터 라인(DL)을 통해 상기 소스 전극(SE)에 데이터 신호가 제공되면 상기 반도체층(SM)에 도전 채널(conductive channel, CHN; 이하 채널)이 형성된다. 이에 따라, 상기 박막 트랜지스터(TFT)가 턴온되어 상기 영상 신호가 상기 제1 전극(EL1)에 제공되며, 상기 제1 전극(EL1)과 공통 전압이 인가된 상기 제2 전극(EL2)에 사이에는 전계가 형성된다. 상기 전계에 따라 액정이 구동되며 그 결과 상기 액정층(LC)을 투과하는 광량에 따라 화상이 표시된다. A gate signal is provided through the gate line GL and a data signal is supplied to the source electrode SE through the data line DL, A conductive channel (CHN) is formed on the semiconductor substrate (SM). Accordingly, the thin film transistor (TFT) is turned on to provide the image signal to the first electrode EL1, and between the first electrode EL1 and the second electrode EL2 to which a common voltage is applied, An electric field is formed. The liquid crystal is driven according to the electric field, and as a result, an image is displayed according to the amount of light passing through the liquid crystal layer LC.

도 3은 본 발명의 일 실시예에 따른 표시 장치를 제조하는 방법을 순차적으로 설명한 순서도이다. 3 is a flowchart sequentially illustrating a method of manufacturing a display device according to an embodiment of the present invention.

도 3을 참조하면, 본 발명의 일 실시예에 따른 표시 장치를 제조하기 위해서는 먼저 기판(BS) 상에 박막 트랜지스터(TFT)와 컬러 필터부를 형성한다(S110, S120). 다음, 상기 컬러 필터부 상에 제1 전극(EL1), 희생층(SCR_N), 제2 전극(EL2), 및 커버층(CVL)을 순차적으로 형성(S130, S140, S150, S160)한 후, 상기 희생층(SCR_N)을 제거(S170)한다. 그 다음 영상 표시층(DSP)을 형성(S180)한 후, 상기 영상 표시층(DSP)을 봉지하는 봉지막(SL)을 형성(S190)한다. Referring to FIG. 3, in order to manufacture a display device according to an embodiment of the present invention, a thin film transistor (TFT) and a color filter portion are formed on a substrate (BS) (S110, S120). Next, a first electrode EL1, a sacrificial layer SCR_N, a second electrode EL2, and a cover layer CVL are successively formed (S130, S140, S150, and S160) on the color filter portion, The sacrificial layer SCR_N is removed (S170). Next, a video display layer (DSP) is formed (S180), and then an encapsulating film SL for encapsulating the video display layer (DSP) is formed (S190).

이하, 본 발명의 일 실시예에 따른 표시 장치를 제조하는 방법을 평면도들 및 단면도들을 참조하여 순차적으로 상세히 설명한다.Hereinafter, a method of manufacturing a display device according to an embodiment of the present invention will be described in detail with reference to plan views and sectional views.

도 4a 내지 도 8a는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법 중 일부를 도시한 평면도이다. 도 4b 내지 도 9b는 도 4a 내지 도 8a의 I-I', IV-IV', 및 V-V'선에 따른 단면도이다. 도 9a 내지 도 15a, 및 도 9b 내지 도 15b는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법 중 나머지 일부를 도시한 것으로, 도 9a 내지 도 15a는 도 8a의 II-II'선에 대응하는 순차적인 단면도이며, 도 9b 내지 도 15b는 도 8a의 III-III'선에 대응하는 순차적인 단면도이다. 4A to 8A are plan views showing a part of a method of manufacturing a display device according to an embodiment of the present invention. FIGS. 4B to 9B are cross-sectional views taken along lines I-I ', IV-IV' and V-V 'in FIGS. 4A to 8A. FIGS. 9A to 15A and FIGS. 9B to 15B illustrate the remaining part of the method of manufacturing the display device according to the embodiment of the present invention. FIGS. 9A to 15A correspond to the line II-II ' And Figs. 9B to 15B are sequential sectional views corresponding to line III-III 'in Fig. 8A.

도 4a 와 도 4b를 참조하면, 기판(BS) 상에 게이트 배선부가 형성된다. 상기 게이트 배선부는 게이트 라인(GL), 게이트 전극(GE), 게이트 패드(GP), 및 공통 전압 라인(CML)를 포함한다.4A and 4B, a gate wiring portion is formed on a substrate BS. The gate wiring portion includes a gate line GL, a gate electrode GE, a gate pad GP, and a common voltage line CML.

상기 게이트 배선부는 도전성 물질, 예컨대 금속으로 형성할 수 있다. 예를 들어, 상기 게이트 배선부는 상기 기판(BS)의 전면에 금속층을 형성하고 포토리소그래피 공정으로 상기 금속층을 패터닝하여 단일 공정으로 형성될 수 있다. 상기 데이터 배선부는 단일 금속 또는 합금으로 이루어진 단일층으로 형성될 수 있으나, 이에 한정되는 것은 아니며, 두 종 이상의 금속 및/또는 이들의 합금으로 이루어진 다중층으로 형성될 수 있다.The gate wiring portion may be formed of a conductive material, for example, a metal. For example, the gate wiring portion may be formed as a single process by forming a metal layer on the entire surface of the substrate (BS) and patterning the metal layer by a photolithography process. The data wiring portion may be formed of a single layer made of a single metal or an alloy, but not limited thereto, and may be formed of multiple layers of two or more kinds of metals and / or alloys thereof.

도 5a 및 도 5b를 참조하면, 상기 게이트 배선부 상에 제1 절연막(INS1)이 형성되고, 상기 제1 절연막(INS1) 상에 반도체층(SM)이 형성된다. 상기 반도체층(SM)은 상기 게이트 전극(GE)의 상부에 제공되며, 평면상에서 볼 때 상기 게이트 전극(GE)의 적어도 일부와 중첩하여 형성된다. 상기 반도체층(SM)은 도핑되거나 비도핑된 실리콘, 또는 산화물 반도체로 이루어질 수 있다.5A and 5B, a first insulating layer INS1 is formed on the gate wiring portion, and a semiconductor layer SM is formed on the first insulating layer INS1. The semiconductor layer SM is provided on top of the gate electrode GE and overlaps with at least a part of the gate electrode GE when viewed in plan view. The semiconductor layer SM may be doped or undoped silicon, or an oxide semiconductor.

도 6a 및 도 6b를 참조하면, 상기 반도체층(SM) 상에 데이터 배선부가 형성된다. 상기 데이터 배선부는 데이터 라인(DL), 소스 전극(SE), 드레인 전극(DE), 및 데이터 패드(DP)를 포함한다. 6A and 6B, a data wiring portion is formed on the semiconductor layer SM. The data wiring portion includes a data line DL, a source electrode SE, a drain electrode DE, and a data pad DP.

상기 데이터 배선부는 도전성 물질, 예컨대 금속으로 형성할 수 있다. 예를 들어, 상기 데이터 배선부는 상기 기판(BS)의 전면에 금속층을 형성하고 포토리소그래피 공정으로 상기 금속층을 패터닝하여 단일 공정으로 형성될 수 있다. 상기 데이터 배선부는 단일 금속 또는 합금으로 이루어진 단일층으로 형성될 수 있으나, 이에 한정되는 것은 아니며, 두 종 이상의 금속 및/또는 이들의 합금으로 이루어진 다중층으로 형성될 수 있다. The data wiring portion may be formed of a conductive material, for example, a metal. For example, the data wiring portion may be formed as a single process by forming a metal layer on the entire surface of the substrate (BS) and patterning the metal layer by a photolithography process. The data wiring portion may be formed of a single layer made of a single metal or an alloy, but not limited thereto, and may be formed of multiple layers of two or more kinds of metals and / or alloys thereof.

상기 공정으로 형성된 상기 게이트 전극(GE), 상기 소스 전극(SE), 상기 드레인 전극(DE), 및 상기 반도체층(SM)은 박막 트랜지스터(TFT)를 이룬다. (S110)The gate electrode GE, the source electrode SE, the drain electrode DE, and the semiconductor layer SM formed in the above process form a thin film transistor (TFT). (S110)

도 7a 및 도 7b를 참조하면, 상기 데이터 배선부가 형성된 상기 기판(BS) 상에 컬러 필터부가 형성(S120)되고, 상기 드레인 전극(DE)의 일부를 노출하는 제1 콘택홀(CH1), 상기 게이트 패드(GP)의 일부를 노출하는 제2 콘택홀(CH2)이 형성된다.Referring to FIGS. 7A and 7B, a color filter unit is formed on the substrate BS having the data wiring part formed S120, a first contact hole CH1 exposing a part of the drain electrode DE, A second contact hole CH2 exposing a part of the gate pad GP is formed.

상기 컬러 필터부는 컬러 필터(CF)와 블랙 매트릭스(BM)를 각각 형성함으로써 형성된다. 상기 컬러 필터(CF)는 상기 기판(BS) 상에 적색, 녹색, 청색, 또는 기타 색을 나타내는 컬러층을 형성하고, 상기 컬러층을 포토리소그래피를 이용하여 패터닝함으로써 형성할 수 있다. 상기 컬러 필터(CF)의 형성 방법은 이에 한정되는 것은 아니며, 본 발명의 다른 실시예에서는 포토리소그래피 대신 잉크젯 방법 등으로 형성할 수 있음은 물론이다. 상기 블랙 매트릭스(BM) 또한 상기 기판(BS) 상에 광을 흡수하는 차광층을 형성하고 상기 차광층을 포토리소스래피를 이용하여 패터닝함으로써 형성할 수 있으며, 선택적으로 다른 방법, 예를 들어 잉크젯 방법 등으로도 형성할 수 있다. 상기 컬러 필터(CF)의 컬러층과 상기 블랙 매트릭스(BM)은 다양한 순서로 형성될 수 있으며, 예를 들어, 적색, 녹색, 청색 컬러층을 형성하고나서 블랙 매트릭스(BM)를 형성할 수 있으며, 이와 달리, 블랙 매트릭스(BM)를 형성하고 적색, 녹색, 청색 컬러층을 형성할 수 있다. 또한, 상기 컬러층의 형성 순서 또한 필요에 따라 달라질 수 있음은 물론이다.The color filter portion is formed by forming a color filter (CF) and a black matrix (BM), respectively. The color filter CF may be formed by forming a color layer showing red, green, blue, or other color on the substrate BS and patterning the color layer using photolithography. The method of forming the color filter CF is not limited to this, and it is needless to say that the color filter CF may be formed by an ink jet method instead of photolithography in another embodiment of the present invention. The black matrix BM may also be formed by forming a light shielding layer that absorbs light on the substrate BS and patterning the light shielding layer using a photo-resist pattern, or alternatively, by another method such as an inkjet method Or the like. The color layer of the color filter CF and the black matrix BM may be formed in various order, for example, after forming a red, green, and blue color layers, and then forming a black matrix BM Alternatively, a black matrix (BM) can be formed and red, green, and blue color layers can be formed. It goes without saying that the order of forming the color layers may also be varied as required.

상기 제1 콘택홀(CH1)은 포토리소그래피 공정으로 상기 제1 절연막(INS1)과 상기 컬러 필터부, 상세하게는 상기 드레인 전극(DE)의 일부를 패터닝함으로써 형성될 수 있다. 상기 제2 콘택홀(CH2)은 포토리소그래피 공정으로 상기 게이트 패드(GP) 상의 상기 제1 절연막(INS2)의 일부를 패터닝함으로써 형성될 수 있다. The first contact hole CH1 may be formed by patterning the first insulating film INS1 and the color filter portion, specifically, a part of the drain electrode DE in a photolithography process. The second contact hole CH2 may be formed by patterning a part of the first insulating film INS2 on the gate pad GP by a photolithography process.

한편, 도시하지는 않았으나, 상기 박막 트랜지스터(TFT)와 상기 컬러 필터부 사이에는 선택적으로 추가 절연막(예를 들어, 패시베이션층)이 제공될 수 있다. 상기 추가 절연막은 상기 박막 트랜지스터(TFT)의 채널부를 보호하며 동시에 상기 컬러 필터부로부터의 불순물이 상기 박막 트랜지스터(TFT)로 확산되는 것을 방지할 수 있다.도 8a 및 도 8b를 참조하면, 상기 컬러 필터부 상에 제1 전극(EL1), 게이트 패드 전극(GPE), 및 데이터 패드 전극(DPE)이 형성된다.(S130)On the other hand, although not shown, an additional insulating film (for example, a passivation layer) may be selectively provided between the thin film transistor TFT and the color filter portion. The additional insulating film protects the channel portion of the thin film transistor (TFT) and at the same time prevents impurities from the color filter portion from diffusing into the thin film transistor (TFT). Referring to Figures 8A and 8B, A first electrode EL1, a gate pad electrode GPE, and a data pad electrode DPE are formed on the filter portion S130.

상기 제1 전극(EL1), 상기 게이트 패드 전극(GPE), 및 상기 데이터 패드 전극(DPE)은 상기 컬러 필터부 상에 도전 물질로 도전층을 형성한 다음 포토리소그래피 공정을 이용하여 상기 도전층을 패터닝함으로써 형성될 수 있다. 상기 제1 전극(EL1)은 상기 제1 콘택홀(CH1)을 통해 상기 드레인 전극(DE)에 연결된다. 상기 게이트 패드 전극(GPE)은 상기 제2 콘택홀(CH2)을 통해 상기 게이트 패드(GP)에 연결된다. 상기 데이터 패드 전극(DPE)은 상기 데이터 패드(DP) 상에 제공되어 직접 접촉하여 연결된다.The first electrode EL1, the gate pad electrode GPE, and the data pad electrode DPE are formed by forming a conductive layer of a conductive material on the color filter portion and then forming the conductive layer using a photolithography process. And then patterned. The first electrode EL1 is connected to the drain electrode DE through the first contact hole CH1. The gate pad electrode GPE is connected to the gate pad GP through the second contact hole CH2. The data pad electrode DPE is provided on the data pad DP and is in direct contact with the data pad DP.

상기 제1 전극(EL1) 상에는 상기 제1 전극(EL1)을 보호하는 제2 절연막(INS2)이 제공될 수 있는 바, 상기 제2 절연막(INS2)은 상기 게이트 패드 전극(GPE) 및 상기 데이터 패드 전극(DPE) 상에는 제공되지 않는다. 상기 게이트 패드 전극(GPE) 및 상기 데이터 패드 전극(DPE)은 그 상면이 노출되며, 이후 이방성 도전 필름 등을 통해 외부 배선과 연결될 수 있다. A second insulating layer INS2 may be provided on the first electrode EL1 to protect the first electrode EL1. The second insulating layer INS2 may be formed on the gate pad electrode GPE and the data pad Is not provided on the electrode (DPE). The top surface of the gate pad electrode GPE and the data pad electrode DPE may be exposed and then connected to an external wiring through an anisotropic conductive film or the like.

도 9a 및 도 9b를 참조하면, 상기 제2 절연막(INS2) 상에 희생층(SCR_N)이 형성된다. (S140)9A and 9B, a sacrificial layer SCR_N is formed on the second insulating layer INS2. (S140)

상기 희생층(SCR_N)은 상기 표시 영역(DA)을 커버하도록 형성되며 상기 제2 방향(D2)으로 연장되도록 형성된다. 즉, 상기 희생층(SCR_N)은 상기 화소들이 상기 제1 방향(D1)을 행 방향, 상기 제2 방향(D2)을 열 방향으로 배열될 때, 각 열마다 상기 열을 따라 연장된 긴 막대 형상으로 제공된다. 그러나, 상기 희생층(SCR_N)의 연장 방향은 이에 한정되는 것은 아니며, 선택적으로, 상기 제1 방향(D1)으로 연장되도록 형성될 수 있다. 상기 희생층(SCR_N)은 유기 고분자 물질로 형성될 수 있으며, 특히, 네거티브 타입 포토 레지스트로 형성될 수 있다. 상기 희생층(SCR_N)이 상기 네거티브 타입 감광성 고분자 물질로 형성되는 경우, 상기 희생층(SCR_N)은 포토리소그래피 공정을 이용하여 패터닝하여 형성할 수 있다.The sacrificial layer SCR_N is formed to cover the display area DA and extends in the second direction D2. That is, when the pixels are arranged in the row direction in the first direction (D1) and in the column direction (D2) in the column direction, the sacrifice layer (SCR_N) . However, the extending direction of the sacrificial layer (SCR_N) is not limited to this, and may optionally be formed to extend in the first direction (D1). The sacrificial layer (SCR_N) may be formed of an organic polymer material, in particular, a negative type photoresist. When the sacrificial layer (SCR_N) is formed of the negative type photosensitive polymer material, the sacrificial layer (SCR_N) may be formed by patterning using a photolithography process.

상기 희생층(SCR_N)은 이후 제거되어 상기 터널 상 공동(TSC)을 형성하기 위한 것으로서, 이후 영상 표시층(DSP)이 형성될 위치에 상기 터널 상 공동(TSC)의 폭과 높이에 대응하는 폭과 높이로 형성된다. The sacrificial layer SCR_N is then removed to form the tunnel-shaped cavity TSC. The sacrificial layer SCR_N is then formed at a position where the image display layer DSP is to be formed, And a height.

도 10a 및 도 10b를 참조하면, 상기 희생층(SCR_N) 상에 도전층이 형성되고, 상기 도전층 상에 포토 레지스트 패턴(PR_P)이 형성된다.10A and 10B, a conductive layer is formed on the sacrificial layer SCR_N, and a photoresist pattern PR_P is formed on the conductive layer.

상기 도전층은 ITO나 IZO와 같은 투명 도전성 물질로 이루어질 수 있으며, 물리적 기상 증착 등의 방법을 이용하여 형성될 수 있다. The conductive layer may be formed of a transparent conductive material such as ITO or IZO, or may be formed using a method such as physical vapor deposition.

상기 포토 레지스트 패턴(PR_P)은 제2 전극(EL2)이 형성될 영역에 대응하는 위치에 형성된다. 상기 포토 레지스트 패턴(PR_P)은 상기 도전층 상에 포토 레지스트를 도포하고, 상기 포토 레지스트를 1차로 노광하고 노광된 포토 레지스트를 2차 현상함으로써 형성될 수 있다. 여기서, 상기 포토 레지스트는 포지티브 타입이다. 이에 따라, 상기 제2 전극(EL2)이 형성될 영역에 대응하는 부분에는 노광되지 않으며, 현상 이후에도 상기 포토 레지스트 패턴(PR_P)이 남게 된다. The photoresist pattern PR_P is formed at a position corresponding to a region where the second electrode EL2 is to be formed. The photoresist pattern PR_P may be formed by applying a photoresist on the conductive layer, exposing the photoresist primarily, and secondary exposing the exposed photoresist. Here, the photoresist is a positive type. Accordingly, the portion corresponding to the region where the second electrode EL2 is to be formed is not exposed, and the photoresist pattern PR_P remains after the development.

여기서, 상기 희생층(SCR_N)을 유지하면서 상기 도전층을 패터닝하기 위해, 상기 희생층(SCR_N)은 네거티브 타입 포토 레지스트를, 상기 포토 레지스트 패턴(PR_P)은 포지티브 타입 포토 레지스트를 사용한다. 상기 희생층(SCR_N) 상에 상기 도전층을 포토리소그래피를 이용하여 형성하는 경우, 상기 도전층을 패터닝하기 위한 별도의 포토레지스트 패턴(PR_P)이 필요하다. 그런데, 상기 희생층(SCR_N) 형성용 포토 레지스트와 상기 도전층 패턴용 포토 레지스트를 동일 감광 타입으로 형성하는 경우에는 상기 도전층 패턴용 포토 레지스트의 노광 및 현상 과정에서 상기 희생층(SCR_N) 형성용 포토 레지스트까지 제거되는 문제가 발생할 수 있다. 본 본 발명의 일 실시예에서는, 상기 희생층(SCR_N) 형성용 포토 레지스트는 네거티브 타입을, 상기 도전층 패턴용 포토 레지스트는 상기 희생층(SCR_N) 형성용 포토 레지스트와 반대의 포지티브 타입을 사용함으로써, 상기 희생층(SCR_N) 형성 후 노광 및 현상이 진행되어도 상기 희생층(SCR_N)에 대한 피해가 없다.Here, the sacrificial layer (SCR_N) uses a negative type photoresist and the photoresist pattern (PR_P) uses a positive type photoresist to pattern the conductive layer while maintaining the sacrificial layer (SCR_N). When the conductive layer is formed on the sacrificial layer (SCR_N) using photolithography, a separate photoresist pattern (PR_P) for patterning the conductive layer is required. When the photoresist for forming the sacrificial layer (SCR_N) and the photoresist for the conductive layer pattern are formed of the same photoresist type, the photoresist for forming the sacrificial layer (SCR_N) The problem of removing the photoresist may occur. In one embodiment of the present invention, the photoresist for forming the sacrificial layer (SCR_N) is of a negative type and the photoresist for the conductive layer pattern is a positive type of the photoresist opposite to the photoresist for forming the sacrificial layer (SCR_N) , There is no damage to the sacrificial layer (SCR_N) even if exposure and development proceed after forming the sacrificial layer (SCR_N).

도 11a 및 도 11b를 참조하면, 상기 희생층(SCR_N) 상에 제2 전극(EL2)이 형성된다. (S150) 상기 제2 전극(EL2)은 상기 포토 레지스트 패턴(PR_P)을 마스크로 하여 상기 도전층을 식각함으로써 형성될 수 있다.Referring to FIGS. 11A and 11B, a second electrode EL2 is formed on the sacrificial layer SCR_N. (S150) The second electrode EL2 may be formed by etching the conductive layer using the photoresist pattern PR_P as a mask.

도 12a 및 도 12b를 참조하면, 상기 포토 레지스트 패턴(PR_P)은 2차로 노광 후 2차 현상함으로써 제거된다. 한편, 상기 희생층(SCR_N)은 네거티브 타입 포토 레지스트를 이용하여 형성되기 때문에 상기 2차 노광시에 추가 경화되며 2차 현상시에도 제거되지 않고 그대로 유지된다. 이에 따라, 상기 제2 전극(EL2)은 다른 구성요소에 영향을 끼치지 않고 하나의 마스크를 이용한 단일 포토리소그래피 공정으로 형성할 수 있다.12A and 12B, the photoresist pattern PR_P is removed by secondary development after secondary exposure. On the other hand, since the sacrificial layer (SCR_N) is formed using a negative type photoresist, the sacrificial layer (SCR_N) is further cured at the time of the secondary exposure and is not removed at the time of the secondary development. Accordingly, the second electrode EL2 can be formed by a single photolithography process using one mask without affecting other components.

도 13a 및 도 13b를 참조하면, 상기 제2 전극(EL2)이 형성된 기판(BS) 상에 커버층(CVL)이 형성된다. (S160) 상기 커버층(CVL)은 상기 제1 방향(D1)으로 연장되며, 상기 제2 전극(EL2)을 커버한다. 상기 커버층(CVL)은 약 0.1μm 내지 100 μm의 두께로 형성될 수 있다. 상기 커버층(CVL)은 이후 희생층(SCR_N) 제거시 습식 식각액에 대한 영향을 최소로 받도록 소프트 경화된다.13A and 13B, a cover layer CVL is formed on a substrate BS on which the second electrode EL2 is formed. (S160) The cover layer CVL extends in the first direction D1 and covers the second electrode EL2. The cover layer CVL may be formed to a thickness of about 0.1 mu m to 100 mu m. The cover layer (CVL) is then soft-cured to minimize the effect on the wet etchant upon removal of the sacrificial layer (SCR_N).

여기서, 상기 제2 전극(EL2)과 상기 커버층(CVL)은 평면상에서 중첩하며 실질적으로 동일한 형상을 가질 수 있다. 다만, 설계상 마진을 고려하여 상기 제2 전극(EL2)을 완전히 커버하도록 더 넓은 면적을 갖게 형성될 수 있다. 예를 들어, 상기 커버층(CVL)은 상기 제2 전극(EL)보다 더 넓은 면적을 갖도록 형성될 수 있으며, 특히 평면상에서 볼 때 박막 트랜지스터(TFT)가 형성된 영역에 대응하는 블랙 매트릭스와 중첩되도록 원래 면적보다 약 10% 정도 넓게 형성될 수 있다. 상기 커버층(CVL)은 상기 표시 영역(DA)의 상기 제2 방향(D2)의 양 단부에는 형성되지 않는다. 이에 따라, 상기 상기 표시 영역(DA)의 상기 제2 방향(D2)의 단부에 해당하는 영역의 희생층(SCR_N)의 상면이 노출된다. Here, the second electrode EL2 and the cover layer CVL overlap each other in a plane and may have substantially the same shape. However, the second electrode EL2 may be formed to have a larger area so as to completely cover the second electrode EL2 in consideration of a margin in design. For example, the cover layer CVL may be formed to have a wider area than the second electrode EL. In particular, the cover layer CVL may overlap the black matrix corresponding to the region where the thin film transistor TFT is formed, It can be formed about 10% wider than the original area. The cover layer CVL is not formed at both ends of the display area DA in the second direction D2. Thus, the upper surface of the sacrificial layer (SCR_N) of the region corresponding to the end portion of the display region (DA) in the second direction (D2) is exposed.

도 14a 및 도 14b를 참조하면, 습식 식각 공정을 통해 상기 희생층(SCR_N)이 제거되어 터널 상 공동(TSC)이 형성된다.(S170) 상기 희생층(SCR_N)은 습식 식각에 의해 상기 희생층(SCR_N)의 노출된 상면으로부터 상기 희생층(SCR_N)의 내부까지 순차적으로 식각된다. 이에 따라 상기 표시 영역(DA)에 대응하는 상기 제2 절연막(INS2)의 상면과 상기 제2 전극(EL2)의 하면이 노출되며, 상기 제2 절연막(INS2)의 상면, 상기 제2 전극(EL2)의 하면, 및 상기 표시 영역(DA)의 제2 방향(D2)의 양 단부로 정의되는 터널 상 공동(TSC)이 형성된다. 상기 습식 식각 공정은 상기 희생층(SCR_N)을 제거하기 위한 것으로, 상기 희생층(SCR_N)의 재료에 따라 다양한 식각액이 사용될 수 있다. 상기 희생층(SCR_N)이 네거티브 포토 레지스트로 형성는 경우, 네거티브 포토 레지스트의 스트립에 사용되는 용액이 사용될 수 있다.14A and 14B, the sacrificial layer SCR_N is removed through a wet etching process to form a tunnel-like cavity TSC. (S170) The sacrificial layer SCR_N is etched by wet etching, From the exposed upper surface of the sacrificial layer (SCR_N) to the inside of the sacrificial layer (SCR_N). The upper surface of the second insulating layer INS2 corresponding to the display area DA and the lower surface of the second electrode EL2 are exposed and the upper surface of the second insulating layer INS2, And a tunnel-shaped cavity TSC defined by both ends of the display area DA in the second direction D2 are formed. The wet etching process is for removing the sacrificial layer (SCR_N), and various etchants may be used depending on the material of the sacrificial layer (SCR_N). When the sacrificial layer (SCR_N) is formed of a negative photoresist, a solution used for a strip of negative photoresist may be used.

한편, 상기 제2 전극(EL2)을 형성하기 전에 상기 희생층(SCR_N) 상에 무기 절연막을 형성할 수 있으며, 또한, 상기 커버층(CVL)을 형성하기 전에 상기 제2 전극(EL2) 상에 추가 무기 절연막을 형성할 수 있다. 상기 무기 절연막은 상기 희생층(SCR_N) 식각시 상기 커버층(CVL)이 안정적으로 상기 터널 상 공동(TSC)을 유지할 수 있도록 지지한다.An inorganic insulating layer may be formed on the sacrificial layer SCR_N before forming the second electrode EL2 and may be formed on the second electrode EL2 before forming the cover layer CVL. A further inorganic insulating film can be formed. The inorganic insulating layer supports the cover layer (CVL) to stably maintain the tunnel-shaped cavity (TSC) when the sacrificial layer (SCR_N) is etched.

도 15a 및 도 15b를 참조하면, 상기 터널 상 공동(TSC) 내에 영상 표시층(DSP), 예를 들어, 액정층이 형성된다. (S180) 상기 액정은 유체로 제공되므로 상기 터널 상 공동(TSC) 근처에 제공되면 모세관 현상에 의해 상기 터널 상 공동(TSC) 내로 이동한다. 상기 액정층은 마이크로피펫을 이용한 잉크젯을 이용하여 상기 터널 상 공동(TSC) 근처에 제공할 수 있다. 또한, 상기 액정층은 진공 액정 주입 장치를 이용하여 상기 터널 상 공동(TSC) 내로 제공할 수 있다. 상기 진공 액정 주입 장치를 이용하는 경우, 상기 터널 상 공동(TSC)이 형성된 상기 기판(BS)의 일부를 챔버 내의 액정 재료가 든 용기에 침지하고 상기 챔버의 압력을 낮추면 모세관 현상에 의해 상기 터널 상 공동(TSC) 내로 액정이 공급된다. 15A and 15B, an image display layer (DSP), for example, a liquid crystal layer is formed in the tunnel-like cavity TSC. (S180). Since the liquid crystal is provided as a fluid, it is provided in the vicinity of the tunnel-shaped cavity (TSC) and moves into the tunnel-shaped cavity (TSC) by capillary phenomenon. The liquid crystal layer may be provided near the tunnel-shaped cavity TSC using an ink jet using a micropipette. In addition, the liquid crystal layer may be provided in the tunnel-shaped cavity TSC by using a vacuum liquid crystal injection device. When the vacuum liquid crystal injection device is used, a part of the substrate (BS) on which the tunnel-shaped cavity (TSC) is formed is immersed in a container having a liquid crystal material in the chamber, and when the pressure of the chamber is lowered, (TSC).

한편, 본 발명의 일 실시예에 따른 표시 장치의 표시 모드에 따라 상기 터널 상 공동(TSC) 내에 배향막이 형성될 수 있다. 상기 배향막은 상기 영상 표시층(DSP)을 형성하기 이전에 배향액을 이용하여 형성될 수 있다. 상기 배향액은 폴리이미드와 같은 배향 물질을 적절한 용매에 혼합한 것이다. 상기 액상 배향 물질은 유체로 제공되므로 상기 터널 상 공동(TSC) 근처에 제공되면 모세관 현상에 의해 상기 터널 상 공동(TSC) 내로 이동한다. 상기 배향액은 마이크로피펫을 이용한 잉크젯을 이용하여 상기 터널 상 공동(TSC) 근처에 제공되거나, 진공 주입 장치를 이용하여 상기 터널 상 공동(TSC) 내로 제공될 수 있다. 그 다음 상기 용매를 제거한다. 상기 용매를 제거하기 위해서 상기 기판(BS)을 실온에 두거나 열을 가할 수 있다.On the other hand, an alignment film may be formed in the tunnel-shaped cavity TSC according to the display mode of the display device according to an embodiment of the present invention. The alignment layer may be formed using an alignment liquid prior to forming the image display layer (DSP). The alignment liquid is obtained by mixing an alignment material such as polyimide with an appropriate solvent. The liquid alignment material is provided as a fluid so that it is provided in the vicinity of the tunnel-shaped cavity (TSC) and moves into the tunnel-shaped cavity (TSC) by capillary phenomenon. The alignment liquid may be provided near the tunnel-shaped cavity (TSC) using an ink jet using a micropipette, or may be provided in the tunnel-shaped cavity (TSC) using a vacuum injection device. The solvent is then removed. The substrate (BS) can be placed at room temperature or heated to remove the solvent.

여기서, 상기 배향막은 상기 액정층의 종류나 상기 제1 전극(EL1) 및 상기 제2 전극(EL2)의 형상에 따라 생략될 수 있다. 예를 들어, 상기 제1 전극(EL1) 및 상기 제2 전극(EL2)이 특정 형상으로 패터닝되어 별도의 배향이 필요하지 않은 경우에는 상기 배향막이 생략된다. 또한, 상기 영상 표시층(DSP)이 반응성 메조겐을 포함하며, 상기 반응성 메조겐을 고분자화시켜 배향막을 형성하는 경우에는 별도의 배향막 형성 공정이 생략될 수 있다.Here, the alignment layer may be omitted depending on the type of the liquid crystal layer and the shape of the first electrode EL1 and the second electrode EL2. For example, when the first electrode EL1 and the second electrode EL2 are patterned in a specific shape and a separate orientation is not required, the alignment layer is omitted. In addition, when the image display layer (DSP) includes a reactive mesogen and the reactive mesogen is polymerized to form an alignment layer, a separate alignment layer forming process may be omitted.

다음으로, 상기 터널 상 공동(TSC) 이외의 액정이 제거되고 상기 터널 상 공동(TSC)을 둘러싸는 봉지층(SL)이 형성된다.(S190) 상기 봉지층(SL)은 상기 터널 상 공동(TSC)의 개구부, 즉 액정이 주입되었던 입구 부분을 막는다.Next, the liquid crystal other than the tunnel-shaped cavity TSC is removed and an encapsulation layer SL surrounding the tunnel-shaped cavity TSC is formed. (S190) The encapsulation layer SL is formed in the tunnel- TSC, that is, the inlet portion where the liquid crystal is injected.

상기 봉지층(SL)은 반경화 고분자 물질로 형성될 수 있다. 상기 고분자 물질은 완전 경화되기 전으로 일정 정도의 유동성을 갖는다. 상기 봉지층(SL)을 형성하기 위해서는 먼저, 상기 고분자 물질을 소정 정도의 두께를 가지고 상기 기판(BS) 면을 커버할 수 있는 넓이의 판상으로 형성한다. 상기 판상의 고분자 물질을 상기 기판(BS) 상에 위치시키고 상부로부터 하부 방향으로 압력을 가한다. 상기 고분자 물질을 유동성에 의해 상기 기판(BS) 상에서 오목한 부분까지 상기 고분자 물질이 제공된다. 즉, 상기 커버막의 상면을 비롯하여 상기 영상 표시층(DSP)의 측면, 및 상기 제2 절연막(INS2)의 상면과 접촉하여 상기 영상 표시층(DSP)을 상기 터널 상 공동(TSC) 내에 가둔다. 상기 반경화 고분자 물질은 이후 하드 베이크되어 단단하게 경화된다.The sealing layer SL may be formed of a semi-hardened polymeric material. The polymeric material has a certain degree of fluidity before it is fully cured. In order to form the sealing layer SL, the polymer material is first formed into a plate having a predetermined thickness and covering the substrate BS. The polymeric material on the plate is placed on the substrate (BS) and pressure is applied from top to bottom. The polymeric material is provided by fluidity to the concave portion on the substrate (BS). That is, the upper surface of the cover film, the side surface of the image display layer DSP, and the upper surface of the second insulating film INS2 are brought into contact with the image display layer DSP in the tunnel-shaped cavity TSC. The semi-cured polymeric material is then hardbaked and hardened.

도시하지는 않았으나, 상기 봉지층(SL)이 형성된 다음, 상기 기판(BS)의 하면과 상기 봉지층(SL)의 상면에 각각 제1 편광판과 제2 편광판이 제공될 수 있다. 상기 편광판은 상기 액정층을 투과하는 광을 편광하기 위한 것이다. 상기 제1 편광판과 상기 제2 편광판의 투과축은 서로 직교할 수 있다. 상기 제1 편광판은 접착제 등을 이용하여 상기 기판(BS)의 배면, 즉 하면에 부착된다.Although not shown, after the sealing layer SL is formed, a first polarizing plate and a second polarizing plate may be provided on the lower surface of the substrate BS and the upper surface of the sealing layer SL, respectively. The polarizing plate is for polarizing light transmitted through the liquid crystal layer. The transmission axes of the first polarizing plate and the second polarizing plate may be orthogonal to each other. The first polarizing plate is attached to the back surface, that is, the lower surface of the substrate (BS), using an adhesive or the like.

도 16은 본 발명의 다른 실시예에 따른 표시 장치를 나타낸 평면도이다. 본 발명의 다른 실시예에 따른 표시 장치는 영상 표시층(DSP)이 액정층인 경우로서, 제1 전극(EL1)과 제2 전극(EL2)을 포함하는 전극부가 터널 상 공동(TSC)의 하부에 제공된다. 16 is a plan view showing a display device according to another embodiment of the present invention. The display device according to another embodiment of the present invention is a case in which the image display layer DSP is a liquid crystal layer and the electrode portion including the first electrode EL1 and the second electrode EL2 .

도 17a는 도 16의 VI-VI'선 및 IX-IX'선에 따른 단면도, 도 17b는 VII-VII'선에 따른 단면도, 도 17c는 VIII-VIII'선 및 X-X'선에 따른 단면도이다. 도 16 및 도 17a 내지 도 17c에서는 설명의 편의상 하나의 화소(PX)만을 표시하였으나, 실제로는 본 발명의 실시예들에 따른 표시 장치는 복수의 화소(PX)를 가질 수 있으며, 상기 화소(PX)는 복수의 열과 복수의 행을 가진 매트릭스 형태로 배열된다. 상기 화소들(PX)은 서로 동일한 구조를 가지므로, 이하에서는, 설명의 편의상 하나의 화소(PX)만을 일 예로서 설명한다. 여기서, 상기 화소(PX)는 일 방향으로 길게 연장된 직사각형 모양으로 도시하였으나, 이에 한정되는 것은 아니다. 상기 화소(PX)의 평면에서의 형상은 V 자 형상, Z 자 형상 등 다양하게 변형될 수 있다.17A is a cross-sectional view taken along the line VI-VI 'and IX-IX' in FIG. 16, FIG. 17B is a cross-sectional view taken along the line VII-VII ' to be. 16 and 17A to 17C show only one pixel PX for convenience of explanation, the display device according to the embodiments of the present invention may have a plurality of pixels PX, and the pixels PX ) Are arranged in a matrix form having a plurality of rows and a plurality of rows. Since the pixels PX have the same structure, only one pixel PX will be described as an example for convenience of explanation. Here, the pixel PX has a rectangular shape elongated in one direction, but is not limited thereto. The shape of the pixel PX in the plane may be variously modified such as a V shape, a Z shape, and the like.

본 발명의 다른 실시예에서는 중복된 설명을 피하기 위하여 본 발명의 일 실시예와 다른 점을 위주로 설명한다. 본 발명의 다른 실시예에서 특별히 설명하지 않은 부분은 본 발명의 일 실시예에 따른다. 동일한 번호는 동일한 구성요소를, 유사한 번호는 유사한 구성요소를 나타낸다.Other embodiments of the present invention will be described in order to avoid redundant description and focus on differences from the embodiment of the present invention. The portions not specifically described in the other embodiments of the present invention are in accordance with an embodiment of the present invention. Like numbers refer to like elements and similar numbers represent like elements.

도 1a, 도 16 및 도 17a 내지 도 17c를 참조하면, 본 발명의 다른 실시예에 따른 표시 장치는 기판(BS), 상기 기판(BS) 상에 제공된 컬러 필터부와 화소(PX)를 포함한다.Referring to Figs. 1A, 16 and 17A to 17C, a display device according to another embodiment of the present invention includes a substrate BS, a color filter portion provided on the substrate BS, and a pixel PX .

상기 기판(BS)은 투명 또는 불투명한 절연 기판(BS)으로, 실리콘 기판(BS), 유리 기판(BS), 플라스틱 기판(BS) 등일 수 있다. 상기 기판(BS)은 복수의 화소(PX)가 제공되는 화소 영역(PA)과, 상기 화소 영역(PA)의 적어도 일측에 제공되는 패드 영역(PDA)으로 이루어진다. 상기 화소 영역(PA)은 각 화소에 일대일로 대응하는 표시 영역(DA)과, 상기 표시 영역(DA)의 적어도 일측에 제공되며 영상이 표시되지 않는 비표시 영역(NDA)을 포함한다.The substrate (BS) may be a transparent or opaque insulating substrate (BS), such as a silicon substrate (BS), a glass substrate (BS), a plastic substrate (BS) The substrate BS comprises a pixel region PA provided with a plurality of pixels PX and a pad region PDA provided at least one side of the pixel region PA. The pixel area PA includes a display area DA corresponding to each pixel on a one-to-one basis and a non-display area NDA provided on at least one side of the display area DA and not displaying an image.

상기 기판(BS)과 상기 화소 사이에는 상기 화소에 신호를 전달하는 배선부와 상기 화소를 구동하는 박막 트랜지스터(TFT)가 제공된다. 상기 배선부와 상기 박막 트랜지스터(TFT)는 상기 비표시 영역(NDA)에 제공된다. 상기 배선부는 상기 화소 영역(PA)의 비표시 영역(NDA)에 제공된 게이트 라인(GL) 및 데이터 라인(DL)을 포함한다. 상기 박막 트랜지스터(TFT)는 상기 게이트 라인(GL)과 상기 데이터 라인(DL)에 연결되며, 게이트 전극(GE), 반도체층(SM), 소스 전극(SE) 및 드레인 전극(DE)을 포함한다.A wiring portion for transmitting a signal to the pixel and a thin film transistor (TFT) for driving the pixel are provided between the substrate (BS) and the pixel. The wiring portion and the thin film transistor (TFT) are provided in the non-display region NDA. The wiring portion includes a gate line GL and a data line DL provided in a non-display region NDA of the pixel region PA. The thin film transistor TFT is connected to the gate line GL and the data line DL and includes a gate electrode GE, a semiconductor layer SM, a source electrode SE and a drain electrode DE .

상기 컬러 필터부는 상기 박막 트랜지스터(TFT) 상에 제공된다. 상기 컬러 필터부는 컬러 필터(CF)와 블랙 매트릭스(BM)를 포함한다.The color filter portion is provided on the thin film transistor (TFT). The color filter section includes a color filter (CF) and a black matrix (BM).

상기 화소(PX)는 상기 기판(BS) 상에, 상세하게는 상기 컬러 필터부 상에 제공된다. 상기 화소(PX)는 상기 기판(BS) 상에 터널 상 공동(TSC)을 정의하는 커버층(CVL), 상기 터널 상 공동(TSC) 내에 제공되는 영상 표시층(DSP), 및 상기 영상 표시층(DSP)을 제어하는 제1 전극(EL1) 및 제2 전극(EL2)을 포함한다. The pixel PX is provided on the substrate BS, in detail, on the color filter portion. The pixel PX includes a cover layer CVL defining a tunnel-like cavity TSC on the substrate BS, an image display layer DSP provided in the tunnel-like cavity TSC, And a first electrode EL1 and a second electrode EL2 for controlling the digital signal processor DSP.

상기 제1 전극(EL1)은 상기 컬러 필터부 상에 제공된다. 상기 제1 전극(EL1)은 상기 표시 영역(DA)에 대응하는 영역에서 제공된다. 상기 제1 전극(EL1)은 상기 컬러 필터부의 제1 콘택홀(CH1)을 통해 상기 박막 트랜지스터(TFT)에 연결된다. 상기 제1 전극(EL1)은 통판으로 제공될 수 있다. The first electrode EL1 is provided on the color filter portion. The first electrode EL1 is provided in an area corresponding to the display area DA. The first electrode EL1 is connected to the thin film transistor TFT through a first contact hole CH1 of the color filter portion. The first electrode EL1 may be provided as a through-hole.

상기 제1 전극(EL1) 상에는 상기 제1 전극(EL1)을 보호하는 제2 절연막(INS2)이 제공된다. A second insulating layer INS2 for protecting the first electrode EL1 is provided on the first electrode EL1.

상기 제2 전극(EL2)은 상기 제2 절연막(INS2) 상에 제공된다. 상기 제2 전극(EL2)은 평면상에서 볼 때 상기 제1 전극(EL1)과 중첩된다. 상기 제2 전극(EL2)은 그 일부가 제거되어 형성된 복수의 슬릿들(SLT)을 가진다. 상기 슬릿들(SLT)은 상기 제1 방향(D1)이나 상기 제2 방향(D2)에 경사진 방향을 갖도록 제공될 수 있다. 또한, 상기 제2 전극(EL2)은 서로 다른 경사진 방향을 갖는 슬릿들(SLT)로 이루어진 복수의 영역을 가질 수 있으며, 이때, 상기 영역들은 상기 화소를 가로지르는 가상의 선에 대해 실질적으로 선대칭되거나, 상기 화소 내의 어느 한 지점에 대해 실질적으로 점대칭될 수 있다. 도 16에서는 일 예로서, 상기 슬릿들(SLT)이 상기 화소(PX)를 제1 방향(D1)으로 가로지르는 가상의 선에 대해 대체적으로 선대칭으로 형성된 것을 도시하였다. 다시 말해, 상기 제2 전극(EL2)은 줄기부(EL2a)와, 상기 슬릿들(SLT)에 의해 나누어지며 상기 줄기부(EL2a)로부터 돌출되어 연장된 복수의 가지부들(EL2b)를 가진다. 상기 가지부들(EL2b)은 서로 일정 간격 이격된다. 상기 제2 전극(EL2)의 상기 가지부들(EL2b)은 상기 제1 전극(EL1)과 함께 프린지 전계를 형성한다. 상기 가지부들(EL2b)은 소정 방향으로 평행하게 연장되도록 형성될 수 있다. 상기 줄기부(EL2a)와 가지부들(EL2b)은 다양한 형상으로 제공될 수 있다. 예를 들어, 상기 가지부들(EL2b)은 상기 줄기부(EL2a)의 연장 방향과, 수직한 방향 모두에 경사지게 돌출되어 연장될 수도 있다. 또는 상기 줄기부(EL2a)가 복수 회 절곡된 형태로 형성될 수도 있다. 상기 제2 전극(EL2)은 일부 영역에서 인접한 방향으로 돌출되어 인접한 화소의 제2 전극(EL2)과 연결된다.The second electrode EL2 is provided on the second insulating layer INS2. The second electrode EL2 overlaps with the first electrode EL1 when viewed in a plan view. The second electrode EL2 has a plurality of slits SLT formed by removing a part of the second electrode EL2. The slits SLT may be provided so as to have an inclined direction in the first direction D1 or the second direction D2. In addition, the second electrode EL2 may have a plurality of regions made of slits SLT having different inclination directions, wherein the regions are substantially symmetrical with respect to an imaginary line crossing the pixel Or may be substantially point symmetric about any point in the pixel. In FIG. 16, the slits SLT are formed to be substantially line-symmetrical with respect to an imaginary line crossing the pixel PX in the first direction D1. In other words, the second electrode EL2 has a stripe portion EL2a and a plurality of branch portions EL2b which are divided by the slits SLT and protruded from the stripe portion EL2a. The fringes EL2b are spaced apart from each other by a certain distance. The branch portions EL2b of the second electrode EL2 together with the first electrode EL1 form a fringe electric field. The fringes EL2b may be formed to extend in parallel in a predetermined direction. The stem base EL2a and the branch EL2b may be provided in various shapes. For example, the fringes EL2b may be extended in an inclined manner in both the extending direction and the vertical direction of the stripe base EL2a. Or the stem base EL2a may be formed in a bent shape a plurality of times. The second electrode EL2 protrudes in a direction adjacent to the second electrode EL2 and is connected to the second electrode EL2 of the adjacent pixel.

선택적으로, 도시하지는 않았으나, 상기 제1 전극은 줄기부와 상기 줄기부로부터 돌출되어 연장된 복수의 제1 가지부들을 가질 수 있으며, 상기 제2 전극 또한 줄기부와 상기 줄기부로부터 돌출되어 연장된 복수의 제2 가지부들을 가질 수 있다. 상기 제1 가지부들은 서로 일정 간격 이격되며, 상기 제2 가지부들 또한 서로 일정 간격 이격된다. 상기 제1 가지부들과 상기 제2 가지부들은 평면상에서 볼 때 서로 교번하여 배열되며, 이에 따라 상기 제1 가지부들과 상기 제2 가지부들은 수평전계를 형성할 수 있다. Alternatively, although not shown, the first electrode may have a stem base and a plurality of first stem portions protruding from the stem base, and the second electrode may also have a stem base and protruding and extending from the stem base And may have a plurality of second branches. The first branch portions are spaced apart from each other by a predetermined distance, and the second branch portions are spaced apart from each other by a predetermined distance. The first branch portions and the second branch portions are alternately arranged when viewed in plan view, whereby the first branch portions and the second branch portions can form a horizontal electric field.

상기 커버층(CVL)은 상기 제2 전극(EL2) 상에 상기 제1 방향(D1)으로 연장된다. 상기 커버층(CVL)은, 상기 표시 영역(DA)에 대응하는 영역에서 그 일부가 상기 제2 전극(EL2)의 상면 및 상기 제2 절연막(INS2)의 상면으로부터 이격되어, 상기 제2 전극(EL2) 및 상기 제2 절연막(INS2)과 함께 터널 상 공동(TSC)을 정의한다. 즉, 상기 커버층(CVL)은 상기 표시 영역(DA)에서 상기 제2 전극(EL2) 및 상기 제2 절연막(INS2) 으로부터 상부 방향으로 이격되어 소정 공간을 형성하며, 상기 비표시 영역(NDA)에서는 상기 제2 방향(D2)을 따라 다른 층들과 직접 접촉함으로써 상기 소정 공간을 형성하지 않는다. 그 결과, 상기 터널 상 공동(TSC)은 상기 제2 방향(D2)으로 연장된 형상을 가지며, 상기 터널 상 공동(TSC)의 양 단부, 즉, 상기 터널 상 공동(TSC)의 상기 제2 방향(D2) 단부와 상기 제2 방향(D2)의 반대 방향 단부는 상기 커버층(CVL)이 형성되지 않기 때문에 개구된다. 그러나, 상기 커버층(CVL)의 형성 방향은 이에 한정되는 것은 아니며, 상기 커버층(CVL)은 상기 방향과 다른 방향을 따라 연장될 수 있다. The cover layer CVL extends in the first direction D1 on the second electrode EL2. A part of the cover layer CVL in an area corresponding to the display area DA is spaced apart from the upper surface of the second electrode EL2 and the upper surface of the second insulating film INS2, EL2 and the second insulating film INS2 define a tunnel-like cavity TSC. That is, the cover layer CVL is spaced upward from the second electrode EL2 and the second insulating layer INS2 in the display area DA to form a predetermined space. The non-display area NDA, The predetermined space is not formed by directly contacting other layers along the second direction D2. As a result, the tunnel-shaped cavity TSC has a shape extending in the second direction D2, and is provided at both ends of the tunnel-shaped cavity TSC, that is, in the second direction of the tunnel- The end portion of the second direction D2 and the end portion opposite to the second direction D2 are opened because the cover layer CVL is not formed. However, the formation direction of the cover layer CVL is not limited to this, and the cover layer CVL may extend in a direction different from the above direction.

상기 영상 표시층(DSP)은 상기 터널 상 공동(TSC) 내에 제공된다. 본 발명의 일 실시예에 따르면, 상기 영상 표시층(DSP)은 상기 제1 전극(EL1) 및 상기 제2 전극(EL2)과, 상기 커버층(CVL) 사이에 제공된다. 상기 영상 표시층(DSP)은 상기 제1 전극(EL1) 및 상기 제2 전극(EL2)의 프린지 전계에 의해 제어되어 영상을 표시한다. 상기 영상 표시층(DSP)은 전계에 따라 영상을 표시할 수 있는 것으로서, 액상을 갖는 것이면 특별히 한정되지 않는다. The image display layer DSP is provided in the tunnel-shaped cavity TSC. According to an embodiment of the present invention, the image display layer DSP is provided between the first electrode EL1 and the second electrode EL2 and the cover layer CVL. The image display layer DSP is controlled by the fringing electric fields of the first electrode EL1 and the second electrode EL2 to display an image. The image display layer (DSP) is capable of displaying an image according to an electric field, and is not particularly limited as long as it has a liquid phase.

한편, 상기 영상 표시층(DSP)과 상기 커버층(CVL) 사이에는 무기 절연막이 추가로 제공될 수 있다. 상기 무기 절연막은 실리콘 산화물이나 실리콘 질화물과 같은 물질을 포함할 수 있다. 상기 무기 절연막은 상기 커버층(CVL)이 안정적으로 상기 터널 상 공동(TSC)을 유지할 수 있도록 지지한다.An inorganic insulating layer may be further provided between the image display layer DSP and the cover layer CVL. The inorganic insulating layer may include a material such as silicon oxide or silicon nitride. The inorganic insulating film supports the cover layer (CVL) so as to stably maintain the tunnel-shaped cavity (TSC).

상기 커버층(CVL) 상에는 봉지층(SL)이 제공된다. 상기 봉지층(SL)은 상기 기판(BS)의 전면을 커버한다. 상기 봉지층(SL)은 상기 터널 상 공동(TSC) 양단의 개구를 막아 상기 터널 상 공동(TSC)을 밀폐한다. 즉, 상기 터널 상 공동(TSC)은 상기 제2 절연막(INS2), 상기 제2 전극(EL2), 상기 커버층(CVL), 및 상기 봉지층(SL)에 의해 밀폐된다. An encapsulating layer SL is provided on the cover layer CVL. The sealing layer SL covers the entire surface of the substrate BS. The sealing layer SL blocks the openings at both ends of the tunnel-shaped cavity TSC to seal the tunnel-shaped cavity TSC. That is, the tunnel-shaped cavity TSC is sealed by the second insulating layer INS2, the second electrode EL2, the cover layer CVL, and the sealing layer SL.

한편, 상기 배선부는 상기 패드 영역(PDA)에 제공된 게이트 패드부(GPP)와 데이터 패드부(DPP)를 더 포함한다. The wiring part further includes a gate pad part (GPP) and a data pad part (DPP) provided in the pad area (PDA).

도 18은 본 발명의 일 실시예에 따른 표시 장치를 제조하는 방법을 순차적으로 설명한 순서도이다. 도 19a 내지 도 22a, 및 도 19b 내지 도 22b는 본 발명의 다른 실시예에 따른 표시 장치의 제조 방법 중 일부를 도시한 단면도로서, 도 19a 내지 22a는 도 16의 VII-VII'선에 대응하는 단면도, 도 19b 내지 22b는 도 16의 VIII-VIII' 선에 대응하는 단면도이다. 18 is a flowchart sequentially illustrating a method of manufacturing a display device according to an embodiment of the present invention. Figs. 19A to 22A and Figs. 19B to 22B are cross-sectional views showing a part of a manufacturing method of a display device according to another embodiment of the present invention, wherein Figs. 19A to 22A are cross- And Figs. 19B to 22B are cross-sectional views corresponding to line VIII-VIII 'in Fig.

이하, 본 발명의 다른 실시예에 따른 표시 장치를 제조하는 방법을 평면도들 및 단면도들을 참조하여 순차적으로 상세히 설명한다. 본 발명의 다른 실시예에서는 중복된 설명을 피하기 위하여 본 발명의 일 실시예와 다른 점을 위주로 설명한다. 본 발명의 다른 실시예에서 특별히 설명하지 않은 부분은 본 발명의 일 실시예에 따른다. 동일한 번호는 동일한 구성요소를, 유사한 번호는 유사한 구성요소를 나타낸다.Hereinafter, a method of manufacturing a display device according to another embodiment of the present invention will be described in detail with reference to plan views and sectional views. Other embodiments of the present invention will be described in order to avoid redundant description and focus on differences from the embodiment of the present invention. The portions not specifically described in the other embodiments of the present invention are in accordance with an embodiment of the present invention. Like numbers refer to like elements and similar numbers represent like elements.

도 18을 참조하면, 본 발명의 다른 실시예에 따른 표시 장치를 제조하기 위해서는 먼저 기판(BS) 상에 박막 트랜지스터(TFT)와 컬러 필터부를 형성(S210, S220)한다. 다음, 상기 컬러 필터부 상에 제1 전극(EL1), 제2 전극(EL2), 희생층(SCR_P), 및 커버층(CVL)을 순차적으로 형성(S220, S230, S240, S250, S260)한 후, 상기 희생층(SCR_P)을 제거(S270)한다. 그 다음 영상 표시층(DSP)을 형성(S280)한 후, 상기 영상 표시층(DSP)을 봉지하는 봉지막을 형성(S290)한다. Referring to FIG. 18, in order to manufacture a display device according to another embodiment of the present invention, a thin film transistor (TFT) and a color filter portion are formed on a substrate (BS) (S210, S220). Next, a first electrode EL1, a second electrode EL2, a sacrificial layer SCR_P, and a cover layer CVL are sequentially formed (S220, S230, S240, S250, and S260) on the color filter portion Thereafter, the sacrificial layer SCR_P is removed (S270). Next, a video display layer (DSP) is formed (S280), and an encapsulating film for encapsulating the video display layer (DSP) is formed (S290).

먼저, 기판(BS) 상에 박막 트랜지스터(TFT)가 형성되고(S210), 상기 박막 트랜지스터(TFT) 상에 컬러 필터부가 형성된다.(S220) 다음, 상기 컬러 필터부 상에 제1 전극(EL1)이 형성된다. (S230) 상기 박막 트랜지스터(TFT)와, 상기 컬러 필터부, 및 상기 제1 전극(EL1)의 형성 방법은 본 발명의 일 실시예에서의 박막 트랜지스터(TFT), 컬러 필터부, 및 제1 전극(EL1)의 형성 방법과 실질적으로 동일하므로, 설명을 생략한다.First, a thin film transistor TFT is formed on a substrate BS (S210), and a color filter portion is formed on the thin film transistor TFT (S220). Next, a first electrode EL1 Is formed. (S230) The thin film transistor TFT, the color filter portion, and the method of forming the first electrode EL1 are the same as the thin film transistor TFT, the color filter portion, and the first electrode EL1 in the embodiment of the present invention. Is substantially the same as the method of forming the first electrode EL1, and thus description thereof will be omitted.

도 19a 및 도 19b를 참조하면, 제2 절연막(INS2)이 형성된 기판(BS) 상에 제2 전극(EL2)이 형성되고(S240), 상기 제2 전극(EL2) 상에 희생층(SCR_P)이 형성된다.(S250) 19A and 19B, a second electrode EL2 is formed on a substrate BS on which a second insulating layer INS2 is formed S240, a sacrificial layer SCR_P is formed on the second electrode EL2, (S250)

상기 희생층(SCR_P)은 상기 표시 영역(DA)을 커버하도록 형성되며 상기 제2 방향(D2)으로 연장되도록 형성된다. 상기 희생층(SCR_P)은 유기 고분자 물질로 형성될 수 있다. 상기 희생층(SCR_P)은 포토리소그래피 공정을 이용하여 패터닝하여 형성할 수 있으며, 이 경우, 상기 희생층(SCR_P)은 포지티브 타입 포토 레지스트로 형성된다. 다. 상기 희생층(SCR_P)은 이후 제거되어 상기 터널 상 공동(TSC)을 형성하기 위한 것으로서, 이후 영상 표시층(DSP)이 형성될 위치에 상기 터널 상 공동(TSC)의 폭과 높이에 대응하는 폭과 높이로 형성된다. The sacrificial layer SCR_P is formed to cover the display area DA and extends in the second direction D2. The sacrificial layer (SCR_P) may be formed of an organic polymer material. The sacrificial layer (SCR_P) may be formed by patterning using a photolithography process. In this case, the sacrificial layer (SCR_P) is formed of a positive type photoresist. All. The sacrificial layer SCR_P is then removed to form the tunnel-shaped cavity TSC. The sacrificial layer SCR_P is then formed at a position where the image display layer DSP is to be formed, And a height.

도 20a 및 도 20b를 참조하면, 상기 희생층(SCR_P) 상에 커버층(CVL)이 형성된다.(S260) 상기 커버층(CVL)은 상기 희생층(SCR_P)의 광 타입과 반대의 포토 레지스트로 형성될 수 있다. 예를 들어, 본 발명의 일 실시예에서와 같이 상기 희생층(SCR_P)이 포지티브 타입 포토 레지스트로 형성되는 경우, 상기 커버층(CVL)은 네거티브 타입 포토 레지스트로 형성될 수 있다. 20A and 20B, a cover layer CVL is formed on the sacrificial layer SCR_P. (S260) The cover layer CVL is formed on the sacrificial layer SCR_P, As shown in FIG. For example, when the sacrificial layer (SCR_P) is formed of a positive type photoresist as in an embodiment of the present invention, the cover layer (CVL) may be formed of a negative type photoresist.

여기서, 상기 희생층은 포지티브 타입의 포토 레지스트를, 상기 커버층은 네거티브 타입의 포토 레지스트를 사용하는 경우에는 이후 상기 희생층(SCR_P) 제거시 상기 커버층(CVL)에 영향을 미치지 않는다. 즉, 상기 희생층(SCR_P)이 포지티브 타입의 포토 레지스트인 바, 포지티브 타입의 포토 레지스트를 제거하기 위한 스트립 용액에 상기 희생층(SCR_P)과 상기 커버층(CVL)을 노출시키도 상기 희생층(SCR_P)만 제거되고 상기 커버층(CVL)은 제거되지 않는다. Here, the sacrificial layer does not affect the cover layer (CVL) upon removal of the sacrificial layer (SCR_P) when a positive type photoresist is used and the cover layer uses a negative type photoresist. That is, since the sacrificial layer SCR_P is the positive type photoresist, the sacrificial layer SCR_P and the cover layer CVL are exposed to the strip solution for removing the positive type photoresist, SCR_P) is removed and the cover layer (CVL) is not removed.

상기 커버층(CVL)은 상기 제1 방향(D1)으로 연장되며, 상기 희생층(SCR_P)의 일부를 커버한다. 상기 커버층(CVL)은 약 0.1μm 내지 100 μm의 두께로 형성될 수 있다. 상기 커버층(CVL)은 상기 표시 영역(DA)의 상기 제2 방향(D2)의 양 단부에는 형성되지 않으며, 이에 따라 표시 영역(DA)의 상기 제2 방향(D2)의 단부에 해당하는 영역, 즉, 상기 희생층(SCR_P) 중 상기 비표시 영역(NDA)에 해당하는 영역에 형성된 상기 희생층(SCR_P)의 상면이 노출된다. The cover layer CVL extends in the first direction D1 and covers a part of the sacrificial layer SCR_P. The cover layer CVL may be formed to a thickness of about 0.1 mu m to 100 mu m. The cover layer CVL is not formed at both ends of the display area DA in the second direction D2 and accordingly the area of the display area DA corresponding to the end of the display area DA in the second direction D2 That is, the top surface of the sacrificial layer SCR_P formed in the region corresponding to the non-display region NDA of the sacrificial layer SCR_P is exposed.

도 21a 및 도 21b를 참조하면, 습식 식각 공정을 통해 상기 희생층(SCR_P)이 제거되어 터널 상 공동(TSC)이 형성된다.(S270) 상기 희생층(SCR_P)은 습식 식각에 의해 상기 희생층(SCR_P)의 노출된 상면으로부터 상기 희생층(SCR_P)의 내부까지 순차적으로 식각된다. 이에 따라 상기 표시 영역(DA)에 대응하는 상기 제2 절연막(INS2)의 상면과 상기 제2 전극(EL2)의 하면이 노출되며, 상기 제2 절연막(INS2)의 상면, 상기 제2 전극(EL2)의 하면, 및 상기 표시 영역(DA)의 제2 방향(D2)의 양 단부로 정의되는 터널 상 공동(TSC)이 형성된다. 상기 습식 식각 공정은 상기 희생층(SCR_P)을 제거하기 위한 것으로, 상기 희생층(SCR_P)의 재료에 따라 적합한 식각액이 사용될 수 있다. 본 발명의 실시예에서와 같이 상기 희생층(SCR_P)이 포지티브 포토 레지스트로 형성되는 경우, 포지티브 포토 레지스트의 스트립에 사용되는 용액이 사용될 수 있다.Referring to FIGS. 21A and 21B, the sacrificial layer SCR_P is removed through a wet etching process to form a tunnel-like cavity TSC. (S270) The sacrificial layer SCR_P is formed by wet etching, From the exposed upper surface of the sacrificial layer (SCR_P) to the inside of the sacrificial layer (SCR_P). The upper surface of the second insulating layer INS2 corresponding to the display area DA and the lower surface of the second electrode EL2 are exposed and the upper surface of the second insulating layer INS2, And a tunnel-shaped cavity TSC defined by both ends of the display area DA in the second direction D2 are formed. The wet etching process is for removing the sacrificial layer (SCR_P), and a suitable etchant may be used depending on the material of the sacrificial layer (SCR_P). When the sacrificial layer (SCR_P) is formed of a positive photoresist as in an embodiment of the present invention, a solution used for a strip of a positive photoresist can be used.

도 22a 및 도 22b 를 참조하면, 상기 터널 상 공동(TSC) 내에 영상 표시층(DSP), 예를 들어, 액정층이 형성된다.(S280) 상기 액정은 유체로 제공되므로 상기 터널 상 공동(TSC) 근처에 제공되면 모세관 현상에 의해 상기 터널 상 공동(TSC) 내로 이동한다. 상기 액정층은 마이크로피펫을 이용한 잉크젯을 이용하여 상기 터널 상 공동(TSC) 근처에 제공할 수 있다. 또한, 상기 액정층은 진공 액정 주입 장치를 이용하여 상기 터널 상 공동(TSC) 내로 제공할 수 있다. 상기 진공 액정 주입 장치를 이용하는 경우, 상기 터널 상 공동(TSC)이 형성된 상기 기판(BS)의 일부를 챔버 내의 액정 재료가 든 용기에 침지하고 상기 챔버의 압력을 낮추면 모세관 현상에 의해 상기 터널 상 공동(TSC) 내로 액정이 공급된다. 22A and 22B, an image display layer (DSP), for example, a liquid crystal layer is formed in the tunnel-like cavity TSC (S280). Since the liquid crystal is provided as a fluid, (TSC) by capillary action. ≪ tb > < TABLE > The liquid crystal layer may be provided near the tunnel-shaped cavity TSC using an ink jet using a micropipette. In addition, the liquid crystal layer may be provided in the tunnel-shaped cavity TSC by using a vacuum liquid crystal injection device. When the vacuum liquid crystal injection device is used, a part of the substrate (BS) on which the tunnel-shaped cavity (TSC) is formed is immersed in a container having a liquid crystal material in the chamber, and when the pressure of the chamber is lowered, (TSC).

다음으로, 상기 터널 상 공동(TSC) 이외의 액정이 제거되고 상기 터널 상 공동(TSC)을 둘러싸는 봉지층(SL)이 형성된다.(S290) 상기 봉지층(SL)은 상기 터널 상 공동(TSC)의 개구부, 즉 액정이 주입되었던 입구 부분을 막는다.Next, liquid crystal other than the tunnel-shaped cavity TSC is removed and an encapsulation layer SL surrounding the tunnel-shaped cavity TSC is formed. (S290) The encapsulation layer SL is formed in the tunnel- TSC, that is, the inlet portion where the liquid crystal is injected.

상기 봉지층(SL)은 반경화 고분자 물질로 형성될 수 있다. 상기 고분자 물질은 완전 경화되기 전으로 일정 정도의 유동성을 갖는다. 상기 봉지층(SL)을 형성하기 위해서는 먼저, 상기 고분자 물질을 소정 정도의 두께를 가지고 상기 기판(BS) 면을 커버할 수 있는 넓이의 판상으로 형성한다. 상기 판상의 고분자 물질을 상기 기판(BS) 상에 위치시키고 상부로부터 하부 방향으로 압력을 가한다. 상기 고분자 물질을 유동성에 의해 상기 기판(BS) 상에서 오목한 부분까지 상기 고분자 물질이 제공된다. 즉, 상기 커버층의 상면을 비롯하여 상기 영상 표시층(DSP)의 측면, 및 상기 제2 절연막(INS2)의 상면과 접촉하여 상기 영상 표시층(DSP)을 상기 터널 상 공동(TSC) 내에 가둔다. 상기 반경화 고분자 물질은 이후 하드 베이크되어 단단하게 경화된다.본 발명의 실시예들에 따른 표시 장치에 있어서, 기판과 액정의 사용량이 일반적인 표시 장치에 비해 매우 줄어든다. 일반적인 표시 장치는 서로 대향하는 두 개의 기판을 사용하여 그 사이에 액정층을 배치시킨다. 그러나, 본 발명의 제1 실시예에 따른 표시 장치는 기판이 하나만 사용되므로 기판의 사용량이 줄어든다. 또한, 액정을 기판의 일부 영역에만 형성하므로 액정의 사용량이 절감된다. The sealing layer SL may be formed of a semi-hardened polymeric material. The polymeric material has a certain degree of fluidity before it is fully cured. In order to form the sealing layer SL, the polymer material is first formed into a plate having a predetermined thickness and covering the substrate BS. The polymeric material on the plate is placed on the substrate (BS) and pressure is applied from top to bottom. The polymeric material is provided by fluidity to the concave portion on the substrate (BS). That is, the upper surface of the cover layer, the side surface of the image display layer DSP, and the upper surface of the second insulating layer INS2 contact the image display layer DSP in the tunnel-shaped cavity TSC. The semi-cured polymeric material is then hard-baked and hardened. In the display device according to the embodiments of the present invention, the amount of the substrate and liquid crystal used is significantly reduced compared to a general display device. In a typical display device, two substrates facing each other are used to arrange a liquid crystal layer therebetween. However, since the display device according to the first embodiment of the present invention uses only one substrate, the amount of the substrate used is reduced. Further, since the liquid crystal is formed only in a part of the substrate, the amount of liquid crystal used is reduced.

상기한 실시예들에 따른 표시 장치의 제조 방법은 서로 대향하는 두 개의 기판을 가진 일반적인 표시 장치에 비해 두 기판을 합착하는 공정이 생략되므로 제조 시간과 소요 비용이 대폭 감소한다. The manufacturing method of the display device according to the above embodiments omits the process of attaching two substrates to each other in comparison with a general display device having two substrates facing each other,

또한, 희생층을 포토리소그래피 공정에서 사용하는 네거티브 타입 포토레지스트용 식각액, 또는 포지티브 타입 포토 레지스트를 사용하여 간단하게 제거할 수 있으므로, 별도의 공정 없이 기존의 공정을 사용하여 표시 장치를 제조할 수 있다. In addition, since the sacrificial layer can be easily removed using a negative type photoresist etching solution or a positive type photoresist used in a photolithography process, a display device can be manufactured using an existing process without any additional process .

또한, 습식 식각은 플라즈마 식각에 비해 식각의 균일도가 높아 표시 장치의 대형화가 용이하다. 특히, 희생층을 상에 컬러 필터와 블랙 매트릭스가 배치된 기존의 구조에 있어서는, 플라즈마 식각으로 희생층을 제거하기 위해서는 상기 컬러 필터와 블랙 매트릭스를 보호하는 보호막 형성 공정이 반드시 필요하였다. 상기 보호막 형성 공정은 게이트 패드부(GPP)와 데이터 패드부(DPP) 형성 이후에 수행되기 때문에 마스크를 사용하는 포토리소그래피 공정으로 형성함으로써 비용 및 공정 시간이 증가되었었다. 그러나, 본 발명의 일 실시예에 따르면 컬러 필터와 블랙 매트릭스가 희생층, 게이트 패드부(GPP), 및 데이터 패드부(DPP) 형성 이전에 형성되기 때문에 추가적인 마스크의 소모가 없기 때문에 소요되는 시간은 물론 공정 자체가 단순화된다. In addition, the wet etching has a higher etching uniformity than the plasma etching, so that it is easy to enlarge the display device. Particularly, in the conventional structure in which the color filter and the black matrix are disposed on the sacrificial layer, a protective film forming process for protecting the color filter and the black matrix is necessarily required in order to remove the sacrificial layer by plasma etching. Since the protective film forming process is performed after forming the gate pad portion (GPP) and the data pad portion (DPP), the cost and the process time are increased by forming the photolithography process using a mask. However, since the color filter and the black matrix are formed before the formation of the sacrificial layer, the gate pad portion (GPP), and the data pad portion (DPP) according to an embodiment of the present invention, Of course, the process itself is simplified.

이에 더해, 상기 터널 상 공동을 형성하고, 상기 터널상 공동 내에 영상 표시층을 형성하고, 상기 터널상 공동을 봉지하는 단계들은 기존 발명에 비해 상대적으로 저온에서 수행이 가능하다. 더욱이, 일반적인 표시 장치에서는 두 기판을 합착하기 전에 상기 두 기판 사이의 간격을 조절하기 위한 스페이서를 형성해야 하나, 본 발명에서는 상기 스페이서를 형성할 필요가 없다. 따라서 상기 스페이서를 형성하는 공정을 생략할 수 있다. In addition, the steps of forming the tunnel-like cavity, forming the image display layer in the tunnel-shaped cavity, and sealing the tunnel-shaped cavity may be performed at a relatively low temperature compared to the conventional method. Further, in a general display device, a spacer for adjusting the distance between the two substrates is required to be formed before the two substrates are bonded together. In the present invention, it is not necessary to form the spacer. Therefore, the step of forming the spacer can be omitted.

도 23a, 도 23b, 및 도 23c는 본 발명의 또 다른 실시예에 따른 표시 장치를 나타낸 단면도로서, 본 발명의 또 다른 실시예에 있어서 각각 도 1b의 I-I'선과 IV-IV'선, II-II'선, 및 III-III'선과 V-V'선에 대응하는 단면을 도시한 것이다. 본 발명의 또 다른 실시예에 따른 표시 장치에서는 블랙 매트릭스가 화소의 상부에 제공된다. 본 발명의 또 다른 실시예에 따른 표시 장치는 중복된 설명을 피하기 위하여 본 발명의 일 실시예와 다른 점을 위주로 설명한다. 본 발명의 또 다른 실시예에서 특별히 설명하지 않은 부분은 본 발명의 일 실시예에 따른다. FIGS. 23A, 23B and 23C are cross-sectional views illustrating a display device according to another embodiment of the present invention. In still another embodiment of the present invention, lines I-I 'and IV-IV' II-II ', and III-III' and V-V ', respectively. In a display device according to another embodiment of the present invention, a black matrix is provided on an upper portion of a pixel. The display device according to another embodiment of the present invention is different from the embodiment of the present invention in order to avoid redundant description. The parts not specifically described in another embodiment of the present invention are in accordance with an embodiment of the present invention.

도 1a, 도 23a, 도 23b, 및 도 23c를 참조하면, 본 발명의 또 다른 실시예에 따른 표시 장치는 기판(BS), 상기 기판(BS) 상에 제공된 컬러 필터(CF), 상기 컬러 필터(CF) 상에 제공된 화소(PX), 상기 화소(PX) 상에 제공된 블랙 매트릭스(BM)를 포함한다.Referring to Figs. 1A, 23A, 23B and 23C, a display device according to another embodiment of the present invention includes a substrate BS, a color filter CF provided on the substrate BS, A pixel PX provided on the pixel CF, and a black matrix BM provided on the pixel PX.

상기 기판(BS)은 복수의 화소(PX)가 제공되는 화소 영역(PA)과, 상기 화소 영역(PA)의 적어도 일측에 제공되는 패드 영역(PDA)으로 이루어진다. 상기 화소 영역(PA)은 각 화소(PX)에 일대일로 대응하는 표시 영역(DA)과, 상기 표시 영역(DA)의 적어도 일측에 제공되며 영상이 표시되지 않는 비표시 영역(NDA)을 포함한다.The substrate BS comprises a pixel region PA provided with a plurality of pixels PX and a pad region PDA provided at least one side of the pixel region PA. The pixel area PA includes a display area DA corresponding to each pixel PX on a one-to-one basis and a non-display area NDA provided on at least one side of the display area DA and not displaying an image .

상기 기판(BS) 상에는 상기 화소(PX)에 신호를 전달하는 배선부와 상기 화소(PX)를 구동하는 박막 트랜지스터(TFT)가 제공된다. A wiring portion for transmitting a signal to the pixel PX and a thin film transistor (TFT) for driving the pixel PX are provided on the substrate BS.

상기 컬러 필터(CF)는 상기 박막 트랜지스터(TFT) 상에 제공된다. 상기 컬러 필터(CF)는 각 화소를 투과하는 광에 색을 제공하기 위한 것이다. 상기 컬러 필터(CF)는 적색 컬러 필터, 녹색 컬러 필터, 및 청색 컬러 필터 중 어느 하나일 수 있으며, 각 화소 영역(PA)에 대응하여 제공될 수 있다. 상기 컬러 필터는 각 화소에 일대일로 대응될 수 있다. 상기 컬러 필터(CF)는 서로 인접한 화소의 경계에서 일부가 인접한 컬러 필터(CF)에 의해 중첩될 수 있다.The color filter (CF) is provided on the thin film transistor (TFT). The color filter CF is for providing color to the light passing through each pixel. The color filter CF may be any one of a red color filter, a green color filter, and a blue color filter, and may be provided corresponding to each pixel area PA. The color filter may correspond to each pixel on a one-to-one basis. The color filter CF may be partially overlapped by the adjacent color filter CF at the boundary of adjacent pixels.

상기 컬러 필터(CF)에는 상기 박막 트랜지스터(TFT)의 드레인 전극(DE)의 일부를 노출하는 제1 콘택홀(CH1)이 형성되어 있다. 상기 제1 콘택홀(CH1)을 통해 후술할 제1 전극(EL1)이 상기 박막 트랜지스터(TFT)에 연결된다.A first contact hole CH1 for exposing a part of the drain electrode DE of the thin film transistor TFT is formed in the color filter CF. A first electrode EL1, which will be described later, is connected to the thin film transistor TFT through the first contact hole CH1.

상기 화소(PX)는 상기 기판(BS) 상에, 상세하게는 상기 컬러 필터(CF) 상에 제공된다. 상기 화소(PX)는 상기 기판(BS) 상에 터널 상 공동(TSC; tunnel shaped cavity)을 정의하는 커버층(CVL), 상기 터널 상 공동(TSC) 내에 제공되는 영상 표시층(DSP), 및 상기 영상 표시층(DSP)을 제어하는 제1 전극(EL1) 및 제2 전극(EL2)을 포함한다. The pixel PX is provided on the substrate BS, in detail, on the color filter CF. The pixel PX includes a cover layer CVL defining a tunnel-shaped cavity TSC on the substrate BS, an image display layer DSP provided in the tunnel-shaped cavity TSC, And a first electrode EL1 and a second electrode EL2 for controlling the image display layer DSP.

상기 제1 전극(EL1)은 상기 컬러 필터(CF) 상에 제공된다. 상기 제1 전극(EL1)은 상기 컬러 필터(CF)의 제1 콘택홀(CH1)을 통해 상기 박막 트랜지스터(TFT)에 연결된다. 상기 제1 전극(EL1) 상에는 상기 제1 전극(EL1)을 보호하는 제2 절연막(INS2)이 제공된다. The first electrode EL1 is provided on the color filter CF. The first electrode EL1 is connected to the thin film transistor TFT through a first contact hole CH1 of the color filter CF. A second insulating layer INS2 for protecting the first electrode EL1 is provided on the first electrode EL1.

상기 커버층(CVL)은 상기 제1 전극(EL1) 상에, 실질적으로는 상기 제2 절연막(INS2) 상에 상기 제1 방향(D1)으로 연장된다. 상기 커버층(CVL)은, 그 일부가 상기 컬러 필터(CF)의 상면으로부터 이격되어, 상기 컬러 필터(CF)와 함께 터널 상 공동(TSC)을 정의한다.The cover layer CVL extends on the first electrode EL1 substantially in the first direction D1 on the second insulating layer INS2. The cover layer CVL is partly separated from the upper surface of the color filter CF to define a tunnel-like cavity TSC together with the color filter CF.

상기 제2 전극(EL2)은 상기 커버층(CVL)의 하면을 따라 제공되며, 상기 커버층(CVL)의 연장 방향을 따라 연장된다. 상기 제2 전극(EL2)은 상기 커버층(CVL)의 연장 방향, 예를 들어 제1 방향(D1)으로 길게 연장되어 형성되며, 상기 연장 방향으로 인접한 화소들에 공유된다.The second electrode EL2 is provided along the lower surface of the cover layer CVL and extends along the extending direction of the cover layer CVL. The second electrode EL2 is formed to extend in the extending direction of the cover layer CVL, for example, in the first direction D1, and is shared by adjacent pixels in the extending direction.

상기 영상 표시층(DSP)은 상기 터널 상 공동(TSC) 내에 제공된다. 본 발명의 일 실시예에 따르면, 상기 영상 표시층(DSP)은 서로 대향하는 상기 제1 전극(EL1)과 상기 제2 전극(EL2) 사이에 제공되며, 영상 표시층(DSP)는 상기 전계에 의해 제어되어 영상을 표시한다.The image display layer DSP is provided in the tunnel-shaped cavity TSC. According to an embodiment of the present invention, the image display layer DSP is provided between the first electrode EL1 and the second electrode EL2 facing each other, and the image display layer DSP is provided between the first electrode EL1 and the second electrode EL2, To display an image.

상기 커버층(CVL) 상에는 제1 봉지층(SL1)이 제공된다. 상기 제1 봉지층(SL1)은 상기 화소 영역(PA)을 커버한다. 상기 제1 봉지층(SL1)은 더 상세하세는 상기 패드 영역(PDA)을 제외한 상기 표시 영역(DA)과 상기 비표시 영역(NDA)를 커버한다. 상기 제1 봉지층(SL1)은 상기 터널 상 공동(TSC) 양단의 개구를 막아 상기 터널 상 공동(TSC)을 밀폐한다. 즉, 상기 터널상 공동(TSC)은 상기 제2 절연막(INS2)(상기 제2 절연막(INS2)이 생략되는 경우 제1 전극(EL1)), 상기 제2 전극(EL2), 및 상기 제1 봉지층(SL1)에 의해 밀폐된다. A first encapsulation layer SL1 is provided on the cover layer CVL. The first encapsulation layer SL1 covers the pixel area PA. The first encapsulation layer SL1 covers the display area DA and the non-display area NDA except for the pad area PDA. The first seal layer SL1 seals the tunnel-shaped cavity TSC by blocking the openings at both ends of the tunnel-shaped cavity TSC. That is, the tunnel-shaped cavity TSC is formed by the second insulating film INS2 (the first electrode EL1 when the second insulating film INS2 is omitted), the second electrode EL2, And is sealed by the layer SL1.

상기 제1 봉지층(SL1) 상의 비표시 영역(NDA)에 블랙 매트릭스(BM)가 제공된다. 상기 블랙 매트릭스(BM)는, 특히, 상기 서로 인접한 컬러 필터(CF)가 중첩된 영역에 대응하여 제공되며, 영상을 구현함에 있어 불필요한 광을 차단한다. 상기 블랙 매트릭스(BM)은 영상 표시층(DSP)의 가장자리에서 발생할 수 있는 액정 분자들의 이상 거동에 의한 빛샘이나, 상기 컬러 필터(CF)의 가장자리에서 나타날 수 있는 혼색을 차단한다. A black matrix BM is provided in the non-display area NDA on the first encapsulation layer SL1. In particular, the black matrix BM is provided corresponding to the overlapping areas of the color filters CF adjacent to each other, and blocks unwanted light in realizing an image. The black matrix BM blocks the light leakage due to the abnormal behavior of the liquid crystal molecules that may occur at the edge of the image display layer DSP and the color mixture that may appear at the edge of the color filter CF.

상기 제1 봉지층(SL1)과 상기 블랙 매트릭스(BM)이 형성된 상기 기판(BS) 상에는 제2 봉지층(SL2)이 제공되어, 상기 제2 봉지층(SL2) 하부의 구성 요소들을 보호한다.A second encapsulation layer SL2 is provided on the substrate BS on which the first encapsulation layer SL1 and the black matrix BM are formed to protect the components under the second encapsulation layer SL2.

본 발명의 또 다른 실시예에 따른 표시 장치는 본 발명의 일 실시예의 표시 장치와 유사한 방법으로 제조할 수 있다. 이하, 본 발명의 또 다른 실시예에 따른 표시 장치를 제조하는 방법을 단면도들을 참조하여 순차적으로 상세히 설명한다. 본 발명의 또 다른 실시예에 따른 표시 장치 제조 방법은 중복된 설명을 피하기 위하여 본 발명의 일 실시예에 따른 표시 장치 제조 방법과 다른 점을 위주로 설명한다. 본 발명의 또 다른 실시예에서 특별히 제시하지 않거나 설명하지 않은 부분은 본 발명의 일 실시예에 따른다.A display device according to another embodiment of the present invention can be manufactured by a method similar to the display device of the embodiment of the present invention. Hereinafter, a method of manufacturing a display device according to another embodiment of the present invention will be described in detail with reference to cross-sectional views. A method of manufacturing a display device according to another embodiment of the present invention will be described focusing on differences from the method of manufacturing a display device according to an embodiment of the present invention to avoid duplicated description. In another embodiment of the present invention, portions not specifically shown or described are according to an embodiment of the present invention.

도 24는 본 발명의 또 다른 실시예에 따른 표시 장치를 제조하는 방법을 순차적으로 설명한 순서도이다. 24 is a flowchart sequentially illustrating a method of manufacturing a display device according to another embodiment of the present invention.

도 24을 참조하면, 본 발명의 또 다른 실시예에 따른 표시 장치를 제조하기 위해서는 먼저 기판(BS) 상에 박막 트랜지스터(TFT)와 컬러 필터(CF)를 형성한다(S310, S320). 다음, 상기 컬러 필터(CF) 상에 제1 전극(EL1), 희생층(SCR_N), 제2 전극(EL2), 및 커버층(CVL)을 순차적으로 형성(S330, S340, S350, S360)한 후, 상기 희생층(SCR_N)을 제거(S370)한다. 그 다음 영상 표시층(DSP)을 형성(S380)하고, 상기 영상 표시층(DSP)을 봉지하는 제1 봉지막(SL1)을 형성(S390)한다. 이후, 블랙 매트릭스(BM)를 형성(S400)하고, 제2 봉지막(SL2)을 형성(S410)한다.Referring to FIG. 24, in order to manufacture a display device according to another embodiment of the present invention, a thin film transistor (TFT) and a color filter CF are formed on a substrate BS (S310, S320). Next, the first electrode EL1, the sacrificial layer SCR_N, the second electrode EL2, and the cover layer CVL are sequentially formed (S330, S340, S350, and S360) on the color filter CF Thereafter, the sacrificial layer SCR_N is removed (S370). Next, a video display layer DSP is formed (S380), and a first encapsulation film SL1 for encapsulating the video display layer DSP is formed (S390). Thereafter, a black matrix BM is formed (S400), and a second sealing film SL2 is formed (S410).

도 25, 도 26, 도 27a 내지 35a, 및 도 27b 내지 35b는 본 발명의 또 다른 실시예에 따른 표시 장치의 제조 방법 중 일부를 도시한 단면도로서, 각각 도 1b에 대응하는 단면을 도시한 것이다. 도 25 및 도 26은 각각 도 1b의 I-I', IV-IV', 및 V-V'선에 따른 단면도이고, 도 27a 내지 35a는 각각 도 1b의 II-II'선에 따른 순차적인 단면도이며, 도 27b 내지 35b는 각각 도 1b의 III-III'선에 따른 순차적인 단면도이다.25, 26, 27A to 35A, and 27B to 35B are cross-sectional views showing a part of a manufacturing method of a display device according to another embodiment of the present invention, each of which corresponds to FIG. 1B . 25 and 26 are sectional views taken along the line I-I ', IV-IV' and V-V ', respectively, of FIG. 1B. FIGS. 27A to 35A are sectional views taken along the line II- And Figs. 27B to 35B are sequential sectional views taken along line III-III 'of Fig. 1B, respectively.

도 25를 참조하면, 게이트 배선부, 반도체층(SM), 데이터 배선부 등이 형성(S310)된 기판(BS) 상에 컬러 필터(CF)가 형성(S320)되고, 상기 드레인 전극(DE)의 일부를 노출하는 제1 콘택홀(CH1), 상기 게이트 패드(GP)의 일부를 노출하는 제2 콘택홀(CH2)이 형성된다. 상기 컬러 필터(CF)는 상기 기판(BS) 상에 적색, 녹색, 청색, 또는 기타 색을 나타내는 컬러층을 형성하고, 상기 컬러층을 포토리소그래피를 이용하여 패터닝함으로써 형성할 수 있다.25, a color filter CF is formed on a substrate BS on which a gate wiring portion, a semiconductor layer SM, a data wiring portion and the like are formed (S310) (S320), and the drain electrode DE, A first contact hole CH1 exposing a part of the gate pad GP and a second contact hole CH2 exposing a part of the gate pad GP are formed. The color filter CF may be formed by forming a color layer showing red, green, blue, or other color on the substrate BS and patterning the color layer using photolithography.

도 26을 참조하면, 상기 컬러 필터(CF) 상에 제1 전극(EL1), 게이트 패드 전극(GPE), 및 데이터 패드 전극(DPE)이 형성된다.(S330) 상기 제1 전극(EL1), 상기 게이트 패드 전극(GPE), 및 상기 데이터 패드 전극(DPE)은 상기 컬러 필터 상에 도전 물질로 도전층을 형성한 다음 포토리소그래피 공정을 이용하여 상기 도전층을 패터닝함으로써 형성될 수 있다. 상기 제1 전극(EL1) 상에는 상기 제1 전극(EL1)을 보호하는 제2 절연막(INS2)이 제공될 수 있다.26, a first electrode EL1, a gate pad electrode GPE and a data pad electrode DPE are formed on the color filter CF. (S330) The first electrode EL1, The gate pad electrode GPE and the data pad electrode DPE may be formed by forming a conductive layer of a conductive material on the color filter and then patterning the conductive layer using a photolithography process. A second insulating layer INS2 may be provided on the first electrode EL1 to protect the first electrode EL1.

도 27a 및 도 27b를 참조하면, 상기 제2 절연막(INS2) 상에 희생층(SCR_N)이 형성된다. (S340)
27A and 27B, a sacrifice layer SCR_N is formed on the second insulating layer INS2. (S340)

*도 28a 및 도 28b를 참조하면, 상기 희생층(SCR_N) 상에 도전층이 형성되고, 상기 도전층 상에 포토 레지스트 패턴(PR_P)이 형성된다.28A and 28B, a conductive layer is formed on the sacrificial layer SCR_N and a photoresist pattern PR_P is formed on the conductive layer.

도 29a 및 도 29b를 참조하면, 상기 희생층(SCR_N) 상에 제2 전극(EL2)이 형성된다. (S350) 상기 제2 전극(EL2)은 상기 포토 레지스트 패턴(PR_P)을 마스크로 하여 상기 도전층을 식각함으로써 형성될 수 있다.29A and 29B, a second electrode EL2 is formed on the sacrificial layer SCR_N. (S350) The second electrode EL2 may be formed by etching the conductive layer using the photoresist pattern PR_P as a mask.

도 30a 및 도 30b를 참조하면, 상기 포토 레지스트 패턴(PR_P)은 2차로 노광 후 2차 현상함으로써 제거된다.Referring to FIGS. 30A and 30B, the photoresist pattern PR_P is removed by secondary development after secondary exposure.

도 31a 및 도 31b를 참조하면, 상기 제2 전극(EL2)이 형성된 기판(BS) 상에 커버층(CVL)이 형성된다. (S360) 상기 커버층(CVL)은 상기 제1 방향(D1)으로 연장되며, 상기 제2 전극(EL2)을 커버한다.31A and 31B, a cover layer CVL is formed on a substrate BS on which the second electrode EL2 is formed. (S360) The cover layer CVL extends in the first direction D1 and covers the second electrode EL2.

도 32a 및 도 32b를 참조하면, 습식 식각 공정을 통해 상기 희생층(SCR_N)이 제거되어 터널 상 공동(TSC)이 형성된다.(S370)Referring to FIGS. 32A and 32B, the sacrificial layer SCR_N is removed through a wet etching process to form a tunnel-shaped cavity TSC (S370)

도 33a 및 도 33b를 참조하면, 상기 터널 상 공동(TSC) 내에 영상 표시층(DSP), 예를 들어, 액정층이 형성된다. (S380) 다음으로, 상기 터널 상 공동(TSC) 이외의 액정이 제거되고 상기 터널 상 공동(TSC)을 둘러싸는 제1 봉지층(SL1)이 형성된다.(S390) 상기 제1 봉지층(SL1)은 상기 터널 상 공동(TSC)의 개구부, 즉 액정이 주입되었던 입구 부분을 막는다.33A and 33B, an image display layer (DSP), for example, a liquid crystal layer is formed in the tunnel-shaped cavity TSC. (S380) Next, the liquid crystal other than the tunnel-shaped cavity TSC is removed and the first encapsulation layer SL1 surrounding the tunnel-shaped cavity TSC is formed. (S390) The first encapsulation layer SL1 ) Blocks the opening of the tunnel-like cavity (TSC), that is, the inlet portion into which the liquid crystal has been injected.

도 33a 및 도 33b를 참조하면, 상기 제1 봉지층(SL1)이 형성된 상기 기판(BS) 상에 블랙 매트릭스(BM)가 형성된다.(S400) 상기 블랙 매트릭스(BM)은 상기 블랙 매트릭스(BM) 또한 상기 기판(BS) 상에 광을 흡수하는 차광층을 형성하고 상기 차광층을 포토리소스래피를 이용하여 패터닝함으로써 형성할 수 있으며, 선택적으로 다른 방법, 예를 들어 잉크젯 방법 등으로도 형성할 수 있다.33A and 33B, a black matrix BM is formed on the substrate BS on which the first encapsulation layer SL1 is formed. (S400) The black matrix BM is formed of the black matrix BM ) Alternatively, the light-shielding layer may be formed by forming a light-shielding layer that absorbs light on the substrate BS and patterning the light-shielding layer by using a photo-resist pattern. Alternatively, the light-shielding layer may be formed by another method such as an inkjet method .

도 33a 및 도 33b를 참조하면, 상기 제1 봉지층(SL1)과 상기 블랙 매트릭스(BM)이 형성된 상기 기판(BS) 상에 제2 봉지층(SL2)이 형성된다.33A and 33B, a second encapsulation layer SL2 is formed on the substrate BS having the first encapsulation layer SL1 and the black matrix BM formed thereon.

본 발명의 또 다른 실시예에 따른 표시 장치에서는 컬러 필터의 형성 후 상기 컬러 필터 상부에 블랙 매트릭스를 형성함으로써 컬러 필터와 블랙 매트릭스의 중첩 영역에서 발생할 수 있는 두께 차이를 최소화시킨다. 이에 따라, 상기 컬러 필터, 상기 블랙 매트릭스, 및 상기 컬러 필터와 상기 블랙 매트릭스의 중첩부에서의 각 구성요소의 두께의 불균일성에 따른 액정의 이상 구동을 막아 표시 영역을 확대시킬 수 있다. 결과적으로, 본 발명의 또 다른 실시예에 따른 표시 장치는 상술한 다른 실시예들이 갖는 장점에 더해, 표시 장치 내의 표시 영역이 최대화됨으로써 고품질의 영상을 제공한다.In the display device according to another embodiment of the present invention, a black matrix is formed on the color filter after formation of the color filter, thereby minimizing the thickness difference that may occur in the overlap region of the color filter and the black matrix. This makes it possible to prevent abnormal driving of the liquid crystal due to the non-uniformity of the thicknesses of the color filters, the black matrix, and the respective components in the overlapped portion between the color filter and the black matrix, and enlarge the display area. As a result, the display device according to another embodiment of the present invention provides a high-quality image by maximizing the display area in the display device, in addition to the advantages of the other embodiments described above.

이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. While the present invention has been described in connection with what is presently considered to be the most practical and preferred embodiment, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood that various modifications and changes may be made thereto without departing from the scope of the present invention.

예를 들어, 본 발명의 실시예들에서는 습식 식각을 이용하여 희생층을 제거하는 단계를 포함하는 바, 본 발명의 다른 실시예들에 있어서는 기존의 구조를 갖는 표시 장치들에 대해 본 발명의 실시예들에 따른 습식 식각을 적용하여 희생층을 제거할 수 있다. 이 경우, 적은 비용으로 간단하게 균일성 높은 표시 장치를 제조할 수 있는 장점이 있다.For example, embodiments of the present invention include a step of removing the sacrificial layer using wet etching. In other embodiments of the present invention, the present invention is applied to display devices having a conventional structure. The wet etching according to the examples can be applied to remove the sacrificial layer. In this case, there is an advantage that a display device with high uniformity can be manufactured with low cost.

따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

BM : 블랙 매트릭스 CF : 컬러 필터
CVL : 커버층 DA : 표시 영역
DL : 데이터 라인 DP : 데이터 패드
DPE : 데이터 패드 전극 DSP : 영상 표시층
EL1 : 제1 전극 EL2 : 제2 전극
GL : 게이트 라인 GP : 게이트 패드
GPE : 게이트 패드 전극 SL : 봉지층
TFT : 박막 트랜지스터 TSC : 터널 상 공동
BM: Black matrix CF: Color filter
CVL: Cover layer DA: Display area
DL: Data line DP: Data pad
DPE: Data pad electrode DSP: Image display layer
EL1: first electrode EL2: second electrode
GL: gate line GP: gate pad
GPE: gate pad electrode SL: sealing layer
TFT: Thin film transistor TSC: Tunnel top joint

Claims (12)

기판;
상기 기판 상에 제공된 복수의 화소들;
상기 기판과 상기 화소 사이에 제공된 블랙 매트릭스;
상기 기판과 상기 블랙 매트릭스 사이에 제공된 박막 트랜지스터; 및
상기 화소들에 대응하는 컬러 필터들을 포함하며,
상기 화소들 각각은
상기 기판 상에 공동을 제공하는 커버층;
상기 공동 내에 제공된 영상 표시층;
상기 블랙 매트릭스 상에 배치되고, 상기 박막 트랜지스터에 연결된 제1 전극; 및
상기 영상 표시층 상에 배치되고, 상기 제1 전극과 함께 상기 영상 표시층에 전계를 제공하는 제2 전극을 포함하고,
상기 영상 표시층은 상면, 제1 방향으로 서로 마주하는 제1 측면들, 및 상기 제1 방향과 교차하는 제2 방향으로 서로 마주하는 제2 측면들을 포함하고,
상기 영상 표시층의 상기 상면에 중첩하고 평탄한 상기 제2 전극의 제1 부분 및 상기 영상 표시층의 상기 제1 측면들에 중첩하고 경사진 상기 제2 전극의 제2 부분은 서로 동일한 층에 접촉하고,
상기 제2 전극의 상기 제1 부분과 상기 영상 표시층의 상기 제2 측면들은 서로 다른 층에 접촉하는 표시 장치.
Board;
A plurality of pixels provided on the substrate;
A black matrix provided between the substrate and the pixel;
A thin film transistor provided between the substrate and the black matrix; And
And color filters corresponding to the pixels,
Each of the pixels
A cover layer providing a cavity on the substrate;
An image display layer provided in the cavity;
A first electrode disposed on the black matrix and connected to the thin film transistor; And
And a second electrode disposed on the image display layer and providing an electric field to the image display layer together with the first electrode,
Wherein the image display layer includes an upper surface, first side surfaces facing each other in a first direction, and second side surfaces facing each other in a second direction intersecting the first direction,
The first portion of the second electrode overlapping and flat on the image display layer and the second portion of the second electrode overlapping and inclined to the first sides of the image display layer are in contact with the same layer ,
Wherein the first portion of the second electrode and the second side of the image display layer are in contact with different layers.
제1항에 있어서,
각 컬러 필터는 적색 컬러 필터, 녹색 컬러 필터, 및 블루 컬러 필터 중 하나를 포함하는 표시 장치.
The method according to claim 1,
Each color filter including one of a red color filter, a green color filter, and a blue color filter.
제1항에 있어서,
서로 인접한 두 컬러 필터는 상기 화소들 각각의 가장자리에서 서로 중첩하는 표시 장치.
The method according to claim 1,
And two color filters adjacent to each other overlap each other at an edge of each of the pixels.
기판;
상기 기판 상에 제공된 복수의 화소들;
상기 기판과 상기 화소 사이에 제공된 블랙 매트릭스;
상기 기판과 상기 블랙 매트릭스 사이에 제공된 박막 트랜지스터; 및
상기 화소들에 대응하는 컬러 필터들을 포함하며,
상기 화소들 각각은
상기 기판 상에 공동을 제공하는 커버층;
상기 공동 내에 제공된 영상 표시층;
상기 블랙 매트릭스 상에 배치되고, 상기 박막 트랜지스터에 연결된 제1 전극; 및
상기 제1 전극과 절연되고, 상기 영상 표시층과 상기 블랙 매트릭스 사이에 배치되고, 상기 제1 전극과 함께 상기 영상 표시층에 전계를 제공하는 제2 전극을 포함하고,
상기 영상 표시층은 상면, 제1 방향으로 서로 마주하는 제1 측면들, 및 상기 제1 방향에 교차하는 제2 방향으로 서로 마주하는 제2 측면들을 포함하고,
상기 영상 표시층의 상면과 상기 영상 표시층의 상기 제1 측면들은 서로 동일한 층에 접촉하고,
상기 영상 표시층의 상면과 상기 영상 표시층의 상기 제2 측면들은 서로 다른 층에 접촉하는 표시 장치.
Board;
A plurality of pixels provided on the substrate;
A black matrix provided between the substrate and the pixel;
A thin film transistor provided between the substrate and the black matrix; And
And color filters corresponding to the pixels,
Each of the pixels
A cover layer providing a cavity on the substrate;
An image display layer provided in the cavity;
A first electrode disposed on the black matrix and connected to the thin film transistor; And
And a second electrode that is insulated from the first electrode and is disposed between the image display layer and the black matrix and provides an electric field to the image display layer together with the first electrode,
Wherein the image display layer includes an upper surface, first side surfaces facing each other in a first direction, and second side surfaces facing each other in a second direction intersecting the first direction,
The upper surface of the image display layer and the first side surfaces of the image display layer are in contact with the same layer,
Wherein the upper surface of the image display layer and the second side surfaces of the image display layer are in contact with different layers.
제4항에 있어서,
각 컬러 필터는 적색 컬러 필터, 녹색 컬러 필터, 및 블루 컬러 필터 중 하나를 포함하는 표시 장치.
5. The method of claim 4,
Each color filter including one of a red color filter, a green color filter, and a blue color filter.
제4항에 있어서,
서로 인접한 두 컬러 필터는 상기 화소들 각각의 가장자리에서 서로 중첩하는 표시 장치.
5. The method of claim 4,
And two color filters adjacent to each other overlap each other at an edge of each of the pixels.
삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020140172270A 2014-12-03 2014-12-03 Display device and fabrication method thereof KR101854875B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140172270A KR101854875B1 (en) 2014-12-03 2014-12-03 Display device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140172270A KR101854875B1 (en) 2014-12-03 2014-12-03 Display device and fabrication method thereof

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020120053294A Division KR20130129008A (en) 2012-05-18 2012-05-18 Display device and fabrication method thereof

Publications (2)

Publication Number Publication Date
KR20150008356A KR20150008356A (en) 2015-01-22
KR101854875B1 true KR101854875B1 (en) 2018-05-08

Family

ID=52572039

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140172270A KR101854875B1 (en) 2014-12-03 2014-12-03 Display device and fabrication method thereof

Country Status (1)

Country Link
KR (1) KR101854875B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102306653B1 (en) * 2015-03-31 2021-09-29 삼성디스플레이 주식회사 Display device

Also Published As

Publication number Publication date
KR20150008356A (en) 2015-01-22

Similar Documents

Publication Publication Date Title
KR20130129008A (en) Display device and fabrication method thereof
US10109244B2 (en) Display device
KR101987094B1 (en) Display device and fabrication method thereof
US9500913B2 (en) Display device and manufacturing method thereof
KR101732939B1 (en) Display device and fabrication method thereof
CN102033360B (en) Liquid crystal display panel
KR20140027794A (en) Display device and fabrication method thereof
KR20140119371A (en) Display device and manufacturing method of the same
US9366912B2 (en) Liquid crystal display device
JP2009020258A (en) Liquid crystal display panel and its manufacturing method
US9835906B2 (en) Liquid crystal display and method for manufacturing the same
US20140368781A1 (en) Liquid crystal display and method for manufacturing the same
KR101688201B1 (en) Display device and fabrication method thereof
US9785002B2 (en) Liquid crystal display and method of manufacturing the same
KR101854875B1 (en) Display device and fabrication method thereof
US9634041B2 (en) Display apparatus and method of manufacturing the same
KR102178887B1 (en) Array substrate and liquid crystal display device inluding the same
KR20150000949A (en) Display device and manufacturing method of the same
JP2011013450A (en) Liquid crystal display device and method of manufacturing the same
US9122104B2 (en) Display apparatus and method of manufacturing the same
US20150042912A1 (en) Liquid crystal display apparatus
JP2006098609A (en) Liquid crystal display device
JP2017067829A (en) Liquid crystal display
US9557611B2 (en) Display device and manufacturing method thereof
JP2013218003A (en) Electro-optic device, method of manufacturing electro-optic device, and electronic apparatus

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right