KR101846870B1

KR101846870B1 - Charger and driving method of the charger

Info

Publication number: KR101846870B1
Application number: KR1020120157481A
Authority: KR
Inventors: 이대우
Original assignee: 현대자동차 주식회사
Priority date: 2012-12-28
Filing date: 2012-12-28
Publication date: 2018-04-10
Also published as: KR20140088248A

Abstract

본 발명의 실시 예는 제1 배터리의 전압을 이용하여 제2 배터리를 충전하는 장치 및 그 구동 방법에 관한 것이다. 상기 충전기는, 상기 제1 배터리의 양극과 음극 사이에 연결되어 있는 진상 FET 레그 및 지상 FET 레그를 포함하는 풀브릿지 회로, 상기 진상 FET 레그와 상기 지상 FET 레그에 병렬 연결되어 있는 클램프 회로, 및 상기 풀브릿지 회로에 연결된 1차측 권선을 포함하는 트랜스포머를 포함한다. 상기 클램프 회로는, 상기 고전압 배터리의 양극과 음극 사이에 직렬 연결되어 있는 제1 다이오드 및 제2 다이오드를 포함한다.An embodiment of the present invention relates to an apparatus for charging a second battery using a voltage of a first battery and a driving method thereof. The charger includes a full bridge circuit including a leading-edge FET leg and a ground-state FET leg connected between an anode and a cathode of the first battery, a clamp circuit connected in parallel to the leading-edge FET leg and the ground- And a transformer including a primary winding connected to the full bridge circuit. The clamp circuit includes a first diode and a second diode connected in series between an anode and a cathode of the high voltage battery.

Description

[0001] CHARGER AND DRIVING METHOD OF THE CHARGER [0002]

본 발명의 실시 예는 충전기 및 그 구동 방법에 관한 것이다. 예를 들어, 하이브리드 및 전기차의 저부하 조건에서 ZVS(zero voltage switching) 범위 확대에 의한 효율 개선 및 출력 다이오드의 스너버 회로를 제거할 수 있는 충전기 및 그 구동 방법에 관한 것이다. Embodiments of the present invention relate to a charger and a driving method thereof. For example, the present invention relates to a charger capable of improving the efficiency by enlarging the range of a zero voltage switching (ZVS) range under a low load condition of a hybrid electric vehicle and a snubber circuit of an output diode, and a driving method thereof.

세계적인 환경오염 문제의 대두에 따른 친환경차에 대한 관심이 높아진 상황에서 컨버터의 효율과 전자파 문제는 차량 품질과 직결되는 문제이다. 특히 차량에 들어가는 컨버터는 낮은 부하상태에서 동작이 빈번하다.With the increasing interest in environmentally friendly cars due to global environmental pollution problems, converter efficiency and electromagnetic problems are directly related to vehicle quality. In particular, converters that enter the vehicle frequently operate under low load conditions.

예를 들어, 플러그인 하이브리드 및 전기 차량은 저부하(출력 파워 150W아래) 동작이 빈번하게 발생하는데, 이에 대한 효율 개선이 필요하다. 컨버터 특성상 부하가 낮을때 ZVS가 제대로 일어나지 않아 스위칭 Loss 증가에 따른 효율 감소 및 전자파 문제가 빈번히 발생한다. For example, plug-in hybrid and electric vehicles frequently operate at low loads (below 150W of output power) and need to be improved in efficiency. Due to the characteristics of the converter, ZVS does not occur properly when the load is low, resulting in a reduction in efficiency due to an increase in switching loss and frequent electromagnetic problems.

또한 컨버터의 출력 다이오드는 온/오프시 써지(surge)성 전압이 발생한다. 써지성 전압은 컨버터의 전자파 특성에 악영향을 끼치고, 이를 개선하기 위한 스너버 회로가 필수 적이다. The output diode of the converter also generates a surge voltage when on / off. The surge voltage adversely affects the electromagnetic characteristics of the converter, and a snubber circuit is necessary to improve it.

예를 들어, 출력 다이오드에 써지성 전압이 크게 발생하여 스너버 회로를 추가 하거나 내압이 높은 다이오드를 사용하게 되면 컨버터의 비용 상승의 원인이 된다. For example, if a surge voltage is large in the output diode and a snubber circuit is added or a high voltage diode is used, the cost of the converter may be increased.

출력 다이오드의 스너버 회로를 제거하고 저부하 효율을 개선할 수 있는 충전기 및 그 구동방법을 제공하고자 한다. A charger capable of eliminating a snubber circuit of an output diode and improving a low-load efficiency, and a driving method thereof.

본 발명의 한 특징에 따른 제1 배터리의 전압을 이용하여 제2 배터리를 충전하는 장치는, 상기 제1 배터리의 양극과 음극 사이에 연결되어 있는 진상 FET 레그 및 지상 FET 레그를 포함하는 풀브릿지 회로, 상기 진상 FET 레그와 상기 지상 FET 레그에 병렬 연결되어 있는 클램프 회로, 및 상기 풀브릿지 회로에 연결된 1차측 권선을 포함하는 트랜스포머를 포함한다. 상기 클램프 회로는, 상기 고전압 배터리의 양극과 음극 사이에 직렬 연결되어 있는 제1 다이오드 및 제2 다이오드를 포함한다. An apparatus for charging a second battery using a voltage of a first battery according to an aspect of the present invention includes a full bridge circuit including a front phase FET leg and a ground phase FET leg connected between an anode and a cathode of the first battery, A clamp circuit connected in parallel to the phase-phase FET leg and the ground-phase FET leg, and a transformer including a primary-side winding connected to the full bridge circuit. The clamp circuit includes a first diode and a second diode connected in series between an anode and a cathode of the high voltage battery.

상기 클램프 회로는, 상기 제1 다이오드에 병렬 연결되어 있는 제1 커패시터 및 상기 제2 다이오드에 병렬 연결되어 있는 제2 커패시터를 더 포함한다.The clamp circuit further includes a first capacitor connected in parallel to the first diode and a second capacitor connected in parallel to the second diode.

상기 제1 다이오드의 캐소드는 상기 제1 배터리의 양극에 연결되어 있고, 상기 제2 다이오드의 애노드는 상기 제1 배터리의 음극에 연결되어 있으며, 상기 제1 다이오드의 애노드와 상기 제2 다이오드의 캐소드가 연결되어 있다.A cathode of the first diode is connected to an anode of the first battery, an anode of the second diode is connected to a cathode of the first battery, and an anode of the first diode and a cathode of the second diode It is connected.

상기 진상 FET 레그는, 상기 제1 배터리의 양극와 음극 사이에 직렬 연결되어 있는 제1 FET 및 제2 FET를 포함하고, 상기 충전기는 상기 제1 FET 및 상기 제2 FET가 연결되어 있는 접점과 상기 제1 다이오드의 애노드와 상기 제2 다이오드의 캐소드가 연결되어 있는 접점 사이에 상기 1차측 권선이 연결되어 있다.Wherein the phase-advance FET leg comprises a first FET and a second FET connected in series between an anode and a cathode of the first battery, the charger having a contact connected to the first FET and the second FET, The primary winding is connected between the anode of the first diode and the contact to which the cathode of the second diode is connected.

상기 지상 FET 레그는, 상기 제1 배터리의 양극와 음극 사이에 직렬 연결되어 있는 제3 FET 및 제4 FET를 포함하고, 상기 충전기는 상기 제3 FET 및 상기 제4 FET가 연결되어 있는 접점과 상기 제1 다이오드의 애노드와 상기 제2 다이오드의 캐소드가 연결되어 있는 접점 사이에 연결되어 있는 공진 인덕터를 더 포함한다.The ground-based FET leg includes a third FET and a fourth FET connected in series between an anode and a cathode of the first battery, and the charger has a contact connected to the third FET and the fourth FET, 1 resonant inductor connected between the anode of the first diode and the contact to which the cathode of the second diode is connected.

상기 트랜스머는, 2차측에 위치한 제1 2차측 권선 및 제2 2차측 권선을 더 포함하고, 상기 트랜스포머는 상기 풀브릿지 회로를 통해 공급되는 교류 입력 전압을 변환하여 2차측으로 전달한다.The transformer further includes a first secondary winding and a second secondary winding positioned on the secondary side, and the transformer transforms the AC input voltage supplied through the full bridge circuit and transfers the converted AC input voltage to the secondary side.

상기 충전기는, 상기 트랜스포머의 2차측에 연결되어 있고, 상기 트랜스포머로부터 공급되는 교류 전압을 정류하여 직류 전압으로 변환하는 출력 다이오드를 더 포함한다.The charger further includes an output diode connected to the secondary side of the transformer, for rectifying the AC voltage supplied from the transformer and converting the AC voltage into a DC voltage.

상기 출력 다이오드는, 상기 2차측 그라운드에 연결되어 있는 애노드 및 상기 제1 2차측 권선에 연결되어 있는 캐소드를 포함하는 제1 다이오드, 및 상기 2차측 그라운드에 연결되어 있는 애노드 및 상기 제2 2차측 권선에 연결되어 있는 캐소드를 포함하는 제2 다이오드를 포함한다.Wherein the output diode comprises a first diode comprising an anode connected to the secondary side ground and a cathode connected to the first secondary side winding and an anode connected to the secondary side ground and an anode connected to the secondary side winding, And a second diode including a cathode connected to the second electrode.

상기 충전기는, 상기 제1 2차측 권선 및 상기 제2 2차측 권선이 연결되어 있는 노드에 연결되어 있는 일전극을 포함하는 출력 인덕터, 및 상기 출력 인덕터의 타전극에 연결되어 있는 출력단 직류 커패시터를 더 포함한다.The charger includes an output inductor including one electrode connected to a node to which the first secondary winding and the second secondary winding are connected, and an output stage DC capacitor connected to the other electrode of the output inductor .

상기 제2 배터리는 상기 출력단 직류 커패시터의 양단에 연결되어 있다.And the second battery is connected to both ends of the output stage DC capacitor.

상기 충전기는, 상기 제2 배터리에 공급되는 출력 전압에 따라 상기 풀브릿지 회로의 스위칭동작을 제어하는 위상 시프트 제어기를 더 포함하고, 상기 위상 시프트 제어기는 상기 출력 전압이 소정의 레벨로 유지되도록 상기 진상 FET 레그의 위상에 대해 상기 지상 FET 레그위 위상을 조절한다.Wherein the charger further includes a phase shift controller for controlling a switching operation of the full bridge circuit in accordance with an output voltage supplied to the second battery, Regulates the phase above the ground-based FET leg relative to the phase of the FET leg.

상기 진상 FET 레그는, 상기 제1 배터리의 양극와 음극 사이에 직렬 연결되어 있는 제1 FET 및 제2 FET를 포함하고, 상기 지상 FET 레그는, 상기 제1 배터리의 양극와 음극 사이에 직렬 연결되어 있는 제3 FET 및 제4 FET를 포함한다. 상기 위상 시프트 제어기는 상기 제1 내지 제4 FET의 스위칭 동작을 제어하는 게이트 전압을 생성한다. Wherein the phase-advance FET leg comprises a first FET and a second FET connected in series between an anode and a cathode of the first battery, and the ground-state FET leg comprises a first FET connected in series between the anode and the cathode of the first battery, 3 FET and a fourth FET. The phase shift controller generates a gate voltage controlling a switching operation of the first to fourth FETs.

상기 충전기는, 상기 출력 전압을 감지하여 상기 출력 전압에 대응하는 피드백 전압을 생성하는 출력 전압 센서를 더 포함한다.The charger further includes an output voltage sensor for sensing the output voltage and generating a feedback voltage corresponding to the output voltage.

본 발명의 다른 특징에 따른 진상 FET 레그 및 지상 FET 레그를 포함하는 풀브릿지 회로, 상기 진상 FET 레그와 상기 지상 FET 레그에 병렬 연결되어 있는 클램프 회로, 및 상기 풀브릿지 회로에 연결되어 있는 트랜스포머를 포함하는 충전기의 구동 방법은, 상기 트랜스포머의 2차측에 전달된 교류 전압을 정류하여 직류 전압을 전환하는 단계, 상기 전환된 직류 전압이 출력 인덕터 및 출력단 직류 커패시터에 의해 출력전압으로 생성되는 단계, 및 상기 출력 전압에 따라 상기 출력 전압이 소정의 레벨로 유지되도록 상기 진상 FET 레그의 위상에 대해 상기 지상 FET 레그위 위상을 조절하는 단계를 포함한다.A full bridge circuit including a true phase FET leg and a grounded phase leg according to another aspect of the present invention, a clamp circuit connected in parallel to the true phase FET leg and the grounded FET leg, and a transformer connected to the full bridge circuit The method of driving a charger includes the steps of rectifying an AC voltage delivered to a secondary side of the transformer to convert a DC voltage, generating the converted DC voltage as an output voltage by an output inductor and an output stage DC capacitor, And adjusting the phase of the ground-phase FET leg with respect to the phase of the fast-phase FET leg so that the output voltage is maintained at a predetermined level according to the output voltage.

상기 위상을 조절하는 단계는, 상기 진상 FET 레그의 위상에 대해 상기 지상 FET 레그위 위상이 지연되어 있고, 상기 출력 전압에 따라 지연 정도를 조절하는 단계를 포함한다. The step of regulating the phase includes delaying the phase of the phase-to-phase FET leg relative to the phase of the phase-phase leg leg, and adjusting the degree of delay according to the output voltage.

본 발명의 실시 예를 통해 출력 다이오드의 스너버 회로를 제거하고 저부하 효율을 개선할 수 있는 충전기 및 그 구동방법을 제공한다. The present invention provides a charger capable of eliminating a snubber circuit of an output diode and improving a low-load efficiency and a driving method thereof.

도 1은 본 발명의 실시 예에 따른 충전기의 일부를 나타낸 도면이다.
도 2는 본 발명의 실시 예에 따른 게이트 전압 및 1차측 권선의 양단 전압을 나타낸 도면이다.
도 3은 종래 클램프 회로의 다이오드가 추가되기 전의 출력 전류를 나타낸 파형도이다.
도 4는 본 발명의 실시 예에 따른 클램프 회로의 다이오드 추가에 따른 출력 전류를 나타낸 파형도이다.
도 5는 저부항 영역에서 본 발명의 실시 예에 따른 효율과 종래 기술간의 효율을 비교한 그래프이다.
도 6은 종래 출력 다이오드에 걸리는 피크 전압을 나타낸 도면이다.
도 7은 본 발명의 실시 예에 따른 출력 다이오드에 걸리는 피크 전압을 나타낸 도면이다.1 is a view showing a part of a charger according to an embodiment of the present invention.
FIG. 2 is a diagram showing a gate voltage and a both-end voltage of a primary winding according to an embodiment of the present invention.
3 is a waveform diagram showing an output current before the diode of the conventional clamp circuit is added.
4 is a waveform diagram showing an output current according to the addition of a diode of a clamp circuit according to an embodiment of the present invention.
FIG. 5 is a graph comparing the efficiency according to an embodiment of the present invention with the efficiency of the prior art in the low-impact region.
6 is a graph showing a peak voltage applied to a conventional output diode.
7 is a graph illustrating a peak voltage applied to an output diode according to an embodiment of the present invention.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In order to clearly illustrate the present invention, parts not related to the description are omitted, and similar parts are denoted by like reference characters throughout the specification.

명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. Throughout the specification, when a part is referred to as being "connected" to another part, it includes not only "directly connected" but also "electrically connected" with another part in between . Also, when an element is referred to as "comprising ", it means that it can include other elements as well, without departing from the other elements unless specifically stated otherwise.

이하, 도면을 참조하여 본 발명의 실시 예에 따른 충전기 및 그 구동 방법을 설명한다.Hereinafter, a charger and a driving method thereof according to an embodiment of the present invention will be described with reference to the drawings.

도 1은 본 발명의 실시 예에 따른 충전기의 일부를 나타낸 도면이다.1 is a view showing a part of a charger according to an embodiment of the present invention.

도 1에 도시된 바와 같이, 충전기(100)는 저전압 배터리(20) 및 고전압 배터리(30)에 연결되어 있고, 저전압 배터리(20)는 전장 부하(10)에 연결되어 있다.1, the charger 100 is connected to a low-voltage battery 20 and a high-voltage battery 30, and a low-voltage battery 20 is connected to an electric-field load 10.

충전기(100)는 직류단 커패시터(CIN), 위상 시프트(phase shift) 제어기(1), 클램프 회로(2), 풀브릿지 회로(3), 트랜스포머(4), 출력 다이오드(5), 출력 전압 센서(6), 출력 커패시터(COUT), 공진 인덕터(L1), 및 출력 인덕터(LO)를 포함한다.The charger 100 includes a DC short-circuit capacitor CIN, a phase shift controller 1, a clamp circuit 2, a full bridge circuit 3, a transformer 4, an output diode 5, An output capacitor 6, an output capacitor COUT, a resonant inductor L1, and an output inductor LO.

직류단 커패시터(CIN)는 고전압 배터리(30)의 양단에 연결되어 있고, 고전압 배터리(100)의 전압을 안정시킨다. 직류단 커패시터(CIN)의 일전극은 노드(N1)에 연결되어 있고, 타전극은 노드(N2)에 연결되어 있다. 노드(N1)는 고전압 배터리(30)의 양극에 연결되어 있고, 노드(N2)는 고전압 배터리(30)의 음극에 연결되어 있다.The DC short capacitor CIN is connected to both ends of the high voltage battery 30 to stabilize the voltage of the high voltage battery 100. One electrode of the DC capacitor CIN is connected to the node N1 and the other electrode is connected to the node N2. The node N1 is connected to the anode of the high voltage battery 30 and the node N2 is connected to the cathode of the high voltage battery 30. [

클램프 회로(2)는 출력 다이오드(DO1, DO2) 오프시 출력 다이오드(DO1, DO2) 사이에 발생하는 서지전압을 감소시키고, 저부화 효율을 개선한다. 클램프 회로(2)는 두 개의 다이오드(D1, D2) 및 두 개의 커패시터(C1, C2)를 포함한다. The clamp circuit 2 reduces the surge voltage generated between the output diodes DO1 and DO2 when the output diodes DO1 and DO2 are turned off, and improves the low-efficiency efficiency. The clamp circuit 2 includes two diodes D1 and D2 and two capacitors C1 and C2.

두 개의 다이오드(D1) 및 다이오드(D2)는 노드(N1)과 노드(N2) 사이에 직렬 연결되어 있고, 커패시터(C1)은 다이오드(D1)에 병렬 연결되어 있으며, 커패시터(C2)는 다이오드(D2)에 병렬 연결되어 있다. 다이오드(D1)의 캐소드는 노드(N1)에 연결되어 있고, 다이오드(D2)의 애노드는 노드(N2)에 연결되어 있으며, 다이오드(D1)의 애노드 및 다이오드(D2)의 캐소드는 노드(N4)에 연결되어 있다. The two diodes D1 and D2 are connected in series between the node N1 and the node N2 and the capacitor C1 is connected in parallel to the diode D1 and the capacitor C2 is connected to the diode D2 in parallel. The anode of the diode D1 is connected to the node N1 and the anode of the diode D2 is connected to the node N2 and the anode of the diode D1 and the cathode of the diode D2 are connected to the node N4, Respectively.

풀브릿지 회로(3)는 고전압 배터리(30)로부터 입력되는 직류 입력 전압을 교류 전압으로 변환한다. 풀브릿지 회로(3)는 진상 FET(field effect transistor) 레그(leg)(31) 및 지상 FET 레그(32)를 포함한다. 진상 FET 레그(31)의 위상이 항상 지상 FET 레그(32)의 위상 보다 앞선다. The full bridge circuit 3 converts the DC input voltage inputted from the high voltage battery 30 into an AC voltage. The full bridge circuit 3 includes a field effect transistor (FET) leg 31 and a ground FET leg 32. The phase of the fast phase FET leg 31 is always higher than the phase of the ground phase FET leg 32. [

진상 FET 레그(31) 및 지상 FET 레그(32)는 고전압 배터리(30)의 양극과 음극 사이에 연결되어 있다. The forward phase FET leg 31 and the ground phase FET leg 32 are connected between the anode and the cathode of the high voltage battery 30.

클램프 회로(2)는 진상 FET 레그(leg)(31) 및 지상 FET 레그(32)에 병렬 연결되어 있다.Clamp circuit 2 is connected in parallel to fast phase FET leg 31 and ground phase FET leg 32.

풀브릿지 회로(3)는 4 개의 FET(Q1-Q4)를 포함하고, FET(Q1-Q4) 각각의 드레인과 소스 사이에는 기생 커패시터(CP1-CP4)가 형성되어 있다. FET(Q1) 및 FET(Q2)가 진상 FET 레그(31)를 형성하고, FET(Q3) 및 FET(Q4)가 지상 FET 레그(32)를 형성한다. The full bridge circuit 3 includes four FETs Q1 to Q4 and parasitic capacitors CP1 to CP4 are formed between the drain and source of each of the FETs Q1 to Q4. The FET Q1 and the FET Q2 form the fast phase FET leg 31 and the FET Q3 and the FET Q4 form the ground phase FET leg 32. [

FET(Q1)의 드레인은 노드(N1)에 연결되어 있고, 게이트에는 게이트 전압(VG1)이 입력되고, 소스는 노드(N5)에 연결되어 있다. FET(Q2)의 드레인은 노드(N5)에 연결되어 있고, 게이트에는 게이트 전압(VG2)이 입력되고, 소스는 노드(N2)에 연결되어 있다. The drain of the FET Q1 is connected to the node N1, the gate voltage VG1 is input to the gate, and the source is connected to the node N5. The drain of the FET Q2 is connected to the node N5, the gate voltage VG2 is input to the gate, and the source is connected to the node N2.

FET(Q3)의 드레인은 노드(N1)에 연결되어 있고, 게이트에는 게이트 전압(VG3)이 입력되고, 소스는 노드(N3)에 연결되어 있다. FET(Q4)의 드레인은 노드(N3)에 연결되어 있고, 게이트에는 게이트 전압(VG4)이 입력되고, 소스는 노드(N2)에 연결되어 있다. The drain of the FET Q3 is connected to the node N1, the gate voltage VG3 is input to the gate, and the source is connected to the node N3. The drain of the FET Q4 is connected to the node N3, the gate receives the gate voltage VG4, and the source is connected to the node N2.

공진 인덕터(L1)는 위상 시프트 제어시 FET(Q1-Q4)와 그 기생 커패시터(CP1-CP4)가 공진할 때, FET(Q1-Q4) 각각의 양단에 걸리는 전압이 영전압에 가까운 전압이 되도록 한다.The resonance inductor L1 is controlled such that when the FETs Q1 to Q4 and the parasitic capacitors CP1 to CP4 resonate in phase shift control, the voltage across both ends of each of the FETs Q1 to Q4 becomes a voltage close to zero do.

공진 인덕터(L1)는 노드(N3)와 노드(N4) 사이에 연결되어 있다.The resonant inductor L1 is connected between the node N3 and the node N4.

트랜스포머(4)는 풀브릿지 회로(3)을 통해 공급되는 높은 교류 입력전압을 낮은 교류 전압으로 변환한다. 트랜스포머(4)의 1차측은 고전압 배터리(30)에 연결되어 있고, 2차측은 샤시에 연결되어 있을 수 있다. 트랜스포머(4)의 1차측과 2차측은 서로 절연되어 있으므로, 고전압과 샤시간의 절연이 확보될 수 있다. The transformer (4) converts the high AC input voltage supplied through the full bridge circuit (3) to a low AC voltage. The primary side of the transformer 4 may be connected to the high voltage battery 30 and the secondary side may be connected to the chassis. Since the primary side and the secondary side of the transformer 4 are insulated from each other, insulation between the high voltage and the shunt time can be ensured.

트랜스포머(4)는 1차측에 위치한 1차측 권선(41), 2차측에 위치한 두 개의 2차측 권선(42, 43)을 포함한다. 2차측 권선(42)의 일전극 및 2차측 권선(43)의 일전극은 노드(N6)에 연결되어 있다. The transformer (4) includes a primary winding (41) located on the primary side and two secondary windings (42, 43) located on the secondary side. One electrode of the secondary winding 42 and one electrode of the secondary winding 43 are connected to the node N6.

출력 다이오드(5)는 트랜스포머(4)로부터 공급되는 교류 전압을 정류하여 직류 전압으로 변한시킨다. 출력 다이오드(5)는 제1 다이오드(DO1) 및 제2 다이오드(DO2)를 포함한다. The output diode 5 rectifies the AC voltage supplied from the transformer 4 to convert it into a DC voltage. The output diode 5 includes a first diode DO1 and a second diode DO2.

제1 다이오드(DO1)의 애노드는 2차측 그라운드에 연결되어 있고, 캐소드는 2차측 권선(42)의 타전극에 연결되어 있다. 제2 다이오드(DO2)의 애노드는 2차측 그라운드에 연결되어 있고, 캐소드는 2차측 권선(43)의 타전극에 연결되어 있다.The anode of the first diode D01 is connected to the secondary side ground, and the cathode is connected to the other electrode of the secondary side winding 42. [ The anode of the second diode (DO2) is connected to the secondary side ground, and the cathode is connected to the other electrode of the secondary side winding (43).

출력 인덕터(LO)는 노드(N6)에 연결되어 있는 일전극을 포함한다.The output inductor LO includes one electrode connected to node N6.

출력단 직류 커패시터(COUT)는 출력 인덕터(LO)와 함께 출력 전압(VOUT)의 리플을 감소시켜, 출력 전압(VOUT)을 직류 전압으로 전환하고, 출력 전압(VOUT)의 노이즈를 감소시킨다. 출력단 직류 커패시터(COUT)는 출력 인덕터(LO)의 타전극에 연결되어 있는 일전극 및 2차측 그라운드에 연결되어 있는 타전극을 포함한다.The output stage DC capacitor COUT together with the output inductor LO reduces the ripple of the output voltage VOUT thereby converting the output voltage VOUT to a DC voltage and reducing the noise of the output voltage VOUT. The output stage DC capacitor COUT includes one electrode connected to the other electrode of the output inductor LO and the other electrode connected to the secondary ground.

위상 시프트 제어기(1)는 진상 FET 레그(31)와 지상 FET 레그(32)의 위상을 제어 하여 출력 전압(VOUT)을 원하는 레벨로 제어한다. Phase shift controller 1 controls the phase of fast phase FET leg 31 and ground phase FET leg 32 to control the output voltage VOUT to a desired level.

출력 전압 센서(6)는 출력 전압(VOUT)을 입력받고, 출력 전압(VOUT)에 따르는 피드백 전압(VFB)을 생성하여 위상 시프트 제어기(1)에 전달한다.The output voltage sensor 6 receives the output voltage VOUT and generates a feedback voltage VFB corresponding to the output voltage VOUT and transfers the generated feedback voltage VFB to the phase shift controller 1. [

위상 시프트 제어기(1)는 피드백 전압(VFB)에 따라 진상 FET 레그(31)와 지상 FET 레그(32)의 위상을 조절하여 출력 전압(VOUT)이 원하는 레벨이 되도록 한다. 예를 들어, 위상 시프트 제어기(1)는 출력 전압(VOUT)이 원하는 레벨에 비해 감소한 경우 출력 전압(VOUT)을 증가시키기 위해 진상 FET 레그(31)에 대한 지상 FET 레그(32)의 위상을 앞으로 이동시키는 게이트 전압(VG1-VG4)을 생성할 수 있다.The phase shift controller 1 adjusts the phase of the phase FET leg 31 and the phase FET leg 32 according to the feedback voltage VFB so that the output voltage VOUT is at a desired level. For example, the phase shift controller 1 may shift the phase of the ground FET leg 32 relative to the leading phase FET leg 31 forward to increase the output voltage VOUT when the output voltage VOUT decreases relative to the desired level The gate voltages VG1-VG4 can be generated.

반대로 위상 시프트 제어기(1)는 출력 전압(VOUT)이 원하는 레벨에 비해 증가한 경우 출력 전압(VOUT)을 감소시키기 위해 진상 FET 레그(31)에 대한 지상 FET 레그(32)의 위상을 뒤로 이동시키는 게이트 전압(VG1-VG4)을 생성할 수 있다.Conversely, the phase shift controller 1 has a gate that moves the phase of the ground FET leg 32 back to the leading phase FET leg 31 to reduce the output voltage VOUT when the output voltage VOUT is increased relative to the desired level. Voltage VG1-VG4.

이하, 도 2를 참고하여 본 발명의 실시 예에 따른 충전기의 구동 방법을 설명한다. Hereinafter, a method of driving a charger according to an embodiment of the present invention will be described with reference to FIG.

도 2는 본 발명의 실시 예에 따른 게이트 전압 및 1차측 권선의 양단 전압을 나타낸 도면이다. FIG. 2 is a diagram showing a gate voltage and a both-end voltage of a primary winding according to an embodiment of the present invention.

1차측 권선(41)의 양단 전압을 이하 단자 전압(Vt, 도 1 참조)라 한다. 단자 전압(Vt)이 발생하는 구간은 유효 전력 구간이다.The both-end voltage of the primary winding 41 is hereinafter referred to as a terminal voltage Vt (see Fig. 1). The section where the terminal voltage Vt occurs is the effective power section.

도 2에 도시된 바와 같이, 지상 FET 레그(32)의 위상이 조정되기 전의 게이트 전압(VG3', VG4') 및 양단 전압(Vt')과 지상 FET 레그(32)의 위상이 조정된 후의 게이트 전압(VG3, VG4) 및 양단 전압(Vt)가 도시되어 있다.As shown in Fig. 2, the gate voltages VG3 'and VG4' before the phase of the ground-based FET legs 32 are adjusted and the gate voltage Vg 'after the phases of the ground-state FET legs 32 are adjusted, The voltages VG3 and VG4 and the both-end voltage Vt are shown.

먼저, FET(Q1) 및 FET(Q2)를 번갈아 온/오프 동작시키는 게이트 전압(VG1, VG2)가 생성된다. 게이트 전압(VG1)이 하이 레벨일 때 FET(Q1)이 턴 온 되고, 게이트 전압(VG2)이 하이 레벨일 때 FET(Q2)가 턴 온 된다.First, gate voltages VG1 and VG2 are generated which alternately turn on / off the FET Q1 and the FET Q2. The FET Q1 is turned on when the gate voltage VG1 is at the high level and the FET Q2 is turned on when the gate voltage VG2 is at the high level.

출력 전압(VOUT)이 원하는 레벨보다 낮을 때 발생하는 피드백 전압(VFB)에 의해 위상 시프트 제어기(1)는 게이트 전압(VG3, VG4)의 위상을 ??P 만큰 앞으로 당긴다. 즉, 게이트 전압(VG3', VG4')에 비해 게이트 전압(VG3, VG4)의 위상이 ??P만큼 앞선다.The phase shift controller 1 pulls the phase of the gate voltages VG3 and VG4 forward by the feedback voltage VFB generated when the output voltage VOUT is lower than the desired level. That is, the phase of the gate voltages VG3 and VG4 is higher by? P than the gate voltages VG3 'and VG4'.

그러면, 단자 전압(Vt)이 발생하는 구간이 D'에서 구간 D로 증가한다. 즉, 위상을 시프트 시킨 만큼(??P) 단자 전압(Vt)이 발생하는 구간이 증가한다. 그러면 유효 전력 구간이 증가하여 2차측으로 전달되는 전력이 증가하고 출력 전압(VOUT)이 증가한다.Then, the section in which the terminal voltage Vt is generated increases from D 'to D. That is, as the phase is shifted, the section in which the terminal voltage Vt is generated increases. Then, the effective power section increases, the power delivered to the secondary side increases, and the output voltage VOUT increases.

ZVS가 될 경우, FET(Q1, Q2, Q3, Q4)가 온 될 때 FET의 양단에 걸리는 전압이 영전압이 되어, 스위칭 손실이 발생하지 않는다. ZVS가 되기 위해서는 아래 수학식 1을 만족해야 한다. In the case of ZVS, the voltage across both ends of the FET becomes zero voltage when the FETs Q1, Q2, Q3, and Q4 are turned on, and no switching loss occurs. In order to become ZVS, it is necessary to satisfy Equation 1 below.

[수학식 1][Equation 1]

수학식 1에서, Llk는 공진 인덕터(L1)의 인덕턴스이고, Ip 는 진상 FET 레그(31)의 턴 오프시 공진인덕터(L1)로 흐르는 전류이며, Cmos는 FET의 기생 커패시터이고, Vb는 고전압 배터리(30)로부터 전달되는 입력전압이고, Ctr은 트랜스포머(4)의 기생 커패시터이다. Ip is the current flowing to the resonant inductor L1 when the fast FET leg 31 is turned off, Cmos is the parasitic capacitor of the FET, and Vb is the voltage of the high voltage battery 31. In this case, Llk is the inductance of the resonant inductor L1, Ctr is a parasitic capacitor of the transformer 4,

위 수식에서 알 수 있듯이, Ip가 클수록 ZVS가 될 가능성이 증가한다.As can be seen from the above equation, the greater the Ip, the greater the likelihood of ZVS.

도 3은 종래 클램프 회로의 다이오드가 추가되기 전의 출력 전류를 나타낸 파형도이다. 3 is a waveform diagram showing an output current before the diode of the conventional clamp circuit is added.

도 4는 본 발명의 실시 예에 따른 클램프 회로의 다이오드 추가에 따른 출력 전류를 나타낸 파형도이다. 출력 전류는 풀브릿지 회로(3)에 흐르는 전류를 의미한다.4 is a waveform diagram showing an output current according to the addition of a diode of a clamp circuit according to an embodiment of the present invention. The output current means the current flowing in the full bridge circuit 3.

도 3에 도시된 바와 같이, 진상 FET 레그(31)의 턴 오프 시점 T1 및 T2에 IP1 및 IP2가 발생한다.As shown in Fig. 3, IP1 and IP2 are generated at the turn-off time points T1 and T2 of the leading-phase FET leg 31. As shown in Fig.

도 4에 도시된 바와 같이, 진상 FET 레그(31)의 턴 오프 시점 T3 및 T4에 IP3 및 IP4가 발생한다.As shown in Fig. 4, IP3 and IP4 are generated at the turn-off time points T3 and T4 of the leading-phase FET leg 31. Fig.

도 3 및 도 4를 비교해서 알 수 있는 바와 같이, IP3 및 IP4가 IP1 및 IP2에 비해 크다. 따라서 본 발명의 실시 예에 따를 때 ZVS가 될 가능성이 높다.3 and 4, IP3 and IP4 are larger than IP1 and IP2. Therefore, according to the embodiment of the present invention, there is a high possibility of becoming ZVS.

도 5는 저부항 영역에서 본 발명의 실시 예에 따른 효율과 종래 기술간의 효율을 비교한 그래프이다.FIG. 5 is a graph comparing the efficiency according to an embodiment of the present invention with the efficiency of the prior art in the low-impact region.

도 5에 도시된 바와 같이, 저부하 영역(예를 들면, 40W 이하 영역)에서 본 발명의 실시 예에 따른 충전기 효율이 더 높다.As shown in FIG. 5, the charger efficiency according to the embodiment of the present invention is higher in a low load region (for example, an area of 40 W or less).

도 6은 종래 출력 다이오드에 걸리는 피크 전압을 나타낸 도면이다.6 is a graph showing a peak voltage applied to a conventional output diode.

도 7은 본 발명의 실시 예에 따른 출력 다이오드에 걸리는 피크 전압을 나타낸 도면이다.7 is a graph illustrating a peak voltage applied to an output diode according to an embodiment of the present invention.

도 6 및 7을 통해 알 수 있듯이, 출력 다이오드(5)에 걸리는 전압이 종래에 비해 훨씬 작은 전압임을 알 수 있다.As can be seen from FIGS. 6 and 7, it can be seen that the voltage across the output diode 5 is much smaller than in the prior art.

종래 기술에 따르면, 도 6에 도시된 것과 같은 피크 전압에 따른 노이즈를 제거하기 위해 출력 다이오드에 저항, 커패시터, 및 다이오드를 구성된 스너버 회로를 연결해야 한다. 그러나 본 발명의 실시 예에서는 피크 전압이 종래에 비해 매우 작아 별도의 스너버 회로를 구비하지 않을 수 있다.According to the prior art, a snubber circuit comprising a resistor, a capacitor, and a diode must be connected to the output diode in order to remove noise due to the peak voltage as shown in Fig. However, in the embodiment of the present invention, the peak voltage is very small as compared with the prior art, so that a separate snubber circuit may not be provided.

아울러, 출력 다이오드(5) 양단에 걸리는 전압도 종래에 비해 감소하여 출력 다이오드(5)의 내압 요구 조건을 개선할 수 있는 효과도 제공된다.In addition, the voltage applied to both ends of the output diode 5 is also reduced compared with the conventional one, and the effect of improving the internal pressure requirement of the output diode 5 is also provided.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, It belongs to the scope of right.

충전기(100), 저전압 배터리(20), 고전압 배터리(30)
전장 부하(10), 직류단 커패시터(CIN)
위상 시프트 제어기(1), 클램프 회로(2)
풀브릿지 회로(3), 트랜스포머(4)
출력 다이오드(5), 출력 전압 센서(6)
출력 커패시터(COUT), 공진 인덕터(L1)
출력 인덕터(LO) 출력 다이오드(DO1, DO2)
커패시터(C1, C2), 다이오드(D1, D2)
진상 FET 레그(leg)(31), 지상 FET 레그(32)
FET(Q1-Q4), 기생 커패시터(CP1-CP4)Battery charger 100, low-voltage battery 20, high-voltage battery 30,
The electric field load 10, the DC short-circuit capacitor CIN,
A phase shift controller 1, a clamp circuit 2,
A full bridge circuit 3, a transformer 4,
An output diode 5, an output voltage sensor 6,
The output capacitor (COUT), resonant inductor (L1)
The output inductor (LO) output diodes (DO1, DO2)
Capacitors C1 and C2, diodes D1 and D2,
Phase FET leg 31, ground FET leg 32,
FETs Q1 to Q4, parasitic capacitors CP1 to CP4,

Claims

An apparatus for charging a second battery using a voltage of a first battery,
A full bridge circuit including a leading-phase FET leg and a ground-phase FET leg connected between an anode and a cathode of the first battery,
A clamp circuit connected in parallel to said phase FET leg and said ground FET leg,
And a transformer including a primary winding connected to the full bridge circuit,
The clamp circuit includes:
A first diode and a second diode connected in series between an anode and a cathode of the first battery; And
Further comprising a first capacitor connected in parallel to the first diode and a second capacitor connected in parallel to the second diode.

delete

The method according to claim 1,
Wherein the cathode of the first diode is connected to the anode of the first battery and the anode of the second diode is connected to the cathode of the first battery,
Wherein the anode of the first diode and the cathode of the second diode are connected.

The method of claim 3,
The phase-
And a first FET and a second FET connected in series between an anode and a cathode of the first battery,
Wherein the primary winding is connected between a contact to which the first FET and the second FET are connected and a contact to which the anode of the first diode and the cathode of the second diode are connected.

The method of claim 3,
The ground-
And a third FET and a fourth FET connected in series between an anode and a cathode of the first battery,
And a resonant inductor connected between a contact to which the third FET and the fourth FET are connected and a contact to which the anode of the first diode and the cathode of the second diode are connected.

The method according to claim 1,
Wherein the transformer comprises:
Further comprising a first secondary winding and a second secondary winding located on the secondary side,
Wherein the transformer converts an AC input voltage supplied through the full bridge circuit and transfers the converted AC input voltage to a secondary side.

The method according to claim 6,
And an output diode connected to the secondary side of the transformer and rectifying the AC voltage supplied from the transformer and converting the AC voltage into a DC voltage.

8. The method of claim 7,
The output diode
A first diode including an anode connected to the secondary side ground and a cathode connected to the first secondary side winding,
A second diode including an anode connected to the secondary side ground and a cathode connected to the second secondary side winding.

The method according to claim 6,
An output inductor including one electrode connected to a node to which the first secondary winding and the second secondary winding are connected, and
And an output stage DC capacitor connected to the other electrode of the output inductor.

10. The method of claim 9,
And the second battery is connected to both ends of the output stage DC capacitor.

The method according to claim 1,
Further comprising a phase shift controller for controlling the switching operation of the full bridge circuit according to an output voltage supplied to the second battery,
Wherein the phase shift controller adjusts the phase of the ground-phase FET leg relative to the phase of the forward-phase FET leg so that the output voltage is maintained at a predetermined level.

12. The method of claim 11,
The phase-
And a first FET and a second FET connected in series between an anode and a cathode of the first battery,
The ground-
A third FET and a fourth FET serially connected between the anode and the cathode of the first battery,
The phase shift controller
And generates a gate voltage for controlling the switching operation of the first to fourth FETs.

12. The method of claim 11,
And an output voltage sensor for sensing the output voltage to generate a feedback voltage corresponding to the output voltage.

A full bridge circuit including a forward FET leg and a ground FET leg, a clamp circuit connected in parallel at the first node and the second node to the forward FET leg and the ground FET leg, and a transformer connected to the full bridge circuit A method of driving a charger,
Rectifying the AC voltage delivered to the secondary side of the transformer and converting the rectified AC voltage into a DC voltage,
Wherein the switched DC voltage is generated as an output voltage by an output inductor and an output DC capacitor, and
Adjusting the phase of the ground-based FET leg with respect to the phase of the fast-phase FET leg so that the output voltage is maintained at a predetermined level in accordance with the output voltage,
The clamp circuit includes:
A first diode and a second diode connected in series between the first node and the second node; And
A first capacitor connected in parallel to the first diode and a second capacitor connected in parallel to the second diode,
A method of driving a charger.

15. The method of claim 14,
Wherein adjusting the phase comprises:
Wherein the phase of the ground-phase FET leg is delayed relative to the phase of the fast-phase FET leg, and adjusting the degree of delay according to the output voltage.