KR101845662B1 - Vcsel diode driver circuit - Google Patents

Vcsel diode driver circuit Download PDF

Info

Publication number
KR101845662B1
KR101845662B1 KR1020170048218A KR20170048218A KR101845662B1 KR 101845662 B1 KR101845662 B1 KR 101845662B1 KR 1020170048218 A KR1020170048218 A KR 1020170048218A KR 20170048218 A KR20170048218 A KR 20170048218A KR 101845662 B1 KR101845662 B1 KR 101845662B1
Authority
KR
South Korea
Prior art keywords
input
circuit
driving
output
signal
Prior art date
Application number
KR1020170048218A
Other languages
Korean (ko)
Inventor
박성민
홍채린
Original Assignee
이화여자대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이화여자대학교 산학협력단 filed Critical 이화여자대학교 산학협력단
Priority to KR1020170048218A priority Critical patent/KR101845662B1/en
Application granted granted Critical
Publication of KR101845662B1 publication Critical patent/KR101845662B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)

Abstract

According to an embodiment of the present invention, a VCSEL driver circuit comprises: an input detection part receiving a differential input signal and including a smoothing circuit part for smoothing and outputting an input signal and a power supply part for supplying driving power in accordance with the output of a smoothing circuit; and a driving circuit part supplying the driving power to a VCSEL driven according to the driving power provided by the input detection part.

Description

빅셀 다이오드 구동 회로{VCSEL DIODE DRIVER CIRCUIT}[0002] VCSEL DIODE DRIVER CIRCUIT [0003]

본 기술은 빅셀 다이오드 구동 회로에 관련된 것이다. This technique relates to a Vicell diode drive circuit.

광통신 등에 있어서 광을 제공하는 빅셀(VCSEL, Vertical-Cavity Surface Emitting Laser) 다이오드는 빅셀 구동기 회로에 의하여 활성화/불활성화되어 입력된 데이터에 상응하는 광을 제공한다. 빅셀 드라이버는 주 구동기(main driver) 및 전치 구동기(pre-driver)로 구성된다. 빅셀 드라이버는 빅셀 다이오드가 활성화 되면 전체 빅셀 드라이버를 구동 하기 위해 빅셀 다이오드로부터 방출되는 광파워를 모니터링 할 수 있는 광소자(포토다이오드)를 포함한다. A VCSEL (Vertical-Cavity Surface Emitting Laser) diode that provides light in optical communication or the like is activated / deactivated by a big-cell driver circuit to provide light corresponding to input data. The Big-cell driver consists of a main driver and a pre-driver. The Vixel driver includes an optical device (photodiode) that can monitor the optical power emitted from the Vixel diode to drive the entire Bixel driver when the Bixel diode is activated.

한국 특허 10-02558167Korean Patent 10-02558167

종래 기술에서, 빅셀 다이오드에서 방출된 광을 광소자가 검출한 신호는 기준 신호와 비교하는 회로를 거쳐 데이터를 전치 구동기의 입력으로 제공하는 스위치를 제어한다. 그러나, 빅셀 다이오드에서 나오는 광신호를 실시간으로 모니터링 하기 위해서는 포토다이오드의 감응 및 반응 성능이 뛰어나야 할 뿐만 아니라, 기준 신호를 미리 조절하여 인가해야 하는 회로 설계부담이 따른다. In the prior art, a signal detected by an optical device of light emitted from a big cell diode controls a switch that provides data to the input of the pre-driver via a circuit that compares the reference signal. However, in order to monitor the optical signal emitted from the big-cell diode in real time, the photodiode needs to be excellent in response and response performance, and the circuit design burden to apply the reference signal in advance is required.

나아가, 빅셀 드라이버의 활성화/불활성화를 결정하기까지는 피드백을 통해 여러 단의 회로를 거쳐야 하므로, 초기에 제공되는 데이터를 전송하지 못한다.Further, until the activation / deactivation of the Vicell driver is determined, the data provided at the initial stage can not be transmitted because the feedback is required to pass through several stages of circuits.

본 실시예에 의한 빅셀 다이오드 구동 회로(VCSEL driver circuit)는 차동 입력 신호를 제공받고, 입력 신호를 평활하여 출력하는 평활 회로부와, 평활 회로의 출력에 따라 구동 전력을 제공하는 전력 제공부를 포함하는 입력 검출부 및 입력 검출부가 제공하는 구동 전력에 따라 구동되는 빅셀에 구동 전력을 공급하는 구동 회로부를 포함한다.The VCSEL driver circuit according to the present embodiment includes an input including a smoothing circuit portion that receives a differential input signal and smoothens and outputs an input signal and a power providing portion that supplies driving power according to the output of the smoothing circuit And a driving circuit for supplying driving power to the big cell driven according to the driving power provided by the detecting unit and the input detecting unit.

본 실시예에 의한 빅셀 다이오드 구동 회로에 의하면 포토 다이오드의 반응성에 구애되지 않아 초기 반응이 우수하다는 장점이 제공된다.According to the big cell diode driving circuit of this embodiment, the reactivity of the photodiode is not limited, and the initial reaction is excellent.

도 1은 본 실시예에 의한 빅셀 다이오드 구동 회로의 개요를 도시한 블록도이다.
도 2는 입력 검출부를 개요적으로 도시한 회로도이다.
도 3은 본 실시예에 의한 구동 회로부의 일부를 개요적으로 도시한 회로도이다.
도 4(a)는 본 실시예에 의한 빅셀 다이오드 구동 회로를 차동회로로 10Gb/s으로 구동하여 얻어진 모의 시험 결과이며, 도 4(b)는 단일단 신호로 구동하여 얻어진 모의 시험 결과이다.
도 5 및 도 6은 1Gb/s, 3Gb/s, 4.5Gb/s, 6.25Gb/s, 8Gb/s까지의 동작 속도별 천이 응답(transient response)을 도시한 도면이다. 1 is a block diagram showing the outline of a big-cell diode driving circuit according to the present embodiment.
2 is a circuit diagram schematically showing an input detecting section.
3 is a circuit diagram schematically showing a part of the driving circuit portion according to the present embodiment.
Fig. 4 (a) shows a simulation test result obtained by driving the big-cell diode drive circuit according to the present embodiment with a differential circuit at 10 Gb / s, and Fig. 4 (b) shows a simulation test result obtained by driving with a single-ended signal.
FIGS. 5 and 6 are diagrams showing transient responses at operating speeds of 1 Gb / s, 3Gb / s, 4.5 Gb / s, 6.25 Gb / s and 8 Gb / s.

본 발명에 관한 설명은 구조적 내지 기능적 설명을 위한 실시예에 불과하므로, 본 발명의 권리범위는 본문에 설명된 실시예에 의하여 제한되는 것으로 해석되어서는 아니 된다. 즉, 실시예는 다양한 변경이 가능하고 여러 가지 형태를 가질 수 있으므로 본 발명의 권리범위는 기술적 사상을 실현할 수 있는 균등물들을 포함하는 것으로 이해되어야 한다.The description of the present invention is merely an example for structural or functional explanation, and the scope of the present invention should not be construed as being limited by the embodiments described in the text. That is, the embodiments are to be construed as being variously embodied and having various forms, so that the scope of the present invention should be understood to include equivalents capable of realizing technical ideas.

한편, 본 출원에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.Meanwhile, the meaning of the terms described in the present application should be understood as follows.

"제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.The terms "first "," second ", and the like are used to distinguish one element from another and should not be limited by these terms. For example, the first component may be referred to as a second component, and similarly, the second component may also be referred to as a first component.

단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.It should be understood that the singular " include "or" have "are to be construed as including a stated feature, number, step, operation, component, It is to be understood that the combination is intended to specify that it is present and not to preclude the presence or addition of one or more other features, numbers, steps, operations, components, parts or combinations thereof.

각 단계들은 문맥상 명백하게 특정 순서를 기재하지 않은 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 단계들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.Each step may take place differently from the stated order unless explicitly stated in a specific order in the context. That is, each step may occur in the same order as described, may be performed substantially concurrently, or may be performed in reverse order.

여기서 사용되는 모든 용어들은 다르게 정의되지 않는 한, 본 발명이 속하는 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한 이상적이거나 과도하게 형식적인 의미를 지니는 것으로 해석될 수 없다.All terms used herein have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs, unless otherwise defined. Terms such as those defined in commonly used dictionaries should be interpreted to be consistent with the meanings in the context of the relevant art and can not be interpreted as having ideal or overly formal meaning unless explicitly defined in the present application .

이하에서는 첨부된 도면들을 참조하여 본 실시예에 의한 빅셀 다이오드 구동 회로(10)를 설명한다. 첨부된 도면들에서 본 실시예에 의한 빅셀 다이오드 구동 회로(10)는 차동 입력을 제공받는 것으로 도시되어 있다. 그러나, 이는 단순히 실시예일 따름이며, 본 실시예에 의한 빅셀 다이오드 구동 회로(10)는 단일단(single ended) 신호와 이를 처리하는 회로로 구현될 수 있으며, 이는 후술할 모의 시험 결과에서 도시된 바와 같다.Hereinafter, a description will be given of a big-cell diode driving circuit 10 according to the present embodiment with reference to the accompanying drawings. In the accompanying drawings, the big-cell diode drive circuit 10 according to the present embodiment is shown to be provided with a differential input. However, this is merely an example, and the big-cell diode driving circuit 10 according to the present embodiment can be realized by a single ended signal and a circuit for processing the single ended signal, same.

도 1은 본 실시예에 의한 빅셀 다이오드 구동 회로(10)의 개요를 도시한 블록도이다. 도 1을 참조하면, 본 실시예에 의한 빅셀 다이오드 구동 회로(10)는 입력 신호(in, inB)를 제공받고, 입력 신호(in, inB)를 평활하여 출력하는 평활 회로부(110)와, 평활 회로부(210)의 출력에 따라 구동 전력을 제공하는 전력 제공부(120)를 포함하는 입력 검출부(100) 및 입력 검출부(100)가 제공하는 구동 전력에 따라 빅셀 다이오드(VCSEL)에 구동 전력을 공급하는 구동 회로부(200)를 포함한다. Fig. 1 is a block diagram showing an outline of a big-cell diode driving circuit 10 according to the present embodiment. 1, a big-cell diode driving circuit 10 according to the present embodiment includes a smoothing circuit 110 that receives an input signal in, inB and smoothens and outputs an input signal in, inB, The VCSEL 120 supplies driving power to the VCSEL according to the driving power provided by the input detecting unit 100 and the input detecting unit 100 including the power providing unit 120 that provides the driving power according to the output of the circuit unit 210. [ And a driving circuit unit (200)

도 1을 참조하면, 입력 버퍼(IB)는 빅셀 다이오드 구동 회로(10)에 입력 신호(in, inB)를 제공하는 회로(미도시)와 임피던스 매칭을 수행한다. 일 실시예로, 입력 버퍼(IB)는 입력 임피던스를 50Ω으로 매칭할 수 있다.Referring to FIG. 1, the input buffer IB performs impedance matching with a circuit (not shown) for providing an input signal (in, inB) to the big cell diode driving circuit 10. In one embodiment, the input buffer IB may match the input impedance to 50 OMEGA.

도 1로 예시된 실시예에서, 전치 증폭단은 등화기(EQ) 및 증폭기(AMP)를 포함한다. 구동 회로부(200)가 빅셀 다이오드(VCSEL)를 구동하는 바이어스 전류와 신호에 상응하는 변조전류 신호를 안정적으로 생성하기 위해서는 트랜지스터의 스위칭 동작 속도가 보장되어야 한다. 전치 증폭단은 구동 회로부(200)로 입력되는 신호가 빠르게 스윙할 수 있도록, 높은 이득과 넓은 대역폭을 가지는 출력신호를 제공한다. In the embodiment illustrated by Figure 1, the preamplifier stage comprises an equalizer (EQ) and an amplifier (AMP). The switching operation speed of the transistor must be ensured in order for the driving circuit unit 200 to stably generate the bias current for driving the VCSEL and the modulation current signal corresponding to the signal. The preamplifier stage provides an output signal having a high gain and a wide bandwidth so that the signal input to the driving circuit section 200 can swing rapidly.

일 실시예에서, 등화기(EQ)는 대역폭의 확장을 위하여 RC degeneration 기법으로 주파수 피킹(peaking)을 발생시켜 10Gb/s까지 동작 속도를 가지는 신호도 처리 할 수 있도록 한다. 증폭기(AMP)는 넓은 대역폭과 높은 이득의 특성을 갖도록 설계되며, 충분히 큰 스윙을 가지는 출력신호를 구동 회로부(200)로 출력한다. In one embodiment, the equalizer (EQ) generates a frequency peaking with an RC degeneration scheme to extend the bandwidth to enable processing of signals having an operating speed of up to 10 Gb / s. The amplifier AMP is designed to have characteristics of a wide bandwidth and a high gain, and outputs an output signal having a sufficiently large swing to the driving circuit unit 200.

도 2는 입력 검출부(100)를 개요적으로 도시한 회로도이다. 상술한 바와 같이 입력 검출부(100)는 차동 입력을 제공받는 것으로 도시되어 있으나, 이는 단순히 실시예일 따름이며, 당연히 단일단(single ended) 신호와 이를 처리하는 회로로 구현될 수 있다. 도 2를 참조하면, 입력 검출부(100)는 제1 공통소스 증폭단(112), 제2 공통소스 증폭단(112) 및 커패시터(C)를 포함하는 능동 평활회로부(110) 및 제1 인버터(122)와 제2 인버터(124)를 포함하는 전력 제공부(120)를 포함한다. 일 실시예로, 입력 검출부(100)는 평활 회로부(110) 출력의 평균값을 출력하도록 크로스 커플(cross coupled)된 트랜지스터들을 포함하는 평균 전압 형성 회로(116)을 더 포함할 수 있다.2 is a circuit diagram schematically showing the input detecting unit 100. As shown in FIG. As described above, the input detector 100 is shown to be provided with a differential input, but this is merely an example, and of course a single ended signal and a circuit for processing it may be implemented. 2, the input detector 100 includes an active smoothing circuit 110 and a first inverter 122 including a first common source amplifier stage 112, a second common source amplifier stage 112 and a capacitor C, And a second inverter (124). In one embodiment, the input detector 100 may further include an average voltage shaping circuit 116 including transistors cross coupled to output an average value of the output of the smoothing circuitry 110.

공통 소스 증폭부(112)는 입력 신호(in, inB)를 증폭하여 출력한다. 공통 소스 증폭부(112)의 출력에 연결된 커패시터(C)는 공통 소스 증폭부(112)가 출력한 출력 신호를 평활한다. 커패시터(C)는 공통 소스 증폭부(112)의 출력 신호에서 높은 주파수의 신호는 제거한다. 일 실시예로, Oa 노드에 연결된 커패시터와 Ob 노드에 연결된 커패시터는 각각 입력 신호 in의 공통 모드 성분에 상응하는 전압과 입력 신호 inB의 공통 모드 성분에 상응하는 전압을 출력한다.The common source amplifying unit 112 amplifies and outputs the input signal in, inB. The capacitor C connected to the output of the common source amplifying unit 112 smoothes the output signal output from the common source amplifying unit 112. The capacitor C removes the high frequency signal from the output signal of the common source amplifying unit 112. In one embodiment, the capacitor connected to the Oa node and the capacitor connected to the Ob node each output a voltage corresponding to the common mode component of the input signal in and a voltage corresponding to the common mode component of the input signal inB.

일 실시예에서, 평균 전압 형성 회로(116)는 크로스 커플(cross coupled)된 두 개의 트랜지스터를 포함한다. 상술한 바와 같이 평균 전압 형성 회로(116)로 제공된 Oa 노드에서의 전압과, Ob 노드에서의 전압은 입력 신호인 in, inB의 공통 모드(common mode) 전압에 상응한다. In one embodiment, the average voltage shaping circuit 116 includes two transistors cross coupled. As described above, the voltage at the node Oa and the voltage at the node Ob provided to the average voltage forming circuit 116 correspond to the common mode voltage of the input signal in, inB.

이상적인 상황에서 입력 신호인 in, inB의 공통 모드 전압은 서로 일치한다. 그러나, 실제적으로는 수동 소자, 능동 소자 및/또는 전송 경로의 부정합(mismatch) 등의 요인들로 인하여 입력 신호인 in, inB의 공통 모드 전압은 서로 일치하지 않으며, 그에 따라 Oa 노드에서 형성된 전압과 Ob 노드에서 형성된 전압에는 차이가 발생할 수 있다. 평균 전압 형성 회로(116)는 크로스 커플된 두 개의 트랜지스터를 이용하여 Oa 노드와, Ob 노드에 입력 신호인 in, inB의 공통 모드 전압의 평균 전압을 형성한다.In an ideal situation, the common mode voltages of the input signals in, inB coincide with each other. In practice, however, due to factors such as passive elements, active elements and / or mismatch in the transmission path, the common mode voltages of the input signals in, inB do not coincide with each other, There may be a difference in the voltage formed at the Ob node. The average voltage forming circuit 116 uses the two cross-coupled transistors to form the average voltage of the common mode voltages of the input signals in, inB to the Oa node and the Ob node.

레벨 변환부(114)는 일단이 저항을 거쳐 구동 전극에 연결되고, 타단이 접지 전위에 연결된 트랜지스터를 포함한다. 일 실시예에서, 트랜지스터는 공통 소스 증폭부(112)와 커패시터(C)가 평활하고, 평균 전압 형성 회로(116)가 입력 신호의 공통 모드 차이를 평균화한 신호를 제공받고, 신호의 전압에 따라 도통 또는 차단되어 제어 전극으로 제공된 신호의 레벨을 변환하여 출력한다.The level converting section 114 includes a transistor whose one end is connected to the driving electrode via a resistor and the other end is connected to the ground potential. In one embodiment, the transistor is configured such that the common source amplifying portion 112 and the capacitor C are smoothed, the average voltage shaping circuit 116 is provided with a signal that averages the common mode difference of the input signal, And the level of the signal provided to the control electrode is converted and output.

평활회로부(110)가 출력한 Va, Vb는 전력 제공부(120)를 구동하기에 충분한 레벨을 가진다. 일 예로, 빅셀 다이오드(VCSEL)로 출력할 데이터가 없는 경우에는 입력 in, inB에는 입력 신호가 제공되지 않아 Va, Vb는 접지 전압에 상응한다. 그러나, in, inB에 입력 신호가 제공되면, 평활회로부(110)는 제1 인버터(122)를 구동하기에 충분한 레벨을 가지는 출력 신호(Va, Vb)를 출력한다.Va and Vb output from the smoothing circuit 110 have a sufficient level to drive the power supply 120. For example, when there is no data to be output to the VCSEL, input signals in and inB are not provided, and Va and Vb correspond to the ground voltage. However, if an input signal is provided to in, inB, the smoothing circuit section 110 outputs output signals Va and Vb having a level sufficient to drive the first inverter 122. [

일 실시예로, 평활 회로부(110)은 입력 신호(in, inB)에서 신호 성분을 제거하고, 공통 모드 성분을 출력하는 능동 저역 통과 필터로 기능한다. 따라서, 도 2로 도시된 평활 회로부(110) 뿐만 아니라 다른 구성을 가지는 능동 저역 통과 필터를 이용하여 전력 제공부(120)에 출력 신호를 제공할 수 있다.In one embodiment, the smoothing circuitry 110 functions as an active low-pass filter that removes signal components from the input signal (in, inB) and outputs a common mode component. Therefore, it is possible to provide an output signal to the power supply unit 120 using not only the smoothing circuit unit 110 shown in FIG. 2 but also an active low-pass filter having a different configuration.

전력 제공부(120)는 평활 회로부(110)가 출력한 신호를 제공받고, 구동 전압 VDDL과 접지 전압 사이에서 스윙하는 신호를 출력하는 제1 인버터(122)와 제1 인버터(122)가 출력한 신호를 제공받고 구동 전압 VDDH와 접지 전압 사이에서 스윙하는 신호(VDDp)를 출력하는 제2 인버터(124)를 포함한다. The power supplier 120 includes a first inverter 122 receiving a signal output from the smoothing circuit 110 and outputting a signal swinging between a driving voltage VDDL and a ground voltage, And a second inverter 124 receiving the signal and outputting a signal VDDp swinging between the driving voltage VDDH and the ground voltage.

일 실시예로, 제1 인버터(122)에 제공되는 구동 전압 VDDL의 전압값에 비하여 제2 인버터(124)에 제공되는 구동 전압 VDDH의 크기가 클 수 있다. 또한, 높은 전압에 견디기 위하여 제1 인버터(122)에 포함된 트랜지스터들의 크기에 비하여 제2 인버터(124)에 포함된 트랜지스터들의 크기가 더 클 수 있다.In one embodiment, the magnitude of the driving voltage VDDH provided to the second inverter 124 may be larger than the voltage value of the driving voltage VDDL provided to the first inverter 122. In addition, the size of the transistors included in the second inverter 124 may be larger than the size of the transistors included in the first inverter 122 in order to withstand a high voltage.

도 2로 예시된 실시예에서, 전력 제공부(120)는 제1 인버터(122)와 제2 인버터(124)를 포함하는 것으로 예시되었다. 그러나, 도시되지 않은 실시예에 의하면 평활 회로부(110)의 출력 신호(Va, Vb)를 제공받고, 구동 전압 VDDH와 접지 전압 사이에서 스윙하는 신호를 출력하는 하나의 인버터를 포함할 수 있다. 일 예로, 도 2로 도시된 전력 제공부는 두 개의 인버터를 포함하므로, 전력 제공 버퍼(buffer)로 기능할 수 있다.In the embodiment illustrated by FIG. 2, the power supply 120 is illustrated as including a first inverter 122 and a second inverter 124. However, according to the embodiment not shown, one inverter may be provided which receives the output signals Va and Vb of the smoothing circuit 110 and outputs a signal swinging between the driving voltage VDDH and the ground voltage. As an example, the power supply shown in FIG. 2 includes two inverters and thus can function as a power providing buffer.

도 3은 본 실시예에 의한 구동 회로부(200)의 일부를 개요적으로 도시한 회로도이다. 도 3을 참조하면 구동 회로부(200)는 제1 전류 미러(CM1)와, 제2 전류 미러(CM2)를 포함한다. 구동 회로부(200)에 포함된 제1 전류 미러(CM1)와, 제2 전류 미러(CM2)는 입력 검출부(100)이 제공한 신호(VDDp)를 구동 전압으로 제공받는다. 3 is a circuit diagram schematically showing a part of the driving circuit unit 200 according to the present embodiment. Referring to FIG. 3, the driving circuit unit 200 includes a first current mirror CM1 and a second current mirror CM2. The first current mirror CM1 included in the driving circuit portion 200 and the second current mirror CM2 receive the signal VDDp provided by the input detecting portion 100 as a driving voltage.

입력 검출부(100)가 입력 신호(in, inB)를 검출하여 출력 신호 VDDp를 제공하면, 제1 전류 미러(CM1)와, 제2 전류 미러(CM2)는 입력된 구동 전원 VDDp에 의하여 동작하고, 출력 단자(OUT)을 통하여 빅셀 다이오드(VCSEL)에 바이어스 전류를 제공한다.The first current mirror CM1 and the second current mirror CM2 are operated by the input driving power VDDp when the input detecting unit 100 detects the input signal in and inB and provides the output signal VDDp, And provides a bias current to the VCSEL through the output terminal OUT.

모의 imitation 시험예Test Example

이하에서는 도 4와 도 5를 참조하여 본 실시예에 의한 빅셀 다이오드 구동 회로의 컴퓨터 모의시험 결과를 설명한다. 도 4(a)는 본 발명에서 제안한 빅셀 다이오드 구동 회로에서, 차동 입력에 대한 데이터 검출기 회로의 동작 시뮬레이션 결과를 보여준다. 입력 데이터 신호는 10-Gb/s 231-1 PRBS(Pseudo Random Bit Stream) 입력데이터를 사용하였다. 10-Gb/s의 동작속도의 입력 데이터에 대해서도 안정적으로 데이터 검출 및 회로의 모듈레이션 전류 출력결과를 확인할 수 있다.Hereinafter, the results of computer simulations of the big-cell diode driving circuit according to the present embodiment will be described with reference to FIGS. 4 and 5. FIG. Fig. 4 (a) shows the operation simulation result of the data detector circuit for the differential input in the big-cell diode driving circuit proposed in the present invention. The input data signal uses 10-Gb / s 2 31 -1 PRBS (Pseudo Random Bit Stream) input data. It is possible to reliably detect the data and to check the modulation current output result of the circuit even for the input data of the operation speed of 10-Gb / s.

도 4(a)로 도시된 결과와 같이, 10Gb/s의 데이터 입력신호의 인가 시점으로부터 약 0.75 us의 시간이 경과한 이후부터 안정적인 동작이 되는 것을 확인할 수 있다. 또한, 0.75 us 이후의 아이 다이어그램(eye-diagram)을 통해 데이터 검출 및 VCSEL 드라이버의 안정적인 동작이 이루어지는 것을 확인할 수 있다. As shown in FIG. 4 (a), it can be seen that the operation is stable after about 0.75 us from the application time of the data input signal of 10 Gb / s. Also, it can be seen that the data detection and the stable operation of the VCSEL driver are performed through the eye diagram of 0.75 us or later.

도 4(b)는 차동 입력 구조에서 단일단 신호로 구동한 경우를 도시하며, 차동 입력 구조를 단일단으로 구동하는 경우에 대해서도 같은 결과를 보여주는 것으로 확인되며, 이는 제안하는 본 실시예가 단일단 입력/차동 입력 모두 적용 가능 함을 시사한다.4 (b) shows a case where the differential input structure is driven by a single-ended signal, and it is confirmed that the differential input structure is driven by only one stage, and the same result is obtained. / Differential input is applicable.

도 5 및 도 6은 1Gb/s, 3Gb/s, 4.5Gb/s, 6.25Gb/s, 8Gb/s까지의 동작 속도별 천이 응답(transient response)을 도시한 도면이다. 도 5(a)는 8Gb/s에서의 천이 응답을 도시한 도면이고, 도 5(b)는 6.25Gb/s에서의 천이 응답을 도시한 도면이고, 도 5(c)는 4.5Gb/s에서의 천이 응답을 도시한 도면이다. 도 6(a)는 3Gb/s에서의 천이 응답을 도시한 도면이고, 도 6(b)는 1Gb/s에서의 천이 응답을 도시한 도면이다. FIGS. 5 and 6 are diagrams showing transient responses at operating speeds of 1 Gb / s, 3Gb / s, 4.5 Gb / s, 6.25 Gb / s and 8 Gb / s. 5 (b) shows a transition response at 6.25 Gb / s, and FIG. 5 (c) shows a transition response at 4.5 Gb / s Fig. FIG. 6A is a diagram showing a transition response at 3 Gb / s, and FIG. 6B is a diagram showing a transition response at 1 Gb / s.

도 4 내지 도 6으로 도시된 천이 응답(transient response) 모의 시험 결과를 종합하면 본 실시예에 의한 빅셀 다이오드 구동 회로는 1Gb/s 내지 10Gb/s의 속도에서 아이-다이어그램이 개구부(eye)가 상하, 좌우 대칭적으로 형성된 것을 확인할 수 있는 바, 모든 동작 속도에서 안정적으로 동작하는 것을 확인할 수 있다.4 and 6, the big-cell diode driving circuit according to the present embodiment is configured such that, at a speed of 1 Gb / s to 10 Gb / s, the eye- , It can be confirmed that it is formed symmetrically, and that it operates stably at all operating speeds.

종래 기술에 의하면 빅셀 다이오드를 구동하는 구동회로에 활성화(enable) 신호를 제공하여 구동 회로를 제어할 수 한다. 이러한 종래 기술에 의하면 활성화 신호를 처리(process)하여 빅셀 다이오드 구동 회로를 구동하는 회로를 내부에 형성하여 한다. 따라서, 빅셀 다이오드 구동 회로를 형성하는 데 필요한 다이 면적이 증가하여 비경제적이며, 소모 전력이 증가한다.According to the related art, it is possible to control the driving circuit by providing an enable signal to the driving circuit for driving the big-cell diode. According to the related art, a circuit for processing an activating signal and driving a big-cell diode driving circuit is formed inside. Therefore, the die area required for forming the Vcc cell diode drive circuit is increased, which is uneconomical, and the power consumption is increased.

별도의 핀(pin)을 이용하여 활성화 신호를 외부에서 제공받을 수 있으나, 이러한 경우에도 활성화 신호 입력용 별도의 핀(pin)이 형성되어야 하므로 비경제적이다. 나아가, 제공된 활성화 신호를 처리(process)하여 빅셀 구동 회로를 구동하는 회로가 필요하므로, 구동을 위한 소모 전력이 증가하며, 다이 면적의 측면에서 비경제적이다.An activation signal can be received from an external device by using a separate pin. In this case, however, a separate pin for inputting an activation signal must be formed, which is uneconomical. Further, since a circuit for processing the provided activation signal is required to drive the Vicell drive circuit, power consumption for driving increases and it is uneconomical in terms of die area.

그러나, 본 실시예에 의하면 빅셀 구동 회로에 구동 전원을 제공하여 구동과 비구동을 제어하므로 활성화 신호의 처리(process)를 위한 별도의 회로가 필요하지 않아 다이 면적에서 경제적이며, 추가적인 회로의 동작을 위한 전력이 불필요하므로 전력 소모가 낮다는 장점이 제공된다.However, according to the present embodiment, since driving and non-driving are controlled by providing driving power to the Bicell drive circuit, a separate circuit for processing an activation signal is not required, which is economical in die area, The power consumption is low and the power consumption is low.

본 발명에 대한 이해를 돕기 위하여 도면에 도시된 실시 예를 참고로 설명되었으나, 이는 실시를 위한 실시예로, 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken by way of illustration, It will be appreciated that other embodiments are possible. Accordingly, the true scope of the present invention should be determined by the appended claims.

10: 빅셀 다이오드 구동 회로 100: 입력 검출부
110: 평활 회로부 112: 공통 소스 증폭부
114: 레벨 변환부 116: 평균 전압 형성 회로
120: 전력 제공부 122: 제1 인버터
124: 제2 인버터 200: 구동 회로부
IB: 입력 버퍼 EQ: 등화기
AMP: 증폭기 VCSEL: 빅셀 다이오드10: Big-cell diode driving circuit 100: Input detector
110: Smoothing circuit part 112: Common source amplifying part
114: level converting section 116: average voltage forming circuit
120: Power supplier 122: First inverter
124: second inverter 200: drive circuit part
IB: Input buffer EQ: Equalizer
AMP: Amplifier VCSEL: Big cell diode

Claims (8)

입력 신호를 제공받고, 입력 신호를 평활하여 출력하는 평활 회로부와, 상기 평활 회로의 출력에 따라 구동 전력을 제공하는 전력 제공부를 포함하는 입력 검출부; 및
상기 입력 검출부가 제공하는 구동 전력에 따라 구동되는 빅셀 다이오드에 구동 전력을 공급하는 구동 회로부를 포함하고,
상기 평활 회로부는,
능동 저역 통과 필터와,
상기 능동 저역 통과 회로의 출력에 따라 구동 전력을 제공하는 전력 제공 버퍼를 포함하며,
상기 능동 저역 통과 필터는,
입력을 제공받는 공통 소스 증폭부와, 레벨 변환부 및
공통 소스 증폭부의 출력과 레벨 변환부의 입력에 연결되어 상기 공통 소스 증폭부의 출력 신호를 평활하는 커패시터를 포함하는 빅셀 다이오드 구동 회로.An input detecting unit including a smoothing circuit for receiving an input signal and smoothing and outputting an input signal; and a power supplier for providing driving power according to an output of the smoothing circuit. And
And a drive circuit for supplying drive power to a big-cell diode driven according to the drive power provided by the input detector,
The smoothing circuit portion includes:
An active low-pass filter,
And a power supply buffer for providing driving power in accordance with an output of the active low-pass circuit,
The active low-pass filter comprises:
A common source amplifying section for receiving an input;
And a capacitor connected to the output of the common source amplifier and the input of the level converter to smooth the output signal of the common source amplifier. 삭제delete 삭제delete 제1항에 있어서,
상기 입력 신호는 차동 입력으로,
상기 능동 저역 통과 필터는, 상기 차동 입력의 공통 모드 전압의 평균 전압을 형성하여 출력하는 평균 전압 형성 회로를 더 포함하는 빅셀 다이오드 구동회로. The method according to claim 1,
The input signal is a differential input,
Wherein the active low pass filter further comprises an average voltage forming circuit for forming and outputting an average voltage of the common mode voltage of the differential input. 제1항에 있어서,
상기 전력 제공 버퍼는,
두 인버터(inverter)가 캐스케이드로 연결되되,
상기 평활 회로부의 출력을 제공받는 인버터는 낮은 문턱전압으로 캐스케이드로 연결된 다른 인버터에 비하여 낮은 전압으로 구동되는 빅셀 다이오드 구동 회로.The method according to claim 1,
The power supply buffer includes:
Two inverters are cascaded,
And the inverter receiving the output of the smoothing circuit is driven at a lower voltage than the other inverters connected in cascade with a low threshold voltage. 제1항에 있어서,
상기 전력 제공 버퍼는,
두 인버터(inverter)가 캐스케이드로 연결되되,
상기 구동 전력을 제공하는 인버터는 캐스케이드로 연결된 다른 인버터에 비하여 큰 사이즈를 가지는 트랜지스터들을 포함하는 빅셀 다이오드 구동 회로.The method according to claim 1,
The power supply buffer includes:
Two inverters are cascaded,
Wherein the inverter providing the driving power comprises transistors having a larger size than other cascade-connected inverters. 제1항에 있어서,
상기 빅셀 다이오드 구동 회로는
상기 입력 신호를 제공받아 버퍼하여 출력하는 입력 버퍼와,
등화기(equalizer)와, 증폭기를 더 포함하는 빅셀 다이오드 구동 회로.The method according to claim 1,
The big-cell diode driving circuit
An input buffer for receiving and buffering the input signal,
An equalizer, and an amplifier. 제1항에 있어서,
상기 구동 회로부는,
상기 빅셀 다이오드에 바이어스 전류를 제공하는 전류원을 포함하며,
상기 구동 회로부는 상기 전류원에 구동 전압을 제공하는 빅셀 다이오드 구동 회로.




The method according to claim 1,
The driving circuit unit includes:
And a current source for providing a bias current to the big cell diode,
And the driving circuit unit provides a driving voltage to the current source.




KR1020170048218A 2017-04-14 2017-04-14 Vcsel diode driver circuit KR101845662B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170048218A KR101845662B1 (en) 2017-04-14 2017-04-14 Vcsel diode driver circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170048218A KR101845662B1 (en) 2017-04-14 2017-04-14 Vcsel diode driver circuit

Publications (1)

Publication Number Publication Date
KR101845662B1 true KR101845662B1 (en) 2018-04-05

Family

ID=61977503

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170048218A KR101845662B1 (en) 2017-04-14 2017-04-14 Vcsel diode driver circuit

Country Status (1)

Country Link
KR (1) KR101845662B1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100346701B1 (en) * 1999-05-25 2002-08-01 삼성전자 주식회사 Output control method of laser diode and apparatus thereof
JP2003347667A (en) 2002-05-24 2003-12-05 Motorola Inc Drive device of light-emitting element
KR100432256B1 (en) * 2000-06-05 2004-05-22 닛폰 프레시죤 써키츠(주) Method of controlling laser diode in optical disk player and circuit therefor
KR100679268B1 (en) * 2005-12-05 2007-02-05 한국정보통신대학교 산학협력단 A laser diode driver integrated circuit with automatic temperature compensation and a method thereof
KR100882882B1 (en) 2007-08-28 2009-02-10 전자부품연구원 Control device and method for apc and amp at the same time and diriving divice and method using thereof
JP2013084839A (en) 2011-10-12 2013-05-09 Sony Corp Semiconductor laser driving circuit and semiconductor laser device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100346701B1 (en) * 1999-05-25 2002-08-01 삼성전자 주식회사 Output control method of laser diode and apparatus thereof
KR100432256B1 (en) * 2000-06-05 2004-05-22 닛폰 프레시죤 써키츠(주) Method of controlling laser diode in optical disk player and circuit therefor
JP2003347667A (en) 2002-05-24 2003-12-05 Motorola Inc Drive device of light-emitting element
KR100679268B1 (en) * 2005-12-05 2007-02-05 한국정보통신대학교 산학협력단 A laser diode driver integrated circuit with automatic temperature compensation and a method thereof
KR100882882B1 (en) 2007-08-28 2009-02-10 전자부품연구원 Control device and method for apc and amp at the same time and diriving divice and method using thereof
JP2013084839A (en) 2011-10-12 2013-05-09 Sony Corp Semiconductor laser driving circuit and semiconductor laser device

Similar Documents

Publication Publication Date Title
JP3737058B2 (en) Analog addition / subtraction circuit, main amplifier, level identification circuit, optical reception circuit, optical transmission circuit, automatic gain control amplification circuit, automatic frequency characteristic compensation amplification circuit, and light emission control circuit
JP6413265B2 (en) Optical modulator drive circuit
KR102346718B1 (en) Optical transceiver
JP5910081B2 (en) Emphasis circuit
US8861560B2 (en) Vertical-cavity surface-emitting laser driver with improved output impedance
JP2010093353A (en) Optical receiver
US10720996B2 (en) Frequency characteristic adjustment circuit, optical transmission module using the same, and optical transceiver
US20090245813A1 (en) Modulator driver with multi-channel active alignment
JP5762943B2 (en) Optical transceiver circuit and receiving circuit
JP2008029004A (en) Receiver for reducing intersymbol interference of channel and compensating for signal gain loss
US20090243729A1 (en) Controlling overload of a transimpedance amplifier in an optical transceiver
JP6054434B2 (en) Amplifier circuit
US10511294B2 (en) Cross-point offset adjustment circuit
US9774304B2 (en) Trans-impedance amplifier arrangement and control module
KR101845662B1 (en) Vcsel diode driver circuit
JP2012104582A (en) Laser diode drive circuit
Park et al. Design of 250-Mb/s low-power fiber optic transmitter and receiver ICs for POF applications
US7366427B2 (en) Line driver with variable bandwidth control
JP2002350791A (en) Light power equalizing device
US9843297B2 (en) Balanced differential transimpedance amplifier with single ended input and balancing method
CN115298975A (en) Optical transmitter
JP6190072B2 (en) Optical transmitter, active optical cable, ONU, and optical transmission method
JP2003179473A (en) Optical element drive circuit
US8542065B2 (en) Trans-impedance amplifier for optical receiver
CN112470350A (en) High power high quality laser system and method

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant