KR101844153B1 - Wide dynamic range Short Wavelength Infra-Red digital read-out integrated circuit for regulating amplification value in response with the amplitude of detection signal with the signal current adaptive gain technique and Method for controlling the same - Google Patents

Wide dynamic range Short Wavelength Infra-Red digital read-out integrated circuit for regulating amplification value in response with the amplitude of detection signal with the signal current adaptive gain technique and Method for controlling the same Download PDF

Info

Publication number
KR101844153B1
KR101844153B1 KR1020160114981A KR20160114981A KR101844153B1 KR 101844153 B1 KR101844153 B1 KR 101844153B1 KR 1020160114981 A KR1020160114981 A KR 1020160114981A KR 20160114981 A KR20160114981 A KR 20160114981A KR 101844153 B1 KR101844153 B1 KR 101844153B1
Authority
KR
South Korea
Prior art keywords
signal
integration
capacitor
circuit
input current
Prior art date
Application number
KR1020160114981A
Other languages
Korean (ko)
Other versions
KR20180028565A (en
Inventor
하창수
이희철
조영민
김영선
최종화
Original Assignee
국방과학연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국방과학연구소 filed Critical 국방과학연구소
Priority to KR1020160114981A priority Critical patent/KR101844153B1/en
Publication of KR20180028565A publication Critical patent/KR20180028565A/en
Application granted granted Critical
Publication of KR101844153B1 publication Critical patent/KR101844153B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
    • G01R19/2506—Arrangements for conditioning or analysing measured signals, e.g. for indicating peak values ; Details concerning sampling, digitizing or waveform capturing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/002—Switches for altering the measuring range or for multitesters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/16—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using capacitive devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • G01R19/16576—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 comparing DC or AC voltage with one threshold
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
    • G01R19/255—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques using analogue/digital converters of the type with counting of pulses during a period of time proportional to voltage or current, delivered by a pulse generator with fixed frequency
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
    • G01R19/257—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques using analogue/digital converters of the type with comparison of different reference values with the value of voltage or current, e.g. using step-by-step method
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • General Engineering & Computer Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명은 근적외선(Short Wavelength Infra-Red, SWIR) 센서 용 신호 검출 회로에 관한 것으로서, 보다 상세하게는 각 픽셀(Pixel)의 센서의 신호 크기에 따라 스스로 적분 커패시터(Integration Capacitor) 및 적분 시간(Integrate Time)을 모두 각 픽셀 별로 독립적으로 조절하여 적절한 증폭 값(gain)을 찾도록 함으로써, SWIR 센서에서 초점면 배열(FPA: Focal Plane Array)의 동적 영역(Intrascene Dynamic Range)을 최대화할 수 있는 디지털 신호 검출 회로 및 이의 제어 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal detection circuit for a short wavelength infrared (SWIR) sensor, and more particularly to a signal detection circuit for an integrated circuit (FPA) that can maximize the dynamic range of the Focal Plane Array (FPA) by allowing the SWIR sensor to find an appropriate amplification gain independently by adjusting each of the time, A detection circuit and a control method thereof.

Figure R1020160114981
Figure R1020160114981

Description

검출 신호의 크기에 대응하여 증폭값을 조절하는 넓은 동적 영역을 가지는 근적외선용 디지털 신호 검출 회로 및 이의 제어 방법{Wide dynamic range Short Wavelength Infra-Red digital read-out integrated circuit for regulating amplification value in response with the amplitude of detection signal with the signal current adaptive gain technique and Method for controlling the same}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a digital signal detection circuit for a near-infrared light having a wide dynamic range that adjusts an amplification value corresponding to the magnitude of a detection signal, and a control method thereof. amplitude of detection signal with the signal current adaptive gain technique and method for controlling same same}

본 발명은 근적외선(Short Wavelength Infra-Red, SWIR) 센서 용 신호 검출 회로에 관한 것으로서, 보다 상세하게는 각 픽셀(Pixel)의 센서의 신호 크기에 따라 스스로 적분 커패시터(Integration Capacitor) 및 적분 시간(Integrate Time)을 모두 각 픽셀 별로 독립적으로 조절하여 적절한 증폭 값(gain)을 찾도록 함으로써, SWIR 센서에서 초점면 배열(FPA: Focal Plane Array)의 동적 영역(Intrascene Dynamic Range)을 최대화할 수 있는 디지털 신호 검출 회로 및 이의 제어 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal detection circuit for a short wavelength infrared (SWIR) sensor, and more particularly to a signal detection circuit for an integrated circuit (FPA) that can maximize the dynamic range of the Focal Plane Array (FPA) by allowing the SWIR sensor to find an appropriate amplification gain independently by adjusting each of the time, A detection circuit and a control method thereof.

적외선이란 가시광선보다 파장이 긴 영역을 말하며 빛이 없어도 물체를 감지 할 수 있는 점을 이용하여 감시 정찰 장비에 이용된다. 적외선은 파장의 길이에 따라 SWIR(1~2um), MWIR(3~5um) 그리고 LWIR(8~14um)로 분류되며 특히 근적외선(Short Wavelength Infra-Red, SWIR)의 경우 물체의 반사광과 함께 검출되는 특성이 있어 다른 적외선 대역에 비해 광원에 민감하다. Infrared refers to a region with a longer wavelength than visible light, and is used in surveillance and reconnaissance equipment by using points that can detect objects without light. Infrared rays are classified into SWIR (1 ~ 2um), MWIR (3 ~ 5um) and LWIR (8 ~ 14um) depending on the wavelength. In the case of short wavelength infrared light (SWIR) It is sensitive to light source compared to other infrared band.

근적외선 센서로부터 발생한 전류신호는 신호 검출 회로(Read-Out Integrated Circuit, ROIC)를 통해 검출하고, 신호처리장치(Signal processor)로 전달하여 적외선 영상으로 출력된다. The current signal generated by the near-infrared sensor is detected through a read-out integrated circuit (ROIC), and the signal is transmitted to a signal processor to be output as an infrared image.

도 1은 일반적인 적외선 센서 신호 검출 회로(ROIC)(100)의 회로 구성도이다. 도 1을 참조하면, 신호 검출 회로(ROIC)(100)는, 실제 검출 센서를 모사하여 구현한 트랜지스터(Transistor)(110)와, 트랜지스터(110)로부터 생성되는 전류 신호를 적분하여 전압 신호를 만드는 적분기(120)와, 리셋 노이즈 (Reset Noise) 제거를 위한 CDS(Correlated Double Sampling: 상호연관 이중 샘플링)셀(130)을 포함한다.1 is a circuit diagram of a general infrared sensor signal detection circuit (ROIC) 100. In FIG. Referring to FIG. 1, a signal detection circuit (ROIC) 100 includes a transistor 110 implemented by simulating an actual detection sensor, a transistor 110 for integrating a current signal generated from the transistor 110, An integrator 120 and a CDS (Correlated Double Sampling) cell 130 for reset noise elimination.

트랜지스터(110)는 검출 소자로서 실제 소자를 대신하여 외부에서 가하는 가변 전압에 따라 전류 신호를 생성하는 기능을 수행한다. 생성된 전류는 적분기(120)의 입력단으로 들어간다.The transistor 110 performs a function of generating a current signal in accordance with a variable voltage externally applied instead of an actual element as a detection element. The generated current enters the input of the integrator 120.

적분기(120)는 실제 검출 소자가 연결된 경우에 소자의 바이어스를 유지하고, 검출 소자로부터 생성된 전류 신호를 적분하여 전압 신호를 출력한다. 적분기(120)는 오피엠프(Op-amp)(140)와 적분 커패시터(Capacitor)(150) 그리고 리셋 스위치(Reset Switch)(160)를 포함한다. 오피엠프(Op-amp)(140)의 두 개의 입력단을 이용하여 하나의 입력단에는 검출소자인 트랜지스터(110)를 연결하고 다른 하나의 입력단에는 바이어스 전압을 인가한다.The integrator 120 maintains the bias of the element when the actual detection element is connected, and integrates the current signal generated from the detection element to output the voltage signal. The integrator 120 includes an op-amp 140, an integrating capacitor 150, and a reset switch 160. The two inputs of the op-amp 140 are used to connect a transistor 110, which is a detecting element, to one input terminal and a bias voltage to the other input terminal.

검출소자인 트랜지스터(110)에서 생성된 전류신호는 적분기(120)의 입력단과 출력단 사이에 연결된 커패시터(Capacitor)(150)에 적분되어 출력단을 통해 전압신호로 출력된다. 리셋 스위치(160)는 ON/OFF 동작하여 적분 커패시터(Capacitor)(150)에 적분된 신호를 바이어스 전압으로 리셋(Reset)한다.The current signal generated in the transistor 110, which is a detecting element, is integrated in a capacitor 150 connected between the input terminal and the output terminal of the integrator 120 and outputted as a voltage signal through the output terminal. The reset switch 160 is turned on / off to reset a signal integrated in the integrating capacitor 150 to a bias voltage.

이러한 구성에 따라 신호를 출력 하는 경우 리셋(Reset)에 따라 발생하는 리셋 노이즈(Reset Noise)가 신호와 함께 출력된다. 근적외선(SWIR)의 경우 검출소자로부터 생성되는 신호의 크기가 작기 때문에 리셋 노이즈(Reset Noise)가 발생하게 되면 신호검출에 어려움이 있다. According to such a configuration, when a signal is output, a reset noise generated in response to a reset is output together with the signal. In the case of the near infrared ray (SWIR), since the size of the signal generated from the detecting element is small, it is difficult to detect the signal if reset noise occurs.

이에 CDS셀(130)에서는 CDS를 위한 커패시터(Capacitor)(170)와 CDS 제어 스위치(180)를 이용하여 리셋 노이즈(Reset Noise)를 제거한다. CDS제어 스위치(180)의 ON/OFF에 따라 적분기(120)의 출력 신호에서 리셋 노이즈(Reset Noise)를 제거한 뒤 최종 출력한다. 이러한 CDS 동작 원리를 설명한 도면이 도 2에 도시된다.In the CDS cell 130, a reset noise is removed by using a capacitor 170 for CDS and a CDS control switch 180. The reset noise is removed from the output signal of the integrator 120 according to the ON / OFF of the CDS control switch 180, and the final noise is output. A diagram describing this CDS operation principle is shown in Fig.

한편, 근적외선(SWIR)의 경우 복사광뿐만 아니라 반사광과 함께 검출되는 특성이 있어 검출 대상의 주변 광량에 따라 신호의 차이가 매우 커진다. 주로 신뢰성이 중요한 군수용 장비로 활용되는 근적외선(SWIR) 카메라의 경우, 이러한 큰 신호의 차이까지 모두 읽어 들일 수 있어야 한다. On the other hand, near infrared rays (SWIR) have a characteristic of being detected together with reflected light as well as radiated light, and the difference of signals becomes very large depending on the amount of ambient light to be detected. In the case of near-infrared (SWIR) cameras, which are mainly used for military equipment where reliability is important, the difference between these large signals must be readable.

따라서 신호의 크기가 작은 밤의 환경에서는 증폭값(Gain)을 증가 시키고 신호의 크기가 큰 낮의 환경에서는 증폭값(Gain)을 감소시키는 기술이 필요하다. 도 1의 신호 검출 회로에서 증폭값(Gain)은 다음과 같이 수학적으로 정리할 수 있다.Therefore, it is necessary to increase the amplification gain in a night environment where the signal size is small and to reduce the amplification gain in a daytime environment where the signal size is large. In the signal detection circuit of FIG. 1, the amplified value Gain can be mathematically summarized as follows.

Figure 112016087293437-pat00001
Figure 112016087293437-pat00001

여기서, Isignal 은 검출 소자의 전류 신호, Vout 은 적분된 출력 전압, Cint는 적분 커패시터(Capacitor), 그리고 tint는 적분 시간이다. 따라서, 증폭값(Gain)을 조절하기 위해서는 적분 커패시터(Capacitor) 또는 적분 시간의 조절이 필요하다.Where I signal is the current signal of the sensing element, V out is the integrated output voltage, C int is the integral capacitor, and t int is the integration time. Therefore, in order to adjust the amplification value Gain, it is necessary to adjust the integral capacitor or the integration time.

신호 검출 회로의 증폭값을 변경하는 방법을 통해, 작은 신호는 증폭값을 키워서 검출하고, 큰 신호는 증폭값을 낮춰서 검출함으로써 매우 작은 신호와 매우 큰 신호 모두를 검출할 수 있게 된다. 이 경우, 검출 가능한 최소 신호와 최대 신호의 비율을 의미하는 동적 영역(Dynamic Range)를 넓힐 수 있다. 상기 동적 영역은 다음과 같이 수학적으로 표현된다.Through the method of changing the amplification value of the signal detection circuit, a small signal can be detected by amplifying the amplified value and a large signal can be detected by detecting the amplified value at a low level, thereby detecting both a very small signal and a very large signal. In this case, it is possible to widen the dynamic range, which means the ratio of the minimum signal to the maximum signal that can be detected. The dynamic region is expressed mathematically as follows.

Figure 112016087293437-pat00002
Figure 112016087293437-pat00002

여기서, Imin은 검출 가능한 최소 전류 신호이고, Imax는 검출 가능한 최대 전류 신호이다.Herein, Imin is a detectable minimum current signal, and Imax is a detectable maximum current signal.

도 3은 기존에 사용되고 있는 근적외선(SWIR)용 신호검출회로(ROIC: Read-Out Integrated Circuit)의 구성도이다. 도 3을 참조하면, SWIR 신호 취득 회로(300)는, 실제 검출 센서를 모사하여 구현한 트랜지스터(Transistor)(310)와, 트랜지스터(310)로부터 생성되는 전류 신호를 적분하여 전압 신호를 만드는 적분기(320)와, 리셋 노이즈 (Reset Noise) 제거를 위한 CDS(Correlated Double Sampling: 상호연관 이중 샘플링)셀(330)을 포함한다.Fig. 3 is a block diagram of a previously-used near-infrared (SWIR) signal detection circuit (ROIC: Read-Out Integrated Circuit). 3, the SWIR signal acquisition circuit 300 includes a transistor 310 implemented by simulating an actual detection sensor, an integrator 310 which integrates a current signal generated from the transistor 310 and generates a voltage signal 320 and a CDS (Correlated Double Sampling) cell 330 for removing reset noise.

도 3에 도시된 기존의 SWIR(Short Wavelength Infra-Red) 신호 취득 회로(300)의 경우, 적분기(320)가 적분 용량이 큰 커패시터(Capacitor)와 작은 커패시터(Capacitor)(322,324)를 모두 포함하고 있어, 외부 환경에 맞게 유저가 스위치(321,323)를 선택하여 사용할 수 있도록 한다. 물론, 도 1과 유사하게, 오피엠프(325)가 적분기(320)에 구성되고, CDS 셀(330)에는 CDS를 위한 커패시터(Capacitor)(331)와 CDS 제어 스위치(332) 등이 구성된다.3, the integrator 320 includes both a capacitor having a large integral capacity and a small capacitor (capacitor) 322 and 324, respectively, in the case of the short wavelength infrared So that the user can select and use the switches 321 and 323 in accordance with the external environment. Of course, similar to FIG. 1, the operational amplifier 325 is configured in the integrator 320, and a capacitor 331 and a CDS control switch 332 for CDS are formed in the CDS cell 330.

그러나, 도 3의 경우, 모든 픽셀에 대해 동일하게 조절하도록 되어 있어, 밤의 환경에서 작은 커패시터(Capacitor)로 영상을 보고 있는 중에, 갑작스런 인위적인 광원에 노출될 경우 부분적으로 영상이 포화되어 인지할 수 없다는 문제점이 있다.However, in the case of FIG. 3, since all pixels are controlled in the same manner, when an image is exposed to a small capacitor in a night environment, the image is partially saturated when exposed to a sudden artificial light source There is a problem.

또한, 저조도와 고조도 피사체가 동시에 한 화면에 나타날 경우 두 피사체를 모두 표현하기 어렵다는 문제점이 있다. 또한, 적분 커패시터(Capacitor)의 조절만으로는 넓은 범위의 전류 신호를 모두 감당하기는 힘들다는 한계점이 있다.In addition, there is a problem in that it is difficult to express both objects when a low-illuminance and high-illuminated object appear on the same screen at the same time. In addition, there is a limitation that it is difficult to cover a wide range of current signals only by adjusting the integral capacitor.

1.한국등록특허 제10-1439081호(등록일자: 2014.09.02)(발명의 명칭: 적외선 영상데이터 취득용 신호처리 회로 및 방법)1. Korean Registered Patent No. 10-1439081 (Registered Date: 2014.09.02) (Title: Signal processing circuit and method for obtaining infrared image data)

1.김치연, “320×256 초점면배열 적외선 검출기를 위한 고성능 저 전력 신호취득회로의 제작”, 한국군사과학기술학회지 제10권 제2호(통권 제29호) pp.152-159, 2007년1. Kim, C., "Fabrication of High Performance Low Power Signal Acquisition Circuit for 320 × 256 Focal Plane Array Infrared Detector", Journal of the Korean Institute of Military Science and Technology, Vol. 10, No. 29, pp.152-159, 2007

본 발명은 배경기술에서 기술된 문제점을 해소하기 위해 제안된 것으로서, 각 픽셀(pixel)의 검출 소자의 신호 전류 크기에 따라 적절한 적분 시간과 적분 커패시터(Capacitor)를 각 픽셀(pixel) 내에서 개별적으로 스스로 조절하도록 하여, 외부의 신호처리장치(Signal processor)의 도움없이 동작하는 검출 신호의 크기에 대응하여 적분 커패시터를 선택하는 근적외선용 신호 검출 회로 및 이의 제어 방법을 제공하는데 그 목적이 있다.The present invention has been proposed in order to solve the problems described in the background art, and it is an object of the present invention to provide a method and an apparatus for correcting an integration time and an integral capacitor in each pixel individually according to a signal current magnitude of a detection element of each pixel. Infrared signal detection circuit and a control method of the signal detection circuit for selecting an integral capacitor corresponding to a magnitude of a detection signal operated without the aid of an external signal processor.

또한, 본 발명은 넓은 동적 영역(Wide Dynamic Range)를 가지는 검출 신호의 크기에 대응하여 적분 커패시터를 선택하는 근적외선용 신호 검출 회로 및 이의 제어 방법을 제공하는데 다른 목적이 있다.Another object of the present invention is to provide a signal detection circuit for a near-infrared ray which selects an integral capacitor corresponding to a magnitude of a detection signal having a wide dynamic range and a control method thereof.

본 발명은 위에서 제시된 과제를 달성하기 위해, 각 픽셀(pixel)의 검출 소자의 신호 전류 크기에 따라 적절한 적분 시간과 적분 커패시터(Capacitor)를 각 픽셀(pixel) 내에서 개별적으로 스스로 조절하도록 하여, 외부의 신호처리장치(Signal processor)의 도움없이 동작하는 검출 신호의 크기에 대응하여 적분 커패시터를 선택하는 근적외선용 디지털 신호 검출 회로를 제공한다.In order to achieve the above object, according to the present invention, an appropriate integration time and an integral capacitor are individually adjusted in each pixel according to the signal current magnitude of a detection element of each pixel, There is provided a digital signal detection circuit for a near-infrared ray which selects an integral capacitor corresponding to the magnitude of a detection signal which operates without the aid of a signal processor of the present invention.

상기 근적외선용 디지털 신호 검출 회로는,Wherein the near-infrared-ray digital signal detection circuit comprises:

입력 전류 신호를 생성하는 검출 소자;A detecting element for generating an input current signal;

상기 입력 전류 신호를 제 1 차 적분 기간 및 제 2 차 적분 기간으로 나누어 적분하여 제 1 차 및 제 2 차 적분 신호를 순차적으로 생성하는 적분기;An integrator that divides the input current signal into a first integration period and a second integration period and integrates the input current signal to sequentially generate first and second integration signals;

상기 제 1 차 및 제 2 차 적분 신호로부터 리셋 노이즈를 제거하여 각각 제 1 차 및 제 2 차 순수 적분 신호만 출력하는 CDS(Correlated Double Sampling) 회로부;A CDS (Correlated Double Sampling) circuit unit for removing reset noise from the first and second integration signals and outputting only first and second pure integration signals, respectively;

상기 제 1 차 및 제 2 차 순수 적분신호를 미리 설정되는 기준 전압과 비교하는 비교기;A comparator for comparing the first and second pure integral signals with a predetermined reference voltage;

상기 1차 순수 적분 신호와 상기 기준 전압의 비교 결과를 통해 상기 입력 전류 신호의 크기를 판별하고, 상기 입력 전류 신호의 크기에 따라 상기 2차 적분 기간 동안 상기 적분기의 적분 커패시터를 조절하는 적분 커패시터 조절 신호(Capacitor control signal)를 출력하는 피드백 회로부; 및Wherein the input current signal includes a first input signal and a second input signal, the second input signal includes a first input signal and a second input signal, A feedback circuit for outputting a signal (capacitor control signal); And

상기 제 2 차 적분 기간에 상기 입력 전류 신호의 크기에 따라 적분 시간을 조절하고, 상기 제 2 차 순수 적분 신호를 디지털 신호로 변환하는 아날로그-디지털 변환기;를 포함하는 것을 특징으로 할 수 있다.And an analog-to-digital converter for adjusting the integration time according to the magnitude of the input current signal in the second integration period and converting the second order pure integral signal into a digital signal.

이때, 상기 적분기는, 상기 제 1 차 적분 신호를 생성하는 제 1 적분 커패시터; 상기 제 1 차 적분 신호의 입력 전류 신호보다 큰 입력 전류 신호를 적분하여 상기 제 2 적분 커패시터와 함께 상기 제 2 차 적분 신호를 생성하는 제 2 적분 커패시터; 상기 적분 커패시터 조절 신호에 따라 제 2 적분 커패시터를 연결하는 커패시터 조절 스위치; 및 제 1 차 적분 신호 또는 제 2 차 적분 신호를 초기화하는 리셋 스위치;를 포함하는 것을 특징으로 할 수 있다.The integrator includes: a first integrating capacitor for generating the first integration signal; A second integration capacitor for integrating an input current signal larger than the input current signal of the first integration signal to generate the second integration signal together with the second integration capacitor; A capacitor control switch for connecting the second integrated capacitor in accordance with the integrated capacitor control signal; And a reset switch for initializing the first integration signal or the second integration signal.

또한, 상기 비교기는, 상기 제 1 차 적분 기간에는 상기 제 1차 적분신호와 DC(Direct Current) 기준 전압을 비교하고, 상기 제 2 차 적분 기간에는 상기 제 2 차 적분 신호와 선형으로 감소 또는 증가하는 형태의 경사형 기준 전압을 비교하는 것을 특징으로 할 수 있다.The comparator compares the first differential signal with a direct current (DC) reference voltage in the first differential period, and linearly decreases or increases linearly with the second differential signal during the second differential period. The reference voltage of the ramp type is compared with the ramp type reference voltage.

또한, 상기 피드백 회로부는, 상기 제 1 차 적분 신호와 상기 기준 전압의 비교 결과만 전달하는 제 1 동작 스위치; 및 상기 제 1 차 적분 신호와 상기 기준 전압의 비교 결과를 저장하고, 리셋 신호가 들어올 때까지 상기 비교 결과의 값을 출력하여 커패시터 조절 신호를 생성하고, 상기 적분기의 적분 커패시터 조절 스위치에 전달하는 제 1 래치(Latch);를 포함하는 것을 특징으로 할 수 있다.The feedback circuit may further include: a first operation switch for transmitting only the comparison result between the first integration signal and the reference voltage; And a comparator for storing a comparison result of the first differential signal and the reference voltage and outputting a value of the comparison result until a reset signal is received to generate a capacitor adjusting signal and transmitting the result to the integrated capacitor adjusting switch of the integrator One latch may be included.

또한, 상기 아날로그-디지털 변환기는, 적분 시간을 디지털화하는 시간-디지털 변환기(Time-to-digital Converter)를 사용하는 것을 특징으로 하는 할 수 있다.The analog-to-digital converter may be a time-to-digital converter for digitizing the integration time.

또한, 상기 시간-디지털 변환기는, 상기 비교기의 비교 결과만 전달하는 제 2 동작 스위치; 상기 제 2 차 적분 신호와 상기 기준 전압의 비교 결과를 저장하고, 쓰기 허용 신호(Write enable signal)을 출력하는 제 2 래치(Latch); 메인 클럭(Main clock)을 분주하여 다중 주파수 클럭(Multi-frequency clock)을 출력하는 다중 주파수 클럭 생성기; 상기 다중 주파수 클럭의 펄스(Pulse)를 카운팅하는 카운터; 및 상기 쓰기 허용 신호가 on 일때, 상기 카운터의 결과 값을 실시간 저장하고, 상기 쓰기 허용 신호가 off가 되는 순간부터 마지막 저장 값을 유지하는 메모리;를 포함하는 것을 특징으로 할 수 있다.The time-to-digital converter may further include: a second operation switch for transmitting only a comparison result of the comparator; A second latch for storing a comparison result between the second integration signal and the reference voltage and outputting a write enable signal; A multi-frequency clock generator for dividing a main clock to output a multi-frequency clock; A counter for counting pulses of the multiple frequency clocks; And a memory that stores the result of the counter in real time when the write enable signal is on and maintains the last stored value from the moment the write enable signal turns off.

또한, 상기 다중 주파수 클럭은 시간에 따라 주파수가 변화하는 것을 특징으로 할 수 있다.The frequency of the multi-frequency clock changes with time.

또한, 상기 다중 주파수 클럭 생성기는, 3개의 J-K 플립플랍과 AND 게이트를 이용하여 상기 메인 클럭으로부터 4가지 주파수 클럭을 생성하는 주파수 분주회로; 상기 4가지 주파수 클럭을 순차적으로 선택하는 4개의 주파수 선택 스위치; 및 상기 4개의 주파수 선택 스위치를 조절하기 위해 상기 카운터의 최상위 두 비트를 입력으로 하는 디코더;를 포함하는 것을 특징으로 할 수 있다.Also, the multi-frequency clock generator may include: a frequency divider circuit for generating four frequency clocks from the main clock using three J-K flip flops and an AND gate; Four frequency selection switches sequentially selecting the four frequency clocks; And a decoder for inputting the most significant two bits of the counter to adjust the four frequency selection switches.

또한, 상기 4가지 주파수는, 5MHz, 2.5MHz, 1.25MHz, 및 0.625MHz 인 것을 특징으로 할 수 있다.The four frequencies may be 5 MHz, 2.5 MHz, 1.25 MHz, and 0.625 MHz.

또한, 상기 시간-디지털 변환기의 메모리 및 카운터는 12-비트이고, 상기 제 2 래치의 출력인 커패시터 조절 신호를 MSB(Most Significant Bit)로 하여 최종 출력이 13-비트 디지털 신호인 것을 특징으로 할 수 있다.The memory and the counter of the time-to-digital converter are 12-bit, and the capacitor control signal, which is the output of the second latch, is a MSB (Most Significant Bit) and the final output is a 13-bit digital signal. have.

또한, 상기 적분기, CDS 회로부, 비교기, 피드백회로 및 상기 아날로그-디지털 변환기 내의 동작 스위치, 제 2 래치, 및 메모리를 2 x 2 픽셀(pixel)로 구성된 하나의 유닛 셀 내에 포함하는 것을 특징으로 할 수 있다.It is also possible to include an integrator, a CDS circuit, a comparator, a feedback circuit and an operation switch in the analog-to-digital converter, a second latch and a memory in one unit cell composed of 2 x 2 pixels. have.

다른 한편으로, 본 발명의 다른 일실시예는, 검출 소자가 입력 전류 신호를 생성하는 단계; 적분기가 상기 입력 전류 신호를 1차 적분 기간 동안 제 1 차 적분 신호를 생성하는 단계; CDS(Correlated Double Sampling) 회로부가 상기 제 1차 적분 신호로부터 리셋 노이즈를 제거하여 제 1 차 순수 적분 신호만 출력하는 단계; 비교기가 상기 제 1 차 순수 적분신호를 미리 설정되는 기준 전압과 비교하여, 비교 결과를 통해 입력 전류 신호의 크기를 판별하는 단계; 상기 피드백 회로부가 상기 입력 전류 신호의 크기에 따라 상기 적분기의 적분 커패시터를 조절하는 적분 커패시터 조절 신호를 생성하여 출력하는 단계; 상기 적분기가 제 2 차 적분 기간 동안 제 2 차 적분 신호를 생성하는 단계; 상기 CDS 회로부가 상기 제 2 차 적분 신호로부터 리셋 노이즈를 제거하여 제 2 차 순수 적분 신호만 출력하는 단계; 아날로그-디지털 변환기가 상기 제 2 차 순수 적분 신호를 디지털 신호로 변환하는 단계;를 포함하는 것을 특징으로 하는 근적외선용 신호 검출 회로의 제어 방법을 제공할 수 있다.On the other hand, another embodiment of the present invention is a method for detecting a current in a sensing device, comprising the steps of: The integrator generating the first integration signal during the first integration period of the input current signal; A CDS (Correlated Double Sampling) circuit unit removing reset noise from the first integration signal and outputting only a first pure integration signal; The comparator compares the first pure integral signal with a preset reference voltage and determines the magnitude of the input current signal through the comparison result; Generating and outputting an integral capacitor adjustment signal for adjusting an integral capacitor of the integrator according to a magnitude of the input current signal; The integrator generating a second integral signal during a second integration period; Removing the reset noise from the second integration signal and outputting only the second order pure integral signal; And converting the second pure integral signal into a digital signal by an analog-to-digital converter.

본 발명에 따르면, 1차 비교 결과를 통해 신호의 크기를 파악하고, 파악된 신호 크기에 맞는 적분 커패시터(Capacitor)를 선택함과 동시에, 2차 비교 결과를 이용한 상기 시간-디지털 변환기(Time-to-Digital Converter)의 동작에 의해 적분 시간이 자동 조절됨으로써, 증폭값(Gain)을 매우 크게 변화시킬 수 있고, 신호검출회로의 동적영역(Dynamic Range)를 매우 넓힐 수 있다.According to the present invention, the size of the signal is determined through the first comparison result, and an integral capacitor suitable for the detected signal size is selected, and the time-to-digital converter -Digital Converter), the amplification value Gain can be changed greatly and the dynamic range of the signal detection circuit can be greatly expanded.

또한, 본 발명의 다른 효과로서는, 기존의 시스템에서 신호 검출 회로 외부에 있던 아날로그-디지털 변환기(Analog-to-Digital Converter, ADC)를 신호 검출 회로 칩 내부로 집적함으로써, 디지털 출력을 가지게 되어 외부 시스템 노이즈(System noise)에 강하고 적외선 카메라의 시스템을 간단화시킬 수 있으며 전력소비를 줄일 수 있다는 점을 들 수 있다. As another effect of the present invention, an analog-to-digital converter (ADC) existing outside the signal detection circuit in the existing system is integrated into the signal detection circuit chip, It is strong against noise (system noise), can simplify the system of infrared camera and can reduce power consumption.

도 1은 일반적인 적외선 검출기의 신호검출회로(ROIC: Read-Out Integrated Circuit)의 회로 구성도이다.
도 2는 일반적인 CDS(Correlated Double Sampling)원리를 보여주는 개념도 이다.
도 3은 일반적으로 사용되고 있는 근적외선(SWIR)용 신호 검출 회로(ROIC: Read-Out Integrated Circuit)의 회로 구성도이다.
도 4는 본 발명의 일실시예에 따른 검출신호의 크기에 대응하여 증폭값을 조절하고 아날로그-디지털 변환을 하는 근적외선용 신호 검출 회로(400)의 회로 구성도이다.
도 5은 도 4에 도시된 근적외선용 신호 검출 회로(400)의 다중 주파수 클럭(Multi-frequency Clock) 생성기(454)의 도면이다.
도 6은 도 4에 도시된 제 1 및 제 2 1-비트 래치(Latch)(452,462)의 회로도이다.
도 7은 도 4에 도시된 시간-디지털 변환기(Time-to-Digital Converter)의 적분 시간 조절에 관한 그래프이다.
도 8은 도 4에 도시된 검출소자의 신호크기가 작은 경우 근적외선용 신호 검출 회로(400)의 동작을 보여주는 출력 신호 그래프이다.
도 9는 도 4에 도시된 검출소자의 신호크기가 큰 경우 근적외선용 신호 검출 회로(400)의 동작을 보여주는 출력 신호 그래프이다.
도 10은 본 발명의 일실시예에 따른 검출신호의 크기에 대응하여 증폭값을 조절하고 아날로그-디지털 변환을 하는 근적외선용 신호 검출 과정을 보여주는 흐름도이다.1 is a circuit diagram of a signal detection circuit (ROIC: Read-Out Integrated Circuit) of a general infrared detector.
2 is a conceptual diagram showing a general CDS (Correlated Double Sampling) principle.
3 is a circuit diagram of a commonly used near-infrared (SWIR) signal detection circuit (ROIC: Read-Out Integrated Circuit).
4 is a circuit configuration diagram of a near-infrared ray signal detection circuit 400 that adjusts an amplification value according to the magnitude of a detection signal and performs analog-digital conversion according to an embodiment of the present invention.
5 is a diagram of a multi-frequency clock generator 454 of the near-infrared ray signal detection circuit 400 shown in FIG.
6 is a circuit diagram of the first and second 1-bit latches 452 and 462 shown in FIG.
FIG. 7 is a graph relating to the integration time control of the time-to-digital converter shown in FIG.
FIG. 8 is an output signal graph showing the operation of the near-infrared ray signal detection circuit 400 when the signal size of the detection element shown in FIG. 4 is small.
9 is an output signal graph showing the operation of the near-infrared ray signal detection circuit 400 when the signal magnitude of the detection element shown in FIG. 4 is large.
FIG. 10 is a flowchart illustrating a signal detection process for a near-infrared ray in which an amplification value is adjusted in accordance with a magnitude of a detection signal according to an embodiment of the present invention and analog-to-digital conversion is performed.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 상세한 설명에 구체적으로 설명하고자 한다. 그러나 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.While the invention is susceptible to various modifications and alternative forms, specific embodiments thereof are shown by way of example in the drawings and will herein be described in detail. It is to be understood, however, that the invention is not to be limited to the specific embodiments, but includes all modifications, equivalents, and alternatives falling within the spirit and scope of the invention.

각 도면을 설명하면서 유사한 참조 부호를 유사한 구성요소에 대해 사용한다.Like reference numerals are used for similar elements in describing each drawing.

제 1, 제 2등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another.

예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다. "및/또는" 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.For example, without departing from the scope of the present invention, the first component may be referred to as a second component, and similarly, the second component may also be referred to as a first component. The term "and / or" includes any combination of a plurality of related listed items or any of a plurality of related listed items.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다.Unless otherwise defined, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs.

일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않아야 한다.Terms such as those defined in commonly used dictionaries are to be interpreted as having a meaning consistent with the contextual meaning of the related art and are to be interpreted as either ideal or overly formal in the sense of the present application Should not.

이하 첨부된 도면을 참조하여 본 발명의 일실시예에 따른 검출 신호의 크기에 대응하여 적분 커패시터를 선택하는 근적외선용 신호 검출 회로 및 이의 제어 방법을 상세하게 설명하기로 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a near infrared ray signal detection circuit and a control method thereof for selecting an integral capacitor corresponding to the magnitude of a detection signal according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 발명의 일실시예에 따른 검출신호의 크기에 대응하여 증폭값을 조절하고 아날로그-디지털 변환을 하는 근적외선용 신호 검출 회로(400)의 회로 구성도이다. 도 4를 참조하면, 입력 전류 신호를 생성하는 검출 소자(410), 검출 소자(410)로부터 생성되는 입력 전류 신호를 적분하여 제 1 차 및/또는 제 2 차 적분 신호를 생성하는 적분기(420), 적분된 제 1 차 및/또는 제 2 차 적분 신호에서 리셋 노이즈(Reset noise)를 제거한 제 1 차 및/또는 제 2 차 순수 적분 신호를 생성하는 CDS(Correlated Double Sampling: 상호연관 이중 샘플링) 회로부(430), 리셋 노이즈가 제거된 적분 신호와 기준 전압(Ramp-type reference voltage, Vramp)를 비교하는 비교기(440), 비교기(440)의 출력 신호를 통해 입력 전류 신호를 판별하고 적절한 적분 커패시터를 선택하는 피드백 회로부(460), 입력 전류 신호의 크기에 따라 적분 시간을 조절하고 아날로그 적분 신호를 디지털화하는 시간-디지털 변환기(Time-to-digital converter)(450) 등을 포함하여 구성될 수 있다.4 is a circuit configuration diagram of a near-infrared ray signal detection circuit 400 that adjusts an amplification value according to the magnitude of a detection signal and performs analog-digital conversion according to an embodiment of the present invention. 4, there are shown a detector 410 for generating an input current signal, an integrator 420 for integrating an input current signal generated from the detector 410 to generate first and / or second order integration signals, And a CDS (Correlated Double Sampling) circuit portion for generating first and / or second pure integral signals from which reset noises are removed from the integrated first and / or second integrated signals. A comparator 440 for comparing an integrated signal from which the reset noise is removed and a reference voltage Ramp-type reference voltage Vramp, and an output signal of the comparator 440 to determine an input current signal, A feedback circuit unit 460 for selecting the input current signal, a time-to-digital converter 450 for adjusting the integration time according to the magnitude of the input current signal and digitizing the analog integrated signal, and the like.

검출 소자(410)는 근적외선을 검출하기 위한 트랜지스터로 구성되며 실제 검출 센서를 모사하여 구현하는 기능을 수행한다. 근적외선을 검출하기 위한 검출 소자로서는 고감도, 고속도의 반도체를 사용한 광도전형, 광기전력형 센서가 많이 사용되고 있다. 이들에는 InAs, InSb, PbS, HgCdTe, PbSnTe 등의 기초 흡수를 이용하는 방식과 Ge 속에 Au, Hg, Cu, Zn 등을 첨가하여 불순물 준위가 관계되는 천이를 이용하는 방식이 있다.The detecting element 410 is constituted by a transistor for detecting near-infrared rays, and performs a function of simulating an actual detecting sensor. As a detecting element for detecting near-infrared rays, a photoconductive type or photovoltaic type sensor using a high-sensitivity and high-speed semiconductor is widely used. These methods include a method using basic absorption such as InAs, InSb, PbS, HgCdTe, and PbSnTe, and a method using Au, Hg, Cu, Zn, or the like added to Ge and using impurity level transitions.

적분기(420)는 검출할 검출 소자(410)을 선택하는 제 1 선택 스위치(411), 제 1 차 적분 신호를 생성하는 제 1 적분 커패시터(Capacitor)(425), 제 1 차 적분 신호의 입력 전류 신호보다 큰 입력 전류 신호를 적분하여 상기 제 2 적분 커패시터와 함께 상기 제 2 차 적분 신호를 생성하는 제 2 적분 커패시터(Capacitor)(423), 오피엠프(Op-amp)(426), 적분된 값을 초기화하기 위한 리셋 스위치(421), 제 2 적분 커패시터(Capacitor)(423)의 동작을 조절하여 적분 캐패시턴스(Capacitance)를 조절하는 커패시터 조절 스위치(424) 등을 포함하여 구성될 수 있다.The integrator 420 includes a first selection switch 411 for selecting the detecting element 410 to be detected, a first integrating capacitor 425 for generating a first integrating signal, A second integrator capacitor 423 for integrating the input current signal larger than the signal to generate the second integralsignal together with the second integrating capacitor, an op-amp 426, an integrated value And a capacitor control switch 424 for controlling the operation of the reset switch 421 and the second integrating capacitor 423 to initialize the capacitance of the capacitor 423 and resetting the capacitance.

오피엠프(Op-amp)(426)의 두 개의 입력단을 이용하여 하나의 입력단에는 검출 소자(410)를 연결하고 다른 하나의 입력단에는 리셋 전압(VRST)을 인가한다.The two terminals of the operational amplifier 426 are used to connect the detecting element 410 to one input terminal and the reset voltage V RST to the other input terminal.

검출 소자(410)에서 생성된 입력 전류 신호는 적분기(420)의 입력단과 출력단 사이에 연결된 제 1 적분 커패시터(Capacitor)(425) 및/또는 제 2 적분 커패시터(423)에 적분되어 출력단을 통해 전압신호로 출력된다.The input current signal generated by the detecting element 410 is integrated in a first integrating capacitor 425 and / or a second integrating capacitor 423 connected between an input terminal and an output terminal of the integrator 420, Signal.

여기서, 제 1 적분 커패시터(425)와 제 2 적분 커패시터(423)의 용량은 각각 서로 다르다. 예를 들면, 제 1 적분 커패시터(425)의 용량은 약 8fF이고, 제 2 적분 커패시터(423)의 용량은 제 1 적분 커패시터(425)보다 큰 약 400fF이 될 수 있다.Here, capacities of the first integrating capacitor 425 and the second integrating capacitor 423 are different from each other. For example, the capacitance of the first integrating capacitor 425 may be about 8 fF, and the capacitance of the second integrating capacitor 423 may be about 400 fF, which is larger than the first integrating capacitor 425.

또한, 적분기(420)는 제 1차 적분 및 제 2차 적분을 순차적으로 수행하고, 이는 리셋 스위치(421)의 온 또는 오프 동작에 의해 조절된다.Also, the integrator 420 sequentially performs the first integral and the second integral, which are adjusted by the ON or OFF operation of the reset switch 421. [

계속 도 4를 참조하면, 적분기(420)는 제 1차 적분 기간과 제 2차 적분 기간에서 적분을 수행한다. 부연하면, 제 1차 적분 기간에서는 제 1 적분 커패시터(425)에 의해 적분되고, 제 2차 적분 기간에서는 커패시터 조절 스위치(424)의 동작에 따라 제 1 적분 커패시터(425) 또는 제 1 및 제 2 적분 커패시터(425,423)에 의해 적분된다.Continuing with FIG. 4, the integrator 420 performs the integration in the first and second integration periods. Further, in the first integration period, it is integrated by the first integral capacitor 425, and in the second integration period, according to the operation of the capacitor control switch 424, the first integration capacitor 425 or the first and second Integrated by capacitors 425 and 423, respectively.

CDS(Correlated Double Sampling) 회로부(430)에서는 CDS를 위한 CDS 커패시터(Capacitor) 및 CDS 제어 스위치를 이용하여 리셋 노이즈(Reset Noise)를 제거한다. 부연하면, CDS 제어 스위치의 ON/OFF에 따라 적분기(420)의 출력 신호에서 리셋 노이즈(Reset Noise)를 제거한 뒤 제 1 차 및 제 2 차 순수 적분신호를 출력한다.The CDS (Correlated Double Sampling) circuit unit 430 removes a reset noise using a CDS capacitor and a CDS control switch for CDS. Further, the reset noise is removed from the output signal of the integrator 420 according to the ON / OFF of the CDS control switch, and the first and second pure integral signals are output.

한편, 기준 전압(Ramp-type reference voltage)은 제 1 차 적분 기간에는 일정한 DC(Direct Current) 전압을 가지고, 제 2 차 적분 기간에는 경사형 전압을 갖는다. 부연하면, 비교기(440)는 적분기(420)의 적분 결과(Vsig)와 경사형 기준 전압(Ramp-type reference voltage)(Vramp)을 제 1 차 및 제 2 차 적분 기간에 두 차례 비교한다. 부연하면, 상기 제 1 차 적분 기간에는 상기 제 1차 적분신호와 DC(Direct Current) 기준 전압을 비교하고, 상기 제 2 차 적분 기간에는 상기 제 2 차 적분 신호와 선형으로 감소 또는 증가하는 형태의 경사형 기준 전압을 비교한다.Meanwhile, the Ramp-type reference voltage has a constant direct current voltage in the first integration period and an oblique voltage in the second integration period. The comparator 440 compares the integration result Vsig of the integrator 420 and the ramp-type reference voltage Vramp twice in the first and second integration periods. Further, in the first integration period, the first integration signal and the DC (direct current) reference voltage are compared. In the second integration period, the second integration signal is linearly decreased or increased Compare the graded reference voltage.

이를 위한 상세한 동작을 설명하면, 제 1 차 적분 기간 동안은 제 1 동작 스위치(461)은 on이 되고, 제 2 동작 스위치(451)는 off가 되어, 비교기(440)의 비교 결과는 피드백 회로(460)내의 제 1 1-비트 래치(Latch)(462)에 저장되고 커패시터 조절 신호(Capacitor control signal)를 생성한다. In the first integration period, the first operation switch 461 is turned on, the second operation switch 451 is turned off, and the comparison result of the comparator 440 is fed back to the feedback circuit Bit latch (Latch) 462 and generates a capacitor control signal (Capacitor control signal).

커패시터 조절 신호는 커패시터 조절 스위치(424)를 제어하여, 제 2 차 적분 기간 동안의 적분 캐패시턴스(Capacitance)를 조절한다. 예를 들면, 검출 소자(410)의 입력 전류 신호가 클 경우, 제 1 차 적분 기간 동안의 적분 신호가 크게 되고, 비교기(440)의 출력은 “1”이 되며, 피드백 회로(460) 내의 제 1 1-비트 래치(Latch)(462)에 “1”의 값이 저장된다. 따라서, 1-비트 래치(Latch)의 출력인 커패시터 조절 신호(Capacitor control signal)가 “1”이 되어 커패시터 조절 스위치(424)가 on이 되고, 제 2 차 적분 기간 동안 제 1 및 제 2 적분 커패시터(425, 423)가 모두 적분에 사용된다. The capacitor regulation signal controls the capacitor regulation switch 424 to adjust the integral capacitance during the second integration period. For example, when the input current signal of the detecting element 410 is large, the integral signal during the first integration period becomes large, the output of the comparator 440 becomes " 1 "Quot; 1 " is stored in the 1-bit latch (Latch) 462. Therefore, the capacitor control signal, which is the output of the 1-bit latch, becomes "1" to turn on the capacitor control switch 424, and during the second integration period, the first and second integrating capacitors (425, 423) are all used for integration.

또한, 제 2 차 적분 기간 동안은 제 1 동작 스위치(451)는 off되고, 제 1 동작 스위치(461)가 on이 되어, 제 2 차 적분 신호와 경사형 기준 전압(Ramp-type reference voltage)의 비교 결과는 시간-디지털 변환기(Time-to-digital converter)(450)내의 제 2 1-비트 래치(Latch)(452)에 저장되고, 쓰기 허용 신호(Write enable signal)를 출력한다. 쓰기 허용 신호가 on에서 off로 변화되는 시간까지의 다중 주파수 클럭(multi-frequency clock) 생성기(454)의 펄스(Pulse)의 개수가 12-비트 메모리(453)에 홀딩(Holding) 된다. During the second integration period, the first operation switch 451 is turned off, the first operation switch 461 is turned on, and the second integration signal and the ramp-type reference voltage The comparison result is stored in a second 1-bit latch 452 in a time-to-digital converter 450 and outputs a write enable signal. The number of pulses of the multi-frequency clock generator 454 from the time when the write enable signal changes from on to off is held in the 12-bit memory 453.

아날로그-디지털 변환기(Time-to-digital converter)(450)는 적분 시간을 디지털화하는 시간-디지털 변환기(Time-to-digital Converter)가 사용될 수 있다. The time-to-digital converter 450 may be a time-to-digital converter that digitizes the integration time.

이러한 아날로그-디지털 변환기(Time-to-digital converter)(450)는 메인 클럭(Main clock)을 분주하여 다양한 주파수를 가지는 다중 주파수 클럭(Multi-frequency clock)을 출력하는 다중 주파수 클럭 생성기(Multi-frequency clock generator)(454), 다중 주파수 클럭의 펄스(Pulse)의 개수를 카운팅하는 12-비트 카운터(12-bit Counter)(455), 12-비트 카운터(455)의 결과를 실시간 저장하는 12-비트 메모리(12-bit Memory)(453), 비교기(440)의 비교 결과를 저장하고 12-비트 메모리(453)의 동작을 제어하는 쓰기 허용 신호(Write enable signal)를 만드는 제 2 1-비트 래치(Latch)(452), 시간-디지털 변환기의 동작 시점을 조절하는 제 2 동작 스위치(451) 등을 포함하여 구성될 수 있다.The analog-to-digital converter 450 is a multi-frequency clock generator that outputs a multi-frequency clock having a plurality of frequencies by dividing a main clock. a 12-bit counter 455 for counting the number of pulses of the multiple frequency clocks, a 12-bit counter 455 for counting the number of pulses of the multiple frequency clocks, Bit memory 453 for storing a comparison result of the comparator 440 and a write enable signal for controlling the operation of the 12-bit memory 453 A second operation switch 451 for adjusting the operation timing of the time-to-digital converter, and the like.

또한, 피드백 회로부(460)는 피드백 회로의 동작 시점을 조절하는 제 1 동작 스위치(461)와 비교기(440)의 비교 결과를 기억하고 커패시터 조절 신호(Capacitor control signal)를 출력하는 제 1 1-비트 래치(Latch)(462) 등을 포함하여 구성될 수 있다.The feedback circuit unit 460 includes a first operation switch 461 for adjusting the operation timing of the feedback circuit and a first 1-bit signal for storing a comparison result of the comparator 440 and outputting a capacitor control signal A latch 462, and the like.

도 5은 도 4에 도시된 근적외선용 신호 검출 회로(400)의 다중 주파수 클럭(Multi-frequency Clock) 생성기(454)의 도면이다. 도 5를 참조하면, 도 5를 참조하면, 다중 주파수 클럭 생성기(454)는, 메인 클럭(Main clock)을 받아서 주파수를 분주하는 주파수 분주회로(610), 분주된 주파수 클럭들을 선택하는 제 1 내지 제 4 주파수 선택 스위치(620-1 내지 620-4), 상기 제 1 내지 제 4 주파수 선택 스위치(620-1 내지 620-4)의 동작을 결정하는 디코터(600) 등을 포함하여 구성될 수 있다.5 is a diagram of a multi-frequency clock generator 454 of the near-infrared ray signal detection circuit 400 shown in FIG. 5, a multi-frequency clock generator 454 includes a frequency divider circuit 610 for receiving a main clock to frequency-divide a frequency of the main clock, Fourth frequency selection switches 620-1 to 620-4, a decoder 600 for determining the operation of the first to fourth frequency selection switches 620-1 to 620-4, and the like have.

여기서, 주파수 분주 회로(610)는 약 5MHz의 메인 클럭(Main clock)을 입력으로 받고 약 5MHz, 2.5MHz, 1.25MHz, 0.625MHz를 출력한다.The frequency divider circuit 610 receives the main clock of about 5 MHz and outputs about 5 MHz, 2.5 MHz, 1.25 MHz, and 0.625 MHz.

또한, 디코더(600)는 12-비트 카운터(455)의 MSB(Most Significant Bit) 2개 신호(Q10, Q11)를 입력으로 받고, 제 1 내지 제 4 선택 스위치(620-1 내지 620-4) 를 순차적으로 on이 되도록 출력 값을 내보낸다. 따라서, 다중 주파수 클럭(Multi-frequency clock)의 펄스(Pulse)가 1024의 배수가 될 때마다, 다중 주파수 클럭의 주파수가 변화한다.The decoder 600 also receives two MSB signals (Most Significant Bit) Q10 and Q11 of the 12-bit counter 455 and outputs them to the first through fourth selection switches 620-1 through 620-4, Are sequentially turned on. Therefore, every time the pulse of a multi-frequency clock becomes a multiple of 1024, the frequency of the multiple frequency clock changes.

도 6은 도 4에 도시된 제 1 및 제 2 1-비트 래치(Latch)(462,452)의 회로도이다. 도 6을 참조하면, 래치(Latch)(452,462)에는 인버터와 3개의 스위치를 포함한다. FIG. 6 is a circuit diagram of the first and second 1-bit latches 462 and 452 shown in FIG. Referring to FIG. 6, the latches 452 and 462 include an inverter and three switches.

제 1 및 제 2 1-비트 래치(462,452)는 비교기(도 4의 440)의 비교 결과가 “0”에서 “1”의 값으로 변화될 때, 그 값을 저장하고 리셋 신호(Φreset)가 들어 올 때까지 홀딩(Holding)한다.The first and second 1-bit latches 462 and 452 store the value when the comparison result of the comparator (440 in FIG. 4) changes from "0" to "1" Hold until you come.

또한, 피드백 회로부(도 4의 460)의 제 1 1-비트 래치(462)의 출력인 커패시터 조절 신호(Capacitor control signal)는 도 4의 실시예에서 최종 출력인 13-비트 디지털 출력(13-bit Digital out)의 MSB(Most Significant Bit)로도 활용된다.In addition, the capacitor control signal, which is the output of the first 1-bit latch 462 of the feedback circuit portion (460 of FIG. 4), is a 13-bit digital output Digital out) MSB (Most Significant Bit).

제 1 동작 스위치(461) 및 제 2 동작 스위치(451)의 온 또는 오프에 의해 제 1 및 제 2 1-비트 래치(462,452)가 온 또는 오프된다. The first and second 1-bit latches 462 and 452 are turned on or off by turning the first operation switch 461 and the second operation switch 451 on or off.

도 7은 도 4에 도시된 시간-디지털 변환기(Time-to-Digital Converter)의 적분 시간 조절에 관한 그래프이다. 도 7를 참조하면, 입력 전류 신호가 클수록 적분 시간은 짧아짐을 볼 수 있다.FIG. 7 is a graph relating to the integration time control of the time-to-digital converter shown in FIG. Referring to FIG. 7, it can be seen that the integration time becomes shorter as the input current signal becomes larger.

도 8은 도 4에 도시된 검출소자의 신호크기가 작은 경우 근적외선용 신호 검출 회로(400)의 동작을 보여주는 출력 신호 그래프이고, 도 9는 도 4에 도시된 검출소자의 신호크기가 큰 경우 근적외선용 신호 검출 회로(400)의 동작을 보여주는 출력 신호 그래프이다. 도 8 및 도 9를 참조하면, 1차 적분 & 비교 기간에 경사형 기준 전압과 비교하여 적분신호가 크면, 피드백 회로부(도 4의 460)을 통해 큰 적분 커패시터를 연결하고 제 2 차 적분 기간에 큰 적분 커패시터를 같이 사용하여 적분한다.FIG. 8 is an output signal graph showing the operation of the near-infrared ray signal detecting circuit 400 when the signal magnitude of the detecting element shown in FIG. 4 is small, and FIG. FIG. 4 is a graph of an output signal showing the operation of the signal detection circuit 400 shown in FIG. Referring to FIGS. 8 and 9, when the integration signal is larger than the gradient type reference voltage in the first integration & comparison period, a large integral capacitor is connected through the feedback circuit portion (460 in FIG. 4) Integrate using a large integral capacitor together.

따라서, 본 발명의 경우, 근적외선(SWIR)을 이용한 신호검출회로(ROIC)에서 각 픽셀(Pixel)의 검출소자로 들어오는 광량에 따라, 적분 커패시터와 적분 시간을 자동으로 조절하여 증폭값(Gain)을 크게 변화시킬 수 있어, 근적외선(SWIR) 카메라가 인지할 수 있는 광량의 범위를 획기적으로 넓힐 수 있다.Therefore, in the present invention, in the signal detection circuit (ROIC) using the near-infrared ray (SWIR), the integration value and the integral time are automatically adjusted according to the amount of light entering the detection element of each pixel, It is possible to dramatically increase the range of the amount of light that the near infrared ray (SWIR) camera can perceive.

또한, 본 발명에서 적분 커패시터와 적분 시간을 조절함에 있어, 어레이(Array) 내의 각 픽셀(Pixel)의 광량에 따라 각 픽셀(Pixel)별로 따로 증폭값(Gain)을 자동으로 조절할 수 있어, 한 화면 내에서 가질 수 있는 광량의 범위를 매우 넓힐 수 있다.Further, in the present invention, in adjusting the integral capacitor and the integration time, the amplification value Gain can be automatically adjusted for each pixel according to the light quantity of each pixel in the array, The range of the amount of light that can be contained in the light source can be greatly widened.

도 10은 본 발명의 일실시예에 따른 검출신호의 크기에 대응하여 증폭값을 조절하고 아날로그-디지털 변환을 하는 근적외선용 신호 검출 과정을 보여주는 흐름도이다. 도 10을 참조하면, 검출 소자(410)가 입력 전류 신호를 생성한다(단계 S910).FIG. 10 is a flowchart illustrating a signal detection process for a near-infrared ray in which an amplification value is adjusted in accordance with a magnitude of a detection signal according to an embodiment of the present invention and analog-to-digital conversion is performed. Referring to Fig. 10, the detecting element 410 generates an input current signal (step S910).

이후, 적분기(420)가 상기 입력 전류 신호를 1차 적분 기간 동안 적분하여 제 1 차 적분 신호를 생성하고, CDS(Correlated Double Sampling) 회로부(430)가 제 1 차 적분 신호로부터 리셋 노이즈를 제거하고, 제 1 차 순수 적분 신호(즉 노이즈 제어 신호)를 생성한다(단계 S920,S930).Thereafter, the integrator 420 integrates the input current signal during the first integration period to generate a first integration signal, and the CDS (Correlated Double Sampling) circuit section 430 removes the reset noise from the first integration signal , And generates a first pure integral signal (i.e., a noise control signal) (steps S920 and S930).

이후, 비교기(440)가 제 1 차 순수 적분신호를 미리 설정되는 기준 전압과 비교하여, 비교 결과를 통해 상기 입력 전류 신호의 크기를 판별한다(단계 S940,S950).Thereafter, the comparator 440 compares the first pure integral signal with a preset reference voltage, and determines the magnitude of the input current signal through the comparison result (steps S940 and S950).

이후, 피드백 회로부(460)가 상기 입력 전류 신호의 크기에 따라 상기 적분기(420)의 적분 커패시터를 조절하는 적분 커패시터 조절 신호(Capacitor control signal)를 생성하여 출력한다(단계 S960).Thereafter, the feedback circuit unit 460 generates and outputs an integral capacitor control signal for adjusting the integral capacitor of the integrator 420 according to the magnitude of the input current signal (step S960).

이후, 적분기(420)가 적분 커패시터 조절 신호에 따라 제 2 차 적분 신호를 생성하고, 이에 대하여 노이즈를 제거하여 제 2 차 순수 적분 신호를 생성하면, 아날로그-디지털 변환기(450)가 이를 디지털 신호로 변환한다(단계 S970,S980).Thereafter, when the integrator 420 generates a second integral signal according to the integrated capacitor regulation signal and removes noise therefrom to generate a second pure integral signal, the analog-to-digital converter 450 converts it into a digital signal (Steps S970 and S980).

400: 근적외선용 신호 검출 회로
420: 적분기
411: 제 1 선택 스위치
421: 리셋 스위치
423: 제 2 적분 커패시터
424: 커패시터 조절 스위치
425: 제 1 커패시터
426: 오피 앰프 (Op-amp)
430: CDS(Correlated Double Sampling)부
440: 비교기
460: 피드백 회로부
462: 제 1 1-비트 래치(Latch)
450: 아날로그-디지털 변환기(Time-to-Digital Converter)
451: 제 2 동작 스위치
461: 제 1 동작 스위치
452: 제 2 1-비트 래치(Latch)
453: 12-비트 메모리
454: 다중 주파수 클럭 생성기(Mult-frequency clock generator)
455: 12-비트 카운터(12-bit Counter)
600: 2x4 디코더
610: 주파수 분주 회로
620-1 내지 620-4: 제 1 내지 제 4 주파수 선택 스위치400: Near-infrared signal detection circuit
420: integrator
411: first selection switch
421: Reset switch
423: a second integral capacitor
424: Capacitor adjustment switch
425: first capacitor
426: Op-amp
430: CDS (Correlated Double Sampling) section
440: comparator
460: Feedback circuit part
462: a first 1-bit latch (Latch)
450: Analog to Digital Converter (Time-to-Digital Converter)
451: second operation switch
461: first operation switch
452: a second 1-bit latch;
453: 12-bit memory
454: Mult-frequency clock generator
455: 12-bit counter
600: 2x4 decoder
610: Frequency dividing circuit
620-1 to 620-4: First to fourth frequency selection switches

Claims (12)

입력 전류 신호를 생성하는 검출 소자;
상기 입력 전류 신호를 제 1 차 적분 기간 및 제 2 차 적분 기간으로 나누어 적분하여 제 1 차 및 제 2 차 적분 신호를 순차적으로 생성하는 적분기;
상기 제 1 차 및 제 2차 적분 신호로부터 리셋 노이즈를 제거하여 각각 제 1 차 및 제 2 차 순수 적분 신호만 출력하는 CDS(Correlated Double Sampling) 회로부;
상기 제 1 차 및 제 2 차 순수 적분신호를 미리 설정되는 기준 전압과 비교하는 비교기;
상기 제 1 차 순수 적분 신호와 상기 기준 전압의 비교 결과를 통해 상기 입력 전류 신호의 크기를 판별하고, 상기 입력 전류 신호의 크기에 따라 상기 제 2 차 적분 기간 동안 상기 적분기의 적분 커패시터를 조절하는 적분 커패시터 조절 신호(Capacitor control signal)를 출력하는 피드백 회로부; 및
상기 제 2 차 적분 기간에 상기 입력 전류 신호의 크기에 따라 적분 시간을 조절하고, 상기 제 2 차 순수 적분 신호를 디지털 신호로 변환하는 아날로그-디지털 변환기;
를 포함하는 것을 특징으로 하는 검출 신호의 크기에 대응하여 증폭값을 조절하는 넓은 동적 영역을 가지는 근적외선용 디지털 신호 검출 회로.
A detecting element for generating an input current signal;
An integrator that divides the input current signal into a first integration period and a second integration period and integrates the input current signal to sequentially generate first and second integration signals;
A CDS (Correlated Double Sampling) circuit unit for removing reset noise from the first and second integration signals and outputting only first and second pure integration signals, respectively;
A comparator for comparing the first and second pure integral signals with a predetermined reference voltage;
A first differential integrating circuit for discriminating the magnitude of the input current signal through a comparison result between the first order pure integral signal and the reference voltage and for integrating an integral capacitor of the integrator during the second integration period according to the magnitude of the input current signal, A feedback circuit for outputting a capacitor control signal; And
An analog-to-digital converter for adjusting an integration time according to the magnitude of the input current signal in the second integration period and converting the second order pure integral signal into a digital signal;
Wherein the amplification value is adjusted in response to a magnitude of the detection signal.
제 1 항에 있어서,
상기 적분기는,
상기 제 1 차 적분 신호를 생성하는 제 1 적분 커패시터;
상기 제 1 차 적분 신호의 입력 전류 신호보다 큰 입력 전류 신호를 적분하여 상기 제 2 적분 커패시터와 함께 상기 제 2 차 적분 신호를 생성하는 제 2 적분 커패시터;
상기 적분 커패시터 조절 신호에 따라 제 2 적분 커패시터를 연결하는 커패시터 조절 스위치; 및
제 1 차 적분 신호 또는 제 2 차 적분 신호를 초기화하는 리셋 스위치;를 포함하는 것을 특징으로 하는 검출 신호의 크기에 대응하여 증폭값을 조절하는 넓은 동적 영역을 가지는 근적외선용 디지털 신호 검출 회로.The method according to claim 1,
The integrator comprising:
A first integrating capacitor for generating the first integration signal;
A second integration capacitor for integrating an input current signal larger than the input current signal of the first integration signal to generate the second integration signal together with the second integration capacitor;
A capacitor control switch for connecting the second integrated capacitor in accordance with the integrated capacitor control signal; And
And a reset switch for initializing a first integration signal or a second integration signal. The digital signal detection circuit for near infrared rays having a wide dynamic range for adjusting an amplification value corresponding to a magnitude of a detection signal. 제 1 항에 있어서,
상기 비교기는, 상기 제 1 차 적분 기간에는 상기 제 1차 적분신호와 DC(Direct Current) 기준 전압을 비교하고, 상기 제 2 차 적분 기간에는 상기 제 2 차 적분 신호와 선형으로 감소 또는 증가하는 형태의 경사형 기준 전압을 비교하는 것을 특징으로 하는 검출 신호의 크기에 대응하여 증폭값을 조절하는 넓은 동적 영역을 가지는 근적외선용 디지털 신호 검출 회로.
The method according to claim 1,
Wherein the comparator compares the first differential signal with a direct current (DC) reference voltage in the first differential period, and in the second differential period, Wherein the reference voltage is compared with a reference voltage of the reference voltage of the near-infrared region.
제 1 항에 있어서,
상기 피드백 회로부는,
상기 제 1 차 적분 신호와 상기 기준 전압의 비교 결과만 전달하는 제 1 동작 스위치; 및
상기 제 1 차 적분 신호와 상기 기준 전압의 비교 결과를 저장하고, 리셋 신호가 들어올 때까지 상기 비교 결과의 값을 출력하여 커패시터 조절 신호를 생성하고, 상기 적분기의 적분 커패시터 조절 스위치에 전달하는 제 1 래치(Latch);를 포함하는 것을 특징으로 하는 검출 신호의 크기에 대응하여 증폭값을 조절하는 넓은 동적 영역을 가지는 근적외선용 디지털 신호 검출 회로.
The method according to claim 1,
Wherein the feedback circuit section comprises:
A first operation switch for transmitting only the comparison result of the first integration signal and the reference voltage; And
A first capacitor for storing a comparison result between the first integration signal and the reference voltage and outputting a value of the comparison result until a reset signal is received to generate a capacitor adjustment signal, And a latch (Latch). The digital signal detection circuit for near infrared rays has a wide dynamic range for adjusting the amplification value corresponding to the magnitude of the detection signal.
제 1 항에 있어서,
상기 아날로그-디지털 변환기는, 적분 시간을 디지털화하는 시간-디지털 변환기(Time-to-digital Converter)를 사용하는 것을 특징으로 하는 검출 신호의 크기에 대응하여 증폭값을 조절하는 넓은 동적 영역을 가지는 근적외선용 디지털 신호 검출 회로.
The method according to claim 1,
Wherein the analog-to-digital converter uses a time-to-digital converter for digitizing an integration time. The analog-to-digital converter uses a time- Digital signal detection circuit.
제 5 항에 있어서,
상기 시간-디지털 변환기는, 상기 비교기의 비교 결과만 전달하는 제 2 동작 스위치;
상기 제 2 차 적분 신호와 상기 기준 전압의 비교 결과를 저장하고, 쓰기 허용 신호(Write enable signal)을 출력하는 제 2 래치(Latch);
메인 클럭(Main clock)을 분주하여 다중 주파수 클럭(Multi-frequency clock)을 출력하는 다중 주파수 클럭 생성기;
상기 다중 주파수 클럭의 펄스(Pulse)를 카운팅하는 카운터; 및
상기 쓰기 허용 신호가 on 일때, 상기 카운터의 결과 값을 실시간 저장하고, 상기 쓰기 허용 신호가 off가 되는 순간부터 마지막 저장 값을 유지하는 메모리;를 포함하는 것을 특징으로 하는 검출 신호의 크기에 대응하여 증폭값을 조절하는 넓은 동적 영역을 가지는 근적외선용 디지털 신호 검출 회로.6. The method of claim 5,
Wherein the time-to-digital converter comprises: a second operation switch for transmitting only the comparison result of the comparator;
A second latch for storing a comparison result between the second integration signal and the reference voltage and outputting a write enable signal;
A multi-frequency clock generator for dividing a main clock to output a multi-frequency clock;
A counter for counting pulses of the multiple frequency clocks; And
And a memory that stores the result of the counter in real time when the write enable signal is on and maintains the last stored value from the moment the write enable signal turns off. A digital signal detection circuit for near-infrared light having a wide dynamic range for adjusting the amplification value. 제 6 항에 있어서,
상기 다중 주파수 클럭은 시간에 따라 주파수가 변화하는 것을 특징으로 하는 검출 신호의 크기에 대응하여 증폭값을 조절하는 넓은 동적 영역을 가지는 근적외선용 디지털 신호 검출 회로.
The method according to claim 6,
Wherein the frequency of the multi-frequency clock changes with time. The digital signal detection circuit for a near-infrared ray having a wide dynamic range that adjusts an amplification value corresponding to a magnitude of a detection signal.
제 7 항에 있어서,
상기 다중 주파수 클럭 생성기는,
3개의 J-K 플립플랍과 AND 게이트를 이용하여 상기 메인 클럭으로부터 4가지 주파수 클럭을 생성하는 주파수 분주회로;
상기 4가지 주파수 클럭을 순차적으로 선택하는 4개의 주파수 선택 스위치; 및
상기 4개의 주파수 선택 스위치를 조절하기 위해 상기 카운터의 최상위 두 비트를 입력으로 하는 디코더;를 포함하는 것을 특징으로 검출 신호의 크기에 대응하여 증폭값을 조절하는 넓은 동적 영역을 가지는 근적외선용 디지털 신호 검출 회로.
8. The method of claim 7,
Wherein the multi-frequency clock generator comprises:
A frequency divider circuit for generating four frequency clocks from the main clock using three JK flip flops and an AND gate;
Four frequency selection switches sequentially selecting the four frequency clocks; And
And a decoder for receiving the most significant two bits of the counter to adjust the four frequency selection switches. The digital signal detection circuit for a near infrared ray having a wide dynamic range that adjusts an amplification value corresponding to a magnitude of a detection signal Circuit.
제 8 항에 있어서,
상기 4가지 주파수는, 5MHz, 2.5MHz, 1.25MHz, 및 0.625MHz 인 것을 특징으로 하는 검출 신호의 크기에 대응하여 증폭값을 조절하는 넓은 동적 영역을 가지는 근적외선용 디지털 신호 검출 회로.
9. The method of claim 8,
Wherein the four frequencies are 5 MHz, 2.5 MHz, 1.25 MHz, and 0.625 MHz. The digital signal detection circuit for near infrared rays having a wide dynamic range that adjusts an amplification value corresponding to a magnitude of a detection signal.
제 6항에 있어서,
상기 시간-디지털 변환기의 메모리 및 카운터는 12-비트이고, 상기 제 2 래치의 출력인 커패시터 조절 신호를 MSB(Most Significant Bit)로 하여 최종 출력이 13-비트 디지털 신호인 것을 특징으로 하는 검출 신호의 크기에 대응하여 증폭값을 조절하는 넓은 동적 영역을 가지는 근적외선용 디지털 신호 검출 회로.
The method according to claim 6,
Wherein the memory and the counter of the time-to-digital converter are 12-bit, the capacitor control signal being the output of the second latch is a MSB (Most Significant Bit), and the final output is a 13-bit digital signal. A digital signal detection circuit for near-infrared light having a wide dynamic range for adjusting the amplification value corresponding to the size of the signal.
제 6 항에 있어서,
상기 적분기, CDS 회로부, 비교기, 피드백회로 및 상기 아날로그-디지털 변환기 내의 동작 스위치, 제 2 래치, 및 메모리를 2 x 2 픽셀(pixel)로 구성된 하나의 유닛 셀 내에 포함하는 것을 특징으로 하는 검출 신호의 크기에 대응하여 증폭값을 조절하는 넓은 동적 영역을 가지는 근적외선용 디지털 신호 검출 회로.
The method according to claim 6,
A second latch, and a memory in the integrator, the CDS circuit section, the comparator, the feedback circuit, and the analog-to-digital converter are contained in one unit cell composed of 2 x 2 pixels. A digital signal detection circuit for near-infrared light having a wide dynamic range for adjusting the amplification value corresponding to the size of the signal.
검출 소자가 입력 전류 신호를 생성하는 단계;
적분기가 상기 입력 전류 신호를 1차 적분 기간 동안 제 1 차 적분 신호를 생성하는 단계;
CDS(Correlated Double Sampling) 회로부가 상기 제 1차 적분 신호로부터 리셋 노이즈를 제거하여 제 1 차 순수 적분 신호만 출력하는 단계;
비교기가 상기 제 1 차 순수 적분신호를 미리 설정되는 기준 전압과 비교하여, 비교 결과를 통해 입력 전류 신호의 크기를 판별하는 단계;
피드백 회로부가 상기 입력 전류 신호의 크기에 따라 상기 적분기의 적분 커패시터를 조절하는 적분 커패시터 조절 신호를 생성하여 출력하는 단계;
상기 적분기가 제 2 차 적분 기간 동안 제 2 차 적분 신호를 생성하는 단계;
상기 CDS 회로부가 상기 제 2 차 적분 신호로부터 리셋 노이즈를 제거하여 제 2 차 순수 적분 신호만 출력하는 단계;
아날로그-디지털 변환기가 상기 제 2 차 순수 적분 신호를 디지털 신호로 변환하는 단계;
를 포함하는 것을 특징으로 하는 근적외선용 디지털 신호 검출 회로의 제어 방법.The detecting element generating an input current signal;
The integrator generating the first integration signal during the first integration period of the input current signal;
A CDS (Correlated Double Sampling) circuit unit removing reset noise from the first integration signal and outputting only a first pure integration signal;
The comparator compares the first pure integral signal with a preset reference voltage and determines the magnitude of the input current signal through the comparison result;
Generating and outputting an integral capacitor adjustment signal for adjusting an integral capacitor of the integrator according to the magnitude of the input current signal;
The integrator generating a second integral signal during a second integration period;
Removing the reset noise from the second integration signal and outputting only the second order pure integral signal;
Converting the second pure integral signal into a digital signal by an analog-to-digital converter;
And a control circuit for controlling the digital signal.
KR1020160114981A 2016-09-07 2016-09-07 Wide dynamic range Short Wavelength Infra-Red digital read-out integrated circuit for regulating amplification value in response with the amplitude of detection signal with the signal current adaptive gain technique and Method for controlling the same KR101844153B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160114981A KR101844153B1 (en) 2016-09-07 2016-09-07 Wide dynamic range Short Wavelength Infra-Red digital read-out integrated circuit for regulating amplification value in response with the amplitude of detection signal with the signal current adaptive gain technique and Method for controlling the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160114981A KR101844153B1 (en) 2016-09-07 2016-09-07 Wide dynamic range Short Wavelength Infra-Red digital read-out integrated circuit for regulating amplification value in response with the amplitude of detection signal with the signal current adaptive gain technique and Method for controlling the same

Publications (2)

Publication Number Publication Date
KR20180028565A KR20180028565A (en) 2018-03-19
KR101844153B1 true KR101844153B1 (en) 2018-03-30

Family

ID=61900219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160114981A KR101844153B1 (en) 2016-09-07 2016-09-07 Wide dynamic range Short Wavelength Infra-Red digital read-out integrated circuit for regulating amplification value in response with the amplitude of detection signal with the signal current adaptive gain technique and Method for controlling the same

Country Status (1)

Country Link
KR (1) KR101844153B1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10681289B2 (en) 2018-04-25 2020-06-09 L3 Cincinnati Electronics Corporation Designs and methods of multi-function digital readout integrated circuits with an embedded programmable gate array
CN109900957B (en) * 2019-04-16 2021-08-17 上海艾为电子技术股份有限公司 Multi-port chip with voltage detection circuit
CN110827349B (en) * 2019-11-14 2023-06-23 广东小天才科技有限公司 Calibration method, system, computer equipment and storage medium
KR102597438B1 (en) * 2021-12-02 2023-11-02 엘아이지넥스원 주식회사 Apparatus and method for receiving laser signals
CN115291234A (en) * 2022-09-01 2022-11-04 深圳市汇顶科技股份有限公司 Time difference of flight ranging module, anomaly detection method thereof and electronic equipment
CN118399911A (en) * 2024-05-31 2024-07-26 中国科学院近代物理研究所 Self-adaptive gain amplification reading circuit under high counting rate and application method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100108862A1 (en) 2006-09-06 2010-05-06 Hamamatsu Phonics K.K. Photodetector

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100108862A1 (en) 2006-09-06 2010-05-06 Hamamatsu Phonics K.K. Photodetector

Also Published As

Publication number Publication date
KR20180028565A (en) 2018-03-19

Similar Documents

Publication Publication Date Title
KR101844153B1 (en) Wide dynamic range Short Wavelength Infra-Red digital read-out integrated circuit for regulating amplification value in response with the amplitude of detection signal with the signal current adaptive gain technique and Method for controlling the same
US20190028658A1 (en) Data digitization and display for an imaging system
US9197233B2 (en) Low power ADC for high dynamic range integrating pixel arrays
Spivak et al. Wide-dynamic-range CMOS image sensors—Comparative performance analysis
US10962420B2 (en) Pulse detection and imaging systems and methods
CN111698439B (en) Integrating ramp circuit with reduced ramp settling time
US20080218614A1 (en) Dynamic range enhancement scheme for imagers
US9736411B2 (en) Image sensor pixel having multiple sensing node gains
US9621829B1 (en) Imaging system unit cell and methods for dynamic range imaging
US10199990B2 (en) High dynamic range device for integrating an electrical current
KR20160071386A (en) Dynamic, single photodiode pixel circuit and operating method thereof
US9686490B2 (en) Integrating pixels and methods of operation
Jo et al. Very wide dynamic range ROIC with pixel-level ADC for SWIR FPAs
EP1943831A1 (en) Image sensor
KR20040068935A (en) Digital double sampling in time integrating pixel sensors
US9967499B2 (en) Readout circuit for image sensors
TW201803336A (en) Digital unit cell with analog counter element
KR20180081144A (en) Gain-adaptable unit cell
De Borniol et al. High-performance 640 x 512 pixel hybrid InGaAs image sensor for night vision
US20180124336A1 (en) Flux rate unit cell focal plane array
JP4489914B2 (en) A / D converter and solid-state imaging device
KR101724369B1 (en) Short Wavelength Infra-Red Read-out integrated circuit of selecting the integration capacitor in response to the detected signal current and Method for controlling the same
TW202348009A (en) Low power current integration dac ramp settling assist circuit
US10516843B2 (en) Pixel array with internal coarse digitization
US8729448B1 (en) System and method for an enhanced small pitch digital pixel array

Legal Events

Date Code Title Description
AMND Amendment
AMND Amendment
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant