KR101842715B1 - Thin film transistor and liquid crystal display device having the same - Google Patents

Thin film transistor and liquid crystal display device having the same Download PDF

Info

Publication number
KR101842715B1
KR101842715B1 KR1020110048288A KR20110048288A KR101842715B1 KR 101842715 B1 KR101842715 B1 KR 101842715B1 KR 1020110048288 A KR1020110048288 A KR 1020110048288A KR 20110048288 A KR20110048288 A KR 20110048288A KR 101842715 B1 KR101842715 B1 KR 101842715B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
electrode
gate electrode
thin film
film transistor
Prior art date
Application number
KR1020110048288A
Other languages
Korean (ko)
Other versions
KR20120130398A (en
Inventor
송인덕
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110048288A priority Critical patent/KR101842715B1/en
Publication of KR20120130398A publication Critical patent/KR20120130398A/en
Application granted granted Critical
Publication of KR101842715B1 publication Critical patent/KR101842715B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Landscapes

  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

박막트랜지스터 및 이를 구비한 액정표시장치가 개시된다.
본 발명의 실시예에 따른 박막트랜지스터는 게이트 전극과, 상기 게이트 전극 상에 형성된 반도체층 및 상기 반도체층 상에 형성되어 일정 간격 이격된 소스 전극 및 드레인 전극을 포함하는 박막트랜지스터에 있어서, 상기 반도체층은 상기 게이트 전극 상부에서 상기 게이트 전극 바깥으로 노출되지 않고 상기 드레인 전극과 일부 중첩되는 부분에서 돌출된 돌출부를 구비한다.A thin film transistor and a liquid crystal display device having the thin film transistor are disclosed.
A thin film transistor according to an embodiment of the present invention includes a gate electrode, a semiconductor layer formed on the gate electrode, and a source electrode and a drain electrode formed on the semiconductor layer and spaced apart from each other by a predetermined distance, And a protrusion protruding from a portion of the gate electrode overlapped with the drain electrode without being exposed to the outside of the gate electrode.

Description

박막트랜지스터 및 이를 구비한 액정표시장치{THIN FILM TRANSISTOR AND LIQUID CRYSTAL DISPLAY DEVICE HAVING THE SAME}TECHNICAL FIELD [0001] The present invention relates to a thin film transistor (TFT) and a liquid crystal display device having the thin film transistor.

본 발명은 박막트랜지스터에 관한 것으로, 특히 제품의 신뢰성을 향상시킬 수 있는 박막트랜지스터 및 이를 구비한 액정표시장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor, and more particularly, to a thin film transistor and a liquid crystal display device having the thin film transistor capable of improving reliability of a product.

일반적으로 사용되고 있는 표시장치들 중의 하나인 CRT(Cathode Ray Tube)는 TV를 비롯해서 계측기기, 정보 단말 기기 등의 모니터에 주로 이용되고 있으나, CRT의 자체 무게와 크기로 인해 전자 제품의 소형화, 경량화의 요구에 적극적으로 대응할 수 없었다.CRT (Cathode Ray Tube), which is one of the commonly used display devices, is mainly used for monitors such as TVs, measurement devices and information terminal devices, but due to its own weight and size, miniaturization and weight reduction of electronic products We could not actively cope with the demand.

따라서, 각종 전자제품이 소형, 경량화되는 추세에서 CRT는 무게나 크기 등에 있어서 일정한 한계를 가지고 있으며, 이를 대체할 것으로 예상되는 것으로는 전계광학적인 효과를 이용한 액정표시장치(Liquid Crystal Display:LCD), 가스 방전을 이용한 플라즈마 표시소자(PDP:Plasma Display Panel) 및 전계 발광 효과를 이용한 EL 표시소자(ELD:Electro Luminescence Display) 등이 있으며, 그 중에서 액정표시소자에 대한 연구가 활발히 진행되고 있다.Therefore, CRTs have certain limitations in terms of weight, size and the like in the trend of various electronic products becoming smaller and lighter, and a liquid crystal display (LCD) using an optical field effect, Plasma display panels (PDPs) using gas discharge, and EL display devices (ELDs) using electroluminescence effects, among which liquid crystal display devices have been actively studied.

이와 같이 CRT를 대체하기 위해서 소형, 경량화 및 저소비전력 등의 장점을 갖는 액정표시장치가 활발하게 개발되어 왔고, 최근에는 평판 표시장치로서의 역할을 충분히 수행할 수 있을 정도로 개발되어 랩탑형 컴퓨터의 모니터뿐만 아니라 데스크탑형 컴퓨터의 모니터 및 대형 정보 표시장치 등에 사용되고 있어 액정표시장치의 수요는 계속적으로 증가되고 있는 실정이다.Liquid crystal display devices having advantages such as small size, light weight and low power consumption have been actively developed to replace the CRT, and recently, they have been developed to sufficiently perform a role as a flat panel display device, But is used for a monitor of a desktop type computer and a large information display device, and the demand for a liquid crystal display device is continuously increasing.

일반적인 액정표시장치는 화소전극과 공통전극이 각각 구비된 두 기판과 그 사이에 형성된 유전율 이방성(dielectric anisotropy)을 갖는 액정층을 포함한다. 화소전극은 매트릭스의 형태로 배열되어 있고 박막트랜지스터(TFT) 등 스위칭 소자에 연결되어 한 행씩 차례로 데이터 전압을 인가받는다. 상기 공통전극은 기판의 전면에 걸쳐 형성되어 있으며 공통전압을 인가받는다.A typical liquid crystal display device includes two substrates each having a pixel electrode and a common electrode, and a liquid crystal layer having a dielectric anisotropy formed therebetween. The pixel electrodes are arranged in the form of a matrix and are connected to switching elements such as thin film transistors (TFT), and receive data voltages one row at a time. The common electrode is formed over the entire surface of the substrate and receives a common voltage.

상기 화소전극과 공통전극 및 그 사이의 액정층은 액정 축전기를 이루며, 액정 축전기는 이에 연결된 스위칭 소자와 함께 화소를 이루는 기본 단위가 된다. The pixel electrode, the common electrode, and the liquid crystal layer between the pixel electrode and the common electrode constitute a liquid crystal capacitor, and the liquid crystal capacitor together with the switching element connected thereto forms a pixel.

이러한 액정표시장치에서는 두 전극에 전압을 인가하여 액정층에 전계를 생성하고, 이 전계의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 화상을 얻는다. 액정층에 빛을 공급하는 광원은 상기 화소전극이 형성된 기판 하부에 위치한다.In such a liquid crystal display device, a voltage is applied to the two electrodes to generate an electric field in the liquid crystal layer, and the intensity of the electric field is adjusted to adjust the transmittance of light passing through the liquid crystal layer to obtain a desired image. A light source for supplying light to the liquid crystal layer is located below the substrate on which the pixel electrode is formed.

광원의 빛이 반도체층에 조사되면 빛에 의해 여기된 전자에 의해 광 누설 전류가 발생할 수 있다. 특히, 비정질 실리콘을 포함하는 박막트랜지스터(TFT)는 이러한 광 누설전류가 발생하여 오동작을 일으키는 문제가 있다. When the light of the light source is irradiated on the semiconductor layer, a light leakage current may be generated by electrons excited by the light. Particularly, a thin film transistor (TFT) including amorphous silicon has such a problem that such a light leakage current occurs and causes malfunction.

상기 반도체층을 게이트 전극 상에 형성하여 게이트 전극이 기판 아래에 위치한 광원의 빛을 차단할 수 있게 하는 이른바 바텀 게이트 구조는 광 누설 전류를 최소화할 수 있는 구조로 널리 사용되고 있다. The so-called bottom gate structure in which the semiconductor layer is formed on the gate electrode and the gate electrode is capable of blocking light from the light source located below the substrate is widely used as a structure capable of minimizing light leakage current.

한편, 박막트랜지스터(TFT)는 게이트 전극, 반도체층, 소스 전극 및 드레인 전극 등 트랜지스터를 구성하는 요소를 형성하기 위해 포토 마스크를 사용한 사진 식각 공정을 거친다. On the other hand, a thin film transistor (TFT) is subjected to a photolithography process using a photomask to form elements such as a gate electrode, a semiconductor layer, a source electrode, and a drain electrode.

상기 사진 식각 공정은 몇 차례에 나뉘어 행하여지므로 각 사진 식각 공정마다 포토 마스크의 정렬 오차가 발생할 수 있다. 이러한 공정 오차는 박막트랜지스터의 반도체층 정렬에 영향을 미치는데, 층간 정렬에 오차가 있으면 반도체층 일부가 게이트 전극 바깥으로 노출되고, 그 노출된 반도체층이 게이트 전극과 드레인 전극 사이의 일부에서 광원의 빛에 조사되어 광 누설전류가 발생하여 박막트랜지스터의 소자 특성이 저하된다. Since the photolithography process is performed several times, an alignment error of a photomask may occur in each photolithography process. Such a process error affects the alignment of the semiconductor layer of the thin film transistor. If there is an error in the interlayer alignment, a part of the semiconductor layer is exposed to the outside of the gate electrode, and the exposed semiconductor layer is a part of the light source Light is irradiated to the light to cause a light leakage current, and the device characteristics of the thin film transistor are deteriorated.

본 발명은 반도체층의 일부를 돌출되게 형성하여 박막트랜지스터의 소자 특성을 향상시킬 수 있는 액정표시장치를 제공함에 그 목적이 있다. An object of the present invention is to provide a liquid crystal display device in which a part of a semiconductor layer is formed so as to protrude to improve device characteristics of a thin film transistor.

본 발명의 제1 실시예에 따른 박막트랜지스터는 게이트 전극과, 상기 게이트 전극 상에 형성된 반도체층 및 상기 반도체층 상에 형성되어 일정 간격 이격된 소스 전극 및 드레인 전극을 포함하는 박막트랜지스터에 있어서, 상기 반도체층은 상기 게이트 전극 상부에서 상기 게이트 전극 바깥으로 노출되지 않고 상기 드레인 전극과 일부 중첩되는 부분에서 돌출된 돌출부를 구비한다.A thin film transistor according to a first embodiment of the present invention includes a gate electrode, a semiconductor layer formed on the gate electrode, and a source electrode and a drain electrode formed on the semiconductor layer and spaced apart from each other by a predetermined distance, The semiconductor layer has protrusions protruding from a portion of the gate electrode that is partially exposed to the drain electrode without being exposed to the outside of the gate electrode.

본 발명의 제2 실시예에 따른 박막트랜지스터는 게이트 전극과, 상기 게이트 전극 상에 형성된 반도체층 및 상기 반도체층 상에 형성되어 일정 간격 이격된 소스 전극 및 드레인 전극을 포함하는 박막트랜지스터에 있어서, 상기 반도체층은 상기 게이트 전극 상부에서 상기 게이트 전극 바깥으로 노출되지 않고 상기 소스 전극 보다 큰 구조의 아일랜드 형상으로 이루어진다.A thin film transistor according to a second embodiment of the present invention includes a gate electrode, a semiconductor layer formed on the gate electrode, and a source electrode and a drain electrode formed on the semiconductor layer and spaced apart from each other by a predetermined distance, The semiconductor layer is formed in an island shape having a larger structure than the source electrode without being exposed to the outside of the gate electrode above the gate electrode.

본 발명의 제1 실시예에 따른 액정표시장치는 게이트 전극과, 상기 게이트 전극 상에 형성된 반도체층 및 상기 반도체층 상에 형성되어 일정 간격 이격된 소스 전극 및 드레인 전극을 구비한 박막트랜지스터와, 상기 게이트 전극과 전기적으로 접속된 게이트라인 및 상기 소스 전극과 접속된 데이터라인을 구비한 액정표시패널과, 상기 게이트라인으로 스캔신호를 공급하기 위한 게이트 드라이버 및 상기 데이터라인으로 데이터 전압을 공급하기 위한 데이터 드라이버를 포함하고, 상기 박막트랜지스터의 반도체층은 상기 게이트 전극 상부에서 상기 게이트 전극 바깥으로 노출되지 않고 상기 드레인 전극과 일부 중첩되는 부분에서 돌출된 돌출부를 구비한다.A liquid crystal display according to a first embodiment of the present invention includes a thin film transistor having a gate electrode, a semiconductor layer formed on the gate electrode, and a source electrode and a drain electrode formed on the semiconductor layer and spaced apart from each other by a predetermined distance, A liquid crystal display panel having a gate line electrically connected to the gate electrode and a data line connected to the source electrode, a gate driver for supplying a scan signal to the gate line, and a gate driver for supplying a data voltage to the data line Wherein the semiconductor layer of the thin film transistor has protrusions protruding from a portion overlapping the drain electrode without being exposed to the outside of the gate electrode above the gate electrode.

본 발명의 제2 실시예에 따른 액정표시장치는 게이트 전극과, 상기 게이트 전극 상에 형성된 반도체층 및 상기 반도체층 상에 형성되어 일정 간격 이격된 소스 전극 및 드레인 전극을 포함하는 박막트랜지스터와, 상기 게이트 전극과 접속된 게이트라인 및 상기 소스 전극과 접속된 데이터라인을 구비한 액정표시패널과, 상기 게이트라인으로 스캔신호를 공급하기 위한 게이트 드라이버 및 상기 데이터라인으로 데이터 전압을 공급하기 위한 데이터 드라이버를 포함하고, 상기 반도체층은 상기 게이트 전극 상부에서 상기 게이트 전극 바깥으로 노출되지 않고 상기 소스 전극 보다 큰 구조의 아일랜드 형상으로 이루어진다.A liquid crystal display according to a second embodiment of the present invention includes a thin film transistor including a gate electrode, a semiconductor layer formed on the gate electrode, and a source electrode and a drain electrode formed on the semiconductor layer and spaced apart from each other by a predetermined distance, A gate driver connected to the gate electrode, and a data line connected to the source electrode, a gate driver for supplying a scan signal to the gate line, and a data driver for supplying a data voltage to the data line, And the semiconductor layer is formed in an island shape having a structure larger than the source electrode without being exposed to the outside of the gate electrode above the gate electrode.

본 발명의 실시예에 따른 박막트랜지스터 및 이를 구비한 액정표시장치는 반도체층의 일부를 돌출되게 형성하여 포토 식각 공정 중에 정렬 오차가 발생하더라도 상기 반도체층이 게이트 전극 바깥으로 노출되지 않게 하여 광 누설 전류를 최소화하여 박막트랜지스터의 소자 특성을 향상시킬 수 있다. The thin film transistor and the liquid crystal display device having the same according to the embodiment of the present invention may partially protrude the semiconductor layer so that the semiconductor layer is not exposed to the outside of the gate electrode even if alignment error occurs during the photoetching process, The device characteristics of the thin film transistor can be improved.

도 1은 본 발명의 실시예에 따른 액정표시장치를 나타낸 도면이다.
도 2는 도 1의 박막트랜지스터를 개략적으로 나타낸 평면도이다.
도 3은 도 2의 Ⅰ ~ Ⅰ'을 따라 절단한 단면을 나타낸 도면이다.
도 4는 본 발명의 다른 실시예에 따른 박막트랜지스터를 나타낸 평면도이다.
도 5는 종래의 박막트랜지스터의 소자 특성 및 본 발명에 따른 박막트랜지스터의 소자 특성을 나타낸 그래프이다. 1 is a view illustrating a liquid crystal display device according to an embodiment of the present invention.
2 is a plan view schematically showing the thin film transistor of FIG.
3 is a cross-sectional view taken along the line I-I 'in Fig.
4 is a plan view of a thin film transistor according to another embodiment of the present invention.
5 is a graph showing device characteristics of a conventional thin film transistor and device characteristics of a thin film transistor according to the present invention.

이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 설명하기로 한다.Hereinafter, embodiments according to the present invention will be described with reference to the accompanying drawings.

도 1은 본 발명의 실시예에 따른 액정표시장치를 나타낸 도면이다. 1 is a view illustrating a liquid crystal display device according to an embodiment of the present invention.

도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 액정표시장치는 화상을 표시하는 액정표시패널(100)과, 상기 액정표시패널(100)의 게이트라인(GL1 ~ GLn)을 구동하는 게이트 드라이버(110)와, 상기 액정표시패널(100)의 데이터라인(DL1 ~ DLm)을 구동하는 데이터 드라이버(120)와, 상기 게이트 드라이버(110) 및 데이터 드라이버(120)를 제어하는 타이밍 컨트롤러(130)와, 상기 액정표시패널(100)로 광을 조사하는 백라이트 유닛(140)을 포함한다.1, a liquid crystal display according to an embodiment of the present invention includes a liquid crystal display panel 100 for displaying an image, a gate (not shown) for driving the gate lines GL1 to GLn of the liquid crystal display panel 100, A data driver 120 for driving the data lines DL1 to DLm of the liquid crystal display panel 100 and a timing controller 130 for controlling the gate driver 110 and the data driver 120. [ And a backlight unit 140 for emitting light to the liquid crystal display panel 100.

상기 액정표시패널(100)은 두 장의 유리기판 사이에 액정층이 형성되며, 그 하부 유리기판에는 다수의 게이트라인(GL1 ~ GLn)과 다수의 데이터라인(DL1 ~ DLm)이 형성되고, 상기 다수의 게이트라인(GL1 ~ GLn)과 다수의 데이터라인(DL1 ~ DLm)의 교차부에는 박막트랜지스터(TFT)가 형성된다.In the liquid crystal display panel 100, a liquid crystal layer is formed between two glass substrates, a plurality of gate lines GL1 to GLn and a plurality of data lines DL1 to DLm are formed on the lower glass substrate, A thin film transistor TFT is formed at the intersection of the gate lines GL1 to GLn and the plurality of data lines DL1 to DLm.

상기 박막트랜지스터(TFT)는 게이트라인(GL1 ~ GLn)으로부터의 스캔신호에 응답하여 데이터라인(DL1 ~ DLm)으로부터의 데이터를 액정셀(Clc)에 공급한다. 이를 위하여, 상기 박막트랜지스터(TFT)의 게이트 전극은 게이트라인(GL1 ~ GLn)에 접속되며, 소스 전극은 데이터라인(DL1 ~ DLm)에 접속되고, 드레인 전극은 액정셀(Clc)의 화소전극에 접속된다.The thin film transistor TFT supplies data from the data lines DL1 to DLm to the liquid crystal cell Clc in response to a scan signal from the gate lines GL1 to GLn. The gate electrode of the thin film transistor TFT is connected to the gate lines GL1 to GLn and the source electrode thereof is connected to the data lines DL1 to DLm and the drain electrode thereof is connected to the pixel electrode of the liquid crystal cell Clc Respectively.

또한, 상기 액정표시패널(100)의 하부 유리기판에는 액정셀(Clc)의 전압을 유지시키기 위한 스토리지 캐패시터(Cst)가 형성된다. 상기 스토리지 캐패시터(Cst)는 액정셀(Clc)과 전단 게이트라인 사이에 형성될 수도 있으며, 상기 액정셀(Clc)과 별도의 공통라인 사이에 형성될 수도 있다.A storage capacitor Cst for holding the voltage of the liquid crystal cell Clc is formed on the lower glass substrate of the liquid crystal display panel 100. The storage capacitor Cst may be formed between the liquid crystal cell Clc and the previous gate line or may be formed between the liquid crystal cell Clc and another common line.

상기 액정표시패널(100)의 상부 유리기판에는 상기 박막트랜지스터(TFT)가 형성된 각 화소 영역에 대응되는 R, G, B 컬러의 컬러필터와, 이들 각각을 테두리하여 상기 게이트라인(GL1 ~ GLn)과, 데이터라인(DL1 ~ DLm) 및 박막트랜지스터(TFT) 등을 가리는 블랙 매트릭스를 포함한다. The upper glass substrate of the liquid crystal display panel 100 is provided with color filters of R, G, and B colors corresponding to the respective pixel regions where the thin film transistors (TFT) are formed, and the gate lines GL1 to GLn, And a black matrix for covering the data lines DL1 to DLm, the thin film transistors (TFT), and the like.

상기 게이트 드라이버(110)는 상기 타이밍 컨트롤러(130)로부터의 게이트 제어신호(GCS)에 응답하여, 다수의 게이트라인(GL1 ~ GLn)에 다수의 스캔신호들을 대응되게 공급한다. 이들 다수의 스캔신호들은 다수의 게이트라인(GL1 ~ GLn)이 순차적으로 1 수평동기신호의 기간씩 인에이블 되게 한다. 상기 게이트 드라이버(110)는 다수의 게이트 집적회로를 포함할 수 있다. The gate driver 110 correspondingly supplies a plurality of scan signals to the plurality of gate lines GL1 to GLn in response to a gate control signal GCS from the timing controller 130. [ The plurality of scan signals cause the plurality of gate lines GL1 to GLn to be sequentially enabled for one horizontal synchronous signal period. The gate driver 110 may include a plurality of gate integrated circuits.

상기 데이터 드라이버(120)는 상기 타이밍 컨트롤러(130)로부터의 데이터 제어신호(DCS)들에 응답하여, 다수의 게이트라인(GL1 ~ GLn) 중 어느 하나가 인에이블 될 때마다 데이터 전압을 발생하여 상기 액정표시패널(100)의 다수의 데이터라인(DL1 ~ DLm)에 각각 공급한다.The data driver 120 generates a data voltage every time one of the plurality of gate lines GL1 to GLn is enabled in response to data control signals DCS from the timing controller 130, To the plurality of data lines DL1 to DLm of the liquid crystal display panel 100, respectively.

상기 타이밍 컨트롤러(130)는 외부의 시스템(예를 들면, 컴퓨터의 시스템의 그래픽 모듈 또는 텔레비전 수신 시스템의 영상 복조 모듈, 도시하지 않음)으로부터 공급된 동기신호들(Vsync, Hsync)과, 데이터 인에이블(DE) 신호 및 클럭신호(Dclk)를 이용하여 상기 게이트 드라이버(110)를 제어하는 게이트 제어신호(GCS)와 상기 데이터 드라이버(120)를 제어하는 데이터 제어신호(DCS)를 생성한다.The timing controller 130 receives synchronization signals (Vsync, Hsync) supplied from an external system (for example, a graphics module of a computer system or a video demodulation module of a television receiving system, not shown) A gate control signal GCS for controlling the gate driver 110 and a data control signal DCS for controlling the data driver 120 are generated using a clock signal DE and a clock signal Dclk.

또한, 상기 타이밍 컨트롤러(130)는 외부의 시스템으로부터 입력된 영상 데이터(V-data)를 정렬하여 정렬된 데이터(data)를 상기 데이터 드라이버(120)로 공급한다. The timing controller 130 aligns the image data (V-data) input from the external system and supplies the aligned data to the data driver 120.

상기 백라이트 유닛(140)은 광을 발생하는 광원과 상기 광원으로부터 입사된 광을 가이드 하여 상기 액정표시패널(100)로 출사시키는 도광판 및 상기 도광판에서 출사된 광의 광학특성을 향상시키기 위한 광학시트류를 포함한다. The backlight unit 140 includes a light source for generating light and a light guide plate for guiding the light incident from the light source and outputting the light to the LCD panel 100 and an optical sheet for improving optical characteristics of light emitted from the light guide plate .

한편, 상기 액정표시패널(100)에 구비된 박막트랜지스터(TFT)는 도 2에 도시된 바와 같이, 게이트라인(GL)으로부터 연장된 게이트 전극(102)과, 상기 게이트 전극(102) 상에 형성된 반도체층(104)과, 상기 반도체층(104) 상에 형성되어 상기 데이터라인(DL)으로부터 접속된 소스 전극(106) 및 상기 소스 전극(106)과 일정 간격 이격된 드레인 전극(108)을 구비한다.2, the thin film transistor (TFT) provided in the liquid crystal display panel 100 includes a gate electrode 102 extending from the gate line GL and a gate electrode 102 formed on the gate electrode 102. [ A semiconductor layer 104 and a source electrode 106 formed on the semiconductor layer 104 and connected from the data line DL and a drain electrode 108 spaced apart from the source electrode 106 by a predetermined distance do.

상기 박막트랜지스터(TFT)의 드레인 전극(108)은 컨택홀(H)을 통해 화소전극(150)과 전기적으로 접속되고, 상기 게이트 전극(102)을 완전히 가로지르도록(cross-over) 형성될 수 있다. The drain electrode 108 of the thin film transistor TFT is electrically connected to the pixel electrode 150 through the contact hole H and may be formed to cross the gate electrode 102 completely have.

상기 드레인 전극(108)이 상기 게이트 전극(102)을 완전히 가로지르도록 형성되면 상기 게이트 전극(102)을 형성한 후 드레인 전극(108)을 형성할 때 사진 식각 공정의 마진 및 오버레이(overlay)의 불일치를 고려하더라도 게이트 전극(102)과 드레인 전극(108)이 완전히 중첩된다. If the drain electrode 108 is formed so as to completely cross the gate electrode 102, the margin of the photolithography process and the overlay of the drain electrode 108 when forming the gate electrode 102, The gate electrode 102 and the drain electrode 108 are completely overlapped even when the mismatch is considered.

따라서, 게이트 전극(102)과 드레인 전극(108) 사이에서 발생하는 기생용량은 각 화소영역에 대해서 동일한 값을 가질 수 있다. Therefore, the parasitic capacitance generated between the gate electrode 102 and the drain electrode 108 can have the same value for each pixel region.

상기 반도체층(104)은 상기 게이트 전극(102) 상부에서 아일랜드 형상으로 형성되며 상기 드레인 전극(108)과 중첩되는 부분에서 돌출부(A)를 구비한다. 상기 돌출부(A)는 상기 게이트 전극(102) 바깥으로 노출되지 않으며 상기 소스 전극(106) 방향으로 연장된 드레인 전극(108)과 반대 방향으로 연장되어 형성된다.The semiconductor layer 104 is formed in an island shape above the gate electrode 102 and has a protrusion A at a portion overlapping the drain electrode 108. The protrusion A is formed to extend in a direction opposite to the drain electrode 108 extending in the direction of the source electrode 106 without being exposed to the outside of the gate electrode 102.

상기 돌출부(A)는 몇 차례의 사진 식각 공정 동안 상기 반도체층(104)과 상기 소스 전극(106) 간에서 발생할 수 있는 정렬 오차 범위를 확보하도록 형성된다. 상기 돌출부(A)는 상기 사진 식각 공정 중에 발생할 수 있는 정렬 오차에 의해 상기 박막트랜지스터(TFT)의 폭(W)/채널(L)의 비가 변동되지 않는 범위 안에서 돌출될 수 있다. The protrusion A is formed to secure an alignment error range that may occur between the semiconductor layer 104 and the source electrode 106 during several photolithography processes. The protrusion A may protrude within a range in which the ratio of the width W / channel L of the thin film transistor TFT is not changed by an alignment error that may occur during the photolithography process.

예를 들어, 상기 돌출부(A)가 상기 반도체층(104)에서 돌출되는 정도는 대략 3㎛ ~ 5㎛일 수 있다. For example, the degree of protrusion of the protrusion A from the semiconductor layer 104 may be approximately 3 탆 to 5 탆.

상기 소스 전극(106)은 상기 소스 전극(106) 하부에 형성된 반도체층(104)의 바깥으로 노출되지 않으며 상기 반도체층(104)과 대응되도록 아일랜드 형상으로 형성될 수 있다. The source electrode 106 may be formed in an island shape so as to correspond to the semiconductor layer 104 without being exposed to the outside of the semiconductor layer 104 formed under the source electrode 106. [

상기 반도체층(104)이 상기 박막트랜지스터(TFT)의 폭(W)/채널(L)의 비가 변동되지 않는 범위 안에서 돌출부(A)를 구비함에 따라, 사진 식각 공정 중에서 정렬 오차가 발생하더라도 상기 게이트 전극(102) 바깥으로 노출되지 않기 때문에 광 누설 전류를 최소화할 수 있다. Since the semiconductor layer 104 has the protruding portion A within a range in which the ratio of the width W of the thin film transistor TFT to the channel L does not vary, even if an alignment error occurs in the photolithography process, The light leakage current can be minimized since it is not exposed to the outside of the electrode 102.

이러한 박막트랜지스터(TFT)는 액정표시패널(도 1의 100)의 화소 영역뿐 아니라 비표시영역에도 형성될 수 있다. 상기 게이트 드라이버(110) 및 데이터 드라이버(120)는 상기 액정표시패널(100)의 화소영역에 화상을 표시하기 위한 구동신호를 생성하는 회로로 기판 상에 직접 집적될 수 있다. Such a thin film transistor (TFT) can be formed not only in the pixel region of the liquid crystal display panel (100 in Fig. 1) but also in the non-display region. The gate driver 110 and the data driver 120 may be integrated directly on a substrate to generate a driving signal for displaying an image in a pixel region of the liquid crystal display panel 100. [

상기 기판 상에 집적화된 게이트 드라이버(110) 및 데이터 드라이버(120)는 신호 생성을 위한 다수의 스위칭 소자를 포함할 수 있으므로 상기 게이트 드라이버(110) 및 데이터 드라이버(120)에 포함된 스위칭 소자도 상기 액정표시패널(100)의 화소 영역에 구비된 박막트랜지스터(TFT)와 동일한 공정에 의해 형성될 수 있다. The gate driver 110 and the data driver 120 integrated on the substrate may include a plurality of switching elements for signal generation so that the switching elements included in the gate driver 110 and the data driver 120 May be formed by the same process as a thin film transistor (TFT) provided in the pixel region of the liquid crystal display panel 100. [

따라서, 공정에 따른 정렬 오차에 의한 광 누설 전류의 영향을 최소화하기 위해 게이트 드라이버(110) 및 데이터 드라이버(120)에 포함된 박막트랜지스터도 상기 액정표시패널(100)의 박막트랜지스터(TFT)와 마찬가지로 돌출부(A)를 갖는 반도체층(104)을 포함하도록 실시될 수 있다. Therefore, the thin film transistors included in the gate driver 110 and the data driver 120 are also used as the thin film transistors (TFT) of the liquid crystal display panel 100 in order to minimize the influence of the light leakage current due to the alignment error according to the process May be embodied to include a semiconductor layer 104 having a protrusion A.

도 3은 도 2의 Ⅰ ~ Ⅰ'을 따라 절단한 단면을 나타낸 도면이다. 3 is a cross-sectional view taken along the line I-I 'in Fig.

도 2 및 도 3에 도시된 바와 같이, 기판(101) 상에 예를 들어, Cu, Al, Mo, MoW, Cr 또는 MoTa 등과 같은 물질로 게이트 메탈층을 형성한 후, 게이트 패턴화하여 게이트 전극(102)을 형성하는데, 열처리에 대해 내열성을 보유하기 위하여 MoW로 형성되는 것이 바람직하다. 또한, 도면에 도시되지는 않았으나, 상기 게이트 전극(102)을 형성하는 경우, 상기 게이트 전극(102)과 인접한 위치에 동일한 재료로 캐패시터 전극을 형성할 수도 있다. As shown in FIGS. 2 and 3, a gate metal layer is formed on the substrate 101 using a material such as Cu, Al, Mo, MoW, Cr, or MoTa, It is preferable that it is formed of MoW so as to have heat resistance against the heat treatment. Also, although not shown in the drawing, a capacitor electrode may be formed of the same material at a position adjacent to the gate electrode 102 when the gate electrode 102 is formed.

상기 게이트 전극(102)을 절연시키기 위하여, 게이트 절연막(103)을 증착하는데, 상기 게이트 절연막(103)은 예를 들어 SiO2, SiNx 등으로 구성되는 것이 바람직하다.In order to insulate the gate electrode 102, a gate insulating film 103 is deposited. The gate insulating film 103 is preferably made of, for example, SiO 2, SiN x, or the like.

상기 게이트 절연막(103) 상에는 돌출부(도 2의 A)를 구비한 반도체층(104)이 형성된다. 상기 반도체층(104)은 도핑되지 않은 비정질 실리콘층과 도핑된 비정질 실리콘층으로 구성되며 상기 도핑되지 않은 비정질 실리콘층과 도핑된 비정질 실리콘층은 결정화 단계를 거쳐 다결정 실리콘층으로 결정화되며 활성층으로 작동할 수 있고 특히 도핑되지 않은 비정질 실리콘층은 반도체층(104)의 채널 영역을 구비하게 된다. A semiconductor layer 104 having protrusions (A in FIG. 2) is formed on the gate insulating film 103. The semiconductor layer 104 is composed of an undoped amorphous silicon layer and a doped amorphous silicon layer, and the undoped amorphous silicon layer and the doped amorphous silicon layer are crystallized into a polycrystalline silicon layer through a crystallization step, And particularly the undoped amorphous silicon layer has a channel region of the semiconductor layer 104. [

상기 반도체층(104) 상에는 Ni, Pd, Au, Sn, Sb, Cr, Mo, Tr, Ru, Rh, Fe, Co, V, Ti, Al, Ag, Cu 및 Pt 중 어느 하나 또는 그 이상으로 구성된 금속층을 형성한 후 패턴화하여 소스 전극(106) 및 상기 소스 전극(106)과 일정 간격 이격된 드레인 전극(108)이 형성된다. The semiconductor layer 104 may be formed of any one or more of Ni, Pd, Au, Sn, Sb, Cr, Mo, Tr, Ru, Rh, Fe, Co, V, Ti, Al, Ag, Cu, A metal layer is formed and patterned to form a source electrode 106 and a drain electrode 108 spaced apart from the source electrode 106 by a predetermined distance.

상기 소스 전극(106) 및 드레인 전극(108) 상에는 보호층(105)이 형성되고, 상기 보호층(105)은 드레인 전극(108)까지 연장되는 컨택홀(H)이 형성된다. 상기 컨택홀(H)을 포함하는 보호층(105) 상에는 투명도전성 금속으로 구성된 화소전극(150)이 형성된다. 상기 화소전극(150)은 상기 컨택홀(H)을 통해 상기 드레인 전극(108)과 전기적으로 접속된다.A passivation layer 105 is formed on the source electrode 106 and the drain electrode 108 and a contact hole H extending to the drain electrode 108 is formed on the passivation layer 105. On the protective layer 105 including the contact hole H, a pixel electrode 150 made of a transparent conductive metal is formed. The pixel electrode 150 is electrically connected to the drain electrode 108 through the contact hole H.

도 4는 본 발명의 다른 실시예에 따른 박막트랜지스터를 나타낸 평면도이다. 4 is a plan view of a thin film transistor according to another embodiment of the present invention.

도 4에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 박막트랜지스터(TFT)는 게이트라인(GL)으로부터 연장된 게이트 전극(202)과, 상기 게이트 전극(202) 상에 형성된 반도체층(204)과, 상기 반도체층(204) 상에 형성되어 데이터라인(DL)과 접속된 소스 전극(206) 및 상기 소스 전극(206)과 일정 간격 이격된 드레인 전극(208)을 포함한다.4, a thin film transistor (TFT) according to another embodiment of the present invention includes a gate electrode 202 extending from a gate line GL, a semiconductor layer 204 formed on the gate electrode 202 A source electrode 206 formed on the semiconductor layer 204 and connected to the data line DL and a drain electrode 208 spaced apart from the source electrode 206 by a predetermined distance.

상기 박막트랜지스터(TFT)의 드레인 전극(208)은 컨택홀(H)을 통해 화소전극(150)과 전기적으로 접속되고, 상기 게이트 전극(202)을 완전히 가로지르도록(cross-over) 형성될 수 있다. The drain electrode 208 of the thin film transistor TFT is electrically connected to the pixel electrode 150 through the contact hole H and may be formed to cross the gate electrode 202 completely have.

상기 반도체층(204)은 상기 게이트 전극(202) 상부에서 아일랜드 형상으로 형성되며 상기 소스 전극(206)도 상기 반도체층(204)과 대응되게 아일랜드 형상으로 형성될 수 있다. 이때, 상기 반도체층(204)은 아일랜드 형상의 소스 전극(206) 보다 큰 구조로 이루어져 있다. The semiconductor layer 204 is formed in an island shape above the gate electrode 202 and the source electrode 206 may be formed in an island shape corresponding to the semiconductor layer 204. At this time, the semiconductor layer 204 has a larger structure than the island-shaped source electrode 206.

상기 반도체층(204)은 사진 식각 공정 중에 발생할 수 있는 정렬 오차에 의해 상기 박막트랜지스터(TFT)의 폭(W)/채널(L)의 비가 변동되지 않는 범위 내에서 상기 게이트 전극(202) 바깥쪽으로 노출되지 않게 형성된다.The semiconductor layer 204 is formed on the outside of the gate electrode 202 within a range in which the ratio of the width W / channel L of the thin film transistor TFT is not changed by an alignment error that may occur during the photolithography process. And is not exposed.

상기 반도체층(204)이 상기 박막트랜지스터(TFT)의 폭(W)/채널(L)의 비가 변동되지 않는 범위 안에서 형성됨에 따라 사진 식각 공정 중에서 정렬 오차가 발생하더라도 상기 게이트 전극(202) 바깥쪽으로 노출되지 않기 때문에 광 누설 전류를 최소화할 수 있다. Since the semiconductor layer 204 is formed within a range where the ratio of the width W of the thin film transistor TFT to the channel L is not varied, even if an alignment error occurs during the photolithography process, The light leakage current can be minimized since it is not exposed.

도 5는 종래의 박막트랜지스터의 소자 특성 및 본 발명에 따른 박막트랜지스터의 소자 특성을 나타낸 그래프이다. 5 is a graph showing device characteristics of a conventional thin film transistor and device characteristics of a thin film transistor according to the present invention.

도 5에 도시된 바와 같이, 돌출부(도 2의 A)를 구비한 반도체층(도 2의 104)을 포함하는 본 발명에 따른 박막트랜지스터의 경우가 종래의 박막트랜지스터에 비해 문턱전압(threshold) 영역에서 드레인 전류(Id)가 상승하는 것을 확인할 수 있다. As shown in FIG. 5, in the case of the thin film transistor according to the present invention including the semiconductor layer (104 in FIG. 2) having the protrusion (A in FIG. 2) It can be confirmed that the drain current Id rises.

즉, 돌출부(도 2의 A)를 구비한 반도체층(도 2의 104)를 포함하는 본 발명에 따른 박막트랜지스터가 종래의 경우보다 광 누설 전류를 최소화하여 제품의 신뢰성을 향상시킬 수 있음을 알 수 있다. That is, it can be seen that the thin film transistor according to the present invention including the semiconductor layer (104 in FIG. 2) having the projecting portion (A in FIG. 2) can improve the reliability of the product by minimizing the light leakage current .

이상에서 살펴본 바와 같이, 본원발명에 따른 박막트랜지스터는 게이트 전극 바깥으로 노출되지 않고 정렬 오차에 의해 폭(W)/채널(L)의 비가 변동되지 않는 돌출부를 갖는 반도체층을 구비하여 광 누설 전류를 최소화하여 제품의 신뢰성을 향상시킬 수 있다. As described above, the thin film transistor according to the present invention includes a semiconductor layer having a protrusion which is not exposed to the outside of the gate electrode but does not change the ratio of the width (W) / channel (L) The reliability of the product can be improved.

100:액정표시패널 101:기판
102, 202:게이트 전극 103:게이트 절연막
104, 204:반도체층 105:보호층
106, 206:소스 전극 108, 208:드레인 전극
110:게이트 드라이버 120:데이터 드라이버
130:타이밍 컨트롤러 140:백라이트 유닛
150:화소전극100: liquid crystal display panel 101: substrate
102, 202: gate electrode 103: gate insulating film
104, 204: semiconductor layer 105: protective layer
106, 206: source electrode 108, 208: drain electrode
110: gate driver 120: data driver
130: timing controller 140: backlight unit
150: pixel electrode

Claims (12)

게이트 전극과, 상기 게이트 전극 상에 형성된 반도체층 및 상기 반도체층 상에 형성되어 일정 간격 이격된 소스 전극 및 드레인 전극을 포함하는 박막트랜지스터에 있어서,
상기 반도체층은 상기 게이트 전극 상부에서 상기 게이트 전극 바깥으로 노출되지 않고, 상기 드레인 전극과 드레인 전극의 일부분에서 중첩되고, 상기 중첩되는 부분에서 돌출된 돌출부를 구비하는 것을 특징으로 하는 박막트랜지스터.A thin film transistor comprising: a gate electrode; a semiconductor layer formed on the gate electrode; and a source electrode and a drain electrode formed on the semiconductor layer and spaced apart from each other by a predetermined distance,
Wherein the semiconductor layer is not exposed to the outside of the gate electrode at the top of the gate electrode but overlaps at a portion of the drain electrode and the drain electrode and has a protruding portion protruding from the overlapping portion. 제1 항에 있어서,
상기 반도체층의 돌출부는 사진 식각 공정 동안 발생하는 정렬 오차에 의해 상기 박막트랜지스터의 폭(W)/채널(L)의 비가 변동되지 않는 범위 안에서 돌출되는 것을 특징으로 하는 박막트랜지스터.The method according to claim 1,
Wherein a protrusion of the semiconductor layer protrudes within a range in which a ratio of a width W / channel L of the thin film transistor is not changed by an alignment error occurring during a photolithography process. 제1 항에 있어서,
상기 돌출부를 구비한 반도체층 및 소스 전극은 아일랜드 형상으로 형성되는 것을 특징으로 하는 박막트랜지스터.The method according to claim 1,
Wherein the semiconductor layer having the protrusion and the source electrode are formed in an island shape. 제3 항에 있어서,
상기 반도체층의 돌출부는 상기 소스 전극 방향으로 연장된 드레인 전극과 반대 방향으로 돌출되는 것을 특징으로 하는 박막트랜지스터.The method of claim 3,
And a protrusion of the semiconductor layer protrudes in a direction opposite to a drain electrode extending in the direction of the source electrode. 게이트 전극과, 상기 게이트 전극 상에 형성된 반도체층 및 상기 반도체층 상에 형성되어 일정 간격 이격된 소스 전극 및 드레인 전극을 포함하는 박막트랜지스터에 있어서,
상기 반도체층은 상기 게이트 전극 상부에서 상기 게이트 전극 바깥으로 노출되지 않고 상기 소스 전극 보다 큰 구조의 아일랜드 형상으로 이루어지고,
상기 반도체층은 사진 식각 공정 동안 발생하는 정렬 오차에 의해 상기 박막트랜지스터의 폭(W)/채널(L)의 비가 변동되지 않는 범위 안에서 상기 소스 전극보다 큰 구조를 갖는 것을 특징으로 하는 박막트랜지스터. A thin film transistor comprising: a gate electrode; a semiconductor layer formed on the gate electrode; and a source electrode and a drain electrode formed on the semiconductor layer and spaced apart from each other by a predetermined distance,
Wherein the semiconductor layer is formed in an island shape that is larger than the source electrode without being exposed to the outside of the gate electrode above the gate electrode,
Wherein the semiconductor layer has a structure larger than the source electrode within a range in which a ratio of a width W / channel L of the thin film transistor is not changed by an alignment error occurring during a photolithography process. 삭제delete 게이트 전극과, 상기 게이트 전극 상에 형성된 반도체층 및 상기 반도체층 상에 형성되어 일정 간격 이격된 소스 전극 및 드레인 전극을 구비한 박막트랜지스터와, 상기 게이트 전극과 전기적으로 접속된 게이트라인 및 상기 소스 전극과 접속된 데이터라인을 구비한 액정표시패널;
상기 게이트라인으로 스캔신호를 공급하기 위한 게이트 드라이버; 및
상기 데이터라인으로 데이터 전압을 공급하기 위한 데이터 드라이버;를 포함하고,
상기 박막트랜지스터의 반도체층은 상기 게이트 전극 상부에서 상기 게이트 전극 바깥으로 노출되지 않고, 상기 드레인 전극과 드레인 전극의 일부분에서 중첩되고, 상기 중첩되는 부분에서 돌출된 돌출부를 구비하는 것을 특징으로 하는 액정표시장치.A thin film transistor having a gate electrode, a semiconductor layer formed on the gate electrode, and a source electrode and a drain electrode formed on the semiconductor layer and spaced apart from each other by a predetermined distance, a gate line electrically connected to the gate electrode, A liquid crystal display panel having data lines connected to the data lines;
A gate driver for supplying a scan signal to the gate line; And
And a data driver for supplying a data voltage to the data line,
Wherein the semiconductor layer of the thin film transistor has a protrusion protruding from the overlapping portion and overlapping at a portion of the drain electrode and the drain electrode without being exposed to the outside of the gate electrode above the gate electrode. Device. 제7 항에 있어서,
상기 반도체층의 돌출부는 사진 식각 공정 동안 발생하는 정렬 오차에 의해 상기 박막트랜지스터의 폭(W)/채널(L)의 비가 변동되지 않는 범위 안에서 돌출되는 것을 특징으로 하는 액정표시장치.8. The method of claim 7,
Wherein a protrusion of the semiconductor layer protrudes within a range in which a ratio of a width W / channel L of the thin film transistor is not changed by an alignment error occurring during a photolithography process. 제7 항에 있어서,
상기 돌출부를 구비한 반도체층 및 소스 전극은 아일랜드 형상으로 형성되는 것을 특징으로 하는 액정표시장치.8. The method of claim 7,
Wherein the semiconductor layer having the protrusions and the source electrode are formed in an island shape. 제9 항에 있어서,
상기 반도체층의 돌출부는 상기 소스 전극 방향으로 연장된 드레인 전극과 반대 방향으로 돌출되는 것을 특징으로 하는 액정표시장치.10. The method of claim 9,
And the protrusion of the semiconductor layer protrudes in a direction opposite to the drain electrode extending in the direction of the source electrode. 게이트 전극과, 상기 게이트 전극 상에 형성된 반도체층 및 상기 반도체층 상에 형성되어 일정 간격 이격된 소스 전극 및 드레인 전극을 포함하는 박막트랜지스터와, 상기 게이트 전극과 접속된 게이트라인 및 상기 소스 전극과 접속된 데이터라인을 구비한 액정표시패널;
상기 게이트라인으로 스캔신호를 공급하기 위한 게이트 드라이버; 및
상기 데이터라인으로 데이터 전압을 공급하기 위한 데이터 드라이버;를 포함하고,
상기 반도체층은 상기 게이트 전극 상부에서 상기 게이트 전극 바깥으로 노출되지 않고 상기 소스 전극 보다 큰 구조의 아일랜드 형상으로 이루어지고,
상기 반도체층은 사진 식각 공정 동안 발생하는 정렬 오차에 의해 상기 박막트랜지스터의 폭(W)/채널(L)의 비가 변동되지 않는 범위 안에서 상기 소스 전극보다 큰 구조를 갖는 것을 특징으로 하는 액정표시장치.A thin film transistor including a gate electrode, a semiconductor layer formed on the gate electrode, and a source electrode and a drain electrode formed on the semiconductor layer and spaced apart from each other by a predetermined distance, and a gate line connected to the gate electrode, A liquid crystal display panel having data lines;
A gate driver for supplying a scan signal to the gate line; And
And a data driver for supplying a data voltage to the data line,
Wherein the semiconductor layer is formed in an island shape that is larger than the source electrode without being exposed to the outside of the gate electrode above the gate electrode,
Wherein the semiconductor layer has a structure larger than the source electrode within a range in which a ratio of a width W / channel L of the thin film transistor is not changed by an alignment error occurring during a photolithography process. 삭제delete
KR1020110048288A 2011-05-23 2011-05-23 Thin film transistor and liquid crystal display device having the same KR101842715B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110048288A KR101842715B1 (en) 2011-05-23 2011-05-23 Thin film transistor and liquid crystal display device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110048288A KR101842715B1 (en) 2011-05-23 2011-05-23 Thin film transistor and liquid crystal display device having the same

Publications (2)

Publication Number Publication Date
KR20120130398A KR20120130398A (en) 2012-12-03
KR101842715B1 true KR101842715B1 (en) 2018-03-27

Family

ID=47514471

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110048288A KR101842715B1 (en) 2011-05-23 2011-05-23 Thin film transistor and liquid crystal display device having the same

Country Status (1)

Country Link
KR (1) KR101842715B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100743101B1 (en) * 2001-05-07 2007-07-27 엘지.필립스 엘시디 주식회사 Liquid Crystal Display Device and Fabricating Method Thereof and Method of Repairing Pixel using the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100743101B1 (en) * 2001-05-07 2007-07-27 엘지.필립스 엘시디 주식회사 Liquid Crystal Display Device and Fabricating Method Thereof and Method of Repairing Pixel using the same

Also Published As

Publication number Publication date
KR20120130398A (en) 2012-12-03

Similar Documents

Publication Publication Date Title
US6812912B2 (en) Active matrix display device with storage capacitor for each pixel
US10223958B2 (en) Display device and driving method thereof
US8304769B2 (en) Active matrix substrate having channel protection film covering transistor channel, and display apparatus and/or, television receiver including same
JP6350984B2 (en) Thin film transistor and display device
US20050157232A1 (en) Transflective liquid crystal display
EP2383607A1 (en) Active matrix substrate, liquid crystal display panel and television receiver
EP2720082A1 (en) Liquid crystal display device having an integrated gate drive circuit and a reduced bezel width
US20030016310A1 (en) Liquid crystal display device
US20060256248A1 (en) Thin film transistor array panel and method thereof
US10891889B2 (en) Display device
US8330917B2 (en) Thin film transistor substrate and liquid crystal display having the same
US9989818B2 (en) Liquid crystal display device
JP2006222431A (en) Thin-film transistor for display device, substrate and display device using the same therein, and method of manufacturing the same
US20150009446A1 (en) Lcd panel and a method of manufacturing the same
KR20070088949A (en) Disply device
CN107045236B (en) Liquid crystal display device
US20170068122A1 (en) Liquid crystal display device and method for manufacturing the same
US20130100005A1 (en) LCD Panel and Method of Manufacturing the Same
US11262629B2 (en) Active matrix substrate and liquid crystal display apparatus
US20090230398A1 (en) Thin-film transistor substrate and method of repairing the same
KR102481182B1 (en) Liquid display device
US11183134B2 (en) Display device with reduced flicker
KR101842715B1 (en) Thin film transistor and liquid crystal display device having the same
US8785225B2 (en) Thin-film transistor pixel structure having shielding layer and manufacturing method thereof
JP2000267134A (en) Active matrix type liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant