KR101836387B1

KR101836387B1 - 디지털 전송 오버플로우 처리 장치

Info

Publication number: KR101836387B1
Application number: KR1020140192231A
Authority: KR
Inventors: 김형호; 서광남; 김도윤
Original assignee: 주식회사 쏠리드
Priority date: 2014-12-29
Filing date: 2014-12-29
Publication date: 2018-03-09
Also published as: KR20160080828A

Abstract

분산 안테나 시스템(Distributed Antenna System)을 구성하는 인접 노드로부터 전송 매체(Transport Medium)를 통해 디지털 전송된 디지털 신호의 오버플로우(overflow)를 검출하는 과입력 검출부-여기서, 상기 과입력 검출부는 상기 인접 노드로부터 전송된 디지털 신호를 수신하는 해당 노드 내에 탑재된 디지털 파트에 배치되며, 상기 디지털 파트는 해당 노드에서 이동통신신호의 중계를 위한 중계 신호에 관한 디지털 처리를 수행함-; 및 상기 디지털 신호의 신호 전달 경로 상에 배치되며, 상기 과입력 검출부의 검출 결과로서 전달된 과입력 여부 및 과입력 레벨 중 적어도 하나에 근거하여 과입력된 디지털 신호가 사전 지정된 허용 레벨 이하로 변경되도록 이득 제어하는 디지털 이득 제어부를 포함하는 디지털 전송 오버플로우 처리 장치가 제공된다.

Description

디지털 전송 오버플로우 처리 장치{DIGITAL TRANSMISSION OVERFLOW PROCESSING DEVICE}

본 발명은 디지털 전송 오버플로우 처리 장치에 관한 것으로서, 보다 구체적으로는 분산 안테나 시스템(Distributed Antenna System)을 구성하는 인접 노드로부터 전송 매체(Transport Medium)를 통해 디지털 전송된 디지털 신호의 과입력 여부를 모니터링하여 디지털 전송 오버플로우 및 디지털 불요파 전달에 따른 문제를 해결할 수 있는 디지털 전송 오버플로우 처리 장치에 관한 것이다.

일반적으로 중계기는 이동통신 시스템에서 기지국의 서비스 영역을 확장하거나 음영 지역을 해소하기 위해 설치된다. 이때, 설치 지역 및 특성에 따라 중계기 설치의 다양한 요구를 적절히 수용할 수 있는 방식으로서 분산 안테나 시스템(Distributed Antenna System)도 상용화되어 있다. 또한 최근에는 디지털 분산 안테나 시스템 등 중계 신호에 관한 디지털 처리를 수행하는 디지털 시스템에 관한 요구도 늘어나고 있다.

디지털 분산 안테나 시스템에서는 특정 노드에서 중계 신호에 관한 디지털 연산 및 처리를 수행하는 디지털 파트에 포화가 발생한 경우, 그 포화된 신호 및 디지털 불요파가 전송 매체를 통해서 인접 노드로 전달되어 인접 노드 내의 구성부들에 데미지를 주거나 또는 인접 노드의 시스템 특성 또는/및 서비스에 열화를 발생시킬 수 있다.

따라서 분산 안테나 시스템 내의 특정 노드로부터 전송 매체를 통해 디지털 전송되는 디지털 신호에 관하여 이를 수신한 수신 노드 측에서 그 전송된 디지털 신호 과입력 여부를 모니터링함으로써, 디지털 전송 오버플로우에 따른 시스템 특성 열화, 서비스 열화 등의 문제를 해결할 수 있는 방안이 요구된다.

본 발명은 분산 안테나 시스템(Distributed Antenna System)을 구성하는 인접 노드로부터 전송 매체(Transport Medium)를 통해 디지털 전송된 디지털 신호의 과입력 여부를 모니터링하여 디지털 전송 오버플로우 및 디지털 불요파 전달에 따른 문제를 해결할 수 있는 디지털 전송 오버플로우 처리 장치를 제공한다.

본 발명의 일 측면에 따르면, 분산 안테나 시스템(Distributed Antenna System)을 구성하는 인접 노드로부터 전송 매체(Transport Medium)를 통해 디지털 전송된 디지털 신호의 오버플로우(overflow)를 검출하는 과입력 검출부-여기서, 상기 과입력 검출부는 상기 인접 노드로부터 전송된 디지털 신호를 수신하는 해당 노드 내에 탑재된 디지털 파트에 배치되며, 상기 디지털 파트는 해당 노드에서 이동통신신호의 중계를 위한 중계 신호에 관한 디지털 처리를 수행함-; 및 상기 디지털 신호의 신호 전달 경로 상에 배치되며, 상기 과입력 검출부의 검출 결과로서 전달된 과입력 여부 및 과입력 레벨 중 적어도 하나에 근거하여 과입력된 디지털 신호가 사전 지정된 허용 레벨 이하로 변경되도록 이득 제어하는 디지털 이득 제어부를 포함하는 디지털 전송 오버플로우 처리 장치가 제공된다.

일 실시예에서, 상기 디지털 이득 제어부는,

상기 신호 전달 경로 상에서의 상기 디지털 신호의 전송 딜레이를 고려할 때, 상기 과입력 검출부의 신호 검출 지점으로부터 상기 디지털 이득 제어부의 배치 위치까지의 전송 딜레이가 상기 과입력 검출부에서의 과입력 검출에 소요되는 시간 딜레이 보다 큰 값을 갖도록 하는 위치에 배치될 수 있다.

일 실시예에서, 상기 신호 전달 경로 상에서 상기 과입력 검출부의 후단 및 상기 디지털 이득 제어부의 전단에 배치되며, 상기 과입력 검출부의 신호 검출 지점으로부터 상기 디지털 이득 제어부의 배치 위치까지의 전송 딜레이가 상기 과입력 검출부에서의 과입력 검출에 소요되는 시간 딜레이 보다 커지도록 시간 딜레이를 부여하는 딜레이 소자를 더 포함할 수 있다.

일 실시예에서, 상기 과입력 검출부는, 상기 신호 전달 경로를 기준으로,

상기 인접 노드로부터 디지털 전송에 적합한 포맷으로 프레이밍(framing) 처리되어 전송된 디지털 신호를 상기 디지털 파트에서 처리 가능한 형태로 변환하는 디프레이머(Deframer)의 후단에 배치되어 상기 디지털 신호의 과입력 여부 및 과입력 정도 중 적어도 하나를 판정할 수 있다.

일 실시예에서, 상기 과입력 검출부는,

상기 아날로그/디지털 변환기로부터 상기 디지털 파트로 입력되는 디지털 신호가 사전 지정된 최대 비트 오버플로우를 초과하는지 여부 또는 상기 디지털 신호의 출력 레벨이 사전 지정된 피크 값을 초과하는지 여부를 검출하여 상기 디지털 신호의 과입력 여부를 판정할 수 있다.

일 실시예에서, 상기 아날로그/디지털 변환기로부터 출력되는 디지털 신호의 오버플로우에 의해 발생하는 디지털 불요파를 제거하기 위해, 상기 중계 신호가 갖는 주파수 대역 이외의 신호를 제거하는 디지털 필터를 더 포함할 수 있다.

일 실시예에서, 상기 디지털 필터는 상기 신호 전달 경로를 기준으로 상기 디지털 이득 제어부의 후단에 배치될 수 있다.

본 발명의 실시예에 의하면, 분산 안테나 시스템(Distributed Antenna System)을 구성하는 인접 노드로부터 전송 매체(Transport Medium)를 통해 디지털 전송된 디지털 신호의 과입력 여부를 모니터링하여 디지털 전송 오버플로우 및 디지털 불요파 전달에 따른 문제를 해결하여, 디지털 전송 오버플로우 및 디지털 불요파 방사로 인한 해당 노드에서의 PAU 등의 데미지, 시스템 특성 또는/및 서비스 열화를 방지할 수 있는 효과가 있다.

도 1은 본 발명이 적용될 수 있는 분산 안테나 시스템의 토폴로지(Topology)의 일 예를 도시한 도면.
도 2는 본 발명이 적용될 수 있는 분산 안테나 시스템 내의 리모트 유닛에 관한 일 실시예의 블록도.
도 3은 특정 노드의 디지털 파트 포화로 인한 디지털 전송 오버플로우에 따라 인접 노드로 전달되는 일 예시를 도시한 도면.
도 4는 본 발명의 제1 실시예에 따른 디지털 전송 오버플로우 처리 장치를 설명하기 위한 도면.
도 5는 본 발명의 제2 실시예에 따른 디지털 전송 오버플로우 처리 장치를 설명하기 위한 도면.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 본 명세서의 설명 과정에서 이용되는 숫자(예를 들어, 제1, 제2 등)는 하나의 구성요소를 다른 구성요소와 구분하기 위한 식별기호에 불과하다.

또한, 본 명세서에서, 일 구성요소가 다른 구성요소와 "연결된다" 거나 "접속된다" 등으로 언급된 때에는, 상기 일 구성요소가 상기 다른 구성요소와 직접 연결되거나 또는 직접 접속될 수도 있지만, 특별히 반대되는 기재가 존재하지 않는 이상, 중간에 또 다른 구성요소를 매개하여 연결되거나 또는 접속될 수도 있다고 이해되어야 할 것이다.

이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명한다.

도 1은 본 발명이 적용될 수 있는 분산 안테나 시스템의 토폴로지(Topology)의 일 예를 도시한 도면이다.

도 1을 참조하면, 분산 안테나 시스템(DAS)은, 분산 안테나 시스템의 헤드엔드 노드(Headend Node)를 구성하는 BIU(Base station Interface Unit)(10)와 MU(Main Unit)(20), 확장 노드(Extention Node)인 HUB(Hub Unit)(30), 원격의 각 서비스 위치에 배치되는 복수의 RU(Remote Unit)(40)을 포함한다. 이러한 분산 안테나 시스템은 아날로그 DAS 또는 디지털 DAS로 구현될 수 있으며, 경우에 따라서는 이의 혼합형(즉, 일부 노드는 아날로그 처리, 나머지 노드는 디지털 처리를 수행함)으로 구현될 수도 있다.

다만, 도 1은 분산 안테나 시스템의 토폴로지의 일 예를 도시한 것이며, 분산 안테나 시스템은 설치 영역 및 적용 분야(예를 들어, 인빌딩(In-Building), 지하철(Subway), 병원(Hospital), 경기장(Stadium) 등)의 특수성을 고려하여 다양한 토폴로지 변형이 가능하다. 이와 같은 취지에서, BIU(10), MU(20), HUB(30), RU(40)의 개수 및 상호 간의 상/하위 단의 연결 관계도 도 1과 상이해질 수 있다. 또한, 분산 안테나 시스템에서 HUB(20)는 설치 필요한 RU(40)의 개수에 비해 MU(20)로부터 스타(STAR) 구조로 브랜치(Brach)될 브랜치 수가 제한적인 경우 활용된다. 따라서, 단일의 MU(20)만으로도 설치 필요한 RU(40)의 개수를 충분히 감당할 수 있는 경우 또는 복수의 MU(20)가 설치되는 경우 등에는 HUB(20)는 생략될 수도 있다.

이하, 도 1의 토폴로지를 중심으로, 본 발명에 적용될 수 있는 분산 안테나 시스템 내의 각 노드 및 그 기능에 대하여 차례로 설명하기로 한다.

BIU(Base station Interface Unit)(10)는 기지국 등의 BTS(Base station Transceiver System)와 분산 안테나 시스템 내의 MU(20) 간의 인터페이스 역할을 수행한다. 도 1에서는 복수의 BTS가 단일의 BIU(10)와 연결되는 케이스를 도시하였지만, BIU(10)는 각 사업자 별, 각 주파수 대역 별, 각 섹터 별로 별도로 구비될 수도 있다.

일반적으로 BTS로부터 전송되는 RF 신호(Radio Frequency signal)는 고전력(High Power)의 신호이므로, 일반적으로 BIU(10)는 이와 같은 고전력의 RF 신호를 MU(20)에서 처리하기에 적당한 전력의 신호로 변환시켜 이를 MU(20)로 전달하는 기능을 수행한다. 또한 BIU(10)는, 구현 방식에 따라서, 도 1에 도시된 바와 같이 각 주파수 대역 별(또는 각 사업자 별, 섹터 별) 이동통신서비스의 신호를 수신하고 이를 콤바인(combine)한 후 MU(20)로 전달하는 기능도 수행할 수 있다.

만일 BIU(10)가 BTS의 고전력 신호를 저전력으로 낮춘 후, 각 이동통신서비스 신호를 콤바인하여 MU(20)로 전달하는 경우, MU(20)는 콤바인되어 전달된 이동통신서비스 신호(이하, 이를 중계 신호라 명명함)를 브랜치 별로 분배하는 역할을 수행한다. 이때, 분산 안테나 시스템이 디지털 DAS로 구현되는 경우, BIU(10)는 BTS의 고전력 RF 신호를 저전력 RF 신호로 변환하는 기능을 수행하는 유닛과, 저전력 RF 신호에 대해 IF 신호(Intermediate Frequency signal)로 변환한 후 디지털 신호 처리를 하여 이를 콤바인하는 유닛으로 분리 구성될 수 있다. 위와 달리, 만일 BIU(10)가 BTS의 고전력 신호를 저전력으로 낮추는 기능만을 수행하는 경우, MU(20)는 전달된 각 중계 신호를 콤바인하고 이를 브랜치 별로 분배하는 역할을 수행할 수 있다.

상술한 바와 같이, MU(20)로부터 분배된 콤바인된 중계 신호는 브랜치 별로 HUB(20)를 통해서 또는 RU(40)로 직접 전달되며, 각 RU(40)는 전달받은 콤바인된 중계 신호를 주파수 대역 별로 분리하고 신호 처리(아날로그 DAS의 경우에는 아날로그 신호 처리, 디지털 DAS의 경우에는 디지털 신호 처리)를 수행한다. 이에 따라 각 RU(40)에서는 서비스 안테나를 통해서 자신의 서비스 커버리지 내의 사용자 단말로 중계 신호를 전송한다. 이때, RU(40)의 구체적 기능 구성에 대해서는 이하 도 2를 통해 상세히 후술하기로 한다.

도 1의 경우, BTS와 BIU(10) 간 그리고 BIU(10)와 MU(20) 간에는 RF 케이블로 연결되고, MU(20)로부터 그 하위단까지는 모두 광 케이블로 연결되는 경우를 도시하고 있으나, 각 노드 간의 신호 전송 매체(signal transport medium)도 이와 다른 다양한변형이 가능하다. 일 예로, BIU(10)와 MU(20) 간은 RF 케이블을 통해서 연결될 수도 있지만, 광 케이블 또는 디지털 인터페이스를 통해서 연결될 수도 있다. 다른 예로, MU(20)와 HUB(30) 그리고 MU(20)와 직접 연결되는 RU(40) 간에는 광 케이블로 연결되고, 케스케이드(Cascade) 연결된 RU(40) 상호 간에는 RF 케이블, 트위스트 케이블, UTP 케이블 등을 통해서 연결되는 방식으로도 구현될 수 있다. 또 다른 예로, 다른 예로, MU(20)와 직접 연결되는 RU(40)도 RF 케이블, 트위스트 케이블, UTP 케이블 등을 통해서 연결되는 방식으로도 구현될 수 있다.

다만, 이하에서는 도 1을 기준으로 설명하기로 한다. 따라서, 본 실시예에서 MU(20), HUB(30), RU(40)는 전광변환/광전변환을 위한 광 트랜시버 모듈을 포함할 수 있고, 단일의 광 케이블로 노드 간 연결되는 경우에는 WDM(Wavelength Division Multiplexing) 소자를 포함할 수 있다. 이는 후술할 도 2에서의 RU(40)의 기능 설명을 통해서도 명확히 이해할 수 있을 것이다.

이러한 분산 안테나 시스템은 네트워크를 통해 외부의 관리 장치(도 1의 NMS(Network Management Server 또는 System)와 연결될 수 있다. 이에 따라 관리자는 NMS를 통해서 원격에서 분산 안테나 시스템의 각 노드의 상태 및 문제를 모니터링하고, 원격에서 각 노드의 동작을 제어할 수 있다.

도 2는 본 발명이 적용될 수 있는 분산 안테나 시스템 내의 리모트 유닛에 관한 일 실시예의 블록도이다. 여기서, 도 2의 블록도는 노드 간 연결이 광 케이블을 통해 이루어지는 디지털 DAS 내의 RU(40)에 관한 일 구현 형태를 예시한 것이다.

도 2를 참조하면, RU(40)는, 다운링크 신호 전달 경로(즉, 순방향 패스(Forward path))를 기준으로 할 때, 광/전 변환기(Optical to Electrical Converter)(50), SERDES(Serializer/Deserializer)(44), 디프레이머(Deframer)(52), 디지털 신호 처리부(DSP)(70), 디지털/아날로그 변환기(DAC)(54), 업 컨버터(Up Converter)(56), PAU(Power Amplification Unit)(58)를 포함한다.

이에 따라, 순방향 패스에서, 광 케이블을 통해 디지털 전송된 광 중계 신호는 광/전 변환기(50)에 의해 전기 신호(직렬 디지털 신호)로 변환되고, 직렬 디지털 신호는 SERDES(44)에 의해 병렬 디지털 신호로 변환되며, 병렬 디지털 신호는 디프레이머(52)에 의해서 디지털 신호 처리부(70)에서 주파수 대역 별 처리가 가능하도록 리포맷팅(Reformatting)된다. 디지털 신호 처리부(70)는 중계 신호에 관한 주파수 대역 별 디지털 신호 처리, 디지털 필터링, 게인 컨트롤, 디지털 멀티플렉싱 등의 기능을 수행한다. 이러한 디지털 신호 처리부(70)는 FPGA(Field Programmable Gate Array)로 구현될 수 있다. 디지털 신호 처리부(70)를 거친 디지털 신호는, 신호 전달 경로를 기준으로 디지털 파트(Digital part)의 최종단을 구성하는 디지털/아날로그 변환기(54)를 거쳐 아날로그 신호로 변환된다. 이때, 아날로그 신호는 IF 신호인 바, 업 컨버터(56)를 통해서 본래의 RF 대역의 아날로그 신호로 주파수 상향 변환된다. 이와 같이 본래의 RF 대역으로 변환된 아날로그 신호(즉, RF 신호)는 PAU(58)를 거쳐 중폭되어 서비스 안테나(미도시)를 통해 송출된다.

업링크 신호 전달 경로(즉, 역방향 패스(Reverse path))를 기준으로 할 때, RU(40)는, LNA(Low Noise Amplifier)(68), 다운 컨버터(66), 아날로그/디지털 변환기(ADC)(64), 디지털 신호 처리부(DSP)(70), 프레이머(Framer)(62), SERDES(44), 전/광 변환기(Electrical to Optical Converter)(60)를 포함한다.

이에 따라, 역방향 패스에서, 서비스 커버리지 내의 사용자 단말(미도시)로부터 서비스 안테나(미도시)를 통해 수신된 RF 신호(즉, 단말 신호)는 LNA(68)에 의해 저잡음 증폭되고, 이는 다운 컨버터(66)에 의해 IF 신호로 주파수 하향 변환되며, 변환된 IF 신호는 아날로그/디지털 변환기(64)에 의해 디지털 신호로 변환되어 디지털 신호 처리부(70)로 전달된다. 디지털 신호 처리부(70)를 거친 디지털 신호는 프레이머(62)를 통해서 디지털 전송에 적합한 포맷으로 포맷팅(Formatting)되고, 이는 SERDES(44)에 의해 직렬 디지털 신호로 변환되며, 전/광 변환기(60)에 의해 광 디지털 신호로 변환되어 광 케이블을 통해서 상위단으로 전송된다.

또한 도 2에서는 명확히 도시하지는 않았지만, 도 1의 예시에서와 같이 RU(40)가 상호 간 케스케이드(Cascade) 연결된 상태에서, 상위단으로부터 전달된 중계 신호를 케스케이드 연결된 하위단의 인접 RU로 전달하는 경우에는 다음과 같은 방식에 의할 수 있다. 예를 들어, 상위단으로부터 디지털 전송된 광 중계 신호를 케이스케이드 연결된 하위단의 인접 RU로 전달할 때에는, 상위단으로부터 디지털 전송된 광 중계 신호는 광/전 변환기(50) -> SERDES(44) -> 디프레이머(52) -> 프레이머(62) -> SERDES(44) -> 전/광 변환기(60) 순서를 거쳐 인접 RU로 전달될 수 있다.

도 2에서는 다운링크 및 업링크 신호 전달 경로에 SERDES(44) 및 디지털 신호 처리부(DSP)(70)가 공용되는 것으로 도시되었지만, 이는 경로 별로 별도로 구비될 수 있다. 또한, 도 2에서는 광/전 변환기(50)와 전/광 변환기(60)가 별도 구비되는 것과 같이 도시되었지만, 이는 단일의 광 트랜시버 모듈 내에 구현될 수도 있다.

이상에서는 도 1 및 도 2를 참조하여 분산 안테나 시스템의 일 형태의 토폴로지와 RU의 일 구성례를 설명하였다. 이하에서 설명할 디지털 전송 오버플로우 처리 장치는 이상에서 설명한 분산 안테나 시스템(특히, 디지털 DAS)을 구성하는 MU(20) 또는/및 RU(40)에 구현 가능하다. 이하, 도 3을 참조하여, 디지털 전송 오버플로우가 발생하는 경우에 대하여 설명한다.

도 3은 특정 노드의 디지털 파트 포화로 인한 디지털 전송 오버플로우에 따라 인접 노드로 전달되는 일 예시를 도시한 도면이다. 특히 도 3에서는 디지털 전송 오버플로우가 발생되는 일 원인으로서, 해당 노드(본 예에서는 MU)의 디지털 파트로 과입력이 인가되어 ADC(Analog to Digital Converter)에 의해 변환된 디지털 신호에 오버플로우 및 디지털 불요파가 발생되는 경우를 예시하고 있다.

이와 같이 특정 노드의 디지털 파트가 포화되어 디지털 신호의 오버플로우 및 디지털 불요파가 발생된 경우, 이는 해당 노드와 브랜치(branch) 연결된 인접 노드로 그대로 전송되어, 그 인접 노드 또는/및 전체 시스템의 열화 및 서비스 열화 문제를 일으킬 수 있다. 이 외에도 디지털 전송 오버플로우가 발생되는 경우로는, 해당 노드의 디지털 파트에서의 디지털 연산시 비트 마진 부족으로 인해 비트 오버플로우가 발생되는 경우, 기준 클록에 이상이 발생된 경우, 광선로에 이상이 발생된 경우 등과 같이 다양한 원인이 존재할 수 있다.

따라서 본 발명의 각 실시예에서는 이와 같은 디지털 전송 오버플로우 문제를 해결할 수 있는 방안을 제안한다. 이는 이하, 도 4 및 도 5의 설명을 통해 명확히 이해할 수 있을 것이다.

도 4는 본 발명의 제1 실시예에 따른 디지털 전송 오버플로우 처리 장치를 설명하기 위한 도면이다.

도 4를 참조하면, 본 발명의 제1 실시예에 따른 디지털 전송 오버플로우 처리 장치는, 과입력 검출부(210), 디지털 이득 제어부(220), 디지털 필터(230)를 포함할 수 있다. 이때, 디지털 전송 오버플로우 처리 장치는, 분산 안테나 시스템의 특정 노드를 구성하는 노드 유닛(Node Unit)에 탑재되어 중계 신호(즉, 다운링크 또는 업링크의 이동통신신호)에 필요한 디지털 처리를 담당하는 디지털 파트(200) 내에 구현될 수 있다. 도 4(후술할 도 5도 동일함)에서는 상위단의 MU로부터 하위단의 RU로 디지털 전송 오버플로우가 전달되는 경우를 예시하고 있다. 즉, 도 4에서는 디지털 전송 오버플로우를 발생시킨 인접 노드는 MU인 것으로 예시하고 있다. 따라서 이하에서는 설명의 편의 및 집중을 위해, 도 4를 기준으로 디지털 전송 오버플로우 장치는 해당 RU의 디지털 파트(200)에 구현되는 것으로 가정한다.

과입력 검출부(210)는, 신호 전달 경로를 기준으로 분산 안테나 시스템을 구성하는 인접 노드로부터 전송 매체를 통해 디지털 전송된 디지털 신호의 오버플로우(overflow)를 검출한다.

인접 노드로부터 전송 매체를 통해 디지털 전송된 디지털 신호가 과입력인 경우, 해당 노드 내에서 중계 신호의 디지털 처리를 담당하는 디지털 파트(200) 내의 디지털 구성부들도 디지털 포화가 발생될 수 있다. 또한 인접 노드로부터 전송 매체를 통해 디지털 전송된 과입력 상태의 디지털 신호에는 디지털 불요파(spurious wave)도 존재할 수 있다.

이에 따라 과입력 검출부(210)는 인접 노드로부터 디지털 전송된 디지털 신호에 오버플로우가 발생되었는지 여부를 모니터링한다. 이때, 인접 노드로부터 디지털 전송된 디지털 신호는 디지털 전송에 적합한 포맷으로 프레이밍(framing) 처리된 신호이므로, 과입력 검출부(210)는 이와 같이 전송된 디지털 신호를 디지털 파트(200)에서 처리 가능한 형태로 변환하는 디프레이머(Deframer)(205)의 후단에 배치되어 디지털 신호 신호에 오버플로우가 발생되었는지 여부를 모니터링할 수 있다. 이에 관한 일 예가 도 4의 (a)를 통해 도시된다.

그리고 과입력 검출부(210)에 의한 과입력 여부에 관한 검출은, 일 예로, 입력되는 디지털 신호가 사전 지정된(즉, 허용된) 최대 비트 오버플로우를 초과하였는지 여부를 모니터링함으로써 수행될 수 있다. 예를 들어, 디지털 신호가 14 비트의 신호인 경우, 이 중 1 비트의 부호 비트를 제외한 총 13 비트의 데이터에 오버플로우가 발생되었는지 여부를 확인함으로써 과입력 여부를 검출할 수 있다. 다른 예로, 과입력 검출부(210)에 의한 과입력 여부에 관한 검출은, 디지털 신호의 디지털 출력 레벨이 사전 지정된 피크 값을 초과하는지 여부를 모니터링함으로써 수행될 수도 있을 것이다.

상술한 방식에 의해서, 과입력 검출부(210)는 입력된 디지털 신호의 과입력 여부를 판정할 수 있으며, 과입력이 존재하는 것으로 판정된 경우 디지털 신호의 신호 전달 경로를 기준으로 후단에 배치된 디지털 이득 제어부(220)로 이득 변경 제어 신호를 출력할 수 있다. 또한 구현 방식에 따라서, 과입력 검출부(210)는 입력된 디지털 신호가 얼마만큼 과입력된 상태인지에 관한 과입력 정도(즉, 과입력 레벨)을 검출할 수도 있다. 이 경우, 과입력 검출부(210)는, 판정 결과로서, 허용된 범위를 초과하는 과입력 레벨에 따른 가변적 이득 변경 제어 신호를 디지털 이득 제어부(220)로 출력할 수도 있다.

상술한 과입력 검출부(210)는 해당 기능만을 위한 별도 구성부로서 구현될 수도 있지만, 디지털 파트(200)의 DSP(Digital Signal Processor), FPGA(Field Programmable Gate Array), CPU(Central Processing Unit) 내에 해당 기능이 구현될 수도 있다.

디지털 이득 제어부(220)는 디지털 신호의 신호 전달 경로를 기준으로 앞서 설명한 과입력 검출부(210)의 후단에 배치되어, 과입력 검출부(210)로부터 전달된 이득 변경 제어 신호에 근거하여 과입력 상태인 디지털 신호가 사전 지정된 허용 레벨 이하로 이득 변경되도록 이득 제어를 수행한다.

디지털 이득 제어부(220)를 통한 이득 제어 방식으로는 다음과 같은 방법들이 적용될 수 있다. 일 예로, 디지털 이득 제어부(220)는 고정된 신호 감쇄율(attenuation rate)을 적용하여 디지털 신호의 신호 레벨을 낮출 수 있다. 이때 만일, 고정된 신호 감쇄율을 적용한 단 한번의 이득 변경만으로는 상기 사전 지정된 허용 레벨 이하로 신호 레벨을 낮출 수 없는 경우에는 이득 변경 동작이 반복적으로 수행될 수도 있다. 다른 예로, 디지털 이득 제어부(220)는, 가변 감쇄기로서 구현됨으로써, 과입력 검출부(210)로부터 전달된 가변적 이득 변경 제어 신호에 따라 허용치를 초과하는 과입력 레벨 만큼의 신호 감쇄가 이루어질 수 있도록 할 수도 있다. 이 경우, 디지털 이득 제어부(220)는 가변 감쇄기로서 구현될 수 있다.

상술한 디지털 이득 제어부(220)는, 디지털 신호의 신호 전달 경로 상에서의 신호 전송 딜레이를 고려할 때, 과입력 검출부(210)의 신호 검출 지점으로부터 디지털 이득 제어부(220)의 배치 위치까지의 전송 딜레이(도 4의 Delay A 참조)가 과입력 검출부(210)에서의 과입력 검출에 소요되는 시간 딜레이(도 4의 Delay B 참조) 보다 큰 값을 갖도록 하는 위치에 배치될 수 있다. 이는 과입력된 디지털 신호에 관한 이득 제어의 실효성을 높이기 위함이다.

도 4에서는 과입력 검출부(210)와 디지털 이득 제어부(220) 사이에 다른 디지털 구성부가 부존재하는 것으로 도시하였지만, 그 사이에는 다른 디지털 구성부가 존재할 수도 있다. 후자의 경우에는 과입력 검출부(210)와 디지털 이득 제어부(220) 사이에 개재될 수 있는 다른 디지털 구성부에서의 디지털 연산에 소요되는 딜레이 시간까지를 모두 고려하여, 디지털 이득 제어부(220)까지의 전체 전송 딜레이가 과입력 검출부(210)에 의한 검출 딜레이보다 큰 값을 갖도록 하면 된다. 따라서 디지털 이득 제어부(220)의 배치 위치는, 과입력 검출부(210)에 의한 검출 딜레이와 감안하여 신호 전달 경로 상의 적절한 위치로 선정될 수 있다.

이와 같은 디지털 이득 제어부(220)를 통한 이득 제어 과정을 거치게 되면, 과입력된 디지털 신호의 오버플로우가 제거된 상태의 신호를 획득할 수 있다. 이에 관한 일 예가 도 4의 (b)를 통해 도시된다.

디지털 이득 제어부(220)의 이득 제어 과정을 통해서 과입력 문제가 해결된 상태로 출력된 디지털 신호는, 신호 전달 경로를 기준으로 디지털 이득 제어부(220)의 후단에 배치된 디지털 필터(230)로 입력될 수 있다.

디지털 필터(230)는 앞서 설명한 바와 같이 인접 노드로부터 전달된 디지털 신호와 함께 전달된 디지털 불요파를 제거하는 역할을 수행한다. 디지털 필터(230)는 일 예로, 정상적으로 신호 전달이 되어야 하는 중계 신호가 갖는 주파수 대역 이외의 대역에 존재하는 불요파를 제거하도록 구현될 수 있다. 이에 관한 일 예가 도 4의 (c)를 통해 도시된다.

도 4(후술할 도 5도 동일함)에서는 디지털 필터(230)가 디지털 이득 제어부(220)의 후단에 배치되는 경우를 도시하고 있지만, 디지털 필터(230)는 도 4에서와 상이한 위치에 배치될 수도 있다. 예를 들어, 신호 전달 경로를 기준으로, 과입력 검출부(210)에 의한 신호 검출 지점과 디지털 이득 제어부(220) 사이에 배치될 수도 있을 것이다. 다만, 지나친 오버플로우가 발생된 상태에서는 -터 기능도 함께 열화될 수 있는 바, 도 4에서는 이러한 경우를 고려하여 디지털 이득 제어부(220)의 후단에 디지털 필터(230)를 배치하고 있는 것이다.

상술한 바와 같은 구성을 통해서, 본 발명의 제1 실시예에 따른 디지털 전송 오버플로우 처리 장치는

인접 노드로부터 전송 매체를 통해 전달된 디지털 신호의 과입력 및 디지털 불요파를 적절히 제거함으로써(도 4의 (d) 참조), 후단의 PAU 등의 데미지, 시스템 또는/및 서비스 열화를 방지할 수 있다.

도 5는 본 발명의 제2 실시예에 따른 디지털 전송 오버플로우 처리 장치를 설명하기 위한 도면이다.

본 발명의 제2 실시예를 설명함에 있어서 앞서 제1 실시예에서와 동일한 내용에 대해서는 중복되는 설명은 생략하고, 이하, 제2 실시예를 통해 추가된 구성부에 관한 기능 및 역할을 중심으로 설명한다. 도 5를 참조할 때, 본 발명의 제2 실시예에서는, 도 2에 예시된 제1 실시예의 디지털 전송 오버플로우 처리 장치에 비해 딜레이 소자(215)가 더 추가되고 있다.

딜레이 소자(215)는 신호 전달 경로를 기준으로 과입력 검출부(210)의 신호 검출 지점과 디지털 이득 제어부(220)의 사이에 배치되어, 전송되는 디지털 신호에 소정 시간만큼의 지연을 강제 부여한다. 그 이유는 다음과 같다.

디지털 파트(200)의 구현 방식에 따라서, 과입력 검출부(210)의 신호 검출 지점과 디지털 이득 제어부(220) 사이 경로에 따른 자체 전송 딜레이를 과입력 검출부(210)에서의 검출 딜레이보다 크게(즉, 길게) 구현하기 어려운 경우가 발생할 수 있다. 따라서, 이와 같은 경우 강제적으로 시간 지연을 부여하는 딜레이 소자(215)를 추가 배치함으로써, 과입력 검출부(210)의 신호 검출 지점으로부터 디지털 이득 제어부(220)까지의 전송 딜레이가 과입력 검출부(210)에서의 검출 딜레이보다 커지도록 할 수 있다.

이상에서는 본 발명의 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 쉽게 이해할 수 있을 것이다.

200 : 디지털 파트
205 : 프레이머/디프레이머
210 : 과출력 검출부
215 : 딜레이 소자
220 : 디지털 이득 제어부
230 : 디지털 필터

Claims

분산 안테나 시스템(Distributed Antenna System)을 구성하는 인접 노드로부터 전송 매체(Transport Medium)를 통해 디지털 전송된 디지털 신호의 오버플로우(overflow)를 검출하는 과입력 검출부-여기서, 상기 과입력 검출부는 상기 인접 노드로부터 전송된 디지털 신호를 수신하는 해당 노드 내에 탑재된 디지털 파트에 배치되며, 상기 디지털 파트는 해당 노드에서 이동통신신호의 중계를 위한 중계 신호에 관한 디지털 처리를 수행함-; 및
상기 디지털 신호의 신호 전달 경로 상에 배치되며, 상기 과입력 검출부의 검출 결과로서 전달된 과입력 여부 및 과입력 레벨 중 적어도 하나에 근거하여 과입력된 디지털 신호가 사전 지정된 허용 레벨 이하로 변경되도록 이득 제어하는 디지털 이득 제어부
를 포함하되,
상기 디지털 이득 제어부는,
상기 신호 전달 경로 상에서의 상기 디지털 신호의 전송 딜레이를 고려할 때, 상기 과입력 검출부의 신호 검출 지점으로부터 상기 디지털 이득 제어부의 배치 위치까지의 전송 딜레이가 상기 과입력 검출부에서의 과입력 검출에 소요되는 시간 딜레이 보다 큰 값을 갖도록 하는 위치에 배치되는, 디지털 전송 오버플로우 처리 장치.
삭제
삭제
제1항에 있어서,
상기 과입력 검출부는, 상기 신호 전달 경로를 기준으로,
상기 인접 노드로부터 디지털 전송에 적합한 포맷으로 프레이밍(framing) 처리되어 전송된 디지털 신호를 상기 디지털 파트에서 처리 가능한 형태로 변환하는 디프레이머(Deframer)의 후단에 배치되어 상기 디지털 신호의 과입력 여부 및 과입력 정도 중 적어도 하나를 판정하는, 디지털 전송 오버플로우 처리 장치.
제1항에 있어서,
상기 과입력 검출부는,
아날로그/디지털 변환기로부터 상기 디지털 파트로 입력되는 디지털 신호가 사전 지정된 최대 비트 오버플로우를 초과하는지 여부 또는 상기 디지털 신호의 출력 레벨이 사전 지정된 피크 값을 초과하는지 여부를 검출하여 상기 디지털 신호의 과입력 여부를 판정하는, 디지털 전송 오버플로우 처리 장치.
제1항에 있어서,
아날로그/디지털 변환기로부터 출력되는 디지털 신호의 오버플로우에 의해 발생하는 디지털 불요파를 제거하기 위해, 상기 중계 신호가 갖는 주파수 대역 이외의 신호를 제거하는 디지털 필터를 더 포함하는, 디지털 전송 오버플로우 처리 장치.
제6항에 있어서,
상기 디지털 필터는 상기 신호 전달 경로를 기준으로 상기 디지털 이득 제어부의 후단에 배치되는, 디지털 전송 오버플로우 처리 장치.