KR101834507B1 - 게이트 절연층과 산화물 반도체층 사이의 이온이동을 이용한 ｍｏｓ 구조 소자 및 그 제조방법 - Google Patents

게이트 절연층과 산화물 반도체층 사이의 이온이동을 이용한 ｍｏｓ 구조 소자 및 그 제조방법 Download PDF

Info

Publication number
KR101834507B1
KR101834507B1 KR1020160134818A KR20160134818A KR101834507B1 KR 101834507 B1 KR101834507 B1 KR 101834507B1 KR 1020160134818 A KR1020160134818 A KR 1020160134818A KR 20160134818 A KR20160134818 A KR 20160134818A KR 101834507 B1 KR101834507 B1 KR 101834507B1
Authority
KR
South Korea
Prior art keywords
oxide semiconductor
gate insulating
semiconductor layer
insulating layer
oxide
Prior art date
Application number
KR1020160134818A
Other languages
English (en)
Inventor
윤태식
박종성
양바울
Original Assignee
명지대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 명지대학교 산학협력단 filed Critical 명지대학교 산학협력단
Priority to KR1020160134818A priority Critical patent/KR101834507B1/ko
Application granted granted Critical
Publication of KR101834507B1 publication Critical patent/KR101834507B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L21/28273—
    • H01L21/28282—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

본 발명은 게이트 절연층과 반도체층 사이의 이온이동을 이용하여 특성을 제어하는 새로운 형태의 MOS 구조 소자에 관한 것으로, 산화물 반도체층; 상기 산화물 반도체층 위에 형성된 게이트 절연층; 및 상기 게이트절연층 위에 형성된 게이트전극을 포함하여 구성되며, 상기 산화물 반도체층이 산소 공공을 도펀트로 사용하는 산화물반도체 재질이고, 상기 게이트 절연층은 산소 공공을 포함하는 산화물 재질로 구성되어, 상기 산화물 반도체층과 상기 게이트 절연층 사이에서 산소 이온이 이동함으로써 상기 산화물 반도체층의 도핑농도가 변하는 것을 특징으로 한다.
본 발명은, 게이트 절연층과 산화물 반도체층을 적층하여 게이트 절연층과 산화물 반도체층 사이에서 산소 이온이 이동하도록 함으로써, 산화물 반도체층의 도펀트 농도가 변하고 그에 따라서 문턱전압과 드레인전류가 변하는 새로운 형태의 MOS 트랜지스터 소자 또는 게이트 절연층의 유전율을 변화시키고 최종적으로 전기용량이 변화하는 새로운 형태의 멤캐패시터 소자로서 기능을 하는 MOS 구조 소자를 제공할 수 있는 효과가 있다.
또한, 본 발명의 MOS 구조 소자의 새로운 트랜지스터 특성 또는 멤캐패시턴스 특성을 메모리 소자나 논리 소자 또는 신경소자에 적용할 수 있는 효과가 있다.

Description

게이트 절연층과 산화물 반도체층 사이의 이온이동을 이용한 ＭＯＳ 구조 소자 및 그 제조방법{METAL-OXIDE-SEMICONDUCTOR STRUCTURE DEVICE USING ION MOVEMENT BETWEEN GATE INSULATOR AND OXIDE SEMICONDUCTOR AND MANUFACTURING METHOD OF THE DEVICE}
본 발명은 MOS 구조의 소자에 관한 것으로, 더욱 자세하게는 게이트 절연층과 반도체층 사이의 이온이동을 이용하여 특성을 제어하는 새로운 MOS 구조 반도체 소자에 관한 것이다.
최근 전통적인 회로의 구성요소로서 알려진 R(저항), L(코일), C(콘덴서)에 더하여, 새로운 특성을 가진 회로 구성요소가 등장하고 있다.
새로운 회로 구성요소로서 가장 대표적인 것은 멤리스터(memristor)이다. 멤리스터는 메모리(memory)와 레지스터(resistor)의 합성어로서, 이론가 Leon Chua에 의해 1971년도에 만들어진 용어이며, 전하와 자속과의 결합에 관련된 비선형 수동 두 단자 전기 구성요소이다. 이전의 수동소자인 R, L, C에 대하여 4번째 수동소자로 알려져 있고, 전원공급이 끊어졌을 때도 직전에 통과한 전류의 방향과 양을 기억하기 때문에 다시 전원이 공급되면 기존의 상태가 그대로 복원되는 것을 특징으로 한다. 멤리스터에 대해서는 많은 연구가 진행되어 왔지만, 주로 디지털 형태의 저항 변화를 나타내고 구조와 제조 방법이 복잡한 단점이 있다.(대한민국 공개특허 10-2012-0107304)
최근 이러한 멤리스터와 유사하게 캐패시터(콘덴서)와 인덕터(코일)에 대해서도 메모리적 요소가 도입된 멤캐패시터(memcapacitor)나 멤인덕터(meminductor)에 대한 연구도 진행되고 있다.
멤캐패시터는 인가된 전압에 의해서 비휘발적으로 용량(capacitance)이 변화하는 캐패시터 소자이며, 트랜지스터 구조에서 게이트절연층 부근의 이온분포 변화를 통해서 용량의 변화를 얻는 기술(미국등록 8,437,174) 등이 개발되고 있으나, 속도와 안정성 및 용량 변화폭 등이 더 우수한 소자에 대한 요구가 계속되고 있다.
미국등록 8,437,174
본 발명은 산소 이온의 이동을 통해서 물리적 특성이 변화하는 새로운 형태의 MOS 구조 소자를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명에 의한 게이트 절연층과 산화물 반도체층을 구비한 MOS 구조 소자는, 산화물 반도체층; 상기 산화물 반도체층 위에 형성된 게이트 절연층; 및 상기 게이트 절연층 위에 형성된 게이트 전극을 포함하여 구성되며, 상기 산화물 반도체층이 산소 공공을 도펀트로 사용하는 산화물 반도체 재질이고, 상기 게이트 절연층은 산소 공공을 포함하는 산화물 재질로 구성되어, 상기 산화물 반도체층과 상기 게이트 절연층 사이에서 산소 이온이 이동함으로써 상기 산화물 반도체층의 도핑농도가 변하는 것을 특징으로 한다.
종래에 금속전극/산화물층/실리콘반도체로 구성된 MOS 트랜지스터 구조에서 게이트 절연층 내부에 전하가 저장됨에 따라서 문턱전압이 변화하는 특성을 이용하여 메모리 소자나 논리 소자 및 신경 소자에 적용되고 있으나, 본 발명은 산소 이온의 이동에 의해서 산화물 반도체층의 도핑농도가 변함에 따라 산화물 반도체층의 전기전도도 및 MOS 멤캐패시터를 이용한 트랜지스터 소자의 드레인 전류와 문턱전압이 변하는 것을 가능하게 하는 새로운 형태의 MOS 구조 기반의 소자를 제공하는 것을 특징으로 한다.
이때, MOS 구조 소자가, 게이트 전극을 사이에 두고 서로 이격되어 위치하는 소스 전극과 드레인 전극을 더 포함하는 MOS 트랜지스터 소자일 수 있다.
일반적인 MOS 구조를 기반으로 하는 트랜지스터 소자는 드레인 전압과 게이트 전압에 의한 드레인 전류의 흐름에 의해 동작하게 된다. 메모리소자의 경우에는 게이트 전압에 따른 드레인 전류 상태를 감지하여 정보를 쓰기, 읽기, 지우기 과정으로 제어하여 메모리 동작을 하게 된다. 그리고 로직소자의 경우에는 게이트 전압 인가에 따른 드레인 전류를 이용하여 설계된 여러 소자들이 논리상태에 따라 여러 가지 형태로 동작하는 집적소자의 형태로 구동한다. 또한 MOS 트랜지스터 소자를 신경소자로 활용하는 경우의 하나의 예를 들면, 인가된 게이트 전압과 드레인 전압의 이력과 크기에 따라 드레인 전류가 신경시스템의 시냅스의 거동과 같이 점진적인 증가와 감소를 나타내며 구동하는 형태를 나타나게 된다. 즉, 게이트 전압과 드레인 전압에 따른 드레인 전류 상태의 제어는 메모리 및 로직 소자, 그리고 신경소자의 경우에 모두 중요한 요건이 된다.
MOS 트랜지스터에서의 비포화 상태의 드레인 전류는 식 (1)과 같이 표현된다.
Figure 112016100708412-pat00001
(1)
위의 식에서 Cox는 게이트 절연층의 전기용량, Vth는 문턱전압, Vgs는 게이트 전압, Vds는 드레인 전압, μ는 이동도, W는 게이트의 폭, L은 게이트의 길이를 의미한다. 위의 식에서와 같이, 드레인 전류는 게이트 절연층의 전기용량에 비례하게 증가하며, 문턱전압이 클수록 감소하는 형태를 갖게 된다. 그리고 문턱전압은 게이트 절연층의 전기용량이 크고 산화물 반도체층의 도펀트 농도가 높을수록 감소하게 된다. 따라서, 산소이온이 게이트 절연층으로 이동하여 게이트 절연층의 전기용량과 산화물 반도체층의 산소공공, 즉 도펀트의 농도가 증가하게 되면 드레인 전류가 동시에 증가하는 효과를 나타내게 된다.
또한, 산화물 반도체층과 게이트 절연층 사이에서 산소 이온이 이동함으로써 게이트 절연층의 전기용량이 변화할 수 있으며, 이러한 MOS 구조 소자는 멤캐패시터로서 기능한다.
본 발명의 발명자는 산소 활성 전극을 사용하여, 산화물층의 산소 이온이 산소 활성 전극으로 이동하여 산화물층의 전기용량이 변화하는 MOS 구조 멤캐패시터 소자를 발명하여 출원(출원번호 제10-2016-0012470호)한 바 있다. 산소 이온의 이동에 의해서 전기용량이 변화하는 것은 선출원과 동일하지만, 본 발명은 게이트 절연층과 산화물 반도체층 사이에서 산소 이온이 이동함으로써, 전기용량의 복원 성능이 더욱 향상되어 가역적 멤캐패시터로서 동작하는 MOS 구조 멤캐패시터 소자를 제공한다.
이때, 게이트 절연층은 HfOx, CeOx, TaOx, ZrOx 등 반도체 소자의 게이트 절연층으로 일반적으로 사용될 수 있는 재료이면서, 산소 공공을 포함하도록 x 값이 선택된 비화학적양론비를 가진 재료인 것이 바람직하다. 예를 들어 HfOx는 x가 0<x<2 범위가 가능하며, 산소이온의 이동에 따라서 x가 변하게 된다.
그리고 산화물 반도체층은 ZnO, IGZO(Indium gallium zinc oxide), IZTO(Indium zinc tin oxide), ZTO(Zinc tin oxide), ZIO(Zinc indium oxide), ZGO(Zinc gallium oxide) 등의 재질을 사용할 수 있다.
본 발명의 MOS 구조 소자 기반의 MOS 트랜지스터는, 산소 이온의 이동에 따른 게이트 절연층의 전기용량과 산화물 반도체의 도펀트 농도의 변화가 아날로그적으로 변하고, 변화된 농도를 복원할 수 있는 가역적인 특성을 나타내며, 변화된 농도가 전원의 제거에 의해서 바로 사라지지 않고 잔류하는 비휘발성을 나타낸다. 결국 산화물 반도체의 도펀트 농도의 변화를 이용한 문턱전압과 드레인전류의 변화가 아날로그적이고 가역적이며 비휘발적인 특성을 나타낸다.
또한, 본 발명의 MOS 구조 소자 기반의 멤캐패시터 소자는, 산소 이온의 이동에 따른 전기용량의 변화가 아날로그적으로 변하는 것을 특징으로 하고, 변화된 용량을 복원할 수 있는 가역적인 특성을 나타내며, 변화된 용량이 전원의 제거에 의해서 바로 사라지지 않고 잔류하는 비휘발성을 나타낸다.
본 발명의 다른 형태에 의한 MOS 구조 소자의 제조방법은, 산소 공공을 도펀트로 사용하는 산화물 반도체층을 형성하는 단계; 상기 산화물 반도체층에 산소 공공을 포함하는 산화물 재질의 게이트 절연층을 형성하는 단계; 및 상기 게이트 절연층에 게이트 전극을 형성하는 단계를 포함하여 구성된다.
게이트 절연층은 산소 공공이 존재하는 HfOx, CeOx, TaOx, ZrOx 등 반도체 소자의 게이트 절연층으로 일반적으로 사용될 수 있는 재료를 산소 공공을 포함하도록 x 값이 선택된 비화학적양론비로 형성하며, 게이트 절연층의 내부와 계면 특성 제어를 위하여 어닐링하는 단계를 더 포함하는 것이 바람직하다.
산화물 반도체층으로서 ZnO, IGZO(Indium gallium zinc oxide) 및 IZTO(Indium zinc tin oxide), ZTO(Zinc tin oxide), ZIO(Zinc indium oxide) 및 ZGO(Zinc gallium oxide) 등의 재질을 사용할 수 있다.
본 발명의 또 다른 형태에 의한 메모리 소자와 논리 소자 및 신경모사 소자는 상기한 본 발명의 MOS 구조 소자를 멤캐패시터 소자 또는 MOS 트랜지스터 소자로서 사용한 것을 특징으로 한다. 이러한 메모리 소자와 논리 소자 및 신경모사 소자는, 상기한 것과 같은 본 발명의 MOS 구조 소자를 멤캐패시터 소자 또는 MOS 트랜지스터 소자로서 적용하는 것을 제외하고는 기존의 기술을 모두 적용할 수 있으므로, 구체적인 설명은 생략한다.
상술한 바와 같이 구성된 본 발명은, 게이트 절연층과 산화물 반도체층을 적층하여 게이트 절연층과 산화물 반도체층 사이에서 산소 이온이 이동하도록 함으로써, 산화물 반도체층의 도펀트 농도가 변하고 그에 따라서 문턱전압과 드레인전류가 변하는 새로운 형태의 MOS 트랜지스터 소자 또는 게이트 절연층의 유전율을 변화시키고 최종적으로 전기용량이 변화하는 새로운 형태의 멤캐패시터 소자로서 기능을 하는 MOS 구조 소자를 제공할 수 있는 효과가 있다.
또한, 본 발명의 MOS 구조 소자의 새로운 트랜지스터 특성 또는 멤캐패시턴스 특성을 메모리 소자나 논리 소자 또는 신경소자에 적용할 수 있는 효과가 있다.
나아가 본 발명의 MOS 구조 소자를 적용한 메모리 소자나 논리 소자 또는 신경소자의 경우에, 종래의 전하 저장방식에서 발생하던 정보 손실 문제와 방사선에 의해 파괴되는 문제가 해결된 뛰어난 특성을 나타낸다.
도 1은 본 발명의 일실시예에 따른 멤캐패시터 소자의 구조를 나타낸 모식도이다.
도 2는 본 발명의 일실시예에 따라 제조된 멤캐패시터 소자의 단면을 촬영한 전자현미경 사진이다.
도 3은 본 발명의 일실시예에 따라 멤캐패시터 소자를 제조하는 과정에서 형성된 HfOx 박막의 어닐링 전후의 XRD 분석 결과이다.
도 4 내지 도 6은 본 발명의 실시예에 따른 멤캐패시터 소자에 대하여 전압 스위핑을 수행하며 측정된 전기용량의 변화를 나타낸 결과이다.
도 7과 도 8은 본 발명의 실시예에 따른 멤캐패시터 소자에 대하여 전압인가를 펄스 방식으로 하였을 때 측정된 전기용량의 변화를 나타낸 결과이다.
도 9와 10은 본 발명의 실시예에 따른 멤캐패시터 소자에 대하여 리텐션 특성을 측정한 결과이다.
첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.
도 1은 본 발명의 일실시예에 따른 멤캐패시터 소자의 구조를 나타낸 모식도이다.
본 실시예의 멤캐패시터 소자는 산화물 반도체층(100)과 게이트 절연층(200) 및 게이트 전극(300)이 순차적으로 적층되어 구성된다. 이러한 형태는 반도체층/산화물층/금속층이 순차적으로 적층된 MOS(metal-oxide-semiconductor) 구조와 같지만, 산화물 반도체층(100)과 게이트절연층(200) 사이에 산소 이온의 이동이 수행되는 관계가 있는 점에서 일반적인 MOS구조와 차이가 있다.
도면에서는 산소 공공(400)이 이동하는 것을 표시하였으나, 이러한 산소 공공(400)의 이동은 산소 이온이 이동하는 것에 따른 결과이다.
이를 위하여 산화물 반도체층(100)은 산소 공공을 도펀트로 사용되는 산화물반도체 재질로 구성되며, 게이트 절연층(200)은 산소 공공을 포함하는 산화물 재질로 구성된다.
구체적으로 ZnO, IGZO(Indium gallium zinc oxide) 및 IZTO(Indium zinc tin oxide) 등의 산화물 반도체를 산화물 반도체층(100)에 적용할 수 있다.
나아가, 산소 공공을 포함하여 산화물 반도체층(100)과 산소 이온을 주고 받을 수 있는 HfOx(x<2)가 게이트절연층(200)에 적용될 수 있다. HfOx 게이트 절연층이 x<2의 형태를 가짐으로써 산소 공공이 존재하여 산화물 반도체층과 산소 이온 및 산소 공공의 교환이 용이하게 된다.
본 발명의 실시예에 따른 멤캐패시터 소자의 특성을 확인하기 위하여, IGZO 재질의 산화물 반도체층과 HfOx 재질의 게이트절연층을 구비한 멤패시터 소자를 제조하였다.
먼저, SiO2/Si 기판을 준비하고, 그 위에 산화물 반도체층의 접지를 위하여 Ti층과 Pt층을 순차적으로 적층하였다.
그리고 산화물 반도체층으로서 IGZO 박막을 RF 마그네트론 스퍼터링에 의해서 약 80nm의 두께로 형성하였다. 스퍼터링 공정은 In:Ga:Zn의 비율이 1:1:1 인 타겟을 사용하여 Ar 가스 분위기에서 진행되었다.
IGZO 박막의 위에 게이트 절연층으로서 HfOx 박막을 RF 마그네트론 스퍼터링에 의해서 약 100nm의 두께로 형성하였다. 스퍼터링 공정은 HfO2 타겟을 사용하였으며, Ar 가스 분위기에서 진행되었다.
HfOx 박막의 위에 게이트전극으로서 Pt전극을 전자빔 증착법으로 형성하였다. 이때, 쉐도우 마스크를 사용하여 Pt전극이 100㎛의 직경을 갖도록 하였다. 산소 이온에 대해 불활성 특성을 갖는 Pt 전극을 사용함으로써 Pt 전극과 HfOx 게이트 절연층 사이의 산소 이온의 이동을 최소화할 수 있다.
이후에 공기 중에서 200℃로 1시간 동안 어닐링하였다.
도 2는 본 발명의 일실시예에 따라 제조된 멤캐패시터 소자의 단면을 촬영한 전자현미경 사진이다.
제조된 멤캐패시터 소자에 대하여 여러 가지 특성을 평가하였다. 이때, 전압은 상부에 위치한 Pt 전극에 인가되었고, IGZO 박막은 접지되었으며, 이러한 단면 구조를 나타낸 모식도를 도 2에 삽입하였다.
도 3은 본 발명의 일실시예에 따라 멤캐패시터 소자를 제조하는 과정에서 형성된 HfOx 박막의 어닐링 전후의 XRD 분석 결과이다.
단사정계(monoclinic)의 패턴(JCPDS 43-1017)에 해당하는 구조의 HfOx 박막이 형성되었고 어닐링 이후에도 동일하게 유지되고 있음을 확인할 수 있다.
도 4 내지 도 6은 본 발명의 실시예에 따른 멤캐패시터 소자에 대하여 전압 스위핑을 수행하며 측정된 전기용량의 변화를 나타낸 결과이다.
도 4 내지 도 6은 각각 스위핑 전압이 ±3V와 ±4V 및 ±5V인 경우이며, -V→+V→-V 순서로 스위핑을 반복 수행하였다.
도시된 것과 같이, 전압이 스위핑되는 동안 계면 또는 산화물 내부에 전기 충전이 이루어지기 때문에, 플랫 밴드 전압 시프트에 의해서 C-V 곡선이 히스테리시스를 나타낸다. +V에서의 축적 용량과 -V에서의 고갈 용량은 전압 스위핑을 반복함에 따라서 변경되었다.
스위핑 전압이 ±3V인 도 4에서는 최대저장 용량에 변화가 없었다. 이때, +V에서의 축적 용량은 HfOx 박막의 용량(C ox )을 나타냈으며, -V에서의 고갈 용량(C dep )은 직렬 용량, 즉 HfOx 와 IGZO 박막의 공핍영역에서의 용량의 직렬용량을 나타냈다.
반면에, 스위핑 전압이 ±4V인 도 5에서는, 전압 스위핑을 반복할수록 +4V에서의 축적 용량(C ox )이 상승하는 모습을 보였으며, 구체적으로 초기 약 6pF에서 9.8pF까지 증가하였다. 또한 -4V에서의 공핍 용량(C dep )은 5.3pF에서 5.5pF으로 조금 증가하였다.
스위핑 전압이 ±5V인 도 6에서는, 축적 용량(C ox )이 첫 번째 스위핑의 +5V 부근에서 9.4pF까지 급격히 상승하였고, 이후에는 일반적인 히스테리시스 곡선의 형태로 11pF까지 증가하였다. -5V에서의 공핍 용량(C dep )은 5.5pF에서 6.9pF까지 서서히 증가하였다.
이러한 용량 측정 실험에서, 상기한 과정으로 제조된 본 발명의 MOS 구조 소자가 용량이 변화하는 멤캐패시터 소자임을 확인할 수 있다.
도 7과 도 8은 본 발명의 실시예에 따른 멤캐패시터 소자에 대하여 전압을 펄스 방식으로 인가하였을 때 측정된 전기용량의 변화를 나타낸 결과이다.
먼저 +V의 펄스 전압을 30회 인가하고, 이후에 -V의 펄스 전압을 30회 인가하는 것을 반복 수행하면서 전기용량을 측정하였다. 도 7은 ±4V의 펄스 전압을 180ms의 펄스 시간으로 인가한 경우이다. 그리고 도 8은 +4V의 펄스 전압을 30ms의 펄스시간으로 인가하고 -6V의 펄스 전압을 180ms의 펄스 시간으로 인가한 경우이다.
도 7과 도 8에 도시된 것과 같이, +V의 펄스 전압을 30회 인가하는 과정에서 축적 용량(C ox )이 지속적으로 증가하였다. 그리고 -V의 펄스 전압을 30회 인가한 뒤에 다시 +V의 펄스 전압을 인가한 경우, 이전 단계에서 +V 펄스 전압을 인가하여 증가했던 전기용량보다 낮은 값에서부터 전기용량의 증가가 시작되는 것을 확인할 수 있다. 이로부터 본 발명의 실시예에 의한 멤캐패시터 소자는 용량의 증가와 함께 용량의 감소를 유도하여 전기용량을 복원할 수 있는 특성이 있음을 확인할 수 있다.
다만, 도 7에서는 +V의 펄스 전압과 +V의 펄스 전압의 인가가 반복될수록 +V 펄스 전압을 처음 인가할 때의 전기용량이 증가하는 경향을 나타내어 초기 값으로까지 복원되지는 않았다. 반면에, 도 8에서는 도 7에 비하여 초기 값에 가까운 정도로 전기용량이 복원된 것으로 나타났다.
이는 도 7이 +V의 펄스 전압과 -V의 펄스 전압의 절댓값이 동일하고 펄스 시간의 길이도 30ms로 동일하게 인가되어 복원력이 약했기 때문이며, 도 8에서는 -V 펄스 전압의 절댓값이 더 크고 펄스 전압의 길이도 180ms로 길게 구성함으로써 상대적으로 전기용량의 복원력이 강하게 발휘된 것임을 알 수 있다.
이상의 결과에서 -V 펄스 전압의 크기와 길이를 조절하여 복원력을 조절할 수 있음을 알 수 있고, 이외에 -V 펄스 전압을 인가하는 회수에 의해서도 복원력을 조절할 수 있음을 예상할 수 있다.
지금까지 살펴본 전기용량의 아날로그적인 증가와 감소는 시냅스가 강화되거나 약화될 때의 아날로그적인 거동과 유사하다. 또한, 바이어스 인가 회수에 따른 전기용량의 변화는 시냅스의 학습에 따른 시냅틱 웨이트(synaptic weight) 특성에 대응된다. 시냅틱 웨이트는 시냅스가 전 뉴런(pre-neuron)의 활동 전위를 후 뉴런(post-neuron)에 얼마나 효율적으로 전달하여 활성화하는 지로 정의된다.
도 9와 10은 본 발명의 실시예에 따른 멤캐패시터 소자에 대하여 리텐션 특성을 측정한 결과이다.
도 9는 +4V의 펄스전압(180ms)을 30회 인가한 뒤에 90분동안 전기용량의 변화를 측정한 결과이고, 도 10은 +4V의 펄스전압(30ms)을 30회 인가한 뒤에 90분동안 전기용량의 변화를 측정한 결과이다.
도 9에서는 +4V 펄스 전압의 인가에 의해서 전기용량이 5.64pF에서 9.84pF으로 증가하여 축적 용량(C ox )의 변화량(ΔC ox (0))이 약 4.2pF이고, 리텐션(ΔC ox (t)/ΔC ox (0))은 90분 이후에도 85% 이상을 나타내었다. 그리고 리텐션 곡선은 C∝ exp[-(t/τ) β ] 형태의 확장지수완화모델에 부합한다.
도 10은 상대적으로 짧은 길이인 30ms의 +4V 펄스 전압을 30회 인가하였다. 전기용량은 점진적으로 감소하여 리텐션(ΔC ox (t)/ΔC ox (0))은 90분 이후에 40% 정도를 나타내었다. 이 경우에도 리텐션 곡선은 확장지수완화모델에 부합한다.
이와 같이, 본 실시예의 멤캐패시터 소자는 정도의 차이가 있으나 90분의 긴 시간동안 용량의 변화가 지속되는 비활성의 리텐션 특성을 나타내었으며, 이는 생물학적 시스템에서 수 초 내지 수십 분 범위의 단기 기억에 비하여 우수한 결과이다.
이상의 결과에서, 본 실시예의 멤캐패시터 소자는 Pt전극에 +4V 이상의 전압을 인가함에 따라서 전기용량이 변화하는 것을 확인할 수 있었고, 이는 일반적인 MOS 소자에서는 나타나지 않는 것이다.
이러한 전기용량의 변화 과정에서 HfOx 박막의 두께나 Pt전극의 면적이 변화하지 않았기 때문에, 본 실시예의 멤캐패시터 소자의 전기용량이 변화하는 이유는 HfOx 박막의 유전율이 변화한 것이며, HfOx 박막의 유전율이 변화하는 요인은 산소이온의 이동에 의해서 산소 공공의 농도가 변화하였기 때문임을 알 수 있다.
결국, 앞서 살펴본 것과 같이, 산소 공공을 포함하는 산화물 재질인 HfOx 박막을 게이트 절연층으로 사용하고, 산소 공공을 도펀트로 사용하는 산화물 반도체인 IGZO 박막을 산화물 반도체층으로 사용함으로써, 게이트 절연층과 산화물 반도체층 사이에 산소 이온이 이동하면서 산소 공공의 분포에 변화가 생김으로써 유전율이 변화하고 그에 따라서 전기용량이 변화한 것이다.
또한, 본 발명의 실시예에 의한 멤캐패시터 소자는 데이터 저장을 위한 메모리 소자와 논리회로를 구성하기 위한 논리 소자 및 신경망을 모사하기 위한 신경모사 소자 등에 적용이 가능하다.
한편, 지금 까지는 본 발명에 따른 MOS 구조 소자의 실시예로서 전기용량이 변하는 멤캐패시터 소자에 대해서 살펴보았으며, 상기한 실시예의 멤캐패시터 소자의 전기용량이 변하는 이유가 게이트 절연층과 산화물 반도체층 사이에 산소 이온이 이동하면서 산소 공공의 분포에 변화가 생겼기 때문임을 확인하였다.
본 발명에 따른 MOS 구조 소자가 멤캐패시터 소자에 한정되는 것은 아니고, 이를 산소 공공을 도펀트로서 사용하는 산화물 반도체층의 범위에서 생각하면, 앞서 살펴본 것과 같이 드레인전류와 문턱전압이 변하는 MOS 트랜지스터 소자를 구성할 수 있음을 의미한다.
본 발명의 다른 실시예에 의한 MOS 트랜지스터 소자는 상기한 실시예와 같이 게이트 절연층과 산화물 반도체층 사이에 산소 이온이 이동하는 구조를 가진 것을 특징으로 한다. 한편, 게이트 절연층과 산화물 반도체층 사이에 산소 이온이 이동하는 구조를 제외하고 일반적인 MOS 트랜지스터의 구성을 모두 적용할 수 있으므로, 구체적인 설명은 생략한다.
그리고 본 발명의 다른 실시예에 의한 MOS 트랜지스터 역시 데이터 저장을 위한 메모리 소자와 논리회로를 구성하기 위한 논리 소자 및 신경망을 모사하기 위한 신경모사 소자 등에 적용이 가능하다.
이상 본 발명을 바람직한 실시예를 통하여 설명하였는데, 상술한 실시예는 본 발명의 기술적 사상을 예시적으로 설명한 것에 불과하며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화가 가능함은 이 분야에서 통상의 지식을 가진 자라면 이해할 수 있을 것이다. 따라서 본 발명의 보호범위는 특정 실시예가 아니라 특허청구범위에 기재된 사항에 의해 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술적 사상도 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 산화물 반도체층 200: 게이트절연층
300: 게이트전극

Claims (18)

  1. 산화물 반도체층;
    상기 산화물 반도체층 위에 형성된 게이트 절연층; 및
    상기 게이트 절연층 위에 형성된 게이트 전극을 포함하여 구성되며,
    상기 산화물 반도체층이 산소 공공을 도펀트로 사용하는 산화물 반도체 재질이고, 상기 게이트 절연층은 산소 공공을 포함하는 산화물 재질로 구성되어,
    상기 산화물 반도체층과 상기 게이트 절연층 사이에서 산소 이온이 이동함으로써, 상기 산화물 반도체층의 도핑농도가 변하는 것을 특징으로 하는 MOS 구조 소자.
  2. 청구항 1에 있어서,
    상기 MOS 구조 소자가, 상기 게이트 전극을 사이에 두고 서로 이격되어 위치하는 소스 전극과 드레인 전극을 더 포함하는 MOS 트랜지스터 소자인 것을 특징으로 하는 MOS 구조 소자.
  3. 청구항 1에 있어서,
    상기 MOS 구조 소자가, 상기 산화물 반도체층과 상기 게이트 절연층 사이에서 산소 이온이 이동함으로써 상기 게이트 절연층의 전기용량이 변하는 멤캐패시터 소자인 것을 특징으로 하는 MOS 구조 소자.
  4. 청구항 1에 있어서,
    상기 게이트 절연층이 HfOx, CeOx, TaOx 및 ZrOx 중 하나의 재질이며, 산소 공공을 포함하도록 비화학적양론비를 갖는 것을 특징으로 하는 MOS 구조 소자.
  5. 청구항 1에 있어서,
    상기 산화물 반도체층이 ZnO, IGZO(Indium gallium zinc oxide), IZTO(Indium zinc tin oxide), ZTO(Zinc tin oxide), ZIO(Zinc indium oxide) 및 ZGO(Zinc gallium oxide) 중 하나의 재질인 것을 특징으로 하는 MOS 구조 소자.
  6. 청구항 2에 있어서,
    상기 MOS 트랜지스터 소자가, 상기 게이트 절연층의 전기용량과 상기 산화물 반도체층의 도펀트 농도가 아날로그적으로 변하여, 문턱전압과 드레인전류가 아날로그적으로 변하는 MOS 트랜지스터 소자인 것을 특징으로 하는 MOS 구조 소자.
  7. 청구항 3에 있어서,
    상기 멤캐패시터 소자가, 상기 게이트 절연층의 전기용량이 아날로그적으로 변하는 멤캐패시터 소자인 것을 특징으로 하는 MOS 구조 소자.
  8. 청구항 2에 있어서,
    상기 MOS 트랜지스터 소자가, 상기 게이트 절연층의 전기용량과 상기 산화물 반도체층의 도펀트 농도가 가역적으로 변하여, 문턱전압과 드레인전류가 가역적으로 변하는 MOS 트랜지스터 소자인 것을 특징으로 하는 MOS 구조 소자.
  9. 청구항 3에 있어서,
    상기 멤캐패시터 소자가, 상기 게이트 절연층의 전기용량이 가역적으로 변하는 멤캐패시터 소자인 것을 특징으로 하는 MOS 구조 소자.
  10. 청구항 2에 있어서,
    상기 MOS 트랜지스터 소자가, 상기 게이트 절연층의 전기용량과 상기 산화물 반도체층의 도펀트 농도가 비휘발적으로 변하여, 문턱전압과 드레인전류가 비휘발적으로 변하는 MOS 트랜지스터 소자인 것을 특징으로 하는 MOS 구조 소자.
  11. 청구항 3에 있어서,
    상기 멤캐패시터 소자가, 상기 게이트 절연층의 전기용량이 비휘발적으로 변하는 멤캐패시터 소자인 것을 특징으로 하는 MOS 구조 소자.
  12. 산화물 반도체층과 상기 산화물 반도체층 위에 형성된 게이트 절연층 및 상기 게이트 절연층 위에 형성된 게이트 전극을 포함하여 구성되며, 상기 산화물 반도체층이 산소 공공을 도펀트로 사용하는 산화물 반도체 재질이고, 상기 게이트 절연층은 산소 공공을 포함하는 산화물 재질로 구성되어, 상기 산화물 반도체층과 상기 게이트 절연층 사이에서 산소 이온이 이동함으로써, 상기 산화물 반도체층의 도핑농도가 변하는 MOS 구조 소자를 제조하는 방법으로서,
    산소 공공을 도펀트로 사용하는 산화물 반도체층을 형성하는 단계;
    상기 산화물 반도체층에 산소 공공을 포함하는 산화물 재질의 게이트 절연층을 형성하는 단계; 및
    상기 게이트 절연층에 게이트 전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 MOS 구조 소자의 제조방법.
  13. 청구항 12에 있어서,
    상기 게이트 절연층을 형성하는 단계에서, 게이트 절연층으로서 HfOx, CeOx, TaOx 및 ZrOx 중 하나의 재질을 산소 공공을 포함하도록 비화학적양론비로 형성하며,
    게이트 절연층의 내부와 계면 특성 제어를 위하여 어닐링하는 단계를 더 포함하는 것을 특징으로 하는 MOS 구조 소자의 제조방법.
  14. 청구항 12에 있어서,
    상기 산화물 반도체층을 형성하는 단계에서, 산화물 반도체층으로서 ZnO, IGZO(Indium gallium zinc oxide) 및 IZTO(Indium zinc tin oxide), ZTO(Zinc tin oxide), ZIO(Zinc indium oxide) 및 ZGO(Zinc gallium oxide) 중 하나의 재질을 사용하는 것을 특징으로 하는 MOS 구조 소자의 제조방법.
  15. 청구항 12에 있어서,
    상기 게이트 전극을 사이에 두고 서로 이격된 소스 전극과 드레인 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 MOS 구조 소자의 제조방법.
  16. 데이터 저장을 위한 메모리 소자로서, 청구항 1 내지 청구항 11 중 하나의 MOS 구조 소자를 사용한 것을 특징으로 하는 메모리 소자.
  17. 논리회로를 구성하기 위한 논리 소자로서, 청구항 1 내지 청구항 11 중 하나의 MOS 구조 소자를 사용한 것을 특징으로 하는 논리 소자.
  18. 신경망을 모사하기 위한 신경모사 소자로서, 청구항 1 내지 청구항 11 중 하나의 MOS 구조 소자를 사용한 것을 특징으로 하는 신경모사 소자.
KR1020160134818A 2016-10-18 2016-10-18 게이트 절연층과 산화물 반도체층 사이의 이온이동을 이용한 ｍｏｓ 구조 소자 및 그 제조방법 KR101834507B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160134818A KR101834507B1 (ko) 2016-10-18 2016-10-18 게이트 절연층과 산화물 반도체층 사이의 이온이동을 이용한 ｍｏｓ 구조 소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160134818A KR101834507B1 (ko) 2016-10-18 2016-10-18 게이트 절연층과 산화물 반도체층 사이의 이온이동을 이용한 ｍｏｓ 구조 소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR101834507B1 true KR101834507B1 (ko) 2018-04-13

Family

ID=61974321

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160134818A KR101834507B1 (ko) 2016-10-18 2016-10-18 게이트 절연층과 산화물 반도체층 사이의 이온이동을 이용한 ｍｏｓ 구조 소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101834507B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230016950A (ko) 2021-07-27 2023-02-03 충북대학교 산학협력단 산화물 이중 층 기반 ｉｇｚｏ 멤트랜지스터 및 이의 제조방법
WO2023149670A1 (ko) * 2022-02-07 2023-08-10 재단법인대구경북과학기술원 비휘발성 메모리 소자 및 이의 구동 방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
P. Yang et al.,‘Memcapacitive Characteristics of Metal-Oxide-Semiconductor Capacitor Structure by Compositional Redistribution’, ECS Transactions, 72(3), pp 59-65 (2016)
Paul Yang et al.,‘Synaptic transistor with a reversible and analog conductance modulation using a Pt/HfOx/n-IGZO memcapacitor', Nanotechnology, 28, pp.225201 (2017)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230016950A (ko) 2021-07-27 2023-02-03 충북대학교 산학협력단 산화물 이중 층 기반 ｉｇｚｏ 멤트랜지스터 및 이의 제조방법
WO2023149670A1 (ko) * 2022-02-07 2023-08-10 재단법인대구경북과학기술원 비휘발성 메모리 소자 및 이의 구동 방법

Similar Documents

Publication Publication Date Title
Oblea et al. Silver chalcogenide based memristor devices
Kim et al. Resistive switching characteristics of sol–gel zinc oxide films for flexible memory applications
KR100818271B1 (ko) 펄스전압을 인가하는 비휘발성 메모리 소자의 문턱 스위칭동작 방법
US10236061B2 (en) Resistive random access memory having charge trapping layer, manufacturing method thereof, and operation thereof
Jang et al. Effect of electrode material on resistive switching memory behavior of solution-processed resistive switches: Realization of robust multi-level cells
Kavehei et al. Fabrication and modeling of Ag/TiO 2/ITO memristor
US10186660B2 (en) Memristor device
Yang et al. Synaptic transistor with a reversible and analog conductance modulation using a Pt/HfOx/n-IGZO memcapacitor
KR20180115995A (ko) 멤캐패시터를 이용한 트랜지스터 소자 및 그 제조방법
US9048414B2 (en) Nonvolatile memory device and processing method
Sarkar et al. Multilevel resistance state of Cu/La 2 O 3/Pt forming-free switching devices
Kim et al. Power-and low-resistance-state-dependent, bipolar reset-switching transitions in sin-based resistive random-access memory
JP2007088349A (ja) 不揮発性半導体記憶装置及びその書き込み方法
Kumar et al. Fabrication and Characterization of the ZnO-based Memristor
KR101834507B1 (ko) 게이트 절연층과 산화물 반도체층 사이의 이온이동을 이용한 ｍｏｓ 구조 소자 및 그 제조방법
Tian et al. Bivariate-continuous-tunable interface memristor based on Bi 2 S 3 nested nano-networks
Tang et al. Analog-type resistive switching behavior of Au/HfO2/ZnO memristor fabricated on flexible Mica substrate
Ismail et al. Effect of bilayer CeO 2− x/ZnO and ZnO/CeO 2− x heterostructures and electroforming polarity on switching properties of non-volatile memory
Park et al. Reversible capacitance changes in the MOS capacitor with an ITO/CeO2/p-Si structure
Hatem et al. Modeling of bipolar resistive switching of a nonlinear MISM memristor
Min et al. Improvements in the synaptic operations of ferroelectric field-effect transistors using Hf 0.5 Zr 0.5 O 2 thin films controlled by oxygen partial pressures during the sputtering deposition process
KR101004736B1 (ko) 비휘발성 저항 메모리소자 및 이의 제조방법
Park et al. Interface state-dependent synaptic characteristics of Pt/CeO2/Pt memristors controlled by post-deposition annealing
Bégon-Lours et al. Analog resistive switching in BEOL, ferroelectric synaptic weights
Yang et al. Synaptic behaviors of thin-film transistor with a Pt/HfOx/n-type indium–gallium–zinc oxide gate stack

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant