KR101827567B1 - Light emitting device and method for manufacturing the same - Google Patents

Light emitting device and method for manufacturing the same Download PDF

Info

Publication number
KR101827567B1
KR101827567B1 KR1020170025706A KR20170025706A KR101827567B1 KR 101827567 B1 KR101827567 B1 KR 101827567B1 KR 1020170025706 A KR1020170025706 A KR 1020170025706A KR 20170025706 A KR20170025706 A KR 20170025706A KR 101827567 B1 KR101827567 B1 KR 101827567B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
ohmic contact
conductive oxide
oxide layer
Prior art date
Application number
KR1020170025706A
Other languages
Korean (ko)
Inventor
이-헝 첸
영-정 리앙
Original Assignee
틴텍 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 틴텍 코포레이션 filed Critical 틴텍 코포레이션
Priority to KR1020170025706A priority Critical patent/KR101827567B1/en
Application granted granted Critical
Publication of KR101827567B1 publication Critical patent/KR101827567B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/0079—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

According to the present invention, provided are a light emitting device and a manufacturing method thereof. The light emitting device of the present invention comprises a substrate, a bonding metal layer, a conductive oxide layer, an epitaxial layer, an insulating layer, a first ohmic contact layer, a second ohmic contact layer, a third ohmic contact layer, and a conducting wire. The bonding metal layer is formed on a surface of a first part of the substrate. The conductive oxide layer is formed on the bonding metal layer. The epitaxial layer is formed on a surface of a first part of the conductive oxide layer. The insulating layer is formed on a first side of the bonding metal layer, the conductive oxide layer and the epitaxial layer, and a surface of a first part of the epitaxial layer. The first ohmic contact layer is formed on a surface of a second part of the substrate. The second ohmic contact layer is formed on a surface of a second part of the epitaxial layer. The third ohmic contact layer is formed on a surface of a second part of the conductive oxide layer. The conducting wire is electrically connected to the first and second ohmic contact layers.

Description

발광 소자 및 발광 소자의 제조 방법{LIGHT EMITTING DEVICE AND METHOD FOR MANUFACTURING THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a light emitting device,

본 발명은 발광 소자 및 발광 소자의 제조 방법에 관한 것으로, 보다 상세하게는, 회로 설계 및 대응하는 패키지 프로세스를 이용하여 칩 스케일 패키지(Chip Scale Package)를 달성하는 발광 소자 및 발광 소자의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light emitting device and a method of manufacturing a light emitting device, and more particularly, to a light emitting device and a method of manufacturing a light emitting device that achieve a chip scale package using a circuit design and a corresponding package process .

현재 발광 다이오드는 발광 소자의 기술 분야에서 널리 응용되고 있는 제품으로, 여러 가지 기술 분야에 응용되고 있다. 또한, 박형화 및 소형화를 통해 널리 응용되고 있으며, 많은 제품이 칩 스케일 패키지를 향해 계속적인 기술 발전을 이루고 있다. 예를 들면, 현재 발광 다이오드가 응용되는 많은 제품에는 플립 칩 패키지(flip chip Package)를 사용하여, 사이즈 축소 및 박형화를 실현해 칩 스케일 패키지를 달성하고 있다.BACKGROUND ART [0002] Currently, light emitting diodes (LEDs) have been widely used in the technical field of light emitting devices and have been applied to various technical fields. In addition, it has been widely applied through thinning and miniaturization, and many products are continuing technology development toward chip scale package. For example, a flip chip package has been used for many products to which a light emitting diode is currently applied, thereby achieving size reduction and thinning to achieve a chip scale package.

도 1a는 종래의 발광 다이오드의 구조를 나타내는 개략도이다. 발광 다이오드(1)는 투명 기판(11), 에피텍셜층(12), 에피텍셜층(13), 절연층(14), 전극(15) 및 전극(16)을 구비한다. 도 1a의 전극(15) 및 전극(16)은 수평식 전극 구조이고, 프로세스상, 금속구(17)가 전극(16)의 상방에 마련되어 전극(15)과 전극(16)의 높이를 일치시키고 있다.1A is a schematic view showing a structure of a conventional light emitting diode. The light emitting diode 1 has a transparent substrate 11, an epitaxial layer 12, an epitaxial layer 13, an insulating layer 14, an electrode 15 and an electrode 16. The electrode 15 and the electrode 16 of FIG. 1A have a horizontal electrode structure and a metal ball 17 is provided above the electrode 16 in the process so that the height of the electrode 15 and the electrode 16 are matched have.

그러나, 전술한 전극(16)의 상방에 금속구(17)를 마련하는 프로세스는, 전극(15)과 전극(16)의 높낮이 차이가 제품 수율의 저하로 연결되어, 제조 리스크 및 비용이 증가했다.However, in the process of providing the metal ball 17 above the electrode 16, the difference in height between the electrode 15 and the electrode 16 is linked to a decrease in product yield, resulting in increased manufacturing risk and cost .

또한, 도 1b는 도 1a에 나타낸 발광 다이오드의 개량된 구조를 나타내는 개략도이다. 도 1a에서, 금속구(17)를 마련하는 것에 의해 전극(15) 및 전극(16)의 높낮이 차이가 생기는 문제를 극복하기 위해, 도 1b의 발광 다이오드(1) 구조에서는 절연층(14)에 의해 오목홈이 형성되고, 전극(16)이 오목홈 안에 형성되어, 전극(15)과 전극(16)의 높이를 일치시키고 있다. 그러나, 이와 같은 프로세스는 오목홈을 형성하는 프로세스를 추가해야 할 뿐만 아니라, 플립 칩 패키지 프로세스에서 사용되는 기판(11) 및 도 1a의 플립 칩 프로세스에서는 모두 투광 기판(11)이 사용되기 때문에, 패키지에 전극(15) 및 전극(16)을 위치시키기 힘들다.1B is a schematic view showing an improved structure of the light emitting diode shown in FIG. 1A. 1A, in order to overcome the problem of height difference between the electrode 15 and the electrode 16 by providing the metal sphere 17, in the structure of the light emitting diode 1 of Fig. 1B, And the electrode 16 is formed in the concave groove so that the height of the electrode 15 and the height of the electrode 16 are made to coincide with each other. However, since such a process requires not only the process of forming the concave groove but also the substrate 11 used in the flip chip package process and the flip chip process in Fig. 1A both use the transparent substrate 11, It is difficult to place the electrode 15 and the electrode 16 on the substrate.

또한, 발광 다이오드의 프로세스에서는, 일반적으로 와이어·본딩에 의해 전극에 전기적으로 접속되고, 와이어·본딩 및 발광 다이오드 본체의 패키지 후, 실장 기술에 의해 회로 기판상에 설치되어 표면 실장 부품(SMD)이 형성된다. 일반적으로 표면 실장 부품의 완성품에는 두께 600㎛, 400㎛, 300㎛ 등의 규격이 존재한다. 그러나, 와이어·본딩 프로세스에서는 발광 다이오드의 표면에 땜납 볼을 사용해 와이어·본딩을 해야만 하여, 면적을 크게 차지할 뿐만 아니라 계속해 패키지 프로세스를 실시할 필요가 있어, 발광 다이오드 전체의 부피가 커져 사이즈 축소 및 박형화의 목적을 달성할 수 없었다.In the process of a light emitting diode, a surface mount component (SMD) is mounted on a circuit board by a mounting technique after the wire bonding and the light emitting diode main body package are generally electrically connected to the electrode by wire bonding . In general, the finished product of the surface mount component has a thickness of 600 mu m, 400 mu m, 300 mu m, or the like. However, in the wire-bonding process, it is necessary to wire-bond the surface of the light emitting diode with a solder ball to occupy a large area and to continuously carry out the packaging process. As a result, the volume of the light emitting diode as a whole becomes large, Could not achieve the purpose of.

한편, 플립 칩 패키지를 사용해 사이즈 축소 및 박형화를 달성하는 기술에서는 공정(共晶) 프로세스 방식에 의해 발광 다이오드 구조를 형성하는데, 공정 프로세스 설비의 사용에는 보다 높은 표준이 요구되기 때문에 제조 비용이 증가한다.On the other hand, in the technique of achieving size reduction and thinning by using the flip chip package, the light emitting diode structure is formed by the eutectic process method, and the manufacturing cost is increased because a higher standard is required for use of the process process equipment .

따라서, 본 발명자들은 상기와 같은 결점을 개선 가능할 것이라고 생각하여, 칩 스케일 패키지에 보다 근접하는 프로세스를 제공하기 위해 예의 검토를 거듭한 결과, 합리적 설계로 상기 과제를 효과적으로 개선하는 본 발명을 제안하기에 이르렀다.Therefore, the inventors of the present invention thought that it would be possible to improve the above drawbacks. As a result of intensive investigations to provide a process closer to the chip scale package, the present inventors propose the present invention which effectively improves the above problems by rational design It came.

본 발명은 이와 같은 종래의 문제를 감안하여 이루어진 것이다. 상기 과제 해결을 위해, 본 발명은 발광 소자 및 발광 소자의 제조 방법을 제공하는 것을 목적으로 한다.The present invention has been made in view of such conventional problems. In order to solve the above problems, it is an object of the present invention to provide a light emitting device and a manufacturing method of the light emitting device.

전술한 과제를 해결하고 상기 목적을 달성하기 위해 본 발명에 따른 발광 소자는, 기판, 접합 금속층, 도전성 산화물층, 에피텍셜층, 절연층, 제1 오옴 접촉층, 제2 오옴 접촉층, 제3 오옴 접촉층 및 도선을 구비한다. 접합 금속층은 기판의 제1 부분의 표면상에 마련된다. 도전성 산화물층은 접합 금속층 상에 마련된다. 에피텍셜층은 도전성 산화물층의 제1 부분의 표면상에 마련된다. 절연층은 접합 금속층, 도전성 산화물층 및 에피텍셜층의 제1 측변이면서, 에피텍셜층의 제1 부분의 표면상에 마련된다. 제1 오옴 접촉층은 기판의 제2 부분의 표면상에 마련된다. 제2 오옴 접촉층은 에피텍셜층의 제2 부분의 표면상에 마련된다. 제3 오옴 접촉층은 도전성 산화물층의 제2 부분의 표면상에 마련된다. 도선은 제1 오옴 접촉층 및 제2 오옴 접촉층에 전기적으로 접속된다.According to an aspect of the present invention, there is provided a light emitting device including a substrate, a junction metal layer, a conductive oxide layer, an epitaxial layer, an insulating layer, a first ohmic contact layer, a second ohmic contact layer, An ohmic contact layer and a conductive line. A bonding metal layer is provided on the surface of the first portion of the substrate. A conductive oxide layer is provided on the bonding metal layer. An epitaxial layer is provided on the surface of the first portion of the conductive oxide layer. The insulating layer is provided on the surface of the first portion of the epitaxial layer, while being the first side of the junction metal layer, the conductive oxide layer and the epitaxial layer. A first ohmic contact layer is provided on the surface of the second portion of the substrate. A second ohmic contact layer is provided on the surface of the second portion of the epitaxial layer. A third ohmic contact layer is provided on the surface of the second portion of the conductive oxide layer. The leads are electrically connected to the first ohmic contact layer and the second ohmic contact layer.

또한, 본 발명에 따른 발광 소자의 제조 방법은, 이하의 공정을 포함한다. 제1 기판을 마련하는 공정. 에피텍셜층을 제1 기판상에 형성하는 공정. 도전성 산화물층을 에피텍셜층상에 형성하는 공정. 제1 접합 금속층을 도전성 산화물층상에 형성하는 공정. 제2 기판을 마련하는 공정. 제2 접합 금속층을 제2 기판상에 형성하는 공정. 제1 접합 금속층 및 제2 접합 금속층을 결합하는 공정. 제1 기판을 제거하는 공정. 부분적으로 에피텍셜층을 제거하는 공정. 부분적으로 제1 접합 금속층, 제2 접합 금속층 및 도전성 산화물층을 제거하는 공정. 절연층을 형성해, 제2 기판, 제1 접합 금속층, 제2 접합 금속층, 도전성 산화물층 및 에피텍셜층을 피복하는 공정. 제2 기판, 도전성 산화물층 및 에피텍셜층상의 절연층을 부분적으로 제거해, 제2 기판의 표면, 도전성 산화물층의 표면 및 에피텍셜층의 표면을 부분적으로 노출시키는 공정. 제1 오옴 접촉층을 제2 기판의 표면상에 형성하는 공정. 제2 오옴 접촉층을 에피텍셜층의 표면상에 형성하는 공정. 제3 오옴 접촉층을 도전성 산화물층의 표면상에 형성하는 공정. 도선을 형성해, 제1 오옴 접촉층과 제2 오옴 접촉층을 접속하는 공정.The method for manufacturing a light emitting device according to the present invention includes the following steps. A step of providing a first substrate. A step of forming an epitaxial layer on the first substrate. A step of forming a conductive oxide layer on an epitaxial layer. A step of forming a first bonding metal layer on the conductive oxide layer. A step of providing a second substrate. And forming a second bonding metal layer on the second substrate. A step of bonding the first bonding metal layer and the second bonding metal layer. And removing the first substrate. Partially removing the epitaxial layer. A step of partially removing the first bonding metal layer, the second bonding metal layer and the conductive oxide layer. A step of forming an insulating layer and covering the second substrate, the first junction metal layer, the second junction metal layer, the conductive oxide layer, and the epitaxial layer. Partially removing the second substrate, the conductive oxide layer and the insulating layer on the epitaxial layer to partially expose the surface of the second substrate, the surface of the conductive oxide layer, and the surface of the epitaxial layer. Forming a first ohmic contact layer on the surface of the second substrate; And forming a second ohmic contact layer on the surface of the epitaxial layer. Forming a third ohmic contact layer on the surface of the conductive oxide layer; Forming a conductive line and connecting the first ohmic contact layer and the second ohmic contact layer;

전술한 바와 같이, 종래의 기술에서 금속구를 전극의 상방에 마련하거나, 오목홈을 형성함으로써 전극의 높이를 일치시키는 것에 비해, 본 발명에서는 도선을 형성하는 프로세스에 의해 전극의 높이가 보다 정확하게 제어되어, 전극의 높낮이 차이가 발생하는 문제를 회피할 수 있다. 또한, 본 발명에 따른 발광 소자는, 도선을 형성하는 프로세스에 의해 오옴 접촉층에 접속되고, 와이어·본딩에 의한 접속은 사용하지 않기 때문에, 와이어·본딩 프로세스에 필요한 패키지 프로세스가 감소하고, 이에 따라 발광 소자의 부피가 감소한다. 그 외, 본 발명에 따른 발광 소자에서는, 오옴 접촉층상에 도선을 형성한 후, 회로 기판상에 직접 실장하는 공정이 실행된다. 이 때문에, 패키지의 부피가 감소하고, 패키지 프로세스에 필요한 설비가 감소하고, 제조 비용도 삭감된다. 프로세스가 간략화되어 제조 고속화의 효과를 가져 오고, 칩 스케일 패키지의 기술 분야에서 널리 응용할 수 있다.As described above, according to the present invention, in the present invention, the height of the electrode is controlled more precisely by the process of forming the conductive line, compared with the case where the metal sphere is provided above the electrode or the concave groove is formed to match the height of the electrode Thus, it is possible to avoid a problem that a difference in height of the electrode occurs. Further, since the light-emitting device according to the present invention is connected to the ohmic contact layer by the process of forming a conductive wire and the connection by wire bonding is not used, the package process required for the wire bonding process is reduced, The volume of the light emitting element is reduced. In addition, in the light emitting device according to the present invention, a step of forming a conductor on the ohmic contact layer and then directly mounting the conductor on the circuit substrate is performed. Therefore, the volume of the package is reduced, the equipment required for the package process is reduced, and the manufacturing cost is reduced. The process is simplified and the manufacturing speed is increased, and the chip scale package can be widely applied in the technical field.

도 1a는 종래의 발광 다이오드의 구조를 나타내는 개략도이다.
도 1b는 도 1a에 나타내는 발광 다이오드의 개량된 구조를 나타내는 개략도이다.
도 2는 본 발명의 일 실시 형태에 따른 발광 소자의 제조 방법을 나타내는 플로우차트이다.
도 3a는 본 발명의 발광 소자의 제조 프로세스를 나타내는 개략도이다.
도 3b는 본 발명의 발광 소자의 제조 프로세스를 나타내는 개략도이다.
도 3c는 본 발명의 발광 소자의 제조 프로세스를 나타내는 개략도이다.
도 3d는 본 발명의 발광 소자의 제조 프로세스를 나타내는 개략도이다.
도 3e는 본 발명의 발광 소자의 제조 프로세스를 나타내는 개략도이다.
도 3f는 본 발명의 발광 소자의 제조 프로세스를 나타내는 개략도이다.
도 3g는 본 발명의 발광 소자의 제조 프로세스를 나타내는 개략도이다.
도 3h는 본 발명의 발광 소자의 제조 프로세스를 나타내는 개략도이다.
도 4는 본 발명의 발광 소자의 구조를 나타내는 개략도이다.
도 5는 본 발명의 다른 발광 소자의 구조를 나타내는 개략도이다.1A is a schematic view showing a structure of a conventional light emitting diode.
Fig. 1B is a schematic view showing an improved structure of the light emitting diode shown in Fig. 1A.
2 is a flowchart showing a method of manufacturing a light emitting device according to an embodiment of the present invention.
3A is a schematic view showing a manufacturing process of the light emitting device of the present invention.
3B is a schematic view showing a manufacturing process of the light emitting device of the present invention.
3C is a schematic view showing a manufacturing process of the light emitting device of the present invention.
3D is a schematic view showing a manufacturing process of the light emitting device of the present invention.
3E is a schematic view showing a manufacturing process of the light emitting device of the present invention.
3F is a schematic view showing a manufacturing process of the light emitting device of the present invention.
3G is a schematic view showing a manufacturing process of the light emitting device of the present invention.
3H is a schematic view showing a manufacturing process of the light emitting device of the present invention.
4 is a schematic view showing a structure of a light emitting device of the present invention.
5 is a schematic view showing a structure of another light emitting device of the present invention.

이하, 본 발명을 실시하기 위한 형태에 대해, 도면을 참조해 상세하게 설명한다. 한편, 본 발명은 이하에 설명하는 실시 형태로 한정되는 것은 아니다.BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments for carrying out the present invention will be described in detail with reference to the drawings. On the other hand, the present invention is not limited to the embodiments described below.

도 2, 도 3a 내지 도 3h는 본 발명에 따른 발광 소자의 제조 방법의 플로우차트 및 프로세스 구조의 개략도이다. 발광 소자(3)의 제조 방법은 이하의 공정을 포함한다. 공정 S2에서, 제1 기판(31)이 마련된다. 공정 S4에서, 에피텍셜층(32)이 제1 기판(31)상에 형성된다. 공정 S6에서, 도전성 산화물층(33)이 에피텍셜층(32)상에 형성된다. 공정 S8에서, 제1 접합 금속층(34)이 도전성 산화물층(33)상에 형성된다. 공정 S10에서, 제2 기판(35)이 마련된다. 공정 S12에서, 제2 접합 금속층(36)이 제2 기판(35)상에 형성된다. 공정 S14에서, 제1 접합 금속층(34) 및 제2 접합 금속층(36)이 결합된다. 공정 S16에서, 제1 기판(31)이 제거된다. 공정 S18에서, 부분적으로 에피텍셜층(32)이 제거된다. 공정 S20에서, 부분적으로 제1 접합 금속층(34), 제2 접합 금속층(36) 및 도전성 산화물층(33)이 제거된다. 공정 S22에서, 절연층(37)이 형성되어, 제2 기판(35), 제1 접합 금속층(34), 제2 접합 금속층(36), 도전성 산화물층(33) 및 에피텍셜층(32)이 피복된다. 공정 S24에서, 제2 기판(35), 도전성 산화물층(33) 및 에피텍셜층(32)상의 절연층(37)이 부분적으로 제거되어, 제2 기판(35)의 표면, 도전성 산화물층(33)의 표면 및 에피텍셜층(32)의 표면이 부분적으로 노출된다. 공정 S26에서, 제1 오옴 접촉층(E1)이 제2 기판(35)의 표면상에 형성되고, 제2 오옴 접촉층(E2)이 에피텍셜층(32)의 표면상에 형성된다. 공정 S28에서, 제3 오옴 접촉층(E3)이 도전성 산화물층(33)의 표면상에 형성된다. 공정 S30에서, 도선(38)이 형성되어, 제1 오옴 접촉층(E1)과 제2 오옴 접촉층(E2)이 접속된다.Figs. 2, 3A to 3H are schematic diagrams of a flow chart and a process structure of a method of manufacturing a light emitting device according to the present invention. The manufacturing method of the light emitting element 3 includes the following steps. In step S2, the first substrate 31 is provided. In step S4, an epitaxial layer 32 is formed on the first substrate 31. In step S6, a conductive oxide layer 33 is formed on the epitaxial layer 32. In step S8, a first bonding metal layer 34 is formed on the conductive oxide layer 33. [ In step S10, a second substrate 35 is provided. In step S12, a second bonding metal layer 36 is formed on the second substrate 35. [ In step S14, the first bonding metal layer 34 and the second bonding metal layer 36 are bonded. In step S16, the first substrate 31 is removed. In step S18, the epitaxial layer 32 is partially removed. In step S20, the first bonding metal layer 34, the second bonding metal layer 36, and the conductive oxide layer 33 are partially removed. In step S22, an insulating layer 37 is formed and the second substrate 35, the first bonding metal layer 34, the second bonding metal layer 36, the conductive oxide layer 33, and the epitaxial layer 32 Respectively. The insulating layer 37 on the second substrate 35, the conductive oxide layer 33 and the epitaxial layer 32 is partially removed and the surface of the second substrate 35, the conductive oxide layer 33 And the surface of the epitaxial layer 32 are partially exposed. The first ohmic contact layer E1 is formed on the surface of the second substrate 35 and the second ohmic contact layer E2 is formed on the surface of the epitaxial layer 32 in step S26. In step S28, a third ohmic contact layer E3 is formed on the surface of the conductive oxide layer 33. [ In step S30, the lead wire 38 is formed, and the first ohmic contact layer E1 and the second ohmic contact layer E2 are connected.

본 발명에서 제2 기판(35)은 비도전성 기판을 포함하고, 또한 투광 기판 또는 비투광 기판이 사용된다.In the present invention, the second substrate 35 includes a non-conductive substrate, and also a light-transmitting substrate or a non-light-transmitting substrate is used.

전술한 에피텍셜층(32)이 부분적으로 제거되는 공정은, 제1 측변 및 제2 측변의 에피텍셜층(32)이 제거되어 부분적으로 도전성 산화물층(33)의 표면이 노출되고, 절연층(37)이 형성된 후에, 제3 오옴 접촉층(E3)이 형성되는 것을 포함한다.In the process in which the epitaxial layer 32 is partially removed as described above, the epitaxial layer 32 of the first side and the second side is removed to partially expose the surface of the conductive oxide layer 33, 37 are formed, a third ohmic contact layer E3 is formed.

제1 접합 금속층(34), 제2 접합 금속층(36) 및 도전성 산화물층(33)이 부분적으로 제거되는 공정은, 제1 측변의 제1 접합 금속층(34), 제1 측변의 제2 접합 금속층(36) 및 제1 측변의 도전성 산화물층(33)이 제거되고, 제거된 후에 절연층(37)이 형성되고, 또한 제2 기판(35)의 표면상에 제1 오옴 접촉층(E1)이 형성되는 것을 포함한다.The process in which the first bonding metal layer 34, the second bonding metal layer 36 and the conductive oxide layer 33 are partially removed includes the first bonding metal layer 34 on the first side, the second bonding metal layer 34 on the first side, The insulating layer 37 is formed after the conductive layer 36 and the conductive oxide layer 33 on the first side are removed and removed and the first ohmic contact layer E1 is formed on the surface of the second substrate 35 .

또한, 부분적으로 절연층(37)이 제거된 후, 절연층(371) 및 절연층(372)이 형성되어, 부분적인 제2 기판(35)의 표면, 부분적인 에피텍셜층(32)의 표면, 제1 측변의 제1 접합 금속층(34), 제1 측변의 제2 접합 금속층(36) 및 제1 측변의 도전성 산화물층(33)이 피복된다(도 3f 참조).After the insulating layer 37 is partially removed, an insulating layer 371 and an insulating layer 372 are formed so that the surface of the partial second substrate 35, the surface of the partial epitaxial layer 32 The first bonding metal layer 34 on the first side face, the second bonding metal layer 36 on the first side face, and the conductive oxide layer 33 on the first side face (see Fig. 3F).

또한, 전술한 제1 오옴 접촉층(E1), 제2 오옴 접촉층(E2) 및 제3 오옴 접촉층(E3)의 형성 순서에는 전후가 없고, 절연층(371) 및 절연층(372)이 형성된 후에 동시에 형성된다.The insulating layer 371 and the insulating layer 372 are formed in the order of forming the first ohmic contact layer E1, the second ohmic contact layer E2, and the third ohmic contact layer E3 described above, And is formed at the same time after the formation.

전술한 공정에는, 제2 기판(35)의 두께가 감소해, 발광 소자(3) 전체의 두께가 감소하는 것이 더 포함된다. 발광 소자(3) 전체의 두께는 80 내지 350㎛이며, 실제 두께는 실무상의 설계 및 수요에 기초해 제조되지만, 종래 기술에서의 발광 소자와 비교하면 훨씬 얇아진다. 제2 기판(35)에서 감소하는 두께는 은페이스트 또는 크림 땜납에 의해 회로 기판 및 오옴 접촉층의 신호에 순조롭게 전기적으로 접속되기 위해 충분하면 되고, 또한 표면 실장 기술에 의해 발광 소자(3)가 회로 기판상에 실장된다. 실장 기술은 표면 실장 기술을 포함하고, 본 발명에서 이것으로 한정되지는 않는다.In the above-described step, it is further included that the thickness of the second substrate 35 is reduced, and the thickness of the entire light-emitting element 3 is reduced. The entire thickness of the light emitting element 3 is 80 to 350 占 퐉, and the actual thickness is manufactured based on practical design and demand, but becomes much thinner compared with the light emitting element in the prior art. The reduced thickness on the second substrate 35 should be enough to be smoothly electrically connected to the signal of the circuit board and ohmic contact layer by silver paste or cream solder, And mounted on a substrate. The mounting technique includes surface mounting techniques, and the present invention is not limited thereto.

보다 자세하게는, 본 발명의 도선(38)은 제1 오옴 접촉층(E1) 및 제2 오옴 접촉층(E2)의 신호 전송에 이용되는 모든 도전성의 재질을 포함한다. 이 때문에, 본 발명은 도선(38)에 의해 제1 오옴 접촉층(E1) 및 제2 오옴 접촉층(E2)의 사이에서 전송이 행해지는 도전성을 갖고, 와이어·본딩의 프로세스에 의해 제1 오옴 접촉층(E1) 및 제2 오옴 접촉층(E2)이 접속되는 것이 아니기 때문에, 패키지 발광 소자의 프로세스가 삭감된다. 이에 따라, 사이즈 축소 및 박형화의 목적을 달성하고, 또한 칩 스케일 패키지의 기술 분야에 더욱 응용할 수 있게 된다.More specifically, the conductor 38 of the present invention includes all conductive materials used for signal transmission of the first ohmic contact layer E1 and the second ohmic contact layer E2. Therefore, the present invention has the conductivity that the transfer is performed between the first ohmic contact layer E1 and the second ohmic contact layer E2 by the conductor 38, and by the process of wire bonding, Since the contact layer E1 and the second ohmic contact layer E2 are not connected, the process of the package light emitting device is reduced. As a result, the size reduction and the thinning can be achieved, and the chip scale package can be further applied to the technical field.

도 4는 본 발명의 발광 소자의 구조를 나타내는 개략도이다. 발광 소자(4)는 기판(41), 접합 금속층(42), 도전성 산화물층(43), 에피텍셜층(44), 절연층(451), 절연층(452), 제1 오옴 접촉층(E1), 제2 오옴 접촉층(E2), 제3 오옴 접촉층(E3) 및 도선(46)을 구비한다. 접합 금속층(42)은 기판(41)의 제1 부분의 표면상에 마련된다. 도전성 산화물층(43)은 접합 금속층(42)상에 마련된다. 에피텍셜층(44)는 도전성 산화물층(43)의 제1 부분의 표면상에 마련된다. 절연층(451)은 접합 금속층(42), 도전성 산화물층(43) 및 에피텍셜층(44)의 제1 측변, 및 에피텍셜층(44)의 제1 부분의 표면상에 마련된다. 제1 오옴 접촉층(E1)은 기판(41)의 제2 부분의 표면상에 마련된다. 제2 오옴 접촉층(E2)은 에피텍셜층(44)의 제2 부분의 표면상에 마련된다. 제3 오옴 접촉층(E3)은 도전성 산화물층(43)의 제2 부분의 표면상에 마련된다. 도선(46)은 제1 오옴 접촉층(E1) 및 제2 오옴 접촉층(E2)에 전기적으로 접속된다.4 is a schematic view showing a structure of a light emitting device of the present invention. The light emitting element 4 includes a substrate 41, a junction metal layer 42, a conductive oxide layer 43, an epitaxial layer 44, an insulating layer 451, an insulating layer 452, a first ohmic contact layer E1 , A second ohmic contact layer (E2), a third ohmic contact layer (E3), and a conductive line (46). A bonding metal layer 42 is provided on the surface of the first portion of the substrate 41. The conductive oxide layer 43 is provided on the bonding metal layer 42. The epitaxial layer 44 is provided on the surface of the first portion of the conductive oxide layer 43. The insulating layer 451 is provided on the first side of the junction metal layer 42, the conductive oxide layer 43 and the epitaxial layer 44, and on the surface of the first portion of the epitaxial layer 44. The first ohmic contact layer E1 is provided on the surface of the second portion of the substrate 41. [ A second ohmic contact layer (E2) is provided on the surface of the second portion of the epitaxial layer (44). A third ohmic contact layer (E3) is provided on the surface of the second portion of the conductive oxide layer (43). The conductor 46 is electrically connected to the first ohmic contact layer E1 and the second ohmic contact layer E2.

도 5는 본 발명의 다른 발광 소자의 구조를 나타내는 개략도이다. 전술한 바와 같이, 본 발명에 따른 발광 소자는 에피텍셜층(44)과 도전성 산화물층(43) 사이에 형성되는 비도전성 산화물층(47)을 더 구비한다. 비도전성 산화물층(47)은 질화규소(SiNy), 산화 질화규소(SiON) 또는 이산화규소 중의 적어도 1종 이상을 포함한다. 또한, 비도전성 산화물층(47)은 적어도 하나의 접속 비어(471)를 갖고, 에피텍셜층(44) 및 도전성 산화물층(43)에 연통되어, 에피텍셜층(44)에 오옴 접촉이 형성된다. 또한, 접속 비어(471)는 금속 재료이며, AuZn, AuBe, Cr, 또는 Au 등의 금속 재료를 포함한다.5 is a schematic view showing a structure of another light emitting device of the present invention. As described above, the light emitting device according to the present invention further includes a non-conductive oxide layer 47 formed between the epitaxial layer 44 and the conductive oxide layer 43. The non-conductive oxide layer 47 includes at least one or more of silicon nitride (SiNy), silicon oxynitride (SiON), and silicon dioxide. The nonconductive oxide layer 47 also has at least one connection via 471 and communicates with the epitaxial layer 44 and the conductive oxide layer 43 to form an ohmic contact with the epitaxial layer 44 . The connection via 471 is a metal material and includes a metal material such as AuZn, AuBe, Cr, or Au.

본 발명의 일 실시 형태에서, 기판(41)은 비도전성 기판을 포함한다. 비도전성 기판은 세라믹 기판, 질화알루미늄 기판 또는 산화알루미늄 기판을 포함한다. 또한, 본 발명에서, 기판(41)으로는 투광 기판 혹은 비투광 기판이 사용된다.In one embodiment of the invention, the substrate 41 comprises a non-conductive substrate. The non-conductive substrate includes a ceramic substrate, an aluminum nitride substrate, or an aluminum oxide substrate. Further, in the present invention, a transparent substrate or a non-transparent substrate is used as the substrate 41.

절연층(451)은 이산화규소 또는 질화규소를 포함하고, 제1 오옴 접촉층(E1) 및 제2 오옴 접촉층(E2)을 절연시키기 위해 사용된다. 본 발명의 다른 실시 형태에서, 절연층(452)은 에피텍셜층(44)의 제3 부분의 표면상, 및 에피텍셜층(44)의 제2 측변과 제3 오옴 접촉층(E3) 사이에 형성되는 부분을 더 포함하고, 제3 오옴 접촉층(E3)을 더욱 절연시켜 쇼트의 발생을 방지한다.The insulating layer 451 contains silicon dioxide or silicon nitride and is used to insulate the first ohmic contact layer E1 and the second ohmic contact layer E2. In another embodiment of the invention, the insulating layer 452 is formed on the surface of the third portion of the epitaxial layer 44 and between the second side of the epitaxial layer 44 and the third ohmic contact layer E3 And the third ohmic contact layer E3 is further insulated to prevent the occurrence of a short circuit.

도선(46)의 폭은 와이어·본딩 프로세스에서의 땜납 볼의 직경보다 작다. 일반적으로, 와이어·본딩의 프로세스에 사용되는 땜납 볼의 직경은 100㎛보다 크고, 본 발명에서는 와이어·본딩 프로세스가 불필요하기 때문에, 실무상의 수요 및 설계에 기초해 여러 가지 폭의 도선을 간단히 제조할 수 있다. 예를 들면, 폭이 5㎛ 이상인 도선의 제조가 가능하다. 비교하면, 땜납 볼의 직경보다 훨씬 작기 때문에, 비용 삭감의 효과를 달성할 수 있다.The width of the lead 46 is smaller than the diameter of the solder balls in the wire-bonding process. Generally, since the diameter of the solder balls used in the wire-bonding process is larger than 100 mu m, and because the present invention does not require a wire bonding process, it is possible to simply manufacture various width wires based on practical demands and designs . For example, it is possible to manufacture a conductor having a width of 5 mu m or more. In comparison, since the diameter is much smaller than the diameter of the solder balls, the effect of cost reduction can be achieved.

발광 소자(4)는 표면 실장 기술(Surface-mount technology)에 의해 회로 기판에 실장되고, 회로 기판이 제2 오옴 접촉층(E2) 및 제3 오옴 접촉층(E3)에 전기적으로 접속되고, 또한 은페이스트(Adhesive) 또는 크림 땜납(Solder paste)에 의해 도선(46) 및 제3 오옴 접촉층(E3)이 전기적으로 접속된다. 본 발명에 있어서, 발광 소자(4)의 전체 두께는 80 내지 350㎛ 사이이며, 실제 두께는 실무상의 설계 및 수요에 기초해 제조된다. 종래의 기술에 비해 발광 소자의 두께가 큰 폭으로 감소한다.The light emitting element 4 is mounted on the circuit board by surface mount technology and the circuit board is electrically connected to the second ohmic contact layer E2 and the third ohmic contact layer E3, The lead 46 and the third ohmic contact layer E3 are electrically connected by silver paste or solder paste. In the present invention, the total thickness of the light emitting element 4 is between 80 and 350 mu m, and the actual thickness is manufactured based on practical design and demand. The thickness of the light emitting device is greatly reduced as compared with the conventional technique.

종합하면, 종래의 기술에서는 금속구가 전극의 상방에 마련되거나, 오목홈이 형성되는 것으로 전극의 높이를 일치시키고 있는데 비해, 본 발명에서는 도선이 형성되는 프로세스에 의해 전극의 높이를 보다 정확하게 제어할 수 있어, 전극의 높낮이 차이가 생기는 문제를 회피시키고 있다. 또한, 본 발명에 따른 발광 소자는 도선이 형성되는 프로세스에 의해 오옴 접촉층에 접속되고, 와이어·본딩에 의해 접속되는 것은 아니기 때문에, 와이어·본딩 프로세스에 필요한 패키지 프로세스가 감소하고, 이에 따라 발광 소자의 부피가 감소한다. 또한, 본 발명에 따른 발광 소자는, 오옴 접촉층상에 도선이 형성된 후, 회로 기판상에 직접 실장되는 공정이 실행됨으로써 패키지의 부피가 감소하고, 패키지 프로세스에 필요한 설비가 감소하고, 또한 제조 비용도 삭감된다. 프로세스의 간략화 및 고속 제조의 효과를 달성시켜, 칩 스케일 패키지의 기술 분야에 널리 응용할 수 있다.In other words, according to the present invention, in the present invention, the height of the electrode is controlled more precisely by the process of forming the conductor, while the metal sphere is provided above the electrode or the concave groove is formed to match the height of the electrode Thereby avoiding the problem of a difference in height of the electrode. Further, since the light emitting device according to the present invention is connected to the ohmic contact layer by the process of forming the wire and is not connected by wire bonding, the package process required for the wire bonding process is reduced, . In addition, the light emitting device according to the present invention can reduce the volume of the package, reduce the equipment required for the package process, and reduce the manufacturing cost by performing the process of forming the conductor on the ohmic contact layer and then directly mounting on the circuit board . The process can be simplified and the effect of high-speed manufacturing can be achieved, and thus it can be widely applied to the technical field of chip scale package.

이상, 본 발명의 실시 형태에 대해 도면을 참조해 자세히 설명했다. 하지만, 구체적인 구성이 이 실시 형태로 한정되는 것은 아니고, 본 발명의 요지를 일탈하지 않는 범위의 설계 변경 등도 포함된다.The embodiments of the present invention have been described in detail with reference to the drawings. However, the specific configuration is not limited to this embodiment, and a design change or the like that does not deviate from the gist of the present invention is also included.

1: 발광 다이오드
11: 기판
12, 13, 32, 44: 에피텍셜층
14, 37, 371, 372, 451, 452: 절연층
15, 16: 전극
17: 금속구
3, 4: 발광 소자
31: 제1 기판
33, 43: 도전성 산화물층
34: 제1 접합 금속층
35: 제2 기판
36: 제2 접합 금속층
38, 46: 도선
41: 기판
42: 접합 금속층
47: 비도전성 산화물층
471: 접속 비어
E1: 제1 오옴 접촉층
E2: 제2 오옴 접촉층
E3: 제3 오옴 접촉층1: Light emitting diode
11: substrate
12, 13, 32, 44: epitaxial layer
14, 37, 371, 372, 451, 452: insulating layer
15, 16: electrode
17: metal spheres
3, 4: Light emitting element
31: first substrate
33, 43: conductive oxide layer
34: first bonding metal layer
35: second substrate
36: second bonding metal layer
38, 46: lead
41: substrate
42: bonded metal layer
47: Non-conductive oxide layer
471: Connection via
E1: first ohmic contact layer
E2: Second ohmic contact layer
E3: Third ohmic contact layer

Claims (23)

제1 기판을 마련하는 공정과,
에피텍셜층을 상기 제1 기판상에 형성하는 공정과,
도전성 산화물층을 상기 에피텍셜층상에 형성하는 공정과,
제1 접합 금속층을 상기 도전성 산화물층상에 형성하는 공정과,
제2 기판을 마련하는 공정과,
제2 접합 금속층을 상기 제2 기판상에 형성하는 공정과,
상기 제1 접합 금속층 및 상기 제2 접합 금속층을 결합하는 공정과,
상기 제1 기판을 제거하는 공정과,
상기 에피텍셜층을 부분적으로 제거하는 공정과,
상기 제1 접합 금속층, 상기 제2 접합 금속층 및 상기 도전성 산화물층을 부분적으로 제거하는 공정과,
절연층을 형성해, 상기 제2 기판, 상기 제1 접합 금속층, 상기 제2 접합 금속층, 상기 도전성 산화물층 및 상기 에피텍셜층을 피복하는 공정과,
상기 제2 기판, 상기 도전성 산화물층 및 상기 에피텍셜층상의 상기 절연층을 부분적으로 제거해, 상기 제2 기판의 표면, 상기 도전성 산화물층의 표면 및 상기 에피텍셜층의 표면을 부분적으로 노출시키는 공정과,
제1 오옴 접촉층을 상기 제2 기판의 표면상에 형성하는 공정과,
제2 오옴 접촉층을 상기 에피텍셜층의 표면상에 형성하는 공정과,
제3 오옴 접촉층을 상기 도전성 산화물층의 표면상에 형성하는 공정과,
도선을 형성해, 상기 제1 오옴 접촉층과 상기 제2 오옴 접촉층을 접속하는 공정을 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.A step of providing a first substrate,
Forming an epitaxial layer on the first substrate;
A step of forming a conductive oxide layer on the epitaxial layer,
A step of forming a first bonding metal layer on the conductive oxide layer,
A step of providing a second substrate,
Forming a second bonding metal layer on the second substrate;
Bonding the first bonding metal layer and the second bonding metal layer,
Removing the first substrate,
Partially removing the epitaxial layer,
A step of partially removing the first junction metal layer, the second junction metal layer, and the conductive oxide layer;
A step of forming an insulating layer and covering the second substrate, the first junction metal layer, the second junction metal layer, the conductive oxide layer, and the epitaxial layer;
Partially removing the insulating layer on the second substrate, the conductive oxide layer, and the epitaxial layer to partially expose a surface of the second substrate, a surface of the conductive oxide layer, and a surface of the epitaxial layer; ,
Forming a first ohmic contact layer on the surface of the second substrate;
Forming a second ohmic contact layer on the surface of the epitaxial layer;
Forming a third ohmic contact layer on the surface of the conductive oxide layer;
And forming a conductive line to connect the first ohmic contact layer and the second ohmic contact layer to each other. 제1항에 있어서,
상기 제2 기판의 두께를 감소시키는 공정을 더 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.The method according to claim 1,
Further comprising reducing a thickness of the second substrate. 제2항에 있어서,
실장 기술에 의해 상기 발광 소자를 회로 기판에 실장하는 공정을 더 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.3. The method of claim 2,
Further comprising the step of mounting the light emitting element on a circuit board by a mounting technique. 제2항에 있어서,
상기 발광 소자의 두께는 80 내지 350㎛인 것을 특징으로 하는 발광 소자의 제조 방법.3. The method of claim 2,
Wherein the thickness of the light emitting device is 80 to 350 占 퐉. 제3항에 있어서,
상기 실장 기술은 표면 실장 기술을 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.The method of claim 3,
Wherein the mounting technique includes a surface mounting technique. 제1항에 있어서,
상기 에피텍셜층을 부분적으로 제거하는 공정은, 제1 측변 및 제2 측변의 상기 에피텍셜층을 제거해, 상기 도전성 산화물층을 부분적으로 노출시키는 것을 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.The method according to claim 1,
Wherein the step of partially removing the epitaxial layer includes removing the epitaxial layer of the first side and the second side to partially expose the conductive oxide layer. 제6항에 있어서,
상기 제1 접합 금속층, 상기 제2 접합 금속층 및 상기 도전성 산화물층을 부분적으로 제거하는 공정은, 제1 측변의 상기 제1 접합 금속층, 상기 제2 접합 금속층 및 상기 도전성 산화물층을 제거하는 것을 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.The method according to claim 6,
Wherein the step of partially removing the first junction metal layer, the second junction metal layer, and the conductive oxide layer includes removing the first junction metal layer, the second junction metal layer, and the conductive oxide layer on the first side surface Wherein the light emitting layer is formed on the substrate. 제1항에 있어서,
상기 제2 기판은 비도전성 기판을 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.The method according to claim 1,
Wherein the second substrate comprises a non-conductive substrate. 제1항에 있어서,
상기 제2 기판은 투광 기판 또는 비투광 기판을 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.The method according to claim 1,
Wherein the second substrate comprises a light-transmitting substrate or a non-light-transmitting substrate. 기판과,
상기 기판의 제1 부분의 표면상에 형성되는 접합 금속층과,
상기 접합 금속층상에 형성되는 도전성 산화물층과,
상기 도전성 산화물층의 제1 부분의 표면상에 형성되는 에피텍셜층과,
상기 접합 금속층, 상기 도전성 산화물층 및 상기 에피텍셜층의 제1 측변, 및 상기 에피텍셜층의 제1 부분의 표면상에 형성되는 절연층과,
상기 기판의 제2 부분의 표면상에 형성되는 제1 오옴 접촉층과,
상기 에피텍셜층의 제2 부분의 표면상에 형성되는 제2 오옴 접촉층과,
상기 도전성 산화물층의 제2 부분의 표면상에 형성되는 제3 오옴 접촉층과,
상기 제1 오옴 접촉층 및 상기 제2 오옴 접촉층에 전기적으로 접속되는 도선을 구비하는 것을 특징으로 하는 발광 소자.A substrate;
A bonding metal layer formed on a surface of the first portion of the substrate;
A conductive oxide layer formed on the junction metal layer,
An epitaxial layer formed on a surface of the first portion of the conductive oxide layer,
An insulating layer formed on the surface of the junction metal layer, the conductive oxide layer, the first side of the epitaxial layer, and the first portion of the epitaxial layer;
A first ohmic contact layer formed on a surface of the second portion of the substrate;
A second ohmic contact layer formed on the surface of the second portion of the epitaxial layer,
A third ohmic contact layer formed on a surface of the second portion of the conductive oxide layer,
And a conductor electrically connected to the first ohmic contact layer and the second ohmic contact layer. 제10항에 있어서,
상기 절연층은 이산화규소 또는 질화규소를 포함하는 것을 특징으로 하는 발광 소자.11. The method of claim 10,
Wherein the insulating layer comprises silicon dioxide or silicon nitride. 제10항에 있어서,
상기 절연층은, 상기 에피텍셜층의 제3 부분의 표면상, 및 상기 에피텍셜층의 제2 측변과 상기 제3 오옴 접촉층의 사이에 형성되는 부분을 더 포함하는 것을 특징으로 하는 발광 소자.11. The method of claim 10,
Wherein the insulating layer further comprises a portion formed on the surface of the third portion of the epitaxial layer and between the second side of the epitaxial layer and the third ohmic contact layer. 제10항에 있어서,
상기 도선의 폭은 땜납 볼의 직경보다 작은 것을 특징으로 하는 발광 소자.11. The method of claim 10,
Wherein a width of the lead wire is smaller than a diameter of the solder ball. 제10항에 있어서,
상기 제2 오옴 접촉층 및 상기 제3 오옴 접촉층에 전기적으로 접속되는 회로 기판을 더 포함하는 것을 특징으로 하는 발광 소자.11. The method of claim 10,
And a circuit board electrically connected to the second ohmic contact layer and the third ohmic contact layer. 제14항에 있어서,
상기 회로 기판은, 은페이스트 또는 크림 땜납에 의해 상기 도선 및 상기 제3 오옴 접촉층에 전기적으로 접속되는 것을 특징으로 하는 발광 소자.15. The method of claim 14,
Wherein the circuit board is electrically connected to the lead and the third ohmic contact layer by silver paste or cream solder. 제10항에 있어서,
상기 발광 소자의 두께는 80 내지 350㎛인 것을 특징으로 하는 발광 소자.11. The method of claim 10,
Wherein the thickness of the light emitting device is 80 to 350 占 퐉. 제10항에 있어서,
상기 기판은 비도전성 기판을 포함하는 것을 특징으로 하는 발광 소자.11. The method of claim 10,
Wherein the substrate comprises a non-conductive substrate. 제17항에 있어서,
상기 비도전성 기판은 세라믹 기판, 질화알루미늄 기판 또는 산화알루미늄 기판을 포함하는 것을 특징으로 하는 발광 소자.18. The method of claim 17,
Wherein the non-conductive substrate comprises a ceramic substrate, an aluminum nitride substrate, or an aluminum oxide substrate. 제10항에 있어서,
상기 기판은 투광 기판 또는 비투광 기판을 포함하는 것을 특징으로 하는 발광 소자.11. The method of claim 10,
Wherein the substrate comprises a light-transmitting substrate or a non-light-transmitting substrate. 제10항에 있어서,
상기 에피텍셜층과 상기 도전성 산화물층 사이에 형성되는 비도전성 산화물층을 더 포함하는 것을 특징으로 하는 발광 소자.11. The method of claim 10,
And a non-conductive oxide layer formed between the epitaxial layer and the conductive oxide layer. 제20항에 있어서,
상기 비도전성 산화물층은, 상기 에피텍셜층 및 상기 도전성 산화물층에 연통되는 적어도 1개의 접속 비어를 포함하는 것을 특징으로 하는 발광 소자.21. The method of claim 20,
Wherein the non-conductive oxide layer includes at least one connection via communicating with the epitaxial layer and the conductive oxide layer. 제21항에 있어서,
상기 접속 비어는 금속 재료인 것을 특징으로 하는 발광 소자.22. The method of claim 21,
Wherein the connection via is a metal material. 제22항에 있어서,
상기 금속 재료는 AuZn, AuBe, Cr 또는 Au를 포함하는 것을 특징으로 하는 발광 소자.23. The method of claim 22,
Wherein the metal material comprises AuZn, AuBe, Cr, or Au.
KR1020170025706A 2017-02-27 2017-02-27 Light emitting device and method for manufacturing the same KR101827567B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170025706A KR101827567B1 (en) 2017-02-27 2017-02-27 Light emitting device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170025706A KR101827567B1 (en) 2017-02-27 2017-02-27 Light emitting device and method for manufacturing the same

Publications (1)

Publication Number Publication Date
KR101827567B1 true KR101827567B1 (en) 2018-03-22

Family

ID=61901059

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170025706A KR101827567B1 (en) 2017-02-27 2017-02-27 Light emitting device and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR101827567B1 (en)

Similar Documents

Publication Publication Date Title
US6614058B2 (en) Light emitting semiconductor device with a surface-mounted and flip-chip package structure
US7893528B2 (en) Package structure of compound semiconductor device and fabricating method thereof
US20150076690A1 (en) Semiconductor device and method of manufacturing the same
JP2008130701A (en) Wiring substrate, semiconductor device using the substrate, and method of manufacturing the semiconductor device
KR20150029497A (en) Led package and method of manufacturing same
TWM558999U (en) Light-emitting package component
US9537019B2 (en) Semiconductor device
WO2017006633A1 (en) Semiconductor device and method for manufacturing semiconductor device
KR20150039105A (en) Semiconductor device and method of manufacturing the same
US9543279B2 (en) Method of manufacturing a single light-emitting structure
US20100295160A1 (en) Quad flat package structure having exposed heat sink, electronic assembly and manufacturing methods thereof
JP3660663B2 (en) Chip package manufacturing method
TWI661509B (en) A method and a structure for packaging a chip.
US10050187B1 (en) Light-emitting device and manufacturing method of light-emitting device
KR20140045461A (en) Integrated circuit package
KR101827567B1 (en) Light emitting device and method for manufacturing the same
US20120168960A1 (en) Multi chip package
KR102100752B1 (en) Semiconductor light emitting device and method of manufacturing the same
JP7022510B2 (en) Manufacturing method of semiconductor light emitting device and semiconductor light emitting device
US20140284803A1 (en) Semiconductor package and fabrication method thereof
JP6476478B2 (en) Light emitting device and method for manufacturing light emitting device
CN106298749B (en) Light emitting diode, electronic device and manufacturing method thereof
CN206532797U (en) Light-emitting component
CN104112811A (en) LED (light emitting diode) packaging method
CN108461608B (en) The manufacturing method of light-emitting component and light-emitting component

Legal Events

Date Code Title Description
GRNT Written decision to grant