KR101805515B1 - High frequency modulator, method of modulating signal using the same and high frequency transmitter including the same - Google Patents

High frequency modulator, method of modulating signal using the same and high frequency transmitter including the same Download PDF

Info

Publication number
KR101805515B1
KR101805515B1 KR1020160124612A KR20160124612A KR101805515B1 KR 101805515 B1 KR101805515 B1 KR 101805515B1 KR 1020160124612 A KR1020160124612 A KR 1020160124612A KR 20160124612 A KR20160124612 A KR 20160124612A KR 101805515 B1 KR101805515 B1 KR 101805515B1
Authority
KR
South Korea
Prior art keywords
signal
terminal
resonator
data
carrier signal
Prior art date
Application number
KR1020160124612A
Other languages
Korean (ko)
Inventor
홍성철
임성묵
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020160124612A priority Critical patent/KR101805515B1/en
Application granted granted Critical
Publication of KR101805515B1 publication Critical patent/KR101805515B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03CMODULATION
    • H03C7/00Modulating electromagnetic waves
    • H03C7/02Modulating electromagnetic waves in transmission lines, waveguides, cavity resonators or radiation fields of antennas
    • H03C7/025Modulating electromagnetic waves in transmission lines, waveguides, cavity resonators or radiation fields of antennas using semiconductor devices
    • H03C7/027Modulating electromagnetic waves in transmission lines, waveguides, cavity resonators or radiation fields of antennas using semiconductor devices using diodes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03CMODULATION
    • H03C7/00Modulating electromagnetic waves
    • H03C7/02Modulating electromagnetic waves in transmission lines, waveguides, cavity resonators or radiation fields of antennas
    • H03C7/04Polarisation of transmitted wave being modulated
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03CMODULATION
    • H03C2200/00Indexing scheme relating to details of modulators or modulation methods covered by H03C
    • H03C2200/0004Circuit elements of modulators
    • H03C2200/0008Variable capacitors, e.g. a varicap, a varactor or a variable capacitance of a diode or transistor

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Transmitters (AREA)

Abstract

The present invention provides a high frequency modulator having improved performance and properties. The high frequency modulator comprises: a resonator; a first varactor; and a second varactor. The resonator includes a first terminal receiving a carrier wave and a second terminal outputting a modulation signal. The first varactor is connected between the first terminal of the resonator and a first node. The second varactor is connected between the second terminal of the resonator and the first node. A resonance frequency is changed based on data signal applied to the first and second varactors, and the modulation signal is controlled based on the change of the resonance frequency.

Description

고주파 변조기, 이를 이용한 신호 변조 방법 및 이를 포함하는 고주파 송신기{HIGH FREQUENCY MODULATOR, METHOD OF MODULATING SIGNAL USING THE SAME AND HIGH FREQUENCY TRANSMITTER INCLUDING THE SAME}TECHNICAL FIELD [0001] The present invention relates to a high frequency modulator, a method of modulating a signal using the modulator, and a high frequency transmitter including the same. BACKGROUND OF THE INVENTION [0001]

본 발명은 신호 처리에 관한 것으로서, 더욱 상세하게는 고주파 변조기, 상기 고주파 변조기를 이용한 신호 변조 방법 및 상기 고주파 변조기를 포함하는 고주파 송신기에 관한 것이다.More particularly, the present invention relates to a high frequency modulator, a signal modulation method using the high frequency modulator, and a high frequency transmitter including the high frequency modulator.

데이터 신호에 의한 반송파 신호의 변조는 다양한 통신 애플리케이션에서 적용되고 있다. 고주파의 반송파 신호를 이용하는 통신 애플리케이션은 전송선과 스위치로 구성된 변조기를 포함할 수 있으며, 이 때 MOSFET 소자가 스위치로서 이용될 수 있다. MOSFET 소자는 기생 커패시턴스, 0이 아닌 채널 저항 등의 특성을 가지며, 상기와 같은 특성으로 인해 100GHz 이상의 고주파 영역에서 변조기의 특성이 열화될 수 있다. 최근에는 고주파 영역에서 변조기 및 이를 포함하는 송신기의 성능을 개선하기 위한 다양한 기술들이 연구되고 있다.Modulation of a carrier signal by a data signal has been applied in various communication applications. A communication application that uses a high frequency carrier signal can include a modulator configured with a transmission line and a switch, wherein a MOSFET device can be used as a switch. The MOSFET device has characteristics such as a parasitic capacitance and a channel resistance other than 0, and the characteristics of the modulator can be deteriorated in a high frequency range of 100 GHz or more due to the above characteristics. Recently, various techniques for improving the performance of a modulator and a transmitter including the modulator in a high frequency range have been studied.

한국등록특허 제10-1526903호(2015년 06월 02일 등록)Korean Registered Patent No. 10-1526903 (registered on June 02, 2015)

본 발명의 일 목적은 향상된 성능 및 특성을 가지는 고주파 변조기를 제공하는 것이다.It is an object of the present invention to provide a high frequency modulator with improved performance and characteristics.

본 발명의 다른 목적은 상기 고주파 변조기를 이용하는 신호 변조 방법을 제공하는 것이다.Another object of the present invention is to provide a signal modulation method using the high-frequency modulator.

본 발명의 또 다른 목적은 상기 고주파 변조기를 포함하는 고주파 송신기를 제공하는 것이다.Yet another object of the present invention is to provide a high frequency transmitter including the high frequency modulator.

상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 고주파 변조기는 공진기, 제1 버랙터(varactor) 및 제2 버랙터를 포함한다. 상기 공진기는 반송파 신호를 수신하는 제1 단자 및 변조 신호를 출력하는 제2 단자를 포함한다. 상기 제1 버랙터는 상기 공진기의 제1 단자와 제1 노드 사이에 연결된다. 상기 제2 버랙터는 상기 공진기의 제2 단자와 상기 제1 노드 사이에 연결된다. 상기 제1 및 제2 버랙터들에 인가되는 데이터 신호에 기초하여 공진 주파수가 변하며, 상기 공진 주파수의 변화에 기초하여 상기 변조 신호를 제어한다.In order to accomplish the above object, a high frequency modulator according to embodiments of the present invention includes a resonator, a first varactor, and a second varactor. The resonator includes a first terminal for receiving a carrier signal and a second terminal for outputting a modulation signal. The first varactor is connected between the first terminal of the resonator and the first node. The second varactor is connected between the second terminal of the resonator and the first node. The resonance frequency is changed based on a data signal applied to the first and second varactors, and the modulation signal is controlled based on a change in the resonance frequency.

일 실시예에서, 상기 데이터 신호가 로우 레벨을 가지는 경우에, 상기 제1 및 제2 버랙터들의 커패시턴스가 증가하고 상기 공진 주파수가 감소할 수 있다. 상기 데이터 신호가 하이 레벨을 가지는 경우에, 상기 제1 및 제2 버랙터들의 커패시턴스가 감소하고 상기 공진 주파수가 증가할 수 있다.In one embodiment, when the data signal has a low level, the capacitance of the first and second varactors may increase and the resonant frequency may decrease. When the data signal has a high level, the capacitance of the first and second varactors may decrease and the resonant frequency may increase.

일 실시예에서, 상기 데이터 신호가 상기 로우 레벨을 가지는 경우에, 상기 변조 신호의 진폭은 제1 진폭을 가질 수 있다. 상기 데이터 신호가 상기 하이 레벨을 가지는 경우에, 상기 변조 신호의 진폭은 상기 제1 진폭보다 큰 제2 진폭을 가질 수 있다.In one embodiment, when the data signal has the low level, the amplitude of the modulation signal may have a first amplitude. When the data signal has the high level, the amplitude of the modulation signal may have a second amplitude larger than the first amplitude.

일 실시예에서, 상기 공진기를 구성하는 전송선의 길이와 상기 제1 및 제2 버랙터들의 크기에 기초하여 임피던스 매칭이 수행될 수 있다.In one embodiment, impedance matching may be performed based on the length of the transmission line constituting the resonator and the size of the first and second varactors.

일 실시예에서, 상기 고주파 변조기는 제1 부하 및 제2 부하를 더 포함할 수 있다. 상기 제1 부하는 상기 제1 단자와 접지 전압 사이에 연결될 수 있다. 상기 제2 부하는 상기 제2 단자와 상기 접지 전압 사이에 연결될 수 있다. 상기 제1 단자에서 상기 공진기, 상기 제1 및 제2 버랙터들 및 상기 제2 부하를 바라 본 임피던스가 상기 제1 부하의 임피던스와 동일하도록 상기 전송선의 길이와 상기 제1 및 제2 버랙터들의 크기를 조절할 수 있다.In one embodiment, the high frequency modulator may further comprise a first load and a second load. The first load may be connected between the first terminal and the ground voltage. The second load may be connected between the second terminal and the ground voltage. The length of the transmission line and the magnitude of the first and second varactors are set so that the impedance of the resonator, the first and second varactors and the second load at the first terminal is the same as the impedance of the first load, Can be adjusted.

일 실시예에서, 상기 고주파 변조기는 제1 부하 및 제2 부하를 더 포함할 수 있다. 상기 제1 부하는 상기 제1 단자와 접지 전압 사이에 연결될 수 있다. 상기 제2 부하는 상기 제2 단자와 상기 접지 전압 사이에 연결될 수 있다. 상기 제2 단자에서 상기 공진기, 상기 제1 및 제2 버랙터들 및 상기 제1 부하를 바라 본 임피던스가 상기 제2 부하의 임피던스와 동일하도록 상기 전송선의 길이와 상기 제1 및 제2 버랙터들의 크기를 조절할 수 있다.In one embodiment, the high frequency modulator may further comprise a first load and a second load. The first load may be connected between the first terminal and the ground voltage. The second load may be connected between the second terminal and the ground voltage. The impedance of the resonator, the first and second varactors and the first load at the second terminal is equal to the impedance of the second load, and the length of the transmission line and the magnitude of the first and second varactors Can be adjusted.

일 실시예에서, 상기 공진기를 구성하는 전송선의 길이와 상기 제1 및 제2 버랙터들의 커패시턴스에 기초하여 상기 공진 주파수가 결정될 수 있다.In one embodiment, the resonance frequency can be determined based on the length of the transmission line constituting the resonator and the capacitance of the first and second varactors.

일 실시예에서, 상기 전송선의 길이는 상기 반송파 신호의 파장과 동일할 수 있다.In one embodiment, the length of the transmission line may be equal to the wavelength of the carrier signal.

일 실시예에서, 상기 공진기를 구성하는 전송선은 오메가(Ω) 형상을 가지도록 형성될 수 있다.In one embodiment, the transmission line constituting the resonator may be formed to have an Omega (?) Shape.

일 실시예에서, 상기 고주파 변조기는 차폐 패턴을 더 포함할 수 있다. 상기 차폐 패턴은 상기 공진기의 적어도 일부를 둘러싸도록 형성될 수 있다.In one embodiment, the high frequency modulator may further comprise a shielding pattern. The shielding pattern may be formed to surround at least a part of the resonator.

일 실시예에서, 상기 고주파 변조기는 데이터 공급부를 더 포함할 수 있다. 상기 데이터 공급부는 상기 데이터 신호를 수신하는 제1 단자 및 상기 제1 노드와 연결되는 제2 단자를 포함할 수 있다.In one embodiment, the high frequency modulator may further include a data supply unit. The data supply unit may include a first terminal receiving the data signal and a second terminal coupled to the first node.

일 실시예에서, 상기 데이터 공급부는 제1 저항, 및 제1 및 제2 인버터들을 포함할 수 있다. 상기 제1 저항은 상기 데이터 공급부의 제1 단자와 접지 전압 사이에 연결될 수 있다. 상기 제1 및 제2 인버터들은 상기 데이터 공급부의 제1 단자와 상기 데이터 공급부의 제2 단자 사이에 직렬로 연결될 수 있다.In one embodiment, the data supply may comprise a first resistor, and first and second inverters. The first resistor may be coupled between the first terminal of the data supply and the ground voltage. The first and second inverters may be connected in series between a first terminal of the data supply and a second terminal of the data supply.

상기 다른 목적을 달성하기 위해, 본 발명의 실시예들에 따른 고주파 변조기를 이용한 신호 변조 방법에서, 상기 고주파 변조기는 공진기, 상기 공진기의 제1 단자와 연결되는 제1 버랙터(varactor) 및 상기 공진기의 제2 단자와 연결되는 제2 버랙터를 포함한다. 상기 공진기의 제1 단자에서 수신되는 반송파 신호에 기초하여, 상기 공진기의 제2 단자에서 출력되는 변조 신호를 발생한다. 상기 제1 및 제2 버랙터들에 인가되는 데이터 신호를 기초로 공진 주파수를 변화시키고, 상기 공진 주파수의 변화에 기초하여 상기 변조 신호를 제어한다.In another aspect of the present invention, there is provided a method of modulating a signal using a high frequency modulator according to embodiments of the present invention, the high frequency modulator including a resonator, a first varactor connected to a first terminal of the resonator, And a second varactor connected to a second terminal of the second varactor. And generates a modulated signal output from the second terminal of the resonator based on the carrier signal received at the first terminal of the resonator. A resonance frequency is changed based on a data signal applied to the first and second varactors, and the modulation signal is controlled based on a change in the resonance frequency.

일 실시예에서, 상기 변조 신호를 제어하는데 있어서, 상기 데이터 신호가 로우 레벨을 가지는 경우에, 상기 제1 및 제2 버랙터들의 커패시턴스가 증가하고 상기 공진 주파수가 감소하여 상기 변조 신호의 진폭을 제1 진폭으로 설정한다. 상기 데이터 신호가 하이 레벨을 가지는 경우에, 상기 제1 및 제2 버랙터들의 커패시턴스가 감소하고 상기 공진 주파수가 증가하여 상기 변조 신호의 진폭을 상기 제1 진폭보다 큰 제2 진폭으로 설정한다.In one embodiment, in controlling the modulated signal, when the data signal has a low level, the capacitance of the first and second varactors increases and the resonant frequency decreases to reduce the amplitude of the modulated signal 1 amplitude. The capacitance of the first and second varactors decreases and the resonance frequency increases to set the amplitude of the modulated signal to a second amplitude larger than the first amplitude when the data signal has a high level.

상기 또 다른 목적을 달성하기 위해, 본 발명의 실시예들에 따른 고주파 송신기는 제어 회로, I/Q 네트워크 회로 및 감쇠 회로를 포함한다. 상기 제어 회로는 전송하고자 하는 데이터를 나타내는 비트 제어 신호를 발생한다. 상기 I/Q 네트워크 회로는 입력 신호에 기초하여 동상(in-phase) 성분의 제1 반송파 신호 및 직교 위상(quadrature) 성분의 제2 반송파 신호를 발생한다. 상기 감쇠 회로는 상기 비트 제어 신호, 상기 제1 반송파 신호 및 상기 제2 반송파 신호에 기초하여 상기 전송하고자 하는 데이터에 대응하는 출력 변조 신호를 발생하며, 적어도 하나의 고주파 변조기를 포함한다. 상기 적어도 하나의 고주파 변조기 각각은 공진기, 제1 버랙터(varactor) 및 제2 버랙터를 포함한다. 상기 공진기는 반송파 신호를 수신하는 제1 단자 및 변조 신호를 출력하는 제2 단자를 포함한다. 상기 제1 버랙터는 상기 공진기의 제1 단자와 제1 노드 사이에 연결된다. 상기 제2 버랙터는 상기 공진기의 제2 단자와 상기 제1 노드 사이에 연결된다. 상기 제1 및 제2 버랙터들에 인가되는 상기 비트 제어 신호에 기초하여 공진 주파수가 변하며, 상기 공진 주파수의 변화에 기초하여 상기 변조 신호를 제어한다.According to another aspect of the present invention, there is provided a high-frequency transmitter including a control circuit, an I / Q network circuit, and a damping circuit. The control circuit generates a bit control signal indicating data to be transmitted. The I / Q network circuit generates a first carrier signal of an in-phase component and a second carrier signal of a quadrature component based on an input signal. The attenuation circuit generates an output modulated signal corresponding to the data to be transmitted based on the bit control signal, the first carrier signal and the second carrier signal, and includes at least one high frequency modulator. Each of the at least one high-frequency modulator includes a resonator, a first varactor, and a second varactor. The resonator includes a first terminal for receiving a carrier signal and a second terminal for outputting a modulation signal. The first varactor is connected between the first terminal of the resonator and the first node. The second varactor is connected between the second terminal of the resonator and the first node. The resonance frequency is changed based on the bit control signal applied to the first and second varactors, and the modulation signal is controlled based on the change in the resonance frequency.

일 실시예에서, 상기 감쇠 회로는 제1 고주파 변조기, 제2 고주파 변조기 및 가산기를 포함할 수 있다. 상기 제1 고주파 변조기는 상기 비트 제어 신호 및 상기 제1 반송파 신호에 기초하여 제1 변조 신호를 발생할 수 있다. 상기 제2 고주파 변조기는 상기 비트 제어 신호 및 상기 제2 반송파 신호에 기초하여 제2 변조 신호를 발생할 수 있다. 상기 가산기는 상기 제1 변조 신호와 상기 제2 변조 신호를 합산하여 상기 출력 변조 신호를 발생할 수 있다.In one embodiment, the attenuation circuit may comprise a first high frequency modulator, a second high frequency modulator and an adder. The first high frequency modulator may generate a first modulated signal based on the bit control signal and the first carrier signal. The second high frequency modulator may generate a second modulated signal based on the bit control signal and the second carrier signal. The adder may sum the first modulated signal and the second modulated signal to generate the output modulated signal.

일 실시예에서, 상기 I/Q 네트워크 회로는 상기 비트 제어 신호에 기초하여 상기 제1 반송파 신호 및 상기 제2 반송파 신호의 부호를 결정할 수 있다.In one embodiment, the I / Q network circuit may determine the sign of the first carrier signal and the second carrier signal based on the bit control signal.

일 실시예에서, 상기 가산기는 상기 비트 제어 신호에 기초하여 상기 제1 변조 신호 및 상기 제2 변조 신호의 부호를 결정할 수 있다.In one embodiment, the adder can determine the sign of the first modulated signal and the second modulated signal based on the bit control signal.

일 실시예에서, 상기 감쇠 회로는 가산기 및 제1 고주파 변조기를 포함할 수 있다. 상기 가산기는 상기 제1 반송파 신호 및 상기 제2 반송파 신호를 합산하여 제3 반송파 신호를 발생할 수 있다. 상기 제1 고주파 변조기는 상기 비트 제어 신호 및 상기 제3 반송파 신호에 기초하여 상기 출력 변조 신호를 발생할 수 있다.In one embodiment, the attenuation circuit may comprise an adder and a first high frequency modulator. The adder may sum up the first carrier signal and the second carrier signal to generate a third carrier signal. The first high frequency modulator may generate the output modulated signal based on the bit control signal and the third carrier signal.

일 실시예에서, QAM(quadrature amplitude modulation) 방식에 기초하여 상기 전송하고자 하는 데이터를 변조할 수 있다.In one embodiment, the data to be transmitted may be modulated based on a quadrature amplitude modulation (QAM) scheme.

상기와 같은 본 발명의 실시예들에 따른 고주파 변조기는, 상대적으로 작고 간단한 구조로 구현될 수 있고, 버랙터의 커패시턴스 변화를 이용하여 공진 주파수의 변화를 일으킬 수 있으며, 공진 주파수의 변화를 이용하여 변조 신호를 제어할 수 있다. 따라서, 고주파 통신에 적합하도록 개선된 신호 전달 특성을 가질 수 있으며, 이를 포함하는 고주파 송신기 및 통신 시스템의 성능이 향상될 수 있다.The high frequency modulator according to the embodiments of the present invention can be implemented with a relatively small and simple structure and can change the resonance frequency by using the capacitance change of the varactor, The modulation signal can be controlled. Therefore, it is possible to have an improved signal transmission characteristic suitable for high frequency communication, and the performance of a high frequency transmitter and a communication system including the same can be improved.

도 1은 본 발명의 실시예들에 따른 고주파 변조기를 나타내는 도면이다.
도 2, 3a, 3b 및 3c는 본 발명의 실시예들에 따른 고주파 변조기의 동작을 설명하기 위한 도면들이다.
도 4a 및 4b는 본 발명의 실시예들에 따른 고주파 변조기의 구조를 설명하기 위한 단면도들이다.
도 5는 본 발명의 실시예들에 따른 고주파 변조기의 동작을 설명하기 위한 도면이다.
도 6은 본 발명의 실시예들에 따른 고주파 변조기를 이용한 신호 변조 방법을 나타내는 순서도이다.
도 7은 도 6의 변조 신호를 제어하는 단계의 일 예를 나타내는 순서도이다.
도 8은 본 발명의 실시예들에 따른 고주파 송신기를 나타내는 블록도이다.
도 9는 도 8의 고주파 송신기의 동작을 설명하기 위한 도면이다.
도 10은 본 발명의 실시예들에 따른 고주파 송신기를 나타내는 블록도이다.
도 11은 본 발명의 실시예들에 따른 고주파 송신기를 나타내는 블록도이다.
도 12는 도 11의 고주파 송신기의 동작을 설명하기 위한 도면이다.
도 13은 본 발명의 실시예들에 따른 고주파 송신기를 나타내는 블록도이다.
1 is a diagram illustrating a high frequency modulator according to embodiments of the present invention.
FIGS. 2, 3a, 3b and 3c are views for explaining the operation of the high frequency modulator according to the embodiments of the present invention.
4A and 4B are cross-sectional views illustrating a structure of a high frequency modulator according to embodiments of the present invention.
5 is a view for explaining the operation of the high frequency modulator according to the embodiments of the present invention.
6 is a flowchart illustrating a signal modulation method using a high frequency modulator according to embodiments of the present invention.
7 is a flowchart showing an example of a step of controlling the modulation signal of FIG.
8 is a block diagram illustrating a high frequency transmitter according to embodiments of the present invention.
9 is a diagram for explaining the operation of the high-frequency transmitter of FIG.
10 is a block diagram illustrating a high frequency transmitter according to embodiments of the present invention.
11 is a block diagram illustrating a high frequency transmitter according to embodiments of the present invention.
12 is a diagram for explaining the operation of the high frequency transmitter of FIG.
13 is a block diagram illustrating a high frequency transmitter according to embodiments of the present invention.

본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.For the embodiments of the invention disclosed herein, specific structural and functional descriptions are set forth for the purpose of describing an embodiment of the invention only, and it is to be understood that the embodiments of the invention may be practiced in various forms, The present invention should not be construed as limited to the embodiments described in Figs.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.The present invention is capable of various modifications and various forms, and specific embodiments are illustrated in the drawings and described in detail in the text. It is to be understood, however, that the invention is not intended to be limited to the particular forms disclosed, but on the contrary, is intended to cover all modifications, equivalents, and alternatives falling within the spirit and scope of the invention.

제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms may be used for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the first component may be referred to as a second component, and similarly, the second component may also be referred to as a first component.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.It is to be understood that when an element is referred to as being "connected" or "connected" to another element, it may be directly connected or connected to the other element, . On the other hand, when an element is referred to as being "directly connected" or "directly connected" to another element, it should be understood that there are no other elements in between. Other expressions that describe the relationship between components, such as "between" and "between" or "neighboring to" and "directly adjacent to" should be interpreted as well.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used in this application is used only to describe a specific embodiment and is not intended to limit the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise. In the present application, the terms "comprise", "having", and the like are intended to specify the presence of stated features, integers, steps, operations, elements, components, or combinations thereof, , Steps, operations, components, parts, or combinations thereof, as a matter of principle.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless otherwise defined, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries should be construed as meaning consistent with meaning in the context of the relevant art and are not to be construed as ideal or overly formal in meaning unless expressly defined in the present application .

한편, 어떤 실시예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.On the other hand, if an embodiment is otherwise feasible, the functions or operations specified in a particular block may occur differently from the order specified in the flowchart. For example, two consecutive blocks may actually be performed at substantially the same time, and depending on the associated function or operation, the blocks may be performed backwards.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. The same reference numerals are used for the same constituent elements in the drawings and redundant explanations for the same constituent elements are omitted.

도 1은 본 발명의 실시예들에 따른 고주파 변조기를 나타내는 도면이다.1 is a diagram illustrating a high frequency modulator according to embodiments of the present invention.

도 1을 참조하면, 고주파 변조기(100)는 공진기(200), 제1 버랙터(varactor)(300a) 및 제2 버랙터(300b)를 포함한다. 고주파 변조기(100)는 데이터 공급부(400), 차폐 패턴(500a, 500b, 500c), 제1 부하(L1) 및 제2 부하(L2)를 더 포함할 수 있다.Referring to FIG. 1, a high frequency modulator 100 includes a resonator 200, a first varactor 300a, and a second varactor 300b. The high frequency modulator 100 may further include a data supply unit 400, shield patterns 500a, 500b and 500c, a first load L1 and a second load L2.

공진기(200)는 반송파 신호(CRS)를 수신하는 제1 단자(T1) 및 변조 신호(MS)를 출력하는 제2 단자(T2)를 포함한다. 공진기(200)는 전송선으로 구성된다. 예를 들어, 상기 전송선은 금속 및/또는 금속 화합물과 같은 도전성 물질로 구성될 수 있다.The resonator 200 includes a first terminal T1 for receiving a carrier signal CRS and a second terminal T2 for outputting a modulation signal MS. The resonator 200 is constituted by a transmission line. For example, the transmission line may be formed of a conductive material such as a metal and / or a metal compound.

제1 버랙터(300a)는 공진기(200)의 제1 단자(T1)와 제1 노드(N1) 사이에 연결되고, 제2 버랙터(300b)는 공진기(200)의 제2 단자(T2)와 제1 노드(N1) 사이에 연결된다. 데이터 공급부(400)에서 수신되는 데이터 신호(DS)가 제1 노드(N1)를 통해 제1 및 제2 버랙터들(300a, 300b)에 인가된다.The first varactor 300a is connected between the first terminal T1 of the resonator 200 and the first node N1 and the second varactor 300b is connected between the second terminal T2 of the resonator 200 and the second varactor 300b. And the first node N1. The data signal DS received from the data supply unit 400 is applied to the first and second varactors 300a and 300b through the first node N1.

공진기(200), 제1 버랙터(300a) 및 제2 버랙터(300b)에 의해 고주파 변조기(100)의 공진 주파수가 결정된다. 이 때, 데이터 신호(DS)에 기초하여 상기 공진 주파수가 변하며, 상기 공진 주파수의 변화에 기초하여 변조 신호(MS)가 제어된다. 상기 공진 주파수의 결정 및 변화와 이에 따른 변조 신호(MS)의 제어 동작에 대해서는 도 2, 3a, 3b 및 3c를 참조하여 후술하도록 한다.The resonance frequency of the high frequency modulator 100 is determined by the resonator 200, the first varactor 300a, and the second varactor 300b. At this time, the resonance frequency is changed based on the data signal DS, and the modulation signal MS is controlled based on the change of the resonance frequency. The determination and change of the resonance frequency and the control operation of the modulated signal MS will be described later with reference to Figs. 2, 3a, 3b and 3c.

일 실시예에서, 공진기(200)를 구성하는 상기 전송선은 오메가(Ω) 형상을 가지도록 형성될 수 있다. 상기 전송선이 오메가 형상을 가지는 경우에, 공진기(200)의 제1 단자(T1)와 제2 단자(T2) 사이의 거리가 상대적으로 짧아질 수 있으며, 따라서 제1 및 제2 버랙터들(300a, 300b)과 제1 노드(N1) 사이의 신호 라인의 길이가 감소될 수 있다. 도시하지는 않았지만, 상기 전송선은 제1 및 제2 버랙터들(300a, 300b)과 제1 노드(N1) 사이의 신호 라인의 길이가 감소하도록 임의의 폐곡선 형상 또는 임의의 폐곡선의 일부가 개방된 형상을 가질 수도 있다. 또한, 실시예에 따라서 공진기(200)는 용량 결합(capacitive coupling) 구조 또는 유도 결합(inductive coupling) 구조를 가지는 링(ring) 공진기의 형태로 구현될 수도 있다.In one embodiment, the transmission line constituting the resonator 200 may be formed to have an omega (?) Shape. The distance between the first terminal T1 and the second terminal T2 of the resonator 200 may be relatively short when the transmission line has an omega shape so that the first and second varactors 300a, The length of the signal line between the first node N1 and the first node N1 may be reduced. Although not shown, the transmission line may have a shape of an arbitrary closed curve or a part of an arbitrary closed curve so that the length of a signal line between the first and second varactors 300a and 300b and the first node N1 is reduced . Also, according to the embodiment, the resonator 200 may be implemented in the form of a ring resonator having a capacitive coupling structure or an inductive coupling structure.

데이터 공급부(400)는 데이터 신호(DS)를 수신하는 제1 단자 및 제1 노드(N1)와 연결되는 제2 단자를 포함할 수 있다. 데이터 공급부(400)는 제1 저항(R1), 제1 인버터(410) 및 제2 인버터(420)를 포함하는 버퍼(buffer)의 형태로 구현될 수 있다.The data supply unit 400 may include a first terminal for receiving the data signal DS and a second terminal connected to the first node N1. The data supply unit 400 may be implemented in the form of a buffer including a first resistor R1, a first inverter 410, and a second inverter 420. [

제1 저항(R1)은 데이터 공급부(400)의 상기 제1 단자와 접지 전압 사이에 연결될 수 있다. 제1 및 제2 인버터들(410, 420)은 데이터 공급부(400)의 상기 제1 단자와 상기 제2 단자 사이에 직렬로 연결될 수 있다. 제1 인버터(410)는 전원 전압(VDD)과 상기 접지 전압 사이에 연결되는 제1 PMOS 트랜지스터(TP1) 및 제1 NMOS 트랜지스터(TN1)를 포함할 수 있고, 제2 인버터(420)는 전원 전압(VDD)과 상기 접지 전압 사이에 연결되는 제2 PMOS 트랜지스터(TP2) 및 제2 NMOS 트랜지스터(TN2)를 포함할 수 있다. 트랜지스터들(TP1, TN1)의 게이트 전극들은 데이터 공급부(400)의 상기 제1 단자와 연결될 수 있고, 트랜지스터들(TP2, TN2)의 게이트 전극들은 트랜지스터들(TP1, TN1)의 드레인 전극들과 연결될 수 있으며, 트랜지스터들(TP2, TN2)의 드레인 전극들은 데이터 공급부(400)의 상기 제2 단자와 연결될 수 있다.The first resistor R1 may be coupled between the first terminal of the data supply 400 and the ground voltage. The first and second inverters 410 and 420 may be connected in series between the first terminal and the second terminal of the data supply unit 400. The first inverter 410 may include a first PMOS transistor TP1 and a first NMOS transistor TN1 connected between the power supply voltage VDD and the ground voltage, A second PMOS transistor TP2 and a second NMOS transistor TN2 connected between the ground voltage VDD and the ground voltage. The gate electrodes of the transistors TP1 and TN1 may be connected to the first terminal of the data supply unit 400 and the gate electrodes of the transistors TP2 and TN2 may be connected to the drain electrodes of the transistors TP1 and TN1 And the drain electrodes of the transistors TP2 and TN2 may be connected to the second terminal of the data supply unit 400. [

차폐 패턴(500a, 500b, 500c)은 공진기(200)의 적어도 일부를 둘러싸도록 형성될 수 있다. 예를 들어, 차폐 패턴(500a, 500b, 500c)은 임의의 폐곡선의 일부가 개방된 형상을 가질 수 있고, 구체적으로 신호(예를 들어, CRS 또는 DS)를 수신하거나 신호(예를 들어, MS)를 출력하기 위해 일부가 개방된 형상을 가질 수 있다. 예를 들어, 차폐 패턴(500a, 500b, 500c)은 금속 및/또는 금속 화합물과 같은 도전성 물질로 구성될 수 있다. 도시하지는 않았지만, 차폐 패턴(500a, 500b, 500c)은 상기 접지 전압과 연결될 수 있으며, 차폐 패턴(500a, 500b, 500c)에 의해 노이즈가 차단될 수 있다.The shielding patterns 500a, 500b, and 500c may be formed to surround at least a part of the resonator 200. For example, the shielding pattern 500a, 500b, 500c may have a shape in which some of the closed curves have an open shape and specifically receive a signal (e.g., CRS or DS) And a partly opened shape for outputting the output signal. For example, the shielding patterns 500a, 500b, and 500c may be formed of a conductive material such as a metal and / or a metal compound. Although not shown, the shield patterns 500a, 500b, and 500c may be connected to the ground voltage, and noise may be blocked by the shield patterns 500a, 500b, and 500c.

제1 부하(L1)는 공진기(200)의 제1 단자(T1)와 상기 접지 전압 사이에 연결될 수 있다. 제2 부하(L2)는 공진기(200)의 제2 단자(T2)와 상기 접지 전압 사이에 연결될 수 있다.The first load (L1) may be connected between the first terminal (T1) of the resonator (200) and the ground voltage. The second load (L2) may be connected between the second terminal (T2) of the resonator (200) and the ground voltage.

도 2, 3a, 3b 및 3c는 본 발명의 실시예들에 따른 고주파 변조기의 동작을 설명하기 위한 도면들이다.FIGS. 2, 3a, 3b and 3c are views for explaining the operation of the high frequency modulator according to the embodiments of the present invention.

도 1 및 2를 참조하면, 공진기(200), 제1 버랙터(300a) 및 제2 버랙터(300b)에 의해 본 발명의 실시예들에 따른 고주파 변조기(100)의 상기 공진 주파수가 결정된다. 이 때, 고주파 변조기(100)는 상기 공진 주파수에서 신호가 상대적으로 전달되지 않게 하는 특징을 가질 수 있다. 예를 들어, 도 2에 도시된 것처럼, 상기 공진 주파수가 제1 주파수(f1)인 경우에 제1 주파수(f1)를 중심으로 특정 범위의 제1 주파수 범위에서 신호 전달 특성(transmittance)(예를 들어, S21 계수)이 감소할 수 있고, 상기 공진 주파수가 제2 주파수(f2)인 경우에 제2 주파수(f2)를 중심으로 특정 범위의 제2 주파수 범위에서 신호 전달 특성이 감소할 수 있다. 이 때, 상기 공진 주파수(예를 들어, f1 또는 f2)에서 신호 전달 특성이 가장 낮을 수 있다.1 and 2, the resonance frequency of the high frequency modulator 100 according to the embodiments of the present invention is determined by the resonator 200, the first varactor 300a, and the second varactor 300b . At this time, the high frequency modulator 100 may have a characteristic that the signal is not transmitted relatively at the resonance frequency. For example, as shown in FIG. 2, when the resonance frequency is the first frequency f1, a signal transmission characteristic (for example, The S21 coefficient may decrease and the signal transmission characteristic may decrease in the second frequency range of the specific range around the second frequency f2 when the resonance frequency is the second frequency f2. At this time, the signal transmission characteristic may be lowest at the resonance frequency (for example, f1 or f2).

또한, 일반적으로 버랙터는 양단에 인가되는 전압에 따라 커패시턴스가 변하는 특징을 가지며, 따라서 본 발명의 실시예들에 따른 고주파 변조기(100)에 포함되는 제1 및 제2 버랙터들(300a, 300b)은 데이터 신호(DS)에 기초하여 커패시턴스가 변할 수 있다. 제1 및 제2 버랙터들(300a, 300b)의 커패시턴스가 변함에 따라 고주파 변조기(100)의 상기 공진 주파수가 변할 수 있다.The first and second varactors 300a and 300b included in the high-frequency modulator 100 according to the embodiments of the present invention may be formed in the same manner as the first and second varactors 300a and 300b, The capacitance can be changed based on the data signal DS. As the capacitance of the first and second varactors 300a and 300b varies, the resonant frequency of the high frequency modulator 100 can be changed.

이를 구체적으로 설명하면, 공진기(200)는 인덕터로 모델링될 수 있고, 제1 및 제2 버랙터들(300a, 300b)은 커패시터로 모델링될 수 있다. 이 때, 고주파 변조기(100)의 상기 공진 주파수는 하기의 [수학식 1]에 기초하여 결정될 수 있다.Specifically, the resonator 200 can be modeled as an inductor, and the first and second varactors 300a and 300b can be modeled as a capacitor. At this time, the resonant frequency of the high-frequency modulator 100 can be determined based on the following equation (1).

[수학식 1][Equation 1]

f=1/(L*C)1/2 f = 1 / (L * C) 1/2

상기의 [수학식 1]에서, f는 상기 공진 주파수, L은 공진기(200)의 인덕턴스, C는 제1 및 제2 버랙터들(300a, 300b)의 합성 커패시턴스를 나타낸다. 예를 들어, 상기 합성 커패시턴스는 제1 버랙터(300a)의 제1 커패시턴스와 제2 버랙터(300b)의 제2 커패시턴스의 합일 수 있다.In Equation (1), f represents the resonance frequency, L represents the inductance of the resonator 200, and C represents the combined capacitance of the first and second varactors 300a and 300b. For example, the combined capacitance may be the sum of the first capacitance of the first varactor 300a and the second capacitance of the second varactor 300b.

제1 버랙터(300a)에 데이터 신호(DS)가 인가되지 않거나 제1 버랙터(300a)에 인가되는 데이터 신호(DS)가 로우 레벨(예를 들어, 약 0V)을 가지는 경우에는, 제1 버랙터(300a)의 고유 커패시턴스(예를 들어, 절연 물질에 의한 커패시턴스)만을 고려하여 상기 제1 커패시턴스가 결정될 수 있으며, 예를 들어 상기 제1 커패시턴스는 제1 값일 수 있다. 반면에, 제1 버랙터(300a)에 인가되는 데이터 신호(DS)가 하이 레벨(예를 들어, 약 1V)을 가지는 경우에는 상기 고유 커패시턴스와 함께 공핍 영역(depletion region)에 의한 커패시턴스를 함께 고려하여 상기 제1 커패시턴스가 결정될 수 있으며, 예를 들어 상기 제1 커패시턴스는 상기 제1 값보다 작은 제2 값일 수 있다. 제2 버랙터(300b)의 상기 제2 커패시턴스도 상기 제1 커패시턴스와 유사하게 변경될 수 있다.When the data signal DS is not applied to the first varactor 300a or when the data signal DS applied to the first varactor 300a has a low level (for example, about 0 V) The first capacitance may be determined only in consideration of the intrinsic capacitance of the varactor 300a (for example, the capacitance due to the insulating material), for example, the first capacitance may be a first value. On the other hand, when the data signal DS applied to the first varactor 300a has a high level (for example, about 1 V), the capacitance due to the depletion region together with the intrinsic capacitance is considered together The first capacitance may be determined, for example, the first capacitance may be a second value less than the first value. The second capacitance of the second varactor 300b may also be changed similarly to the first capacitance.

다시 말하면, 제1 및 제2 버랙터들(300a, 300b)에 인가되는 데이터 신호(DS)가 상기 로우 레벨을 가지는 경우에(즉, 데이터 신호(DS)의 레벨이 상기 하이 레벨에서 상기 로우 레벨로 천이하는 경우에 또는 데이터 신호(DS)가 감소하는 경우에), 제1 및 제2 버랙터들(300a, 300b)의 상기 제1 및 제2 커패시턴스들이 증가하여 상대적으로 큰 값을 가질 수 있으며, 이 때 상기의 [수학식 1]에 따라 상기 공진 주파수가 감소하여 상대적으로 작은 값을 가질 수 있다. 도 2에서 데이터 신호(DS)가 상기 로우 레벨을 가지는 경우의 신호 전달 특성을 실선의 오프-상태(Off-State)로 도시하였으며, 예를 들어 데이터 신호(DS)가 상기 로우 레벨을 가지는 경우에 상기 공진 주파수가 제1 주파수(f1)로 설정될 수 있다.In other words, when the data signal DS applied to the first and second varactors 300a and 300b has the low level (that is, when the level of the data signal DS is changed from the high level to the low level The first and second capacitances of the first and second varactors 300a and 300b may increase and have a relatively large value, and in this case, The resonance frequency decreases according to Equation (1) above and can have a relatively small value. In FIG. 2, the signal transfer characteristic when the data signal DS has the low level is shown as an off-state of the solid line. For example, when the data signal DS has the low level The resonance frequency may be set to the first frequency f1.

제1 및 제2 버랙터들(300a, 300b)에 인가되는 데이터 신호(DS)가 상기 하이 레벨을 가지는 경우에(즉, 데이터 신호(DS)의 레벨이 상기 로우 레벨에서 상기 하이 레벨로 천이하는 경우에 또는 데이터 신호(DS)가 증가하는 경우에), 제1 및 제2 버랙터들(300a, 300b)의 상기 제1 및 제2 커패시턴스들이 감소하여 상대적으로 작은 값을 가질 수 있으며, 이 때 상기의 [수학식 1]에 따라 상기 공진 주파수가 증가하여 상대적으로 큰 값을 가질 수 있다. 도 2에서 데이터 신호(DS)가 상기 하이 레벨을 가지는 경우의 신호 전달 특성을 점선의 온-상태(On-State)로 도시하였으며, 예를 들어 데이터 신호(DS)가 상기 하이 레벨을 가지는 경우에 상기 공진 주파수가 제1 주파수(f1)보다 높은 제2 주파수(f2)로 설정될 수 있다.When the data signal DS applied to the first and second varactors 300a and 300b has the high level (that is, when the level of the data signal DS transitions from the low level to the high level) The first and second capacitances of the first and second varactors 300a and 300b may be reduced to have a relatively small value when the data signal DS is increased, The resonance frequency increases according to Equation (1) and can have a relatively large value. In FIG. 2, the signal transmission characteristic in the case where the data signal DS has the high level is shown as an on-state of a dotted line. For example, when the data signal DS has the high level The resonance frequency may be set to a second frequency f2 higher than the first frequency f1.

도 2에 도시된 것처럼 신호 전달 특성이 변경되는 경우에, 데이터 신호(DS)의 레벨을 변경하여 제1 주파수(f1)를 가지는 신호의 전송을 효과적으로 제어할 수 있다. 예를 들어, 데이터 신호(DS)가 상기 하이 레벨을 가지는 경우에 제1 주파수(f1)를 가지는 상기 신호가 전송될 수 있고, 데이터 신호(DS)가 상기 로우 레벨을 가지는 경우에 제1 주파수(f1)를 가지는 상기 신호의 전송이 차단될 수 있다.When the signal transmission characteristic is changed as shown in Fig. 2, the level of the data signal DS can be changed to effectively control the transmission of the signal having the first frequency f1. For example, when the data signal DS has the high level, the signal having the first frequency f1 can be transmitted, and when the data signal DS has the low level, lt; RTI ID = 0.0 > f1 < / RTI >

일 실시예에서, 공진기(200)의 상기 인덕턴스는 공진기(200)를 구성하는 상기 전송선의 길이에 따라 결정될 수 있다. 따라서 상기 공진 주파수는 상기 전송선의 길이와 제1 및 제2 버랙터들(300a, 300b)의 커패시턴스에 기초하여 결정될 수 있다. 예를 들어, 상기 전송선의 길이는 제1 단자(T1)에서 제2 단자(T2) 사이의 거리를 나타낼 수 있다.In one embodiment, the inductance of the resonator 200 may be determined according to the length of the transmission line constituting the resonator 200. Therefore, the resonance frequency can be determined based on the length of the transmission line and the capacitance of the first and second varactors 300a and 300b. For example, the length of the transmission line may indicate the distance between the first terminal T1 and the second terminal T2.

일 실시예에서, 공진기(200)의 Q 팩터가 증가할수록 도 2에 도시된 신호 전달 특성 곡선에서 신호 전달 특성이 감소하는 기울기의 크기가 증가할 수 있다. 다시 말하면, 공진기(200)의 Q 팩터가 증가할수록 신호 전달 특성이 감소하는 상기 제1 주파수 범위 및 상기 제2 주파수 범위의 폭이 감소할 수 있다.In one embodiment, as the Q factor of the resonator 200 increases, the magnitude of the slope at which the signal transfer characteristic decreases in the signal transfer characteristic curve shown in FIG. 2 may increase. In other words, as the Q factor of the resonator 200 increases, the width of the first frequency range and the width of the second frequency range in which the signal transmission characteristic decreases may decrease.

도 1, 2, 3a, 3b 및 3c를 참조하면, 본 발명의 실시예들에 따른 고주파 변조기(100)에서, 데이터 신호(DS)의 레벨에 따라서 상기 공진 주파수가 변할 수 있으며, 상기 공진 주파수의 변화에 의한 신호 전달 특성의 차이(도 2의 D)에 기초하여 변조 신호(MS)의 진폭을 제어할 수 있다.Referring to FIGS. 1, 2, 3a, 3b and 3c, in the high frequency modulator 100 according to the embodiments of the present invention, the resonance frequency may vary according to the level of the data signal DS, The amplitude of the modulation signal MS can be controlled based on the difference (Fig. 2D) of the signal transmission characteristics due to the change.

도 3a에 도시된 것처럼, 공진기(200)의 제1 단자(T1)에서 수신되는 반송파 신호(CRS)는 일정한 주파수 및 진폭을 가질 수 있다. 예를 들어, 반송파 신호(CRS)는 오실레이터에서 발생될 수 있으며, 반송파 신호(CRS)의 주파수는 도 2의 오프-상태에서의 공진 주파수인 제1 주파수(f1)일 수 있다. 예를 들어, 반송파 신호(CRS)의 주파수는 약 100GHz 이상의 상대적으로 높은 주파수일 수 있다.As shown in FIG. 3A, the carrier signal CRS received at the first terminal T1 of the resonator 200 may have a constant frequency and amplitude. For example, the carrier signal CRS may be generated in the oscillator, and the frequency of the carrier signal CRS may be the first frequency f1, which is the resonance frequency in the off-state of FIG. For example, the frequency of the carrier signal (CRS) may be a relatively high frequency of about 100 GHz or more.

일 실시예에서, 공진기(200)를 구성하는 상기 전송선의 길이(예를 들어, l)는 반송파 신호(CRS)의 파장(예를 들어, λ)과 실질적으로 동일하도록 구현될 수 있다. 반송파 신호(CRS)의 파장은 반송파 신호(CRS)의 주파수의 역수이므로, 공진기(200)는 크기가 상대적으로 매우 작을 수 있다.In one embodiment, the length (e.g., l) of the transmission line constituting the resonator 200 may be implemented such that it is substantially equal to the wavelength (e.g.,?) Of the carrier signal (CRS). Since the wavelength of the carrier signal CRS is a reciprocal of the frequency of the carrier signal CRS, the resonator 200 may be relatively small in size.

도 3b에 도시된 것처럼, 제1 및 제2 버랙터들(300a, 300b)에 인가되는 데이터 신호(DS)는 상기 하이 레벨과 상기 로우 레벨 사이를 토글(toggle) 또는 스윙(swing)할 수 있다. 예를 들어, 데이터 신호(DS)는 시간 0부터 시간 t1 사이, 시간 t2부터 시간 t3 사이, 및 시간 t4부터 시간 t5 사이에서 상기 하이 레벨을 가질 수 있고, 시간 t1부터 시간 t2 사이, 및 시간 t3부터 시간 t4 사이에서 상기 로우 레벨을 가질 수 있다.The data signal DS applied to the first and second varactors 300a and 300b may toggle or swing between the high level and the low level as shown in FIG. For example, the data signal DS may have the high level between time 0 and time t1, between time t2 and time t3, and between time t4 and time t5, between time t1 and time t2, and at time t3 Lt; RTI ID = 0.0 > t4. ≪ / RTI >

도 3c에 도시된 것처럼, 공진기(200)의 제2 단자(T2)에서 출력되는 변조 신호(MS)는 데이터 신호(DS)에 기초하여 진폭이 제어될 수 있다.As shown in Fig. 3C, the modulation signal MS output from the second terminal T2 of the resonator 200 can be amplitude-controlled based on the data signal DS.

예를 들어, 시간 0부터 시간 t1 사이에서, 데이터 신호(DS)가 상기 하이 레벨을 가지며, 이에 따라 상기 제1 및 제2 커패시턴스들이 감소하고 상기 공진 주파수가 증가할 수 있다. 따라서, 고주파 변조기(100)는 도 2의 온-상태와 같은 신호 전달 특성을 가질 수 있으며, 제1 주파수(f1)를 가지는 반송파 신호(CRS)를 통과시킬 수 있다.For example, between time 0 and time t1, the data signal DS has the high level, thereby reducing the first and second capacitances and increasing the resonant frequency. Accordingly, the high-frequency modulator 100 may have the same signal transmission characteristics as the on-state of FIG. 2, and may pass the carrier signal CRS having the first frequency f1.

또한, 시간 t1부터 시간 t2 사이에서, 데이터 신호(DS)가 상기 로우 레벨을 가지며, 이에 따라 상기 제1 및 제2 커패시턴스들이 증가하고 상기 공진 주파수가 감소할 수 있다. 따라서, 고주파 변조기(100)는 도 2의 오프-상태와 같은 신호 전달 특성을 가질 수 있으며, 제1 주파수(f1)를 가지는 반송파 신호(CRS)를 차단할 수 있다.Also, between time t1 and time t2, the data signal DS has the low level, so that the first and second capacitances increase and the resonant frequency can decrease. Accordingly, the high frequency modulator 100 may have the same signal transmission characteristics as the off-state of FIG. 2 and may block the carrier signal CRS having the first frequency f1.

다시 말하면, 데이터 신호(DS)가 상기 로우 레벨을 가지는 경우에, 변조 신호(MS)의 진폭이 감소하여 상대적으로 작은 제1 진폭을 가질 수 있고, 데이터 신호(DS)가 상기 하이 레벨을 가지는 경우에, 변조 신호(MS)의 진폭은 상기 제1 진폭보다 큰 제2 진폭을 가질 수 있다. 예를 들어, 상기 제2 진폭은 반송파 신호(CRS)의 진폭과 실질적으로 동일할 수 있다. 한편, 변조 신호(MS)의 주파수는 반송파 신호(CRS)의 주파수와 실질적으로 동일할 수 있다.In other words, when the data signal DS has the low level, the amplitude of the modulation signal MS decreases and can have a relatively small first amplitude, and when the data signal DS has the high level The amplitude of the modulation signal MS may have a second amplitude larger than the first amplitude. For example, the second amplitude may be substantially equal to the amplitude of the carrier signal (CRS). On the other hand, the frequency of the modulation signal MS may be substantially equal to the frequency of the carrier signal CRS.

시간 t2부터 시간 t3 사이, 및 시간 t4부터 시간 t5 사이에서의 동작은 시간 0부터 시간 t1 사이에서의 동작과 실질적으로 동일할 수 있고, 시간 t3부터 시간 t4 사이에서의 동작은 시간 t1부터 시간 t2 사이에서의 동작과 실질적으로 동일할 수 있다.The operation between time t2 and time t3 and between time t4 and time t5 may be substantially the same as the operation between time 0 and time t1 and the operation between time t3 and time t4 may be performed from time t1 to time t2 May be substantially the same as the operation between.

한편, 도 2, 3a, 3b 및 3c를 참조하여 데이터 신호(DS)가 상기 로우 레벨을 가지는 경우에 변조 신호(MS)의 진폭이 감소하고 데이터 신호(DS)가 상기 하이 레벨을 가지는 경우에 변조 신호(MS)의 진폭이 증가하는 것으로 설명하였으나, 본 발명은 이에 한정되지 않으며 데이터 신호(DS)가 상기 하이 레벨을 가지는 경우에 변조 신호(MS)의 진폭이 감소하고 데이터 신호(DS)가 상기 로우 레벨을 가지는 경우에 변조 신호(MS)의 진폭이 증가하도록 구현될 수도 있다.On the other hand, referring to Figs. 2, 3a, 3b and 3c, when the amplitude of the modulation signal MS decreases and the data signal DS has the high level when the data signal DS has the low level, The present invention is not limited to this and the amplitude of the modulation signal MS may be decreased when the data signal DS has the high level and the data signal DS may be amplified The amplitude of the modulation signal MS may be increased so as to have a low level.

다시 도 1을 참조하면, 본 발명의 실시예들에 따른 고주파 변조기(100)에서, 공진기(200)를 구성하는 상기 공진기의 길이와 제1 및 제2 버랙터들(300a, 300b)의 크기에 기초하여 임피던스 매칭이 수행될 수 있다.Referring to FIG. 1 again, in the high frequency modulator 100 according to the embodiments of the present invention, the length of the resonator constituting the resonator 200 and the length of the first and second varactors 300a and 300b So that impedance matching can be performed.

구체적으로, 제1 단자(T1)에서 공진기(200), 제1 및 제2 버랙터들(300a, 300b) 및 제2 부하(L2)를 바라 본 임피던스(ZA)가 제1 단자(T1)에서 제1 부하(L1)를 바라 본 임피던스(Z1)(즉, 제1 부하(L1)의 임피던스)와 동일하도록, 상기 전송선의 길이와 상기 제1 및 제2 버랙터들(300a, 300b)의 크기를 조절할 수 있다. 또한, 제2 단자(T2)에서 공진기(200), 제1 및 제2 버랙터들(300a, 300b) 및 제1 부하(L1)를 바라 본 임피던스(ZB)가 제2 단자(T2)에서 제2 부하(L2)를 바라 본 임피던스(Z2)(즉, 제2 부하(L2)의 임피던스)와 동일하도록, 상기 전송선의 길이와 상기 제1 및 제2 버랙터들(300a, 300b)의 크기를 조절할 수 있다.More specifically, the impedance ZA that is viewed from the first terminal T1 to the resonator 200, the first and second varactors 300a and 300b, and the second load L2 is applied to the first terminal T1 The length of the transmission line and the size of the first and second varactors 300a and 300b are adjusted so as to be equal to the impedance Z1 (i.e., the impedance of the first load L1) viewed from the first load L1 . The impedance ZB from the second terminal T2 to the resonator 200 and the first and second varactors 300a and 300b and the first load L1 is greater than the impedance ZB from the second terminal T2 to the second terminal T2. The length of the transmission line and the size of the first and second varactors 300a and 300b can be adjusted so as to be equal to the impedance Z2 viewed from the load L2 (i.e., the impedance of the second load L2) have.

실시예에 따라서, 제1 버랙터(300a)의 크기와 제2 버랙터(300b)의 크기는 실질적으로 동일할 수도 있고, 서로 다를 수도 있다. 제1 및 제2 버랙터들(300a, 300b)의 커패시턴스는 제1 및 제2 버랙터들(300a, 300b)의 크기에 따라 결정되므로, 제1 버랙터(300a)의 상기 제1 커패시턴스와 제2 버랙터(300b)의 상기 제2 커패시턴스는 실질적으로 동일할 수도 있고, 서로 다를 수도 있다.According to the embodiment, the size of the first varactor 300a and the size of the second varactor 300b may be substantially the same or may be different from each other. Since the capacitance of the first and second varactors 300a and 300b is determined by the size of the first and second varactors 300a and 300b, the first capacitance of the first varactor 300a, The second capacitances of the first and second capacitors 300a and 300b may be substantially the same or may be different from each other.

도 4a 및 4b는 본 발명의 실시예들에 따른 고주파 변조기의 구조를 설명하기 위한 단면도들이다.4A and 4B are cross-sectional views illustrating a structure of a high frequency modulator according to embodiments of the present invention.

도 1 및 4a를 참조하면, 공진기(200)와 버랙터들(300a, 300b)은 반도체 기판(10) 상의 서로 다른 레이어에 형성될 수 있다.Referring to FIGS. 1 and 4A, the resonator 200 and the varactors 300a and 300b may be formed on different layers on the semiconductor substrate 10.

구체적으로, 반도체 기판(10) 상에 제1 및 제2 버랙터들(300a, 300b)이 형성될 수 있고, 제1 및 제2 버랙터들(300a, 300b) 상에 제1 절연막(20)이 형성될 수 있다. 제1 및 제2 버랙터들(300a, 300b)과 제1 절연막(20)은 반도체 기판(10) 상의 제1 레이어를 구성할 수 있다.More specifically, the first and second varactors 300a and 300b may be formed on the semiconductor substrate 10 and the first insulating film 20 may be formed on the first and second varactors 300a and 300b . The first and second varactors 300a and 300b and the first insulating layer 20 may constitute a first layer on the semiconductor substrate 10. [

상기 제1 레이어 상에, 즉 제1 및 제2 버랙터들(300a, 300b)이 형성된 반도체 기판(10) 상에 공진기(200)가 형성될 수 있고, 공진기(200) 상에 제2 절연막(30)이 형성될 수 있다. 예를 들어, 구리, 텅스텐, 티타늄, 알루미늄 등과 같은 금속을 포함하는 도전 물질을 적층하고 패터닝함으로써, 공진기(200)가 형성될 수 있다. 공진기(200)와 제2 절연막(30)은 상기 제1 레이어 상의 제2 레이어를 구성할 수 있다.A resonator 200 may be formed on the semiconductor substrate 10 on which the first and second varactors 300a and 300b are formed and the second insulating film 30 May be formed. For example, the resonator 200 can be formed by laminating and patterning a conductive material including a metal such as copper, tungsten, titanium, aluminum, and the like. The resonator 200 and the second insulating layer 30 may form a second layer on the first layer.

제1 버랙터(300a)는 제1 절연막(20)의 일부를 관통하는 제1 컨택(22a)을 통해 공진기(200)와 연결될 수 있다. 제2 버랙터(300b)는 제1 절연막(20)의 일부를 관통하는 제2 컨택(22b)을 통해 공진기(200)와 연결될 수 있다. 제1 컨택(22a)과 공진기(200)가 맞닿는 부분이 공진기(200)의 제1 단자(T1)에 대응할 수 있고, 제2 컨택(22b)과 공진기(200)가 맞닿는 부분이 공진기(200)의 제2 단자(T2)에 대응할 수 있다.The first varactor 300a may be connected to the resonator 200 through a first contact 22a penetrating a part of the first insulating film 20. [ The second varactor 300b may be connected to the resonator 200 through a second contact 22b penetrating a part of the first insulating film 20. [ A portion where the first contact 22a contacts the resonator 200 may correspond to the first terminal T1 of the resonator 200 and a portion where the second contact 22b contacts the resonator 200 may correspond to the resonator 200, And the second terminal T2 of the second transistor M2.

한편, 도시하지는 않았지만, 차폐 패턴(500a, 500b, 500c)은 공진기(200)와 동일한 레이어(예를 들어, 상기 제2 레이어) 내에서 공진기(200)의 적어도 일부를 둘러싸도록 형성될 수 있다.Although not shown, the shielding patterns 500a, 500b and 500c may be formed so as to surround at least a part of the resonator 200 in the same layer as the resonator 200 (for example, the second layer).

도 1 및 4b를 참조하면, 제1 버랙터(300a)는 제1 불순물 영역(310a)(예를 들어, 소스 영역), 제2 불순물 영역(320a)(예를 들어, 드레인 영역), 게이트 전극(330a) 및 게이트 절연막(340a)을 포함할 수 있다.Referring to FIGS. 1 and 4B, a first varactor 300a includes a first impurity region 310a (e.g., a source region), a second impurity region 320a (e.g., a drain region) (330a) and a gate insulating film (340a).

제1 및 제2 불순물 영역들(310a, 320a)은 반도체 기판(10) 내에 형성될 수 있다. 예를 들어, 이온 주입(ion implantation) 공정을 이용하여 n형 반도체 기판(10) 내에 (n+)형 영역들을 형성함으로써, 제1 및 제2 불순물 영역들(310a, 320a)을 마련할 수 있다.The first and second impurity regions 310a and 320a may be formed in the semiconductor substrate 10. For example, the first and second impurity regions 310a and 320a can be provided by forming (n +) type regions in the n-type semiconductor substrate 10 using an ion implantation process.

게이트 전극(330a) 및 게이트 절연막(340a)은 반도체 기판(10) 상에 형성될 수 있다. 예를 들어, 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 실리콘 질화물(SiNx), 게르마늄 산질화물(GeOxNy), 게르마늄 실리콘 산화물(GeSixOy) 또는 고유전율을 갖는 물질을 사용하여 게이트 절연막(340a)이 형성될 수 있다. 게이트 절연막(340a) 상에 게이트 도전막을 적층한 후, 적층된 게이트 도전막을 패터닝하여 게이트 전극(330a)이 형성될 수 있다. 상기 게이트 도전막은 폴리실리콘, 금속 및/또는 금속 화합물을 사용하여 형성될 수 있다.The gate electrode 330a and the gate insulating film 340a may be formed on the semiconductor substrate 10. The gate insulating film 340a is formed using a material having a high dielectric constant, for example, silicon oxide (SiOx), silicon oxynitride (SiOxNy), silicon nitride (SiNx), germanium oxynitride (GeOxNy), germanium silicon oxide (GeSixOy) Can be formed. The gate electrode 330a may be formed by laminating a gate conductive film on the gate insulating film 340a and then patterning the laminated gate conductive film. The gate conductive film may be formed using polysilicon, a metal, and / or a metal compound.

게이트 전극(330a)과 연결되는 게이트 노드(GN)가 제1 버랙터(300a)의 제1 전극을 구성할 수 있고, 제1 및 제2 불순물 영역들(310a, 320a)과 연결되는 바디 노드(BN)가 제1 버랙터(300a)의 제2 전극을 구성할 수 있다. 제1 버랙터(300a)의 상기 제1 및 제2 전극들 중 하나가 공진기(200)의 제1 단자(T1)와 연결될 수 있고, 상기 제1 및 제2 전극들 중 다른 하나가 제1 노드(N1)와 연결될 수 있다.A gate node GN connected to the gate electrode 330a may constitute a first electrode of the first varactor 300a and a body node connected to the first and second impurity regions 310a and 320a BN can constitute the second electrode of the first varactor 300a. One of the first and second electrodes of the first varactor 300a may be connected to the first terminal T1 of the resonator 200 and the other of the first and second electrodes may be connected to the first node T1 of the resonator 200, (N1).

한편, 도시하지는 않았지만, 제2 버랙터(300b)의 구조는 제1 버랙터(300a)의 구조와 실질적으로 동일할 수 있다.Although not shown, the structure of the second varactor 300b may be substantially the same as the structure of the first varactor 300a.

도 5는 본 발명의 실시예들에 따른 고주파 변조기의 동작을 설명하기 위한 도면이다.5 is a view for explaining the operation of the high frequency modulator according to the embodiments of the present invention.

중간-상태(Mid-State)의 신호 전달 특성 곡선이 추가되는 것을 제외하면, 도 5의 실시예는 도 2의 실시예와 실질적으로 동일할 수 있다.The embodiment of FIG. 5 may be substantially the same as the embodiment of FIG. 2, except that a mid-state signal transfer characteristic curve is added.

도 1 및 5를 참조하면, 상술한 것처럼 공진기(200), 제1 버랙터(300a) 및 제2 버랙터(300b)에 의해 본 발명의 실시예들에 따른 고주파 변조기(100)의 상기 공진 주파수가 결정되며, 데이터 신호(DS)에 기초하여 제1 및 제2 버랙터들(300a, 300b)의 커패시턴스가 변하고 상기 공진 주파수가 변할 수 있다. 이 때, 데이터 신호(DS)는 세 개의 레벨을 가질 수 있다.Referring to FIGS. 1 and 5, the resonator 200, the first varactor 300a, and the second varactor 300b are connected to the resonance frequency of the high frequency modulator 100 according to the embodiments of the present invention, And the capacitance of the first and second varactors 300a and 300b may be changed based on the data signal DS and the resonance frequency may be changed. At this time, the data signal DS may have three levels.

구체적으로, 제1 및 제2 버랙터들(300a, 300b)에 인가되는 데이터 신호(DS)가 상기 로우 레벨과 상기 하이 레벨 사이의 중간 레벨(예를 들어, 약 0.5V)을 가지는 경우에, 제1 및 제2 버랙터들(300a, 300b)의 상기 제1 및 제2 커패시턴스들 각각은 데이터 신호(DS)가 상기 로우 레벨일 때의 값과 데이터 신호(DS)가 상기 하이 레벨일 때의 값의 사이 값을 가질 수 있으며, 이 때 상기 공진 주파수 또한 데이터 신호(DS)가 상기 로우 레벨일 때의 값과 데이터 신호(DS)가 상기 하이 레벨일 때의 값의 사이 값을 가질 수 있다. 도 5에서 데이터 신호(DS)가 상기 중간 레벨을 가지는 경우의 신호 전달 특성을 중간-상태로 도시하였으며, 예를 들어 데이터 신호(DS)가 상기 중간 레벨을 가지는 경우에 상기 공진 주파수가 제1 주파수(f1)와 제2 주파수(f2) 사이의 제3 주파수(f3)로 설정될 수 있다.Specifically, when the data signal DS applied to the first and second varactors 300a and 300b has an intermediate level (for example, about 0.5 V) between the low level and the high level, Each of the first and second capacitances of the first and second varactors 300a and 300b has a value when the data signal DS is at the low level and a value when the data signal DS is at the high level And the resonance frequency may have a value between a value when the data signal DS is at the low level and a value when the data signal DS is at the high level. In FIG. 5, the signal transmission characteristic in the case where the data signal DS has the intermediate level is shown as a mid-state. For example, when the data signal DS has the intermediate level, (f3) between the first frequency f1 and the second frequency f2.

도 5의 온-상태 및 오프-상태에서의 동작은 도 2의 온-상태 및 오프-상태에서의 동작과 실질적으로 동일할 수 있다.The operation in the on-state and the off-state of FIG. 5 may be substantially the same as the operation in the on-state and the off-state of FIG.

본 발명의 실시예들에 따른 고주파 변조기(100)에서, 데이터 신호(DS)의 레벨에 따라서 상기 공진 주파수가 변할 수 있으며, 반송파 신호(CRS)의 주파수가 제1 주파수(f1)인 경우에 상기 공진 주파수의 변화에 의한 신호 전달 특성의 차이(도 5의 D1 및 D2)에 기초하여 변조 신호(MS)의 진폭을 제어할 수 있다.In the high frequency modulator 100 according to the embodiments of the present invention, when the frequency of the carrier signal (CRS) is the first frequency (f1), the resonance frequency can be changed according to the level of the data signal The amplitude of the modulation signal MS can be controlled based on the difference (D1 and D2 in Fig. 5) of the signal transmission characteristics due to the change of the resonance frequency.

한편, 도시하지는 않았지만, 실시예에 따라서 데이터 신호(DS)는 네 개 이상의 레벨을 가질 수도 있다.On the other hand, although not shown, the data signal DS may have four or more levels according to the embodiment.

도 6은 본 발명의 실시예들에 따른 고주파 변조기를 이용한 신호 변조 방법을 나타내는 순서도이다.6 is a flowchart illustrating a signal modulation method using a high frequency modulator according to embodiments of the present invention.

도 1 및 6을 참조하면, 본 발명의 실시예들에 따른 고주파 변조기(10)는 공진기(200), 공진기(200)의 제1 단자(T1)와 연결되는 제1 버랙터(300a) 및 공진기(200)의 제2 단자(T2)와 연결되는 제2 버랙터(300b)를 포함한다. 공진기(200), 제1 버랙터(300a) 및 제2 버랙터(300b)에 의해 고주파 변조기(100)의 공진 주파수가 결정된다.1 and 6, a high frequency modulator 10 according to embodiments of the present invention includes a resonator 200, a first varactor 300a connected to a first terminal T1 of the resonator 200, And a second varactor (300b) connected to the second terminal (T2) of the main body (200). The resonance frequency of the high frequency modulator 100 is determined by the resonator 200, the first varactor 300a, and the second varactor 300b.

본 발명의 실시예들에 따른 신호 변조 방법에서, 공진기(200)의 제1 단자(T1)에서 수신되는 반송파 신호(CRS)에 기초하여, 공진기(200)의 제2 단자(T2)에서 출력되는 변조 신호(MS)를 발생한다(단계 S100). 예를 들어, 반송파 신호(CRS)는 일정한 주파수 및 진폭을 가질 수 있고, 변조 신호(MS)는 반송파 신호(CRS)와 실질적으로 동일한 주파수를 가질 수 있다.In the signal modulation method according to the embodiments of the present invention, the signal is outputted from the second terminal T2 of the resonator 200 based on the carrier signal (CRS) received at the first terminal T1 of the resonator 200 And generates a modulation signal MS (step S100). For example, the carrier signal CRS may have a constant frequency and amplitude, and the modulating signal MS may have a frequency that is substantially the same as the carrier signal CRS.

제1 및 제2 버랙터들(300a, 300b)에 인가되는 데이터 신호(DS)를 기초로 상기 공진 주파수를 변화시키고, 상기 공진 주파수의 변화에 기초하여 변조 신호(MS)를 제어한다(단계 S200). 예를 들어, 데이터 신호(DS)는 제1 노드(N1)를 통해 제1 및 제2 버랙터들(300a, 300b)에 인가된다. 예를 들어, 데이터 신호(DS)의 레벨에 기초하여 변조 신호(MS)의 진폭이 제어될 수 있다.The resonance frequency is changed based on the data signal DS applied to the first and second varactors 300a and 300b and the modulation signal MS is controlled based on the change in the resonance frequency (step S200) . For example, the data signal DS is applied to the first and second varactors 300a and 300b through the first node N1. For example, the amplitude of the modulated signal MS can be controlled based on the level of the data signal DS.

도 7은 도 6의 변조 신호를 제어하는 단계의 일 예를 나타내는 순서도이다.7 is a flowchart showing an example of a step of controlling the modulation signal of FIG.

도 1, 6 및 7을 참조하면, 변조 신호(MS)를 제어하는데 있어서(단계 S200), 데이터 신호(DS)가 로우 레벨(예를 들어, 약 0V)을 가지는 경우에, 제1 및 제2 버랙터들(300a, 300b)의 커패시턴스가 증가하고 상기 공진 주파수가 감소하여, 변조 신호(MS)의 진폭을 제1 진폭으로 설정할 수 있다(단계 S210).1, 6 and 7, in the case where the data signal DS has a low level (for example, about 0 V) in controlling the modulation signal MS (Step S200), the first and second The capacitance of the varactors 300a and 300b increases and the resonance frequency decreases so that the amplitude of the modulation signal MS can be set to the first amplitude (step S210).

예를 들어, 도 2, 3a, 3b 및 3c를 참조하여 상술한 것처럼, 데이터 신호(DS)가 상기 로우 레벨을 가지는 경우에, 고주파 변조기(100)는 상기 커패시턴스의 증가 및 상기 공진 주파수의 감소에 따라 도 2의 오프-상태의 신호 전달 특성을 가질 수 있다. 이에 따라, 제1 주파수(f1)를 가지는 반송파 신호(CRS)의 전달이 차단될 수 있으며, 변조 신호(MS)는 상대적으로 작은 상기 제1 진폭을 가질 수 있다.For example, as described above with reference to FIGS. 2, 3a, 3b and 3c, when the data signal DS has the low level, the high-frequency modulator 100 increases the capacitance and decreases the resonance frequency And thus can have off-state signal transmission characteristics of FIG. Accordingly, the transmission of the carrier signal CRS having the first frequency f1 can be blocked, and the modulation signal MS can have the first amplitude which is relatively small.

데이터 신호(DS)가 하이 레벨(예를 들어, 약 1V)을 가지는 경우에, 제1 및 제2 버랙터들(300a, 300b)의 커패시턴스가 감소하고 상기 공진 주파수가 증가하여, 변조 신호(MS)의 진폭을 상기 제1 진폭보다 큰 제2 진폭으로 설정할 수 있다(단계 S220).The capacitance of the first and second varactors 300a and 300b decreases and the resonance frequency increases so that the modulated signal MS is at a low level when the data signal DS has a high level (e.g., about 1V) To a second amplitude larger than the first amplitude (step S220).

예를 들어, 도 2, 3a, 3b 및 3c를 참조하여 상술한 것처럼, 데이터 신호(DS)가 상기 하이 레벨을 가지는 경우에, 고주파 변조기(100)는 상기 커패시턴스의 감소 및 상기 공진 주파수의 증가에 따라 도 2의 온-상태의 신호 전달 특성을 가질 수 있다. 이에 따라, 제1 주파수(f1)를 가지는 반송파 신호(CRS)가 전달될 수 있으며, 변조 신호(MS)는 상대적으로 큰 상기 제2 진폭을 가질 수 있다. 예를 들어, 상기 제2 진폭은 반송파 신호(CRS)의 진폭과 실질적으로 동일할 수 있다.For example, as described above with reference to Figs. 2, 3a, 3b and 3c, when the data signal DS has the high level, the high-frequency modulator 100 can reduce the capacitance and increase the resonance frequency And thus can have on-state signal transmission characteristics of FIG. Accordingly, the carrier signal CRS having the first frequency f1 can be transmitted, and the modulation signal MS can have the second amplitude having a relatively large value. For example, the second amplitude may be substantially equal to the amplitude of the carrier signal (CRS).

한편, 도시하지는 않았지만, 데이터 신호(DS)가 상기 로우 레벨과 상기 하이 레벨 사이의 중간 레벨(예를 들어, 약 0.5V)을 가지는 경우에, 상기 커패시턴스의 변화 및 상기 공진 주파수의 변화에 기초하여, 변조 신호(MS)의 진폭을 상기 제1 진폭보다 크고 상기 제2 진폭보다 작은 제3 진폭으로 설정할 수도 있다.On the other hand, although not shown, when the data signal DS has an intermediate level (for example, about 0.5 V) between the low level and the high level, based on the change in the capacitance and the change in the resonance frequency , The amplitude of the modulation signal MS may be set to a third amplitude larger than the first amplitude and smaller than the second amplitude.

도 8은 본 발명의 실시예들에 따른 고주파 송신기를 나타내는 블록도이다. 도 9는 도 8의 고주파 송신기의 동작을 설명하기 위한 도면이며, 도 8의 고주파 송신기의 출력에 대응하는 성상 포인트들(constellation points)의 배치를 나타낸다.8 is a block diagram illustrating a high frequency transmitter according to embodiments of the present invention. FIG. 9 is a view for explaining the operation of the high-frequency transmitter of FIG. 8 and shows the arrangement of constellation points corresponding to the output of the high-frequency transmitter of FIG.

도 8 및 9를 참조하면, 고주파 송신기(1000a)는 제어 회로(1100a), I/Q 네트워크 회로(1200a) 및 감쇠 회로(1300a)를 포함한다. 고주파 송신기(1000a)는 안테나(1400)를 더 포함할 수 있다.8 and 9, the high frequency transmitter 1000a includes a control circuit 1100a, an I / Q network circuit 1200a and an attenuation circuit 1300a. The high-frequency transmitter 1000a may further include an antenna 1400. [

제어 회로(1100a)는 전송하고자 하는 데이터를 나타내는 비트 제어 신호를 발생한다. 상기 비트 제어 신호는 상기 전송하고자 하는 데이터와 관련된 벡터들(예를 들어, 도 9의 I1, -I1, I2, -I2, Q1, -Q1, Q2, -Q2)의 방향(즉, 부호)을 조절하기 위한 제1 비트 제어 신호(BC1)와, 상기 벡터들의 크기를 조절하기 위한 제2 및 제3 비트 제어 신호들(BC2, BC3)을 포함할 수 있다. 도 9의 모든 벡터들의 시작점은 I축과 Q축이 만나는 원점일 수 있다.The control circuit 1100a generates a bit control signal indicating data to be transmitted. The bit control signal indicates the direction (i.e., sign) of vectors (e.g., I1, -I1, I2, -I2, Q1, -Q1, Q2, -Q2 in FIG. 9) A first bit control signal BC1 for adjusting the size of the vectors, and second and third bit control signals BC2 and BC3 for adjusting the sizes of the vectors. The starting point of all the vectors in FIG. 9 may be the origin where the I axis and the Q axis meet.

I/Q 네트워크 회로(1200a)는 입력 신호(IS)에 기초하여 제1 반송파 신호(CRSI1) 및 제2 반송파 신호(CRSQ1)를 발생한다. 예를 들어, 입력 신호(IS)는 오실레이터에서 발생될 수 있다. 제1 반송파 신호(CRSI1)는 동상(in-phase) 성분의 신호이며, 입력 신호(IS)와 실질적으로 동일할 수 있다. 제2 반송파 신호(CRSQ1)는 직교 위상(quadrature) 성분의 신호이며, 입력 신호(IS)를 지연하여 발생될 수 있다. 예를 들어, 제1 반송파 신호(CRSI1)는 사인(sine) 신호일 수 있고, 제2 반송파 신호(CRSQ1)는 코사인(cosine) 신호일 수 있다.The I / Q network circuit 1200a generates the first carrier signal CRSI1 and the second carrier signal CRSQ1 based on the input signal IS. For example, the input signal IS may be generated in an oscillator. The first carrier signal CRSI1 is a signal of an in-phase component and may be substantially the same as the input signal IS. The second carrier signal CRSQ1 is a signal of a quadrature component and can be generated by delaying the input signal IS. For example, the first carrier signal CRSI1 may be a sine signal and the second carrier signal CRSQ1 may be a cosine signal.

감쇠 회로(1300a)는 상기 비트 제어 신호(예를 들어, BC2, BC3), 제1 반송파 신호(CRSI1) 및 제2 반송파 신호(CRSQ1)에 기초하여 상기 전송하고자 하는 데이터에 대응하는 출력 변조 신호(OMS1)를 발생한다. 출력 변조 신호(OMS1)는 안테나(1400)를 통해 출력될 수 있다.The attenuation circuit 1300a outputs an output modulated signal corresponding to the data to be transmitted based on the bit control signals (for example, BC2 and BC3), the first carrier signal CRSI1 and the second carrier signal CRSQ1 OMS1). The output modulated signal OMS1 may be output via the antenna 1400. [

감쇠 회로(1300a)는 QAM(quadrature amplitude modulation) 방식에 기초하여 상기 전송하고자 하는 데이터를 변조할 수 있다. 예를 들어, 감쇠 회로(1300a)는 16-QAM 방식에 기초하여 출력 변조 신호(OMS1)를 발생할 수 있다. 16-QAM 방식에서, 도 9에 도시된 것처럼 출력 변조 신호(OMS1)는 16개의 성상 포인트들(P1, P2, P3, P4, P5, P6, P7, P8, P9, P10, P11, P12, P13, P14, P15, P16) 중 하나에 대응하는 값을 가질 수 있다.The attenuation circuit 1300a may modulate the data to be transmitted based on a quadrature amplitude modulation (QAM) scheme. For example, the attenuation circuit 1300a may generate an output modulated signal OMS1 based on a 16-QAM scheme. In the 16-QAM system, the output modulation signal OMS1 includes 16 constellation points P1, P2, P3, P4, P5, P6, P7, P8, P9, P10, P11, P12, P13 , P14, P15, P16).

감쇠 회로(1300a)는 적어도 하나의 고주파 변조기를 포함하여 구현된다. 각각의 고주파 변조기는 본 발명의 실시예들에 따른 고주파 변조기(도 1의 100)일 수 있다. 각각의 고주파 변조기는 공진기, 상기 공진기의 제1 단자와 제1 노드 사이에 연결된 제1 버랙터, 및 상기 공진기의 제2 단자와 상기 제1 노드 사이에 연결된 제2 버랙터를 포함하고, 상기 공진기의 제1 단자에서 수신되는 반송파 신호에 기초하여 상기 공진기의 제2 단자에서 출력되는 변조 신호를 발생하며, 상기 제1 및 제2 버랙터들에 인가되는 데이터 신호를 기초로 공진 주파수를 변화시키고, 상기 공진 주파수의 변화에 기초하여 상기 변조 신호를 제어한다.The attenuation circuit 1300a is implemented with at least one high frequency modulator. Each high frequency modulator may be a high frequency modulator (100 of FIG. 1) according to embodiments of the present invention. Each of the high frequency modulators includes a resonator, a first varactor connected between the first terminal of the resonator and the first node, and a second varactor connected between the second terminal of the resonator and the first node, Generates a modulated signal output from a second terminal of the resonator based on a carrier signal received at a first terminal of the resonator, and changes a resonance frequency based on a data signal applied to the first and second varactors, And controls the modulation signal based on a change in the resonance frequency.

구체적으로, 감쇠 회로(1300a)는 제1 고주파 변조기(1310), 제2 고주파 변조기(1320) 및 가산기(1330a)를 포함할 수 있다. 제1 고주파 변조기(1310)는 제2 비트 제어 신호(BC2) 및 제1 반송파 신호(CRSI1)에 기초하여 제1 변조 신호(MS11)를 발생할 수 있다. 제2 고주파 변조기(1320)는 제3 비트 제어 신호(BC3) 및 제2 반송파 신호(CRSQ1)에 기초하여 제2 변조 신호(MS21)를 발생할 수 있다. 제1 고주파 변조기(1310)에서는 제2 비트 제어 신호(BC2) 및 제1 반송파 신호(CRSI1)가 각각 도 1의 데이터 신호(DS) 및 반송파 신호(CRS)에 대응할 수 있고, 제2 고주파 변조기(1320)에서는 제3 비트 제어 신호(BC3) 및 제2 반송파 신호(CRSQ1)가 각각 도 1의 데이터 신호(DS) 및 반송파 신호(CRS)에 대응할 수 있다. 가산기(1330a)는 제1 변조 신호(MS11)와 제2 변조 신호(MS21)를 합산하여 출력 변조 신호(OMS1)를 발생할 수 있다.Specifically, the attenuation circuit 1300a may include a first high-frequency modulator 1310, a second high-frequency modulator 1320, and an adder 1330a. The first high frequency modulator 1310 can generate the first modulated signal MS11 based on the second bit control signal BC2 and the first carrier signal CRSI1. The second high frequency modulator 1320 may generate the second modulated signal MS21 based on the third bit control signal BC3 and the second carrier signal CRSQ1. In the first high frequency modulator 1310, the second bit control signal BC2 and the first carrier signal CRSI1 may correspond to the data signal DS and the carrier signal CRS of FIG. 1, respectively, and the second high frequency modulator The third bit control signal BC3 and the second carrier signal CRSQ1 may correspond to the data signal DS and the carrier signal CRS of FIG. The adder 1330a may generate the output modulated signal OMS1 by summing the first modulated signal MS11 and the second modulated signal MS21.

도 8의 실시예에서, I/Q 네트워크 회로(1200a)가 제1 비트 제어 신호(BC1)에 기초하여 제1 반송파 신호(CRSI1)의 부호 및 제2 반송파 신호(CRSQ1)의 부호를 결정할 수 있다. 예를 들어, 제1 비트 제어 신호(BC1)에 기초하여, 제1 반송파 신호(CRSI1)는 제1 I-벡터(도 9의 I1) 및 제2 I-벡터(도 9의 -I1) 중 하나에 대응하도록 설정될 수 있고, 제2 반송파 신호(CRSQ1)는 제1 Q-벡터(도 9의 Q1) 및 제2 Q-벡터(도 9의 -Q1) 중 하나에 대응하도록 설정될 수 있다. 제1 I-벡터(I1) 및 제2 I-벡터(-I1)는 각각 sin(t) 및 -sin(t)에 대응할 수 있고, 제1 Q-벡터(Q1) 및 제2 Q-벡터(-Q1)는 각각 cos(t) 및 -cos(t)에 대응할 수 있다.8, the I / Q network circuit 1200a can determine the sign of the first carrier signal CRSI1 and the sign of the second carrier signal CRSQ1 based on the first bit control signal BC1 . For example, based on the first bit control signal BC1, the first carrier signal CRSI1 may be one of the first I-vector (I1 in Fig. 9) and the second I-vector (-I1 in Fig. 9) And the second carrier signal CRSQ1 may be set to correspond to one of the first Q-vector (Q1 in Fig. 9) and the second Q-vector (Q1 in Fig. 9). The first I-vector I1 and the second I-vector I1 may correspond to sin (t) and -sin (t), respectively, and the first Q-vector Q1 and the second Q- -Q1 may correspond to cos (t) and -cos (t), respectively.

제1 고주파 변조기(1310)는 제2 비트 제어 신호(BC2)를 기초로 제1 반송파 신호(CRSI1)의 크기를 조절하여 제1 변조 신호(MS11)를 발생할 수 있다. 예를 들어, 제2 비트 제어 신호(BC2)가 로우 레벨을 가지는 경우에, 제1 변조 신호(MS11)는 제1 반송파 신호(CRSI1)와 실질적으로 동일하게 제1 I-벡터(I1) 및 제2 I-벡터(-I1) 중 하나에 대응할 수 있다. 제2 비트 제어 신호(BC2)가 하이 레벨을 가지는 경우에, 제1 변조 신호(MS11)는 제3 I-벡터(도 9의 I2) 및 제4 I-벡터(도 9의 -I2) 중 하나에 대응할 수 있다. 다시 말하면, 제1 변조 신호(MS11)는 제2 비트 제어 신호(BC2) 및 제1 반송파 신호(CRSI1)에 기초하여 제1 내지 제4 I-벡터들(I1, -I1, I2, -I2) 중 하나에 대응하도록 설정될 수 있다.The first high frequency modulator 1310 can generate the first modulated signal MS11 by adjusting the size of the first carrier signal CRSI1 based on the second bit control signal BC2. For example, when the second bit control signal BC2 has a low level, the first modulated signal MS11 is divided into a first I-vector I1 and a second I-vector I2 substantially equal to the first carrier signal CRSI1. 2 < / RTI > I-vector (-I1). When the second bit control signal BC2 has a high level, the first modulated signal MS11 is the one of the third I-vector (I2 in Fig. 9) and the fourth I-vector (-I2 in Fig. 9) . In other words, the first modulated signal MS11 includes first to fourth I-vectors I1, -I1, I2, -I2 based on the second bit control signal BC2 and the first carrier signal CRSI1. Lt; / RTI >

제1 고주파 변조기(1310)와 유사하게, 제2 고주파 변조기(1320)는 제3 비트 제어 신호(BC3)를 기초로 제2 반송파 신호(CRSQ1)의 크기를 조절하여 제2 변조 신호(MS21)를 발생할 수 있다. 제2 변조 신호(MS21)는 제1 내지 제4 Q-벡터들(도 9의 Q1, -Q1, Q2, -Q2) 중 하나에 대응하도록 설정될 수 있다.Similar to the first high frequency modulator 1310, the second high frequency modulator 1320 adjusts the size of the second carrier signal CRSQ1 based on the third bit control signal BC3 to generate the second modulated signal MS21 Lt; / RTI > The second modulated signal MS21 may be set to correspond to one of the first through fourth Q-vectors (Q1, -Q1, Q2, -Q2 in FIG. 9).

가산기(1330a)는 제1 변조 신호(MS11)와 제2 변조 신호(MS21)를 합산하여, 제1 내지 제16 성상 포인트들(P1~P16) 중 하나에 대응하는 출력 변조 신호(OMS1)를 발생할 수 있다. 예를 들어, 제1 변조 신호(MS11)가 제1 I-벡터(I1)에 대응하고 제2 변조 신호(MS21)가 제1 Q-벡터(Q1)에 대응하는 경우에, 출력 변조 신호(OMS1)는 제1 성상 포인트(P1)에 대응할 수 있다.The adder 1330a adds the first modulated signal MS11 and the second modulated signal MS21 to generate an output modulated signal OMS1 corresponding to one of the first through sixteenth constellation points P1 through P16 . For example, when the first modulated signal MS11 corresponds to the first I-vector I1 and the second modulated signal MS21 corresponds to the first Q-vector Q1, the output modulated signal OMS1 May correspond to the first constellation point P1.

일 실시예에서, 제1 내지 제16 성상 포인트들(P1~P16) 각각은 4비트의 데이터인 0000, 0001, 0010, 0011, 0100, 0101, 0110, 0111, 1000, 1001, 1010, 1011, 1100, 1101, 1110, 1111에 대응할 수 있다. 이 때, 상위 2개의 비트들이 제1 비트 제어 신호(BC1)에 대응할 수 있고, 최하위 비트가 제2 비트 제어 신호(BC2)에 대응할 수 있으며, 두 번째 하위 비트가 제3 비트 제어 신호(BC3)에 대응할 수 있다. 예를 들어, 최상위 비트가 0 또는 1일 때 Q-벡터의 부호가 +(예를 들어, Q1) 또는 -(예를 들어, -Q1)일 수 있고, 두 번째 상위 비트가 0 또는 1일 때 I-벡터의 부호가 +(예를 들어, I1) 또는 -(예를 들어, -I1)일 수 있다. 최하위 비트가 0 또는 1일 때 I-벡터의 크기가 제1 크기(예를 들어, I1) 또는 제2 크기(예를 들어, I2)일 수 있고, 두 번째 하위 비트가 0 또는 1일 때 Q-벡터의 크기가 제1 크기(예를 들어, Q1) 또는 제2 크기(예를 들어, Q2)일 수 있다.In one embodiment, each of the first to sixteenth constellation points P1 to P16 includes 4 bits of data 0000, 0001, 0010, 0011, 0100, 0101, 0110, 0111, 1000, 1001, 1010, 1011, 1100 , 1101, 1110, and 1111, respectively. At this time, the upper two bits may correspond to the first bit control signal BC1, the least significant bit may correspond to the second bit control signal BC2, the second lower bit may correspond to the third bit control signal BC3, . For example, when the most significant bit is 0 or 1, the sign of the Q-vector may be + (e.g. Q1) or - (e.g., -Q1), and when the second most significant bit is 0 or 1 The sign of the I-vector may be + (e.g., I1) or - (e.g., -I1). Vector may be of a first size (e.g., I1) or a second size (e.g., I2) when the least significant bit is 0 or 1, and Q - vector may be of a first size (e.g., Q1) or a second size (e.g., Q2).

도 10은 본 발명의 실시예들에 따른 고주파 송신기를 나타내는 블록도이다.10 is a block diagram illustrating a high frequency transmitter according to embodiments of the present invention.

도 9 및 10을 참조하면, 고주파 송신기(1000b)는 제어 회로(1100a), I/Q 네트워크 회로(1200b) 및 감쇠 회로(1300b)를 포함하며, 안테나(1400)를 더 포함할 수 있다.9 and 10, the high frequency transmitter 1000b includes a control circuit 1100a, an I / Q network circuit 1200b, and an attenuation circuit 1300b, and may further include an antenna 1400. [

도 10의 제어 회로(1100a) 및 안테나(1400)는 도 8의 제어 회로(1100a) 및 안테나(1400)와 각각 실질적으로 동일할 수 있다.The control circuit 1100a and the antenna 1400 of Fig. 10 may be substantially the same as the control circuit 1100a and the antenna 1400 of Fig. 8, respectively.

I/Q 네트워크 회로(1200b)는 입력 신호(IS)에 기초하여 동상 성분의 제1 반송파 신호(CRSI2) 및 직교 위상 성분의 제2 반송파 신호(CRSQ2)를 발생한다.The I / Q network circuit 1200b generates the first carrier signal (CRSI2) of the in-phase component and the second carrier signal (CRSQ2) of the quadrature component based on the input signal IS.

감쇠 회로(1300b)는 상기 비트 제어 신호(예를 들어, BC1, BC2, BC3), 제1 반송파 신호(CRSI2) 및 제2 반송파 신호(CRSQ2)에 기초하여 상기 전송하고자 하는 데이터에 대응하는 출력 변조 신호(OMS1)를 발생한다. 감쇠 회로(1300b)는 제1 고주파 변조기(1310), 제2 고주파 변조기(1320) 및 가산기(1330b)를 포함할 수 있다. 제1 고주파 변조기(1310)는 제2 비트 제어 신호(BC2) 및 제1 반송파 신호(CRSI2)에 기초하여 제1 변조 신호(MS12)를 발생할 수 있다. 제2 고주파 변조기(1320)는 제3 비트 제어 신호(BC3) 및 제2 반송파 신호(CRSQ2)에 기초하여 제2 변조 신호(MS22)를 발생할 수 있다. 가산기(1330b)는 제1 비트 제어 신호(BC1)를 기초로 제1 변조 신호(MS12)와 제2 변조 신호(MS22)를 합산하여 출력 변조 신호(OMS1)를 발생할 수 있다.The attenuation circuit 1300b outputs an output modulation signal corresponding to the data to be transmitted based on the bit control signals (for example, BC1, BC2, BC3), the first carrier signal (CRSI2) and the second carrier signal Signal OMS1. The attenuation circuit 1300b may include a first high frequency modulator 1310, a second high frequency modulator 1320 and an adder 1330b. The first high frequency modulator 1310 may generate the first modulated signal MS12 based on the second bit control signal BC2 and the first carrier signal CRSI2. The second high frequency modulator 1320 may generate the second modulated signal MS22 based on the third bit control signal BC3 and the second carrier signal CRSQ2. The adder 1330b may generate the output modulated signal OMS1 by summing the first modulated signal MS12 and the second modulated signal MS22 based on the first bit control signal BC1.

도 10의 실시예에서, 제1 반송파 신호(CRSI2)는 제1 I-벡터(도 9의 I1)에 대응하도록 설정될 수 있고, 제2 반송파 신호(CRSQ2)는 제1 Q-벡터(도 9의 Q1)에 대응하도록 설정될 수 있다.In the embodiment of Fig. 10, the first carrier signal CRSI2 may be set to correspond to a first I-vector (I1 in Fig. 9), and the second carrier signal CRSQ2 may be set to correspond to a first Q- Lt; RTI ID = 0.0 > Q1) < / RTI >

제1 고주파 변조기(1310)는 제2 비트 제어 신호(BC2)를 기초로 제1 반송파 신호(CRSI2)의 크기를 조절하여 제1 변조 신호(MS12)를 발생할 수 있고, 제2 고주파 변조기(1320)는 제3 비트 제어 신호(BC3)에 기초하여 제2 반송파 신호(CRSQ2)의 크기를 조절하여 제2 변조 신호(MS22)를 발생할 수 있다. 제1 변조 신호(MS12)는 제1 I-벡터(I1) 및 제3 I-벡터(도 9의 I2) 중 하나에 대응하도록 설정될 수 있고, 제2 변조 신호(MS22)는 제1 Q-벡터(Q1) 및 제3 Q-벡터(도 9의 Q2) 중 하나에 대응하도록 설정될 수 있다.The first high frequency modulator 1310 can generate the first modulated signal MS12 by adjusting the size of the first carrier signal CRSI2 based on the second bit control signal BC2, May generate the second modulated signal MS22 by adjusting the size of the second carrier signal (CRSQ2) based on the third bit control signal BC3. The first modulated signal MS12 may be set to correspond to one of the first I-vector I1 and the third I-vector (I2 of FIG. 9), and the second modulated signal MS22 may be set to correspond to one of the first Q- Vector Q1 and the third Q-vector (Q2 in Fig. 9).

도 10의 실시예에서, 가산기(1330b)가 제1 비트 제어 신호(BC1)에 기초하여 제1 변조 신호(MS12)의 부호 및 제2 변조 신호(MS22)의 부호를 결정할 수 있다. 예를 들어, 제1 비트 제어 신호(BC1)에 기초하여, 제1 변조 신호(MS12)의 부호가 + 또는 -로 결정될 수 있고, 제2 변조 신호(MS22)의 부호가 + 또는 -로 결정될 수 있다. 가산기(1330b)는 결정된 부호를 기초로 제1 변조 신호(MS12)와 제2 변조 신호(MS22)를 합산하여 출력 변조 신호(OMS1)를 발생할 수 있다. 도 10의 고주파 송신기(1000b)에서 발생된 출력 변조 신호(OMS1)는 도 8의 고주파 송신기(1000a)에서 발생된 출력 변조 신호(OMS1)와 실질적으로 동일할 수 있다.In the embodiment of Fig. 10, the adder 1330b can determine the sign of the first modulated signal MS12 and the sign of the second modulated signal MS22 based on the first bit control signal BC1. For example, based on the first bit control signal BC1, the sign of the first modulated signal MS12 can be determined to be + or -, and the sign of the second modulated signal MS22 can be determined to be + or - have. The adder 1330b may generate the output modulated signal OMS1 by summing the first modulated signal MS12 and the second modulated signal MS22 based on the determined sign. The output modulated signal OMS1 generated by the high frequency transmitter 1000b of FIG. 10 may be substantially the same as the output modulated signal OMS1 generated by the high frequency transmitter 1000a of FIG.

도 11은 본 발명의 실시예들에 따른 고주파 송신기를 나타내는 블록도이다. 도 12는 도 11의 고주파 송신기의 동작을 설명하기 위한 도면이며, 도 11의 고주파 송신기의 출력에 대응하는 성상 포인트들의 배치를 나타낸다.11 is a block diagram illustrating a high frequency transmitter according to embodiments of the present invention. FIG. 12 is a diagram for explaining the operation of the high-frequency transmitter of FIG. 11 and shows the arrangement of the constellation points corresponding to the output of the high-frequency transmitter of FIG.

도 11 및 12를 참조하면, 고주파 송신기(1000c)는 제어 회로(1100c), I/Q 네트워크 회로(1200a) 및 감쇠 회로(1300c)를 포함하며, 안테나(1400)를 더 포함할 수 있다.11 and 12, the high frequency transmitter 1000c includes a control circuit 1100c, an I / Q network circuit 1200a, and an attenuation circuit 1300c, and may further include an antenna 1400. [

도 11의 I/Q 네트워크 회로(1200a) 및 안테나(1400)는 도 8의 I/Q 네트워크 회로(1200a) 및 안테나(1400)와 각각 실질적으로 동일할 수 있다.The I / Q network circuit 1200a and the antenna 1400 in FIG. 11 may be substantially the same as the I / Q network circuit 1200a and the antenna 1400, respectively, in FIG.

제어 회로(1100c)는 전송하고자 하는 데이터를 나타내는 비트 제어 신호를 발생한다. 상기 비트 제어 신호는 상기 전송하고자 하는 데이터와 관련된 벡터들(예를 들어, 도 12의 CA1, CB1, CC1, CD1, CA2, CB2, CC2, CD2)의 방향을 조절하기 위한 제1 비트 제어 신호(BC1)와, 상기 벡터들의 크기를 조절하기 위한 제4 비트 제어 신호(BC4)를 포함할 수 있다. 도 12의 모든 벡터들의 시작점은 I축과 Q축이 만나는 원점일 수 있다.The control circuit 1100c generates a bit control signal indicating data to be transmitted. The bit control signal includes a first bit control signal for adjusting the direction of vectors related to the data to be transmitted (for example, CA1, CB1, CC1, CD1, CA2, CB2, CC2, BC1), and a fourth bit control signal (BC4) for adjusting the size of the vectors. The starting point of all the vectors in FIG. 12 may be the origin where the I axis and the Q axis meet.

감쇠 회로(1300c)는 상기 비트 제어 신호(예를 들어, BC4), 제1 반송파 신호(CRSI1) 및 제2 반송파 신호(CRSQ1)에 기초하여 상기 전송하고자 하는 데이터에 대응하는 출력 변조 신호(OMS2)를 발생한다. 예를 들어, 감쇠 회로(1300c)는 8-QAM 방식에 기초하여 출력 변조 신호(OMS2)를 발생할 수 있다. 8-QAM 방식에서, 도 12에 도시된 것처럼 출력 변조 신호(OMS2)는 8개의 성상 포인트들(PA, PB, PC, PD, PE, PF, PG, PH) 중 하나에 대응하는 값을 가질 수 있다.The attenuation circuit 1300c outputs the output modulated signal OMS2 corresponding to the data to be transmitted based on the bit control signal (e.g., BC4), the first carrier signal CRSI1 and the second carrier signal CRSQ1, . For example, the attenuation circuit 1300c may generate an output modulated signal OMS2 based on an 8-QAM scheme. In the 8-QAM scheme, the output modulation signal OMS2 may have a value corresponding to one of the eight constellation points PA, PB, PC, PD, PE, PF, PG, have.

감쇠 회로(1300c)는 본 발명의 실시예들에 따른 고주파 변조기를 적어도 하나 포함하여 구현된다. 구체적으로, 감쇠 회로(1300c)는 가산기(1340c) 및 제1 고주파 변조기(1350)를 포함할 수 있다. 가산기(1340c)는 제1 반송파 신호(CRSI1) 및 제2 반송파 신호(CRSQ1)를 합산하여 제3 반송파 신호(CRSC)를 발생할 수 있다. 제1 고주파 변조기(1350)는 제4 비트 제어 신호(BC4) 및 제3 반송파 신호(CRSC)에 기초하여 출력 변조 신호(OMS2)를 발생할 수 있다. 제1 고주파 변조기(1350)에서는 제4 비트 제어 신호(BC4) 및 제3 반송파 신호(CRSC)가 각각 도 1의 데이터 신호(DS) 및 반송파 신호(CRS)에 대응할 수 있다.The attenuation circuit 1300c is implemented with at least one high frequency modulator according to embodiments of the present invention. Specifically, the attenuation circuit 1300c may include an adder 1340c and a first high-frequency modulator 1350. [ The adder 1340c may generate a third carrier signal (CRSC) by summing the first carrier signal (CRSI1) and the second carrier signal (CRSQ1). The first high frequency modulator 1350 may generate an output modulated signal OMS2 based on the fourth bit control signal BC4 and the third carrier signal CRSC. In the first high-frequency modulator 1350, the fourth bit control signal BC4 and the third carrier signal CRSC may correspond to the data signal DS and the carrier signal CRS of FIG. 1, respectively.

도 11의 실시예에서, I/Q 네트워크 회로(1200a)가 제1 비트 제어 신호(BC1)에 기초하여 제1 반송파 신호(CRSI1)의 부호 및 제2 반송파 신호(CRSQ1)의 부호를 결정할 수 있다. 도 11의 제1 반송파 신호(CRSI1) 및 제2 반송파 신호(CRSQ1)는 도 8의 제1 반송파 신호(CRSI1) 및 제2 반송파 신호(CRSQ1)와 각각 실질적으로 동일할 수 있다.11, the I / Q network circuit 1200a can determine the sign of the first carrier signal CRSI1 and the sign of the second carrier signal CRSQ1 based on the first bit control signal BC1 . The first carrier signal CRSI1 and the second carrier signal CRSQ1 of FIG. 11 may be substantially the same as the first carrier signal CRSI1 and the second carrier signal CRSQ1, respectively, in FIG.

가산기(1340c)에서 발생되는 제3 반송파 신호(CRSC)는, 제1 반송파 신호(CRSI1)의 부호 및 제2 반송파 신호(CRSQ1)의 부호에 따라 제1 내지 제4 벡터들(도 12의 CA1, CB1, CC1, CD1) 중 하나에 대응할 수 있다.The third carrier signal CRSC generated in the adder 1340c is supplied to the first to fourth vectors CA1 and CA2 in accordance with the sign of the first carrier signal CRSI1 and the sign of the second carrier signal CRSQ1, CB1, CC1, CD1).

제1 고주파 변조기(1350)는 제4 비트 제어 신호(BC4)를 기초로 제3 반송파 신호(CRSC)의 크기를 조절하여 출력 변조 신호(OMS2)를 발생할 수 있다. 출력 변조 신호(OMS2)는 제1 내지 제8 벡터들(도 12의 CA1, CB1, CC1, CD1, CA2, CB2, CC2, CD2) 중 하나에 대응할 수 있다.The first high frequency modulator 1350 may generate the output modulated signal OMS2 by adjusting the size of the third carrier signal CRSC based on the fourth bit control signal BC4. The output modulated signal OMS2 may correspond to one of the first through eighth vectors (CA1, CB1, CC1, CD1, CA2, CB2, CC2, CD2 in FIG. 12).

일 실시예에서, 제1 내지 제8 성상 포인트들(PA~PH) 각각은 3비트의 데이터인 000, 001, 010, 011, 100, 101, 110, 111에 대응할 수 있다. 이 때, 상위 2개의 비트들이 제1 비트 제어 신호(BC1)에 대응할 수 있고, 최하위 비트가 제4 비트 제어 신호(BC4)에 대응할 수 있다. 예를 들어, 최상위 비트가 00, 01, 10, 11일 때 제3 반송파 신호(CRSC)가 제1 내지 제4 벡터들(도 12의 CA1, CB1, CC1, CD1) 중 하나에 대응하도록 설정될 수 있고, 최하위 비트가 0 또는 1일 때 벡터의 크기가 제1 크기(예를 들어, CA1) 또는 제2 크기(예를 들어, CA2)일 수 있다.In one embodiment, each of the first to eighth constellation points PA to PH may correspond to three bits of data 000, 001, 010, 011, 100, 101, 110, and 111. At this time, the upper two bits may correspond to the first bit control signal BC1, and the least significant bit may correspond to the fourth bit control signal BC4. For example, when the most significant bits are 00, 01, 10, and 11, the third carrier signal CRSC is set to correspond to one of the first through fourth vectors (CA1, CB1, CC1, and CD1 in FIG. 12) And the magnitude of the vector may be a first magnitude (e.g., CA1) or a second magnitude (e.g., CA2) when the least significant bit is zero or one.

도 13은 본 발명의 실시예들에 따른 고주파 송신기를 나타내는 블록도이다.13 is a block diagram illustrating a high frequency transmitter according to embodiments of the present invention.

도 12 및 13을 참조하면, 고주파 송신기(1000d)는 제어 회로(1100c), I/Q 네트워크 회로(1200b) 및 감쇠 회로(1300d)를 포함하며, 안테나(1400)를 더 포함할 수 있다.12 and 13, the high frequency transmitter 1000d includes a control circuit 1100c, an I / Q network circuit 1200b, and an attenuation circuit 1300d, and may further include an antenna 1400. [

도 13의 제어 회로(1100c) 및 안테나(1400)는 도 11의 제어 회로(1100c) 및 안테나(1400)와 각각 실질적으로 동일할 수 있다. 도 13의 I/Q 네트워크 회로(1200b)는 도 10의 I/Q 네트워크 회로(1200b)와 실질적으로 동일할 수 있다.The control circuit 1100c and the antenna 1400 in Fig. 13 may be substantially the same as the control circuit 1100c and the antenna 1400, respectively, in Fig. The I / Q network circuit 1200b in FIG. 13 may be substantially the same as the I / Q network circuit 1200b in FIG.

감쇠 회로(1300d)는 상기 비트 제어 신호(예를 들어, BC1, BC4), 제1 반송파 신호(CRSI2) 및 제2 반송파 신호(CRSQ2)에 기초하여 상기 전송하고자 하는 데이터에 대응하는 출력 변조 신호(OMS2)를 발생한다. 감쇠 회로(1300d)는 가산기(1340d) 및 제1 고주파 변조기(1350)를 포함할 수 있다. 가산기(1340c)는 제1 비트 제어 신호(BC1)를 기초로 제1 반송파 신호(CRSI2) 및 제2 반송파 신호(CRSQ2)를 합산하여 제3 반송파 신호(CRSC)를 발생할 수 있다. 제1 고주파 변조기(1350)는 제4 비트 제어 신호(BC4) 및 제3 반송파 신호(CRSC)에 기초하여 출력 변조 신호(OMS2)를 발생할 수 있다.The attenuation circuit 1300d outputs an output modulated signal corresponding to the data to be transmitted based on the bit control signals (for example, BC1 and BC4), the first carrier signal CRSI2 and the second carrier signal CRSQ2 OMS2). The attenuation circuit 1300d may include an adder 1340d and a first high frequency modulator 1350. [ The adder 1340c may generate the third carrier signal CRSC by summing the first carrier signal CRSI2 and the second carrier signal CRSQ2 based on the first bit control signal BC1. The first high frequency modulator 1350 may generate an output modulated signal OMS2 based on the fourth bit control signal BC4 and the third carrier signal CRSC.

도 13의 실시예에서, 제1 반송파 신호(CRSI2) 및 제2 반송파 신호(CRSQ2)는 도 10의 제1 반송파 신호(CRSI2) 및 제2 반송파 신호(CRSQ2)와 각각 실질적으로 동일할 수 있다.13, the first carrier signal CRSI2 and the second carrier signal CRSQ2 may be substantially the same as the first carrier signal CRSI2 and the second carrier signal CRSQ2, respectively, in FIG.

또한, 도 13의 실시예에서, 가산기(1340d)가 제1 비트 제어 신호(BC1)에 기초하여 제1 반송파 신호(CRSI2)의 부호 및 제2 반송파 신호(CRSQ2)의 부호를 결정할 수 있다. 예를 들어, 제1 비트 제어 신호(BC1)에 기초하여, 제1 반송파 신호(CRSI2)의 부호가 + 또는 -로 결정될 수 있고, 제2 반송파 신호(CRSQ2)의 부호가 + 또는 -로 결정될 수 있다. 가산기(1340d)는 결정된 부호를 기초로 제1 반송파 신호(CRSI2)와 제2 반송파 신호(CRSQ2)를 합산하여 제3 반송파 신호(CRSC)를 발생할 수 있다. 도 13의 제3 반송파 신호(CRSC)는 도 11의 제3 반송파 신호(CRSC)와 실질적으로 동일할 수 있다. 도 13의 제1 고주파 변조기(1350)의 동작은 도 11의 제1 고주파 변조기(1350)의 동작과 실질적으로 동일할 수 있다.13, the adder 1340d can determine the sign of the first carrier signal CRSI2 and the sign of the second carrier signal CRSQ2 based on the first bit control signal BC1. For example, based on the first bit control signal BC1, the sign of the first carrier signal CRSI2 may be determined to be positive or negative, and the sign of the second carrier signal CRSQ2 may be determined to be positive or negative. have. The adder 1340d may generate a third carrier signal (CRSC) by summing the first carrier signal (CRSI2) and the second carrier signal (CRSQ2) based on the determined code. The third carrier signal (CRSC) in FIG. 13 may be substantially the same as the third carrier signal (CRSC) in FIG. The operation of the first high-frequency modulator 1350 of FIG. 13 may be substantially the same as the operation of the first high-frequency modulator 1350 of FIG.

일 실시예에서, 본 발명의 실시예들에 따른 고주파 송신기(1000a, 1000b, 1000c, 1000d)는 위상 쉬프터(phase shifter)라고 부를 수도 있다.In one embodiment, the high frequency transmitters 1000a, 1000b, 1000c, and 1000d according to embodiments of the present invention may be referred to as phase shifters.

이상, 16-QAM 및 8-QAM 방식에 기초하여 본 발명의 실시예들에 따른 고주파 변조기(100)를 포함하는 고주파 송신기의 예들을 설명하였으나, 본 발명의 실시예들에 따른 고주파 송신기는 임의의 QAM 방식에 기초하여 전송하고자 하는 데이터를 변조할 수 있다. 예를 들어, 도 5를 참조하여 상술한 것처럼, 고주파 변조기가 세 개 이상의 레벨을 갖는 데이터 신호에 기초하여 변조 동작을 수행하는 경우에, 고주파 송신기는 64-QAM, 256-QAM 등과 같은 상대적으로 복잡한 QAM 방식에 기초하여 동작하도록 구현될 수도 있다.Hereinabove, the examples of the high frequency transmitter including the high frequency modulator 100 according to the embodiments of the present invention have been described based on the 16-QAM and 8-QAM systems. However, the high frequency transmitter according to the embodiments of the present invention includes arbitrary The data to be transmitted can be modulated based on the QAM scheme. For example, as described above with reference to FIG. 5, when a high-frequency modulator performs a modulating operation based on a data signal having three or more levels, the high-frequency transmitter is relatively complex, such as 64-QAM, 256- May be implemented to operate based on the QAM scheme.

본 발명의 실시예들에 따른 신호 변조 방법은 컴퓨터로 판독 가능한 매체에 저장된 컴퓨터로 판독 가능한 프로그램 코드를 포함하는 제품 등의 형태로 구현될 수 있다. 상기 컴퓨터로 판독 가능한 프로그램 코드는 판독 장치를 통해 다양한 컴퓨터 또는 다른 데이터 처리 장치의 프로세서로 제공될 수 있다. 컴퓨터로 판독 가능한 매체는 컴퓨터로 판독 가능한 신호 매체 또는 컴퓨터로 판독 가능한 기록 매체일 수 있다. 컴퓨터로 판독 가능한 기록 매체는 명령어 실행 시스템, 장비 또는 장치 내에 또는 이들과 접속되어 프로그램을 저장하거나 포함할 수 있는 임의의 유형적인 매체일 수 있다.The signal modulation method according to embodiments of the present invention may be implemented in the form of a product or the like including computer-readable program code stored in a computer-readable medium. The computer readable program code may be provided to the processor of the various computers or other data processing apparatus via a reading device. The computer-readable medium may be a computer-readable signal medium or a computer-readable recording medium. The computer-readable recording medium may be any type of medium that can store or contain programs in or on the instruction execution system, equipment or apparatus.

본 발명의 실시예들에 따른 고주파 변조기, 고주파 송신기 및 신호 변조 방법은, 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 태블릿(Tablet) PC(Personal Computer), 노트북(Laptop Computer), 개인 정보 단말기(Personal Digital Assistant; PDA), 휴대형 멀티미디어 플레이어(Portable Multimedia Player; PMP), 디지털 카메라(Digital Camera), 음악 재생기(Music Player), 휴대용 게임 콘솔(Portable Game Console), 네비게이션(Navigation) 시스템 등과 같은 임의의 모바일 기기에 적용될 수도 있고, PC(Personal Computer), 서버 컴퓨터(Server Computer), 워크스테이션(Workstation), 디지털 TV(Digital Television), 셋-탑 박스(Set-Top Box) 등과 같은 임의의 컴퓨팅 시스템에 적용될 수도 있다. 상기 모바일 기기는 웨어러블(wearable) 기기, 사물 인터넷(Internet of Things: IoT) 기기, 만물 인터넷(Internet of Everything: IoE) 기기, e-북(e-book) 등을 더 포함할 수 있다.The high-frequency modulator, the high-frequency transmitter, and the signal modulation method according to embodiments of the present invention can be applied to a mobile phone, a smart phone, a tablet PC, a laptop computer, Such as a personal digital assistant (PDA), a portable multimedia player (PMP), a digital camera, a music player, a portable game console, a navigation system, The present invention may be applied to any mobile device or any computing device such as a personal computer (PC), a server computer, a workstation, a digital television, a set-top box, System. The mobile device may further include a wearable device, an Internet of Things (IoT) device, an Internet of Everything (IoE) device, an e-book, and the like.

본 발명은 다양한 통신 장치 및 통신 시스템에 적용될 수 있다. 따라서 본 발명은 휴대폰, 스마트 폰, PDA, PMP, 디지털 카메라, 캠코더, PC, 서버 컴퓨터, 워크스테이션, 노트북, 디지털 TV, 셋-탑 박스, 음악 재생기, 휴대용 게임 콘솔, 네비게이션 시스템, 스마트 카드, 프린터 등과 같은 다양한 전자 기기에 유용하게 이용될 수 있다.The present invention can be applied to various communication apparatuses and communication systems. Therefore, the present invention can be applied to a mobile phone, a smart phone, a PDA, a PMP, a digital camera, a camcorder, a PC, a server computer, a workstation, a notebook, a digital TV, a set- And the like can be usefully used in various electronic devices.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the present invention as defined by the following claims. It will be understood.

Claims (20)

반송파 신호를 수신하는 제1 단자 및 변조 신호를 출력하는 제2 단자를 포함하는 공진기;
상기 공진기의 제1 단자와 직접 연결된 제1 단 및 제1 노드와 직접 연결된 제2 단을 포함하는 제1 버랙터(varactor);
상기 공진기의 제2 단자와 직접 연결된 제1 단 및 상기 제1 노드와 직접 연결된 제2 단을 포함하는 제2 버랙터; 및
데이터 신호를 수신하는 데이터 공급부를 포함하고,
상기 데이터 공급부 및 상기 제1 노드를 통해 상기 제1 및 제2 버랙터들에 인가되는 상기 데이터 신호에 기초하여 공진 주파수가 변하며, 상기 공진 주파수의 변화를 기초로 상기 반송파 신호를 진폭 변조하여 상기 변조 신호를 제어하는 고주파 변조기.
A resonator including a first terminal for receiving a carrier signal and a second terminal for outputting a modulation signal;
A first varactor including a first end directly connected to the first terminal of the resonator and a second end directly connected to the first node;
A second varactor including a first end directly connected to the second terminal of the resonator and a second end directly connected to the first node; And
And a data supply unit for receiving the data signal,
The resonance frequency is changed based on the data signal applied to the first and second varactors through the data supply unit and the first node, and the amplitude modulation of the carrier signal is performed based on the change in the resonance frequency, Frequency modulator.
제 1 항에 있어서,
상기 데이터 신호가 로우 레벨을 가지는 경우에, 상기 제1 및 제2 버랙터들의 커패시턴스가 증가하고 상기 공진 주파수가 감소하며,
상기 데이터 신호가 하이 레벨을 가지는 경우에, 상기 제1 및 제2 버랙터들의 커패시턴스가 감소하고 상기 공진 주파수가 증가하는 것을 특징으로 하는 고주파 변조기.
The method according to claim 1,
The capacitance of the first and second varactors increases and the resonant frequency decreases when the data signal has a low level,
Wherein when the data signal has a high level, the capacitance of the first and second varactors decreases and the resonance frequency increases.
제 2 항에 있어서,
상기 데이터 신호가 상기 로우 레벨을 가지는 경우에, 상기 변조 신호의 진폭은 제1 진폭을 가지고,
상기 데이터 신호가 상기 하이 레벨을 가지는 경우에, 상기 변조 신호의 진폭은 상기 제1 진폭보다 큰 제2 진폭을 가지는 것을 특징으로 하는 고주파 변조기.
3. The method of claim 2,
And when the data signal has the low level, the amplitude of the modulation signal has a first amplitude,
Wherein when the data signal has the high level, the amplitude of the modulation signal has a second amplitude larger than the first amplitude.
제 1 항에 있어서,
상기 공진기를 구성하는 전송선의 길이와 상기 제1 및 제2 버랙터들의 크기에 기초하여 임피던스 매칭이 수행되는 것을 특징으로 하는 고주파 변조기.
The method according to claim 1,
Wherein an impedance matching is performed based on a length of the transmission line constituting the resonator and a size of the first and second varactors.
제 4 항에 있어서,
상기 제1 단자와 접지 전압 사이에 연결되는 제1 부하; 및
상기 제2 단자와 상기 접지 전압 사이에 연결되는 제2 부하를 더 포함하고,
상기 제1 단자에서 상기 공진기, 상기 제1 및 제2 버랙터들 및 상기 제2 부하를 바라 본 임피던스가 상기 제1 부하의 임피던스와 동일하도록 상기 전송선의 길이와 상기 제1 및 제2 버랙터들의 크기를 조절하는 것을 특징으로 하는 고주파 변조기.
5. The method of claim 4,
A first load coupled between the first terminal and a ground voltage; And
And a second load connected between the second terminal and the ground voltage,
The length of the transmission line and the magnitude of the first and second varactors are set so that the impedance of the resonator, the first and second varactors and the second load at the first terminal is the same as the impedance of the first load, To-noise ratio.
제 4 항에 있어서,
상기 제1 단자와 접지 전압 사이에 연결되는 제1 부하; 및
상기 제2 단자와 상기 접지 전압 사이에 연결되는 제2 부하를 더 포함하고,
상기 제2 단자에서 상기 공진기, 상기 제1 및 제2 버랙터들 및 상기 제1 부하를 바라 본 임피던스가 상기 제2 부하의 임피던스와 동일하도록 상기 전송선의 길이와 상기 제1 및 제2 버랙터들의 크기를 조절하는 것을 특징으로 하는 고주파 변조기.
5. The method of claim 4,
A first load coupled between the first terminal and a ground voltage; And
And a second load connected between the second terminal and the ground voltage,
The impedance of the resonator, the first and second varactors and the first load at the second terminal is equal to the impedance of the second load, and the length of the transmission line and the magnitude of the first and second varactors To-noise ratio.
제 1 항에 있어서,
상기 공진기를 구성하는 전송선의 길이와 상기 제1 및 제2 버랙터들의 커패시턴스에 기초하여 상기 공진 주파수가 결정되는 것을 특징으로 하는 고주파 변조기.
The method according to claim 1,
Wherein the resonant frequency is determined based on a length of a transmission line constituting the resonator and a capacitance of the first and second varactors.
제 7 항에 있어서,
상기 전송선의 길이는 상기 반송파 신호의 파장과 동일한 것을 특징으로 하는 고주파 변조기.
8. The method of claim 7,
Wherein a length of the transmission line is equal to a wavelength of the carrier signal.
제 1 항에 있어서,
상기 공진기를 구성하는 전송선은 오메가(Ω) 형상을 가지도록 형성되는 것을 특징으로 하는 고주파 변조기.
The method according to claim 1,
And the transmission line constituting the resonator is formed to have an Omega (?) Shape.
제 1 항에 있어서,
상기 공진기의 적어도 일부를 둘러싸도록 형성되는 차폐 패턴을 더 포함하는 것을 특징으로 하는 고주파 변조기.
The method according to claim 1,
And a shielding pattern formed to surround at least a part of the resonator.
제 1 항에 있어서,
상기 데이터 공급부는 상기 데이터 신호를 수신하는 제1 단자 및 상기 제1 노드와 연결되는 제2 단자를 포함하는 것을 특징으로 하는 고주파 변조기.
The method according to claim 1,
Wherein the data supply unit includes a first terminal for receiving the data signal and a second terminal connected to the first node.
제 11 항에 있어서, 상기 데이터 공급부는,
상기 데이터 공급부의 제1 단자와 접지 전압 사이에 연결되는 제1 저항; 및
상기 데이터 공급부의 제1 단자와 상기 데이터 공급부의 제2 단자 사이에 직렬로 연결되는 제1 및 제2 인버터들을 포함하는 것을 특징으로 하는 고주파 변조기.
The data processing apparatus according to claim 11,
A first resistor coupled between a first terminal of the data supply and a ground voltage; And
And first and second inverters connected in series between a first terminal of the data supply unit and a second terminal of the data supply unit.
공진기, 상기 공진기의 제1 단자와 직접 연결된 제1 단 및 제1 노드와 직접 연결된 제2 단을 포함하는 제1 버랙터(varactor), 상기 공진기의 제2 단자와 직접 연결된 제1 단 및 상기 제1 노드와 직접 연결된 제2 단을 포함하는 제2 버랙터, 및 데이터 신호를 수신하는 데이터 공급부를 포함하는 고주파 변조기를 이용한 신호 변조 방법으로서,
상기 공진기의 제1 단자에서 수신되는 반송파 신호에 기초하여, 상기 공진기의 제2 단자에서 출력되는 변조 신호를 발생하는 단계; 및
상기 데이터 공급부 및 상기 제1 노드를 통해 상기 제1 및 제2 버랙터들에 인가되는 상기 데이터 신호를 기초로 공진 주파수를 변화시키고, 상기 공진 주파수의 변화를 기초로 상기 반송파 신호를 진폭 변조하여 상기 변조 신호를 제어하는 단계를 포함하는 신호 변조 방법.
A first varactor including a resonator, a first end directly connected to the first terminal of the resonator and a second end directly connected to the first node, a first terminal directly connected to the second terminal of the resonator, 1. A signal modulation method using a high-frequency modulator including a second varactor including a second stage directly connected to one node, and a data supply unit for receiving a data signal,
Generating a modulated signal output from a second terminal of the resonator based on a carrier signal received at a first terminal of the resonator; And
Modulates the carrier signal based on a change in the resonance frequency, changes the resonance frequency based on the data signal applied to the first and second varactors through the data supply unit and the first node, And controlling the signal.
제 13 항에 있어서, 상기 변조 신호를 제어하는 단계는,
상기 데이터 신호가 로우 레벨을 가지는 경우에, 상기 제1 및 제2 버랙터들의 커패시턴스가 증가하고 상기 공진 주파수가 감소하여 상기 변조 신호의 진폭을 제1 진폭으로 설정하는 단계; 및
상기 데이터 신호가 하이 레벨을 가지는 경우에, 상기 제1 및 제2 버랙터들의 커패시턴스가 감소하고 상기 공진 주파수가 증가하여 상기 변조 신호의 진폭을 상기 제1 진폭보다 큰 제2 진폭으로 설정하는 단계를 포함하는 것을 특징으로 하는 신호 변조 방법.
14. The method of claim 13, wherein controlling the modulated signal comprises:
Increasing the capacitance of the first and second varactors and decreasing the resonant frequency to set the amplitude of the modulated signal to a first amplitude when the data signal has a low level; And
Setting the amplitude of the modulated signal to a second amplitude greater than the first amplitude when the capacitance of the first and second varactors decreases and the resonant frequency increases when the data signal has a high level, Wherein the signal modulation method comprises the steps of:
전송하고자 하는 데이터를 나타내는 비트 제어 신호를 발생하는 제어 회로;
입력 신호에 기초하여 동상(in-phase) 성분의 제1 반송파 신호 및 직교 위상(quadrature) 성분의 제2 반송파 신호를 발생하는 I/Q 네트워크 회로; 및
상기 비트 제어 신호, 상기 제1 반송파 신호 및 상기 제2 반송파 신호에 기초하여 상기 전송하고자 하는 데이터에 대응하는 출력 변조 신호를 발생하며, 적어도 하나의 고주파 변조기를 포함하는 감쇠 회로를 포함하고,
상기 적어도 하나의 고주파 변조기 각각은,
반송파 신호를 수신하는 제1 단자 및 변조 신호를 출력하는 제2 단자를 포함하는 공진기;
상기 공진기의 제1 단자와 제1 노드 사이에 연결된 제1 버랙터(varactor); 및
상기 공진기의 제2 단자와 상기 제1 노드 사이에 연결된 제2 버랙터를 포함하고,
상기 제1 및 제2 버랙터들에 인가되는 상기 비트 제어 신호에 기초하여 공진 주파수가 변하며, 상기 공진 주파수의 변화에 기초하여 상기 변조 신호를 제어하는 고주파 송신기.
A control circuit for generating a bit control signal indicating data to be transmitted;
An I / Q network circuit for generating a first carrier signal of an in-phase component and a second carrier signal of a quadrature component based on an input signal; And
And an attenuation circuit that generates an output modulated signal corresponding to the data to be transmitted based on the bit control signal, the first carrier signal, and the second carrier signal, and includes at least one high frequency modulator,
Wherein each of the at least one high-
A resonator including a first terminal for receiving a carrier signal and a second terminal for outputting a modulation signal;
A first varactor connected between a first terminal of the resonator and a first node; And
And a second varactor connected between the second terminal of the resonator and the first node,
Wherein the resonance frequency is changed based on the bit control signal applied to the first and second varactors, and the modulation signal is controlled based on a change in the resonance frequency.
제 15 항에 있어서, 상기 감쇠 회로는,
상기 비트 제어 신호 및 상기 제1 반송파 신호에 기초하여 제1 변조 신호를 발생하는 제1 고주파 변조기;
상기 비트 제어 신호 및 상기 제2 반송파 신호에 기초하여 제2 변조 신호를 발생하는 제2 고주파 변조기; 및
상기 제1 변조 신호와 상기 제2 변조 신호를 합산하여 상기 출력 변조 신호를 발생하는 가산기를 포함하는 것을 특징으로 하는 고주파 송신기.
16. The apparatus of claim 15,
A first high frequency modulator for generating a first modulated signal based on the bit control signal and the first carrier signal;
A second high frequency modulator for generating a second modulated signal based on the bit control signal and the second carrier signal; And
And an adder for adding the first modulated signal and the second modulated signal to generate the output modulated signal.
제 16 항에 있어서,
상기 I/Q 네트워크 회로는 상기 비트 제어 신호에 기초하여 상기 제1 반송파 신호 및 상기 제2 반송파 신호의 부호를 결정하는 것을 특징으로 하는 고주파 송신기.
17. The method of claim 16,
Wherein the I / Q network circuit determines the sign of the first carrier signal and the second carrier signal based on the bit control signal.
제 16 항에 있어서,
상기 가산기는 상기 비트 제어 신호에 기초하여 상기 제1 변조 신호 및 상기 제2 변조 신호의 부호를 결정하는 것을 특징으로 하는 고주파 송신기.
17. The method of claim 16,
And the adder determines the sign of the first modulated signal and the second modulated signal based on the bit control signal.
제 15 항에 있어서, 상기 감쇠 회로는,
상기 제1 반송파 신호 및 상기 제2 반송파 신호를 합산하여 제3 반송파 신호를 발생하는 가산기; 및
상기 비트 제어 신호 및 상기 제3 반송파 신호에 기초하여 상기 출력 변조 신호를 발생하는 제1 고주파 변조기를 포함하는 것을 특징으로 하는 고주파 송신기.
16. The apparatus of claim 15,
An adder for adding the first carrier signal and the second carrier signal to generate a third carrier signal; And
And a first high frequency modulator for generating the output modulated signal based on the bit control signal and the third carrier signal.
제 15 항에 있어서,
QAM(quadrature amplitude modulation) 방식에 기초하여 상기 전송하고자 하는 데이터를 변조하는 것을 특징으로 하는 고주파 송신기.

16. The method of claim 15,
And modulates the data to be transmitted based on a quadrature amplitude modulation (QAM) scheme.

KR1020160124612A 2016-09-28 2016-09-28 High frequency modulator, method of modulating signal using the same and high frequency transmitter including the same KR101805515B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160124612A KR101805515B1 (en) 2016-09-28 2016-09-28 High frequency modulator, method of modulating signal using the same and high frequency transmitter including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160124612A KR101805515B1 (en) 2016-09-28 2016-09-28 High frequency modulator, method of modulating signal using the same and high frequency transmitter including the same

Publications (1)

Publication Number Publication Date
KR101805515B1 true KR101805515B1 (en) 2017-12-07

Family

ID=60920603

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160124612A KR101805515B1 (en) 2016-09-28 2016-09-28 High frequency modulator, method of modulating signal using the same and high frequency transmitter including the same

Country Status (1)

Country Link
KR (1) KR101805515B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001016042A (en) 1999-06-29 2001-01-19 New Japan Radio Co Ltd Local oscillator-mixer circuit
KR100920362B1 (en) 2007-11-26 2009-10-07 한양대학교 산학협력단 Tunable Filter
JP2010074598A (en) * 2008-09-19 2010-04-02 Hitachi Ltd Push-push voltage controlled oscillator circuit, wireless communication device employing the same, and rf module

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001016042A (en) 1999-06-29 2001-01-19 New Japan Radio Co Ltd Local oscillator-mixer circuit
KR100920362B1 (en) 2007-11-26 2009-10-07 한양대학교 산학협력단 Tunable Filter
JP2010074598A (en) * 2008-09-19 2010-04-02 Hitachi Ltd Push-push voltage controlled oscillator circuit, wireless communication device employing the same, and rf module

Similar Documents

Publication Publication Date Title
CN101986560B (en) Amplifying circuit, semiconductor integrated circuit, wireless transmission system, and communication apparatus
Van Thienen et al. A multi-gigabit CPFSK polymer microwave fiber communication link in 40 nm CMOS
CN103404032B (en) Temperature-compensating in low phase noise VCO and coarse adjustment group switch
US10734569B2 (en) Electronic circuit and calculating device
US10355643B2 (en) Differential Colpitts voltage-controlled oscillator
US9130409B2 (en) Wireless energy receiver/transmitter/system and wireless energy transmission method
TW201236389A (en) High-frequency switching assembly, transmitter and method
JP4836030B2 (en) LC oscillator circuit
Zou et al. 2.49–4.91 GHz wideband VCO with optimised 8‐shaped inductor
KR101805515B1 (en) High frequency modulator, method of modulating signal using the same and high frequency transmitter including the same
Moura Radio frequency implementation of the fractional Hilbert transform with transversal filters
Li et al. Nonreciprocal time-varying transmission line with carrier boosting technique for low-noise RF front ends
Lakys et al. Encrypted communications: towards very low consumption frequency-hopping active filters
JP2009213062A (en) Transmitter, communication system and communication method
US7323947B2 (en) Oscillator circuit
Lee et al. A magnetic resonance wireless power transfer system robust to distance variation using dual-matching scheme
Maundy et al. Third‐order tunable‐phase asymmetric cross‐coupled oscillator
US10903823B2 (en) Oscillation signal production
CN114127873B (en) Variable capacitance, reflection type phase shifter and semiconductor device
Madureira et al. Design and measurement of class EF2 power oscillator
Ambulker et al. Wide tuning range low phase noise VCO for V‐band application
Kanoun et al. A 5.8 GHz fully integrated BiCMOS SiGe: C injection-locked-oscillator-based active phase shifter for energy beamforming
Ma et al. An overview of new design techniques for high performance CMOS millimeter-wave circuits
Jung et al. Wide tuning range LC VCO with parallel coupled negative gm cells
Lin et al. 100 GHz transformer‐coupled quadrature oscillator

Legal Events

Date Code Title Description
GRNT Written decision to grant