KR101801450B1 - Sensor적용을 위한 전력 증폭 다단계 연결 음의 문턱전압 5-단자 엔모스 트랜지스터 소자를 이용한 전력 공급 회로 장치 - Google Patents

Sensor적용을 위한 전력 증폭 다단계 연결 음의 문턱전압 5-단자 엔모스 트랜지스터 소자를 이용한 전력 공급 회로 장치 Download PDF

Info

Publication number
KR101801450B1
KR101801450B1 KR1020150178699A KR20150178699A KR101801450B1 KR 101801450 B1 KR101801450 B1 KR 101801450B1 KR 1020150178699 A KR1020150178699 A KR 1020150178699A KR 20150178699 A KR20150178699 A KR 20150178699A KR 101801450 B1 KR101801450 B1 KR 101801450B1
Authority
KR
South Korea
Prior art keywords
terminal
voltage
circuit
power supply
power
Prior art date
Application number
KR1020150178699A
Other languages
English (en)
Other versions
KR20170070768A (ko
Inventor
강희복
Original Assignee
강희복
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강희복 filed Critical 강희복
Priority to KR1020150178699A priority Critical patent/KR101801450B1/ko
Publication of KR20170070768A publication Critical patent/KR20170070768A/ko
Application granted granted Critical
Publication of KR101801450B1 publication Critical patent/KR101801450B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/12—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
    • G01R31/1227—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials
    • G01R31/1236—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of surge arresters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/098—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being PN junction gate field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/06—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes without control electrode or semiconductor devices without control electrode
    • H02M7/066—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes without control electrode or semiconductor devices without control electrode particular circuits having a special characteristic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

교류 및 직류 전원의 고 전압에서 저 전압의 직류 전원으로 변환하는 전압 변환 장치에서, 별도의 통상 변압 회로의 구성과 제너 다이오드(Zener diode) 소자의 구성이 없으며, 음의 게이트 소스간의 전압(negative Vgs) 특성을 갖는 디플리션 엔모스(depletion NMOS(N-type metal oxide semiconductor)) 전계 효과 트랜지스터(FET(field effect transistor))의 구성, 즉, 음의 문턱전압 5-단자 엔모스 트랜지스터 소자(negative threshold 5-terminal NMOS FET)의 소자를 포함함을 특징으로 한다. 따라서, 통상 변압 회로(100) 및 제너 다이오드(Zener diode)(104)회로 영역의 구성을 제거하여 통상 변압 회로(100) 및 제너 다이오드(Zener diode)(104)회로 영역에서 차지하는 면적을 제거하여 저 비용 회로의 구현이 가능하고, 대기 및 동작 전력 손실을 차단하여 대기 및 동작 전원 공급 상태에서 전력 소모가 없는 회로의 구현이 가능하고, 고 전압 공급 전원 영역까지 프리 전압(free voltage) 동작 구현을 특징으로 하는 전력 공급 장치이다.
또한, 출력 신호가 미약한 Sensor 소자의 신호를 안정적으로 감지하여 증폭시키는 동작이 가능하게 하는 것을 특징으로 하는 증폭 및 전력 공급 장치이다.

Description

Sensor적용을 위한 전력 증폭 다단계 연결 음의 문턱전압 5-단자 엔모스 트랜지스터 소자를 이용한 전력 공급 회로 장치 {A power supply circuit system using a negative threshold five-terminal NMOS FET device with multiple step connection for application of Sensor}
고 전압의 교류 및 직류 전원에서 저 전압의 직류 전원으로 변환하는 전압 변환 장치에 있어서, 통상 변압 회로(100) 및 제너 다이오드(Zener diode)(104)회로 영역의 구성을 제거하여 통상 변압 회로(100) 및 제너 다이오드(Zener diode)(104)회로 영역에서 차지하는 면적을 제거하여 저 비용 회로의 구현과 대기 및 동작 전력 손실을 차단하여 대기 및 동작 전원 공급 상태에서 전력 소모가 없는 회로의 구현이 가능하게 하는 것을 특징으로 하고, 음의 문턱전압 엔모스 트랜지스터 소자를 이용하여 프리 전압(free voltage) 동작 구현이 가능하게 하는 전력 공급 회로 장치에 관한 기술이다.
고 전압의 교류 전원에서 저 전압의 직류 전원으로 변환하는 전압 변환 장치에 있어서 통상 변압 회로(100)는 회로의 구성에 많은 면적과 비용을 유발하는 회로 영역이 된다.
따라서 저 비용의 회로를 구성하는데 있어서 방해 요인으로 작용하게 된다. 한편, 제너 다이오드(Zener diode)(104)회로 영역은 정 전압의 출력 전압 특성을 확보하기 위해 정류 회로(102)의 출력 단자에 병렬로 배치하여 사용하게 된다.
이때 대기 혹은 동작 전원 공급 상태에서 제너 다이오드(Zener diode)(104)에 일정 전류를 흐르게 하여 출력 전압에서 정 전압의 출력 전압 특성을 확보하는 동작을 특징으로 하게 된다. 따라서 대기 혹은 동작 전원 공급 상태에서 일정한 대기 혹은 동작 공급 전력의 손실이 발생하게 된다.
이러한 문제점을 해결하여 대기 및 동작 전원 공급 상태에서 전력 손실이 없는 회로의 구성이 필요하게 된다. 특히 에너지 절약 측면에서 대기 상태에서 전력 손실이 없는 회로의 구성이 절실하게 필요하게 된다.
또한, 자동차 전원과 같은 직류 전원의 전압을 저 전압으로 변환시에도 상기와 같은 동일한 특성의 회로가 요구된다.
최근에는 통신 분야의 system transients와 lightning-induced transients로부터 시스템을 보호해주는 써지 보호 역할과, 이동 통신 단말기, 노트북 PC, 전자수첩, PDA등의 정전 기에 대하여 회로를 보호해주는 ESD(electrostatic discharge) protection의 역할로서 PN 바리스터(Varistor)가 필요하다.
각종 정보기기, 제어기기 등 전기를 사용하는 제품에 갑작스런 전압의 변화(surge) 가전제품에 대한 기기 손상을 방지하기 위한 써지 흡수소자로서 사용 된다. 또한 발전소, 변전소, 송전소 같은 전력 기기 분야에서 낙뢰로부터 설비를 안전하게 보호하기 위한 전력용 피뢰기의 핵심 소자에 이르기까지 다양한 부분에 사용된다.
이에 따라 이들 장비에 발생하는 전원서지, 낙뇌서지 등으로부터 시스템을 보호하기 위한 필요성이 그 어느 때보다도 강하게 요구되고 있다.
전력 계통에 설치되는 전자기기들을 이러한 과도 외부 서지로부터 파괴, 또는 오동작하지 않도록 서지를 차단하기 위해서는 서지 보호 장치(Surge Protection Device : SPD, Voltage Transient Management System : VTMS, or Transient Voltage Surge Suppressor : TVSS)를 설치하여야 한다.
본 발명의 실시예는 다음과 같은 특징을 갖는다.
첫째, 통상 변압 회로(100) 및 제너 다이오드(Zener diode)(104)회로 영역의 구성을 제거하여 통상 변압 회로(100) 및 제너 다이오드(Zener diode)(104)회로 영역에서 차지하는 면적을 제거하여 저 비용 회로의 구현이 가능하게 하는 특징을 갖는다.
둘째, 통상 변압 회로(100) 및 제너 다이오드(Zener diode)(104)회로 영역의 구성을 제거하여 대기 및 동작 전력 손실을 차단하여 대기 및 동작 전원 공급 상태에서 전력 소모가 없는 회로의 구현이 가능하도록 하는 특징을 갖는다.
셋째, 음의 문턱 전압(negative threshold Vt) 디플리션 엔모스(depletion NMOS(N-type metal oxide semiconductor)) 전계 효과 트랜지스터(FET(field effect transistor)) 임계 고 전압(약 1000V 이상) 공급 전원 영역까지 프리 전압(free voltage) 동작 구현이 가능하게 하는 특징을 갖는다.
넷째, 음의 문턱 전압(negative threshold Vt) 즉, 음의 게이트 소스간의 전압(negative Vgs) 특성을 갖는 디플리션 엔모스(depletion NMOS(N-type metal oxide semiconductor)) 전계 효과 트랜지스터(FET(field effect transistor))의 구성, 즉, 음의 문턱전압 5-단자 엔모스 트랜지스터 소자(negative threshold 5-terminal NMOS FET)의 소자를 포함함을 특징으로 하여 회로의 동작 특성에서 안정적 동작 구현이 가능하게 하는 특징을 갖는다.
다섯째, 자동차 전원과 같은 직류 전원의 전압을 저 전압의 직류 전압으로 변환시에도 동일한 회로를 이용하여 구현이 가능하게 하는 특징을 갖는다.
여섯째, 전원서지, 낙뇌서지, 및 ESD(electrostatic discharge) protection의 역할로서 PN 바리스터(Varistor) 기능의 구현이 가능하게 하는 특징을 갖는다.
일곱째, N 개의 음의 문턱전압 5-단자 엔모스 트랜지스터 소자(negative threshold 5-terminal NMOS FET)를 Step 연결 방법으로 구성하면 Vgs의 N 배수 개의 전압 값과 최종 단에서는 Vgs의 N 배수의 전압 구현이 가능하게 하는 특징을 갖는다.
여덟째, Relay Coil 소자를 별도로 구성하여 제어 동작 상황에서 전원 공급 회로를 차단하여 구동 장치의 ON/OFF가 가능하게 하는 특징을 갖는다.
아홉째, 출력 신호가 미약한 Sensor 소자의 신호를 안정적으로 감지하여 증폭시키는 동작이 가능하게 하는 특징을 갖는다.
고 전압의 교류 및 직류 전원에서 저 전압의 직류 전원으로 변환하는 전압 변환 장치에 있어서, 통상 변압 회로(100)의 구성을 제거하여 통상 변압 회로(100) 구성에서 차지하는 많은 면적과 전력 소모를 절약 하여 저 비용의 회로를 구성할 수 있도록 하는 것을 특징으로 한다. 또한, 제너 다이오드(Zener diode)(104) 회로 영역의 구성을 제거하여 제너 다이오드(Zener diode)(104) 회로 영역에서 차지하는 면적과 대기 및 동작 전력 소모를 차단하여 저 비용의 회로를 구성할 수 있도록 하는 것과 대기 및 동작 전원 공급 상태에서 전력 손실이 없는 회로의 구현이 가능하게 하는 것을 특징으로 한다.
또한 고 전압의 교류 및 직류 전원의 입력 전압은 넓은 전압 범위에 걸쳐서 동작해야 하기 때문에 모든 전압 동작 범위에서 동일한 출력 전압 특성을 유지할 수 있는 동작 특성이 요구되는데, 본 발명은 이러한 동작 특성을 만족할 수 있는 프리 전압(free voltage) 동작 특성을 나타냄을 특징으로 한다.
교류 및 직류 전원에서 직류 전원의 전압으로 변환하는 전압 변환 장치에 있어서 음의 문턱 전압(negative threshold voltage) 즉, 음의 게이트 소스간의 전압(negative Vgs) 특성을 갖는 디플리션 엔모스(depletion NMOS) 전계 효과 트랜지스터(FET: field effect transistor)의 구성, 즉, 음의 문턱전압 5-단자 엔모스 트랜지스터 소자(negative threshold 5-terminal NMOS FET)의 구성을 포함함을 특징으로 한다. 상기 음의 문턱전압 5-단자 엔모스 트랜지스터 소자(negative threshold 5-terminal NMOS FET)는 드레인(drain:D), 게이트(gate:G), 소스(source:S), 분리된 바디(isolated body:B) 및 P-기판(P-substrate: P-Sub)의 5-단자로 구성됨을 특징으로 한다. 상기 음의 문턱전압 5-단자 엔모스 트랜지스터 소자(negative threshold 5-terminal NMOS FET)의 문턱 전압(Vt:Vgs)은 예를 들어, -1V, -2V, -3V, -4V 등의 음의 값을 갖는 것을 특징으로 한다. 게이트(gate:G)와 P-기판(P-substrate:P-sub)는 접지 단자, 드레인(drain:D)은 전압 변환 전의 전원이 입력되는 단자, 소스(source:S)은 전압 변환 후의 Step-1 전력 공급 단자로 각각 연결되어 사용된다.
이상에서 설명한 바와 같이, 본 발명의 실시예는 다음과 같은 효과를 갖는다.
첫째, 통상 변압 회로(100) 및 제너 다이오드(Zener diode)(104)회로 영역의 구성을 제거하여 통상 변압 회로(100) 및 제너 다이오드(Zener diode)(104)회로 영역에서 차지하는 면적을 제거하여 저 비용 회로의 구현이 가능하도록 한다.
둘째, 통상 변압 회로(100) 및 제너 다이오드(Zener diode)(104)회로 영역의 구성을 제거하여 대기 및 동작 전력 손실을 차단하여 대기 및 동작 전원 공급 상태에서 전력 소모가 없는 회로의 구현이 가능하도록 한다.
셋째, 고 전압의 교류 및 직류 전원의 입력 전압은 넓은 전압 범위에 걸쳐서 동작해야 하기 때문에 모든 전압 동작 범위에서 동일한 출력 전압 특성을 유지할 수 있는 동작 특성이 요구되는데, 본 발명은 이러한 동작 특성을 만족할 수 있는 고 전압(약 1000V 이상) 공급 전원 영역까지 프리 전압(free voltage) 동작 특성을 나타냄을 특징으로 하는 효과를 제공한다.
넷째, 음의 문턱 전압(negative threshold Vt) 즉, 음의 게이트 소스간의 전압(negative Vgs) 특성을 갖는 디플리션 엔모스(depletion NMOS(N-type metal oxide semiconductor) 전계 효과 트랜지스터(FET(field effect transistor))의 구성, 즉, 음의 문턱전압 5-단자 엔모스 트랜지스터 소자(negative threshold 5-terminal NMOS FET)의 소자를 포함함을 특징으로 하여 회로의 동작 특성에서 안정적 동작 구현이 가능할 수 있도록 하는 효과를 제공한다.
다섯째, 자동차 전원과 같은 직류 전원의 전압을 저 전압의 직류 전압으로 변환시에도 동일한 회로를 이용하여 구현이 가능함을 특징으로 하는 효과를 제공한다.
여섯째 전원서지, 낙뇌서지, 및 ESD(electrostatic discharge) protection의 역할로서 PN 바리스터(Varistor) 기능의 구현이 가능함을 특징으로 하는 효과를 제공한다.
일곱째, N 개의 음의 문턱전압 5-단자 엔모스 트랜지스터 소자(negative threshold 5-terminal NMOS FET)를 Step 연결 방법으로 구성하면 Vgs의 N 배수 개의 전압 값과 최종 단에서는 Vgs의 N 배수의 전압 구현이 가능함을 특징으로 하는 효과를 제공한다.
여덟째, Relay Coil 소자를 별도로 구성하여 제어 동작 상황에서 전원 공급 회로를 차단하여 구동 장치의 ON/OFF가 가능하게 하는 효과를 제공한다.
아홉째, 출력 신호가 미약한 Sensor 소자의 신호를 안정적으로 감지하여 증폭시키는 동작이 가능하게 하는 효과를 제공한다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 통상의 변압 회로와 제너 다이오드(Zener diode)를 이용한 전압 변환 회로의 구성도.
도 2는 본 발명의 음의 문턱전압 5-단자 엔모스 트랜지스터 소자(negative threshold 5-terminal NMOS FET)의 단자 구성도.
도 3은 본 발명의 음의 문턱전압 5-단자 엔모스 트랜지스터 소자(negative threshold 5-terminal NMOS FET)의 동작 특성도.
도 4는 본 발명의 음의 문턱전압 5-단자 엔모스 트랜지스터 소자(negative threshold 5-terminal NMOS FET)를 이용한 전력 증폭(Power Amplification) 전압 변환 회로의 구성도.
도 5는 본 발명의 음의 문턱전압 5-단자 엔모스 트랜지스터 소자(negative threshold 5-terminal NMOS FET)를 이용한 전력 증폭(Power Amplification) 전압 변환 회로의 전력 공급 단자 합성 구성도.
도 6은 본 발명의 음의 문턱전압 5-단자 엔모스 트랜지스터 소자(negative threshold 5-terminal NMOS FET)를 이용한 전력 증폭(Power Amplification) 전압 변환 회로의 동작 파형도.
도 7은 본 발명의 Sensor 감지 및 증폭 동작 회로의 구성도.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 1은 통상의 변압 회로와 제너 다이오드(Zener diode)를 이용한 전압 변환 회로의 구성도이다.
교류 입력 전원(100)에서 저 전압의 직류 전원의 전압으로 변환하는 전압 변환 장치에 있어서 통상 변압회로(101), 정류 회로(102), 및 제너 다이오드(Zener diode)(104)의 회로 영역으로 구성된다. 통상 변압 회로(100)는 고 전압의 입력 전원을 저 전압으로 변환하는 회로 영역이다.
정류 회로(102)는 교류 전원을 직류 전원으로 변환하는 반파 혹은 전파 정류 다이오드로 구성된 회로 영역이다. 통상 변압 회로(100)는 회로의 구성에 많은 면적과 비용을 유발하는 회로 영역이 된다.
따라서 저 비용의 회로를 구성하는데 있어서 방해 요인으로 작용하게 된다.
한편, 제너 다이오드(Zener diode)(104)회로 영역은 정 전압의 출력 전압 특성을 확보하기 위해 정류 회로(102)의 출력 단자(103)에 병렬로 배치하여 사용하게 된다.
정류 회로(102)의 출력 단자(103)는 최종 출력 Step-1 전력 공급 단자(105)로 사용된다.
이때 대기 혹은 동작 전원 공급 상태에서 제너 다이오드(Zener diode)에 일정 전류를 흐르게 하여 출력 전압에서 정 전압의 출력 전압 특성을 확보하게 된다. 따라서 대기 혹은 동작 전원 공급 상태에서 일정한 대기 혹은 동작 공급 전력의 손실이 발생하게 된다.
도 2는 본 발명의 음의 문턱전압 5-단자 엔모스 트랜지스터 소자(negative threshold 5-terminal NMOS FET)의 단자 구성도이다.
음의 문턱 전압(negative threshold Vt) 즉, 음의 게이트 소스간의 전압(negative Vgs) 특성을 갖는 디플리션 엔모스(depletion NMOS) 전계 효과 트랜지스터(FET: field effect transistor)의 구성, 즉, 음의 문턱전압 5-단자 엔모스 트랜지스터 소자(negative threshold 5-terminal NMOS FET)의 구성을 포함함을 특징으로 한다.
상기 음의 문턱전압 5-단자 엔모스 트랜지스터 소자(negative threshold 5-terminal NMOS FET)는 드레인(drain:D), 게이트(gate:G), 소스(source:S), 분리된 바디(isolated body:B) 및 P-기판(P-substrate: P-sub)의 5-단자로 구성됨을 특징으로 한다.
상기 음의 문턱전압 5-단자 엔모스 트랜지스터 소자(negative threshold 5-terminal NMOS FET)의 문턱 전압(Vt:Vgs)은 예를 들어, -1V, -2V, -3V, -4V 등의 음의 값을 갖는 것을 특징으로 한다.
상기의 P-type인 분리된 바디(isolated body:B) 단자는 분리된(isolated) 소자 구조를 가지며, 설계적 선택 방법에 따라 다음과 같이 0V의 접지 전압 전압을 공급하기 위한 공통의 접지 단자에 연결하는 첫 번째 방법과 상기 소스(source:S) 단자에 연결되어 출력 단자로 사용되는 두 번째 연결 방법이 가능하다.
좀더 상세 설명하면,
첫 번째 방법으로써, 상기 게이트(gate:G) 단자, 상기 분리된 바디(isolated body:B) 단자, 및 P-기판(P-substrate: P-sub) 단자는 0V의 접지 전압을 공급하기 위한 공통의 접지 단자에 각각 연결된다.
다른 두 번째 선택 방법으로써, 상기 게이트(gate:G) 단자 및 상기 P-기판(P-substrate: P-sub) 단자는 0V의 접지 전압을 공급하기 위한 공통의 접지 단자에 각각 연결되고, 상기 분리된 바디(isolated body:B) 단자는 상기 소스(source:S) 단자에 연결되어 표시하고 출력 단자로 사용된다.
상기 게이트(gate:G) 단자는 별도의 제어 전압이 공급될 수도 있음을 특징으로 한다.
상기 드레인(drain:D) 단자는 엔형(n-type)의 반도체 특성을 갖는 반도체 도핑(doping) 영역으로 공급 전원에 연결하기 위한 단자 구성이다. 드레인(drain:D) 단자는 약 1000V 이상의 고 전압, 즉, 프리 전압(free voltage) 인가가 가능한 것을 특징으로 한다.
또한, 상기 드레인(drain:D) 단자 영역은 상기 분리된 바디(isolated body:B) 단자와 상기 소스(source:S) 단자 영역을 감싸서 상기 드레인(drain:D) 단자 영역 내부에 포함하는 것을 특징으로 한다.
상기 드레인(drain:D) 단자 영역은 P-기판 (P-substrate: P-sub) 단자에 직접 접하면서 PN 바리스터(Varistor) 구조를 형성함을 특징으로 한다.
상기 PN 바리스터(Varistor)는 보호하고자 하는 상기 드레인(drain:D) 단자 영역에 병렬로 연결 구조로 사용된다. 일정한 전압 이하에서는 상기 PN 바리스터(Varistor)가 부도체로 작용을 하기 때문에 회로에 아무 영향을 주지 않지만, 일정량 이상의 전압이 가해지게 되면 병렬로 연결되어있는 PN 바리스터(Varistor)가 도체로 변하게 되어서 전기를 P-기판 (P-substrate: P-sub) 단자로 방출하게 됨으로써 소자를 써지로부터 보호하게 되는 것이다.
상기 PN 바리스터(Varistor) 구조의 추가 동작 특성은 다음과 같다.
바리스터(Varistor)란 variable resistor란 말의 준말이며, 때로는 VDR(Voltage-Dependent Resistors)라고 불리기도 한다. PN 바리스터(Varistor)의 역할은 위의 이름에서도 예상할 수 있듯이 입력되는 전압에 따라 저항을 달리하는 반도체 소자이다.
일반적인 PN 바리스터(Varistor)의 특징은 비직선적인 I-V 그래프에서 나타나는데, 어느 일정한 항복 전압 이전까지는 전기에 대한 부도체로 작용을 하다가 항복 전압 이후에는 도체의 성질을 나타낸다.
저전압을 사용하는 저전압 마이크로프로세서가 적용된 시스템이나 기기에 낙뢰나 스위치 개폐시 발생하는 서지(surge)가 침입하게 되면 시스템의 정지, 장비의 소손 및 열화, 데이터 전송의 오류, 통신 에러, 원인 불명의 전체적인 시스템 운용불능 등의 장애발생이 순간적으로 일어날 수 있다는 것이 반도체를 이용한 시스템의 큰 약점으로 나타나게 되는데 이러한 약점을 보호하기 위해 PN 바리스터(Varistor)가 필요하다.
상기 소스(source:S) 단자는 엔형(n-type)의 반도체 특성을 갖는 반도체 도핑(doping) 영역으로 목표 출력 전력 공급 전압을 얻기 위한 출력 단자로 사용됨을 특징으로 한다. 상기 소스(source:S) 단자는 상기 분리된 바디(isolated body:B) 단자와 공통으로 연결되어 출력 단자로 사용될 수도 있고, 상기 소스(source:S) 단자만을 이용하여 출력 단자로 사용될 수도 있는 선택 사양 특성을 갖는다.
도 3은 본 발명의 음의 문턱전압 5-단자 엔모스 트랜지스터 소자(negative threshold 5-terminal NMOS FET)의 동작 특성도이다.
게이트(gate:G) 단자와 소스(source:S) 단자 사이의 전압인 Vgs와 드레인(drain:D) 단자와 소스(source:S) 단자 사이의 전류인 Ids의 전압 전류 특성 곡선에서 음의 문턱전압 5-단자 엔모스 트랜지스터 소자(negative threshold 5-terminal NMOS FET)의 문턱 전압 값은 음의 값(VT)을 가짐을 특징으로 한다.
도 4는 본 발명의 음의 문턱전압 5-단자 엔모스 트랜지스터 소자(negative threshold 5-terminal NMOS FET)를 이용한 전력 증폭(Power Amplification) 전압 변환 회로의 구성도이다.
본 발명의 정류 및 전력 공급회로는 교류 입력 전원을 직류 출력 전력으로 변환하는 회로 영역이다. 또한, 직류 입력 전원을 직류 출력 전력으로 변환하는 용도에서도 사용이 가능함을 특징으로 한다.
즉, 직류 전원의 극성에 상관 없이 연결하여 직류 전원으로 변환하는 용도에서도 사용이 가능함을 특징으로 한다.
본 발명의 정류 및 전력 공급회로는 전원 입력을 위한 입력 전원(400)과 2개의 반파 정류 전력 발생기 회로 영역에 해당하는 제1 반파 정류 전력 발생기(460)과 제2 반파 정류 전력 발생기(470) 회로 영역으로 구성된다.
Relay circuit(491)는 별도의 부하로 인가되는 공급전원을 차단하는 것으로, Relay Coil(492)의 동작 신호에 따라 부하의 전기회로를 개방하거나 폐쇄시키는 스위칭 절환동작을 구현한다.
단상 입력 전원(400)의 2개 입력 단자인 제1 입력 단자(401)는 Relay Coil(492)을 통해 제1 반파 정류 전력 발생기(460)의 입력 단자에 연결되고, 제2 입력 단자(402)는 제2 반파 정류 전력 발생기(470)의 입력 단자에 각각 연결된다.
혹은, 단상 입력 전원(400)의 2개 입력 단자인 제1 입력 단자(401) 제1 반파 정류 전력 발생기(460)의 입력 단자에 연결되고, 제2 입력 단자(402)는 Relay Coil(492)을 통해 제2 반파 정류 전력 발생기(470)의 입력 단자에 각각 연결된다.
상기의 제1 반파 정류 전력 발생기(460)와 제2 반파 정류 전력 발생기(470)의 각각의 회로 영역내의 회로 구성은 동일함을 특징으로 한다.
상기의 제1 반파 정류 전력 발생기(460)와 제2 반파 정류 전력 발생기(470)의 각각의 회로 영역내의 상세 회로 구성은 동일하므로 제1 반파 정류 전력 발생기(460) 혹은 제2 반파 정류 전력 발생기(470) 중에서 하나의 회로 영역을 선택해서 상세 회로 구성을 기술하면 다음과 같다.
단상 입력 전원(400)의 2개 입력 단자인 제1 입력 단자(401) 혹은 제2 입력 단자(402)는 각각 제1 반파 정류 전력 발생기(460) 혹은 제2 반파 정류 전력 발생기(470)의 회로 영역 내에서 복수 N 개의 음의 문턱전압 5-단자 엔모스 트랜지스터 소자(negative threshold 5-terminal NMOS FET)(403; 409, 415; 421)의 드레인(drain:D) 단자(404; 410; 416; 422)에 공통으로 연결된다.
첫 번째 음의 문턱전압 5-단자 엔모스 트랜지스터 소자(negative threshold 5-terminal NMOS FET)(403)의 연결 구성은 다음과 같다.
상기 음의 문턱전압 5-단자 엔모스 트랜지스터 소자(negative threshold 5-terminal NMOS FET)(403)의 게이트(gate:G) 단자(405)와 P-기판(P-substrate:P-sub) 단자(406)는 0V의 접지 전압을 공급하기 위한 공통의 접지 단자에 각각 연결된다.
상기 음의 문턱전압 5-단자 엔모스 트랜지스터 소자(negative threshold 5-terminal NMOS FET)(403)의 소스(source:S) 단자(407)는 엔형(n-type)의 반도체 특성을 갖는 반도체 도핑(doping) 영역으로 출력 PN diode인 D1의 P-형 단자에 연결된다. 상기 출력 PN diode인 D1의 N-형 단자는 목표 출력 전력 공급 전압을 얻기 위한 출력 단자인 Step-1 전력 공급 단자(408)로 사용됨을 특징으로 한다.
출력 단자인 상기 소스(source:S) 단자(407)와 접지 단자 사이에 ESD1 소자(481)를 구성하여 상기 Step-1 전력 공급 단자(408)에 유입된 이상 전압을 제거하여 상기 Step-1 전력 공급 단자(408)에 연결된 전자 장치의 보호가 가능하게 한다.
상기 ESD1 소자(481)는 PN Diode, NMOS FET Diode, 혹은 임계전압에서 snap-back 특성을 갖는 소자로 구성된다.
상기 Step-1 전력 공급 단자(408)에 유입된 이상 전압 중에서 하나의 예를 들면, 상기 음의 문턱전압 5-단자 엔모스 트랜지스터 소자(negative threshold 5-terminal NMOS FET)(403)의 상기 드레인(drain:D) 단자(404)와 상기 소스(source:S) 단자(407) 사이의 punch-through 특성에 의해 유입된 이상 전압도 해당된다.
상기 소스(source:S) 단자(407)는 상기 음의 문턱전압 5-단자 엔모스 트랜지스터 소자(negative threshold 5-terminal NMOS FET)(403)의 P-type 분리된 바디(isolated body:B) 단자와 공통으로 연결되어 출력 단자로 사용될 수도 있고, 상기 소스(source:S) 단자(407)만을 이용하여 출력 단자로 사용될 수도 있는 선택 사양 특성을 갖는다.
상기 드레인(drain:D) 단자(404)는 엔형(n-type)의 반도체 특성을 갖는 반도체 도핑(doping) 영역으로 단상 입력 전원(400)의 제1 입력 단자(401) 혹은 제2 입력 단자(402) 중 하나의 공급 전원에 연결하기 위한 단자 구성이다. 상기 드레인(drain:D) 단자(404)는 약 1000V 이상의 고 전압, 즉, 프리 전압(free voltage) 인가가 가능한 것을 특징으로 한다.
상기 음의 문턱전압 5-단자 엔모스 트랜지스터 소자(negative threshold 5-terminal NMOS FET)(403)의 문턱 전압(Vt:Vgs)은 예를 들어, -1V, -2V, -3V, -4V 등의 음의 값을 갖는 것을 특징으로 한다.
상기 게이트(gate:G) 단자(405)와 상기 P-기판(P-substrate:P-sub) 단자(406)는 0V의 접지 전압을 공급하기 위한 공통의 접지 단자에 각각 연결된다.
두 번째 음의 문턱전압 5-단자 엔모스 트랜지스터 소자(negative threshold 5-terminal NMOS FET)(409)의 연결 구성은 다음과 같다.
상기 음의 문턱전압 5-단자 엔모스 트랜지스터 소자(negative threshold 5-terminal NMOS FET)(409)의 소스(source:S) 단자(413)는 엔형(n-type)의 반도체 특성을 갖는 반도체 도핑(doping) 영역으로 출력 PN diode인 D2의 P-형 단자에 연결된다. 상기 출력 PN diode인 D2의 N-형 단자는 목표 출력 전력 공급 전압을 얻기 위한 출력 단자인 Step-2 전력 공급 단자(414)로 사용됨을 특징으로 한다.
출력 단자인 상기 소스(source:S) 단자(413)와 접지 단자 사이에 ESD2 소자(482)를 구성하여 상기 Step-2 전력 공급 단자(414)에 유입된 이상 전압을 제거하여 상기 Step-2 전력 공급 단자(414)에 연결된 전자 장치의 보호가 가능하게 한다.
상기 소스(source:S) 단자(413)는 상기 음의 문턱전압 5-단자 엔모스 트랜지스터 소자(negative threshold 5-terminal NMOS FET)(409)의 분리된 바디(isolated body:B) 단자와 공통으로 연결되어 출력 단자로 사용될 수도 있고, 상기 소스(source:S) 단자(413)만을 이용하여 출력 단자로 사용될 수도 있는 선택 사양 특성을 갖는다.
상기 드레인(drain:D) 단자(410)는 엔형(n-type)의 반도체 특성을 갖는 반도체 도핑(doping) 영역으로 단상 입력 전원(400)의 제1 입력 단자(401) 혹은 제2 입력 단자(402) 중 하나의 공급 전원에 연결하기 위한 단자 구성이다. 상기 드레인(drain:D) 단자(410)는 약 1000V 이상의 고 전압, 즉, 프리 전압(free voltage) 인가가 가능한 것을 특징으로 한다.
상기 음의 문턱전압 5-단자 엔모스 트랜지스터 소자(negative threshold 5-terminal NMOS FET)(409)의 문턱 전압(Vt:Vgs)은 예를 들어, -1V, -2V, -3V, -4V 등의 음의 값을 갖는 것을 특징으로 한다.
상기 음의 문턱전압 5-단자 엔모스 트랜지스터 소자(negative threshold 5-terminal NMOS FET)(409)의 게이트(gate:G) 단자(411)는 상기 음의 문턱전압 5-단자 엔모스 트랜지스터 소자(negative threshold 5-terminal NMOS FET)(403)의 소스(source:S) 단자(407) 혹은 출력 단자인 Step-1 전력 공급 단자(408)와 연결된다. 상기 P-기판(P-substrate:P-sub) 단자(412)는 0V의 접지 전압을 공급하기 위한 공통의 접지 단자에 각각 연결된다.
N 번째 음의 문턱전압 5-단자 엔모스 트랜지스터 소자(negative threshold 5-terminal NMOS FET)(415)의 연결 구성은 다음과 같다.
상기 음의 문턱전압 5-단자 엔모스 트랜지스터 소자(negative threshold 5-terminal NMOS FET)(415)의 소스(source:S) 단자(419)는 엔형(n-type)의 반도체 특성을 갖는 반도체 도핑(doping) 영역으로 출력 PN diode인 D3의 P-형 단자에 연결된다. 상기 출력 PN diode인 D3의 N-형 단자는 목표 출력 전력 공급 전압을 얻기 위한 출력 단자인 Step-N 전력 공급 단자(420)로 사용됨을 특징으로 한다.
출력 단자인 상기 소스(source:S) 단자(419)와 접지 단자 사이에 ESD3 소자(483)를 구성하여 상기 Step-N 전력 공급 단자(420)에 유입된 이상 전압을 제거하여 상기 Step-N 전력 공급 단자(420)에 연결된 전자 장치의 보호가 가능하게 한다.
상기 소스(source:S) 단자(420)는 상기 음의 문턱전압 5-단자 엔모스 트랜지스터 소자(negative threshold 5-terminal NMOS FET)(415)의 분리된 바디(isolated body:B) 단자와 공통으로 연결되어 출력 단자로 사용될 수도 있고, 상기 소스(source:S) 단자(420)만을 이용하여 출력 단자로 사용될 수도 있는 선택 사양 특성을 갖는다.
상기 드레인(drain:D) 단자(416)는 엔형(n-type)의 반도체 특성을 갖는 반도체 도핑(doping) 영역으로 단상 입력 전원(400)의 제1 입력 단자(401) 혹은 제2 입력 단자(402) 중 하나의 공급 전원에 연결하기 위한 단자 구성이다. 상기 드레인(drain:D) 단자(416)는 약 1000V 이상의 고 전압, 즉, 프리 전압(free voltage) 인가가 가능한 것을 특징으로 한다.
상기 음의 문턱전압 5-단자 엔모스 트랜지스터 소자(negative threshold 5-terminal NMOS FET)(415)의 문턱 전압(Vt:Vgs)은 예를 들어, -1V, -2V, -3V, -4V 등의 음의 값을 갖는 것을 특징으로 한다.
상기 음의 문턱전압 5-단자 엔모스 트랜지스터 소자(negative threshold 5-terminal NMOS FET)(415)의 게이트(gate:G) 단자(417)는 상기 음의 문턱전압 5-단자 엔모스 트랜지스터 소자(negative threshold 5-terminal NMOS FET)(409)의 소스(source:S) 단자(413) 혹은 출력 단자인 Step-2 전력 공급 단자(414)와 연결된다.
상기 P-기판(P-substrate:P-sub) 단자(418)는 0V의 접지 전압을 공급하기 위한 공통의 접지 단자에 연결된다.
복수 N은 한 개 이상의 자연수를 의미한다. 전 단 음의 문턱전압 5-단자 엔모스 트랜지스터 소자(negative threshold 5-terminal NMOS FET)의 소스(source:S) 단자(N-1) 혹은 출력 단자인 Step-(N-1) 전력 공급 단자는 다음 단 음의 문턱전압 5-단자 엔모스 트랜지스터 소자(negative threshold 5-terminal NMOS FET)의 게이트(gate:G) 단자에 연결되는 방법이다.
상기 Step-N 전력 공급 단자(420)는 Relay Coil Switch 인 RCSW(493)에 연결된다. 상기 Relay Coil Switch 인 RCSW(493)는 RCSW 제어부(494)의 제어 신호에 따라 ON/OFF 동작을 수행한다.
상기 Relay Coil Switch 인 RCSW(493)는 기계적 구동 Switch, SCR Switch, Transistor Switch 등의 반도체 소자로 구성된 Switch를 포함한다.
상기 RCSW(493)가 ON 되면 Relay Coil(492)에 Relay 전류가 흘러 상기 Relay circuit(491)가 부하 전원 공급회로를 차단하게 된다.
상기 Relay circuit(491)의 동작 특성을 Test 하기 위해 별도로 Test Switch인 Test_SW(495)를 구성한다.
상기 Step-N 전력 공급 단자(420)는 병렬로 상기 Test_SW(495)에 연결된다.
상기 Test_SW(495)가 ON 되면 Relay Coil(492)에 Relay 전류가 흘러 상기 Relay circuit(491)가 부하 전원 공급회로를 차단하게 된다.
상기 Test Switch인 Test_SW(495)는 기계적 구동 Switch, SCR Switch, Transistor Switch 등의 반도체 소자로 구성된 Switch를 포함한다.
도 5는 본 발명의 음의 문턱전압 5-단자 엔모스 트랜지스터 소자(negative threshold 5-terminal NMOS FET)를 이용한 전력 증폭(Power Amplification) 전압 변환 회로의 전력 공급 단자 합성 구성도이다.
본 발명의 정류 및 전력 공급회로는 전원 입력을 위한 입력 전원(400)과 2개의 반파 정류 전력 발생기 회로 영역에 해당하는 제1 반파 정류 전력 발생기(460)과 제2 반파 정류 전력 발생기(470) 회로 영역으로 구성된다.
단상 입력 전원(400)의 2개 입력 단자인 제1 입력 단자(401)는 제1 반파 정류 전력 발생기(460)의 입력 단자에 연결되고, 제2 입력 단자(402)는 제2 반파 정류 전력 발생기(470)의 입력 단자에 각각 연결된다.
상기의 제1 반파 정류 전력 발생기(460)와 제2 반파 정류 전력 발생기(470)의 각각의 회로 영역내의 회로 구성은 동일함을 특징으로 한다.
또한, 상기의 제1 반파 정류 전력 발생기(460) 혹은 제2 반파 정류 전력 발생기(470)의 각각의 출력 전력 공급 단자인 Step-1 전력 공급 단자(408), Step-2 전력 공급 단자(414), Step-N 전력 공급 단자(420)는 각각 회로 영역내의 회로 구성은 동일함을 특징으로 한다.
따라서, 제1 반파 정류 전력 발생기(460)의 출력 전력 공급 단자인 Step-1 전력 공급 단자(408)와 제2 반파 정류 전력 발생기(470)의 출력 전력 공급 단자인 Step-1 전력 공급 단자(1408)의 신호를 서로 연결하여 합성 Step-1 전력 공급 단자(508)를 구성한다. 위와 같이 합성 구성을 확장하면 합성 Step-2 전력 공급 단자(514), 합성 Step-N 전력 공급 단자(520)도 각각 동일한 방법으로 구성한다.
도 6은 본 발명의 음의 문턱전압 5-단자 엔모스 트랜지스터 소자(negative threshold 5-terminal NMOS FET)를 이용한 전력 증폭(Power Amplification) 전압 변환 회로의 동작 파형도이다.
상기 입력전원(500)은 제1 반파와 제2 반파의 교류 파형으로 구성되고, 제1 반파 정류 전력 발생기(460) 혹은 제1 반파 정류 전력 발생기(460) 회로 영역내의 음의 문턱전압 5-단자 엔모스 트랜지스터 소자(negative threshold 5-terminal NMOS FET)의 드레인(drain:D) 단자에 입력된다.
상기 음의 문턱전압 5-단자 엔모스 트랜지스터 소자(negative threshold 5-terminal NMOS FET)(403)의 문턱 전압(Vt:Vgs)은 예를 들어, -1V, -2V, -3V, -4V 등의 음의 값을 갖는 것을 특징으로 한다.
상기 소스(source:S) 단자(407)의 Step-1 전력 공급 단자(508)의 전압은 상기 음의 문턱전압 5-단자 엔모스 트랜지스터 소자(negative threshold 5-terminal NMOS FET)의 문턱 전압(Vt:Vgs)에 대응하여 각각, +1V, +2V, +3V, +4V 등의 양의 출력 공급 전압 값을 갖는 것을 특징으로 한다.
또한, 각 Step 별로 음의 문턱전압 5-단자 엔모스 트랜지스터 소자(negative threshold 5-terminal NMOS FET)의 문턱전압(Vgs) 만큼씩 전압을 상승시키는 것을 특징으로 한다.
따라서 N 개의 음의 문턱전압 5-단자 엔모스 트랜지스터 소자(negative threshold 5-terminal NMOS FET)를 상기 방법으로 구성하면 Vgs의 N 배수 개의 전압 값과 최종 단에서는 Vgs의 N 배수의 전압을 얻을 수 있다.
도 7은 본 발명의 Sensor 감지 및 증폭 동작 회로의 구성도이다.
Sensor(710)는 영상 변류기 ZCT(zero current transformer), 온도, 습도, 가스, 자기, 빛, 가속도, 진동, 속도, 회전수, 각도, 압력, 응력, 변형, 토크, 중량, 위치, 변위, 치수 등의 각종 Sensor를 포함한다.
상기 Sensor(710)의 한쪽 출력 단자인 SN_L은 NPN Transistor인 BJT(704)의 Base 단자에 연결된다.
상기 Sensor(710)의 다른 쪽 출력 단자인 SN_R은 NPN Transistor인 BJT(703)의 Base 단자에 연결된다.
상기 NPN Transistor인 BJT(704)와 BJT(703)의 Emitter 단자는 접지 단자(GND)에 연결된다.
상기 SN_L은 NPN Transistor인 BJT(702)의 collector와 base 단자에 공통으로 연결된다.
상기 SN_R은 NPN Transistor인 BJT(701)의 collector와 base 단자에 공통으로 연결된다.
상기 NPN Transistor인 BJT(702)와 BJT(701)의 Emitter 단자는 접지 단자(GND)에 연결된다.
상기 SN_L은 Bias 전압을 공급하기 위한 저항 소자인 Rbias_L의 한쪽 단자에 연결된다. 상기 Rbias_L의 다른 쪽 단자에는 전원 단자(VDD)에 연결된다.
상기 SN_R은 Bias 전압을 공급하기 위한 저항 소자인 Rbias_R의 한쪽 단자에 연결된다. 상기 Rbias_R의 다른 쪽 단자에는 상기 전원 단자(VDD)에 연결된다.
상기 NPN Transistor인 BJT(704)의 collector 단자는 Off-set 전압을 제어하기 위한 저항 소자인 Roff_set_L의 한쪽 단자에 연결된다.
NPN Transistor인 BJT(703)의 collector 단자는 Off-set 전압을 제어하기 위한 저항 소자인 Roff_set_R의 한쪽 단자에 연결된다.
상기 저항 소자인 Roff_set_L와 Roff_set_R의 다른 쪽 단자는 Latch 회로(711)에 각각 연결된다.
상기 Latch 회로(711)의 한 쪽 Inverter는 NMOS NM(706)과 PMOS PM(708)로 구성된다.
상기 Latch 회로(711)의 다른 쪽 Inverter는 NMOS NM(705)과 PMOS PM(707)로 구성된다.
상기 Latch 회로(711)의 두 개의 Inverter는 각각의 입출력이 상호 Cross-Coupled 형태로 연결된다.
상기 Latch 회로(711)의 전원 단자는 상기 전원 단자(VDD)에 연결된다.
상기 Latch 회로(711)의 한쪽 출력 단자는 출력 Buffer 인 Output Buffer(709)에 연결된다.
상기 Output Buffer(709)의 출력 신호는 상기 Relay Coil Switch 인 RCSW(493)의 제어 신호로 사용된다.
상기의 전원 단자 VDD는 상기 합성 Step-N 전력 공급 단자(520)에 연결된다.
100 입력 전원
101 변압 회로
102 정류 회로
104 제너 다이노드(Zener diode)
105 Step-1 전력 공급 단자
400 입력 전원
401 제1 입력 단자
402 제2 입력 단자
403 음의 문턱전압 5-단자 엔모스 트랜지스터 소자(negative threshold 5-terminal NMOS FET)
404 드레인(drain:D) 단자
405 게이트(gate:G) 단자
406 P-기판(P-substrate:P-sub) 단자
407 소스(source:S) 단자
408 Step-1 전력 공급 단자
414 Step-2 전력 공급 단자
420 Step-N 전력 공급 단자

Claims (2)

  1. Sensor 신호의 감지 및 증폭 동작 회로 제어 장치에 있어서,
    Sensor(710)의 한쪽 출력 단자인 SN_L은 NPN Transistor인 BJT(704)의 Base 단자에 연결되고,
    상기 Sensor(710)의 다른 쪽 출력 단자인 SN_R은 NPN Transistor인 BJT(703)의 Base 단자에 연결되고,
    상기 NPN Transistor인 BJT(704)와 BJT(703)의 Emitter 단자는 접지 단자(GND)에 연결되고,
    상기 NPN Transistor인 BJT(704)의 collector 단자는 Off-set 전압을 제어하기 위한 저항 소자인 Roff_set_L의 한쪽 단자에 연결되고,
    상기 NPN Transistor인 BJT(703)의 collector 단자는 Off-set 전압을 제어하기 위한 저항 소자인 Roff_set_R의 한쪽 단자에 연결되고,
    상기 저항 소자인 Roff_set_L와 Roff_set_R의 다른 쪽 단자는 Latch 회로(711)의 두 개의 Inverter에 각각 연결되고,
    상기 Latch 회로(711)의 한 쪽 상기 Inverter는 NMOS NM(706)과 PMOS PM(708)로 구성되고,
    상기 Latch 회로(711)의 다른 쪽 상기 Inverter는 NMOS NM(705)과 PMOS PM(707)로 구성되고,
    상기 Latch 회로(711)의 두 개의 상기 Inverter는 각각의 입출력이 상호 Cross-Coupled 형태로 연결되고,
    상기 Latch 회로(711)의 전원측 단자는 전원 단자(VDD)에 연결되고,
    상기 Latch 회로(711)의 한쪽 출력 단자는 출력 Buffer 인 Output Buffer(709)에 연결되어 구성되는 것을 특징으로 하는 Sensor 신호의 감지 및 증폭 동작 회로 제어 장치.
  2. 삭제
KR1020150178699A 2015-12-14 2015-12-14 Sensor적용을 위한 전력 증폭 다단계 연결 음의 문턱전압 5-단자 엔모스 트랜지스터 소자를 이용한 전력 공급 회로 장치 KR101801450B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150178699A KR101801450B1 (ko) 2015-12-14 2015-12-14 Sensor적용을 위한 전력 증폭 다단계 연결 음의 문턱전압 5-단자 엔모스 트랜지스터 소자를 이용한 전력 공급 회로 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150178699A KR101801450B1 (ko) 2015-12-14 2015-12-14 Sensor적용을 위한 전력 증폭 다단계 연결 음의 문턱전압 5-단자 엔모스 트랜지스터 소자를 이용한 전력 공급 회로 장치

Publications (2)

Publication Number Publication Date
KR20170070768A KR20170070768A (ko) 2017-06-22
KR101801450B1 true KR101801450B1 (ko) 2017-12-20

Family

ID=59282981

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150178699A KR101801450B1 (ko) 2015-12-14 2015-12-14 Sensor적용을 위한 전력 증폭 다단계 연결 음의 문턱전압 5-단자 엔모스 트랜지스터 소자를 이용한 전력 공급 회로 장치

Country Status (1)

Country Link
KR (1) KR101801450B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109521358B (zh) * 2018-11-06 2020-11-06 南京国电南自电网自动化有限公司 一种保护装置出口继电器电路阻抗匹配计算方法及系统
KR102122677B1 (ko) * 2019-02-06 2020-06-12 주식회사 에프램 감지 신호 제어 회로 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140145762A1 (en) 2012-08-06 2014-05-29 Texas Instruments Incorporated Power supply sensing circuits in integrated circuits

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140145762A1 (en) 2012-08-06 2014-05-29 Texas Instruments Incorporated Power supply sensing circuits in integrated circuits

Also Published As

Publication number Publication date
KR20170070768A (ko) 2017-06-22

Similar Documents

Publication Publication Date Title
KR101734767B1 (ko) Offset-decoder strong-ARM증폭 적용을 위한 음의 문턱전압 5-단자 엔모스 트랜지스터 소자를 이용한 전력 공급 회로 장치
KR101734766B1 (ko) Offset 생성 strong-ARM증폭 적용을 위한 음의 문턱전압 5-단자 엔모스 트랜지스터 소자를 이용한 전력 공급 회로 장치
KR101661085B1 (ko) Fuse offset-decoder strong-ARM증폭 적용을 위한 음의 문턱전압 5-단자 엔모스 트랜지스터 소자를 이용한 전력 공급 회로 장치
KR101729838B1 (ko) Power LDMOS트립 구동부 내장 5-단자 엔모스 트랜지스터 소자를 이용한 누전 차단 장치
KR101661881B1 (ko) Calibration offset-decoder strong-ARM증폭 적용을 위한 음의 문턱전압 5-단자 엔모스 트랜지스터 소자를 이용한 전력 공급 회로 장치
KR101801450B1 (ko) Sensor적용을 위한 전력 증폭 다단계 연결 음의 문턱전압 5-단자 엔모스 트랜지스터 소자를 이용한 전력 공급 회로 장치
KR101822721B1 (ko) Sensor 신호의 감지 및 증폭 동작 회로의 XOR Logic 동작 제어 장치
KR101801451B1 (ko) Off-set 재설정 Sensor적용을 위한 전력 증폭 다단계 연결 음의 문턱전압 5-단자 엔모스 트랜지스터 소자를 이용한 전력 공급 회로 장치
KR101734768B1 (ko) Double strong-ARM증폭 적용을 위한 음의 문턱전압 5-단자 엔모스 트랜지스터 소자를 이용한 전력 공급 회로 장치
KR101694091B1 (ko) Flyback 인덕터 구조 적용을 위한 음의 문턱전압 5-단자 엔모스 트랜지스터 소자를 이용한 전력 공급 회로 장치
KR101689971B1 (ko) 단상 전파 구동 적용을 위한 전력 증폭 다단계 연결 음의 문턱전압 5-단자 엔모스 트랜지스터 소자를 이용한 전력 공급 회로 장치
KR101689974B1 (ko) 3상 구동을 위한 전력 증폭 다단계 연결 음의 문턱전압 5-단자 엔모스 트랜지스터 소자를 이용한 전력 공급 회로 장치
KR101689972B1 (ko) 단상 전파 정류 응용을 위한 전력 증폭 다단계 연결 음의 문턱전압 5-단자 엔모스 트랜지스터 소자를 이용한 전력 공급 회로 장치
KR20170033216A (ko) 3상 응용을 위한 전력 증폭 다단계 연결 음의 문턱전압 5-단자 엔모스 트랜지스터 소자를 이용한 전력 공급 회로 장치
KR101689970B1 (ko) 단상 전파 정류 적용을 위한 전력 증폭 다단계 연결 음의 문턱전압 5-단자 엔모스 트랜지스터 소자를 이용한 전력 공급 회로 장치
KR101689973B1 (ko) 3상 정류를 위한 전력 증폭 다단계 연결 음의 문턱전압 5-단자 엔모스 트랜지스터 소자를 이용한 전력 공급 회로 장치
KR101677387B1 (ko) 전원 절전 모드 제어 적용을 위한 전력 증폭 다단계 연결 음의 문턱전압 5-단자 엔모스 트랜지스터 소자를 이용한 전력 공급 회로 장치
KR101775831B1 (ko) Mirror-decoder strong-ARM증폭 적용을 위한 음의 문턱전압 5-단자 엔모스 트랜지스터 소자를 이용한 전력 공급 회로 장치
KR101689969B1 (ko) 음 전압 변환 적용을 위한 전력 증폭 다단계 연결 음의 문턱전압 5-단자 엔모스 트랜지스터 소자를 이용한 전력 공급 회로 장치
KR20170027225A (ko) 전원 절전 누설 제어 적용을 위한 전력 증폭 다단계 연결 음의 문턱전압 5-단자 엔모스 트랜지스터 소자를 이용한 전력 공급 회로 장치
KR101705453B1 (ko) 전력 rf 다단계 연결 음의 문턱전압 5-단자 엔모스 트랜지스터 소자를 이용한 전력 공급 회로 장치
KR101694101B1 (ko) 전파 정류 Regulation 적용을 위한 음의 문턱전압 5-단자 엔모스 트랜지스터 소자를 이용한 전력 공급 회로 장치
KR101694013B1 (ko) 승압 다단계 연결 음의 문턱전압 5-단자 엔모스 트랜지스터 소자를 이용한 전력 공급 회로 장치
KR101971361B1 (ko) Sensing Detection Voltage 생성 strong-ARM증폭 회로 장치
KR101689968B1 (ko) 트립 제어 5-단자 엔모스 트랜지스터 소자를 이용한 누전 차단 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant