KR101790063B1 - Hybrid type module, integrated device and manufacturing method using thereof - Google Patents

Hybrid type module, integrated device and manufacturing method using thereof Download PDF

Info

Publication number
KR101790063B1
KR101790063B1 KR1020160064623A KR20160064623A KR101790063B1 KR 101790063 B1 KR101790063 B1 KR 101790063B1 KR 1020160064623 A KR1020160064623 A KR 1020160064623A KR 20160064623 A KR20160064623 A KR 20160064623A KR 101790063 B1 KR101790063 B1 KR 101790063B1
Authority
KR
South Korea
Prior art keywords
layer
isolation
metal layer
metal
control
Prior art date
Application number
KR1020160064623A
Other languages
Korean (ko)
Inventor
조덕호
심규환
Original Assignee
주식회사 시지트로닉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 시지트로닉스 filed Critical 주식회사 시지트로닉스
Priority to KR1020160064623A priority Critical patent/KR101790063B1/en
Application granted granted Critical
Publication of KR101790063B1 publication Critical patent/KR101790063B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 메인 소자와 직렬로 연결되어 메인 소자의 바이어스를 제어하는 제어 소자 및 직렬로 연결된 메인 소자와 제어 소자의 양단과 병렬로 연결되어 각 소자의 전기적 충격을 방호하는 보호 소자를 포함하는 직접 소자 및 그 제조 방법을 제공하고, 집적 소자와 메인 소자가 연결된 하이브리드형 모듈을 제공한다.The present invention relates to a control device for controlling a bias of a main device connected in series with a main device and a direct device including a main device connected in series and a protection device connected in parallel to both ends of the control device, And a manufacturing method thereof, and provides a hybrid type module in which an integrated device and a main device are connected.

Description

하이브리드형 모듈, 집적 소자 및 그 제조 방법{HYBRID TYPE MODULE, INTEGRATED DEVICE AND MANUFACTURING METHOD USING THEREOF}TECHNICAL FIELD [0001] The present invention relates to a hybrid type module, an integrated device, and a method of manufacturing the hybrid type module.

본 발명은 하이브리드형 모듈, 집적 소자 및 그 제조 방법에 관한 것으로서, 보다 상세하게는 메인 소자에 보호 소자와 제어 소자를 집적한 집적 소자를 연결하여 제조되는 하이브리드형 모듈에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a hybrid type module, an integrated device and a manufacturing method thereof, and more particularly, to a hybrid type module manufactured by connecting a protection element and an integrated element integrated with a control element to a main element.

방호용 또는 보호 소자는 메인 소자와 함께 집적되거나 접합되어 항복 전압(breakdown voltage) 근처 영역에서 전기적 충격에 의한 과도한 순간 전력(peak shape pulse power)을 바이패스하여 해소시키는 동작을 하는 소자이고, 제어 소자는 전압, 전류 또는 정전용량을 조절하여 메인 소자 또는 보호 소자와 연결되어 바이어스를 제어시키는 동작을 하는 소자이다.The protecting or protecting element is an element which is integrated or joined together with the main element to perform an operation to bypass and dissipate excessive peak shape pulse power due to an electric shock in a region near a breakdown voltage, Is an element that controls the bias by being connected to the main element or the protection element by adjusting voltage, current or electrostatic capacity.

특허문헌 1은 정전기 방전 충격에 대한 보호 기능이 내장된 고휘도 발광 다이오드(LED)에 관한 것으로서, 정전압 다이오드인 보호 소자를 통하여 메인 소자에 포함되는 발광 다이오드의 전기적 충격을 보호할 수 있으나, 발광 다이오드의 바이어스를 제어하지 못하는 문제점이 있다.Patent Document 1 relates to a high-brightness light emitting diode (LED) having a protection function against an electrostatic discharge impact, and can protect an electric shock of a light emitting diode included in a main device through a protection device which is a constant voltage diode, There is a problem that the bias can not be controlled.

특허문헌 2는 발광 다이오드 제어회로에 관한 것으로서, 유도전기 중화용 저항인 제어 소자를 통하여 발광 다이오드의 바이어스를 제어할 수 있으나, 발광 다이오드의 전기적 충격을 보호하지 못하는 문제점이 있다.Patent Document 2 relates to a light emitting diode control circuit, which can control the bias of a light emitting diode through a control element, which is a resistor for inductive neutralization, but can not protect the electric shock of the light emitting diode.

특허문헌 1 및 2를 참조하면, 메인 소자는 보호 소자를 통하여 전기적 충격으로부터 보호받을 수 있고, 제어 소자를 통하여 바이어스가 제어될 수 있다.With reference to Patent Documents 1 and 2, the main element can be protected from electric shock through the protection element, and the bias can be controlled through the control element.

종래에는 특허문헌 1 및 2의 문제점을 개선하기 위하여 메인 소자에 메인 소자의 바이어스를 제어하는 제어 소자를 부착하여 조립하고, 메인 소자 또는 제어 소자의 전기적 충격을 보호하는 보호 소자를 별도로 부착하여 조립하였으나, 각 소자에 조립되는 부품의 수가 증가하고, 조립 과정에서 제조 비용이 증가하며, 모듈의 크기를 줄이기 어려운 문제점이 있다.Conventionally, in order to solve the problems of Patent Documents 1 and 2, a control element for controlling the bias of a main element is attached to a main element and assembled by separately attaching a protective element for protecting the main element or the electric element of the control element , The number of components to be assembled to each device increases, manufacturing cost increases during assembly, and the size of the module is difficult to reduce.

또한, 종래에는 각각의 소자 또는 부품 간에 금속선이나 패키지 리드프레임을 부착하여 연결 및 조립하므로, 제조 과정이 복잡하고, 모듈의 구조상 기생성분의 저항 또는 정전용량이 발생되어 모듈의 성능이 낮아지는 문제점이 있다.In addition, conventionally, since a metal wire or a package lead frame is attached to each element or parts to connect and assemble them, the manufacturing process is complicated, and parasitic component resistance or electrostatic capacitance is generated due to the structure of the module, have.

1. 한국등록특허 제10-0650191호(2006.11.20.)1. Korean Registered Patent No. 10-0650191 (November 20, 2006) 2. 한국공개특허 제10-2009-0131302호(2009.12.29.)2. Korean Patent Laid-Open No. 10-2009-0131302 (December 29, 2009)

본 발명은 보호 소자와 제어 소자를 집적한 집적 소자 및 그 제조 방법을 제공하고, 집적 소자와 메인 소자가 연결된 하이브리드형 모듈을 제공한다.The present invention provides an integrated device integrating a protection element and a control element and a method of manufacturing the same, and provides a hybrid type module in which an integrated element and a main element are connected.

본 발명의 메인 소자 및 집적 소자를 포함하는 하이브리드형 모듈에서, 상기 집적 소자는 상기 메인 소자와 직렬로 연결되어 메인 소자의 바이어스를 제어하는 제어 소자 및 직렬로 연결된 메인 소자와 제어 소자의 양단과 병렬로 연결되어 각 소자의 전기적 충격을 방호하는 보호 소자를 포함하고, 하이브리드형 모듈은 바이어스 제어와 전기적 충격 방호를 동시에 제공하는 것을 특징으로 한다.In the hybrid type module including the main element and the integrated element of the present invention, the integrated element is connected in series with the main element to form a control element for controlling the bias of the main element, And a protection element for preventing electric shock of each element. The hybrid type module is characterized by providing bias control and electrical shock protection at the same time.

상기 제어 소자는 전압, 전류 또는 정전용량을 조절하여 메인 소자를 제어하는 것을 특징으로 할 수 있다.The control device may control the main device by adjusting a voltage, a current, or a capacitance.

상기 보호 소자는 상기 메인 소자 및 제어 소자의 정전기 방전(ESD: Electrostatic Discharge), 서지(surge), 전기적 빠른 과도(EFT: Electrical Fast Transient) 또는 전기적 과부하 스트레스(EOS: Electrical Overstress)에 대한 전기적 충격을 보호하는 것을 특징으로 할 수 있다.The protective device may be configured to provide an electrical shock to an electrostatic discharge (ESD), a surge, an electrical fast transient (EFT), or an electrical overstress (EOS) of the main device and the control device And the like.

반도체 기판에 형성된 에피층, 상기 에피층에 형성된 산화막, 상기 에피층 내부에 형성된 접합층 및 상기 접합층에 오믹 접합된 금속층을 포함하는 보호 소자가 집적된 집적 소자는, 상기 에피층에 소정의 간격으로 반도체 기판과 물리적 또는 전기적으로 연결되는 제1 내지 3 격리층을 포함한 격리층; 상기 제1 격리층과 제2 격리층 사이에 형성된 제1 접합층; 상기 제2 격리층과 제3 격리층 사이에 형성된 제2 접합층; 상기 제1 접합층에 접합되어 형성된 제1 금속층; 상기 격리층과 제2 접합층에 접합되어 형성된 제2 금속층 및 상기 제2 금속층에 집적된 제어 소자를 포함하여, 상기 제1 금속층을 통하여 각 소자의 전기적 충격을 방호하고, 상기 제2 금속층을 통하여 메인 소자의 바이어스를 제어하는 것을 특징으로 한다.An integrated device in which an epitaxial layer formed on a semiconductor substrate, an oxide film formed on the epi layer, a junction layer formed in the epi layer, and a metal layer ohmic-bonded to the junction layer are integrated, An isolation layer including first to third isolation layers that are physically or electrically connected to the semiconductor substrate; A first junction layer formed between the first isolation layer and the second isolation layer; A second bonding layer formed between the second isolation layer and the third isolation layer; A first metal layer formed on the first bonding layer; A second metal layer joined to the isolation layer and the second junction layer and a control element integrated in the second metal layer to protect the device from electrical shock through the first metal layer, And the bias of the main element is controlled.

상기 제1 금속층은 상기 메인 소자 일단과 전기적으로 연결되고, 상기 제2 금속층은 상기 제3 격리층과 제2 접합층에 형성되어 제어 소자 일단과 접촉되는 플러그 금속층 및 상기 제2 격리층과 제2 접합층에 형성되어 제어 소자 타단과 접촉되고, 상기 메인 소자 타단과 전기적으로 연결되는 제어 금속층을 포함한다.Wherein the first metal layer is electrically connected to one end of the main element and the second metal layer is formed in the third isolation layer and the second junction layer and is in contact with one end of the control element, And a control metal layer formed on the bonding layer and in contact with the other end of the control element and electrically connected to the other end of the main element.

집적 소자 제조 방법은, 제1 전도성 불순물이 도핑된 반도체 기판을 준비하는 단계; 상기 반도체 기판에 제2 전도성 불순물이 도핑된 에피층을 형성하고, 산화막을 성장시키는 단계; 상기 에피층에 소정의 간격으로 제1 전도성 불순물을 이온 주입하여 제1 내지 3 격리층을 포함한 격리층을 형성하는 단계; 상기 격리층을 드라이브-인(drive-in) 확산하여 격리층과 반도체 기판을 물리적 또는 전기적으로 연결하는 단계; 상기 제1 격리층과 제2 격리층 사이의 에피층에 제1 전도성 불순물을 이온 주입하여 제1 접합층을 형성하는 단계; 상기 제2 격리층과 제3 격리층 사이의 에피층에 제1 전도성 불순물을 이온 주입하여 제2 접합층을 형성하는 단계; 상기 산화막의 일부 영역을 식각하여 금속과 반도체간 접합을 위한 접촉창을 형성하는 단계; 상기 제1 접합층에 금속 박막을 증착하여 제1 금속층을 형성하고, 상기 격리층과 제2 접합층에 금속 박막을 증착하여 제2 금속층을 형성하는 단계 및 상기 제2 금속층에 제어 소자를 집적하는 단계를 포함하고, 상기 제1 금속층을 통하여 각 소자의 전기적 충격을 방호하고, 상기 제2 금속층을 통하여 메인 소자의 바이어스를 제어하는 것을 특징으로 한다.A method of manufacturing an integrated device, comprising: preparing a semiconductor substrate doped with a first conductive impurity; Forming an epitaxial layer doped with a second conductive impurity on the semiconductor substrate and growing an oxide film; Forming an isolation layer including first to third isolation layers by ion-implanting first conductive impurities into the epi layer at predetermined intervals; Physically or electrically connecting the isolation layer and the semiconductor substrate by diffusion of the isolation layer in a drive-in manner; Implanting a first conductive impurity into an epi layer between the first isolation layer and the second isolation layer to form a first junction layer; Implanting a first conductive impurity into the epi layer between the second isolation layer and the third isolation layer to form a second junction layer; Etching a portion of the oxide film to form a contact window for junction between the metal and the semiconductor; Depositing a metal thin film on the first bonding layer to form a first metal layer, depositing a metal thin film on the isolation layer and the second bonding layer to form a second metal layer, and stacking a control element on the second metal layer Wherein the first metal layer protects each element from electrical shock, and the bias of the main element is controlled through the second metal layer.

본 발명은 제어 소자와 보호 소자를 집적하여 하나의 집적 소자를 제조함으로써, 집적 소자를 포함하는 하이브리드형 모듈의 제조 비용 및 크기를 줄일 수 있다.The present invention can reduce the manufacturing cost and size of the hybrid type module including the integrated device by integrating the control device and the protection device to manufacture one integrated device.

본 발명은 제어 소자와 보호 소자를 집적하여 제조함으로써, 종래의 금속선이나 패키지 리드프레임을 부착하여 연결 및 조립 방식보다 제조 과정이 단순할 수 있고, 기생성분의 저항 또는 정전용량을 제거되어 모듈의 성능을 극대화할 수 있다.By manufacturing the control device and the protection device by integrating the control device and the protection device, it is possible to simplify the manufacturing process compared to the connecting and assembling method by attaching the conventional metal wire or the package lead frame, and by removing the parasitic resistance or electrostatic capacitance, Can be maximized.

본 발명은 메인 소자와 직렬로 연결되는 제어 소자 및 직렬로 연결된 메인 소자와 제어 소자의 양단과 연결되는 보호 소자를 포함하는 집적 소자를 통하여 바이어스 제어와 전기적 충격 방호를 동시에 제공할 수 있다.The present invention can simultaneously provide bias control and electrical shock protection through a control element connected in series with the main element and an integrated element including a main element connected in series and a protection element connected to both ends of the control element.

도 1은 본 발명의 하이브리드형 모듈을 심볼로 도시한 것이다.
도 2a는 발광 다이오드를 심볼로 도시한 예이다.
도 2b는 저항과 직렬로 연결된 발광 다이오드를 심볼로 도시한 예이다.
도 2c는 저항과 TVS 다이오드를 적용한 하이브리드형 모듈을 심볼로 도시한 예이다.
도 3a는 도 2a의 발광 다이오드의 전류-전압 특성을 도시한 예이다.
도 3b는 도 2b의 저항과 직렬로 연결된 발광 다이오드의 전류-전압 특성을 도시한 예이다.
도 3c는 도 2c의 저항과 TVS 다이오드를 적용한 하이브리드형 모듈에서 발광 다이오드의 전류-전압 특성을 도시한 예이다.
도 4는 본 발명의 하이브리드형 모듈의 구조를 도시한 것이다.
도 5a는 도 1 또는 4의 집적 소자를 도시한 단면도이다.
도 5b는 도 1 또는 4의 집적 소자를 도시한 평면도이다.
도 6은 도 1 또는 4의 집적 소자 제조 방법을 도시한 것이다.1 shows a hybrid type module of the present invention as a symbol.
2A shows an example of a light emitting diode as a symbol.
FIG. 2B is an example of a symbol of a light emitting diode connected in series with a resistor.
2C shows an example of a hybrid type module using a resistor and a TVS diode.
3A shows an example of current-voltage characteristics of the light emitting diode of FIG. 2A.
FIG. 3B is an example of current-voltage characteristics of a light emitting diode connected in series with the resistor of FIG. 2B.
FIG. 3C shows an example of a current-voltage characteristic of a light emitting diode in a hybrid type module to which the resistance and the TVS diode of FIG. 2C are applied.
Fig. 4 shows the structure of the hybrid type module of the present invention.
Figure 5A is a cross-sectional view of the integrated device of Figure 1 or 4;
Figure 5B is a top view illustrating the integrated device of Figure 1 or 4;
Figure 6 illustrates a method of manufacturing the integrated device of Figure 1 or 4;

이하 첨부 도면들 및 첨부 도면들에 기재된 내용들을 참조하여 본 발명의 실시예를 상세하게 설명하지만, 본 발명이 실시예에 의해 제한되거나 한정되는 것은 아니다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings and accompanying drawings, but the present invention is not limited to or limited by the embodiments.

도 1은 본 발명의 하이브리드형 모듈을 심볼로 도시한 것으로서, 하이브리드형 모듈은 집적 소자(100) 및 메인 소자(200)를 포함한다.FIG. 1 illustrates a hybrid type module of the present invention in a symbol, wherein the hybrid type module includes an integrated element 100 and a main element 200.

집적 소자(100)는 보호 소자(100a) 및 제어 소자(100b)를 포함하고, 칩(chip) 또는 회로(circuit) 형태로 집적된 소자일 수 있다.The integrated device 100 may include a protection device 100a and a control device 100b and may be an integrated device in the form of a chip or a circuit.

제어 소자(100b)는 메인 소자(200)와 직렬로 연결되어 메인 소자(200)의 바이어스를 제어하며, 보호 소자(100a)는 직렬로 연결된 메인 소자(200)와 제어 소자의 양단과 병렬로 연결되어 메인 소자(200) 및 제어 소자(100b)의 전기적 충격을 방호한다.The control element 100b is connected in series to the main element 200 to control the bias of the main element 200. The protection element 100a is connected in parallel with both ends of the main element 200 and the control element connected in series. Thereby protecting the main element 200 and the control element 100b from electrical shock.

제어 소자(100b)와 메인 소자(200)가 직렬로 연결되는 부분은 B단이고, 보호 소자(100a)와 제어 소자(100b) 가 연결되는 부분은 A단이며, 보호 소자(100a)와 메인 소자(200)가 연결되는 부분은 C단이며, A단은 입력단과 연결되고, C단은 출력단과 연결된다.The portion where the control element 100b and the main element 200 are connected in series is in the B stage and the portion where the protective element 100a and the control element 100b are connected is the A stage and the protective element 100a, The stage 200 is connected to the C stage, the stage A is connected to the input stage, and the stage C is connected to the output stage.

도 2a는 발광 다이오드를 심볼로 도시한 예이고, 도 2b는 저항과 직렬로 연결된 발광 다이오드를 심볼로 도시한 예이며, 도 2c는 저항과 TVS 다이오드를 적용한 하이브리드형 모듈을 심볼로 도시한 예이다.FIG. 2B is an example of a light emitting diode connected in series with a resistor as a symbol, and FIG. 2C is an example of a hybrid type module using a resistor and a TVS diode as symbols .

메인 소자(200)는 다이오드, 트랜지스터, 수동 소자 및 집적 회로 중 하나이고, 도 2a에 도시된 바와 같이 다이오드에서 발광 다이오드일 수 있으며, 이에 한정하지 않는다.The main element 200 is one of a diode, a transistor, a passive element, and an integrated circuit, and may be a light emitting diode in a diode as shown in FIG. 2A, but is not limited thereto.

제어 소자(100b)는 저항, 인덕터, 캐패시터 및 다이오드 중 하나 또는 둘 이상으로 조합되어 구성되는 것을 특징으로 하고, 도 2b에 도시된 바와 같이 저항일 수 있으며, 이에 한정하지 않는다.The control element 100b is characterized by being composed of one or more of a resistor, an inductor, a capacitor, and a diode, and may be a resistor as shown in FIG. 2B, but is not limited thereto.

제어 소자(100b)는 전압, 전류 또는 정전용량을 조절하여 메인 소자를 제어한다. 본 발명은 제조 단가가 낮고, 구조적으로 단순한 저항, 인덕터, 캐패시터 또는 다이오드를 통하여 메인 소자(200)의 바이어스를 효율적으로 제어할 수 있다.The control element 100b controls the main element by adjusting a voltage, a current, or a capacitance. The present invention can efficiently control the bias of the main device 200 through a resistor, an inductor, a capacitor or a diode that is low in manufacturing cost and structurally simple.

보호 소자(100a)는 핀(pin) 다이오드, 쇼트키(schottky) 다이오드, 제너(zener) 다이오드, TVS(Transient Voltage Suppressor) 다이오드, SCR(Silicon Controlled Rectifier) 다이오드 및 MOSFET 중 하나이고, 도 2c에 도시된 바와 같이 TVS 다이오드일 수 있으며, 이에 한정하지 않는다.The protection element 100a is one of a pin diode, a schottky diode, a zener diode, a TVS (Transient Voltage Suppressor) diode, a silicon controlled rectifier (SCR) diode and a MOSFET, But is not limited to, a TVS diode as shown.

보호 소자(100a)는 메인 소자 및 제어 소자의 정전기 방전(ESD: Electrostatic Discharge), 서지(surge), 전기적 빠른 과도(EFT: Electrical Fast Transient) 또는 전기적 과부하 스트레스(EOS: Electrical Overstress)에 대한 전기적 충격을 보호한다.The protection element 100a may be used to protect the main element and the control element from electrostatic discharge (ESD), surge, electrical fast transient (EFT) or electrical shock (electrical overstress) Lt; / RTI >

보호 소자(100a)는 전기적 충격을 보호하는 동시에 전자기 간섭(EMI: Electromagnetic Interference) 잡음을 필터링할 수 있다.The protection element 100a can filter electromagnetic interference (EMI) noise while protecting the electric shock.

도 2a를 참조하면, 메인 소자(200)는 입력단으로부터 전압이 직접적으로 인가되면 바이어스가 제어되지 않고, 전기적 충격이 발생되어 수명이 단축되거나 파손될 수 있다.Referring to FIG. 2A, when a voltage is directly applied from an input terminal of the main device 200, the bias is not controlled and an electric shock is generated, so that the lifetime can be shortened or broken.

도 2b를 참조하면, 메인 소자(200)는 제어 소자(100b)에 의해 바이어스가 제어되나, 전기적 충격을 보호받지 못하는 문제점이 있다.Referring to FIG. 2B, the bias of the main element 200 is controlled by the control element 100b, but the electric shock is not protected.

도 2c를 참조하면, 집적 소자는 제어 소자(100b)를 통하여 메인 소자(200)의 바이어스를 제어하고, 보호 소자(100a)를 통하여 메인 소자(200) 및 제어 소자(100b)의 전기적 충격을 보호할 수 있다. 집적 소자는 바이어스 제어와 전기적 충격 방호를 동시에 제공할 수 있다.Referring to FIG. 2C, the integrated device controls the bias of the main device 200 through the control device 100b and protects the main device 200 and the control device 100b from electrical shock through the protective device 100a. can do. The integrated device can simultaneously provide bias control and electrical shock protection.

도 3a는 도 2a의 발광 다이오드의 전류-전압 특성을 도시한 예이고, 도 3b는 도 2b의 저항과 직렬로 연결된 발광 다이오드의 전류-전압 특성을 도시한 예이며, 도 3c는 도 2c의 저항과 TVS 다이오드를 적용한 하이브리드형 모듈에서 발광 다이오드의 전류-전압 특성을 도시한 예이다.3B is a view showing current-voltage characteristics of a light emitting diode connected in series with the resistor of FIG. 2B. FIG. 3C is a graph showing current-voltage characteristics of the light emitting diode of FIG. And a current-voltage characteristic of a light emitting diode in a hybrid type module to which a TVS diode is applied.

도 3a를 참조하면, 메인 소자(200)에 포함된 발광 다이오드는 순방향 바이어스 및 역방향 바이어스로 동작한다. 발광 다이오드는 순방향으로 전류를 흐르고, 역방향으로 전류를 차단하는 특성이 있다.Referring to FIG. 3A, the light emitting diode included in the main device 200 operates in a forward bias and a reverse bias. The light emitting diode has a characteristic that a current flows in a forward direction and a current is blocked in a reverse direction.

발광 다이오드는 순방향 전압(VF)이 가해지면 문턱 전압(threshold voltage)까지 순방향 전류(IF)가 천천히 증가하면서 흐르고, 문턱 전압 이상의 순방향 전압이 가해지면 순방향 전류가 급격히 증가하면서 흐른다.When the forward voltage (V F ) is applied to the light emitting diode, the forward current (I F ) slowly flows to the threshold voltage. When the forward voltage higher than the threshold voltage is applied, the forward current rapidly increases.

발광 다이오드는 역방향 전압(VB)이 가해지면 항복 전압(breakdown voltage)까지 역방향 전류(IB)가 거의 흐르지 않고, 항복 전압 이상의 역방향 전압이 가해지면 역방향 전류가 급격히 증가하면서 흐른다.When the reverse voltage (V B ) is applied to the light emitting diode, the reverse current (I B ) hardly flows to the breakdown voltage. When the reverse voltage higher than the breakdown voltage is applied, the reverse current rapidly increases.

도 3b를 참조하면, 제어 소자(100b)에 포함된 저항은 전압 또는 전류를 조절하여 발광 다이오드의 바이어스를 제어한다.Referring to FIG. 3B, the resistor included in the control device 100b controls a bias of the light emitting diode by adjusting a voltage or a current.

도 3c를 참조하면, 저항은 발광 다이오드의 바이어스를 제어하고, 보호 소자(100a)에 포함된 TVS 다이오드는 발광 다이오드의 항복 전압 근처 영역에서 전기적 충격에 의한 과도한 순간 전력(peak shape pulse power)을 바이패스한다.Referring to FIG. 3C, the resistance controls the bias of the light emitting diode, and the TVS diode included in the protection element 100a applies a peak shape pulse power due to an electric shock in the region near the breakdown voltage of the light emitting diode. Pass.

도 4는 본 발명의 하이브리드형 모듈의 구조를 도시한 것으로서, 하이브리드형 모듈은 집적 소자(100), 메인 소자(200), 입력 전극(310) 및 출력 전극(320)을 포함한다.4 illustrates a structure of a hybrid type module of the present invention. The hybrid type module includes an integrated device 100, a main device 200, an input electrode 310, and an output electrode 320.

입력 전극(310)은 집적 소자(100) 하부에 형성되고, 출력 전극(320)은 메인 소자 하부에 형성된다.The input electrode 310 is formed under the integrated device 100 and the output electrode 320 is formed under the main element.

메인 소자(200) 상부는 집적 소자(100)의 제어 소자(100b)와 전기적으로 연결되고, 하부는 보호 소자(100a)와 전기적으로 연결된다.The upper part of the main element 200 is electrically connected to the control element 100b of the integrated element 100 and the lower part is electrically connected to the protection element 100a.

제어 소자(100b)와 메인 소자(200)가 직렬로 연결되는 부분은 B단이고, 보호 소자(100a)와 제어 소자(100b) 가 연결되는 부분은 A단이며, 보호 소자(100a)와 메인 소자(200)가 연결되는 부분은 C단이며, A단은 입력 전극(310)의 입력단과 연결되고, C단은 출력 전극(320)의 출력단과 연결된다. B단과 C단의 전기적 연결은 금속선 또는 리드프레임을 통하여 이루어진다.The portion where the control element 100b and the main element 200 are connected in series is in the B stage and the portion where the protective element 100a and the control element 100b are connected is the A stage and the protective element 100a, The stage A is connected to the input terminal of the input electrode 310, and the stage C is connected to the output terminal of the output electrode 320. In FIG. The electrical connection between the B-stage and the C-stage is made through a metal wire or lead frame.

본 발명은 메인 소자(200)와 직렬로 연결되는 제어 소자(100b) 및 직렬로 연결된 메인 소자와 제어 소자(100b)의 양단과 연결되는 보호 소자(100a)를 포함하는 집적 소자(100)를 통하여 바이어스 제어와 전기적 충격 방호를 동시에 제공할 수 있다. 이하, 하이브리드형 모듈에 포함된 집적 소자(100)의 구조를 상세히 설명하기로 한다.The present invention includes a control device 100b connected in series with the main device 200 and a main device connected in series and an integrated device 100 including a protection device 100a connected to both ends of the control device 100b Bias control and electrical shock protection can be provided at the same time. Hereinafter, the structure of the integrated device 100 included in the hybrid type module will be described in detail.

도 5a는 도 1 또는 4의 집적 소자를 도시한 단면도이고, 도 5b는 도 1 또는 4의 집적 소자를 도시한 평면도로서, 집적 소자(100)는 제어 소자(100b)및 보호 소자를 포함한다.FIG. 5A is a cross-sectional view showing the integrated element of FIG. 1 or 4, and FIG. 5B is a plan view showing the integrated element of FIG. 1 or 4, in which the integrated element 100 includes a control element 100b and a protection element.

보호 소자는 반도체 기판(110)에 형성된 에피층(120), 에피층(120)에 형성된 산화막(130), 에피층(120) 내부에 형성된 접합층 및 접합층에 오믹 접합(ohmic contact)된 금속층을 포함한다.The protection device includes an epi layer 120 formed on the semiconductor substrate 110, an oxide film 130 formed on the epi layer 120, a junction layer formed inside the epi layer 120, and a metal layer ohmic contacted to the junction layer. .

접합층 및 금속층은 보호 소자에 제어 소자(100b)를 집적하고, 보호 소자와 제어 소자(100b)의 독립적인 동작을 보장하기 위해 격리 또는 분리된다. 접합층은 제1 접합층(150a) 및 제2 접합층(150b)으로 분리되고, 금속층은 제1 금속층(161) 및 제2 금속층(162a 및 162b)으로 분리된다.The bonding layer and the metal layer are isolated or separated to integrate the control element 100b into the protection element and to ensure independent operation of the protection element and the control element 100b. The bonding layer is separated into the first bonding layer 150a and the second bonding layer 150b and the metal layer is separated into the first metal layer 161 and the second metal layers 162a and 162b.

집적 소자(100)는 격리층(140a, 140b 및 140c), 제1 접합층(150a), 제2 접합층(150b), 제1 금속층(161) 및 제2 금속층(162a 및 162b)을 포함한다.The integrated device 100 includes isolation layers 140a, 140b and 140c, a first junction layer 150a, a second junction layer 150b, a first metal layer 161 and a second metal layer 162a and 162b .

격리층은 에피층(120)에 소정의 간격으로 반도체 기판(110)과 물리적 또는 전기적으로 연결되는 제1 내지 제3 격리층(140a, 140b 및 140c)를 포함한다.The isolation layer includes first to third isolation layers 140a, 140b, and 140c physically or electrically connected to the semiconductor substrate 110 at a predetermined interval in the epi layer 120. [

제1 접합층(150a)은 제1 격리층(140a)과 제2 격리층(140b) 사이에 형성되고, 제2 접합층(150b)는 제2 격리층(140b)과 제3 격리층(140c) 사이에 형성된다. 본 발명은 격리층을 통하여 제1 접합층(150a)과 제2 접합층(150b)을 격리시킨다.The first bonding layer 150a is formed between the first isolation layer 140a and the second isolation layer 140b and the second bonding layer 150b is formed between the second isolation layer 140b and the third isolation layer 140c . The present invention isolates the first bonding layer 150a and the second bonding layer 150b through the isolation layer.

제1 금속층(161)은 제1 접합층(150a)에 접합되어 형성되고, 제2 금속층(162a 및 162b)은 격리층과 제2 접합층에 접합되어 형성된다. 제어 소자(100b)는 제2 금속층(162a 및 162b)에 집적된다.The first metal layer 161 is formed by bonding to the first bonding layer 150a and the second metal layers 162a and 162b are formed by bonding to the isolation layer and the second bonding layer. The control element 100b is integrated in the second metal layers 162a and 162b.

제2 금속층은 플러그 금속층(162a) 및 제어 금속층(162b)을 포함하고, 플러그 금속층(162a)은 제3 격리층(140c)과 제2 접합층(150b)에 형성되며, 제어 금속층(162b)은 제2 격리층(140b)과 제2 접합층(150b)에 형성된다.The second metal layer includes a plug metal layer 162a and a control metal layer 162b and the plug metal layer 162a is formed in the third isolation layer 140c and the second junction layer 150b, And is formed on the second isolation layer 140b and the second junction layer 150b.

도 4 및 5b를 참조하면, 플러그 금속층(162a)은 제어 소자(100b) 일단과 접촉되고, 제어 금속층(162b)은 제어 소자(100b) 타단과 접촉된다.4 and 5B, the plug metal layer 162a contacts one end of the control element 100b, and the control metal layer 162b contacts the other end of the control element 100b.

플러그 금속층(162a)은 반도체 기판(110) 상부에 형성된 제3 격리층(140c)에 형성되므로, 반도체 기판(110) 하부에 형성된 입력 전극(310)의 입력단과 물리적 또는 전기적으로 접촉하기 위한 플러그로 사용된다.The plug metal layer 162a is formed on the third isolation layer 140c formed on the semiconductor substrate 110 and therefore is provided with a plug for physically or electrically contacting the input terminal of the input electrode 310 formed below the semiconductor substrate 110 Is used.

제1 금속층(161)은 메인 소자 하부, 일단 또는 출력 전극과 전기적으로 연결되고, 제어 금속층(162b)은 메인 소자 상부 또는 타단과 전기적으로 연결된다.The first metal layer 161 is electrically connected to the lower portion of the main element, one end or the output electrode, and the control metal layer 162b is electrically connected to the upper or the other end of the main element.

집적 소자(100)는 제1 금속층(161)을 통하여 각 소자의 전기적 충격을 방호하고, 제2 금속층(162a 및 162b)을 통하여 메인 소자의 바이어스를 제어한다. 이하, 집적 소자의 제조 방법을 상세히 설명하기로 한다.The integrated device 100 protects the electric shock of each element through the first metal layer 161 and controls the bias of the main element through the second metal layers 162a and 162b. Hereinafter, a method of manufacturing an integrated device will be described in detail.

도 6은 도 1 또는 4의 집적 소자 제조 방법을 도시한 것으로서, 집적 소자 제조 방법은 제1 전도성 불순물이 도핑된 반도체 기판(110)을 준비한다.FIG. 6 illustrates a method of manufacturing the integrated device of FIG. 1 or 4, wherein the integrated device manufacturing method prepares the semiconductor substrate 110 doped with the first conductive impurity.

반도체 기판(110)은 n-type 또는 p-type의 제1 전도성 불순물로 도핑되고, 금속과의 오믹 접합으로 저저항의 이미터층이 되도록 하기 위하여 약 1018 내지 1022 cm-3 수준의 고농도에서 도핑된다.The semiconductor substrate 110 is doped with n-type or p-type first conductive impurities and is doped at a high concentration of about 10 18 to 10 22 cm -3 in order to form a low- Doped.

반도체 기판(110)을 준비한 후, 반도체 기판(110)에 제2 전도성 불순물이 도핑된 에피층(120)을 형성하고, 산화막(130)을 성장시킨다.After the semiconductor substrate 110 is prepared, the epitaxial layer 120 doped with the second conductive impurity is formed in the semiconductor substrate 110, and the oxide film 130 is grown.

에피층(120)은 항복 전압을 조절하기 위하여 반도체 기판(110)과 반대 타입의 제2 전도성 불순물로 도핑되고, 약 1013 내지 1020 cm-3 수준의 저농도에서 도핑된다.The epi layer 120 is doped with a second conductive impurity of the opposite type to the semiconductor substrate 110 to control the breakdown voltage and is doped at a low concentration of about 10 13 to 10 20 cm -3 .

제1 전도성 불순물 또는 제2 전도성 불순물은 인(P), 비소(As)와 같은 5족의 화학원소를 포함하는 n-type 불순물일 수 있으며, 붕소(B), 알루미늄(Al), 갈륨(Ga)과 같은 3족의 화학원소를 포함하는 p-type 불순물일 수 있다. 다만, 제1 전도성 불순물이 n-type이면, 제2 전도성 불순물은 p-type이며, 제1 전도성 불순물이 p-type이면, 제2 전도성 불순물은 n-type이다.The first conductive impurity or the second conductive impurity may be an n-type impurity including a Group 5 chemical element such as phosphorus (P) and arsenic (As), and may be an impurity such as boron (B), aluminum (Al) ), Which is a p-type impurity. However, if the first conductive impurity is n-type, the second conductive impurity is p-type, and if the first conductive impurity is p-type, the second conductive impurity is n-type.

산화막(130)을 성장시킨 후, 에피층에 소정의 간격으로 제1 전도성 불순물을 이온 주입하여 제1 내지 3 격리층(140a, 140b 및 140c)을 포함한 격리층을 형성한다.After the oxide film 130 is grown, the isolation layer including the first to third isolation layers 140a, 140b, and 140c is formed by ion-implanting the first conductive impurity into the epi layer at predetermined intervals.

격리층(140a, 140b 및 140c)은 광전사로 PR 마스크를 형성한 뒤에 소자 격리용 패턴 또는 소정의 간격으로 산화막(130)을 식각하고, 제1 전도성 불순물을 이온 주입하여 형성된다.The isolation layers 140a, 140b, and 140c are formed by forming a PR mask by an optoelectronic pattern, etching the oxide film 130 at a pattern or a predetermined interval, and ion-implanting the first conductive impurity.

격리층(140a, 140b 및 140c)을 형성한 후, 격리층(140a, 140b 및 140c)을 드라이브-인(drive-in) 확산하여 격리층(140a, 140b 및 140c)과 반도체 기판(110)을 물리적 또는 전기적으로 연결한다.After forming the isolation layers 140a, 140b and 140c, the isolation layers 140a, 140b and 140c are drive-in-diffused to form isolation layers 140a, 140b and 140c and the semiconductor substrate 110 Physical or electrical connection.

격리층(140a, 140b 및 140c)과 반도체 기판(110)을 물리적 또는 전기적으로 연결한 후, 제1 격리층(140a)과 제2 격리층(140b) 사이의 에피층(120)에 제1 전도성 불순물을 이온 주입하여 제1 접합층(150a)을 형성한다.After the isolation layers 140a, 140b and 140c are physically or electrically connected to the semiconductor substrate 110, a first conductive layer 140a is formed on the epi layer 120 between the first isolation layer 140a and the second isolation layer 140b, Impurities are ion-implanted to form the first bonding layer 150a.

제1 접합층(150a)은 광전사를 이용하여 PR 마스크를 형성하고, 접합을 위한 제1 전도성 불순물을 이온 주입하여 형성된다. 예를 들어, 제1 접합층(150a)은 에피층(120)과의 p-n 접합을 형성하고, 항복 전압을 제어하기 위해 반도체 기판(110)과 동일한 타입의 제1 전도성 불순물을 이온 주입하여 형성된다.The first bonding layer 150a is formed by forming a PR mask using photoelectric transfer and ion-implanting a first conductive impurity for bonding. For example, the first bonding layer 150a is formed by implanting a first conductive impurity of the same type as the semiconductor substrate 110 to form a pn junction with the epi layer 120 and control the breakdown voltage .

보호 소자의 항복 전압과 순방향 동작 특성은 에피층(120)의 두께, 도핑된 불순물의 농도 및 에피층(120)과 접합된 제1 접합층(150a)의 조절에 의해 결정된다.The breakdown voltage and forward operation characteristics of the protection device are determined by the thickness of the epi layer 120, the concentration of the doped impurities, and the adjustment of the first junction layer 150a bonded to the epi layer 120. [

제1 접합층(150a)을 형성한 후, 제2 격리층(140b)과 제3 격리층(140c) 사이의 에피층(120)에 제1 전도성 불순물을 이온 주입하여 제2 접합층(150b)을 형성한다. The first junction layer 150a is formed and then the first conductive impurity is ion-implanted into the epi layer 120 between the second isolation layer 140b and the third isolation layer 140c to form the second junction layer 150b. .

제2 접합층(150b)은 광전사를 이용하여 PR 마스크를 형성하고, 접합을 위한 제1 전도성 불순물을 이온 주입하여 형성된다. 예를 들어, 제2 접합층(150b)은 에피층(120)과의 p-n 접합을 형성하고, 저항을 맞추기 위해 반도체 기판(110)과 동일한 타입의 제1 전도성 불순물을 이온 주입한다.The second bonding layer 150b is formed by forming a PR mask using photoelectric transfer and ion-implanting a first conductive impurity for bonding. For example, the second bonding layer 150b forms a p-n junction with the epi layer 120 and ion-implies the same type of first conductive impurity as the semiconductor substrate 110 to match the resistance.

제2 접합층(150b)을 형성한 후, 산화막(130)의 일부 영역을 식각하여 금속과 반도체간 접합을 위한 접촉창(contact window)을 형성한다.After forming the second bonding layer 150b, a portion of the oxide film 130 is etched to form a contact window for bonding between the metal and the semiconductor.

접촉창은 금속과 반도체간 오믹 접합을 위해 리소그래피와 식각 공정을 이용하여 산화막(130)의 일부 영역을 식각하여 형성된다.The contact window is formed by etching a portion of the oxide film 130 using lithography and etching processes for ohmic contact between the metal and the semiconductor.

접촉창을 형성한 후, 제1 접합층(150a)에 금속 박막을 증착하여 제1 금속층(161)을 형성하고, 격리층과 제2 접합층(150b)에 금속 박막을 증착하여 제2 금속층(162a 및 162b)을 형성한다.A metal thin film is deposited on the first bonding layer 150a to form a first metal layer 161 and a metal thin film is deposited on the isolation layer and the second bonding layer 150b to form a second metal layer 162a and 162b.

제2 금속층은 플러그 금속층(162a) 및 제어 금속층(162b)을 포함하고, 플러그 금속층(162a)은 제3 격리층(140c)과 제2 접합층(150b)에 금속 박막을 증착하여 형성되며, 제어 금속층(162b)은 제2 격리층(140b)과 제2 접합층(150b)에 금속 박막을 증착하여 형성된다.The second metal layer includes a plug metal layer 162a and a control metal layer 162b and the plug metal layer 162a is formed by depositing a metal thin film on the third isolation layer 140c and the second junction layer 150b, The metal layer 162b is formed by depositing a metal thin film on the second isolation layer 140b and the second junction layer 150b.

금속층을 형성한 후, 플러그 금속층(162a)과 제어 금속층(162b) 사이에 제어 소자(100b)를 집적한다. 예를 들어, 플러그 금속층(162a)은 제어 소자(100b) 일단과 접촉되고, 제어 금속층(162b)은 제어 소자(100b) 타단과 접촉된다.After the metal layer is formed, the control element 100b is integrated between the plug metal layer 162a and the control metal layer 162b. For example, the plug metal layer 162a contacts one end of the control element 100b, and the control metal layer 162b contacts the other end of the control element 100b.

플러그 금속층(162a)은 반도체 기판(110) 상부에 형성된 제3 격리층(140c)에 형성되므로, 반도체 기판(110) 하부에 형성된 입력 전극(310)의 입력단과 물리적 또는 전기적으로 접촉하기 위한 플러그로 사용된다.The plug metal layer 162a is formed on the third isolation layer 140c formed on the semiconductor substrate 110 and therefore is provided with a plug for physically or electrically contacting the input terminal of the input electrode 310 formed below the semiconductor substrate 110 Is used.

제1 금속층(161)은 메인 소자 하부, 일단 또는 출력 전극과 전기적으로 연결되고, 제어 금속층(162b)은 메인 소자 상부 또는 타단과 전기적으로 연결된다.The first metal layer 161 is electrically connected to the lower portion of the main element, one end or the output electrode, and the control metal layer 162b is electrically connected to the upper or the other end of the main element.

집적 소자(100)는 제1 금속층(161)을 통하여 메인 소자 및 제어 소자(100b)의 전기적 충격을 방호하고, 제어 금속층(162b)을 통하여 메인 소자의 바이어스를 제어한다.The integrated device 100 protects the main element and the control element 100b from electrical shock through the first metal layer 161 and controls the bias of the main element through the control metal layer 162b.

본 발명은 제어 소자(100b)와 보호 소자를 집적하여 하나의 집적 소자(100)를 제조함으로써, 집적 소자(100)를 포함하는 하이브리드형 모듈의 제조 비용 및 크기를 줄일 수 있다.The present invention can reduce the manufacturing cost and size of the hybrid type module including the integrated device 100 by integrating the control device 100b and the protection device to manufacture one integrated device 100. [

또한 본 발명은 제어 소자(100b)와 보호 소자를 집적하여 제조함으로써, 종래의 금속선이나 패키지 리드프레임을 부착하여 연결 및 조립 방식보다 제조 과정이 단순할 수 있고, 기생성분의 저항 또는 정전용량을 제거되어 모듈의 성능을 극대화할 수 있다.Also, the present invention can be manufactured by integrating the control element 100b and the protection element, thereby simplifying the manufacturing process compared with the connection and assembly method by attaching the conventional metal wire or the package lead frame and eliminating the resistance or the capacitance of the parasitic component So that the performance of the module can be maximized.

100: 집적 소자 100a: 보호 소자
100b: 제어 소자 110: 반도체 기판
120: 에피층 130: 산화막
140a: 제1 격리층 140b: 제2 격리층
140c: 제3 격리층 150a: 제1 접합층
150b: 제2 접합층 161: 제1 금속층
162a: 플러그 금속층 162b: 제어 금속층
200: 메인 소자 310: 입력 전극
320: 출력 전극100: Integrated device 100a: Protection device
100b: control element 110: semiconductor substrate
120: epi layer 130: oxide film
140a: first isolation layer 140b: second isolation layer
140c: third isolation layer 150a: first bonding layer
150b: second bonding layer 161: first metal layer
162a: plug metal layer 162b: control metal layer
200: main element 310: input electrode
320: output electrode

Claims (6)

메인 소자 및 집적 소자를 포함하는 하이브리드형 모듈에 있어서,
상기 집적 소자는
상기 메인 소자와 직렬로 연결되어 메인 소자의 바이어스를 제어하는 제어 소자 및
직렬로 연결된 메인 소자와 제어 소자의 양단과 병렬로 연결되어 각 소자의 전기적 충격을 방호하는 보호 소자를 포함하여,
바이어스 제어와 전기적 충격 방호를 동시에 제공하는 것을 특징으로 하는 하이브리드형 모듈.In a hybrid type module comprising a main element and an integrated element,
The integrated device
A control element connected in series with the main element to control a bias of the main element,
And a protection element connected in parallel with both ends of the main element and the control element connected in series to protect the respective elements from electrical shock,
Wherein the bias control and the electrical shock protection are provided at the same time. 제1항에 있어서,
상기 제어 소자는
전압, 전류 또는 정전용량을 조절하여 메인 소자를 제어하는 것을 특징으로 하는 하이브리드형 모듈.The method according to claim 1,
The control element
Wherein the main device is controlled by adjusting a voltage, a current, or a capacitance. 제1항에 있어서,
상기 보호 소자는
상기 메인 소자 및 제어 소자의 정전기 방전(ESD: Electrostatic Discharge), 서지(surge), 전기적 빠른 과도(EFT: Electrical Fast Transient) 또는 전기적 과부하 스트레스(EOS: Electrical Overstress)에 대한 전기적 충격을 보호하는 것을 특징으로 하는 하이브리드형 모듈.The method according to claim 1,
The protection element
It is possible to protect the main element and the control element from electrical shock to electrostatic discharge (ESD), surge, electrical fast transient (EFT) or electrical overstress (EOS) A hybrid type module. 반도체 기판에 형성된 에피층, 상기 에피층에 형성된 산화막, 상기 에피층 내부에 형성된 접합층 및 상기 접합층에 오믹 접합된 금속층을 포함하는 보호 소자가 집적된 집적 소자에 있어서,
상기 에피층에 소정의 간격으로 반도체 기판과 물리적 또는 전기적으로 연결되는 제1 내지 3 격리층을 포함한 격리층;
상기 제1 격리층과 제2 격리층 사이에 형성된 제1 접합층;
상기 제2 격리층과 제3 격리층 사이에 형성된 제2 접합층;
상기 제1 접합층에 접합되어 형성된 제1 금속층;
상기 격리층과 제2 접합층에 접합되어 형성된 제2 금속층 및
상기 제2 금속층에 집적된 제어 소자를 포함하여,
상기 제1 금속층을 통하여 각 소자의 전기적 충격을 방호하고, 상기 제2 금속층을 통하여 메인 소자의 바이어스를 제어하는 것을 특징으로 하는 집적 소자.1. An integrated device integrated with a protection element including an epi layer formed on a semiconductor substrate, an oxide film formed on the epi layer, a junction layer formed inside the epi layer, and a metal layer ohmic-bonded to the junction layer,
An isolation layer including first to third isolation layers physically or electrically connected to the semiconductor substrate at predetermined intervals in the epi layer;
A first junction layer formed between the first isolation layer and the second isolation layer;
A second bonding layer formed between the second isolation layer and the third isolation layer;
A first metal layer formed on the first bonding layer;
A second metal layer joined to the isolation layer and the second bonding layer,
And a control element integrated in the second metal layer,
Protects each element from electrical shock through the first metal layer, and controls the bias of the main element through the second metal layer. 제4항에 있어서,
상기 제1 금속층은
상기 메인 소자 일단과 전기적으로 연결되고,
상기 제2 금속층은
상기 제3 격리층과 제2 접합층에 형성되어 제어 소자 일단과 접촉되는 플러그 금속층 및
상기 제2 격리층과 제2 접합층에 형성되어 제어 소자 타단과 접촉되고, 상기 메인 소자 타단과 전기적으로 연결되는 제어 금속층을 포함하는 것을 특징으로 하는 집적 소자.5. The method of claim 4,
The first metal layer
And a second electrode electrically connected to one end of the main element,
The second metal layer
A plug metal layer formed on the third isolation layer and the second junction layer and in contact with one end of the control element,
And a control metal layer formed on the second isolation layer and the second junction layer and in contact with the other end of the control element and electrically connected to the other end of the main element. 집적 소자 제조 방법에 있어서,
제1 전도성 불순물이 도핑된 반도체 기판을 준비하는 단계;
상기 반도체 기판에 제2 전도성 불순물이 도핑된 에피층을 형성하고, 산화막을 성장시키는 단계;
상기 에피층에 소정의 간격으로 제1 전도성 불순물을 이온 주입하여 제1 내지 3 격리층을 포함한 격리층을 형성하는 단계;
상기 격리층을 드라이브-인(drive-in) 확산하여 격리층과 반도체 기판을 물리적 또는 전기적으로 연결하는 단계;
상기 제1 격리층과 제2 격리층 사이의 에피층에 제1 전도성 불순물을 이온 주입하여 제1 접합층을 형성하는 단계;
상기 제2 격리층과 제3 격리층 사이의 에피층에 제1 전도성 불순물을 이온 주입하여 제2 접합층을 형성하는 단계;
상기 산화막의 일부 영역을 식각하여 금속과 반도체간 접합을 위한 접촉창을 형성하는 단계;
상기 제1 접합층에 금속 박막을 증착하여 제1 금속층을 형성하고, 상기 격리층과 제2 접합층에 금속 박막을 증착하여 제2 금속층을 형성하는 단계 및
상기 제2 금속층에 제어 소자를 집적하는 단계를 포함하여,
상기 제1 금속층을 통하여 각 소자의 전기적 충격을 방호하고, 상기 제2 금속층을 통하여 메인 소자의 바이어스를 제어하는 것을 특징으로 하는 집적 소자 제조 방법.In the integrated device manufacturing method,
Preparing a semiconductor substrate doped with a first conductive impurity;
Forming an epitaxial layer doped with a second conductive impurity on the semiconductor substrate and growing an oxide film;
Forming an isolation layer including first to third isolation layers by ion-implanting first conductive impurities into the epi layer at predetermined intervals;
Physically or electrically connecting the isolation layer and the semiconductor substrate by diffusion of the isolation layer in a drive-in manner;
Implanting a first conductive impurity into an epi layer between the first isolation layer and the second isolation layer to form a first junction layer;
Implanting a first conductive impurity into the epi layer between the second isolation layer and the third isolation layer to form a second junction layer;
Etching a portion of the oxide film to form a contact window for junction between the metal and the semiconductor;
Depositing a metal thin film on the first bonding layer to form a first metal layer; depositing a metal thin film on the insulating layer and the second bonding layer to form a second metal layer;
And integrating the control element in the second metal layer,
Wherein the first metal layer protects each element from electrical shock and the bias of the main element is controlled through the second metal layer.
KR1020160064623A 2016-05-26 2016-05-26 Hybrid type module, integrated device and manufacturing method using thereof KR101790063B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160064623A KR101790063B1 (en) 2016-05-26 2016-05-26 Hybrid type module, integrated device and manufacturing method using thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160064623A KR101790063B1 (en) 2016-05-26 2016-05-26 Hybrid type module, integrated device and manufacturing method using thereof

Publications (1)

Publication Number Publication Date
KR101790063B1 true KR101790063B1 (en) 2017-10-25

Family

ID=60299771

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160064623A KR101790063B1 (en) 2016-05-26 2016-05-26 Hybrid type module, integrated device and manufacturing method using thereof

Country Status (1)

Country Link
KR (1) KR101790063B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100650191B1 (en) 2005-05-31 2006-11-27 삼성전기주식회사 High brightness led with protective function of electrostatic discharge damage

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100650191B1 (en) 2005-05-31 2006-11-27 삼성전기주식회사 High brightness led with protective function of electrostatic discharge damage

Similar Documents

Publication Publication Date Title
US9391058B2 (en) Transient voltage suppressor and its manufacturing method
US7105860B2 (en) Flip chip light-emitting diode package
US20170243965A1 (en) Bi-directional punch-through semiconductor device and manufacturing method thereof
CN109599398B (en) Single-stack bipolar ESD protection device
US8111495B2 (en) Low forward voltage drop transient voltage suppressor and method of fabricating
US9019667B2 (en) Protection device and related fabrication methods
JP6468631B2 (en) Laminated protective device and manufacturing method thereof
US20130334695A1 (en) Electronic device and method of manufacturing such device
US10483257B2 (en) Low voltage NPN with low trigger voltage and high snap back voltage for ESD protection
EP1605508A2 (en) Surface-mount chip-scale package
KR20240078639A (en) Structure and method for sic based protection device
CN106169508B (en) Bidirectional ultra-low capacitance transient voltage suppressor and manufacturing method thereof
CN108198810B (en) Transient voltage suppressor and method of manufacturing the same
CN107275324B (en) Electrostatic discharge protective equipment and method
TWI756539B (en) Semiconductor device with diode and scr
KR101790063B1 (en) Hybrid type module, integrated device and manufacturing method using thereof
US20170084599A1 (en) Electrostatic discharge protection devices and methods
KR101407273B1 (en) Semiconductor Device for Surge Protection and Method for Manufacturing Thereof
CN107301996B (en) Transient voltage suppressor and method of manufacturing the same
KR101779588B1 (en) Transient voltage suppressor and manufacturing method thereof
KR101800331B1 (en) Zener diode having a polysilicon layer for improved reverse surge capability and decreased leakage current
CN114551435A (en) Bidirectional electrostatic discharge protection device
CN108198811B (en) Transient voltage suppressor and method of manufacturing the same
CN108198812B (en) Transient voltage suppressor and method of manufacturing the same
KR100945626B1 (en) Transient voltage suppressor circuit

Legal Events

Date Code Title Description
GRNT Written decision to grant