KR101786624B1 - surface treatment method for IC test socket - Google Patents

surface treatment method for IC test socket Download PDF

Info

Publication number
KR101786624B1
KR101786624B1 KR1020160072343A KR20160072343A KR101786624B1 KR 101786624 B1 KR101786624 B1 KR 101786624B1 KR 1020160072343 A KR1020160072343 A KR 1020160072343A KR 20160072343 A KR20160072343 A KR 20160072343A KR 101786624 B1 KR101786624 B1 KR 101786624B1
Authority
KR
South Korea
Prior art keywords
test socket
teflon
socket
coating
teflon coating
Prior art date
Application number
KR1020160072343A
Other languages
Korean (ko)
Inventor
이동재
손회수
Original Assignee
이동재
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이동재 filed Critical 이동재
Priority to KR1020160072343A priority Critical patent/KR101786624B1/en
Application granted granted Critical
Publication of KR101786624B1 publication Critical patent/KR101786624B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks

Abstract

본 발명은 IC 테스트용 소켓을 탈지 및 수세하여 전처리하는 제1단계; 황산 농도가 15~20WT%이고, 작업온도는 0~2℃이며, 전류밀도는 3.0A/dm2의 조건에서 상기 IC 테스트용 소켓을 경질 양극산화 피막(hard Anodizing) 처리하여 경질 양극산화 피막층을 형성하는 제2단계; 양극산화에 의한 다공질 피막의 내식성, 물리적 성질을 개선하기 위해 상기 IC 테스트용 소켓을 수세 및 봉공처리하여 후처리하는 제3단계; 상기 IC 테스트용 소켓의 표면에 스프레이 코팅으로 테프론을 코팅하여 테프론 코팅층을 형성하는 제4단계;를 포함하는 IC 테스트용 소켓의 표면처리 방법이 제공되며, 이를 통해 IC의 테스트용 소켓의 누전이나 쇼트 발생으로 인해 야기되는 테스트 불량을 방지하고, 내마모성의 향상을 통해 수명을 연장할 수 있도록 한 것이다.The present invention provides a method of manufacturing a semiconductor device, comprising: a first step of degreasing and washing and pre-treating an IC test socket; The hard anodizing film layer was treated by hard anodizing the IC test socket under conditions of a sulfuric acid concentration of 15 to 20 WT%, a working temperature of 0 to 2 ° C, and a current density of 3.0 A / dm 2 A second step of forming; A third step of washing and sealing the IC test socket and post-treating the IC test socket to improve the corrosion resistance and physical properties of the porous film by anodic oxidation; And a fourth step of coating a surface of the IC test socket with a Teflon coating by spray coating to form a Teflon coating layer on the surface of the IC socket. Thereby preventing the test failure caused by the occurrence of the cracks and extending the life span by improving the abrasion resistance.

Description

IC 테스트용 소켓의 표면처리 방법{surface treatment method for IC test socket}TECHNICAL FIELD [0001] The present invention relates to a surface treatment method for an IC test socket,

본 발명은 테스트용 소켓에 관련된 것으로서, 더욱 상세하게는 IC의 테스트용 소켓의 누전이나 쇼트 발생으로 인해 야기되는 테스트 불량을 방지하고, 내마모성의 향상을 통해 수명을 연장한 새로운 형태에 따른 IC 테스트용 소켓의 표면처리 방법에 관한 것이다.The present invention relates to a test socket, and more particularly, to a test socket for IC test according to a new form which prevents test failure caused by a short circuit or a short circuit of an IC socket for testing and prolongs life by improving abrasion resistance And a surface treating method of the socket.

일반적으로 스마트폰, 태블릿 PC와 같은 IT 제품이나, 컴퓨터 및 각종 가전제품 등에 사용되는 반도체 IC(Integrated Circuit)의 수요 증가로 인하여 비메모리 및 메모리 반도체 IC의 최종검사를 위한 IC 테스트용 소켓의 수요는 꾸준히 증가하고 있다.In general, the demand for IC test sockets for the final inspection of non-memory and memory semiconductor ICs due to the increase in demand for semiconductor ICs (integrated circuits) used in IT products such as smart phones and tablet PCs and computers and various household appliances It is steadily increasing.

이와 같은 IC 테스트용 소켓은 양산 중인 반도체 IC가 양품인지 불량품인지 검사하기 위한 장비로써 반도체 IC 공정 가동률이 상승하면 부품 교환주기가 빨라지는 특징이 있다. 이에 관련하여는 실용신안공보 실1994-0002723호, 등록실용신안 제20-0417787호, 등록특허공보 제10-0312058호, 등록특허공보 제10-1585182호, 등록특허공보 제10-01217205호 등에 개시된 바와 같다.This IC test socket is a device for inspecting whether a semiconductor IC in mass production is a good product or a defective product. If the operation rate of the semiconductor IC process is increased, the component replacement cycle becomes faster. Regarding this, there is a method disclosed in the Utility Model Publication No. 1994-0002723, the registered utility model No. 20-0417787, the registered patent publication No. 10-0312058, the registered patent publication No. 10-1585182, the registered patent publication No. 10-01217205 Same as.

한편, 상기 IC 테스트용 소켓은 경량이므로 운반이 용이하고 가공성이 우수한 알루미늄 소재를 이용하여 제작되지만, 알루미늄 소재는 전기 전도율이 높으며, 연질 재료로써 반도체 IC를 다량으로 검사하기에 적합하지 않다. 이에 따라 절연성의 향상 및 내마모성의 향상을 위해 IC 테스트용 소켓의 표면에 양극산화 피막(anodizing) 처리를 수행하고 있다.On the other hand, the IC test socket is manufactured using aluminum material which is light in weight and easy to carry and workability, but aluminum material has high electric conductivity and is not suitable for testing semiconductor IC with a large amount of soft material. Accordingly, an anodizing treatment is performed on the surface of the IC test socket in order to improve the insulating property and the wear resistance.

하지만, IC 테스트용 소켓의 경우는 대전 방지구간 즉, 절연저항 값이 106 ∼ 109(Ω)이 유지되도록 연질 양극산화 피막 처리를 수행하고 있지만, 이러한 연질 양극산화 피막 처리만(soft anodizing)으로는 전술된 범위대의 절연저항 값이 유지된다 하더라도 IC 테스트 수행시 대략 5% 정도가 누전 또는, 쇼트로 인하여 불량이 발생되었던 문제점이 있었다.However, in the case of the IC test socket, the soft anodizing process is performed so that the antistatic section, that is, the insulation resistance value is maintained in the range of 10 6 to 10 9 (Ω) , There is a problem that about 5% of the IC test is performed due to a short circuit or a short circuit even when the insulation resistance value in the above range is maintained.

실용신안공보 실1994-0002723호Utility Model Public Affairs Office 1994-0002723 등록실용신안 제20-0417787호Registration Utility Model No. 20-0417787 등록특허공보 제10-0312058호Patent Registration No. 10-0312058 등록특허공보 제10-1585182호Patent Registration No. 10-1585182 등록특허공보 제10-01217205호Patent Registration No. 10-01217205

본 발명은 전술된 종래 기술에 따른 각종 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 IC의 테스트용 소켓의 누전이나 쇼트 발생으로 인해 야기되는 테스트 불량을 방지하고, 내마모성의 향상을 통해 수명을 연장한 새로운 형태에 따른 IC 테스트용 소켓의 표면처리 방법을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made in order to solve the above problems of the prior art, and it is an object of the present invention to provide a test socket for IC, which prevents test failure caused by short- And a method for surface treatment of an IC test socket according to a new form.

상기한 목적을 달성하기 위한 본 발명의 IC 테스트용 소켓의 표면처리 방법에 따르면 IC 테스트용 소켓을 탈지 및 수세하여 전처리하는 제1단계; 황산 농도가 15~20WT%이고, 작업온도는 0~2℃이며, 전류밀도는 3.0A/dm2의 조건에서 상기 IC 테스트용 소켓을 경질 양극산화 피막(hard Anodizing) 처리하여 경질 양극산화 피막층을 형성하는 제2단계; 양극산화에 의한 다공질 피막의 내식성, 물리적 성질을 개선하기 위해 상기 IC 테스트용 소켓을 수세 및 봉공처리하여 후처리하는 제3단계; 상기 IC 테스트용 소켓의 표면에 스프레이 코팅으로 테프론을 코팅하여 테프론 코팅층을 형성하는 제4단계;가 순차적으로 진행되어 이루어짐을 특징으로 한다.According to an aspect of the present invention, there is provided a method for surface treatment of an IC testing socket, comprising: a first step of degreasing and washing and pre-treating an IC testing socket; The hard anodizing film layer was treated by hard anodizing the IC test socket under conditions of a sulfuric acid concentration of 15 to 20 WT%, a working temperature of 0 to 2 ° C, and a current density of 3.0 A / dm 2 A second step of forming; A third step of washing and sealing the IC test socket and post-treating the IC test socket to improve the corrosion resistance and physical properties of the porous film by anodic oxidation; And a fourth step of coating a surface of the IC test socket with Teflon by spray coating to form a Teflon coating layer.

여기서, 상기 제4단계의 테프론에는 절연저항 값을 미세 조절하기 위한 충전제가 더 포함됨을 특징으로 한다.The fourth step of Teflon may further include a filler for finely adjusting an insulation resistance value.

또한, 상기 충전제는 카본(carbon)이나 구리(copper) 중 어느 하나임을 특징으로 한다.The filler is characterized by being either carbon or copper.

또한, 상기 제3단계의 경질 양극산화 피막 처리 후 제4단계의 테프론 코팅을 수행하기 전에 상기 IC 테스트용 소켓의 표면을 화성처리하여 젤라틴 상태의 화성피막을 형성한 후 상기 제4단계의 테프론 코팅을 수행함을 특징으로 한다.Also, the surface of the IC test socket is chemically treated to form a gelatinous chemical conversion film before the Teflon coating of the fourth step is performed after the hard anodizing film treatment of the third step, and then the Teflon coating of the fourth step Is performed.

또한, 상기 제4단계의 테프론 코팅을 수행하기 전 상기 IC 테스트용 소켓의 표면을 60℃에서 20분간 예열(Pre heating)하는 과정이 더 포함되고, 상기 제4단계의 테프론 코팅 도중에는 단계별로 열처리 온도를 상승시키면서 이 테프론 코팅을 통해 형성되는 테프론 코팅층이 평활화되도록 함을 특징으로 하는 한다.Further, the method further includes a step of preheating the surface of the IC test socket at 60 DEG C for 20 minutes before performing the Teflon coating in the fourth step, and during the Teflon coating in the fourth step, So that the Teflon coating layer formed through the Teflon coating is smoothed.

이상에서와 같이 본 발명의 IC 테스트용 소켓의 표면처리 방법은 경질 양극산화피막 처리 및 테프론 코팅에 의해 IC 테스트용 소켓의 표면에 형성되는 경질 아노다이징층 및 테프론 코팅층으로 이루어진 복합층은 높은 절연 저항값을 얻을 수 있게 되면서도 내구성의 향상을 얻을 수 있게 되어 유지 보수를 위한 기간이 증가될 수 있게 된 효과를 가진다.As described above, in the surface treatment method of the IC test socket of the present invention, the composite layer composed of the hard anodizing layer and the Teflon coating layer formed on the surface of the IC test socket by the hard anodizing treatment and the Teflon coating has a high insulation resistance value It is possible to obtain an improvement in durability and an effect that the period for maintenance can be increased.

특히, 상기 경질 아노다이징층과 테프론 코팅층 사이에는 화성 피막층이 추가로 제공됨에 따라 테프론 코팅층의 밀착성을 더욱 향상시킬 수 있게 되고, 이로써 400HV 이상의 우수한 표면경도를 얻을 수 있게 된 효과를 가진다.Particularly, since a chemical conversion coating layer is additionally provided between the hard anodizing layer and the Teflon coating layer, the adhesion of the Teflon coating layer can be further improved, and an excellent surface hardness of 400 HV or more can be obtained.

또한, 본 발명의 IC 테스트용 소켓의 표면처리 방법은 테프론에 첨가제를 첨가함에 따라 절연저항 값을 수요자의 필요에 따라 미세하게 조절할 수 있게 된 효과를 가진다.In addition, the surface treatment method of the IC test socket of the present invention has an effect that the insulation resistance value can be finely adjusted according to the needs of the customer by adding additives to Teflon.

또한, 본 발명의 IC 테스트용 소켓의 표면처리 방법은 표면처리 두께의 관리를 통해 조립 불량을 미연에 방지할 수 있게 된 효과를 가진다.In addition, the surface treatment method of the IC test socket of the present invention has an effect that it is possible to prevent the assembly failure in advance through the management of the thickness of the surface treatment.

도 1은 본 발명의 실시예에 따른 IC 테스트용 소켓의 일 예를 나타낸 사시도
도 2는 본 발명의 실시예에 따른 IC 테스트용 소켓의 표면처리된 상태를 설명하기 위해 나타낸 요부 단면도
도 3은 본 발명의 실시예에 따른 IC 테스트용 소켓의 표면처리 과정을 설명하기 위해 나타낸 순서도
도 4는 본 발명의 실시예에 따른 IC 테스트용 소켓의 표면처리 과정 중 테프론 코팅시의 단계별 온도 조절 상태를 설명하기 위해 나타낸 그래프1 is a perspective view showing an example of a socket for IC testing according to an embodiment of the present invention;
FIG. 2 is a cross-sectional view showing the main part of the IC socket according to the embodiment of the present invention,
3 is a flowchart showing a process of surface treatment of a socket for IC testing according to an embodiment of the present invention
FIG. 4 is a graph showing the temperature-controlled state in the step of Teflon coating in the surface treatment process of the IC test socket according to the embodiment of the present invention

이하, 본 발명에 따른 IC 테스트용 소켓의 표면처리 방법의 바람직한 실시예를 첨부된 도 1 내지 도 4를 참조하여 설명하도록 한다.DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of a surface treatment method of an IC testing socket according to the present invention will be described with reference to FIGS. 1 to 4 attached hereto.

첨부된 도 1은 본 발명의 실시예에 따른 IC 테스트용 소켓의 일 예를 나타낸 사시도이고, 도 2는 본 발명의 실시예에 따른 IC 테스트용 소켓의 표면처리된 상태를 설명하기 위해 나타낸 요부 단면도이다.FIG. 1 is a perspective view illustrating an IC socket for testing according to an embodiment of the present invention. FIG. 2 is a cross-sectional view to be.

이에 따르면 본 발명의 실시예에 따른 IC 테스트용 소켓(10)은 그의 표면에 경질 아노다이징층(20)과 화성 피막층(30) 및 테프론 코팅층(40)이 순차적으로 형성되어 이루어지며, 특히 상기 테프론 코팅층(40)은 절연 저항값이 조절될 수 있도록 하여 품질 요구사항에 따른 절연 저항값을 만족하면서도 내마모성과 테프론 코팅층(40)의 밀착성 향상을 이룰 수 있도록 한 것임을 특징으로 제시한다.The IC testing socket 10 according to the embodiment of the present invention has a rigid anodizing layer 20, a chemical conversion coating layer 30 and a Teflon coating layer 40 sequentially formed on its surface, (40) can adjust the insulation resistance value so that the insulation resistance value according to quality requirements is satisfied, while the wear resistance is improved and the adhesion of the Teflon coating layer (40) can be improved.

즉, 상기 경질 아노다이징층(20)의 형성과 테프론 코팅시 테프론에 충전제를 추가로 충전하여 이 충전제의 충전량 조절을 통해 절연 저항값을 미세 조절할 수 있도록 하며, 또한 아노다이징층(20)의 형성에 따른 조건의 제시와 화성 피막층(30)의 추가 형성을 통해 테프론 코팅층(40)의 밀착성이 더욱 향상되도록 하여 내구성을 증대시킬 수 있도록 한 것이다.That is, the formation of the hard anodizing layer 20 and the Teflon coating further fill the Teflon, thereby finely adjusting the insulation resistance value by adjusting the filling amount of the filler. Further, the formation of the anodizing layer 20 The adhesion of the Teflon coating layer 40 can be further improved through the provision of the conditions and the further formation of the chemical conversion coating layer 30, so that the durability can be increased.

하기에서는 전술된 본 발명의 실시예에 따른 IC 테스트용 소켓의 표면처리 방법에 의한 표면처리 과정을 첨부된 도 3의 순서도를 참조하여 각 순서별로 더욱 상세히 설명하도록 한다.Hereinafter, the surface treatment process by the surface treatment method of the socket for IC test according to the embodiment of the present invention will be described in more detail with reference to the flowchart of FIG.

먼저, 표면처리를 하고자 하는 IC 테스트용 소켓(10)을 전처리(pretreatment)(S100)한다.First, the IC test socket 10 to be surface-treated is pretreated (S100).

상기 전처리는 탈지(degreasing) 작업과 수세(rinsing) 작업 및 산세(acid dip) 작업을 순차적으로 수행함으로써 진행된다. 물론 상기 산세 작업 이후에는 해당 IC 테스트용 소켓(10)의 표면에 잔존하는 잔여 산성 성분의 제거를 위한 수세 작업을 재차적으로 수행함이 바람직하다.The pretreatment is performed by sequentially performing a degreasing operation, a rinsing operation, and an acid dip operation. Of course, after the pickling operation, it is preferable that the water washing operation for removing the remaining acid component remaining on the surface of the IC test socket 10 is performed again.

그리고, 전술된 전처리 과정이 완료되면 상기 IC 테스트용 소켓(10)에 대한 양극산화피막 과정을 수행하여 상기 IC 테스트용 소켓의 표면(10)에 경질 아노다이징층(20)이 형성(S200)되도록 한다.When the above-described preprocessing process is completed, the anodic oxidation coating process for the IC test socket 10 is performed to form a hard anodizing layer 20 on the surface 10 of the IC test socket S200 .

본 발명의 실시예에서는 상기한 양극산화피막 과정이 황산 농도가 15~20WT%이고, 작업온도는 0~2℃이며, 전류밀도는 3.0A/dm2의 조건에서 수행되도록 하여 상기 IC 테스트용 소켓(0)이 경질 양극산화 피막(hard Anodizing) 처리될 수 있도록 함을 제시하며, 이로써 상기 경질 아노다이징층(20)이 후술될 테프론 코팅층(40)과 함께 복합적으로 작용되면서 상기 IC 테스트용 소켓(10)의 우수한 수준의 절연저항 값(1012 ∼ 1013Ω의 범위)을 만족할 수 있도록 한 것이다.In the embodiment of the present invention, the anodic oxide coating process is performed under the conditions of a sulfuric acid concentration of 15 to 20 WT%, a working temperature of 0 to 2 ° C, and a current density of 3.0 A / dm 2 , The hard anodizing layer 20 is combined with the Teflon coating layer 40 to be described later so that the IC testing socket 10 can be hard anodized, (10 < 12 > to 10 < 13 > ohms).

특히, 종래의 일반적인 양극산화피막 처리의 작업 조건의 경우 작업온도가 -5~0℃이고, 전류밀도는 2.7A/dm2으로 이루어진 연질의 양극산화피막 처리를 통해 연질 아노다이징층을 형성하였으나 이의 경우 내구성이 높지 못하여 테프론 코팅층의 손상 발생시 연질 아노다이징층의 손상 역시 쉽게 이루어져 누전이나 쇼트의 발생에 따른 테스트 불량이 야기될 우려가 컸으며, 이로써 본 발명의 실시예에서는 경질의 양극산화피막 처리를 통해 형성된 경질 아노다이징층(20)에 의해 내구성이 향상되도록 함과 더불어 절연파괴전압이 1000V 이상을 이루도록 하여 전기적 특성도 더욱 향상되도록 한 것이다.Particularly, in the conventional anodizing treatment process, a soft anodizing layer is formed through a soft anodizing treatment at a working temperature of -5 to 0 ° C and a current density of 2.7 A / dm 2 , The durability is not high and damage of the soft anodizing layer is easily occurred when the Teflon coating layer is damaged. As a result, there is a possibility that a test failure may occur due to leakage or short-circuit. Thus, in the embodiment of the present invention, The durability is improved by the hard anodizing layer 20, and the dielectric breakdown voltage is made to be 1000 V or more, so that the electrical characteristics are further improved.

전술된 경질 아노다이징층(20)은 기공(21)을 갖는 복수의 셀(cell)(22)로 이루어지며, 특히 작업 온도가 0~2℃로 상승하여 진행됨에 따라 각 셀의 크기는 그 이하 온도에서의 작업시에 비해 더욱 크게 됨으로써 후 작업에서 형성되는 화성 피막층(30) 및 테프론 코팅층(40)의 밀착성은 더욱 향상될 수 있게 된다.The hard anodizing layer 20 is composed of a plurality of cells 22 having pores 21. Particularly as the working temperature rises from 0 to 2 ° C, The adhesion between the chemical conversion coating layer 30 and the Teflon coating layer 40 formed in the post-operation can be further improved.

다음으로, 상기 경질 양극산화피막 처리가 완료된 IC 테스트용 소켓(10)은 후처리(aftertreament) 과정을 수행(S300)한다.Next, after the hard anodizing treatment, the IC test socket 10 performs an aftertreatment process (S300).

이와 같은 후처리 과정은 세척 작업과 봉공처리 작업 및 건조 작업을 순차적으로 진행하여 이루어지며, 이를 통해 양극산화에 의한 다공질 피막의 내식성, 물리적 성질이 개선될 수 있도록 한다.Such a post-treatment process is performed by sequentially performing a washing operation, a seam treatment operation, and a drying operation, thereby improving the corrosion resistance and physical properties of the porous film by the anodic oxidation.

다음으로, 상기 후처리 과정이 완료되면 해당 IC 테스트용 소켓(10)의 표면에 화성 피막층(30)을 형성(S400)한다.Next, when the post-process is completed, a chemical conversion coating layer 30 is formed on the surface of the IC test socket 10 (S400).

즉, 상기 경질 양극산화피막 처리된 IC 테스트용 소켓(10)의 표면을 화성처리하여 젤라틴 상태의 화성 피막층(30)을 형성함으로써 후공정의 테프론 코팅시 중간층을 형성하게 되는 화성 피막층(30)의 입자성으로써 테프론의 밀착성이 더욱 향상되도록 한 것이다.That is, the surface of the hard anodized coating IC test socket 10 is chemically treated to form a gelatinous chemical conversion coating layer 30, thereby forming a chemical conversion coating layer 30, which forms an intermediate layer during the post- So that the adhesion of the Teflon is further improved by the granularity.

다음으로, 상기 화성 피막층(30)이 형성된 IC 테스트용 소켓(10)의 표면을 테프론 코팅하여 테프론 코팅층(40)을 형성(S600)한다.Next, the surface of the IC test socket 10 on which the chemical conversion coating layer 30 is formed is subjected to Teflon coating to form a Teflon coating layer 40 (S600).

즉, 경질 양극산화피막 처리 및 봉공 처리한 IC 테스트용 소켓(10) 표면은 가공결이 그대로 노출되는 경향이 있으므로 마찰력이 커져 부품 간의 마찰로 불꽃방전이 발생될 우려가 있고, 이로써 IC 테스트용 소켓(10)의 표면에 전기가 축전되어 간혹 급격한 전압 변화(surge)가 발생되어 IC 뿐만 아니라 검사장치가 파손된다는 문제점이 있는데, 이러한 문제점을 테프론 코팅층(40)으로써 해소될 수 있도록 한 것이다.In other words, the surfaces of the IC test socket 10 subjected to the hard anodizing and sealing process tends to be exposed as they are, so there is a fear that the frictional force becomes large and the spark discharge may occur due to the friction between the components. Electricity is accumulated on the surface of the IC chip 10, and sudden voltage surges are generated, thereby damaging the IC as well as the inspection apparatus. This problem can be solved by the Teflon coating layer 40.

이와 같은 테프론 코팅 작업은 스프레이 코팅 방식으로 수행하고, 특히 상기 테프론 코팅 작업을 위해 사용되는 테프론에는 절연 저항값의 미세 조절을 위한 충전제가 추가로 포함된다. 즉, IC의 특성에 따라 절연저항 값이 106 ∼ 109Ω의 테스트용 소켓이 요구될 경우에는 상기 충전제의 첨가를 통해 해당 절연저항 값으로 미세하게 조절될 수 있도록 한 것이다.Such a Teflon coating operation is performed by a spray coating method, and in particular, Teflon used for the Teflon coating operation further includes a filler for fine adjustment of an insulation resistance value. That is, when a test socket having an insulation resistance value of 10 6 to 10 9 Ω is required according to the characteristics of the IC, the insulation resistance value can be finely adjusted through the addition of the filler.

이때, 상기 충전제는 카본(carbon)이나 구리(copper) 중 어느 하나로써 미세한 분말 상태로 제공되며, 이러한 충전제의 충전량에 대한 조절을 통해 통해 IC 테스트용 소켓(10)의 절연저항 값이 필요에 따라 조절될 수 있게 된다.At this time, the filler is provided in a fine powder state with either carbon or copper. Through the adjustment of the filling amount of the filler, the insulation resistance value of the IC test socket 10 is adjusted according to need Can be adjusted.

특히, 본 발명의 실시예에서는 상기한 테프론 코팅 과정이 예열 후 진행됨을 특징으로 제시한다. 즉, 테프론 코팅 전에 상기 IC 테스트용 소켓(10)의 표면을 60℃에서 20분간 예열(Pre heating)(S600)함으로써 그 직후에 수행되는 테프론 코팅에 대한 밀착성을 더욱 향상시킬 수 있도록 한 것이다.Particularly, in the embodiment of the present invention, the Teflon coating process is performed after preheating. That is, before the Teflon coating, the surface of the IC test socket 10 is preheated (S600) at 60 ° C for 20 minutes to further improve adhesion to the Teflon coating performed immediately thereafter.

이와 함께, 본 발명의 실시예에서는 상기 테프론 코팅 과정이 복수 단계의 점진적인 온도 상승을 통해 수행됨을 추가로 제시한다.In addition, the present invention further provides that the Teflon coating process is performed through a progressive temperature increase in a plurality of steps.

즉, 각 단계별로 열처리 온도를 상승시킴에 따라 테프론 코팅(40)층이 충분히 열처리되고 평활화되도록 하여 표면 거칠기가 Ra 0.8㎛ 이하를 이룰 수 있도록 한 것이다.That is, by raising the heat treatment temperature at each step, the Teflon coating layer 40 is sufficiently heat-treated and smoothed so that the surface roughness Ra can be reduced to less than 0.8 μm.

이때, 상기 복수 단계의 점진적인 온도 상승은 첨부된 도 4의 그래프와 같이 180℃에서 20분간 유지하는 1차 온도단계와, 220℃에서 20분간 유지하는 2차 온도단계와, 305℃에서 15분간 유지하는 3차 온도단계를 포함하여 진행되며, 상기한 각 온도단계의 온도 및 시간 조건은 급격한 온도 변화를 방지하면서도 표면 거칠기가 Ra 0.8㎛ 이하를 이루도록 테프론 코팅층(40)을 평활화하기 위한 조건으로써, 해당 온도 범위를 초과하게 될 경우에는 급격한 온도 변화로 인한 표면 거칠기가 높아질 수밖에 없고, 또한 해당 시간 범위를 초과할 경우에는 오랜 작업 시간으로 인한 수율 저하의 우려가 발생된다.At this time, the progressive temperature rise of the plurality of steps is as shown in the graph of FIG. 4, the first temperature step of holding at 180 ° C. for 20 minutes, the second temperature step of holding at 220 ° C. for 20 minutes, And the temperature and time conditions of the respective temperature steps are conditions for smoothing the Teflon coating layer 40 so as to achieve a surface roughness Ra of 0.8 탆 or less while preventing abrupt temperature change, If it exceeds the temperature range, the surface roughness due to a sudden temperature change must be increased, and if it exceeds the time range, the yield may be lowered due to a long working time.

한편, 전체적인 표면처리에 의해 형성되는 전체 코팅층의 적층 두께는 25~35㎛를 이룰 수 있도록 함으로써 조립시 야기될 수 있는 두께 차이로 인한 문제점이 미연에 방지될 수 있도록 한다.On the other hand, the thickness of the entire coating layer formed by the entire surface treatment can be 25 to 35 占 퐉 so that problems caused by the difference in thickness that can be caused during assembly can be prevented in advance.

특히, 본 발명의 실시예에서는 경질 아노다이징층(20)의 두께는 20~30㎛을 이루도록 하면서도 화성 피막층 및 테프론 코팅층(40)의 적층 두께는 5~10㎛의 두께를 이루도록 함으로써 상기 테프론 코팅층(40)에 의한 절연성은 보장될 수 있으면서도 전체 코팅층의 두께 조건을 충족시켜 조립 불량을 미연에 방지할 수 있도록 한다. Particularly, in the embodiment of the present invention, the thickness of the hard anodizing layer 20 is 20 to 30 占 퐉 while the thickness of the chemical conversion coating layer and the Teflon coating layer 40 is 5 to 10 占 퐉, ) Can be ensured while satisfying the thickness condition of the entire coating layer, so that the defective assembly can be prevented in advance.

결국, 본 발명의 IC 테스트용 소켓의 표면처리 방법은 경질 양극산화피막 처리 및 테프론 코팅에 의해 IC 테스트용 소켓(10)의 표면에 형성되는 경질 아노다이징층(20) 및 테프론 코팅층(40)으로 이루어진 복합층은 높은 절연 저항값을 얻을 수 있게 되면서도 내구성의 향상을 얻을 수 있게 되어 유지 보수를 위한 기간이 증가될 수 있게 된다.As a result, the surface treatment method of the IC test socket of the present invention comprises the hard anodizing layer 20 and the Teflon coating layer 40 formed on the surface of the IC test socket 10 by the hard anodizing treatment and the Teflon coating The composite layer can obtain a high insulation resistance value while improving the durability, so that the maintenance period can be increased.

특히, 상기 경질 아노다이징층(20)과 테프론 코팅층(40) 사이에는 화성 피막층(30)이 추가로 제공됨에 따라 테프론 코팅층(40)의 밀착성을 더욱 향상시킬 수 있게 되고, 이로써 400HV 이상의 우수한 표면경도를 얻을 수 있게 된다.Particularly, since the chemical conversion coating layer 30 is additionally provided between the hard anodizing layer 20 and the Teflon coating layer 40, the adhesion of the Teflon coating layer 40 can be further improved. As a result, an excellent surface hardness of 400 HV or more can be obtained .

또한, 본 발명의 IC 테스트용 소켓(10)의 표면처리 방법은 테프론에 첨가제를 첨가함에 따라 절연저항 값을 수요자의 필요에 따라 미세하게 조절할 수 있게 된다.In addition, according to the surface treatment method of the IC test socket 10 of the present invention, by adding an additive to Teflon, the insulation resistance value can be finely adjusted according to the needs of the customer.

또한, 본 발명의 IC 테스트용 소켓(10)의 표면처리 방법은 표면처리 두께의 관리를 통해 조립 불량을 미연에 방지할 수 있게 된다.Further, the surface treatment method of the IC test socket 10 of the present invention can prevent the assembly failure in advance through the management of the thickness of the surface treatment.

10. IC 테스트용 소켓 20. 경질 아노다이징층
21. 기공 22. 셀
30. 화성 피막층 40. 테프론 코팅층10. Socket for IC test 20. Hard anodizing layer
21. Pore 22. Cell
30. Mars Coating Layer 40. Teflon Coating Layer

Claims (5)

IC 테스트용 소켓을 탈지 및 수세하여 전처리하는 제1단계;
황산 농도가 15~20WT%이고, 작업온도는 0~2℃이며, 전류밀도는 3.0A/dm2의 조건에서 상기 IC 테스트용 소켓을 경질 양극산화 피막(hard Anodizing) 처리하여 경질 양극산화 피막층을 형성하는 제2단계;
양극산화에 의한 다공질 피막의 내식성, 물리적 성질을 개선하기 위해 상기 IC 테스트용 소켓을 수세 및 봉공처리하여 후처리하는 제3단계;
상기 IC 테스트용 소켓의 표면에 스프레이 코팅으로 테프론을 코팅하여 테프론 코팅층을 형성하는 제4단계;가 순차적으로 진행되어 이루어지며,
상기 제3단계의 경질 양극산화 피막 처리 후 제4단계의 테프론 코팅을 수행하기 전에 상기 IC 테스트용 소켓의 표면을 화성처리하여 젤라틴 상태의 화성피막을 형성한 후 상기 제4단계의 테프론 코팅을 수행함을 특징으로 하는 IC 테스트용 소켓의 표면처리 방법.A first step of degreasing and washing the IC socket for pretreatment;
The hard anodizing film layer was treated by hard anodizing the IC test socket under conditions of a sulfuric acid concentration of 15 to 20 WT%, a working temperature of 0 to 2 ° C, and a current density of 3.0 A / dm 2 A second step of forming;
A third step of washing and sealing the IC test socket and post-treating the IC test socket to improve the corrosion resistance and physical properties of the porous film by anodic oxidation;
And a fourth step of coating the surface of the IC test socket with Teflon by spray coating to form a Teflon coating layer,
The surface of the IC test socket is chemically treated to form a chemically converted gelatinous film before performing the Teflon coating of the fourth step after the hard anodizing coating process of the third step and then the Teflon coating of the fourth step is performed And the surface of the IC socket for testing. 제 1 항에 있어서,
상기 제4단계의 테프론에는 절연저항 값을 미세 조절하기 위한 충전제가 더 포함됨을 특징으로 하는 IC 테스트용 소켓의 표면처리 방법.The method according to claim 1,
Wherein the Teflon of the fourth step further comprises a filler for finely adjusting an insulation resistance value. 제 2 항에 있어서,
상기 충전제는 카본(carbon)이나 구리(copper) 중 어느 하나임을 특징으로 하는 IC 테스트용 소켓의 표면처리 방법.3. The method of claim 2,
Wherein the filler is one of carbon and copper. ≪ RTI ID = 0.0 > 11. < / RTI > 삭제delete IC 테스트용 소켓을 탈지 및 수세하여 전처리하는 제1단계;
황산 농도가 15~20WT%이고, 작업온도는 0~2℃이며, 전류밀도는 3.0A/dm2의 조건에서 상기 IC 테스트용 소켓을 경질 양극산화 피막(hard Anodizing) 처리하여 경질 양극산화 피막층을 형성하는 제2단계;
양극산화에 의한 다공질 피막의 내식성, 물리적 성질을 개선하기 위해 상기 IC 테스트용 소켓을 수세 및 봉공처리하여 후처리하는 제3단계;
상기 IC 테스트용 소켓의 표면에 스프레이 코팅으로 테프론을 코팅하여 테프론 코팅층을 형성하는 제4단계;가 순차적으로 진행되어 이루어지며,
상기 제4단계의 테프론 코팅을 수행하기 전 상기 IC 테스트용 소켓의 표면을 60℃에서 20분간 예열(Pre heating)하는 과정이 더 포함되고,
상기 제4단계의 테프론 코팅 도중에는 단계별로 열처리 온도를 상승시키면서 이 테프론 코팅을 통해 형성되는 테프론 코팅층이 평활화되도록 함을 특징으로 하는 IC 테스트용 소켓의 표면처리 방법.A first step of degreasing and washing the IC socket for pretreatment;
The hard anodizing film layer was treated by hard anodizing the IC test socket under conditions of a sulfuric acid concentration of 15 to 20 WT%, a working temperature of 0 to 2 ° C, and a current density of 3.0 A / dm 2 A second step of forming;
A third step of washing and sealing the IC test socket and post-treating the IC test socket to improve the corrosion resistance and physical properties of the porous film by anodic oxidation;
And a fourth step of coating the surface of the IC test socket with Teflon by spray coating to form a Teflon coating layer,
Further comprising a step of preheating the surface of the IC test socket at 60 DEG C for 20 minutes before performing the Teflon coating in the fourth step,
Wherein the Teflon coating layer formed through the Teflon coating is smoothed while the heat treatment temperature is raised in steps of the Teflon coating in the fourth step.
KR1020160072343A 2016-06-10 2016-06-10 surface treatment method for IC test socket KR101786624B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160072343A KR101786624B1 (en) 2016-06-10 2016-06-10 surface treatment method for IC test socket

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160072343A KR101786624B1 (en) 2016-06-10 2016-06-10 surface treatment method for IC test socket

Publications (1)

Publication Number Publication Date
KR101786624B1 true KR101786624B1 (en) 2017-10-18

Family

ID=60296244

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160072343A KR101786624B1 (en) 2016-06-10 2016-06-10 surface treatment method for IC test socket

Country Status (1)

Country Link
KR (1) KR101786624B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009244244A (en) * 2008-03-14 2009-10-22 Fujifilm Corp Probe card
JP2014517310A (en) * 2011-06-06 2014-07-17 インターコネクト・デバイシーズ・インコーポレイテッド Insulated metal socket

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009244244A (en) * 2008-03-14 2009-10-22 Fujifilm Corp Probe card
JP2014517310A (en) * 2011-06-06 2014-07-17 インターコネクト・デバイシーズ・インコーポレイテッド Insulated metal socket

Similar Documents

Publication Publication Date Title
KR20120021616A (en) Surface treatment method of mother metal
CN109585173B (en) Method for manufacturing long-life low-voltage aluminum electrolytic capacitor formed foil
JP6768088B2 (en) Etching method of electrode foil for low-voltage aluminum electrolytic capacitors with low contact resistance
CN101681725B (en) Solid electrolytic capacitor and method for manufacturing the same
US10794427B2 (en) Bearing ring with insulating coating
US8785035B2 (en) Composition for manufacturing contacts, and contacts and connector using same
TWI665340B (en) Detection method for an electroplating process
JP2006291259A (en) Method for forming surface of aluminum or aluminum alloy suppressing electrification, and aluminum or aluminum alloy member suppressing electrification
Misra et al. Electrical Contact Resistance in Thin $({\leq}{\rm 0.5}~\mu {\rm m}) $ Gold Plated Contacts: Effect of Gold Plating Thickness
KR101786624B1 (en) surface treatment method for IC test socket
CN108962606B (en) Anodic formation electrolyte of high-voltage solid aluminum capacitor and formation method thereof
KR20190106515A (en) Method for anodizing preventing static eletricity
JP6036205B2 (en) Insulation coated aluminum conductor and method of manufacturing the same
Yang et al. Microstructure modulation for resistance reduction in copper interconnects
KR20160149005A (en) Method of fabricating insulated probe pin
CN103534390A (en) Insulating-layer-covered aluminum conductor, and insulating layer and method for forming the insulating layer
JP5937937B2 (en) Aluminum anodized film
WO2014125896A1 (en) Aluminum conductive member and method for producing same
CN108796591A (en) Electrode structural body
CN104451818A (en) Insulating metal plate and preparation method thereof
CN107895687B (en) Method for improving TDDB performance of metal capacitor
WO2021187024A1 (en) Insulating film-equipped die-cut product and method for producing same
KR20230136173A (en) Aluminum or its alloy material and manufacturing method
KR101758085B1 (en) Methods of healing defects of graphene and methods of manufacturing a graphene hybrid electrode
Rachman et al. Analysis of surface roughness and contact pressure at copper connector using nickel and silver plating for EV battery

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
R401 Registration of restoration