KR101783831B1 - Non-reducing dielectric ceramic compositions for compensation of temperature, menufacturing method of thereof and multi-layer ceramic capacitor manufacturing method using the same - Google Patents

Non-reducing dielectric ceramic compositions for compensation of temperature, menufacturing method of thereof and multi-layer ceramic capacitor manufacturing method using the same Download PDF

Info

Publication number
KR101783831B1
KR101783831B1 KR1020160035781A KR20160035781A KR101783831B1 KR 101783831 B1 KR101783831 B1 KR 101783831B1 KR 1020160035781 A KR1020160035781 A KR 1020160035781A KR 20160035781 A KR20160035781 A KR 20160035781A KR 101783831 B1 KR101783831 B1 KR 101783831B1
Authority
KR
South Korea
Prior art keywords
mol
subcomponent
dmno
esio
bmo
Prior art date
Application number
KR1020160035781A
Other languages
Korean (ko)
Inventor
오영주
윤중락
김민기
Original Assignee
삼화콘덴서공업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼화콘덴서공업주식회사 filed Critical 삼화콘덴서공업주식회사
Priority to KR1020160035781A priority Critical patent/KR101783831B1/en
Application granted granted Critical
Publication of KR101783831B1 publication Critical patent/KR101783831B1/en

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/46—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates
    • C04B35/462—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/02—Frit compositions, i.e. in a powdered or comminuted form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/02—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances
    • H01B3/12—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances ceramics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Abstract

본 발명은 온도보상용 내환원성 세라믹 유전체 조성물, 그의 제조방법 및 이를 이용한 적층 세라믹 커패시터의 제조방법에 관한 것으로, 본 발명의 온도보상용 내환원성 세라믹 유전체 조성물은 주성분 97 내지 99 wt％와 부성분 1 내지 3 wt%로 이루어지고, 주성분은 [(CaxSr1-x)(TiYZr1-Y)O3]K(Li0.5Nd0.5Ti03)L이 사용되고, K 및 상기 L은 각각 몰비(molar ratio)로 0.5≤K≤0.95, 0.05≤L≤0.5 범위를 가지며, x 및 상기 y는 각각 0.7≤x≤0.83, 0.1≤y≤0.31 범위를 가지며, 부성분은 유리 프릿(glass frit)이 사용되는 것을 특징으로 한다.The present invention relates to a reduction-resistant ceramic dielectric composition for temperature compensation, a process for producing the same, and a process for producing a multilayer ceramic capacitor using the same, wherein the reduction-resistant ceramic dielectric composition for temperature compensation comprises 97 to 99 wt% 3 is made of a wt%, the main component is [(Ca x Sr 1-x ) (Ti Y Zr 1-Y) O 3] K (Li 0.5 Nd 0.5 Ti0 3) L is used, K and the L are each a molar ratio ( molar ratio), 0.5? K? 0.95 and 0.05? L? 0.5, wherein x and y are in the range of 0.7? x? 0.83 and 0.1? y? 0.31, respectively, and the subcomponents are glass frit .

Description

온도보상용 내환원성 세라믹 유전체 조성물, 그의 제조방법 및 이를 이용한 적층 세라믹 커패시터의 제조방법{Non-reducing dielectric ceramic compositions for compensation of temperature, menufacturing method of thereof and multi-layer ceramic capacitor manufacturing method using the same}TECHNICAL FIELD The present invention relates to a reduction-resistant ceramic dielectric composition for temperature compensation, a method for producing the same, and a method for manufacturing a multilayer ceramic capacitor using the same.

본 발명은 온도보상용 내환원성 세라믹 유전체 조성물, 그의 제조방법 및 이를 이용한 적층 세라믹 커패시터의 제조방법에 관한 것으로, 특히 비환원성을 가지며 우수한 유전특성을 갖는 유전재질을 혼합하여 제조함에 의해 고유전율의 온도 보상용 적층세라믹 커패시터를 제조할 수 있어 적층 세라믹 커패시터 제품의 신뢰성을 개선시킬 수 있는 온도보상용 내환원성 세라믹 유전체 조성물, 그의 제조방법 및 이를 이용한 적층 세라믹 커패시터의 제조방법에 관한 것이다.The present invention relates to a reduction-resistant ceramic dielectric composition for temperature compensation, a method of manufacturing the same, and a method of manufacturing a multilayer ceramic capacitor using the same. More particularly, the present invention relates to a dielectric ceramic composition, The present invention relates to a reduction-resistant ceramic dielectric composition for temperature compensation that can improve the reliability of a multilayer ceramic capacitor product capable of manufacturing a multilayer ceramic capacitor for compensation, and a method for manufacturing the multilayer ceramic capacitor using the same.

적층 세라믹 커패시터의 유전체 세라믹은 소성온도가 1300∼1400℃로 높기 때문에, 내부전극 재료로서 녹는점이 높은 Pd(팔라듐) 나 Pt(백금) 등이 사용된다. 이들 내부전극의 재질은 고가라는 문제점이 있으며, 이러한 문제점을 해결하기 위한 선행 기술이 한국등록특허 제0309159호(특허문헌 1)에 공개되어 있다.Since the dielectric ceramic of a multilayer ceramic capacitor has a high sintering temperature of 1300 to 1400 캜, Pd (palladium) or Pt (platinum) having a high melting point is used as the internal electrode material. There is a problem that the material of these internal electrodes is expensive. A prior art for solving such a problem is disclosed in Korean Patent No. 0309159 (Patent Document 1).

한국등록특허 제0309159호는 유전체 세라믹 조성물에 관한 것으로, 반응식, xBaO - yTiO2- zRe2O3으로 표현되는 주성분을 함유하고 있는 유전체 세라믹 조성물을 제공하며, 조성식 중에서 x, y, z는 몰％이고, x+y+z = 100이며, (x, y, z)는 A(39.5, 59.5, 1), B(1, 59.5, 39.5), C(1, 85, 14) 및 D(14, 85, 1)의 4개의 점으로 형성되는 다각형 형상의 영역 내에 있다. 부성분으로서 V를, 주성분의 100중량%에 대해 V2O5로 환산하여, 약 0.1∼15중량%를 함유하며, 부성분으로서 Cu를 주성분의 100중량%에 대해 CuO로 환산하여 약 10중량% 이하를 함유하고, 부성분으로서 Mn을, 주성분의 100중량%에 대해 MnO로 환산하여 약 1중량% 이하를 함유하고 있다.Korean Patent No. 0309159 discloses a dielectric ceramic composition comprising a main component represented by the reaction formula xBaO - yTiO 2 - zRe 2 O 3 , wherein x, y, and z are mole% (X, y, z) is A (39.5, 59.5, 1), B (1, 59.5, 39.5), C 85, and 1, respectively. V is added as a subcomponent in an amount of about 0.1 to 15 wt% in terms of V 2 O 5 with respect to 100 wt% of the main component, Cu is about 10 wt% or less in terms of CuO relative to 100 wt% And Mn as a subcomponent in an amount of about 1% by weight or less in terms of MnO based on 100% by weight of the main component.

한국등록특허 제0309159호에 공개된 종래의 유전체 조성물은 소성 온도를 낮추어 Ag-Pd를 내부전극 재질로 사용하도록 하고 있으나, Ag-Pd(은-팔라듐)은 Ni(니켈)이나 Cu(구리)에 비해 고가인 문제점이 있다. 이러한 문제점을 해결하기 위해 내환성 유전체 조성물이 개발되고 있으나 종래의 내환성 유전체 조성물은 유전율이 낮아 고용량의 적층 세라믹 커패시터 제조에 제약이 있었다.In the conventional dielectric composition disclosed in Korean Patent No. 0309159, Ag-Pd is used as an internal electrode material by lowering the firing temperature, but Ag-Pd (silver-palladium) is used for Ni (nickel) or Cu There is a problem that it is expensive. In order to overcome such a problem, a chelating dielectric composition has been developed, but the conventional chelating dielectric composition has a low dielectric constant, which limits the production of a high-capacity multilayer ceramic capacitor.

특허문헌 1: 한국등록특허 제0309159호(등록일: 2001.09.04.)Patent Document 1: Korea Patent No. 0309159 (Registered on September 4, 2001)

본 발명의 목적은 전술한 문제점을 해결하기 위한 것으로, 비환원성을 가지며 우수한 유전특성을 갖는 유전재질을 혼합하여 제조함에 의해 고유전율의 온도 보상용 적층세라믹 커패시터를 제조할 수 있어 적층 세라믹 커패시터 제품의 신뢰성을 개선시킬 수 있는 온도보상용 내환원성 세라믹 유전체 조성물, 그의 제조방법 및 이를 이용한 적층 세라믹 커패시터의 제조방법을 제공함에 있다. An object of the present invention is to solve the above-mentioned problems, and it is an object of the present invention to provide a temperature-compensated multilayer ceramic capacitor having high dielectric constant by mixing dielectric materials having non- And a method for manufacturing the same, and a method for manufacturing a multilayer ceramic capacitor using the ceramic dielectric composition.

본 발명의 온도보상용 내환원성 세라믹 유전체 조성물은 주성분 97 내지 99 wt％와 부성분 1 내지 3 wt%로 이루어지고, 상기 주성분은 [(CaxSr1 -x)(TiYZr1 -Y)O3]K(Li0.5Nd0.5Ti03)L이 사용되고, 상기 K 및 상기 L은 각각 몰비(molar ratio)로 0.5≤K≤0.95, 0.05≤L≤0.5 범위를 가지며, 상기 x 및 상기 y는 각각 0.7≤x≤0.83, 0.1≤y≤0.31 범위를 가지며, 상기 부성분은 유리 프릿(glass frit)이 사용되는 것을 특징으로 한다. The reducing dielectric ceramic composition for temperature compensation of the present invention comprises 97 to 99 wt% of a main component and 1 to 3 wt% of a subcomponent, and the main component is [(Ca x Sr 1 -x ) (Ti Y Zr 1 -Y ) O 3 ] K (Li 0.5 Nd 0.5 TiO 3 ) L is used, and K and L are molar ratios of 0.5 ? K? 0.95 and 0.05? L? 0.5 , respectively, 0.7? X? 0.83, and 0.1? Y? 0.31, and glass frit is used as the subcomponent.

본 발명의 온도보상용 내환원성 세라믹 유전체 조성물 제조방법은 주성분을 준비하는 단계; 부성분을 준비하는 단계; 및 상기 주성분과 상기 부성분이 준비되면 주성분 97 내지 99wt%에 부성분 1 내지 3wt%를 첨가하여 온도보상용 내환원성 세라믹 유전체 조성물을 제조하는 단계를 포함하며, 상기 주성분을 준비하는 단계는 (CaxSr1 -x)(TiYZr1 -Y)O3와 Li0.5Nd0.5Ti03를 1,000 내지 1,200℃에서 1차 하소하는 단계와, 상기 1차 하소된 (CaxSr1-x)(TiYZr1-Y)O3에 Li0 .5Nd0 .5Ti03를 혼합한 후 500 내지 1,000℃에서 2차 하소하여 [(CaxSr1 -x)(TiYZr1 -Y)O3]K(Li0 .5Nd0 .5Ti03)L을 합성하는 단계를 포함하며, 상기 1차 하소하는 단계에서 상기 x 및 상기 y는 각각 0.7≤x≤0.83, 0.1≤y≤0.31 범위를 만족하도록 조성되며, 상기 2차 하소하는 단계에서 상기 K 및 상기 L은 각각 몰비(molar ratio)로 0.5≤K≤0.95, 0.05≤L≤0.5 범위를 가지며, 상기 부성분을 준비하는 단계에서 상기 부성분은 유리 프릿(glass frit)이 사용되는 것을 특징으로 한다.The present invention provides a method for preparing a reducing ceramic dielectric composition for temperature compensation, comprising: preparing a main component; Preparing a subcomponent; And preparing a reducing ceramic dielectric composition for temperature compensation by adding 1 to 3 wt% of a subcomponent to 97 to 99 wt% of the main component when the main component and the subcomponent are prepared, wherein the step of preparing the main component comprises: (Ca x Sr 1- x ) (Ti Y Zr 1 -Y ) O 3 and Li 0.5 Nd 0.5 TiO 3 at a temperature of 1,000 to 1,200 ° C. and a step of calcining the first calcined (Ca x Sr 1 -x ) (Ti Y the Zr 1-Y) O 3 Li 0 .5 Nd 0 .5 Ti0 then a solution of the 3 by secondary calcining at 500 to 1,000 ℃ [(Ca x Sr 1 -x) (Ti Y Zr 1 -Y) O 3 ] K (Li 0 .5 Nd 0 .5 Ti0 3) includes the step of synthesizing L, the x and y in the step of the primary calcination is each 0.7≤x≤0.83, 0.1≤y≤0.31 range K and L are molar ratios in the range of 0.5? K? 0.95 and 0.05? L? 0.5, respectively, in the secondary calcining step. In the preparing of the subcomponent, Yuri And the feature that it is used (glass frit).

본 발명의 온도보상용 내환원성 세라믹 유전체 조성물을 이용한 적층 세라믹 커패시터의 제조방법은 청구항 제4항의 제조방법으로 제조된 온도보상용 내환원성 세라믹 유전체 조성물을 준비하는 단계; 상기 온도보상용 내환원성 세라믹 유전체 조성물을 이용해 다수개의 그린시트(green sheet)를 제조하는 단계; 상기 다수개의 그린 시트의 표면에 각각 Ni 페이스트(nikel paste)를 도포하여 내부전극을 제조하는 단계; 상기 내부전극이 도포된 다수개의 그린 시트를 400 내지 1600 kgf/㎝2의 압력으로 압착하여 적층한 후 그린칩(green chip)으로 분리하여 1100 내지 1350℃의 환원분위기에서 소성하여 소성칩을 제조하는 단계; 및 상기 소성칩이 제조되면 소성칩의 양단에 각각 외부전극을 제조하는 단계를 포함하는 것을 특징으로 한다.The method for producing a multilayer ceramic capacitor using the reducing ceramic dielectric composition for temperature compensation according to the present invention comprises the steps of: preparing a reducing ceramic dielectric composition for temperature compensation prepared by the method of claim 4; Preparing a plurality of green sheets using the reducing ceramic dielectric composition for temperature compensation; Preparing an internal electrode by applying a Ni paste to the surfaces of the plurality of green sheets; A plurality of green sheets coated with the internal electrodes are pressed and laminated at a pressure of 400 to 1600 kgf / cm < 2 >, separated into green chips, and fired in a reducing atmosphere at 1100 to 1350 DEG C to produce fired chips step; And manufacturing external electrodes at both ends of the fired chip when the fired chip is manufactured.

본 발명에서는 비환원성을 가지며 우수한 유전특성을 갖는 유전재질을 혼합하여 제조함에 의해 고유전율의 온도 보상용 적층세라믹 커패시터를 제조할 수 있어 적층 세라믹 커패시터 제품의 신뢰성을 개선시킬 수 있는 이점이 있다.In the present invention, a laminated ceramic capacitor for temperature compensation having a high dielectric constant can be manufactured by mixing a dielectric material having non-reducibility and excellent dielectric properties, thereby improving the reliability of the multilayer ceramic capacitor product.

도 1은 본 발명의 온도보상용 내환원성 세라믹 유전체 조성물의 제조방법을 나타낸 공정 흐름도,
도 2는 도 1에 도시된 온도보상용 내환원성 세라믹 유전체 조성물 제조방법을 이용한 적층 세라믹 커패시터의 제조방법을 나타낸 공정 흐름도,
도 3 및 도 4는 각각 도 1에 도시된 제조방법으로 제조된 온도보상용 내환원성 세라믹 유전체 조성물의 조성비에 따른 온도보상용 내환원성 세라믹 유전체 조성물의 재질특성을 나타낸 표,
도 5는 도 3 및 도 4에 각각 도시된 유리 프릿의 조성비를 나타낸 표,
도 6은 도 3 및 도 4에 각각 도시된 조성번호의 고온부하나 PCBT 시험 결과를 나타낸 표.BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a process flow diagram showing a method for producing a reducing-resistant ceramic dielectric composition for temperature compensation of the present invention;
FIG. 2 is a process flow diagram illustrating a method for manufacturing a multilayer ceramic capacitor using the method for manufacturing a reducing ceramic dielectric composition for temperature compensation shown in FIG. 1;
FIG. 3 and FIG. 4 are graphs showing the material properties of the reducing ceramic dielectric composition for temperature compensation according to the composition ratio of the temperature-compensating reducing ceramic dielectric composition prepared by the manufacturing method shown in FIG.
Fig. 5 is a table showing the composition ratios of the glass frit shown in Figs. 3 and 4,
FIG. 6 is a table showing the results of one high temperature part PCBT test of the composition numbers shown in FIG. 3 and FIG. 4, respectively.

이하, 본 발명의 온도보상용 내환원성 세라믹 유전체 조성물, 그의 제조방법 및 이를 이용한 적층 세라믹 커패시터의 제조방법의 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of a reducing-resistant ceramic dielectric composition for temperature compensation, a method of manufacturing the same, and a method of manufacturing a multilayer ceramic capacitor using the same will be described with reference to the accompanying drawings.

본 발명의 온도보상용 내환원성 세라믹 유전체 조성물은 주성분 97 내지 99 wt％와 부성분 1 내지 3 wt%로 이루어진다. 주성분은 [(CaxSr1 -x)(TiYZr1 -Y)O3]K(Li0.5Nd0.5Ti03)L이 사용되고, K 및 L은 각각 몰비(molar ratio)로 0.5≤K≤0.95, 0.05≤L≤0.5 범위를 가진다. x 및 y는 각각 0.7≤x≤0.83, 0.1≤y≤0.31 범위를 가지며, 부성분은 유리 프릿(glass frit)이 사용된다. 유리 프릿은 aR2O-bMO-cMO3-dMnO2-eSiO2가 사용되며, aR2O-bMO-cMO3-dMnO2-eSiO2는 a+b+c+d+e=100몰(molar)％을 만족하며, R2O는 Li2O와 K2O 중에서 하나 이상이 선택되어 사용되며, MO는 CaO와 BaO 중 하나 이상이 선택되어 사용되며, MO3는 Y2O3, Dy2O3, Ho2O3, Er2O3 및 Sm2O3 중에서 하나 이상이 선택되어 사용된다. aR2O-bMO-cMO3-dMnO2-eSiO2에서 a는 5몰％≤a≤10몰％이고, b는 1몰％≤b≤15몰％이며, c는 2몰％≤c≤10몰％이며, d는 2몰％≤d≤5몰％이며, e는 60몰％≤e≤90몰％이다.The reducing ceramic dielectric composition for temperature compensation of the present invention comprises 97 to 99 wt% of the main component and 1 to 3 wt% of the subcomponent. The main component is [(Ca x Sr 1 -x ) (Ti Y Zr 1 -Y ) O 3 ] K (Li 0.5 Nd 0.5 TiO 3 ) L wherein K and L are molar ratios, 0.95, and 0.05? L? 0.5. x and y have a range of 0.7? x? 0.83 and 0.1? y? 0.31, respectively, and a glass frit is used as a subcomponent. AR 2 O-bMO-cMO 3 -dMnO 2 -eSiO 2 is used as the glass frit, aR 2 O-bMO-cMO 3 -dMnO 2 -eSiO 2 is a + b + c + d + e = 100 molar )%, R 2 O is selected from at least one of Li 2 O and K 2 O, MO is at least one selected from CaO and BaO, MO 3 is Y 2 O 3 , Dy 2 O 3 , Ho 2 O 3 , Er 2 O 3 and Sm 2 O 3 are selected and used. a is 2 mol%? a? 10 mol%, b is 1 mol%? b? 15 mol%, and c is 2 mol%? c? 10 in aR 2 O-bMO-cMO 3 -dMnO 2 -eSiO 2 . D is 2 mol%? D? 5 mol%, and e is 60 mol%? E? 90 mol%.

전술한 구성을 갖는 본 발명의 온도보상용 내환원성 세라믹 유전체 조성물의 제조방법은 도 1에서와 같이 먼저, 주성분을 준비한다(S10). As shown in FIG. 1, a method of manufacturing a reducing-resistant ceramic dielectric composition for temperature compensation of the present invention having the above-described structure, first, a main component is prepared (S10).

주성분을 준비하는 단계(S10)는 (CaxSr1-x)(TiYZr1-Y)O3와 Li0.5Nd0.5Ti03를 1,000 내지 1,200℃에서 1차 하소한다(S11). 1차 하소에서 x 및 y는 각각 0.7≤x≤0.83, 0.1≤y≤0.31 범위를 만족하도록 조성되며, 1차 하소 시 (CaxSr1-x)(TiYZr1-Y)O3에 혼합되는 Li0.5Nd0.5Ti03는 유전율이 75 내지 84F/m(Farad/meter)이며, 유전율 온도계수(TCC: Temperature Coefficient of Capacitance)가 560 내지 700ppm/℃(parts per million per degree Celsius)이다. 즉, Li0.5Nd0.5Ti03는 비환원성을 가지며 우수한 유전특성을 갖는 유전재질이므로 이를 (CaxSr1-x)(TiYZr1-Y)O3에 혼합시켜 제조함에 의해 본 발명의 온도보상용 내환원성 세라믹 유전체 조성물을 이용하여 적층 세라믹 커패시터의 제조 시 고유전율의 온도 보상용 적층세라믹 커패시터를 제조할 수 있게 된다. The step (S10) of preparing the main component is to first calcine (Ca x Sr 1-x ) (Ti Y Zr 1 -Y ) O 3 and Li 0.5 Nd 0.5 TiO 3 at 1,000 to 1,200 ° C (S11). In the first calcination, x and y satisfy the ranges of 0.7 x 0.83 and 0.1 y x 0.31, respectively. In the first calcination (Ca x Sr 1-x ) (Ti Y Zr 1-Y ) O 3 The mixed Li 0.5 Nd 0.5 TiO 3 has a dielectric constant of 75 to 84 F / m (Farad / meter) and a temperature coefficient of capacitance (TCC) of 560 to 700 ppm / ° C. That is, since Li 0.5 Nd 0.5 TiO 3 is a dielectric material having non-reducibility and excellent dielectric properties, it is prepared by mixing it with (Ca x Sr 1-x ) (Ti Y Zr 1-Y ) O 3 , It becomes possible to manufacture a multilayer ceramic capacitor for temperature compensation with high dielectric constant in the production of multilayer ceramic capacitors by using the reducing reducing ceramic dielectric composition.

1차 하소가 완료되면 1차 하소된 (CaxSr1 -x)(TiYZr1 -Y)O3에 Li0 .5Nd0 .5Ti03를 혼합한 후 500 내지 1,000℃에서 2차 하소하여 [(CaxSr1 -x)(TiYZr1 -Y)O3]K(Li0.5Nd0.5Ti03)L을 합성한다(S12). 2차 하소시 K 및 L은 각각 몰비(molar ratio)로 0.5≤K≤0.95, 0.05≤L≤0.5 범위를 가진다. When the first calcination is completed, Li 0 .5 Nd 0 .5 TiO 3 is added to the first calcined (Ca x Sr 1 -x ) (Ti Y Zr 1 -Y ) O 3 , And then calcined to synthesize [(Ca x Sr 1 -x ) (Ti Y Zr 1 -Y ) O 3 ] K (Li 0.5 Nd 0.5 TiO 3 ) L (S12). In the second calcination, K and L have molar ratios of 0.5? K? 0.95 and 0.05? L? 0.5, respectively.

주성분의 준비와 함께 부성분을 준비한다(S20). The subcomponent is prepared together with the preparation of the main component (S20).

부성분을 준비하는 단계(S20)는 먼저, a+b+c+d+e=100몰％를 만족하도록 aR2O-bMO-cMO3-dMnO2-eSiO2를 1400 내지 1600℃에서 용융시켜 혼합한다(S21). aR2O-bMO-cMO3-dMnO2-eSiO2를 1400 내지 1600℃에서 용융시켜 혼합시 R2O는 Li2O와 K2O 중에서 하나 이상이 선택되어 사용되며, MO는 CaO와 BaO 중 하나 이상이 선택되어 사용된다. MO3는 Y2O3, Dy2O3, Ho2O3, Er2O3 및 Sm2O3 중에서 하나 이상이 선택되어 사용되며, a는 5몰％≤a≤10몰％이 되도록 혼합한다. b는 1몰％≤b≤15몰％이 되도록 혼합하며, c는 2몰％≤c≤10몰％이 되도록 혼합한다. d는 2몰％≤d≤5몰％이 되도록 혼합하며, e는 60몰％≤e≤90몰％이 되도록 혼합된다.Step S20 of preparing the subcomponent is performed by first melting aR 2 O-bMO-cMO 3 -dMnO 2 -eSiO 2 at 1400 to 1600 ° C. so as to satisfy a + b + c + d + e = 100 mol% (S21). When aR 2 O-bMO-cMO 3 -dMnO 2 -eSiO 2 is melted at 1400 to 1600 ° C, at least one of Li 2 O and K 2 O is selected for use as R 2 O. MO is CaO and BaO More than one is selected and used. MO 3 is at least one selected from Y 2 O 3 , Dy 2 O 3 , Ho 2 O 3 , Er 2 O 3 and Sm 2 O 3 , and a is selected so that 5 mol%? A? 10 mol% do. b is 1 mol%? b? 15 mol%, and c is 2 mol%? c? 10 mol%. d is 2 mol%? d? 5 mol%, and e is mixed so as to be 60 mol%? e? 90 mol%.

R2O-bMO-cMO3-dMnO2-eSiO2가 혼합되면 혼합된 R2O-bMO-cMO3-dMnO2-eSiO2를 롤러(twin roller)를 이용해 급냉시켜 유리 플레이크를 제조한 후 유리 플레이크(glasss flake)를 알루미나 볼(alumina ball)을 이용하여 분말 크기(D50)가 0.4 내지 1.4㎛를 갖는 유리 분말로 건식 분쇄한다(S22). When R 2 O-bMO-cMO 3 -dMnO 2 -eSiO 2 is mixed, the mixed R 2 O-bMO-cMO 3 -dMnO 2 -eSiO 2 is quenched by using a twin roller to prepare a glass flake, The glasss flake is dry-pulverized by using an alumina ball into a glass powder having a powder size (D 50 ) of 0.4 to 1.4 탆 (S22).

건식 분쇄가 완료되면 유리 분말을 RF 플라즈마(radio frequency plasma) 처리방법을 이용하여 평균입도가 200㎚이하인 구형 분체로 유리 프릿(glass frit)을 제조한다(S23). 즉, 부성분은 유리 프릿(glass frit)이 사용되며, 유리 프릿은 희토류가 함유된 알칼리 실리케이트(alkali silicate)가 포함된다. 즉, 유리 프릿은 Y2O3, Dy2O3, Ho2O3, Er2O3 및 Sm2O3 중 하나 이상과 SiO2가 포함된다. After the dry pulverization is completed, a glass frit is formed into a spherical powder having an average particle size of 200 nm or less by using an RF plasma process (S23). That is, a glass frit is used as a subcomponent, and the glass frit includes an alkaline silicate containing a rare earth element. That is, the glass frit includes at least one of Y 2 O 3 , Dy 2 O 3 , Ho 2 O 3 , Er 2 O 3, and Sm 2 O 3 and SiO 2 .

주성분과 부성분이 준비되면 주성분 97 내지 99wt%에 부성분 1 내지 3wt%를 첨가하여 온도보상용 내환원성 세라믹 유전체 조성물을 제조한다(S30). 즉, 본원발명의 온도보상용 내환원성 세라믹 유전체 조성물을 제조 방법은 (CaxSr1-x)(TiYZr1-Y)O3에 유전율이 75 내지 84F/m이며 유전율 온도계수 560 내지 700 ppm/℃의 특성을 가지는 Li0.5Nd0.5Ti03를 합성하여 제조된 주성분 97 내지 98 wt％에 희토류가 함유된 알칼리 실리케이트가 함유된 유리 프릿으로 이루어지는 부성분 1 내지 3 wt％를 첨가함으로써 유전율 30 내지 70을 가지면서 온도보상용 적층 세라믹 커패서터의 제조에 사용될 수 있는 온도보상용 내환원성 세라믹 유전체 조성물을 제조할 수 있게 된다. When the main component and the subcomponent are prepared, a reducing ceramic dielectric composition for temperature compensation is prepared (S30) by adding 1 to 3 wt% of a subcomponent to 97 to 99 wt% of the main component. That is, the present invention provides a method for producing a reduction-resistant ceramic dielectric composition for temperature compensation, wherein (Ca x Sr 1-x ) (Ti Y Zr 1-Y ) O 3 has a dielectric constant of 75-84 F / m, by adding 1 to 3 wt% of a subcomponent composed of glass frit containing alkaline silicate containing rare earth to 97 to 98 wt% of a main component prepared by synthesizing Li 0.5 Nd 0.5 TiO 3 having the characteristics of ppm / 70, it is possible to manufacture a reduction resistant ceramic dielectric composition for temperature compensation which can be used for the production of a temperature-compensated multilayer ceramic capacitor.

전술한 본 발명의 온도보상용 내환원성 세라믹 유전체 조성물의 제조방법으로 제조된 온도보상용 내환원성 세라믹 유전체 조성물을 이용한 적층 세라믹 커패시터의 제조방법을 설명하면 다음과 같다.A method of manufacturing a multilayer ceramic capacitor using the reducing ceramic dielectric composition for temperature compensation according to the present invention for manufacturing a temperature-compensating reducing ceramic dielectric composition will now be described.

본 발명의 온도보상용 내환원성 세라믹 유전체 조성물을 이용한 적층 세라믹 커패시터의 제조방법은 도 2에서와 같이 먼저, 전술한 온도보상용 내환원성 세라믹 유전체 조성물의 제조방법으로 제조된 온도보상용 내환원성 세라믹 유전체 조성물을 준비한다(S110). 여기서, 온도보상용 내환원성 세라믹 유전체 조성물의 제조방법은 전술한 방법과 동일함으로 설명을 생략한다.The method for producing a multilayer ceramic capacitor using the temperature-compensated reduction-resistant ceramic dielectric composition of the present invention is the same as that of FIG. 2 except that the temperature-compensated reduction-resistant ceramic dielectric composition for temperature compensation A composition is prepared (S110). Here, the manufacturing method of the temperature-compensating reduction-resistant ceramic dielectric composition is the same as the above-mentioned method, and a description thereof will be omitted.

온도보상용 내환원성 세라믹 유전체 조성물이 준비되면 온도보상용 내환원성 세라믹 유전체 조성물을 이용해 다수개의 그린시트(green sheet: 도시 않음)를 제조한다(S120). 온도보상용 내환원성 세라믹 유전체 조성물을 이용해 다수개의 그린시트를 제조하는 방법은 공지된 방법이 적용됨으로 설명을 생략한다. After the reduction-resistant ceramic dielectric composition for temperature compensation is prepared, a plurality of green sheets (not shown) are prepared using a reduction-resistant ceramic dielectric composition for temperature compensation (S120). A method for manufacturing a plurality of green sheets using the reducing-resistant ceramic dielectric composition for temperature compensation is not described because a known method is applied.

다수개의 그린시트가 제조되면 다수개의 그린 시트의 표면에 각각 Ni 페이스트(nickel paste)를 도포하여 내부전극(도시 않음)을 제조한다(S130). 여기서, 내부전극은 그라비아나 실크 인쇄방법을 이용해 제조되고, Ni 페이스트는 분말 크기(D50)가 0.1 내지 0.32㎛인 Ni(니켈) 분말과 분말 크기(D50)가 0.03 내지 0.2㎛인 세라믹 공제 분말이 포함되며, 세라믹 공제 분말의 재질은 BaTiO3, CaZrO3 및 CaTiO3이 중 하나 이상이 선택되어 사용된다. 즉, Ni(니켈) 분말은 분말 크기(D50)를 0.1 내지 0.32㎛인 것을 사용함으로써 소성칩(도시 않음)을 제조하기 위한 소성 시 크랙(crack) 발생을 개선하여 신뢰성을 증가시키며, 세라믹 공제 분말은 소성칩을 제조하기 위한 소성 시 수축율을 제어를 위해 분말 크기(D50)가 0.03 내지 0.2㎛인 것을 사용한다. 이러한 Ni 분말과 세라믹 공제 분말은 세라믹 공제 분말을 Ni 분말 대비 무게비로 6 내지 20 wt％가 되도록 혼합된다.When a plurality of green sheets are manufactured, nickel paste is applied to the surfaces of the plurality of green sheets to manufacture internal electrodes (not shown) (S130). Here, the internal electrode is manufactured using a gravure or silk printing method, and the Ni paste is a Ni (nickel) powder having a powder size (D 50 ) of 0.1 to 0.32 μm and a ceramic powder having a powder size (D 50 ) And at least one of BaTiO 3 , CaZrO 3, and CaTiO 3 is selected and used as a material of the ceramic co-fired powder. That is, by using a Ni (nickel) powder having a powder size (D 50 ) of 0.1 to 0.32 μm, it is possible to improve the reliability by improving cracking during firing for producing a fired chip (not shown) The powder is used so as to control the shrinkage ratio during firing to produce a fired chip having a powder size (D 50 ) of 0.03 to 0.2 μm. The Ni powder and the ceramic charge-reducing powder are mixed so that the ceramic charge-reducing powder is 6 to 20 wt% in weight ratio to the Ni powder.

내부전극이 제조되면 내부전극이 도포된 다수개의 그린 시트를 400 내지 1600 kgf/㎝2의 압력으로 압착하여 적층한 후 그린칩(green chip)으로 분리하여 1100 내지 1350℃의 환원분위기에서 소성하여 소성칩(도시 않음)을 제조한다(S140).
소성칩의 제조과정 압착, 분리 및 소성 공정은 각각 공지된 기술이 적용됨으로 설명을 생략하며, 적층되어 압착된 다수개의 그린 시트를 그린칩으로 분리 시 다수개의 그린 시트에 형성된 내부전극은 각각 소성칩의 일측단이나 타측단으로 노출되도록 절단된다. When the internal electrode is manufactured, a plurality of green sheets coated with internal electrodes are pressed and laminated at a pressure of 400 to 1600 kgf / cm < 2 >, separated into green chips, and fired in a reducing atmosphere at 1100 to 1350 DEG C, A chip (not shown) is manufactured (S140).
Since the known techniques are applied to the pressing process, the separation process and the firing process of the firing chip, the explanation is omitted. When the plurality of laminated green sheets are separated into green chips, the internal electrodes formed on the plurality of green sheets, As shown in FIG.

소성칩이 제조되면 소성칩의 양단에 각각 외부전극(도시 않음)을 제조한다(S150). 외부전극은 소성칩의 일측단이나 타측단으로 노출되도록 형성된 내부전극에 각각 전기적으로 연결되도록 형성되며, 외부전극의 제조공정은 공지된 기술이 적용됨으로 설명을 생략한다. When the fired chip is manufactured, external electrodes (not shown) are formed at both ends of the fired chip, respectively (S150). The outer electrode is electrically connected to the inner electrode formed to be exposed at one end or the other end of the plastic chip, and the manufacturing process of the outer electrode is well known in the art.

전술한 본 발명의 적층 세라믹 커패시터의 제조방법을 이용해 적층 세라믹 커패시터의 고온부하시험과 PCBT(Pressure Cooker Bias Test)를 실시하기 위해 먼저, 도 3 내지 도 5에 도시된 표와 같이 온도보상용 내환원성 세라믹 유전체 조성물의 조성비를 설정하여 온도보상용 내환원성 세라믹 유전체를 제조하였다. 이와 같이 제조된 온도보상용 내환원성 세라믹 유전체를 이용해 전술한 방법을 이용해 적층 세라믹 커패시터를 제조하였다. 여기서, 도 3 및 도 4는 각각 도 1에 도시된 제조방법으로 제조된 온도보상용 내환원성 세라믹 유전체 조성물의 조성비에 따른 온도보상용 내환원성 세라믹 유전체 조성물의 재질특성을 나타낸 표이며, 도 5는 도 3 및 도 4에 각각 도시된 유리 프릿의 조성비를 나타낸 표이다. In order to perform the high temperature load test and the pressure cooker bias test (PCBT) of the multilayer ceramic capacitor using the above-described method of manufacturing the multilayer ceramic capacitor of the present invention, as shown in FIG. 3 to FIG. 5, A reduction ratio ceramic dielectric material for temperature compensation was prepared by setting the composition ratio of the ceramic dielectric composition. A laminated ceramic capacitor was prepared using the above-described method using the thus-prepared reduction resistant ceramic dielectric for temperature compensation. Here, FIGS. 3 and 4 are tables showing material properties of the temperature-compensating reduction-resistant ceramic dielectric composition according to the composition ratio of the temperature-compensating reduction-resistant ceramic dielectric composition manufactured by the manufacturing method shown in FIG. 1, FIG. 3 is a table showing the composition ratios of the glass frit shown in FIG. 3 and FIG. 4, respectively.

도 3 및 도 4에 도시된 온도보상용 내환원성 세라믹 유전체 조성물은 [(CaxSr1-x)(TiYZr1-Y)O3]K(Li0.5Nd0.5Ti03)L에서 사용되고, K, L, x 및 y값을 변화시키면서 조성번호 1 내지 62번까지 전체 62 종류의 적층 세라믹 커패시터의 시험용 샘플을 제조하였다. 도 3 및 도 4에는 전체 62 종류의 적층 세라믹 커패시터에 제조에 적용된 온도보상용 내환원성 세라믹 유전체 조성물의 유전율, 품질계수, 절연저항 및 온도특성을 측정하여 기재하였다. 이러한 측정은 본원발명의 온도보상용 내환원성 세라믹 유전체 조성물을 이용해 적층 세라믹 커패시터를 제조한 후 측정하였다. 유전율 및 품질계수의 측정방법은 상온에서 1㎒의 교류 1V를 인가하여 공지된 LCR(엘씨알) 미터를 사용하여 측정하였으며, 절연저항은 적층 세라믹 커패시터의 DC 정격전압인 100V를 60초간 인가하여 측정하였다. 온도특성 즉, 온도에 따른 용량의 변화는 -55℃에서 125℃로 온도를 변화시킨 상태에서 1㎒의 교류 1V를 인가하여 LCR 미터를 이용해 용량의 변화를 측정하였다. 3 and the temperature compensation resistance to reduction ceramic dielectric composition shown in Figure 4 [(Ca x Sr 1-x ) (Ti Y Zr 1-Y) O 3] K (Li 0.5 Nd 0.5 Ti0 3) is used in L, Test samples of all 62 types of multilayer ceramic capacitors of composition Nos. 1 to 62 were prepared with varying K, L, x and y values. In FIGS. 3 and 4, dielectric constant, quality factor, insulation resistance, and temperature characteristics of a reduction resistant ceramic dielectric composition for temperature compensation applied to a total of 62 types of multilayer ceramic capacitors were measured and described. These measurements were made after the multilayer ceramic capacitor was prepared using the reducing ceramic dielectric composition for temperature compensation of the present invention. The dielectric constant and the quality factor were measured by applying a 1 V AC voltage at room temperature and using a known LCR meter. The insulation resistance was measured by applying a rated DC voltage of 100 V for 60 seconds to the multilayer ceramic capacitor Respectively. The change in the capacity according to the temperature characteristics, that is, the temperature, was measured by changing the temperature from -55 ° C to 125 ° C and applying a 1 V AC voltage of 1 MHz to the LCR meter.

도 3 및 도 5에 각각 도시된 표는 적층 세라믹 커패시터 제조 시 사용되는 소성온도도 기재하였다. 유리 프릿은 조성명을 A1 내지 A20으로 분류해 기재하였으며, A1 내지 A20의 각각의 조성비는 도 5에 도시된 표에 기재하였다. The tables shown in Figures 3 and 5, respectively, also describe the firing temperatures used in the manufacture of multilayer ceramic capacitors. The glass frit is described by classifying its name as A1 to A20, and the respective composition ratios of A1 to A20 are shown in the table shown in Fig.

도 3 내지 도 5에 도시된 표를 이용해 제조된 전체 62 종류의 적층 세라믹 커패시터의 시험용 샘플 중 온도보상용 내환원성 세라믹 유전체 조성물의 유전율, 품질계수, 절연저항 및 온도특성이 우수한 조성번호 1, 2, 7, 12, 20, 32, 38, 42 및 45번(도 3 및 도 4에 도시됨)을 선택해 고온부하시험과 PCBT의 시험을 위한 적층 세라믹 커패시터의 시험용 샘플을 제작하였다. 3 and FIG. 5, which are excellent in dielectric constant, quality factor, insulation resistance and temperature characteristic of the temperature-compensating reduction reducing ceramic dielectric composition among the test samples of all 62 kinds of multilayer ceramic capacitors manufactured by using the table shown in FIGS. , 7, 12, 20, 32, 38, 42, and 45 (shown in FIGS. 3 and 4) were selected to produce test samples of multilayer ceramic capacitors for high temperature load testing and PCBT testing.

고온부하시험과 PCBT의 시험은 적층 세라믹 커패시터의 신뢰성 검증을 위해 실시하였으며, PCBT 시험을 위해 200개의 적층 세라믹 커패시터의 시험용 샘플을 제작하였으며, 고온부하시험을 위해 1000의 적층 세라믹 커패시터의 시험용 샘플을 제작하였다. The high temperature load test and the PCBT test were carried out to verify the reliability of the multilayer ceramic capacitor. Test samples of 200 multilayer ceramic capacitors were prepared for the PCBT test, and 1000 samples of multilayer ceramic capacitors were manufactured for the high temperature load test Respectively.

PCBT 시험은 온도 121℃, 2atm(atmospheric pressure), 85％ RH(Relative Humidity) 및 1.5Vr(Vr: 정격전압)을 5시간 인가하여 시험하였으며, 200개의 적층 세라믹 커패시터의 시험용 샘플 중 절연저항이 1㏁ 이하를 불량으로 하였으며, 고온부하시험은 온도 125℃ 및 1Vr(Vr: 정격전압)을 1,000시간 동안 인가하여 실시하였으며, 1000개의 적층 세라믹 커패시터의 시험용 샘플 중 절연저항이 1㏁ 이하를 불량으로 하였다. The PCBT test was conducted by applying a voltage of 121 ° C, 2atm (atmospheric pressure), 85% RH (Relative Humidity) and 1.5Vr (Vr: rated voltage) for 5 hours and the insulation resistance of the test samples of 200 multilayer ceramic capacitors was 1 (Vr: rated voltage) for 1000 hours, and the insulation resistance of samples for 1000 laminated ceramic capacitors was less than 1 MΩ. .

고온부하시험과 PCBT의 시험 결과는 도 6에 도시된 표에 도시되어 있다. 도 6에서와 같이 고온부하시험의 결과, 조성번호 1, 2, 7, 12, 20, 32, 42 및 45번은 각각 1000개의 적층 세라믹 커패시터의 시험용 샘플 모두가 양품(GD: good)으로 판결되었고, 38번은 1000개의 적층 세라믹 커패시터의 시험용 샘플 중 2개가 불량품(NG: No Good)으로 판결되었으며, 나머지 998개는 모두 양품(GD)으로 판결되었다. 도 6에서와 같이 PCBT의 시험 결과, 조성번호 1, 2, 7, 12, 42 및 45번은 각각 200개의 적층 세라믹 커패시터의 시험용 샘플 모두가 양품(GD)으로 판결되었다. 20번과 32번은 각각 200개의 적층 세라믹 커패시터의 시험용 샘플 중 1개가 불량품(NG)으로 판결되었으며, 나머지 199개는 모두 양품(GD)으로 판결되었다. 38번은 200개의 적층 세라믹 커패시터의 시험용 샘플 중 불량품(NG)으로 판결되었으며, 나머지 196개는 모두 양품(GD)으로 판결되었다. The results of the high temperature load test and the PCBT test are shown in the table shown in Fig. As a result of the high temperature load test as shown in FIG. 6, all the samples for the test of 1000 laminated ceramic capacitors were judged as good (GD: good) in composition numbers 1, 2, 7, 12, 20, 32, 42 and 45, 38, two of the 1000 samples of laminated ceramic capacitors were judged as NG (No Good), and the remaining 998 were judged to be good (GD). As shown in FIG. 6, in the PCBT test, the samples No. 1, No. 2, No. 7, No. 12, No. 42 and No. 45 were each judged as good grade (GD) for all 200 samples of the multilayer ceramic capacitor. 20 and 32 were judged as defective (NG) by one of the test samples of 200 laminated ceramic capacitors, respectively, and the remaining 199 were judged as good goods (GD). No. 38 was judged as defective (NG) in the test sample of 200 laminated ceramic capacitors, and the remaining 196 were judged to be good products (GD).

이상에서 설명한 바와 같이 본 발명의 온도보상용 내환원성 세라믹 유전체 조성물, 온도보상용 내환원성 세라믹 유전체 조성물 제조방법 및 이를 이용한 적층 세라믹 커패시터의 제조방법은 비환원성을 가지며 우수한 유전특성을 갖는 유전재질을 혼합하여 제조함에 의해 고유전율의 온도 보상용 적층세라믹 커패시터를 제조할 수 있어 적층 세라믹 커패시터 제품의 신뢰성을 개선시킬 수 있다.INDUSTRIAL APPLICABILITY As described above, the present invention provides a reduction-resistant ceramic dielectric composition for temperature compensation, a method for producing a reduction-resistant ceramic dielectric composition for temperature compensation, and a method for manufacturing a multilayer ceramic capacitor using the same, which comprises mixing a dielectric material having non- The temperature-compensated multilayer ceramic capacitor having a high dielectric constant can be manufactured, and the reliability of the multilayer ceramic capacitor product can be improved.

본 발명의 온도보상용 내환원성 세라믹 유전체 조성물, 온도보상용 내환원성 세라믹 유전체 조성물 제조방법 및 이를 이용한 적층 세라믹 커패시터의 제조방법은 적층 세라믹 커패시터의 제조 산업 분야에 적용할 수 있다. INDUSTRIAL APPLICABILITY The temperature-compensated reducing ceramic dielectric composition for temperature compensation, the method for producing a reduction resistant ceramic dielectric composition for temperature compensation, and the method for manufacturing a multilayer ceramic capacitor using the same can be applied to the manufacturing industry of multilayer ceramic capacitors.

Claims (9)

주성분 97 내지 99 wt％와 부성분 1 내지 3 wt%로 이루어지고,
상기 주성분은 [(CaxSr1-x)(TiYZr1-Y)O3]K(Li0.5Nd0.5Ti03)L이 사용되고, 상기 K 및 상기 L은 각각 몰비(molar ratio)로 0.5≤K≤0.95, 0.05≤L≤0.5 범위를 가지며, 상기 x 및 상기 y는 각각 0.7≤x≤0.83, 0.1≤y≤0.31 범위를 가지며, 상기 부성분은 유리 프릿(glass frit)이 사용되고,
상기 유리 프릿은 aR2O-bMO-cMO3-dMnO2-eSiO2가 사용되며, 상기 aR2O-bMO-cMO3-dMnO2-eSiO2는 a+b+c+d+e=100몰(molar)％을 만족하며, 상기 R2O는 Li2O와 K2O 중에서 하나 이상이 선택되어 사용되며, 상기 MO는 CaO와 BaO 중 하나 이상이 선택되어 사용되며, 상기 MO3는 Y2O3, Dy2O3, Ho2O3, Er2O3 및 Sm2O3 중에서 하나 이상이 선택되어 사용되며, 상기 aR2O-bMO-cMO3-dMnO2-eSiO2에서 상기 a는 5몰％≤a≤10몰％이고, 상기 b는 1몰％≤b≤15몰％이며, 상기 c는 2몰％≤c≤10몰％이며, 상기 d는 2몰％≤d≤5몰％이며, 상기 e는 60몰％≤e≤90몰％인 것을 특징으로 하는 온도보상용 내환원성 세라믹 유전체 조성물.97 to 99 wt% of the main component and 1 to 3 wt% of the subcomponent,
The main component is [(Ca x Sr 1-x ) (Ti Y Zr 1 -Y ) O 3 ] K (Li 0.5 Nd 0.5 TiO 3 ) L wherein K and L are molar ratios of 0.5 X < / = 0.95 and 0.05 < / = L < / = 0.5, wherein x and y have ranges of 0.7 x 0.83 and 0.1 y x 0.31, glass frit is used as the subcomponent,
The glass frit is made of aR 2 O-bMO-cMO 3 -dMnO 2 -eSiO 2 , and the aR 2 O-bMO-cMO 3 -dMnO 2 -eSiO 2 is a + b + c + d + e = 100 mol and at least one of Li 2 O and K 2 O is selected and used as the R 2 O. The MO is selected from CaO and BaO and MO 3 is Y 2 At least one of O 3 , Dy 2 O 3 , Ho 2 O 3 , Er 2 O 3 and Sm 2 O 3 is selected and used. In the aR 2 O-bMO-cMO 3 -dMnO 2 -eSiO 2 , 5 mol%? A? 10 mol%, b is 1 mol%? B? 15 mol%, c is 2 mol%? C? 10 mol%, d is 2 mol% %, And e is 60 mol%? E? 90 mol%. 삭제delete 삭제delete 주성분을 준비하는 단계;
부성분을 준비하는 단계; 및
상기 주성분과 상기 부성분이 준비되면 주성분 97 내지 99wt%에 부성분 1 내지 3wt%를 첨가하여 온도보상용 내환원성 세라믹 유전체 조성물을 제조하는 단계를 포함하며,
상기 주성분을 준비하는 단계는 (CaxSr1 -x)(TiYZr1 -Y)O3와 Li0 .5Nd0 .5Ti03를 1,000 내지 1,200℃에서 1차 하소하는 단계와, 상기 1차 하소된 (CaxSr1 -x)(TiYZr1 -Y)O3에 Li0 .5Nd0 .5Ti03를 혼합한 후 500 내지 1,000℃에서 2차 하소하여 [(CaxSr1 -x)(TiYZr1 -Y)O3]K(Li0.5Nd0.5Ti03)L을 합성하는 단계를 포함하며,
상기 1차 하소하는 단계에서 상기 x 및 상기 y는 각각 0.7≤x≤0.83, 0.1≤y≤0.31 범위를 만족하도록 조성되며, 상기 2차 하소하는 단계에서 상기 K 및 상기 L은 각각 몰비(molar ratio)로 0.5≤K≤0.95, 0.05≤L≤0.5 범위를 가지며, 상기 부성분을 준비하는 단계에서 상기 부성분은 유리 프릿(glass frit)이 사용되는 것을 특징으로 하는 온도보상용 내환원성 세라믹 유전체 조성물의 제조방법. Preparing a main component;
Preparing a subcomponent; And
Preparing a reducing ceramic dielectric composition for temperature compensation by adding 1 to 3 wt% of a subcomponent to 97 to 99 wt% of a main component when the main component and the subcomponent are prepared,
The main component is prepared by first calcining (Ca x Sr 1 -x ) (Ti Y Zr 1 -Y ) O 3 and Li 0 .5 Nd 0 .5 TiO 3 at 1,000 to 1,200 ° C, The first calcined (Ca x Sr 1 -x ) (Ti Y Zr 1 -Y ) O 3 was mixed with Li 0 .5 Nd 0 .5 TiO 3 and then calcined at 500 to 1,000 ° C to form [(Ca x Sr 1 -x ) (Ti Y Zr 1 -Y ) O 3 ] K (Li 0.5 Nd 0.5 TiO 3 ) L ,
In the first calcination step, x and y satisfy the following ranges: 0.7 x 0.83 and 0.1 y 0.30, respectively. In the second calcining step, K and L are molar ratios ) In the range of 0.5? K? 0.95 and 0.05? L? 0.5, wherein glass frit is used as the sub ingredient in the preparation of the subcomponent. Way. 제4항에 있어서,
상기 1차 하소하는 단계에서 Li0.5Nd0.5Ti03는 유전율이 75 내지 84F/m(Farad/meter)이며, 유전율 온도계수(TCC: temperature coefficient of capacitance)가 560 내지 700ppm/℃(parts per million per degree Celsius)인 것을 특징으로 하는 온도보상용 내환원성 세라믹 유전체 조성물의 제조방법. 5. The method of claim 4,
Li 0.5 Nd 0.5 TiO 3 has a dielectric constant of 75 to 84 F / m (Farad / meter) and a temperature coefficient of capacitance (TCC) of 560 to 700 ppm / ° C degree Celsius). < / RTI > 제4항에 있어서,
상기 부성분을 준비하는 단계는 a+b+c+d+e=100몰％를 만족하도록 aR2O-bMO-cMO3-dMnO2-eSiO2를 1400 내지 1600℃에서 용융시켜 혼합하는 단계;
상기 aR2O-bMO-cMO3-dMnO2-eSiO2가 혼합되면 트윈 롤러(twin roller)를 이용해 급냉시켜 유리 플레이크를 제조한 후 유리 플레이크를 알루미나 볼(alumina ball)을 이용하여 분말 크기(D50)가 0.4 내지 1.4㎛를 갖는 유리 분말로 건식 분쇄하는 단계; 및
상기 건식 분쇄가 완료되면 유리 분말을 RF 플라즈마(radio frequency plasma) 처리방법을 이용하여 평균입도가 200㎚이하인 구형 분체로 유리 프릿(glass frit)을 제조하는 단계를 포함하며,
상기 aR2O-bMO-cMO3-dMnO2-eSiO2를 1400 내지 1600℃에서 용융시켜 혼합하는 단계에서 상기 R2O는 Li2O와 K2O 중에서 하나 이상이 선택되어 사용되며, 상기 MO는 CaO와 BaO 중 하나 이상이 선택되어 사용되며, 상기 MO3는 Y2O3, Dy2O3, Ho2O3, Er2O3 및 Sm2O3 중에서 하나 이상이 선택되어 사용되며,
상기 aR2O-bMO-cMO3-dMnO2-eSiO2를 1400 내지 1600℃에서 용융시켜 혼합하는 단계는 상기 aR2O-bMO-cMO3-dMnO2-eSiO2에서 상기 a는 5몰％≤a≤10몰％이고, 상기 b는 1몰％≤b≤15몰％이며, 상기 c는 2몰％≤c≤10몰％이며, 상기 d는 2몰％≤d≤5몰％이며, 상기 e는 60몰％≤e≤90몰％이 되도록 혼합되는 것을 특징으로 하는 온도보상용 내환원성 세라믹 유전체 조성물의 제조방법.5. The method of claim 4,
Preparing the subcomponent comprises: melting and mixing aR 2 O-bMO-cMO 3 -dMnO 2 -eSiO 2 at 1400 to 1600 ° C so as to satisfy a + b + c + d + e = 100 mol%;
After mixing the above aR 2 O-bMO-cMO 3 -dMnO 2 -eSiO 2 , the glass flakes were quenched by twin rollers, and then the glass flakes were dried in an alumina ball to obtain powder sizes (D 50 ) is dry-pulverized to a glass powder having 0.4 to 1.4 占 퐉; And
The method comprising the steps of: preparing a glass frit using spherical powder having an average particle size of 200 nm or less by using an RF plasma process,
At least one of Li 2 O and K 2 O is selected and used as the R 2 O in the step of melting the aR 2 O-bMO-cMO 3 -dMnO 2 -eSiO 2 at 1400 to 1600 ° C, At least one of CaO and BaO is selected and used, and MO 3 is selected from at least one of Y 2 O 3 , Dy 2 O 3 , Ho 2 O 3 , Er 2 O 3 and Sm 2 O 3 ,
The step of melting and mixing the aR 2 O-bMO-cMO 3 -dMnO 2 -eSiO 2 at 1400 to 1600 ° C. is characterized in that the content of a in the aR 2 O-bMO-cMO 3 -dMnO 2 -eSiO 2 is 5 mol% b is 1 mol%? b? 15 mol%, c is 2 mol%? c? 10 mol%, d is 2 mol%? d? 5 mol% and e is in the range of 60 mol%? e? 90 mol%. 삭제delete 청구항 제4항의 제조방법으로 제조된 온도보상용 내환원성 세라믹 유전체 조성물을 준비하는 단계;
상기 온도보상용 내환원성 세라믹 유전체 조성물을 이용해 다수개의 그린시트(green sheet)를 제조하는 단계;
상기 다수개의 그린 시트의 표면에 각각 Ni 페이스트(nickel paste)를 도포하여 내부전극을 제조하는 단계;
상기 내부전극이 도포된 다수개의 그린 시트를 400 내지 1600 kgf/㎝2의 압력으로 압착하여 적층한 후 그린칩(green chip)으로 분리하여 1100 내지 1350℃의 환원분위기에서 소성하여 소성칩을 제조하는 단계; 및
상기 소성칩이 제조되면 소성칩의 양단에 각각 외부전극을 제조하는 단계를 포함하는 것을 특징으로 하는 온도보상용 내환원성 세라믹 유전체 조성물을 이용한 적층 세라믹 커패시터의 제조방법. Preparing a reducing-resistant ceramic dielectric composition for temperature compensation produced by the method of claim 4;
Preparing a plurality of green sheets using the reducing ceramic dielectric composition for temperature compensation;
Forming an internal electrode by applying a nickel paste to the surfaces of the plurality of green sheets;
A plurality of green sheets coated with the internal electrodes are pressed and laminated at a pressure of 400 to 1600 kgf / cm < 2 >, separated into green chips, and fired in a reducing atmosphere at 1100 to 1350 DEG C to produce fired chips step; And
And forming external electrodes at both ends of the fired chip when the fired chip is manufactured. The method of manufacturing a multilayer ceramic capacitor using the reduced-resistance ceramic dielectric composition for temperature compensation. 제8항에 있어서,
상기 다수개의 그린 시트의 표면에 각각 Ni 페이스트(nickel paste)를 도포하여 내부전극을 제조하는 단계에서 Ni 페이스트는 분말 크기(D50)가 0.1 내지 0.32㎛인 Ni(니켈) 분말과 분말 크기(D50)가 0.03 내지 0.2㎛인 세라믹 공제 분말이 포함되며, 사기 세라믹 공제 분말의 재질은 BaTiO3, CaZrO3 및 CaTiO3이 중 하나 이상이 선택되어 사용되는 것을 특징으로 하는 온도보상용 내환원성 세라믹 유전체 조성물을 이용한 적층 세라믹 커패시터의 제조방법. 9. The method of claim 8,
In the step of preparing the internal electrode by applying a nickel paste to the surfaces of the plurality of green sheets, the Ni paste has a Ni (nickel) powder having a powder size (D 50 ) of 0.1 to 0.32 μm and a powder size 50 ) is 0.03 to 0.2 占 퐉, and the porcelain ceramic powder is selected from BaTiO 3 , CaZrO 3 and CaTiO 3. A method for manufacturing a multilayer ceramic capacitor using a composition.
KR1020160035781A 2016-03-25 2016-03-25 Non-reducing dielectric ceramic compositions for compensation of temperature, menufacturing method of thereof and multi-layer ceramic capacitor manufacturing method using the same KR101783831B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160035781A KR101783831B1 (en) 2016-03-25 2016-03-25 Non-reducing dielectric ceramic compositions for compensation of temperature, menufacturing method of thereof and multi-layer ceramic capacitor manufacturing method using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160035781A KR101783831B1 (en) 2016-03-25 2016-03-25 Non-reducing dielectric ceramic compositions for compensation of temperature, menufacturing method of thereof and multi-layer ceramic capacitor manufacturing method using the same

Publications (1)

Publication Number Publication Date
KR101783831B1 true KR101783831B1 (en) 2017-10-11

Family

ID=60139049

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160035781A KR101783831B1 (en) 2016-03-25 2016-03-25 Non-reducing dielectric ceramic compositions for compensation of temperature, menufacturing method of thereof and multi-layer ceramic capacitor manufacturing method using the same

Country Status (1)

Country Link
KR (1) KR101783831B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115894005A (en) * 2022-11-17 2023-04-04 横店集团东磁股份有限公司 Nickel-zinc ferrite material and preparation method and application thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003286079A (en) * 2001-12-27 2003-10-07 Samsung Electro Mech Co Ltd Nonreducible dielectric ceramic composition
KR100822586B1 (en) 2006-12-28 2008-04-16 삼화콘덴서공업주식회사 Dielectric without piezo effect and method for manufacturing multi layer ceramic capacitor without piezo effect using thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003286079A (en) * 2001-12-27 2003-10-07 Samsung Electro Mech Co Ltd Nonreducible dielectric ceramic composition
KR100822586B1 (en) 2006-12-28 2008-04-16 삼화콘덴서공업주식회사 Dielectric without piezo effect and method for manufacturing multi layer ceramic capacitor without piezo effect using thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115894005A (en) * 2022-11-17 2023-04-04 横店集团东磁股份有限公司 Nickel-zinc ferrite material and preparation method and application thereof
CN115894005B (en) * 2022-11-17 2023-09-08 横店集团东磁股份有限公司 Nickel-zinc ferrite material and preparation method and application thereof

Similar Documents

Publication Publication Date Title
KR100946016B1 (en) Dielectric Ceramic Compositions for Low Temperature Sintering and High HOT-IR, and Multilayer Ceramic Capacitor Using the Same
KR100341442B1 (en) Monolithic ceramic capacitors
KR100313233B1 (en) Dielectric Ceramic Composition and Laminated Ceramic Capacitor
JP5111462B2 (en) Borosilicate glass composition for sintering aid, dielectric composition, and multilayer ceramic capacitor using the same
KR100374470B1 (en) Ceramic capacitor and method for making the same
KR100326950B1 (en) Dielectric ceramic composition and laminated ceramic parts
WO2012111520A1 (en) Laminated ceramic capacitor, and process for manufacture of laminated ceramic capacitor
KR19980063871A (en) Ceramic composition and multilayer ceramic capacitor made from this ceramic composition
CN101367651B (en) High-frequency low-temperature sintered ceramics dielectric material and method of manufacturing obtained electrical condenser
JP5343974B2 (en) Dielectric ceramic composition and multilayer ceramic capacitor
CN111362694B (en) Ceramic dielectric composition and multilayer ceramic capacitor comprising the same
KR101650745B1 (en) Laminate ceramic capacitor and method for producing same
KR100859264B1 (en) Dielectric ceramic and multilayer ceramic capacitor
KR19980070404A (en) Monolithic ceramic capacitors
KR101783831B1 (en) Non-reducing dielectric ceramic compositions for compensation of temperature, menufacturing method of thereof and multi-layer ceramic capacitor manufacturing method using the same
US20040106510A1 (en) Low temperature sinterable dielectric ceramic composition and multilayer ceramic chip capacitor using the same
CN101456731A (en) C0G multi-layered ceramic capacitor
CN100364924C (en) Titanium barium base ceramic medium materials and capacitor made thereform
KR100790682B1 (en) Glass compositions for low temperature sintering, glass frit, dielectric compositions and multilayer ceramic capacitor using the same
CN110317055B (en) Dielectric composition and electronic component
TW201719696A (en) Low temperature co-fired ceramics of microwave dielectric ceramic and method thereof
KR100415560B1 (en) Dielectric ceramic composition, ceramic capacitor using the composition and process of producing same
KR101133808B1 (en) Dielectric ceramic composition
KR100415559B1 (en) Dielectric ceramic composition, ceramic capacitor using the composition and process of producing same
TW202210443A (en) Dielectric ceramic composition and ceramic capacitor using the same

Legal Events

Date Code Title Description
GRNT Written decision to grant