KR101781505B1 - Gallium nitride type semiconductor light emitting device and method of fabricating the same - Google Patents

Gallium nitride type semiconductor light emitting device and method of fabricating the same Download PDF

Info

Publication number
KR101781505B1
KR101781505B1 KR1020100100977A KR20100100977A KR101781505B1 KR 101781505 B1 KR101781505 B1 KR 101781505B1 KR 1020100100977 A KR1020100100977 A KR 1020100100977A KR 20100100977 A KR20100100977 A KR 20100100977A KR 101781505 B1 KR101781505 B1 KR 101781505B1
Authority
KR
South Korea
Prior art keywords
gallium nitride
gallium
buffer layer
layer
based semiconductor
Prior art date
Application number
KR1020100100977A
Other languages
Korean (ko)
Other versions
KR20120039324A (en
Inventor
김종빈
강호재
임재구
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100100977A priority Critical patent/KR101781505B1/en
Publication of KR20120039324A publication Critical patent/KR20120039324A/en
Application granted granted Critical
Publication of KR101781505B1 publication Critical patent/KR101781505B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

본 발명은, 기판과, 기판 상부에 형성되고 표면이 질화처리된 산화갈륨계 제1버퍼층과, 산화갈륨계 제1버퍼층 상부에 형성되는 언도프(undoped) 질화갈륨계 반도체층과, 언도프(undoped) 질화갈륨계 반도체층 상부에 형성되는 N형 질화갈륨계 반도체층과, N형 질화갈륨계 반도체층 상부에 형성되는 질화갈륨계 활성층과, 질화갈륨계 활성층 상부에 형성되는 P형 질화갈륨계 반도체층을 포함하는 질화갈륨계 반도체 발광소자를 제공하고, 질화갈륨계 반도체 발광소자의 결정성을 개선하고 화학적 리프트 오프 방법을 적용할 수 있다.An undoped gallium nitride based semiconductor layer is formed on the first gallium nitride based buffer layer. An undoped gallium nitride based semiconductor layer is formed on the first gallium nitride based buffer layer. An undoped gallium nitride based semiconductor layer is formed on the gallium nitride based first buffer layer. an N-type GaN-based semiconductor layer formed on the GaN-based semiconductor layer, a GaN-based active layer formed on the N-type GaN-based semiconductor layer, and a P-type GaN- A gallium nitride semiconductor light emitting device including a semiconductor layer can be provided, crystallinity of a gallium nitride semiconductor light emitting device can be improved, and a chemical lift off method can be applied.

Description

질화갈륨계 반도체 발광소자 및 그 제조방법 {GALLIUM NITRIDE TYPE SEMICONDUCTOR LIGHT EMITTING DEVICE AND METHOD OF FABRICATING THE SAME}TECHNICAL FIELD [0001] The present invention relates to a gallium nitride semiconductor light emitting device and a method of manufacturing the same. BACKGROUND ART < RTI ID = 0.0 >

본 발명은 질화갈륨계 반도체 발광소자에 관한 것으로, 더욱 상세하게는 표면이 질화처리된 산화갈륨계 버퍼층을 포함하는 질화갈륨계 반도체 발광소자 및 그 제조방법에 관한 것이다.
The present invention relates to a gallium nitride based semiconductor light emitting device, and more particularly, to a gallium nitride based semiconductor light emitting device including a gallium oxide based buffer layer whose surface has been nitrided and a method of manufacturing the same.

일반적으로, 질화갈륨계 반도체는 가시광 파장대역의 광뿐만 아니라, 청색 또는 자외선 영역의 단파장광을 생성할 수 있다는 장점이 있다.Generally, the gallium nitride semiconductor has an advantage that it can generate short wavelength light in the blue or ultraviolet region, as well as light in the visible light wavelength band.

예를 들어, InxGa1-xN 화합물반도체의 경우에, x값에 따라, 에너지 밴드갭이 넓은 범위에서 가변되므로, 청자색부터 적색까지의 발광대역의 변화를 나타낸다. For example, in the case of an In x Ga 1 -xN compound semiconductor, since the energy band gap varies in a wide range according to the x value, it exhibits a change in the emissive band from blue purple to red.

따라서, 질화갈륨계 반도체는 풀컬러를 위한 발광다이오드(light emitting diode: LED) 또는 레이저다이오드(laser diode: LD) 등의 반도체 발광소자로서 각광받고 있다.Accordingly, the gallium nitride semiconductor is attracting attention as a semiconductor light emitting device such as a light emitting diode (LED) or a laser diode (LD) for full color.

이러한 반도체 발광소자를 위한 질화갈륨계 반도체는 박막의 형태로 기판 상부에 형성되는데, 이때 산화알루미늄(Al2O3)으로 이루어진 사파이어(sapphire) 또는 실리콘카바이드(SiC) 등의 기판이 질화갈륨계 반도체 박막 형성에 사용된다. A gallium nitride semiconductor for the semiconductor light emitting device is formed on the substrate in the form of a thin film. In this case, a substrate made of aluminum oxide (Al 2 O 3 ) such as sapphire or silicon carbide (SiC) It is used for thin film formation.

특히, 사파이어 기판은 비교적 간단한 생산 공정과 저렴한 가격 때문에 질화갈륨계 반도체 발광소자의 제조에 많이 사용되고 있으나, 사파이어 기판과 질화갈륨계 반도체 박막 사이의 격자상수와 열팽창계수 등의 물질 특성이 서로 다르기 때문에 사파이어 기판 상면에 고품질의 질화갈륨계 반도체 박막을 성장시키는데 어려움이 많다. In particular, the sapphire substrate is widely used for manufacturing a gallium nitride semiconductor light emitting device because of its relatively simple production process and low cost. However, since the material properties such as the lattice constant and the thermal expansion coefficient are different between the sapphire substrate and the gallium nitride semiconductor thin film, It is difficult to grow a high quality gallium nitride semiconductor thin film on the upper surface of the substrate.

또한, 실리콘카바이드 기판은 사파이어 기판에 비해 격자상수 및 열팽창계수 차이가 작지만, 성장된 질화갈륨계 반도체 박막에 원하지 않는 미세파이프(micro-pipe)가 생성되어 역시 고품질 단결정 성장을 기대하기 어렵다.
In addition, although the difference in lattice constant and thermal expansion coefficient between the sapphire substrate and the silicon carbide substrate is small, an undesired micro-pipe is generated in the grown GaN-based semiconductor thin film, and thus it is difficult to expect high quality single crystal growth.

이러한 어려움을 극복하고 사파이어 또는 실리콘카바이드 기판 상부에 고품질 단결정의 질화갈륨계 반도체 박막을 형성하기 위하여 다양한 결정성장 기법들이 제안되고 있다.Various crystal growth techniques have been proposed to overcome this difficulty and to form a high quality single crystal gallium nitride semiconductor thin film on sapphire or silicon carbide substrate.

그 중 가장 대표적인 방법으로 사파이어 기판과 질화갈륨계 반도체 박막 사이에 버퍼층을 형성하는 방법이 있는데, 버퍼층으로는 800℃ 이상에서 성장되는 질화갈륨계 반도체 박막보다 낮은 온도에서 성장되는 저온(low temperature: LT) 질화갈륨계 반도체 박막이 사용될 수 있다. As a typical method, a buffer layer is formed between a sapphire substrate and a gallium nitride semiconductor thin film. The buffer layer is a low temperature (LT) layer grown at a lower temperature than a gallium nitride semiconductor thin film grown at 800 ° C or higher ) Gallium nitride-based semiconductor thin film may be used.

이러한 질화갈륨계 버퍼층을 하나 또는 여러 가지의 조합으로 사파이어 기판 상부에 형성하고 온도를 높여서 핵(nuclei)으로 형성시킨 후, 버퍼층 상부에 질화갈륨계 반도체 박막을 형성하면, 버퍼층의 핵을 종자(seed)로 하여 질화갈륨계 반도체 박막을 고품질의 단결정으로 형성할 수 있는데, 이에 대하여 도면을 참조하여 설명한다.When the gallium nitride-based buffer layer is formed on the sapphire substrate in a combination of one or several kinds, and the temperature is raised to nuclei and then the gallium nitride-based semiconductor thin film is formed on the buffer layer, ), A gallium nitride-based semiconductor thin film can be formed of a high-quality single crystal, which will be described with reference to the drawings.

도 1은 종래의 질화갈륨계 반도체 발광소자를 도시한 도면이다. 1 is a view showing a conventional gallium nitride semiconductor light emitting device.

도 1에 도시한 바와 같이, 사파이어(sapphire) 또는 실리콘 카바이드(SiC)로 이루어진 기판(20) 상부에는 버퍼층(30)이 형성된다. As shown in FIG. 1, a buffer layer 30 is formed on a substrate 20 made of sapphire or silicon carbide (SiC).

여기서, 버퍼층(30)은, 질화갈륨(GaN), 질화알루미늄갈륨(AlGaN), 질화알루미늄갈륨인듐(AlGaInN)과 같은 질화갈륨계 물질과, 질화알루미늄(AlN), 질화알루미늄인듐(AlInN)과 같은 질화알루미늄계 물질과, 실리콘카바이드(SiC), 질화실리콘카바이드(SiCN)와 같은 실리콘카바이드계 물질 중 하나로 이루어질 있으며, 스퍼터(sputter), 분자빔에피택시(molecular beam epitaxy: MBE)장치, 유기금속화학기상증착(metal organic chemical vapor deposition: MOCVD)장치 중 하나를 이용하여 형성할 수 있다. Here, the buffer layer 30 is formed of a gallium nitride material such as gallium nitride (GaN), aluminum gallium nitride (AlGaN), aluminum gallium indium gallium nitride (AlGaInN), aluminum gallium nitride such as aluminum nitride (AlN) Based material and a silicon carbide-based material such as silicon carbide (SiC) or silicon nitride carbide (SiCN), and is formed of a material selected from the group consisting of a sputter, a molecular beam epitaxy (MBE) And may be formed using one of metal organic chemical vapor deposition (MOCVD) devices.

그리고, 버퍼층(30) 상부에는, 언도프(undoped) 질화갈륨계 반도체층(40), N(negative)형 질화갈륨계 반도체층(50), 질화갈륨계 다중양자우물(multiple quantum well: MQW)층(60), P(positive)형 질화갈륨계 반도체층(70)이 순차적으로 형성된다. An undoped gallium nitride based semiconductor layer 40, an N (negative) gallium nitride based semiconductor layer 50, a gallium nitride based multiple quantum well (MQW) Layer 60 and a P-type gallium nitride-based semiconductor layer 70 are sequentially formed.

언도프 질화갈륨계 반도체층(40), N형 질화갈륨계 반도체층(50), 질화갈륨계 다중양자우물층(60), P형 질화갈륨계 반도체층(70)은, 질화갈륨계 반도체 발광소자(10)를 구성하며, 분자빔에피택시(MBE)장치, 유기금속화학기상증착(MOCVD)장치 중 하나를 이용하여 연속적으로 형성할 수 있다.The undoped gallium nitride based semiconductor layer 40, the N-type gallium nitride based semiconductor layer 50, the gallium nitride based multiple quantum well layer 60 and the P-type gallium nitride based semiconductor layer 70 are formed by a gallium nitride semiconductor light emitting And may be continuously formed using one of a molecular beam epitaxy (MBE) device and an organometallic chemical vapor deposition (MOCVD) device.

이와 같이, 버퍼층(30)은 기판(20)과 질화갈륨계 반도체 발광소자(10) 사이에 형성되어, 기판(20)과 질화갈륨계 반도체 발광소자(10)의 격자 상수의 불일치를 완화하므로, 질화갈륨계 반도체 발광소자의 각 층의 결정성이 향상된다.As described above, the buffer layer 30 is formed between the substrate 20 and the gallium nitride based semiconductor light emitting element 10 to reduce discrepancy in lattice constant between the substrate 20 and the gallium nitride based semiconductor light emitting element 10, The crystallinity of each layer of the gallium nitride-based semiconductor light-emitting device is improved.

그러나, 저온 버퍼층(30)을 사용하여 질화갈륨계 반도체 발광소자를 형성하더라도, 질화갈륨계 반도체 발광소자의 각 층은 약 1010 ~1012 /cm3 범위의 결함밀도를 갖는 등 결정성이 완전히 개선되지는 않는 문제가 있다. However, even when the gallium nitride semiconductor light emitting device is formed using the low-temperature buffer layer 30, each layer of the gallium nitride semiconductor light emitting device has a defect density in the range of about 10 10 to 10 12 / cm 3, There is a problem that is not improved.

이를 개선하기 위하여, 버퍼층을 상대적으로 더 높은 온도에서 형성할 수도 있으나, 결함밀도의 감소효과가 작기 때문에 아직 개선의 여지가 많은 상황이다.To improve this, the buffer layer may be formed at a relatively higher temperature, but there is still much room for improvement since the effect of reducing the defect density is small.

또한, 수직형 반도체 발광소자의 제조에 있어서, 사파이어, 실리콘카바이드 등의 기판 상부에 버퍼층을 형성하고 버퍼층 상부에 질화갈륨계 반도체 발광소자를 형성한 이후, 버퍼층을 제거하여 기판을 질화갈륨계 반도체 발광소자로부터 분리하여야 하는데, 버퍼층은 화학적으로 제거하기 어려워 수직형 반도체 발광소자의 제조가 어려운 상황이다.In the production of the vertical type semiconductor light emitting device, a buffer layer is formed on a substrate such as sapphire or silicon carbide, a gallium nitride semiconductor light emitting device is formed on the buffer layer, and then the buffer layer is removed to form a gallium nitride semiconductor light emitting It is difficult to chemically remove the buffer layer, so that it is difficult to manufacture a vertical type semiconductor light emitting device.

즉, 버퍼층은 화학적 리프트-오프(chemical lift-off: CLO) 방법으로 제거하기 어려우므로, 주로 레이저 리프트-오프(laser lift-off: LLO) 방법으로 제거하는데, 엑시머 레이저(excimer laser)와 같은 단파장의 펄스 레이저를 버퍼층에 조사할 경우 약 1000C 이상의 열이 질화갈륨계 반도체 발광소자에 가해지게 되고 그에 따라 질화갈륨계 반도체 발광소자가 열화 되는 문제가 있다. That is, since the buffer layer is difficult to remove by a chemical lift-off (CLO) method, it is mainly removed by a laser lift-off method (LLO) Is applied to the buffer layer, heat of about 1000 C or more is applied to the gallium nitride-based semiconductor light-emitting device, thereby deteriorating the gallium nitride-based semiconductor light-emitting device.

본 발명은, 기판과 질화갈륨계 반도체 발광소자 사이에 표면이 질화처리된 산화갈륨계 버퍼층을 형성함으로써, 결정성이 개선되고 화학적 리프트 오프방법이 적용되는 질화갈륨계 반도체 발광소자 및 그 제조방법을 제공하는데 그 목적이 있다. The present invention relates to a gallium nitride semiconductor light emitting device in which crystallinity is improved and a chemical lift off method is applied by forming a gallium oxide buffer layer whose surface has been nitrided between a substrate and a gallium nitride semiconductor light emitting device, The purpose is to provide.

또한, 본 발명은, 기판과 질화갈륨계 반도체 발광소자 사이에 표면이 질화처리된 산화갈륨계 제1버퍼층 및 제2버퍼층을 형성함으로써, 결정성이 더 개선되고 화학적 리프트 오프방법이 적용되는 질화갈륨계 반도체 발광소자 및 그 제조방법을 제공하는데 다른 목적이 있다.The present invention also provides a gallium nitride-based semiconductor light-emitting device comprising a gallium nitride-based first buffer layer and a second buffer layer formed between a substrate and a gallium nitride semiconductor light-emitting device, Type semiconductor light emitting device and a method of manufacturing the same.

그리고, 본 발명은, 기판과 질화갈륨계 반도체 발광소자 사이에 표면이 질화처리된 산화갈륨계 버퍼층을 나노로드(nano rod) 또는 나노와이어(nano wire) 구조로 형성함으로써, 광추출효율이 개선된 질화갈륨계 반도체 발광소자 및 그 제조방법을 제공하는데 또 다른 목적이 있다.
According to the present invention, a gallium oxide-based buffer layer having a surface-nitrided surface between a substrate and a gallium nitride-based semiconductor light-emitting device is formed into a nano rod or a nano wire structure, Another object of the present invention is to provide a gallium nitride semiconductor light emitting device and a manufacturing method thereof.

상기의 목적을 달성하기 위하여, 본 발명은, 기판과; 상기 기판 상부에 형성되고 표면이 질화처리된 산화갈륨계 제1버퍼층과; 상기 산화갈륨계 제1버퍼층 상부에 형성되는 언도프(undoped) 질화갈륨계 반도체층과; 상기 언도프(undoped) 질화갈륨계 반도체층 상부에 형성되는 N형 질화갈륨계 반도체층과; 상기 N형 질화갈륨계 반도체층 상부에 형성되는 질화갈륨계 활성층과; 상기 질화갈륨계 활성층 상부에 형성되는 P형 질화갈륨계 반도체층을 포함하는 질화갈륨계 반도체 발광소자를 제공한다.According to an aspect of the present invention, there is provided a plasma display panel comprising: a substrate; A first gallium oxide-based buffer layer formed on the substrate and having a surface nitrided; An undoped gallium nitride based semiconductor layer formed on the gallium oxide based first buffer layer; An N-type gallium nitride based semiconductor layer formed on the undoped gallium nitride based semiconductor layer; A gallium nitride based active layer formed on the N-type gallium nitride based semiconductor layer; And a P-type gallium nitride based semiconductor layer formed on the gallium nitride based active layer.

여기서, 상기 기판은, 사파이어(sapphire), 실리콘카바이드(SiC), 산화아연(ZnO), 실리콘(Si), 유리(Glass), 질화알루미늄(AlN), 감마-산화리튬알루미늄(γ-LiAlO2), 지르코늄 보라이드(ZrB2), 베타-산화리튬갈륨(β-LiGaO), 산화리튬갈륨(LiGaO2) 중 하나를 포함할 수 있다.Here, the substrate is a sapphire (sapphire), silicon carbide (SiC), zinc oxide (ZnO), silicon (Si), glass (Glass), aluminum nitride (AlN), gamma-lithium oxide of aluminum (γ-LiAlO 2) , Zirconium boride (ZrB 2 ), beta-lithium gallium oxide (? -LiGaO), and lithium gallium oxide (LiGaO 2 ).

그리고, 상기 산화갈륨계 제1버퍼층은, 산화갈륨(GaXOY(0<x, 0<Y)), 산화갈륨아연(GaXZn(1-X)O(0≤X≤1)), 산화인듐갈륨아연(InXGaYZn1-(X+Y)O(0≤X,Y≤1, 0<X+Y≤1)), 이산화리튬갈륨(LiXGa(1-X)O2(0≤X≤1)), 일산화리튬갈륨(LiXGa(1-X)O(0≤X≤1)) 중 하나를 포함할 수 있다.The first gallium oxide-based buffer layer is formed of gallium oxide (Ga x O y (0 <x, 0 <Y)), gallium oxide (Ga x Zn (1-x ) , indium gallium zinc (In X Ga Y Zn 1- ( X + Y) O (0≤X, Y≤1, 0 <X + Y≤1)), lithium dioxide, gallium (Li X Ga (1-X ) O 2 may include one of (0≤X≤1)), lithium monoxide, gallium (Li X Ga (1-X ) O (0≤X≤1)).

또한, 상기 산화갈륨계 제1버퍼층은, 2차원 또는 3차원 형태의 결정구조를 가질 수 있다. In addition, the gallium oxide-based first buffer layer may have a two- or three-dimensional crystal structure.

그리고, 상기 산화갈륨계 제1버퍼층은, 나노로드(nano rod) 또는 나노와이어(nano wire) 구조를 가질 수 있다. The gallium oxide-based first buffer layer may have a nano rod structure or a nano wire structure.

또한, 상기 산화갈륨계 제1버퍼층은, 다수의 공극을 포함할 수 있다. In addition, the gallium oxide-based first buffer layer may include a plurality of voids.

그리고, 상기 질화갈륨계 반도체 발광소자는, 상기 산화갈륨계 제1버퍼층과 상기 언도프 질화갈륨계 반도층 사이에 형성되는 제2버퍼층을 더 포함할 수 있다. The gallium nitride semiconductor light emitting device may further include a second buffer layer formed between the gallium nitride based first buffer layer and the undoped gallium nitride based semiconductor layer.

또한, 상기 제2버퍼층은, 질화갈륨(GaN), 질화알루미늄갈륨(AlGaN), 질화알루미늄갈륨인듐(AlGaInN), 질화알루미늄(AlN), 질화알루미늄인듐(AlInN), 실리콘카바이드(SiC), 질화실리콘카바이드(SiCN) 중 하나를 포함할 수 있다.The second buffer layer may be formed of one selected from the group consisting of GaN, AlGaN, AlGaInN, AlN, AlInN, SiC, Carbide (SiCN).

한편, 본 발명은, 기판 상부에 산화갈륨계 제1버퍼층을 형성하는 단계와; 상기 산화갈륨계 제1버퍼층을 질소가스 분위기에서 열처리하여, 표면을 질화처리하는 단계와; 상기 산화갈륨계 제1버퍼층 상부에 언도프(undoped) 질화갈륨계 반도체층을 형성하는 단계와; 상기 언도프(undoped) 질화갈륨계 반도체층 상부에 N형 질화갈륨계 반도체층을 형성하는 단계와; 상기 N형 질화갈륨계 반도체층 상부에 질화갈륨계 활성층을 형성하는 단계와; 상기 질화갈륨계 활성층 상부에 P형 질화갈륨계 반도체층을 형성하는 단계를 포함하는 질화갈륨계 반도체 발광소자의 제조방법을 제공한다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming a gallium oxide-based first buffer layer on a substrate; Subjecting the gallium oxide-based first buffer layer to a heat treatment in a nitrogen gas atmosphere to nitridize the surface; Forming an undoped gallium nitride based semiconductor layer on the gallium oxide based first buffer layer; Forming an N-type gallium nitride based semiconductor layer on the undoped gallium nitride based semiconductor layer; Forming a gallium nitride based active layer on the N-type gallium nitride based semiconductor layer; And a step of forming a P-type gallium nitride based semiconductor layer on the gallium nitride based active layer. The present invention also provides a method of manufacturing a gallium nitride based semiconductor light emitting device.

여기서, 상기 질화갈륨계 반도체 발광소자의 제조방법은, 상기 P형 질화갈륨계 반도체층 상부에 제1전극 및 접합층을 형성하는 단계와; 상기 접합층 상부에 반송기판을 배치하고 압력을 가하여 상기 반송기판을 상기 접합층에 부착하는 단계와; 상기 산화갈륨계 제1버퍼층을 제거하여 상기 기판을 상기 언도프 질화갈륨계 반도체층으로부터 분리하는 단계를 더 포함할 수 있다.The method for fabricating the gallium nitride semiconductor light emitting device includes: forming a first electrode and a bonding layer on the P-type gallium nitride semiconductor layer; Disposing a transfer substrate on the bonding layer and attaching the transfer substrate to the bonding layer by applying pressure; And separating the substrate from the undoped gallium nitride based semiconductor layer by removing the gallium oxide based first buffer layer.

그리고, 상기 산화갈륨계 제1버퍼층은, 스퍼터(sputter), 분자빔에피택시(molecular beam epitaxy: MBE)장치, 유기금속화학기상증착(metal organic chemical vapor deposition: MOCVD)장치 중 하나를 이용하여 형성될 수 있다. The gallium oxide first buffer layer may be formed using one of sputtering, molecular beam epitaxy (MBE), and metal organic chemical vapor deposition (MOCVD) .

또한, 상기 산화갈륨계 제1버퍼층은, 산화갈륨(GaXOY(0<x, 0<Y))으로 이루어지고, 플로팅영역(floating zone) 결정성장법 또는 EFG(edge-defined film-fed growth)법으로 형성될 수 있다.
The gallium oxide first buffer layer is made of gallium oxide (Ga x O y (0 <x, 0 <Y)) and is formed by a floating zone crystal growth method or an EFG growth method.

본 발명에 따른 질화갈륨계 반도체 발광소자에서는, 기판 상부에 표면이 질화처리된 산화갈륨계 버퍼층을 형성하고 산화갈륨계 버퍼층 상부에 질화갈륨계 반도체 박막을 형성함으로써, 질화갈륨계 반도체 발광소자의 결정성을 개선하고 화학적 리프트 오프 방법을 적용할 수 있다. In the gallium nitride semiconductor light emitting device according to the present invention, a gallium nitride-based buffer layer having a surface nitrided on the substrate is formed and a gallium nitride semiconductor thin film is formed on the gallium nitride buffer layer, The chemical lift off method can be applied.

또한, 기판 상부에 표면이 질화처리된 산화갈륨계 제1버퍼층 및 제2버퍼층을 형성하고 제2버퍼층 상부에 질화갈륨계 반도체 박막을 형성함으로써, 질화갈륨계 반도체 발광소자의 결정성을 더 개선할 수 있다. Further, the crystallinity of the gallium nitride-based semiconductor light-emitting device can be further improved by forming a gallium nitride-based first buffer layer and a second buffer layer whose surfaces are nitrided on the substrate and forming a gallium nitride-based semiconductor thin film on the second buffer layer .

그리고, 표면이 질화처리된 산화갈륨계 버퍼층을 나노로드 또는 나노와이어 구조로 형성함으로써, 광추출 효율을 개선할 수 있다.
The light extraction efficiency can be improved by forming the gallium oxide-based buffer layer whose surface has been nitrided by a nano-rod or a nanowire structure.

도 1은 종래의 질화갈륨계 반도체 발광소자를 도시한 도면.
도 2는 본 발명의 제1실시예에 따른 질화갈륨계 반도체 발광소자를 도시한 도면.
도 3a 내지 도 3g는 본 발명의 제1실시예에 따른 수직형 질화갈륨계 반도체 발광소자 칩의 제조방법을 도시한 도면.
도 4는 본 발명의 제2실시예에 따른 질화갈륨계 반도체 발광소자를 도시한 도면.
도 5는 본 발명의 제3실시예에 따른 질화갈륨계 반도체 발광소자를 도시한 도면.
도 6은 본 발명의 제4실시예에 따른 질화갈륨계 반도체 발광소자를 도시한 도면.
도 7은 본 발명의 제5실시예에 따른 질화갈륨계 반도체 발광소자를 도시한 도면.
도 8은 본 발명의 제6실시예에 따른 질화갈륨계 반도체 발광소자를 도시한 도면.
도 9a는 본 발명의 제1실시예에 따른 산화갈륨계 버퍼층을 도시한 도면.
도 9b 및 도 9c는 본 발명의 제3실시예에 따른 산화갈륨계 버퍼층을 도시한 도면.
도 9d는 본 발명의 제5실시예에 따른 산화갈륨계 버퍼층을 도시한 도면.BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a view showing a conventional gallium nitride semiconductor light emitting device. FIG.
2 is a view showing a gallium nitride semiconductor light emitting device according to a first embodiment of the present invention.
3A to 3G illustrate a method of manufacturing a vertical gallium nitride-based semiconductor light-emitting device chip according to a first embodiment of the present invention.
4 is a view showing a gallium nitride semiconductor light emitting device according to a second embodiment of the present invention.
5 is a view showing a gallium nitride semiconductor light emitting device according to a third embodiment of the present invention.
6 is a view showing a gallium nitride semiconductor light emitting device according to a fourth embodiment of the present invention.
7 is a view showing a gallium nitride semiconductor light emitting device according to a fifth embodiment of the present invention.
8 is a view showing a gallium nitride semiconductor light emitting device according to a sixth embodiment of the present invention.
9A is a view showing a gallium oxide-based buffer layer according to the first embodiment of the present invention.
9B and 9C are diagrams showing a gallium oxide-based buffer layer according to a third embodiment of the present invention.
9D is a view showing a gallium oxide-based buffer layer according to a fifth embodiment of the present invention.

이하, 도면을 참조하여 본 발명의 실시예를 설명한다.Hereinafter, embodiments of the present invention will be described with reference to the drawings.

도 2는 본 발명의 제1실시예에 따른 질화갈륨계 반도체 발광소자를 도시한 도면이다.2 is a view showing a gallium nitride semiconductor light emitting device according to a first embodiment of the present invention.

도 2에 도시한 바와 같이, 기판(120) 상부에는 표면이 질화처리된 산화갈륨계 버퍼층(130)이 형성된다.As shown in FIG. 2, a gallium oxide-based buffer layer 130 having a surface nitrided is formed on the substrate 120.

기판(120)은, 사파이어(sapphire), 실리콘카바이드(SiC), 산화아연(ZnO), 실리콘(Si), 유리(Glass), 질화알루미늄(AlN), 감마-산화리튬알루미늄(γ-LiAlO2), 지르코늄 보라이드(ZrB2), 베타-산화리튬갈륨(β-LiGaO), 산화리튬갈륨(LiGaO2) 중 하나로 이루어질 수 있다.Substrate 120, sapphire (sapphire), silicon carbide (SiC), zinc oxide (ZnO), silicon (Si), glass (Glass), aluminum nitride (AlN), gamma-lithium oxide of aluminum (γ-LiAlO 2) , Zirconium boride (ZrB 2 ), beta-lithium gallium oxide (? -LiGaO), and lithium gallium oxide (LiGaO 2 ).

그리고, 산화갈륨계 버퍼층(130)은, 산화갈륨(GaXOY(0<x, 0<Y)), 산화갈륨아연(GaXZn(1-X)O(0≤X≤1)), 산화인듐갈륨아연(InXGaYZn1-(X+Y)O(0≤X,Y≤1, 0<X+Y≤1)), 이산화리튬갈륨(LiXGa(1-X)O2(0≤X≤1)), 일산화리튬갈륨(LiXGa(1-X)O(0≤X≤1)) 중 하나를 포함할 수 있다.The gallium oxide buffer layer 130 is formed of gallium oxide (Ga x O y (0 <x, 0 <Y)), gallium oxide (Ga x Zn (1-x ) , indium gallium zinc (In X Ga Y Zn 1- ( X + Y) O (0≤X, Y≤1, 0 <X + Y≤1)), lithium dioxide, gallium (Li X Ga (1-X ) O 2 may include one of (0≤X≤1)), lithium monoxide, gallium (Li X Ga (1-X ) O (0≤X≤1)).

이러한 산화갈륨계 버퍼층(130)은, 스퍼터(sputter), 분자빔에피택시(molecular beam epitaxy: MBE)장치, 유기금속화학기상증착(metal organic chemical vapor deposition: MOCVD)장치 중 하나를 이용하여 약 30nm 내지 약 500nm 범위의 두께로 형성할 수 있으며, 기판(120) 표면에 평행한 2방향으로 성장하는 2차원(dimension) 형태로 성장될 수 있다.The gallium oxide buffer layer 130 may be formed using one of sputtering, molecular beam epitaxy (MBE) and metal organic chemical vapor deposition (MOCVD) To about 500 nm, and may be grown in a two-dimensional shape that grows in two directions parallel to the surface of the substrate 120.

특히, 산화갈륨계 버퍼층(130)이 산화갈륨(GaXOY(0<x, 0<Y))으로 이루어질 경우, 산화갈륨계 버퍼층(130)은 플로팅영역(floating zone) 결정성장법, EFG(edge-defined film-fed growth)법으로 성장될 수 있다. In particular, when the gallium oxide buffer layer 130 is made of gallium oxide (Ga x O y (0 <x, 0 <Y)), the gallium oxide buffer layer 130 may be formed by a floating zone crystal growth method, (edge-defined film-fed growth) method.

그리고, 산화갈륨계 버퍼층(130)이 형성된 후, 그 표면은 질화처리(nitridation) 된다. After the gallium oxide buffer layer 130 is formed, its surface is nitrided.

여기서, 질화처리란, 질소(N2) 가스 분위기에서의 열처리를 의미하는 것으로, 급속열처리(rapid thermal annealing: RTA) 등의 방법을 이용하여 약 500℃ 내지 약 1500℃ 범위의 온도에서 약 1시간 이내의 시간 동안 산화갈륨계 버퍼층(130)을 열처리함으로써 산화갈륨계 버퍼층(130)의 표면을 질화처리 할 수 있다.The nitriding treatment refers to a heat treatment in a nitrogen (N 2 ) gas atmosphere. The nitriding treatment is performed at a temperature in the range of about 500 ° C. to about 1500 ° C. for about 1 hour And the surface of the gallium oxide buffer layer 130 may be nitrided by heat treatment of the gallium oxide buffer layer 130 for a period of time equal to or less than a predetermined time.

질화처리는 산화갈륨계 버퍼층(130)을 형성한 장치 내에서 진공파괴 없이 연속적으로 진행될 수도 있으며, 별도의 열처리 장치에서 진행될 수도 있다.The nitridation process may be continuously performed without vacuum breakdown in the apparatus in which the gallium oxide buffer layer 130 is formed, or may be performed in a separate heat treatment apparatus.

이후, 표면이 질화처리된 산화갈륨계 버퍼층(130) 상부에는, 언도프(undoped) 질화갈륨계 반도체층(140), N(negative)형 질화갈륨계 반도체층(150), 다중양자우물(multiple quantum well: MQW) 구조의 질화갈륨계 활성층(160), P(positive)형 질화갈륨계 반도체층(170)이 순차적으로 형성된다. Thereafter, an undoped gallium nitride semiconductor layer 140, an N (negative) gallium nitride semiconductor layer 150, and a multiple quantum well layer 140 are formed on the surface of the gallium oxide buffer layer 130, a quantum well (MQW) gallium nitride based active layer 160 and a P (positive) gallium nitride based semiconductor layer 170 are sequentially formed.

언도프 질화갈륨계 반도체층(140), N형 질화갈륨계 반도체층(150), 질화갈륨계 활성층(160), P형 질화갈륨계 반도체층(170)은, 질화갈륨계 반도체 발광소자(110)를 구성하며, 분자빔에피택시(MBE)장치, 유기금속화학기상증착(MOCVD)장치 중 하나를 이용하여 연속적으로 형성할 수 있다.The undoped gallium nitride based semiconductor layer 140, the N-type gallium nitride based semiconductor layer 150, the gallium nitride based active layer 160 and the P-type gallium nitride based semiconductor layer 170 are formed on the gallium nitride semiconductor light emitting device 110 ), And can be formed continuously using one of a molecular beam epitaxy (MBE) device and an organometallic chemical vapor deposition (MOCVD) device.

질화갈륨계 반도체 발광소자(110)를 구성하는 언도프 질화갈륨계 반도체층(140), N형 질화갈륨계 반도체층(150), 질화갈륨계 활성층(160), P형 질화갈륨계 반도체층(170)은 각각 질화갈륨알루미늄(GaXAl(1-X)N(0≤X≤1)), 질화갈륨인듐(GaXIn(1-X)N(0≤Y≤1)), 질화알루미늄갈륨인듐(AlXGaYIn1-(X+Y)N(0≤X,Y≤1, 0<X+Y≤1)) 중 하나를 포함할 수 있다.
An undoped gallium nitride based semiconductor layer 140, an N-type gallium nitride based semiconductor layer 150, a gallium nitride based active layer 160 and a P-type gallium nitride based semiconductor layer (not shown) constituting the gallium nitride based semiconductor light emitting device 110 170) are each of aluminum gallium nitride (Ga X Al (1-X ) N (0≤X≤1)), indium gallium nitride (Ga X In (1-X ) N (0≤Y≤1)), aluminum nitride (Al x Ga y In 1- (X + Y) N (0? X, Y? 1 , 0 <X + Y? 1).

이와 같이, 표면이 질화처리된 산화갈륨계 버퍼층(130)을 기판(120)과 질화갈륨계 반도체 발광소자(110) 사이에 형성할 경우, 표면이 질화처리된 산화갈륨계 버퍼층(130)에 의하여 기판(120)과 질화갈륨계 반도체 발광소자(110) 사이의 격자상수 및 열팽창계수의 차이가 완화되므로, 질화갈륨계 반도체 발광소자(110)의 각층의 결정성이 향상된다. When the gallium oxide based buffer layer 130 whose surface has been nitrided is formed between the substrate 120 and the gallium nitride based semiconductor light emitting device 110 as described above, the surface of the gallium oxide based buffer layer 130 is oxidized by the nitrided gallium oxide based buffer layer 130 The difference in lattice constant and thermal expansion coefficient between the substrate 120 and the gallium nitride-based semiconductor light-emitting device 110 is alleviated, so that the crystallinity of each layer of the gallium nitride-based semiconductor light-emitting device 110 is improved.

즉, 표면이 질화처리된 산화갈륨계 버퍼층(130)과 언도프 질화갈륨계 반도체층(140) 사이의 격자상수 및 열팽창계수의 차이는 버퍼층(도 1의 30)과 언도프 질화갈륨계 반도체층(도 1의 40) 사이의 격자상수 및 열팽창계수의 차이보다 작으므로, 표면이 질화처리된 산화갈륨 버퍼층(130) 상부에 형성되는 언도프 질화갈륨계 반도체층(140)은 전위(dislocation)밀도가 감소되고 결정성이 개선된다.That is, the difference between the lattice constant and the thermal expansion coefficient between the gallium oxide-based buffer layer 130 and the undoped gallium-based semiconductor layer 140 in which the surface has been nitrided differs between the buffer layer (30 in FIG. 1) and the undoped gallium- (40 in FIG. 1), the undoped gallium-based semiconductor layer 140 formed on the surface of the gallium oxide buffer layer 130 having the surface nitrided has a dislocation density And the crystallinity is improved.

그리고, 언도프 질화갈륨계 반도체층(140)과 N형 질화갈륨계 반도체층(150)은 격자상수 및 열팽창계수가 동일하므로, N형 질화갈륨계 반도체층(150) 역시 전위밀도가 감소되고 결정성이 개선된다.Since the undoped gallium nitride based semiconductor layer 140 and the N-type gallium nitride based semiconductor layer 150 have the same lattice constant and thermal expansion coefficient, the dislocation density of the N-type gallium nitride based semiconductor layer 150 also decreases, The improvement of the property.

따라서, 표면이 질화처리된 산화갈륨계 버퍼층(130) 상부에 형성된 질화갈륨계 반도체 발광소자(110) 각 층의 전위밀도 및 결정성이 개선되어 발광효율이 증가하고, 고 효율, 고신뢰성을 가지는 광전소자(opto-electronic device)를 구현할 수 있다.
Therefore, the dislocation density and crystallinity of each layer of the gallium nitride-based semiconductor light emitting device 110 formed on the surface of the gallium nitride-based buffer layer 130, which has been nitridized, are improved, and the luminous efficiency is increased. An opto-electronic device can be realized.

또한, 산화갈륨계 버퍼층(130)은 화학적 식각(etching)이 용이하므로, 수직형 질화갈륨계 반도체 발광소자의 칩(chip) 제조 방법은 화학적 리프트 오프(chemical lift-off: CLO) 방법을 채용할 수 있는 장점을 갖는데, 이를 도면을 참조하여 설명한다. Since the gallium oxide buffer layer 130 is easy to be chemically etched, a method of manufacturing a chip of a vertical gallium nitride semiconductor light emitting device employs a chemical lift-off (CLO) method Which will be described with reference to the drawings.

도 3a 내지 도 3g는 본 발명의 제1실시예에 따른 수직형 질화갈륨계 반도체 발광소자 칩의 제조방법을 도시한 도면이다.3A to 3G are views illustrating a method of manufacturing a vertical gallium nitride semiconductor light emitting device chip according to a first embodiment of the present invention.

도 3a에 도시한 바와 같이, 사파이어(sapphire), 실리콘카바이드(SiC), 산화아연(ZnO), 실리콘(Si), 유리(Glass), 질화알루미늄(AlN), 감마-산화리튬알루미늄(γ-LiAlO2), 지르코늄 보라이드(ZrB2), 베타-산화리튬갈륨(β-LiGaO), 산화리튬갈륨(LiGaO2) 중 하나로 이루어지는 기판(120) 상부에 산화갈륨(GaXOY(0<x, 0<Y)), 산화갈륨아연(GaXZn(1-X)O(0≤X≤1)), 산화인듐갈륨아연(InXGaYZn1-(X+Y)O(0≤X,Y≤1, 0<X+Y≤1)), 이산화리튬갈륨(LiXGa(1-X)O2(0≤X≤1)), 일산화리튬갈륨(LiXGa(1-X)O(0≤X≤1)) 중 하나를 포함하는 산화갈륨계 버퍼층(130)을 형성한다.(SiC), zinc oxide (ZnO), silicon (Si), glass, aluminum nitride (AlN), gamma-lithium aluminum oxide (gamma -LiAlO 2), zirconium boride (ZrB 2), beta-lithium oxide gallium (β-LiGaO), lithium oxide gallium (LiGaO 2) substrate 120, the gallium oxide on the top formed as one of the (Ga X O Y (0 <x, (0? X? 1), indium gallium zinc oxide (In x Ga y Zn 1- (X + Y) O (0? Y)), gallium gallium (Ga x Zn , Y≤1, 0 <X + Y≤1 )), lithium dioxide, gallium (Li X Ga (1-X ) O 2 (0≤X≤1)), lithium monoxide, gallium (Li X Ga (1-X ) O (0 < / = X &lt; / = 1)) is formed.

산화갈륨계 버퍼층(130)은, 스퍼터(sputter), 분자빔에피택시(molecular beam epitaxy: MBE)장치, 유기금속화학기상증착(metal organic chemical vapor deposition: MOCVD)장치 중 하나를 이용하여 약 30nm 내지 약 500nm 범위의 두께로 형성할 수 있으며, 기판(120) 표면에 평행한 2방향으로 성장하는 2차원(dimension) 형태로 성장하는 결정구조를 가질 수 있다.The gallium oxide buffer layer 130 may be formed using one of sputtering, molecular beam epitaxy (MBE) and metal organic chemical vapor deposition (MOCVD) And may have a crystal structure that grows in a two-dimensional shape growing in two directions parallel to the surface of the substrate 120. For example,

특히, 산화갈륨계 버퍼층(130)이 산화갈륨(GaXOY(0<x, 0<Y))으로 이루어질 경우, 플로팅영역(floating zone) 결정성장법, EFG(edge-defined film-fed growth)법으로 산화갈륨계 버퍼층(130)을 형성할 수 있다. Particularly, when the gallium oxide buffer layer 130 is made of gallium oxide (Ga x O y (0 <x, 0 <Y)), a floating zone crystal growth method, an edge- Based buffer layer 130 can be formed.

도 3b에 도시한 바와 같이, 산화갈륨계 버퍼층(130)이 형성된 기판(120)을 질소(N2) 가스 분위기에서 열처리(질화처리)하여, 산화갈륨계 버퍼층(130)의 상부 표면이 질화되도록 한다.The substrate 120 on which the gallium oxide buffer layer 130 is formed is subjected to a heat treatment (nitriding treatment) in a nitrogen (N 2 ) gas atmosphere so that the upper surface of the gallium oxide buffer layer 130 is nitrided do.

예를 들어, 질소(N2) 가스 분위기에서 급속열처리(rapid thermal annealing: RTA) 등의 방법을 이용하여 약 500℃ 내지 약 1500℃ 범위의 온도에서 약 1시간 이내의 시간 동안 산화갈륨계 버퍼층(130)이 형성된 기판(120)을 열처리할 수 있다. For example, a gallium oxide-based buffer layer (for example, a gallium nitride-based buffer layer) may be formed by using a rapid thermal annealing (RTA) method in a nitrogen (N 2 ) gas atmosphere at a temperature ranging from about 500 ° C. to about 1500 ° C. for about 1 hour 130 can be heat-treated.

질화처리는, 산화갈륨계 버퍼층(130)을 형성한 스퍼터(sputter), 분자빔에피택시(MBE)장치, 유기금속화학기상증착(MOCVD)장치 중 하나 내에서 진공파괴 없이 연속적으로 진행될 수도 있으며, 또는 별도의 열처리 장치에서 진행될 수도 있다.The nitridation process may be continuously performed without vacuum breakdown in one of a sputter forming a gallium oxide buffer layer 130, a molecular beam epitaxy (MBE) apparatus, and an organometallic chemical vapor deposition (MOCVD) apparatus, Or in a separate heat treatment apparatus.

도 3c에 도시한 바와 같이, 표면이 질화처리된 산화갈륨계 버퍼층(130) 상부에, 각각이 질화갈륨알루미늄(GaXAl(1-X)N(0≤X≤1)), 질화갈륨인듐(GaXIn(1-X)N(0≤Y≤1)), 질화알루미늄갈륨인듐(AlXGaYIn1-(X+Y)N(0≤X,Y≤1, 0<X+Y≤1)) 중 하나로 이루어지는 언도프(undoped) 질화갈륨계 반도체층(140), N(negative)형 질화갈륨계 반도체층(150), 다중양자우물(multiple quantum well: MQW) 구조의 질화갈륨계 활성층(160), P(positive)형 질화갈륨계 반도체층(170)을 순차적으로 형성한다.(Ga X Al (1-X) N (0 ? X? 1)), indium gallium nitride (GaN) (Ga X In (1-X ) N (0≤Y≤1)), indium aluminum gallium nitride (Al X Ga Y In 1- ( X + Y) N (0≤X, Y≤1, 0 <X + An undoped gallium nitride based semiconductor layer 140, an N (negative) type gallium nitride based semiconductor layer 150, and a multiple quantum well (MQW) Based active layer 160 and a P-type gallium nitride-based semiconductor layer 170 are sequentially formed.

질화갈륨계 반도체 발광소자(110)를 구성하는 언도프 질화갈륨계 반도체층(140), N형 질화갈륨계 반도체층(150), 질화갈륨계 활성층(160), P형 질화갈륨계 반도체층(170)은, 분자빔에피택시(MBE)장치, 유기금속화학기상증착(MOCVD)장치 중 하나를 이용하여 연속적으로 형성할 수 있다.An undoped gallium nitride based semiconductor layer 140, an N-type gallium nitride based semiconductor layer 150, a gallium nitride based active layer 160 and a P-type gallium nitride based semiconductor layer (not shown) constituting the gallium nitride based semiconductor light emitting device 110 170 may be continuously formed using one of a molecular beam epitaxy (MBE) device and an organometallic chemical vapor deposition (MOCVD) device.

도 3d에 도시한 바와 같이, P형 질화갈륨계 반도체층(170) 상부에 제1전극(180) 및 접합층(182)을 연속적으로 형성한다. The first electrode 180 and the bonding layer 182 are continuously formed on the P-type gallium nitride-based semiconductor layer 170, as shown in FIG. 3D.

제1전극(180)은 반사율이 상대적으로 높은 금속물질로 이루어질 수 있으며, 접합층(182)은 금속물질로 이루어질 수 있다.The first electrode 180 may be made of a metal material having a relatively high reflectivity and the bonding layer 182 may be made of a metal material.

물론, 하나의 기판(120)에 다수의 발광소자를 형성하는 경우에는, 제1전극(180) 및 접합층(182)을 형성하기 전에 질화갈륨계 반도체 발광소자(110)의 패터닝 단계가 진행될 수 있으며, 제1전극(180) 및 접합층(182)을 형성한 후에 제1전극(180) 및 접합층(182)의 패터닝 단계가 진행될 수 있다. Of course, when a plurality of light emitting devices are formed on one substrate 120, the patterning step of the gallium nitride semiconductor light emitting device 110 may be performed before forming the first electrode 180 and the bonding layer 182 After the first electrode 180 and the bonding layer 182 are formed, the patterning of the first electrode 180 and the bonding layer 182 may be performed.

도 3e에 도시한 바와 같이, 접합층(182) 상부에 반송기판(184)을 배치한 후 압력을 가하여, 반송기판(184)을 질화갈륨계 반도체 발광소자(110)의 접합층(182)에 부착한다.The carrier substrate 184 is placed on the bonding layer 182 and then the carrier substrate 184 is pressed against the bonding layer 182 of the gallium nitride semiconductor light emitting element 110 .

반송기판(184)은 실리콘 웨이퍼(wafer)일 수 있다.The transfer substrate 184 may be a silicon wafer.

도 3f에 도시한 바와 같이, 기판(120)과 질화갈륨계 반도체 발광소자(110) 사이에 형성된 산화갈륨계 버퍼층(130)을 화학적 리프트 오프(CLO) 방법으로 제거함으로써, 언도프 질화갈륨계 반도체층(140)이 노출되도록 기판(120)을 질화갈륨계 반도체 발광소자(110)로부터 분리한다.3F, the gallium oxide buffer layer 130 formed between the substrate 120 and the gallium nitride based semiconductor light emitting device 110 is removed by a chemical lift off (CLO) method to form an undoped gallium nitride based semiconductor The substrate 120 is separated from the gallium nitride based semiconductor light emitting device 110 so that the layer 140 is exposed.

산화갈륨계 버퍼층(130)은, 식각용액(etchant)을 이용한 식각이 용이하므로, 질화갈륨계 반도체 발광소자(110)의 열화(deterioration) 없이 화학적 리프트 오프(CLO) 방법으로 반송기판(184)이 부착된 질화갈륨계 반도체 발광소자(110)를 기판(120)으로부터 손쉽게 분리할 수 있다. The gallium oxide buffer layer 130 can be easily etched using an etchant so that the carrier substrate 184 can be removed by a chemical lift off (CLO) method without deterioration of the gallium nitride semiconductor light emitting device 110 The attached gallium nitride semiconductor light emitting device 110 can be easily separated from the substrate 120.

도 3g에 도시한 바와 같이, 건식식각 또는 습식식각 등을 통하여 노출된 언도프 질화갈륨계 반도체층(140)을 제거하여 N형 질화갈륨계 반도체층(150)을 노출시킨 후, 노출된 N형 질화갈륨계 반도체층(150) 하부에 제2전극(186)을 형성함으로써, 수직형 질화갈륨계 반도체 발광소자 칩을 완성한다. As shown in FIG. 3G, the undoped gallium nitride based semiconductor layer 140 exposed by dry etching or wet etching is removed to expose the N-type gallium nitride based semiconductor layer 150, And the second electrode 186 is formed under the gallium nitride based semiconductor layer 150 to complete the vertical gallium nitride based semiconductor light emitting device chip.

제1 및 제2전극(180, 186) 사이에 전압이 인가되면, 전자 및 홀의 결합에 의하여 빛이 출사되는데, 제1전극(180)으로 출사된 빛은 반사되므로, 수직형 질화갈륨계 반도체 발광소자 칩은 제2전극(186) 주변으로 빛을 출사하게 된다. When a voltage is applied between the first and second electrodes 180 and 186, light is emitted due to the combination of electrons and holes. Since the light emitted to the first electrode 180 is reflected, the vertical type gallium nitride semiconductor light- The device chip emits light around the second electrode 186.

이상과 같이, 본 발명의 제1실시예에 따른 수직형 질화갈륨계 반도체 발광소자 칩(chip)의 제조방법에 있어서, 산화갈륨계 버퍼층(130)이 식각용액에 의하여 손쉽게 제거되므로, 화학적 리프트 오프(CLO) 방법을 적용하여 신뢰성이 우수한 고효율, 고출력의 질화갈륨계 반도체 발광소자를 확보할 수 있는 장점이 있다.
As described above, in the method of manufacturing a vertical type gallium nitride semiconductor light emitting device chip according to the first embodiment of the present invention, since the gallium oxide buffer layer 130 is easily removed by the etching solution, (CLO) method, it is possible to secure a high-efficiency, high-power gallium nitride semiconductor light-emitting device with excellent reliability.

한편, 다른 실시예에서는 산화갈륨계 버퍼층과 질화갈륨계 반도체 발광소자 사이에 질화갈륨계, 질화알루미늄계 또는 실리콘카바이드계 버퍼층을 추가할 수도 있는데, 이를 도면을 참조하여 설명한다. On the other hand, in another embodiment, a gallium nitride-based, aluminum nitride-based or silicon carbide-based buffer layer may be added between the gallium oxide-based buffer layer and the gallium nitride-based semiconductor light emitting device, which will be described with reference to the drawings.

도 4는 본 발명의 제2실시예에 따른 질화갈륨계 반도체 발광소자를 도시한 도면이다.4 is a view showing a gallium nitride semiconductor light emitting device according to a second embodiment of the present invention.

도 4에 도시한 바와 같이, 기판(220) 상부에는 표면이 질화처리된 산화갈륨계 제1버퍼층(230)이 형성된다.As shown in FIG. 4, a gallium oxide-based first buffer layer 230 having a surface nitrided is formed on the substrate 220.

기판(220)은, 사파이어(sapphire), 실리콘카바이드(SiC), 산화아연(ZnO), 실리콘(Si), 유리(Glass), 질화알루미늄(AlN), 감마-산화리튬알루미늄(γ-LiAlO2), 지르코늄 보라이드(ZrB2), 베타-산화리튬갈륨(β-LiGaO), 산화리튬갈륨(LiGaO2) 중 하나로 이루어질 수 있다.Substrate 220, sapphire (sapphire), silicon carbide (SiC), zinc oxide (ZnO), silicon (Si), glass (Glass), aluminum nitride (AlN), gamma-lithium oxide of aluminum (γ-LiAlO 2) , Zirconium boride (ZrB 2 ), beta-lithium gallium oxide (? -LiGaO), and lithium gallium oxide (LiGaO 2 ).

그리고, 산화갈륨계 제1버퍼층(230)은, 산화갈륨(GaXOY(0<x, 0<Y)), 산화갈륨아연(GaXZn(1-X)O(0≤X≤1)), 산화인듐갈륨아연(InXGaYZn1-(X+Y)O(0≤X,Y≤1, 0<X+Y≤1)), 이산화리튬갈륨(LiXGa(1-X)O2(0≤X≤1)), 일산화리튬갈륨(LiXGa(1-X)O(0≤X≤1)) 중 하나를 포함할 수 있다.The first buffer layer 230 of gallium oxide is formed of gallium oxide (Ga x O y (0 <x, 0 <Y)), gallium oxide (Ga x Zn (1-x) )), indium gallium zinc oxide (In X Ga Y Zn 1- ( X + Y) O (0≤X, Y≤1, 0 <X + Y≤1)), lithium dioxide, gallium (Ga Li X (1- X) O 2 (0? X? 1), and lithium gallium oxide (Li X Ga (1-X) O (0 ? X? 1)).

이러한 산화갈륨계 제1버퍼층(230)은, 스퍼터(sputter), 분자빔에피택시(molecular beam epitaxy: MBE)장치, 유기금속화학기상증착(metal organic chemical vapor deposition: MOCVD)장치 중 하나를 이용하여 약 30nm 내지 약 500nm 범위의 두께로 형성할 수 있으며, 기판(220) 표면에 수직한 두께 방향으로 성장됨과 동시에 기판(220) 표면에 평행한 2방향으로 성장하는 2차원 형태로 성장될 수 있다.The gallium oxide first buffer layer 230 may be formed using one of sputtering, molecular beam epitaxy (MBE), and metal organic chemical vapor deposition (MOCVD) Can be formed in a thickness in the range of about 30 nm to about 500 nm and can be grown in a two-dimensional shape that grows in two directions parallel to the surface of the substrate 220 while growing in a thickness direction perpendicular to the surface of the substrate 220.

특히, 산화갈륨계 제1버퍼층(230)이 산화갈륨(GaXOY(0<x, 0<Y))으로 이루어질 경우, 산화갈륨계 제1버퍼층(230)은 플로팅영역(floating zone) 결정성장법, EFG(edge-defined film-fed growth)법으로 성장될 수 있다. In particular, when the gallium oxide first buffer layer 230 is made of gallium oxide (Ga x O y (0 <x, 0 <Y)), the gallium oxide first buffer layer 230 is a floating zone crystal Growth method, or an edge-defined film-fed growth (EFG) method.

그리고, 산화갈륨계 제1버퍼층(230)이 형성된 후, 그 표면은 질화처리(nitridation) 된다. After the first buffer layer 230 is formed, the surface of the first buffer layer 230 is nitrided.

여기서, 질화처리란, 질소(N2) 가스 분위기에서의 열처리를 의미하는 것으로, 급속열처리(rapid thermal annealing: RTA) 등의 방법을 이용하여 약 500℃ 내지 약 1500℃ 범위의 온도에서 약 1시간 이내의 시간 동안 산화갈륨계 제1버퍼층(230)을 열처리함으로써 산화갈륨계 제1버퍼층(230)의 표면을 질화처리 할 수 있다.The nitriding treatment refers to a heat treatment in a nitrogen (N 2 ) gas atmosphere. The nitriding treatment is performed at a temperature in the range of about 500 ° C. to about 1500 ° C. for about 1 hour The first surface of the gallium oxide-based first buffer layer 230 may be nitrided by heat-treating the first gallium oxide-based buffer layer 230.

질화처리는 산화갈륨계 제1버퍼층(230)을 형성한 장치 내에서 진공파괴 없이 연속적으로 진행될 수도 있으며, 별도의 열처리 장치에서 진행될 수도 있다.The nitridation process may be performed continuously without vacuum breakdown in the apparatus in which the gallium oxide first buffer layer 230 is formed, or may be performed in a separate heat treatment apparatus.

그리고, 표면이 질화처리된 산화갈륨계 제1버퍼층(230) 상부에 제2버퍼층(235)이 형성된다. The second buffer layer 235 is formed on the gallium oxide-based first buffer layer 230 whose surface has been nitrided.

제2버퍼층(235)은, 질화갈륨(GaN), 질화알루미늄갈륨(AlGaN), 질화알루미늄갈륨인듐(AlGaInN)과 같은 질화갈륨계 물질과, 질화알루미늄(AlN), 질화알루미늄인듐(AlInN)과 같은 질화알루미늄계 물질과, 실리콘카바이드(SiC), 질화실리콘카바이드(SiCN)와 같은 실리콘카바이드계 물질 중 하나로 이루어질 있으며, 스퍼터(sputter), 분자빔에피택시(molecular beam epitaxy: MBE)장치, 유기금속화학기상증착(metal organic chemical vapor deposition: MOCVD)장치 중 하나를 이용하여 형성할 수 있다. The second buffer layer 235 may be formed of a gallium nitride material such as gallium nitride (GaN), aluminum gallium nitride (AlGaN), aluminum gallium indium gallium nitride (AlGaInN) and aluminum gallium nitride material such as aluminum nitride (AlN) Based material and a silicon carbide-based material such as silicon carbide (SiC) or silicon nitride carbide (SiCN), and is formed of a material selected from the group consisting of a sputter, a molecular beam epitaxy (MBE) And may be formed using one of metal organic chemical vapor deposition (MOCVD) devices.

제2버퍼층(235)은, 산화갈륨계 제1버퍼층(230)이 형성되고 질화처리가 진행된 장치 내에서 진공파괴 없이 연속적으로 진행될 수도 있으며, 별도의 장치에서 진행될 수도 있다.The second buffer layer 235 may be formed continuously in the apparatus in which the first buffer layer 230 of gallium oxide is formed and nitrided without vacuum breakage, or may be performed in a separate apparatus.

이후, 제2버퍼층(235) 상부에는, 언도프(undoped) 질화갈륨계 반도체층(240), N(negative)형 질화갈륨계 반도체층(250), 다중양자우물(multiple quantum well: MQW) 구조의 질화갈륨계 활성층(260), P(positive)형 질화갈륨계 반도체층(270)이 순차적으로 형성된다. An undoped gallium nitride based semiconductor layer 240, a N-type gallium nitride based semiconductor layer 250, and a multiple quantum well (MQW) structure 250 are formed on the second buffer layer 235 A gallium nitride based active layer 260 and a P-type gallium nitride based semiconductor layer 270 are sequentially formed.

언도프 질화갈륨계 반도체층(240), N형 질화갈륨계 반도체층(250), 질화갈륨계 활성층(260), P형 질화갈륨계 반도체층(270)은, 질화갈륨계 반도체 발광소자(210)를 구성하며, 분자빔에피택시(MBE)장치, 유기금속화학기상증착(MOCVD)장치 중 하나를 이용하여 연속적으로 형성할 수 있다.The undoped gallium nitride based semiconductor layer 240, the N-type gallium nitride based semiconductor layer 250, the gallium nitride based active layer 260 and the P-type gallium nitride based semiconductor layer 270 are formed of a gallium nitride based semiconductor light emitting element 210 ), And can be formed continuously using one of a molecular beam epitaxy (MBE) device and an organometallic chemical vapor deposition (MOCVD) device.

질화갈륨계 반도체 발광소자(210)를 구성하는 언도프 질화갈륨계 반도체층(240), N형 질화갈륨계 반도체층(250), 질화갈륨계 활성층(260), P형 질화갈륨계 반도체층(270)은 각각 질화갈륨알루미늄(GaXAl(1-X)N(0≤X≤1)), 질화갈륨인듐(GaXIn(1-X)N(0≤Y≤1)), 질화알루미늄갈륨인듐(AlXGaYIn1-(X+Y)N(0≤X,Y≤1, 0<X+Y≤1)) 중 하나를 포함할 수 있다. An undoped gallium nitride based semiconductor layer 240, an N-type gallium nitride based semiconductor layer 250, a gallium nitride based active layer 260, and a P-type gallium nitride based semiconductor layer (not shown) constituting the gallium nitride based semiconductor light emitting device 210 270) are each of aluminum gallium nitride (Ga X Al (1-X ) N (0≤X≤1)), indium gallium nitride (Ga X In (1-X ) N (0≤Y≤1)), aluminum nitride (Al x Ga y In 1- (X + Y) N (0? X, Y? 1 , 0 <X + Y? 1).

이와 같이, 표면이 질화처리된 산화갈륨계 제1버퍼층(230) 및 제2버퍼층(235)을 기판(220)과 질화갈륨계 반도체 발광소자(210) 사이에 형성할 경우, 표면이 질화처리된 산화갈륨계 제1버퍼층(230) 및 제2버퍼층(235)에 의하여 기판(220)과 질화갈륨계 반도체 발광소자(210) 사이의 격자상수 및 열팽창계수의 차이가 더욱 완화되므로, 질화갈륨계 반도체 발광소자(210)의 각층의 결정성이 더욱 향상된다. When the gallium nitride-based first buffer layer 230 and the second buffer layer 235 whose surfaces are nitrided are formed between the substrate 220 and the gallium nitride-based semiconductor light-emitting device 210, the surface is nitrided The difference in lattice constant and thermal expansion coefficient between the substrate 220 and the gallium nitride semiconductor light emitting device 210 is further mitigated by the gallium nitride based first buffer layer 230 and the second buffer layer 235, The crystallinity of each layer of the light emitting element 210 is further improved.

즉, 표면이 질화처리된 산화갈륨계 제1버퍼층(230) 및 제2버퍼층(235) 사이의 격자상수 및 열팽창계수의 차이와, 제2버퍼층(235) 및 언도프 질화갈륨계 반도체층(240) 사이의 격자상수 및 열팽창계수의 차이는 각각 버퍼층(도 1의 30)과 언도프 질화갈륨계 반도체층(도 1의 40) 사이의 격자상수 및 열팽창계수의 차이보다 작으로므로, 표면이 질화처리된 산화갈륨 제1버퍼층(230) 상부에 형성되는 제2버퍼층(235) 및 언도프 질화갈륨계 반도체층(240)은 전위(dislocation)밀도가 감소되고 결정성이 개선된다.That is, the difference in lattice constant and thermal expansion coefficient between the surface of the gallium nitride-based first buffer layer 230 and the second buffer layer 235 and the difference in the thermal expansion coefficient between the second buffer layer 235 and the undoped gallium- ) Is smaller than the difference between the lattice constant and the thermal expansion coefficient between the buffer layer (30 in FIG. 1) and the undoped gallium nitride based semiconductor layer (40 in FIG. 1) The second buffer layer 235 and the undoped gallium based semiconductor layer 240 formed on the processed gallium oxide first buffer layer 230 have a reduced dislocation density and improved crystallinity.

그리고, 언도프 질화갈륨계 반도체층(240)과 N형 질화갈륨계 반도체층(250)은 격자상수 및 열팽창계수가 동일하므로, N형 질화갈륨계 반도체층(250) 역시 전위밀도가 감소되고 결정성이 개선된다.Since the undoped gallium nitride based semiconductor layer 240 and the N-type gallium nitride based semiconductor layer 250 have the same lattice constant and thermal expansion coefficient, the N-type gallium nitride based semiconductor layer 250 also has a reduced dislocation density, The improvement of the property.

따라서, 표면이 질화처리된 산화갈륨계 제1버퍼층(230) 및 제2버퍼층(235) 상부에 형성된 질화갈륨계 반도체 발광소자(210) 각 층의 전위밀도 및 결정성이 개선되어 발광효율이 증가하고, 고 효율, 고신뢰성을 가지는 광전소자(opto-electronic device)를 구현할 수 있다. Accordingly, dislocation density and crystallinity of each layer of the gallium nitride based semiconductor light emitting device 210 formed on the surface of the gallium nitride based first buffer layer 230 and the second buffer layer 235 are improved, And an opto-electronic device having high efficiency and high reliability can be realized.

본 발명의 제2실시예에 따른 수직형 질화갈륨계 반도체 발광소자의 칩 제조방법도, 화학적 리프트 오프(chemical lift-off: CLO) 방법을 채용할 수 있는 장점을 갖는데, 구체적 방법은 제1실시예와 유사하므로 이에 대한 설명은 생략한다.
The method of fabricating a vertical gallium nitride semiconductor light emitting device according to the second embodiment of the present invention also has an advantage that a chemical lift-off (CLO) method can be employed. The explanation thereof is omitted.

한편, 다른 실시예에서는 표면이 질화처리된 산화갈륨계 버퍼층이 나노로드(nano rod)와 같은 3차원(3 dimension) 형태로 성장하는 결정구조를 갖도록 할 수도 있는데, 이를 도면을 참조하여 설명한다.In another embodiment, the gallium oxide-based buffer layer having the surface nitrided may have a crystal structure growing in a three-dimensional shape such as a nano rod, which will be described with reference to the drawings.

도 5는 본 발명의 제3실시예에 따른 질화갈륨계 반도체 발광소자를 도시한 도면이다.5 is a view showing a gallium nitride semiconductor light emitting device according to a third embodiment of the present invention.

도 5에 도시한 바와 같이, 기판(320) 상부에는 표면이 질화처리된 산화갈륨계 버퍼층(330)이 형성된다.As shown in FIG. 5, a gallium oxide-based buffer layer 330 having a surface nitrided is formed on the substrate 320.

기판(320)은, 사파이어(sapphire), 실리콘카바이드(SiC), 산화아연(ZnO), 실리콘(Si), 유리(Glass), 질화알루미늄(AlN), 감마-산화리튬알루미늄(γ-LiAlO2), 지르코늄 보라이드(ZrB2), 베타-산화리튬갈륨(β-LiGaO), 산화리튬갈륨(LiGaO2) 중 하나로 이루어질 수 있다.Substrate 320, sapphire (sapphire), silicon carbide (SiC), zinc oxide (ZnO), silicon (Si), glass (Glass), aluminum nitride (AlN), gamma-lithium oxide of aluminum (γ-LiAlO 2) , Zirconium boride (ZrB 2 ), beta-lithium gallium oxide (? -LiGaO), and lithium gallium oxide (LiGaO 2 ).

그리고, 산화갈륨계 버퍼층(330)은, 산화갈륨(GaXOY(0<x, 0<Y)), 산화갈륨아연(GaXZn(1-X)O(0≤X≤1)), 산화인듐갈륨아연(InXGaYZn1-(X+Y)O(0≤X,Y≤1, 0<X+Y≤1)), 이산화리튬갈륨(LiXGa(1-X)O2(0≤X≤1)), 일산화리튬갈륨(LiXGa(1-X)O(0≤X≤1)) 중 하나를 포함할 수 있다.The gallium oxide buffer layer 330 is formed of gallium oxide (Ga x O y (0 <x, 0 <Y)), gallium oxide (Ga x Zn (1-x ) , indium gallium zinc (In X Ga Y Zn 1- ( X + Y) O (0≤X, Y≤1, 0 <X + Y≤1)), lithium dioxide, gallium (Li X Ga (1-X ) O 2 may include one of (0≤X≤1)), lithium monoxide, gallium (Li X Ga (1-X ) O (0≤X≤1)).

이러한 산화갈륨계 버퍼층(330)은, 스퍼터(sputter), 분자빔에피택시(molecular beam epitaxy: MBE)장치, 유기금속화학기상증착(metal organic chemical vapor deposition: MOCVD)장치 중 하나를 이용하여 약 30nm 내지 약 500nm 범위의 두께로 형성할 수 있으며, 기판(320) 표면에 수직한 두께 방향으로 성장됨과 동시에 기판(320) 표면에 평행한 2방향으로 성장하는 3차원(dimension) 형태로 성장될 수 있다.The gallium oxide buffer layer 330 may be formed using one of sputtering, molecular beam epitaxy (MBE) and metal organic chemical vapor deposition (MOCVD) And may be grown in a thickness direction perpendicular to the surface of the substrate 320 and at the same time a three dimensional shape growing in two directions parallel to the surface of the substrate 320 .

예를 들어, 3차원 형태로 성장된 산화갈륨계 버퍼층(330)은 다수의 공극(air-void, air-gap, air-hole)(330a)를 포함하는 나노로드(nano rod) 구조를 가질 수 있다. For example, the gallium oxide-based buffer layer 330 grown in a three-dimensional shape may have a nano rod structure including a plurality of air-voids (air-gap, air-holes) have.

특히, 산화갈륨계 버퍼층(330)이 산화갈륨(GaXOY(0<x, 0<Y))으로 이루어질 경우, 산화갈륨계 버퍼층(330)은 플로팅영역(floating zone) 결정성장법, EFG(edge-defined film-fed growth)법으로 성장될 수 있다. In particular, when the gallium oxide buffer layer 330 is made of gallium oxide (Ga x O y (0 <x, 0 <Y)), the gallium oxide buffer layer 330 may be formed by a floating zone crystal growth method, (edge-defined film-fed growth) method.

그리고, 산화갈륨계 버퍼층(330)이 형성된 후, 그 표면은 질화처리(nitridation) 된다. After the gallium oxide buffer layer 330 is formed, its surface is nitrided.

여기서, 질화처리란, 질소(N2) 가스 분위기에서의 열처리를 의미하는 것으로, 급속열처리(rapid thermal annealing: RTA) 등의 방법을 이용하여 약 500℃ 내지 약 1500℃ 범위의 온도에서 약 1시간 이내의 시간 동안 산화갈륨계 버퍼층(330)을 열처리함으로써 산화갈륨계 버퍼층(330)의 표면을 질화처리 할 수 있다.The nitriding treatment refers to a heat treatment in a nitrogen (N 2 ) gas atmosphere. The nitriding treatment is performed at a temperature in the range of about 500 ° C. to about 1500 ° C. for about 1 hour And the surface of the gallium oxide based buffer layer 330 may be nitrided by heat treating the gallium oxide based buffer layer 330 for a period of time equal to or less than a predetermined time.

질화처리는 산화갈륨계 버퍼층(330)을 형성한 장치 내에서 진공파괴 없이 연속적으로 진행될 수도 있으며, 별도의 열처리 장치에서 진행될 수도 있다.The nitriding process may be continuously performed without vacuum breakdown in the apparatus in which the gallium oxide buffer layer 330 is formed, or may be performed in a separate heat treatment apparatus.

이후, 표면이 질화처리된 산화갈륨계 버퍼층(330) 상부에는, 언도프(undoped) 질화갈륨계 반도체층(340), N(negative)형 질화갈륨계 반도체층(350), 다중양자우물(multiple quantum well: MQW) 구조의 질화갈륨계 활성층(360), P(positive)형 질화갈륨계 반도체층(370)이 순차적으로 형성된다. Thereafter, an undoped gallium nitride based semiconductor layer 340, an N (negative) type gallium nitride based semiconductor layer 350, and a multiple quantum well (NW) semiconductor layer 350 are formed on the surface of the gallium oxide- a gallium nitride based active layer 360 having a quantum well (MQW) structure, and a P-type gallium nitride based semiconductor layer 370 are sequentially formed.

언도프 질화갈륨계 반도체층(340), N형 질화갈륨계 반도체층(350), 질화갈륨계 활성층(360), P형 질화갈륨계 반도체층(370)은, 질화갈륨계 반도체 발광소자(310)를 구성하며, 분자빔에피택시(MBE)장치, 유기금속화학기상증착(MOCVD)장치 중 하나를 이용하여 연속적으로 형성할 수 있다.The undoped gallium nitride based semiconductor layer 340, the N-type gallium nitride based semiconductor layer 350, the gallium nitride based active layer 360 and the P-type gallium nitride based semiconductor layer 370 are formed on the gallium nitride based semiconductor light emitting device 310 ), And can be formed continuously using one of a molecular beam epitaxy (MBE) device and an organometallic chemical vapor deposition (MOCVD) device.

질화갈륨계 반도체 발광소자(310)를 구성하는 언도프 질화갈륨계 반도체층(340), N형 질화갈륨계 반도체층(350), 질화갈륨계 활성층(360), P형 질화갈륨계 반도체층(370)은 각각 질화갈륨알루미늄(GaXAl(1-X)N(0≤X≤1)), 질화갈륨인듐(GaXIn(1-X)N(0≤Y≤1)), 질화알루미늄갈륨인듐(AlXGaYIn1-(X+Y)N(0≤X,Y≤1, 0<X+Y≤1)) 중 하나를 포함할 수 있다.
An undoped gallium nitride based semiconductor layer 340, an N-type gallium nitride based semiconductor layer 350, a gallium nitride based active layer 360 and a P-type gallium nitride based semiconductor layer (not shown) constituting the gallium nitride based semiconductor light emitting element 310 370) are each of aluminum gallium nitride (Ga X Al (1-X ) N (0≤X≤1)), indium gallium nitride (Ga X In (1-X ) N (0≤Y≤1)), aluminum nitride (Al x Ga y In 1- (X + Y) N (0? X, Y? 1 , 0 <X + Y? 1).

이와 같이, 표면이 질화처리된 산화갈륨계 버퍼층(330)을 기판(320)과 질화갈륨계 반도체 발광소자(310) 사이에 형성할 경우, 표면이 질화처리된 산화갈륨계 버퍼층(330)에 의하여 기판(320)과 질화갈륨계 반도체 발광소자(310) 사이의 격자상수 및 열팽창계수의 차이가 완화되므로, 질화갈륨계 반도체 발광소자(310)의 각층의 결정성이 향상된다. When the gallium oxide based buffer layer 330 having the surface nitrided is formed between the substrate 320 and the gallium nitride based semiconductor light emitting device 310 as described above, the surface of the gallium oxide based buffer layer 330 is oxidized by the nitrided gallium oxide based buffer layer 330 The difference in lattice constant and thermal expansion coefficient between the substrate 320 and the gallium nitride based semiconductor light emitting device 310 is alleviated and the crystallinity of each layer of the gallium nitride based semiconductor light emitting device 310 is improved.

즉, 표면이 질화처리된 산화갈륨계 버퍼층(330)과 언도프 질화갈륨계 반도체층(340) 사이의 격자상수 및 열팽창계수의 차이는 버퍼층(도 1의 30)과 언도프 질화갈륨계 반도체층(도 1의 40) 사이의 격자상수 및 열팽창계수의 차이보다 작으로므로, 표면이 질화처리된 산화갈륨 버퍼층(330) 상부에 형성되는 언도프 질화갈륨계 반도체층(340)은 전위(dislocation)밀도가 감소되고 결정성이 개선된다.That is, the difference in lattice constant and thermal expansion coefficient between the surface of the gallium oxide-based buffer layer 330 and the undoped gallium-based semiconductor layer 340 is different between the buffer layer 30 (FIG. 1) and the undoped gallium- (40 in FIG. 1), the undoped gallium-based semiconductor layer 340 formed on the surface of the gallium oxide buffer layer 330 having the surface nitrided is dislocated, The density is reduced and the crystallinity is improved.

그리고, 언도프 질화갈륨계 반도체층(340)과 N형 질화갈륨계 반도체층(350)은 격자상수 및 열팽창계수가 동일하므로, N형 질화갈륨계 반도체층(350) 역시 전위밀도가 감소되고 결정성이 개선된다.Since the undoped gallium nitride based semiconductor layer 340 and the N-type gallium nitride based semiconductor layer 350 have the same lattice constant and thermal expansion coefficient, the N-type gallium nitride based semiconductor layer 350 also has a reduced dislocation density, The improvement of the property.

따라서, 표면이 질화처리된 산화갈륨계 버퍼층(330) 상부에 형성된 질화갈륨계 반도체 발광소자(310) 각 층의 전위밀도 및 결정성이 개선되어 발광효율이 증가하고, 고 효율, 고신뢰성을 가지는 광전소자(opto-electronic device)를 구현할 수 있다. Therefore, the dislocation density and the crystallinity of each layer of the gallium nitride based semiconductor light emitting device 310 formed on the surface of the gallium nitride based buffer layer 330, which has been nitridized, are improved, and the luminous efficiency is increased, An opto-electronic device can be realized.

그리고, 표면이 질화처리된 산화갈륨계 버퍼층(330)은 다수의 공극(330a)을 포함하는데, 이러한 다수의 공극(330a)에 의하여 수직형 질화갈륨계 반도체 발광소자 칩의 광추출 효율이 개선된다. The gallium oxide-based buffer layer 330 whose surface is nitrided includes a plurality of voids 330a, and the light extraction efficiency of the vertical gallium nitride-based semiconductor light-emitting device chip is improved by the plurality of voids 330a .

본 발명의 제3실시예에 따른 수직형 질화갈륨계 반도체 발광소자의 칩 제조방법도, 화학적 리프트 오프(chemical lift-off: CLO) 방법을 채용할 수 있는 장점을 갖는데, 구체적 방법은 제1실시예와 유사하므로 이에 대한 설명은 생략한다.
The method of fabricating a vertical gallium nitride semiconductor light emitting device according to the third embodiment of the present invention also has an advantage that a chemical lift-off (CLO) method can be employed. The explanation thereof is omitted.

한편, 다른 실시예에서는 산화갈륨계 버퍼층과 질화갈륨계 반도체 발광소자 사이에 질화갈륨계, 질화알루미늄계 또는 실리콘카바이드계 버퍼층을 추가할 수도 있는데, 이를 도면을 참조하여 설명한다. On the other hand, in another embodiment, a gallium nitride-based, aluminum nitride-based or silicon carbide-based buffer layer may be added between the gallium oxide-based buffer layer and the gallium nitride-based semiconductor light emitting device, which will be described with reference to the drawings.

도 6은 본 발명의 제4실시예에 따른 질화갈륨계 반도체 발광소자를 도시한 도면이다.6 is a view showing a gallium nitride semiconductor light emitting device according to a fourth embodiment of the present invention.

도 6에 도시한 바와 같이, 기판(420) 상부에는 표면이 질화처리된 산화갈륨계 제1버퍼층(430)이 형성된다.As shown in FIG. 6, a gallium oxide-based first buffer layer 430 having a surface nitrided is formed on the substrate 420.

기판(420)은, 사파이어(sapphire), 실리콘카바이드(SiC), 산화아연(ZnO), 실리콘(Si), 유리(Glass), 질화알루미늄(AlN), 감마-산화리튬알루미늄(γ-LiAlO2), 지르코늄 보라이드(ZrB2), 베타-산화리튬갈륨(β-LiGaO), 산화리튬갈륨(LiGaO2) 중 하나로 이루어질 수 있다.Substrate 420, sapphire (sapphire), silicon carbide (SiC), zinc oxide (ZnO), silicon (Si), glass (Glass), aluminum nitride (AlN), gamma-lithium oxide of aluminum (γ-LiAlO 2) , Zirconium boride (ZrB 2 ), beta-lithium gallium oxide (? -LiGaO), and lithium gallium oxide (LiGaO 2 ).

그리고, 산화갈륨계 제1버퍼층(430)은, 산화갈륨(GaXOY(0<x, 0<Y)), 산화갈륨아연(GaXZn(1-X)O(0≤X≤1)), 산화인듐갈륨아연(InXGaYZn1-(X+Y)O(0≤X,Y≤1, 0<X+Y≤1)), 이산화리튬갈륨(LiXGa(1-X)O2(0≤X≤1)), 일산화리튬갈륨(LiXGa(1-X)O(0≤X≤1)) 중 하나를 포함할 수 있다.The first gallium oxide based buffer layer 430 is formed of at least one selected from the group consisting of gallium oxide (Ga x O y (0 <x, 0 <Y)), gallium gallium oxide (Ga x Zn (1-x) )), indium gallium zinc oxide (In X Ga Y Zn 1- ( X + Y) O (0≤X, Y≤1, 0 <X + Y≤1)), lithium dioxide, gallium (Ga Li X (1- X) O 2 (0? X? 1), and lithium gallium oxide (Li X Ga (1-X) O (0 ? X? 1)).

이러한 산화갈륨계 제1버퍼층(430)은, 스퍼터(sputter), 분자빔에피택시(molecular beam epitaxy: MBE)장치, 유기금속화학기상증착(metal organic chemical vapor deposition: MOCVD)장치 중 하나를 이용하여 약 30nm 내지 약 500nm 범위의 두께로 형성할 수 있으며, 기판(420) 표면에 수직한 두께 방향으로 성장됨과 동시에 기판(420) 표면에 평행한 2방향으로 성장하는 3차원(dimension) 형태로 성장될 수 있다.The first gallium oxide-based buffer layer 430 may be formed using one of sputtering, molecular beam epitaxy (MBE), and metal organic chemical vapor deposition (MOCVD) May be formed in a thickness range of about 30 nm to about 500 nm and grown in a thickness direction perpendicular to the surface of the substrate 420 and at the same time a three dimensional shape growing in two directions parallel to the surface of the substrate 420 .

예를 들어, 3차원 형태로 성장된 산화갈륨계 제1버퍼층(430)은 다수의 공극(air-void, air-gap, air-hole)(430a)를 포함하는 나노로드(nano rod) 구조를 가질 수 있다. For example, the gallium oxide-based first buffer layer 430 grown in a three-dimensional shape has a nano rod structure including a plurality of air-voids (air-gap, air-hole) Lt; / RTI &gt;

특히, 산화갈륨계 제1버퍼층(430)이 산화갈륨(GaXOY(0<x, 0<Y))으로 이루어질 경우, 산화갈륨계 제1버퍼층(430)은 플로팅영역(floating zone) 결정성장법, EFG(edge-defined film-fed growth)법으로 성장될 수 있다. In particular, when the gallium oxide first buffer layer 430 is made of gallium oxide (Ga x O y (0 <x, 0 <Y)), the gallium oxide first buffer layer 430 is a floating zone crystal Growth method, or an edge-defined film-fed growth (EFG) method.

그리고, 산화갈륨계 제1버퍼층(430)이 형성된 후, 그 표면은 질화처리(nitridation) 된다. After the first gallium oxide based buffer layer 430 is formed, its surface is nitrided.

여기서, 질화처리란, 질소(N2) 가스 분위기에서의 열처리를 의미하는 것으로, 급속열처리(rapid thermal annealing: RTA) 등의 방법을 이용하여 약 500℃ 내지 약 1500℃ 범위의 온도에서 약 1시간 이내의 시간 동안 산화갈륨계 제1버퍼층(430)을 열처리함으로써 산화갈륨계 제1버퍼층(430)의 표면을 질화처리 할 수 있다.The nitriding treatment refers to a heat treatment in a nitrogen (N 2 ) gas atmosphere. The nitriding treatment is performed at a temperature in the range of about 500 ° C. to about 1500 ° C. for about 1 hour The first buffer layer 430 may be nitrided by performing a heat treatment on the first buffer layer 430 of gallium oxide.

질화처리는 산화갈륨계 제1버퍼층(430)을 형성한 장치 내에서 진공파괴 없이 연속적으로 진행될 수도 있으며, 별도의 열처리 장치에서 진행될 수도 있다.The nitriding process may be performed continuously without vacuum breakdown in the apparatus in which the gallium oxide first buffer layer 430 is formed, or may be performed in a separate heat treatment apparatus.

그리고, 표면이 질화처리된 산화갈륨계 제1버퍼층(430) 상부에 제2버퍼층(435)이 형성된다. Then, a second buffer layer 435 is formed on the gallium oxide-based first buffer layer 430 whose surface has been nitrided.

제2버퍼층(435)은, 질화갈륨(GaN), 질화알루미늄갈륨(AlGaN), 질화알루미늄갈륨인듐(AlGaInN)과 같은 질화갈륨계 물질과, 질화알루미늄(AlN), 질화알루미늄인듐(AlInN)과 같은 질화알루미늄계 물질과, 실리콘카바이드(SiC), 질화실리콘카바이드(SiCN)와 같은 실리콘카바이드계 물질 중 하나로 이루어질 있으며, 스퍼터(sputter), 분자빔에피택시(molecular beam epitaxy: MBE)장치, 유기금속화학기상증착(metal organic chemical vapor deposition: MOCVD)장치 중 하나를 이용하여 형성할 수 있다. The second buffer layer 435 may be formed of a gallium nitride material such as gallium nitride (GaN), aluminum gallium nitride (AlGaN), aluminum gallium indium gallium nitride (AlGaInN) and aluminum gallium nitride materials such as aluminum nitride (AlN) Based material and a silicon carbide-based material such as silicon carbide (SiC) or silicon nitride carbide (SiCN), and is formed of a material selected from the group consisting of a sputter, a molecular beam epitaxy (MBE) And may be formed using one of metal organic chemical vapor deposition (MOCVD) devices.

제2버퍼층(435)은, 산화갈륨계 제1버퍼층(430)이 형성되고 질화처리가 진행된 장치 내에서 진공파괴 없이 연속적으로 진행될 수도 있으며, 별도의 장치에서 진행될 수도 있다.The second buffer layer 435 may be continuously grown without vacuum break in the apparatus in which the first buffer layer 430 of gallium oxide is formed and nitrided, or may be performed in a separate apparatus.

이후, 제2버퍼층(435) 상부에는, 언도프(undoped) 질화갈륨계 반도체층(440), N(negative)형 질화갈륨계 반도체층(450), 다중양자우물(multiple quantum well: MQW) 구조의 질화갈륨계 활성층(460), P(positive)형 질화갈륨계 반도체층(470)이 순차적으로 형성된다. Thereafter, an undoped gallium nitride based semiconductor layer 440, a negative N-type gallium nitride based semiconductor layer 450, and a multiple quantum well (MQW) structure 450 are formed on the second buffer layer 435 A gallium nitride based active layer 460 and a P (positive) type gallium nitride based semiconductor layer 470 are sequentially formed.

언도프 질화갈륨계 반도체층(440), N형 질화갈륨계 반도체층(450), 질화갈륨계 활성층(460), P형 질화갈륨계 반도체층(470)은, 질화갈륨계 반도체 발광소자(410)를 구성하며, 분자빔에피택시(MBE)장치, 유기금속화학기상증착(MOCVD)장치 중 하나를 이용하여 연속적으로 형성할 수 있다.The undoped gallium nitride based semiconductor layer 440, the N-type gallium nitride based semiconductor layer 450, the gallium nitride based active layer 460 and the P-type gallium nitride based semiconductor layer 470 are formed of a gallium nitride semiconductor light emitting device 410 ), And can be formed continuously using one of a molecular beam epitaxy (MBE) device and an organometallic chemical vapor deposition (MOCVD) device.

질화갈륨계 반도체 발광소자(410)를 구성하는 언도프 질화갈륨계 반도체층(440), N형 질화갈륨계 반도체층(450), 질화갈륨계 활성층(460), P형 질화갈륨계 반도체층(470)은 각각 질화갈륨알루미늄(GaXAl(1-X)N(0≤X≤1)), 질화갈륨인듐(GaXIn(1-X)N(0≤Y≤1)), 질화알루미늄갈륨인듐(AlXGaYIn1-(X+Y)N(0≤X,Y≤1, 0<X+Y≤1)) 중 하나를 포함할 수 있다. An undoped gallium nitride based semiconductor layer 440, an N-type gallium nitride based semiconductor layer 450, a gallium nitride based active layer 460 and a P-type gallium nitride based semiconductor layer (not shown) constituting the gallium nitride based semiconductor light emitting element 410 470) are each of aluminum gallium nitride (Ga X Al (1-X ) N (0≤X≤1)), indium gallium nitride (Ga X In (1-X ) N (0≤Y≤1)), aluminum nitride (Al x Ga y In 1- (X + Y) N (0? X, Y? 1 , 0 <X + Y? 1).

이와 같이, 표면이 질화처리된 산화갈륨계 제1버퍼층(430) 및 제2버퍼층(435)을 기판(420)과 질화갈륨계 반도체 발광소자(410) 사이에 형성할 경우, 표면이 질화처리된 산화갈륨계 제1버퍼층(430) 및 제2버퍼층(435)에 의하여 기판(420)과 질화갈륨계 반도체 발광소자(410) 사이의 격자상수 및 열팽창계수의 차이가 더욱 완화되므로, 질화갈륨계 반도체 발광소자(410)의 각층의 결정성이 더욱 향상된다. In the case where the gallium oxide-based first buffer layer 430 and the second buffer layer 435 whose surfaces are nitrided are formed between the substrate 420 and the gallium nitride-based semiconductor light-emitting device 410 as described above, The difference between the lattice constant and the thermal expansion coefficient between the substrate 420 and the gallium nitride semiconductor light emitting device 410 is further mitigated by the gallium nitride based first buffer layer 430 and the second buffer layer 435, The crystallinity of each layer of the light emitting element 410 is further improved.

즉, 표면이 질화처리된 산화갈륨계 제1버퍼층(430) 및 제2버퍼층(435) 사이의 격자상수 및 열팽창계수의 차이와, 제2버퍼층(435) 및 언도프 질화갈륨계 반도체층(440) 사이의 격자상수 및 열팽창계수의 차이는 각각 버퍼층(도 1의 30)과 언도프 질화갈륨계 반도체층(도 1의 40) 사이의 격자상수 및 열팽창계수의 차이보다 작으로므로, 표면이 질화처리된 산화갈륨 제1버퍼층(430) 상부에 형성되는 제2버퍼층(435) 및 언도프 질화갈륨계 반도체층(440)은 전위(dislocation)밀도가 감소되고 결정성이 개선된다.That is, the difference between the lattice constant and the thermal expansion coefficient between the gallium oxide-based first buffer layer 430 and the second buffer layer 435 whose surface is nitrided and the difference between the lattice constant and the thermal expansion coefficient of the second buffer layer 435 and the undoped gallium- ) Is smaller than the difference between the lattice constant and the thermal expansion coefficient between the buffer layer (30 in FIG. 1) and the undoped gallium nitride based semiconductor layer (40 in FIG. 1) The second buffer layer 435 and the undoped gallium based semiconductor layer 440 formed on the processed gallium oxide first buffer layer 430 have a reduced dislocation density and improved crystallinity.

그리고, 언도프 질화갈륨계 반도체층(440)과 N형 질화갈륨계 반도체층(450)은 격자상수 및 열팽창계수가 동일하므로, N형 질화갈륨계 반도체층(450) 역시 전위밀도가 감소되고 결정성이 개선된다.Since the undoped gallium nitride based semiconductor layer 440 and the N-type gallium nitride based semiconductor layer 450 have the same lattice constant and thermal expansion coefficient, the N-type gallium nitride based semiconductor layer 450 also has a reduced dislocation density, The improvement of the property.

따라서, 표면이 질화처리된 산화갈륨계 제1버퍼층(430) 및 제2버퍼층(435) 상부에 형성된 질화갈륨계 반도체 발광소자(410) 각 층의 전위밀도 및 결정성이 개선되어 발광효율이 증가하고, 고 효율, 고신뢰성을 가지는 광전소자(opto-electronic device)를 구현할 수 있다. Therefore, the dislocation density and crystallinity of each layer of the gallium nitride based semiconductor light emitting device 410 formed on the surface of the gallium nitride based first buffer layer 430 and the second buffer layer 435 are improved, And an opto-electronic device having high efficiency and high reliability can be realized.

그리고, 표면이 질화처리된 산화갈륨계 제1버퍼층(430)은 다수의 공극(430a)을 포함하는데, 이러한 다수의 공극(430a)에 의하여 수직형 질화갈륨계 반도체 발광소자 칩의 광추출 효율이 개선된다. The gallium oxide-based first buffer layer 430 whose surface is nitrided includes a plurality of voids 430a. The light extraction efficiency of the vertical gallium nitride-based semiconductor light-emitting device chip is improved by the plurality of voids 430a Improvement.

본 발명의 제4실시예에 따른 수직형 질화갈륨계 반도체 발광소자의 칩 제조방법도, 화학적 리프트 오프(chemical lift-off: CLO) 방법을 채용할 수 있는 장점을 갖는데, 구체적 방법은 제1실시예와 유사하므로 이에 대한 설명은 생략한다.
The method of fabricating a vertical gallium nitride semiconductor light emitting device according to the fourth embodiment of the present invention also has an advantage that a chemical lift-off (CLO) method can be employed. The explanation thereof is omitted.

한편, 다른 실시예에서는 표면이 질화처리된 산화갈륨계 버퍼층이 나노와이어(nano wire)와 같은 3차원(3 dimension) 형태로 성장하는 결정구조를 갖도록 할 수도 있는데, 이를 도면을 참조하여 설명한다.In another embodiment, the gallium oxide-based buffer layer having the surface nitrided may have a crystal structure growing in a three-dimensional shape such as a nano wire, which will be described with reference to the drawings.

도 7은 본 발명의 제5실시예에 따른 질화갈륨계 반도체 발광소자를 도시한 도면이다.7 is a view showing a gallium nitride semiconductor light emitting device according to a fifth embodiment of the present invention.

도 7에 도시한 바와 같이, 기판(520) 상부에는 표면이 질화처리된 산화갈륨계 버퍼층(530)이 형성된다.As shown in FIG. 7, a gallium oxide-based buffer layer 530 having a surface nitrided is formed on the substrate 520.

기판(520)은, 사파이어(sapphire), 실리콘카바이드(SiC), 산화아연(ZnO), 실리콘(Si), 유리(Glass), 질화알루미늄(AlN), 감마-산화리튬알루미늄(γ-LiAlO2), 지르코늄 보라이드(ZrB2), 베타-산화리튬갈륨(β-LiGaO), 산화리튬갈륨(LiGaO2) 중 하나로 이루어질 수 있다.Substrate 520, sapphire (sapphire), silicon carbide (SiC), zinc oxide (ZnO), silicon (Si), glass (Glass), aluminum nitride (AlN), gamma-lithium oxide of aluminum (γ-LiAlO 2) , Zirconium boride (ZrB 2 ), beta-lithium gallium oxide (? -LiGaO), and lithium gallium oxide (LiGaO 2 ).

그리고, 산화갈륨계 버퍼층(530)은, 산화갈륨(GaXOY(0<x, 0<Y)), 산화갈륨아연(GaXZn(1-X)O(0≤X≤1)), 산화인듐갈륨아연(InXGaYZn1-(X+Y)O(0≤X,Y≤1, 0<X+Y≤1)), 이산화리튬갈륨(LiXGa(1-X)O2(0≤X≤1)), 일산화리튬갈륨(LiXGa(1-X)O(0≤X≤1)) 중 하나를 포함할 수 있다.The gallium oxide buffer layer 530 is formed of gallium oxide (Ga x O y (0 <x, 0 <Y)), gallium oxide (Ga x Zn (1-x ) , indium gallium zinc (In X Ga Y Zn 1- ( X + Y) O (0≤X, Y≤1, 0 <X + Y≤1)), lithium dioxide, gallium (Li X Ga (1-X ) O 2 may include one of (0≤X≤1)), lithium monoxide, gallium (Li X Ga (1-X ) O (0≤X≤1)).

이러한 산화갈륨계 버퍼층(530)은, 스퍼터(sputter), 분자빔에피택시(molecular beam epitaxy: MBE)장치, 유기금속화학기상증착(metal organic chemical vapor deposition: MOCVD)장치 중 하나를 이용하여 약 30nm 내지 약 500nm 범위의 두께로 형성할 수 있으며, 기판(520) 표면에 수직한 두께 방향으로 성장됨과 동시에 기판(520) 표면에 평행한 2방향으로 성장하는 3차원(dimension) 형태로 성장될 수 있다.The GaAs buffer layer 530 may be formed using one of sputtering, molecular beam epitaxy (MBE) and metal organic chemical vapor deposition (MOCVD) And may be grown in a thickness direction perpendicular to the surface of the substrate 520 and at the same time a three dimensional shape growing in two directions parallel to the surface of the substrate 520 .

예를 들어, 3차원 형태로 성장된 산화갈륨계 버퍼층(530)은 다수의 공극(air-void, air-gap, air-hole)(530a)를 포함하는 나노와이어(nano wire) 구조를 가질 수 있다. For example, the gallium oxide-based buffer layer 530 grown in a three-dimensional shape may have a nano wire structure including a plurality of air-voids (air-gap, air-hole) 530a have.

특히, 산화갈륨계 버퍼층(530)이 산화갈륨(GaXOY(0<x, 0<Y))으로 이루어질 경우, 산화갈륨계 버퍼층(530)은 플로팅영역(floating zone) 결정성장법, EFG(edge-defined film-fed growth)법으로 성장될 수 있다. In particular, when the gallium oxide buffer layer 530 is made of gallium oxide (Ga x O y (0 <x, 0 <Y)), the gallium oxide buffer layer 530 may be formed by a floating zone crystal growth method, (edge-defined film-fed growth) method.

그리고, 산화갈륨계 버퍼층(530)이 형성된 후, 그 표면은 질화처리(nitridation) 된다. After the gallium oxide buffer layer 530 is formed, its surface is nitrided.

여기서, 질화처리란, 질소(N2) 가스 분위기에서의 열처리를 의미하는 것으로, 급속열처리(rapid thermal annealing: RTA) 등의 방법을 이용하여 약 500℃ 내지 약 1500℃ 범위의 온도에서 약 1시간 이내의 시간 동안 산화갈륨계 버퍼층(530)을 열처리함으로써 산화갈륨계 버퍼층(530)의 표면을 질화처리 할 수 있다.The nitriding treatment refers to a heat treatment in a nitrogen (N 2 ) gas atmosphere. The nitriding treatment is performed at a temperature in the range of about 500 ° C. to about 1500 ° C. for about 1 hour And the surface of the gallium oxide buffer layer 530 may be nitrided by heat treatment of the gallium oxide buffer layer 530 for a time period within a range of about 500 to about 500,000.

질화처리는 산화갈륨계 버퍼층(530)을 형성한 장치 내에서 진공파괴 없이 연속적으로 진행될 수도 있으며, 별도의 열처리 장치에서 진행될 수도 있다.The nitriding process may be performed continuously without vacuum breakdown in the apparatus in which the gallium oxide buffer layer 530 is formed, or may be performed in a separate heat treatment apparatus.

이후, 표면이 질화처리된 산화갈륨계 버퍼층(530) 상부에는, 언도프(undoped) 질화갈륨계 반도체층(540), N(negative)형 질화갈륨계 반도체층(550), 다중양자우물(multiple quantum well: MQW) 구조의 질화갈륨계 활성층(560), P(positive)형 질화갈륨계 반도체층(570)이 순차적으로 형성된다. Thereafter, an undoped gallium nitride based semiconductor layer 540, an N (negative) type gallium nitride based semiconductor layer 550, and a multiple quantum well layer 530 are formed on the surface of the gallium nitride based buffer layer 530, a quantum well (MQW) -type gallium nitride based active layer 560 and a P-type gallium nitride based semiconductor layer 570 are sequentially formed.

언도프 질화갈륨계 반도체층(540), N형 질화갈륨계 반도체층(550), 질화갈륨계 활성층(560), P형 질화갈륨계 반도체층(570)은, 질화갈륨계 반도체 발광소자(510)를 구성하며, 분자빔에피택시(MBE)장치, 유기금속화학기상증착(MOCVD)장치 중 하나를 이용하여 연속적으로 형성할 수 있다.The undoped gallium nitride based semiconductor layer 540, the N-type gallium nitride based semiconductor layer 550, the gallium nitride based active layer 560 and the P-type gallium nitride based semiconductor layer 570 are formed of a gallium nitride semiconductor light emitting element 510 ), And can be formed continuously using one of a molecular beam epitaxy (MBE) device and an organometallic chemical vapor deposition (MOCVD) device.

질화갈륨계 반도체 발광소자(510)를 구성하는 언도프 질화갈륨계 반도체층(540), N형 질화갈륨계 반도체층(550), 질화갈륨계 활성층(560), P형 질화갈륨계 반도체층(570)은 각각 질화갈륨알루미늄(GaXAl(1-X)N(0≤X≤1)), 질화갈륨인듐(GaXIn(1-X)N(0≤Y≤1)), 질화알루미늄갈륨인듐(AlXGaYIn1-(X+Y)N(0≤X,Y≤1, 0<X+Y≤1)) 중 하나를 포함할 수 있다.
An undoped gallium nitride based semiconductor layer 540, an N-type gallium nitride based semiconductor layer 550, a gallium nitride based active layer 560 and a P-type gallium nitride based semiconductor layer (not shown) constituting the gallium nitride based semiconductor light emitting element 510 570) are each of aluminum gallium nitride (Ga X Al (1-X ) N (0≤X≤1)), indium gallium nitride (Ga X In (1-X ) N (0≤Y≤1)), aluminum nitride (Al x Ga y In 1- (X + Y) N (0? X, Y? 1 , 0 <X + Y? 1).

이와 같이, 표면이 질화처리된 산화갈륨계 버퍼층(530)을 기판(520)과 질화갈륨계 반도체 발광소자(510) 사이에 형성할 경우, 표면이 질화처리된 산화갈륨계 버퍼층(530)에 의하여 기판(520)과 질화갈륨계 반도체 발광소자(510) 사이의 격자상수 및 열팽창계수의 차이가 완화되므로, 질화갈륨계 반도체 발광소자(510)의 각층의 결정성이 향상된다. When the surface of the gallium oxide based buffer layer 530 having the surface nitrided is formed between the substrate 520 and the gallium nitride based semiconductor light emitting device 510 as described above, the surface of the gallium oxide based buffer layer 530 is oxidized by the nitrided gallium oxide based buffer layer 530 The difference in lattice constant and thermal expansion coefficient between the substrate 520 and the gallium nitride based semiconductor light emitting device 510 is alleviated and the crystallinity of each layer of the gallium nitride based semiconductor light emitting device 510 is improved.

즉, 표면이 질화처리된 산화갈륨계 버퍼층(530)과 언도프 질화갈륨계 반도체층(540) 사이의 격자상수 및 열팽창계수의 차이는 버퍼층(도 1의 30)과 언도프 질화갈륨계 반도체층(도 1의 40) 사이의 격자상수 및 열팽창계수의 차이보다 작으로므로, 표면이 질화처리된 산화갈륨 버퍼층(530) 상부에 형성되는 언도프 질화갈륨계 반도체층(540)은 전위(dislocation)밀도가 감소되고 결정성이 개선된다.That is, the difference between the lattice constant and the thermal expansion coefficient between the gallium oxide-based buffer layer 530 and the undoped gallium-based semiconductor layer 540 in which the surface is nitrided is the difference between the buffer layer (30 in FIG. 1) and the undoped gallium- (40 in FIG. 1), the undoped gallium-based semiconductor layer 540 formed on the surface of the gallium oxide buffer layer 530 whose surface is nitrided is dislocated, The density is reduced and the crystallinity is improved.

그리고, 언도프 질화갈륨계 반도체층(540)과 N형 질화갈륨계 반도체층(550)은 격자상수 및 열팽창계수가 동일하므로, N형 질화갈륨계 반도체층(550) 역시 전위밀도가 감소되고 결정성이 개선된다.Since the undoped gallium nitride based semiconductor layer 540 and the N-type gallium nitride based semiconductor layer 550 have the same lattice constant and thermal expansion coefficient, the N-type gallium nitride based semiconductor layer 550 also has a reduced dislocation density, The improvement of the property.

따라서, 표면이 질화처리된 산화갈륨계 버퍼층(530) 상부에 형성된 질화갈륨계 반도체 발광소자(510) 각 층의 전위밀도 및 결정성이 개선되어 발광효율이 증가하고, 고 효율, 고신뢰성을 가지는 광전소자(opto-electronic device)를 구현할 수 있다. Therefore, the dislocation density and crystallinity of each layer of the gallium nitride-based semiconductor light-emitting device 510 formed on the surface of the gallium nitride based buffer layer 530, which has been nitrided, are improved and the luminous efficiency is increased, An opto-electronic device can be realized.

그리고, 표면이 질화처리된 산화갈륨계 버퍼층(530)은 다수의 공극(530a)을 포함하는데, 이러한 다수의 공극(530a)에 의하여 수직형 질화갈륨계 반도체 발광소자 칩의 광추출 효율이 개선된다. The gallium oxide-based buffer layer 530 whose surface is nitrided includes a plurality of voids 530a, and the light extraction efficiency of the vertical gallium nitride-based semiconductor light-emitting device chip is improved by the plurality of voids 530a .

본 발명의 제5실시예에 따른 수직형 질화갈륨계 반도체 발광소자의 칩 제조방법도, 화학적 리프트 오프(chemical lift-off: CLO) 방법을 채용할 수 있는 장점을 갖는데, 구체적 방법은 제1실시예와 유사하므로 이에 대한 설명은 생략한다.
The method of fabricating a vertical gallium nitride semiconductor light emitting device according to the fifth embodiment of the present invention also has an advantage that a chemical lift-off (CLO) method can be employed. The explanation thereof is omitted.

한편, 다른 실시예에서는 산화갈륨계 버퍼층과 질화갈륨계 반도체 발광소자 사이에 질화갈륨계 버퍼층을 추가할 수도 있는데, 이를 도면을 참조하여 설명한다. On the other hand, in another embodiment, a gallium nitride buffer layer may be added between the gallium oxide based buffer layer and the gallium nitride based semiconductor light emitting device, which will be described with reference to the drawings.

도 8은 본 발명의 제6실시예에 따른 질화갈륨계 반도체 발광소자를 도시한 도면이다.8 is a view showing a gallium nitride semiconductor light emitting device according to a sixth embodiment of the present invention.

도 8에 도시한 바와 같이, 기판(620) 상부에는 표면이 질화처리된 산화갈륨계 제1버퍼층(630)이 형성된다.As shown in FIG. 8, a gallium oxide-based first buffer layer 630 having a surface nitrided is formed on the substrate 620.

기판(620)은, 사파이어(sapphire), 실리콘카바이드(SiC), 산화아연(ZnO), 실리콘(Si), 유리(Glass), 질화알루미늄(AlN), 감마-산화리튬알루미늄(γ-LiAlO2), 지르코늄 보라이드(ZrB2), 베타-산화리튬갈륨(β-LiGaO), 산화리튬갈륨(LiGaO2) 중 하나로 이루어질 수 있다.Substrate 620, sapphire (sapphire), silicon carbide (SiC), zinc oxide (ZnO), silicon (Si), glass (Glass), aluminum nitride (AlN), gamma-lithium oxide of aluminum (γ-LiAlO 2) , Zirconium boride (ZrB 2 ), beta-lithium gallium oxide (? -LiGaO), and lithium gallium oxide (LiGaO 2 ).

그리고, 산화갈륨계 제1버퍼층(630)은, 산화갈륨(GaXOY(0<x, 0<Y)), 산화갈륨아연(GaXZn(1-X)O(0≤X≤1)), 산화인듐갈륨아연(InXGaYZn1-(X+Y)O(0≤X,Y≤1, 0<X+Y≤1)), 이산화리튬갈륨(LiXGa(1-X)O2(0≤X≤1)), 일산화리튬갈륨(LiXGa(1-X)O(0≤X≤1)) 중 하나를 포함할 수 있다.The first gallium oxide based buffer layer 630 is formed of gallium oxide (Ga x O y (0 <x, 0 <Y)), gallium oxide (Ga x Zn (1-x) )), indium gallium zinc oxide (In X Ga Y Zn 1- ( X + Y) O (0≤X, Y≤1, 0 <X + Y≤1)), lithium dioxide, gallium (Ga Li X (1- X) O 2 (0? X? 1), and lithium gallium oxide (Li X Ga (1-X) O (0 ? X? 1)).

이러한 산화갈륨계 제1버퍼층(630)은, 스퍼터(sputter), 분자빔에피택시(molecular beam epitaxy: MBE)장치, 유기금속화학기상증착(metal organic chemical vapor deposition: MOCVD)장치 중 하나를 이용하여 약 30nm 내지 약 500nm 범위의 두께로 형성할 수 있으며, 기판(620) 표면에 수직한 두께 방향으로 성장됨과 동시에 기판(620) 표면에 평행한 2방향으로 성장하는 3차원(dimension) 형태로 성장될 수 있다.The gallium oxide first buffer layer 630 may be formed using one of sputtering, molecular beam epitaxy (MBE) and metal organic chemical vapor deposition (MOCVD) May be formed in a thickness in the range of about 30 nm to about 500 nm and grown in a thickness direction perpendicular to the surface of the substrate 620 and in a three dimensional shape growing in two directions parallel to the surface of the substrate 620 .

예를 들어, 3차원 형태로 성장된 산화갈륨계 제1버퍼층(630)은 다수의 공극(air-void, air-gap, air-hole)(630a)를 포함하는 나노와이어(nano wire) 구조를 가질 수 있다. For example, the gallium oxide-based first buffer layer 630 grown in a three-dimensional shape has a nano wire structure including a plurality of air-voids (air-gap, air-hole) 630a Lt; / RTI &gt;

특히, 산화갈륨계 제1버퍼층(630)이 산화갈륨(GaXOY(0<x, 0<Y))으로 이루어질 경우, 산화갈륨계 제1버퍼층(630)은 플로팅영역(floating zone) 결정성장법, EFG(edge-defined film-fed growth)법으로 성장될 수 있다. In particular, when the gallium oxide first buffer layer 630 is made of gallium oxide (Ga x O y (0 <x, 0 <Y)), the gallium oxide first buffer layer 630 is a floating zone crystal Growth method, or an edge-defined film-fed growth (EFG) method.

그리고, 산화갈륨계 제1버퍼층(630)이 형성된 후, 그 표면은 질화처리(nitridation) 된다. After the first buffer layer 630 is formed, the surface of the first buffer layer 630 is nitrided.

여기서, 질화처리란, 질소(N2) 가스 분위기에서의 열처리를 의미하는 것으로, 급속열처리(rapid thermal annealing: RTA) 등의 방법을 이용하여 약 500℃ 내지 약 1500℃ 범위의 온도에서 약 1시간 이내의 시간 동안 산화갈륨계 제1버퍼층(630)을 열처리함으로써 산화갈륨계 제1버퍼층(630)의 표면을 질화처리 할 수 있다.The nitriding treatment refers to a heat treatment in a nitrogen (N 2 ) gas atmosphere. The nitriding treatment is performed at a temperature in the range of about 500 ° C. to about 1500 ° C. for about 1 hour The first gallium nitride based buffer layer 630 may be nitrided by performing heat treatment on the gallium oxide based first buffer layer 630 for a period of time equal to or less than a predetermined time.

질화처리는 산화갈륨계 제1버퍼층(630)을 형성한 장치 내에서 진공파괴 없이 연속적으로 진행될 수도 있으며, 별도의 열처리 장치에서 진행될 수도 있다.The nitridation process may be performed continuously without vacuum breakdown in the apparatus in which the gallium oxide first buffer layer 630 is formed, or may be performed in a separate heat treatment apparatus.

그리고, 표면이 질화처리된 산화갈륨계 제1버퍼층(630) 상부에 제2버퍼층(635)이 형성된다. The second buffer layer 635 is formed on the gallium oxide-based first buffer layer 630 whose surface is nitrided.

제2버퍼층(635)은, 질화갈륨(GaN), 질화알루미늄갈륨(AlGaN), 질화알루미늄갈륨인듐(AlGaInN)과 같은 질화갈륨계 물질과, 질화알루미늄(AlN), 질화알루미늄인듐(AlInN)과 같은 질화알루미늄계 물질과, 실리콘카바이드(SiC), 질화실리콘카바이드(SiCN)와 같은 실리콘카바이드계 물질 중 하나로 이루어질 있으며, 스퍼터(sputter), 분자빔에피택시(molecular beam epitaxy: MBE)장치, 유기금속화학기상증착(metal organic chemical vapor deposition: MOCVD)장치 중 하나를 이용하여 형성할 수 있다. The second buffer layer 635 may be formed of a gallium nitride material such as gallium nitride (GaN), aluminum gallium nitride (AlGaN), aluminum gallium indium gallium nitride (AlGaInN), aluminum gallium nitride such as aluminum nitride (AlN) Based material and a silicon carbide-based material such as silicon carbide (SiC) or silicon nitride carbide (SiCN), and is formed of a material selected from the group consisting of a sputter, a molecular beam epitaxy (MBE) And may be formed using one of metal organic chemical vapor deposition (MOCVD) devices.

제2버퍼층(635)은, 산화갈륨계 제1버퍼층(630)이 형성되고 질화처리가 진행된 장치 내에서 진공파괴 없이 연속적으로 진행될 수도 있으며, 별도의 장치에서 진행될 수도 있다.The second buffer layer 635 may be formed continuously in the apparatus in which the first buffer layer 630 of gallium oxide is formed and nitrided, without vacuum breakage, or may be performed in a separate apparatus.

이후, 제2버퍼층(635) 상부에는, 언도프(undoped) 질화갈륨계 반도체층(640), N(negative)형 질화갈륨계 반도체층(650), 다중양자우물(multiple quantum well: MQW) 구조의 질화갈륨계 활성층(660), P(positive)형 질화갈륨계 반도체층(670)이 순차적으로 형성된다. Thereafter, an undoped gallium nitride based semiconductor layer 640, a negative N-type gallium nitride based semiconductor layer 650, and a multiple quantum well (MQW) structure 640 are formed on the second buffer layer 635 A gallium nitride based active layer 660 and a P (positive) type gallium nitride based semiconductor layer 670 are sequentially formed.

언도프 질화갈륨계 반도체층(640), N형 질화갈륨계 반도체층(650), 질화갈륨계 활성층(660), P형 질화갈륨계 반도체층(670)은, 질화갈륨계 반도체 발광소자(610)를 구성하며, 분자빔에피택시(MBE)장치, 유기금속화학기상증착(MOCVD)장치 중 하나를 이용하여 연속적으로 형성할 수 있다.The undoped gallium nitride based semiconductor layer 640, the N-type gallium nitride based semiconductor layer 650, the gallium nitride based active layer 660 and the P-type gallium nitride based semiconductor layer 670 are formed of a gallium nitride based semiconductor light emitting element 610 ), And can be formed continuously using one of a molecular beam epitaxy (MBE) device and an organometallic chemical vapor deposition (MOCVD) device.

질화갈륨계 반도체 발광소자(610)를 구성하는 언도프 질화갈륨계 반도체층(640), N형 질화갈륨계 반도체층(650), 질화갈륨계 활성층(660), P형 질화갈륨계 반도체층(670)은 각각 질화갈륨알루미늄(GaXAl(1-X)N(0≤X≤1)), 질화갈륨인듐(GaXIn(1-X)N(0≤Y≤1)), 질화알루미늄갈륨인듐(AlXGaYIn1-(X+Y)N(0≤X,Y≤1, 0<X+Y≤1)) 중 하나를 포함할 수 있다. An undoped gallium nitride based semiconductor layer 640, an N-type gallium nitride based semiconductor layer 650, a gallium nitride based active layer 660, and a P-type gallium nitride based semiconductor layer (not shown) constituting the gallium nitride based semiconductor light emitting element 610 670) are each of aluminum gallium nitride (Ga X Al (1-X ) N (0≤X≤1)), indium gallium nitride (Ga X In (1-X ) N (0≤Y≤1)), aluminum nitride (Al x Ga y In 1- (X + Y) N (0? X, Y? 1 , 0 <X + Y? 1).

이와 같이, 표면이 질화처리된 산화갈륨계 제1버퍼층(630) 및 제2버퍼층(635)을 기판(620)과 질화갈륨계 반도체 발광소자(610) 사이에 형성할 경우, 표면이 질화처리된 산화갈륨계 제1버퍼층(630) 및 제2버퍼층(635)에 의하여 기판(620)과 질화갈륨계 반도체 발광소자(610) 사이의 격자상수 및 열팽창계수의 차이가 더욱 완화되므로, 질화갈륨계 반도체 발광소자(610)의 각층의 결정성이 더욱 향상된다. When the gallium nitride-based first buffer layer 630 and the second buffer layer 635 whose surfaces have been nitrided are formed between the substrate 620 and the gallium nitride-based semiconductor light-emitting device 610, the surface is nitrided The difference in lattice constant and thermal expansion coefficient between the substrate 620 and the gallium nitride based semiconductor light emitting element 610 is further mitigated by the gallium nitride based first buffer layer 630 and the second buffer layer 635, The crystallinity of each layer of the light emitting element 610 is further improved.

즉, 표면이 질화처리된 산화갈륨계 제1버퍼층(630) 및 제2버퍼층(635) 사이의 격자상수 및 열팽창계수의 차이와, 제2버퍼층(635) 및 언도프 질화갈륨계 반도체층(640) 사이의 격자상수 및 열팽창계수의 차이는 각각 버퍼층(도 1의 30)과 언도프 질화갈륨계 반도체층(도 1의 40) 사이의 격자상수 및 열팽창계수의 차이보다 작으로므로, 표면이 질화처리된 산화갈륨 제1버퍼층(630) 상부에 형성되는 제2버퍼층(635) 및 언도프 질화갈륨계 반도체층(640)은 전위(dislocation)밀도가 감소되고 결정성이 개선된다.That is, the lattice constant and the thermal expansion coefficient difference between the gallium oxide-based first buffer layer 630 and the second buffer layer 635, which are nitrided on the surface, and the difference in lattice constant and thermal expansion coefficient between the second buffer layer 635 and the undoped gallium- ) Is smaller than the difference between the lattice constant and the thermal expansion coefficient between the buffer layer (30 in FIG. 1) and the undoped gallium nitride based semiconductor layer (40 in FIG. 1) The second buffer layer 635 and the undoped gallium-based semiconductor layer 640 formed on the processed gallium oxide first buffer layer 630 have a reduced dislocation density and improved crystallinity.

그리고, 언도프 질화갈륨계 반도체층(640)과 N형 질화갈륨계 반도체층(650)은 격자상수 및 열팽창계수가 동일하므로, N형 질화갈륨계 반도체층(650) 역시 전위밀도가 감소되고 결정성이 개선된다.Since the undoped gallium nitride based semiconductor layer 640 and the N-type gallium nitride based semiconductor layer 650 have the same lattice constant and thermal expansion coefficient, the N-type gallium nitride based semiconductor layer 650 also has a reduced dislocation density, The improvement of the property.

따라서, 표면이 질화처리된 산화갈륨계 제1버퍼층(630) 및 제2버퍼층(635) 상부에 형성된 질화갈륨계 반도체 발광소자(610) 각 층의 전위밀도 및 결정성이 개선되어 발광효율이 증가하고, 고 효율, 고신뢰성을 가지는 광전소자(opto-electronic device)를 구현할 수 있다. Therefore, the dislocation density and crystallinity of each layer of the gallium nitride based semiconductor light emitting device 610 formed on the surface of the first gallium nitride based buffer layer 630 and the second buffer layer 635 are improved, And an opto-electronic device having high efficiency and high reliability can be realized.

그리고, 표면이 질화처리된 산화갈륨계 제1버퍼층(630)은 다수의 공극(630a)을 포함하는데, 이러한 다수의 공극(630a)에 의하여 수직형 질화갈륨계 반도체 발광소자 칩의 광추출 효율이 개선된다. The gallium nitride-based first buffer layer 630 having a surface-nitrided surface includes a plurality of voids 630a. The light extraction efficiency of the vertical gallium nitride-based semiconductor light-emitting device chip is improved by the plurality of voids 630a Improvement.

본 발명의 제6실시예에 따른 수직형 질화갈륨계 반도체 발광소자의 칩 제조방법도, 화학적 리프트 오프(chemical lift-off: CLO) 방법을 채용할 수 있는 장점을 갖는데, 구체적 방법은 제1실시예와 유사하므로 이에 대한 설명은 생략한다.
The method for fabricating a vertical gallium nitride semiconductor light emitting device according to the sixth embodiment of the present invention also has an advantage that a chemical lift-off (CLO) method can be employed. The explanation thereof is omitted.

본 발명에 적용되는 산화갈륨계 버퍼층의 구조에 대하여 도면을 참조하여 설명한다. The structure of the gallium oxide based buffer layer applied to the present invention will be described with reference to the drawings.

도 9a는 본 발명의 제1실시예에 따른 산화갈륨계 버퍼층을 도시한 도면이고, 도 9b 및 도 9c는 본 발명의 제3실시예에 따른 산화갈륨계 버퍼층을 도시한 도면이고, 도 9d는 본 발명의 제5실시예에 따른 산화갈륨계 버퍼층을 도시한 도면이다.FIG. 9A is a view showing a gallium oxide-based buffer layer according to the first embodiment of the present invention, FIGS. 9B and 9C are views showing a gallium oxide-based buffer layer according to a third embodiment of the present invention, A gallium oxide buffer layer according to a fifth embodiment of the present invention.

도 9a 내지 도 9d에 도시한 바와 같이, 본 발명의 제1실시예에 따른 산화갈륨계 버퍼층(130)은 기판(120) 표면에 평행한 2방향으로 성장하는 2차원(dimension) 형태의 결정구조를 가지고, 본 발명의 제3실시예에 따른 산화갈륨계 버퍼층(330)은 기판(320) 표면에 수직한 두께 방향으로 성장됨과 동시에 기판(320) 표면에 평행한 2방향으로 성장하는 3차원(dimension) 형태의 결정구조인 나노로드(nano rod) 구조를 가지며, 본 발명의 제5실시예에 따른 산화갈륨계 버퍼층(530)은 기판(520) 표면에 수직한 두께 방향으로 성장됨과 동시에 기판(520) 표면에 평행한 2방향으로 성장하는 3차원(dimension) 형태의 결정구조인 나노와이어(nano wire) 구조를 가진다.9A to 9D, the gallium oxide buffer layer 130 according to the first embodiment of the present invention has a two-dimensional (two-dimensional) crystal structure The gallium oxide based buffer layer 330 according to the third embodiment of the present invention is grown in two directions perpendicular to the surface of the substrate 320 and growing parallel to the surface of the substrate 320 (GaN) buffer layer 530 according to the fifth embodiment of the present invention is grown in the thickness direction perpendicular to the surface of the substrate 520 and at the same time, 520) nano wire structure which is a three-dimensional crystal structure growing in two directions parallel to the surface.

2차원(dimension) 형태의 결정구조를 갖는 산화갈륨계 버퍼층(130)은 다수의 공극을 포함하지 않으며, 3차원(dimension) 형태의 결정구조를 갖는 산화갈륨계 버퍼층(330, 530)은 다수의 공극(330a, 530a)을 포함함으로써 광추출효율을 개선할 수 있다. The gallium oxide buffer layer 130 having a two-dimensional crystal structure does not include a plurality of voids, and the gallium oxide buffer layer 330 and 530 having a three-dimensional crystal structure have a large number of By including the voids 330a and 530a, the light extraction efficiency can be improved.

산화갈륨계 버퍼층(130, 330, 530)의 결정구조는 박막 형성 온도에 따라 결정될 수 있는데, 예를 들어, 도 9a의 2차원 형태의 산화갈륨계 버퍼층(130)은 제1온도에서 형성되고, 도 9d의 3차원 형태의 산화갈륨계 버퍼층(530)은 제1온도보다 높은 제2온도에서 형성되고, 도 9c의 3차원 형태의 산화갈륨계 버퍼층(330)은 제2온도보다 높은 제3온도에서 형성되고, 도 9b의 3차원 형태의 산화갈륨계 버퍼층(330)은 제3온도보다 높은 제4온도에서 형성될 수 있으며, 제1 내지 제4온도는 박막 형성 장치의 특성에 따라 달라질 수 있다.
The crystal structure of the gallium oxide-based buffer layer 130, 330, or 530 may be determined according to the film formation temperature. For example, the gallium oxide-based buffer layer 130 of the two-dimensional shape of FIG. 9A is formed at the first temperature, 9D is formed at a second temperature higher than the first temperature, and the gallium oxide-based buffer layer 330 of the three-dimensional shape of FIG. 9C is formed at a third temperature higher than the second temperature The gallium oxide-based buffer layer 330 of the three-dimensional shape of FIG. 9B may be formed at a fourth temperature higher than the third temperature, and the first to fourth temperatures may vary depending on the characteristics of the thin film forming apparatus .

이상과 같이, 본 발명의 실시예에 따른 질화갈륨계 반도체 발광소자에서는, 기판 상부에 표면이 질화처리된 산화갈륨계 버퍼층을 형성하고, 산화갈륨계 버퍼층 상부에 질화갈륨계 반도체 발광소자를 형성함으로써, 질화갈륨계 반도체 발광소자의 전위결함을 저감하여 결정성을 개선할 수 있다. As described above, in the gallium nitride semiconductor light emitting device according to the embodiment of the present invention, the gallium nitride buffer layer having the surface nitrided on the substrate is formed, and the gallium nitride semiconductor light emitting device is formed on the gallium nitride buffer layer , The dislocation defects of the gallium nitride-based semiconductor light-emitting device can be reduced and the crystallinity can be improved.

또한, 표면이 질화처리된 산화갈륨계 버퍼층을 나노로드 또는 나노와이어 구조로 형성함으로써 광추출 효율을 개선하고, 화학적 리프트 오프 방법을 적용하여 기판을 분리함으로써 수직형 질화갈륨계 반도체 발광소자 칩을 용이하게 제조할 수 있다.
Further, the light extraction efficiency can be improved by forming the gallium oxide buffer layer having the surface nitrided by the nano-rod or the nanowire structure, and the substrate can be separated by applying the chemical lift-off method to facilitate the vertical gallium nitride semiconductor light- .

본 발명은 상기 실시예로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 한도 내에서 다양하게 변경하여 실시할 수 있다.
The present invention is not limited to the above-described embodiments, and various modifications may be made without departing from the spirit of the present invention.

120: 기판 130: 산화갈륨계 버퍼층
140: 언도프 질화갈륨계 반도체층 150: N형 질화갈륨계 반도체층
160: 질화갈륨계 활성층 170: P형 질화갈륨계 반도체층120: substrate 130: gallium oxide-based buffer layer
140: undoped gallium nitride based semiconductor layer 150: N-type gallium nitride based semiconductor layer
160: gallium nitride-based active layer 170: P-type gallium nitride-based semiconductor layer

Claims (12)

기판과;
상기 기판 상부에 형성되고 표면이 질화처리된 산화갈륨계 제1버퍼층과;
상기 산화갈륨계 제1버퍼층 상부에 형성되는 언도프(undoped) 질화갈륨계 반도체층과;
상기 언도프(undoped) 질화갈륨계 반도체층 상부에 형성되는 N형 질화갈륨계 반도체층과;
상기 N형 질화갈륨계 반도체층 상부에 형성되는 질화갈륨계 활성층과;
상기 질화갈륨계 활성층 상부에 형성되는 P형 질화갈륨계 반도체층
을 포함하고,
상기 산화갈륨계 제1버퍼층은, 나노로드(nano rod) 또는 나노와이어(nano wire) 구조를 갖는 질화갈륨계 반도체 발광소자.
Claims [1]
A first gallium oxide-based buffer layer formed on the substrate and having a surface nitrided;
An undoped gallium nitride based semiconductor layer formed on the gallium oxide based first buffer layer;
An N-type gallium nitride based semiconductor layer formed on the undoped gallium nitride based semiconductor layer;
A gallium nitride based active layer formed on the N-type gallium nitride based semiconductor layer;
A P-type gallium nitride based semiconductor layer formed on the gallium nitride based active layer
/ RTI &gt;
The gallium nitride based first buffer layer has a nano rod structure or a nano wire structure.
제 1 항에 있어서,
상기 기판은, 사파이어(sapphire), 실리콘카바이드(SiC), 산화아연(ZnO), 실리콘(Si), 유리(Glass), 질화알루미늄(AlN), 감마-산화리튬알루미늄(γ-LiAlO2), 지르코늄 보라이드(ZrB2), 베타-산화리튬갈륨(β-LiGaO), 산화리튬갈륨(LiGaO2) 중 하나를 포함하는 질화갈륨계 반도체 발광소자.
The method according to claim 1,
Wherein the substrate, sapphire (sapphire), silicon carbide (SiC), zinc oxide (ZnO), silicon (Si), glass (Glass), aluminum nitride (AlN), gamma-lithium oxide of aluminum (γ-LiAlO 2), zirconium A gallium nitride semiconductor light-emitting device comprising one of boride (ZrB 2 ), beta-lithium gallium oxide (? -LiGaO), and lithium gallium oxide (LiGaO 2 ).
제 1 항에 있어서,
상기 산화갈륨계 제1버퍼층은, 산화갈륨(GaXOY(0<x, 0<Y)), 산화갈륨아연(GaXZn(1-X)O(0≤X≤1)), 산화인듐갈륨아연(InXGaYZn1-(X+Y)O(0≤X,Y≤1, 0<X+Y≤1)), 이산화리튬갈륨(LiXGa(1-X)O2(0≤X≤1)), 일산화리튬갈륨(LiXGa(1-X)O(0≤X≤1)) 중 하나를 포함하는 질화갈륨계 반도체 발광소자.
The method according to claim 1,
Wherein the first buffer layer of gallium oxide is formed of at least one of gallium oxide (Ga x O y (0 <x, 0 <Y)), gallium gallium oxide (Ga x Zn (1-x) (Li x Ga (1-x) O 2 (In x Ga y Zn 1- (X + Y) O (0? X, Y? 1 , 0 < (0? X? 1)), and lithium gallium oxide (Li X Ga (1-X) O (0 ? X? 1)).
제 1 항에 있어서,
상기 산화갈륨계 제1버퍼층은, 3차원 형태의 결정구조를 갖는 질화갈륨계 반도체 발광소자.
The method according to claim 1,
The gallium nitride based first buffer layer has a three-dimensional crystal structure.
삭제delete 제 1 항에 있어서,
상기 산화갈륨계 제1버퍼층은, 다수의 공극을 포함하는 질화갈륨계 반도체 발광소자.
The method according to claim 1,
The gallium nitride based first buffer layer includes a plurality of voids.
제 1 항에 있어서,
상기 산화갈륨계 제1버퍼층과 상기 언도프 질화갈륨계 반도체층 사이에 형성되는 제2버퍼층을 더 포함하는 질화갈륨계 반도체 발광소자.
The method according to claim 1,
And a second buffer layer formed between the gallium oxide based first buffer layer and the undoped gallium based semiconductor layer.
제 7 항에 있어서,
상기 제2버퍼층은, 질화갈륨(GaN), 질화알루미늄갈륨(AlGaN), 질화알루미늄갈륨인듐(AlGaInN), 질화알루미늄(AlN), 질화알루미늄인듐(AlInN), 실리콘카바이드(SiC), 질화실리콘카바이드(SiCN) 중 하나를 포함하는 질화갈륨계 반도체 발광소자.
8. The method of claim 7,
The second buffer layer may be formed of at least one selected from the group consisting of GaN, AlGaN, AlGaInN, AlN, AlInN, SiC, SiCN). &Lt; / RTI &gt;
기판 상부에 산화갈륨계 제1버퍼층을 형성하는 단계와;
상기 산화갈륨계 제1버퍼층을 질소가스 분위기에서 열처리하여, 표면을 질화처리하는 단계와;
상기 산화갈륨계 제1버퍼층 상부에 언도프(undoped) 질화갈륨계 반도체층을 형성하는 단계와;
상기 언도프(undoped) 질화갈륨계 반도체층 상부에 N형 질화갈륨계 반도체층을 형성하는 단계와;
상기 N형 질화갈륨계 반도체층 상부에 질화갈륨계 활성층을 형성하는 단계와;
상기 질화갈륨계 활성층 상부에 P형 질화갈륨계 반도체층을 형성하는 단계
를 포함하고,
상기 산화갈륨계 제1버퍼층은, 나노로드(nano rod) 또는 나노와이어(nano wire) 구조를 갖는 질화갈륨계 반도체 발광소자의 제조방법.
Forming a first gallium oxide-based buffer layer on the substrate;
Subjecting the gallium oxide-based first buffer layer to a heat treatment in a nitrogen gas atmosphere to nitridize the surface;
Forming an undoped gallium nitride based semiconductor layer on the gallium oxide based first buffer layer;
Forming an N-type gallium nitride based semiconductor layer on the undoped gallium nitride based semiconductor layer;
Forming a gallium nitride based active layer on the N-type gallium nitride based semiconductor layer;
A step of forming a P-type gallium nitride-based semiconductor layer on the gallium nitride-based active layer
Lt; / RTI &gt;
The gallium nitride based first buffer layer has a nano rod structure or a nano wire structure.
제 9 항에 있어서,
상기 P형 질화갈륨계 반도체층 상부에 제1전극 및 접합층을 형성하는 단계와;
상기 접합층 상부에 반송기판을 배치하고 압력을 가하여 상기 반송기판을 상기 접합층에 부착하는 단계와;
상기 산화갈륨계 제1버퍼층을 제거하여 상기 기판을 상기 언도프 질화갈륨계 반도체층으로부터 분리하는 단계
를 더 포함하는 질화갈륨계 반도체 발광소자의 제조방법.
10. The method of claim 9,
Forming a first electrode and a bonding layer on the P-type gallium nitride based semiconductor layer;
Disposing a transfer substrate on the bonding layer and attaching the transfer substrate to the bonding layer by applying pressure;
Removing the first gallium nitride based buffer layer and separating the substrate from the undoped gallium based semiconductor layer
Based semiconductor light-emitting device.
제 9 항에 있어서,
상기 산화갈륨계 제1버퍼층은, 스퍼터(sputter), 분자빔에피택시(molecular beam epitaxy: MBE)장치, 유기금속화학기상증착(metal organic chemical vapor deposition: MOCVD)장치 중 하나를 이용하여 형성되는 질화갈륨계 반도체 발광소자의 제조방법.
10. The method of claim 9,
The gallium oxide first buffer layer may be formed using one of a sputter, a molecular beam epitaxy (MBE) device, and a metal organic chemical vapor deposition (MOCVD) A method of manufacturing a gallium-based semiconductor light-emitting device.
제 9 항에 있어서,
상기 산화갈륨계 제1버퍼층은, 산화갈륨(GaXOY(0<x, 0<Y))으로 이루어지고, 플로팅영역(floating zone) 결정성장법 또는 EFG(edge-defined film-fed growth)법으로 형성되는 질화갈륨계 반도체 발광소자의 제조방법.10. The method of claim 9,
The first gallium oxide-based buffer layer is made of gallium oxide (Ga x O y (0 <x, 0 <Y)) and is formed by a floating zone crystal growth method or an EFG (edge-defined film- Wherein the gallium nitride-based semiconductor light-emitting device is formed by a method.
KR1020100100977A 2010-10-15 2010-10-15 Gallium nitride type semiconductor light emitting device and method of fabricating the same KR101781505B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100100977A KR101781505B1 (en) 2010-10-15 2010-10-15 Gallium nitride type semiconductor light emitting device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100100977A KR101781505B1 (en) 2010-10-15 2010-10-15 Gallium nitride type semiconductor light emitting device and method of fabricating the same

Publications (2)

Publication Number Publication Date
KR20120039324A KR20120039324A (en) 2012-04-25
KR101781505B1 true KR101781505B1 (en) 2017-09-26

Family

ID=46139729

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100100977A KR101781505B1 (en) 2010-10-15 2010-10-15 Gallium nitride type semiconductor light emitting device and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR101781505B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3893280A4 (en) * 2018-12-06 2022-09-14 LG Electronics Inc. Display device using semiconductor light-emitting elements, and method for manufacturing same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102089893B (en) 2008-07-07 2013-02-06 格罗有限公司 A nanostructured LED
KR20140020028A (en) * 2012-08-07 2014-02-18 엘지이노텍 주식회사 Uv light emitting device and light emitting device package
KR102167942B1 (en) * 2013-12-27 2020-10-20 엘지디스플레이 주식회사 Light emitting diode assembly and method of fabricating the same and liquid crystal display device having the same
EP3529838B1 (en) 2016-10-24 2022-02-23 Nanosys, Inc. Indium gallium nitride red light emitting diode and method of making thereof
CN114775055B (en) * 2022-04-21 2023-11-17 中国科学院福建物质结构研究所 Gallium oxide crystal and preparation method and application thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349336A (en) * 1999-06-04 2000-12-15 Showa Denko Kk Iii-family nitride semiconductor light-emitting device
JP2007056328A (en) * 2005-08-25 2007-03-08 Nippon Light Metal Co Ltd Method for manufacturing gallium oxide single crystal complex, and method for manufacturing iii-v group nitride semi-conductor using the complex

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349336A (en) * 1999-06-04 2000-12-15 Showa Denko Kk Iii-family nitride semiconductor light-emitting device
JP2007056328A (en) * 2005-08-25 2007-03-08 Nippon Light Metal Co Ltd Method for manufacturing gallium oxide single crystal complex, and method for manufacturing iii-v group nitride semi-conductor using the complex

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3893280A4 (en) * 2018-12-06 2022-09-14 LG Electronics Inc. Display device using semiconductor light-emitting elements, and method for manufacturing same

Also Published As

Publication number Publication date
KR20120039324A (en) 2012-04-25

Similar Documents

Publication Publication Date Title
KR100755656B1 (en) Method of manufacturing nitride-based semiconductor light emitting device
KR100867518B1 (en) Method of manufacturing nitride-based semiconductor light emitting device
KR100658938B1 (en) Light emitting device with nano-rod and method for fabricating the same
JP4920298B2 (en) Semiconductor light emitting device and method for manufacturing semiconductor device
WO2010100844A1 (en) Nitride semiconductor element and method for manufacturing same
TWI711186B (en) Method for manufacturing deep ultraviolet light emitting element
KR101781505B1 (en) Gallium nitride type semiconductor light emitting device and method of fabricating the same
JP5979547B2 (en) Epitaxial wafer and method for manufacturing the same
US20080233671A1 (en) Method of fabricating GaN LED
KR101134493B1 (en) Light emitting diode and method for fabricating the same
JP2010040692A (en) Nitride based semiconductor device and method of manufacturing the same
JP2007266589A (en) Method of manufacturing gallium nitride compound semiconductor, the gallium nitride compound semiconductor, method of manufacturing light-emitting device, and the light-emitting device
US20110303931A1 (en) Semiconductor light emitting diode and method for fabricating the same
JP5314257B2 (en) Low-defect semiconductor substrate, semiconductor light emitting device, and manufacturing method thereof
US9012934B2 (en) Method of forming semiconductor layer and semiconductor light emitting device
KR102070209B1 (en) A growth substrate and a light emitting device
KR20150015760A (en) Template for light emitting device fabricating and method of fabricating ultraviolet light emitting device
KR100765722B1 (en) Light emitting device with nano-rod and method for fabricating the same
JPH10341036A (en) Semiconductor substrate, semiconductor device and manufacture thereof
KR20120131292A (en) Method for fabricating a light emitting device
KR101018244B1 (en) Method of manufacturing nitride-based semiconductor light emitting device
JP2003218468A (en) Semiconductor laser element and manufacturing method therefor
JP4954534B2 (en) Nitride semiconductor device and manufacturing method thereof
KR101012638B1 (en) Method for fabricating vertical GaN-based light emitting diode
CN105633241B (en) A kind of iii-nitride light emitting devices and preparation method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant