KR101780737B1 - Method of manufacturing field effect transistor comprising channels treated with organic materials - Google Patents

Method of manufacturing field effect transistor comprising channels treated with organic materials Download PDF

Info

Publication number
KR101780737B1
KR101780737B1 KR1020170079250A KR20170079250A KR101780737B1 KR 101780737 B1 KR101780737 B1 KR 101780737B1 KR 1020170079250 A KR1020170079250 A KR 1020170079250A KR 20170079250 A KR20170079250 A KR 20170079250A KR 101780737 B1 KR101780737 B1 KR 101780737B1
Authority
KR
South Korea
Prior art keywords
layer
channel layer
gate insulating
channel
insulating layer
Prior art date
Application number
KR1020170079250A
Other languages
Korean (ko)
Other versions
KR20170076638A (en
Inventor
이탁희
박진수
Original Assignee
서울대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교 산학협력단 filed Critical 서울대학교 산학협력단
Priority to KR1020170079250A priority Critical patent/KR101780737B1/en
Publication of KR20170076638A publication Critical patent/KR20170076638A/en
Application granted granted Critical
Publication of KR101780737B1 publication Critical patent/KR101780737B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H01L51/0512
    • H01L51/0078
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30Coordination compounds
    • H10K85/311Phthalocyanine
    • H01L2251/10
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/1307Organic Field-Effect Transistor [OFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 유기물 코팅 채널을 가지는 전계효과 트랜지스터 제조방법에 관한 것으로, 게이트 전극의 상부에 게이트 절연층을 형성하는 단계와, 게이트 절연층의 상부에 n형 물질로 이루어진 채널층을 형성하는 단계와, 게이트 절연층 및 채널층의 상부에 두 층으로 이루어진 ER층을 형성하는 단계와, 두 층으로 형성된 ER층 중에서 게이트 절연층 상단의 ER층 및 채널층 상단의 일부 ER층을 제거하는 단계와, ER층이 제거된 게이트 절연층의 상부에, 서로 이격되고 각각 상기 채널층의 양단과 접촉하는 소스 전극 및 드레인 전극을 형성하는 단계와, 채널층 상단의 나머지 ER층을 제거하여 채널층 노출부를 생성하고 생성된 채널 노출부에 상기 소스 전극 및 드레인 전극의 두께보다 얇은 1~4nm의 두께의 p형 유기물을 코팅하여 유기물 코팅층을 형성하는 단계를 포함한다.A method of fabricating a field effect transistor having an organic coating channel includes forming a gate insulating layer on a gate electrode, forming a channel layer of an n-type material on the gate insulating layer, Removing the ER layer on the top of the gate insulating layer and a part of the ER layer on the upper part of the channel layer from the ER layer formed of two layers, Forming a source electrode and a drain electrode on the top of the layered gate insulating layer, the source electrode and the drain electrode being spaced from each other and in contact with both ends of the channel layer; and removing the remaining ER layer at the top of the channel layer to create a channel layer exposed portion Coating the p-type organic material having a thickness of 1 to 4 nm, which is thinner than the thickness of the source electrode and the drain electrode, on the generated channel exposed portion to form an organic coating layer .

Figure R1020170079250
Figure R1020170079250

Description

유기물 코팅 채널을 가지는 전계효과 트랜지스터 제조방법 {METHOD OF MANUFACTURING FIELD EFFECT TRANSISTOR COMPRISING CHANNELS TREATED WITH ORGANIC MATERIALS}METHOD OF MANUFACTURING FIELD EFFECT TRANSISTOR COMPRISING CHANNELS TREATED WITH ORGANIC MATERIALS FIELD OF THE INVENTION [0001]

본 발명은 전계효과 트랜지스터 및 그 제조방법에 관한 것으로서, 보다 상세하게는, 광반응성을 향상시켜 광검출기에 적용하기 적합한 전계효과 트랜지스터에 관한 것이다.Field of the Invention [0002] The present invention relates to a field effect transistor and a method of manufacturing the same, and more particularly, to a field effect transistor suitable for application to a photodetector by improving photoreactivity.

2차원 물질은 작은 원자(수 나노미터(㎚))가 한 겹으로 배열돼 있는 물질을 말한다. 그래핀 이후 많은 2차원 물질이 발견됐고, 얇고 잘 휘면서 단단한 특성을 가지고 있어 반도체는 물론 이를 이용한 태양전지, 디스플레이, 광검출기 등에 적용하기 위한 연구가 이어지고 있다.A two-dimensional material refers to a material in which small atoms (several nanometers (nm)) are arranged in one layer. Since graphene, many 2D materials have been found, and they have thin, well-formed and rigid properties, and research is being conducted to apply them to semiconductors, solar cells, displays and photodetectors using them.

특히, 전계효과 트랜지스터에서 채널층의 물질은 박막 트랜지스터의 특성을 결정하는 중요한 요인이다. 최근에 제조되는 트랜지스터는 실리콘 채널 대신 그래핀과 같은 2차원 물질로 제조한 반도체 채널층을 사용하고 있다.Particularly, the material of the channel layer in the field effect transistor is an important factor for determining the characteristics of the thin film transistor. The recently fabricated transistor uses a semiconductor channel layer made of a two-dimensional material such as graphene instead of a silicon channel.

그래핀은 높은 전자이동도를 가짐으로써 전자소자로서의 응용성이 높음에도 불구하고 밴드갭(bandgap)이 없어 온오프 비율(on-off ratio)이 낮다는 문제점이 대두되면서 최근에는 그래핀을 트랜지스터 채널로 응용하는데 어려움이 있다. 이러한 문제점을 해결하고자 그래핀과 같은 2차원 물질(칼코겐 화합물 등)을 사용한 트랜지스터 소자에 대한 연구가 진행되고 있다.Since graphene has high electron mobility, there is a problem that on-off ratio is low because there is no bandgap in spite of high applicability as an electronic device. Recently, graphene has been used as a transistor channel . In order to solve such a problem, research on transistor devices using two-dimensional materials such as graphene (chalcogen compounds and the like) is underway.

그러나, 2차원 물질을 이용한 전계효과 트랜지스터의 광반응성을 향상시키기 위한 연구는 아직 미흡한 상황이고, 따라서 광반응성을 향상시킨 전계효과 트랜지스터에 대한 개발이 요구되고 있다.However, researches for improving the photoreactivity of a field effect transistor using a two-dimensional material are still insufficient, and development of a field effect transistor having improved photoreactivity is required.

대한민국 공개특허공보 제10-2014-0037702호Korean Patent Publication No. 10-2014-0037702 대한민국 공개특허공보 제10-2010-0111999호Korean Patent Publication No. 10-2010-0111999

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 본 발명의 목적은 광반응성을 향상시킨 전계효과 트랜지스터 및 그 제조방법을 제공하는데 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a field effect transistor having improved photoreactivity and a method of manufacturing the same.

본 발명의 상기 및 다른 목적과 이점은 바람직한 실시예를 설명한 하기의 설명으로부터 분명해질 것이다.These and other objects and advantages of the present invention will become apparent from the following description of a preferred embodiment.

일 실시 예에 따른 전계효과 트랜지스터 제조방법은, 게이트 전극의 상부에 게이트 절연층을 형성하는 단계와, 게이트 절연층의 상부에 n형 물질로 이루어진 채널층을 형성하는 단계와, 게이트 절연층 및 채널층의 상부에 두 층으로 이루어진 ER층을 형성하는 단계와, 두 층으로 형성된 ER층 중에서 게이트 절연층 상단의 ER층 및 채널층 상단의 일부 ER층을 제거하는 단계와, ER층이 제거된 게이트 절연층의 상부에, 서로 이격되고 각각 채널층의 양단과 접촉하는 소스 전극 및 드레인 전극을 형성하는 단계와, 채널층 상단의 나머지 ER층을 제거하여 채널층 노출부를 생성하고 생성된 채널 노출부에 소스 전극 및 드레인 전극의 두께보다 얇은 1~4nm의 두께의 p형 유기물을 코팅하여 유기물 코팅층을 형성하는 단계를 포함한다.A method of fabricating a field effect transistor in accordance with one embodiment includes forming a gate insulating layer over a gate electrode, forming a channel layer of an n-type material over the gate insulating layer, Removing the ER layer at the top of the gate insulating layer and a portion of the ER layer at the top of the channel layer from the ER layer formed of the two layers, Forming a source electrode and a drain electrode spaced apart from each other and in contact with both ends of the channel layer, on top of the insulating layer; removing the remaining ER layer at the top of the channel layer to produce a channel layer exposed portion, And coating a p-type organic material having a thickness of 1 to 4 nm, which is thinner than the thickness of the source electrode and the drain electrode, to form an organic coating layer.

n형 물질은 몰리브데늄디설파이드(MoS2), 몰리브데늄디셀레나이드(MoSe2), 몰리브데늄디텔루라이드(MoTe2), 텅스텐디설파이드(WS2), 텅스텐디셀레나이드(WSe2) 및 텅스텐디텔루라이드(WTe2)로 이루어진 그룹에서 선택된 적어도 하나일 수 있다. p형 유기물은 구리 프탈로시아닌(CuPc, Copper Phthalocyanine) 또는 펜타센(pentacene)일 수 있다.The n-type material may be at least one selected from the group consisting of molybdenum disulfide (MoS 2 ), molybdenum diselenide (MoSe 2 ), molybdenum disodium telluride (MoTe 2 ), tungsten disulfide (WS 2 ), tungsten diselenide (WSe 2 ) And tungsten ditelluride (WTe 2 ). The p-type organic material may be copper phthalocyanine (CuPc) or pentacene.

본 발명에 따르면, 채널층에 적절한 유기물 코팅을 함으로써 광반응성을 향상시킬 수 있는 등의 효과를 가진다.According to the present invention, it is possible to improve the photoreactivity by applying an organic coating suitable for the channel layer.

다만, 본 발명의 효과들은 이상에서 언급한 효과로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.However, the effects of the present invention are not limited to the above-mentioned effects, and other effects not mentioned can be clearly understood by those skilled in the art from the following description.

도 1은 본 발명의 일 실시예에 따른 전계효과 트랜지스터를 개략적으로 나타낸 단면도이다.
도 2는 MoS2 채널층을 가진 종래의 트랜지스터와 MoS2 채널층에 유기물(CuPc)을 코팅한 본 발명의 일 실시예에 따른 트랜지스터의 빛 세기에 따른 전류(a) 및 광전류(b)를 비교한 그래프이다.
도 3은 MoS2 채널층을 가진 종래의 트랜지스터와 MoS2 채널층에 유기물(CuPc)을 코팅한 본 발명의 일 실시예에 따른 트랜지스터의 파장에 따른 전류(a) 및 광전류(b)를 비교한 그래프이다.
도 4는 MoS2 채널층을 가진 종래의 트랜지스터와 MoS2 채널층에 유기물(CuPc)을 코팅한 본 발명의 일 실시예에 따른 트랜지스터의 빛 세기에 따른 광반응성 및 검출성(a)과 외부양자효율(EQE)(b)을 비교한 그래프이다.
도 5는 유기물(CuPc) 코팅층의 높이에 따른 트랜지스터의 10초 간격 on/off 광-스위칭(photo-switching) 전류(a)와 광전류 및 광반응성(b)을 나타낸 그래프이다.
도 6은 본 발명의 일 실시예에 따른 전계효과 트랜지스터의 제조방법을 개략적으로 나타낸 도면이다.
1 is a cross-sectional view schematically illustrating a field-effect transistor according to an embodiment of the present invention.
FIG. 2 is a graph comparing current (a) and photocurrent (b) according to light intensity of a transistor according to an embodiment of the present invention in which an organic material (CuPc) is coated on a MoS 2 channel layer and a conventional transistor having an MoS 2 channel layer It is a graph.
FIG. 3 is a graph comparing a current (a) and a photocurrent (b) according to a wavelength of a transistor according to an embodiment of the present invention in which an organic material (CuPc) is coated on a MoS 2 channel layer and a conventional transistor having an MoS 2 channel layer Graph.
FIG. 4 is a graph showing the photoreactivity and detectability (a) of a transistor according to an embodiment of the present invention in which an organic material (CuPc) is coated on a MoS 2 channel layer and a conventional transistor having an MoS 2 channel layer, (EQE) < / RTI > (b).
5 is a graph showing on / off photo-switching current (a) and photocurrent and photoreactivity (b) of the transistor for 10 seconds intervals according to the height of the organic (CuPc) coating layer.
6 is a schematic view illustrating a method of manufacturing a field effect transistor according to an embodiment of the present invention.

이하, 본 발명의 실시예와 도면을 참조하여 본 발명을 상세히 설명한다. 이들 실시예는 오로지 본 발명을 보다 구체적으로 설명하기 위해 예시적으로 제시한 것일 뿐, 본 발명의 범위가 이들 실시예에 의해 제한되지 않는다는 것은 당업계에서 통상의 지식을 가지는 자에 있어서 자명할 것이다.Hereinafter, the present invention will be described in detail with reference to embodiments and drawings of the present invention. It will be apparent to those skilled in the art that these embodiments are provided by way of illustration only for the purpose of more particularly illustrating the present invention and that the scope of the present invention is not limited by these embodiments .

달리 정의하지 않는 한, 본 명세서에서 사용되는 모든 기술적 및 과학적 용어는 본 발명이 속하는 기술 분야의 숙련자에 의해 통상적으로 이해되는 바와 동일한 의미를 갖는다. 상충되는 경우, 정의를 포함하는 본 명세서가 우선할 것이다.Unless otherwise defined, all technical and scientific terms used herein have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. In case of conflict, the present specification, including definitions, will control.

본 명세서에서 설명되는 것과 유사하거나 동등한 방법 및 재료가 본 발명의 실시 또는 시험에 사용될 수 있지만, 적합한 방법 및 재료가 본 명세서에 기재된다.Although methods and materials similar or equivalent to those described herein can be used in the practice or testing of the present invention, suitable methods and materials are described herein.

도 1은 본 발명의 일 실시예에 따른 전계효과 트랜지스터를 개략적으로 나타낸 단면도이다.1 is a cross-sectional view schematically illustrating a field-effect transistor according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 양상에 따른 전계효과 트랜지스터(100)는 게이트 전극(10); 게이트 전극(10)의 상부에 위치하는 게이트 절연층(20); 게이트 절연층(20)의 상부에 위치하는 채널층(30); 게이트 절연층(20)의 상부에 위치하고, 서로 이격되어 있으며, 채널층(30)의 양단과 각각 접촉되는 소스 전극(40) 및 드레인 전극(50); 및 채널층의 상부에 위치하는 유기물 코팅층(60);을 포함한다.Referring to FIG. 1, a field effect transistor 100 according to one aspect of the present invention includes a gate electrode 10; A gate insulating layer 20 located on top of the gate electrode 10; A channel layer 30 located on top of the gate insulating layer 20; A source electrode 40 and a drain electrode 50 located on the gate insulating layer 20 and spaced apart from each other and contacting with both ends of the channel layer 30; And an organic coating layer 60 located on top of the channel layer.

일 실시예에 있어서, 게이트 전극(10)은 채널층(30)의 전기적 특성을 제어하기 위한 것으로, 도전성을 가지는 물질을 포함할 수 있고, 예를 들어, 실리콘(Si)이나 금속을 포함할 수 있다. 금속은, 예를 들어 알루미늄(Al), 금(Au), 베릴륨(Be), 비스무트(Bi), 코발트(Co), 구리(Cu), 하프늄(Hf), 인듐(In), 망간(Mn), 몰리브덴(Mo), 니켈(Ni), 납(Pb), 팔라듐(Pd), 백금(Pt), 로듐(Rh), 레늄(Re), 루테늄(Ru), 탄탈륨(Ta), 텔륨(Te), 티타늄(Ti), 텅스텐(W), 아연(Zn) 및 지르코늄(Zr) 중 적어도 하나를 포함할 수 있다. 게이트 전극은 열을 이용한 증착(Thermal evaporator), 전자빔을 이용한 증착(e-beam evaporator), 스퍼터링 등의 증착 방법에 의하여 형성할 수 있다.In one embodiment, the gate electrode 10 is for controlling the electrical characteristics of the channel layer 30 and may include a conductive material and may include, for example, silicon (Si) or metal have. Examples of the metal include Al, Au, Ber, B, C, Cu, Hf, In, Mn, (Mo), Ni (Ni), Pb, Pd, Pt, Rh, Re, Ru, Ta, , Titanium (Ti), tungsten (W), zinc (Zn), and zirconium (Zr). The gate electrode can be formed by a deposition method such as a thermal evaporator, an e-beam evaporator using an electron beam, or a sputtering method.

일 실시예에 있어서, 게이트 절연층(20)은, 절연물을 포함할 수 있고, 예를 들어 실리콘 산화물, 실리콘 질화물 등을 포함할 수 있다. 또한, 게이트 절연층(20)은, 실리콘 산화층과 실리콘 질화층의 이중 구조를 가지는 복합층일 수 있고, 또는 일부 영역이 질화 처리된 실리콘 산화층일 수 있다. 질화 처리는, NH3가스와 같은 질소 포함 가스를 이용한 어닐링(annealing) 또는 고속 열 어닐링(rapid thermal annealing, RTA), 레이저 RTA(laser RTA) 등의 방법에 의하여 수행할 수 있다. 또는, 플라즈마 질화 처리, 플라즈마 이온 주입, 플라즈마 강화 CVD(PECVD), 고밀도 플라즈마 CVD(HDP-CVD) 또는 라디칼 질화법에 의하여 수행될 수도 있다. 이러한 질화 처리를 수행한 후에, 헬륨 또는 아르곤과 같은 비활성 가스를 포함하는 비활성 분위기에서 상기 구조물을 열처리할 수 있다.In one embodiment, the gate insulating layer 20 may comprise an insulator and may include, for example, silicon oxide, silicon nitride, and the like. The gate insulating layer 20 may be a composite layer having a dual structure of a silicon oxide layer and a silicon nitride layer, or may be a silicon oxide layer in which some regions are nitrided. The nitridation treatment may be performed by a method such as annealing using nitrogen containing gas such as NH 3 gas or rapid thermal annealing (RTA) or laser RTA (laser RTA). Or plasma nitridation, plasma ion implantation, plasma enhanced CVD (PECVD), high density plasma CVD (HDP-CVD) or radical nitridation. After performing this nitriding treatment, the structure may be heat treated in an inert atmosphere including an inert gas such as helium or argon.

제조 용이성 측면에서 게이트 전극(10)은 실리콘(Si), 게이트 절연층(20)은 실리콘 산화물(예를 들어, SiO2)인 것이 바람직하다.It is preferable that the gate electrode 10 is made of silicon (Si) and the gate insulating layer 20 is made of silicon oxide (for example, SiO 2 ) in terms of ease of manufacture.

일 실시예에 있어서, 채널층(30)은 게이트 절연층(20)의 상부에 위치하고, 양단이 각각 소스 전극(40) 및 드레인 전극(50)과 접촉하고 있으며, 단일층 또는 다중층일 수 있다. 채널층(30)은 n형 물질로 제조할 수 있다. n형 물질은 전이금속 디칼코게나이드 화합물일 수 있다. 구체적으로, 몰리브데늄디설파이드(MoS2), 몰리브데늄디셀레나이드(MoSe2), 몰리브데늄디텔루라이드(MoTe2), 텅스텐디설파이드(WS2), 텅스텐디셀레나이드(WSe2) 및 텅스텐디텔루라이드(WTe2)로 이루어진 그룹에서 선택된 적어도 하나일 수 있으나, 이에 한정되는 것은 아니다. 특히, 몰리브데늄디설파이드(MoS2)는 1.2~1.8eV의 밴드갭을 가져 좋은 광반응성을 가지고 있어 가장 바람직하다. 또한, 트랜지스터의 특성 향상을 위하여 채널층과 게이트 절연층 사이에는 빈 공간을 형성하는 것이 바람직하다.In one embodiment, the channel layer 30 is located on top of the gate insulating layer 20, with both ends in contact with the source and drain electrodes 40 and 50, respectively, and may be a single layer or multiple layers. The channel layer 30 may be made of an n-type material. The n-type material may be a transition metal dicalcogenide compound. Specifically, a molybdenum disulfide (MoS 2 ), molybdenum diselenide (MoSe 2 ), molybdenum disodium telluride (MoTe 2 ), tungsten disulfide (WS 2 ), tungsten diselenide (WSe 2 ) and And tungsten ditelluride (WTe 2 ), but it is not limited thereto. In particular, molybdenum disulfide (MoS 2 ) has a band gap of 1.2 to 1.8 eV and is most preferable because it has good photoreactivity. In order to improve the characteristics of the transistor, it is preferable to form a void space between the channel layer and the gate insulating layer.

일 실시예에 있어서, 소스 전극(40) 및 드레인 전극(50)은 게이트 절연층(20)의 상부에 위치하고, 서로 이격되어 있으며, 채널층(30)의 양단과 각각 접촉하고 있다. 소스 전극(40) 및 드레인 전극(50)은 Pt, Ru, Au, Ag, Mo, Ti, Al, W 또는 Cu와 같은 금속 또는 IZO(InZnO) 또는 AZO(AlZnO)와 같은 전도성 산화물 등을 사용하여 형성될 수 있다. The source electrode 40 and the drain electrode 50 are located on top of the gate insulating layer 20 and are spaced apart from each other and are in contact with both ends of the channel layer 30, respectively. The source electrode 40 and the drain electrode 50 may be formed using a metal such as Pt, Ru, Au, Ag, Mo, Ti, Al, W or Cu or a conductive oxide such as IZO (InZnO) or AZO .

일 실시예에 있어서, 유기물 코팅층(60)은 채널층(30)의 상부에 위치할 수 있다. 유기물 코팅층(60)은 p형 유기물로 제조할 수 있고, 바람직하게, 열 진공 증착기(thermal evaporator)를 이용하여 코팅층을 형성할 수 있다. In one embodiment, the organic coating layer 60 may be located on top of the channel layer 30. The organic coating layer 60 may be formed of a p-type organic material, and preferably, a coating layer may be formed using a thermal evaporator.

또한, 유기물 코팅층(60)을 형성하는 p형 유기물은 구리 프탈로시아닌(CuPc, Copper Phthalocyanine) 또는 펜타센(pentacene)일 수 있고, 유기물 코팅층(60)의 두께는 1 내지 4nm인 것이 바람직하다. 유기물 코팅층(60)의 두께가 1 내지 4nm를 벗어나는 경우, 즉, 1nm 미만이거나 4nm 초과하는 경우, 광전류 및 광반응성의 향상 정도가 미미하여 상기 범위로 하는 것이 바람직하다. The p-type organic material forming the organic material coating layer 60 may be copper phthalocyanine (CuPc) or pentacene, and the thickness of the organic material coating layer 60 is preferably 1 to 4 nm. When the thickness of the organic coating layer 60 is outside the range of 1 to 4 nm, that is, when the thickness is less than 1 nm or exceeds 4 nm, the degree of improvement in photocurrent and photoreactivity is insignificant and is preferably within the above range.

전계효과 트랜지스터의 채널층에 유기물 코팅층(60)을 형성할 경우, 광검출기에 적용하기에 특히 유용하다. n형 물질로 제조된 채널층을 가진 종래의 트랜지스터를 사용한 광검출기는 빛이 들어와 전자와 홀을 형성시키고 생성된 전자와 홀은 소스 전극과 드레인 전극의 전압차에 의해 분리되어 흐르면서 추가적인 전류를 형성하게 된다. 여기에, p형 유기물로 코팅층(60)을 형성하면, n형 물질과 p형 물질의 경계면에서 전기장이 형성된다. 이러한 하이브리드 구조에 빛이 도달하면 소스 전극 및 드레인 전극의 전압차뿐만 아니라 경계면에서 전기장에 의해 전자와 홀이 더 잘 분리되고, 따라서 광전류와 광반응성 모두 크게 증가한다.When the organic coating layer 60 is formed on the channel layer of the field-effect transistor, it is particularly useful for application to a photodetector. A photodetector using a conventional transistor having a channel layer made of an n-type material forms an electron and a hole by light, and the generated electrons and holes are separated by a voltage difference between the source electrode and the drain electrode, . Here, when the coating layer 60 is formed of the p-type organic material, an electric field is formed at the interface between the n-type material and the p-type material. When light reaches such a hybrid structure, electrons and holes are better separated by the electric field at the interface as well as the voltage difference between the source electrode and the drain electrode, and thus the photocurrent and photoreactivity are greatly increased.

도 2는 MoS2 채널층을 가진 종래의 트랜지스터와 MoS2 채널층에 유기물(CuPc)을 코팅한 본 발명의 일 실시예에 따른 트랜지스터의 빛 세기에 따른 전류(a) 및 광전류(b)를 비교한 그래프이고, 도 3은 MoS2 채널층을 가진 종래의 트랜지스터와 MoS2 채널층에 유기물(CuPc)을 코팅한 본 발명의 일 실시예에 따른 트랜지스터의 파장에 따른 전류(a) 및 광전류(b)를 비교한 그래프이며, 도 4는 MoS2 채널층을 가진 종래의 트랜지스터와 MoS2 채널층에 유기물(CuPc)을 코팅한 본 발명의 일 실시예에 따른 트랜지스터의 빛 세기에 따른 광반응성 및 검출성(a)과 외부양자효율(EQE)(b)을 비교한 그래프이다. 또한, 도 5는 유기물(CuPc) 코팅층의 높이에 따른 트랜지스터의 10초 간격 on/off 광-스위칭(photo-switching) 전류(a)와 광전류 및 광반응성(b)을 나타낸 그래프이다.FIG. 2 is a graph comparing current (a) and photocurrent (b) according to light intensity of a transistor according to an embodiment of the present invention in which an organic material (CuPc) is coated on a MoS 2 channel layer and a conventional transistor having an MoS 2 channel layer FIG. 3 is a graph showing current (a) and photocurrent (b) according to the wavelength of a transistor according to an embodiment of the present invention in which an organic material (CuPc) is coated on a MoS 2 channel layer and a conventional transistor having an MoS 2 channel layer. FIG. 4 is a graph comparing the photoreactivity and the photoresponsiveness of a transistor according to an embodiment of the present invention in which an organic material (CuPc) is coated on a MoS 2 channel layer and a conventional transistor having an MoS 2 channel layer. (A) and external quantum efficiency (EQE) (b). 5 is a graph showing the on / off photo-switching current (a) and photocurrent and photoreactivity (b) of the transistor for 10 seconds according to the height of the organic (CuPc) coating layer.

도 2 내지 도 5에서, 본 발명의 일 실시예에 따른 전계효과 트랜지스터는 채널층을 MoS2로 제조하고, 채널층의 상부에 p형 유기물인 CuPc를 이용하여 코팅층을 형성한 것이다.2 to 5, a field effect transistor according to an embodiment of the present invention includes a channel layer formed of MoS 2 and a channel layer formed of a p-type organic material CuPc.

이를 통해 알 수 있듯이, MoS2 채널층만 가지고 있는 종래의 전계효과 트랜지스터보다 채널층의 상부에 CuPc 유기물 코팅층을 형성한 본 발명의 일 실시예에 따른 전계효과 트랜지스터의 경우, 같은 전압 및 같은 파장에서 광전류, 광반응성 등이 보다 향상되었음을 알 수 있다. 특히, 유기물 코팅층의 두께가 1~4nm인 경우, 그 결과가 가장 우수하였다. 또한, 상술한 전계효과 트랜지스터를 포함하는 광검출기는 우수한 광반응성 등을 가진다.As can be seen, in the case of a field effect transistor according to an embodiment of the present invention in which a CuPc organic coating layer is formed on a channel layer than a conventional field effect transistor having only an MoS 2 channel layer, Photocurrent, photoreactivity and the like are improved. Particularly, when the thickness of the organic coating layer was 1 to 4 nm, the best results were obtained. In addition, the photodetector including the above-described field-effect transistor has excellent photoreactivity and the like.

다음으로, 전계효과 트랜지스터의 제조방법에 대해 설명한다. 이 때, 각 전극 및 채널층의 구성성분 등 상술하여 중복된 부분에 대해서는 생략하도록 한다.Next, a method of manufacturing a field effect transistor will be described. At this time, the overlapping portions such as the constituent components of each electrode and the channel layer are omitted.

도 6은 본 발명의 일 실시예에 따른 전계효과 트랜지스터의 제조방법(S100)을 개략적으로 나타낸 도면이다.6 is a schematic view illustrating a method of manufacturing a field effect transistor (S100) according to an embodiment of the present invention.

도 6을 참조하면, 본 발명의 일 양상에 따른 전계효과 트랜지스터제조방법은 게이트 전극의 상부에 게이트 절연층을 형성하는 단계; 게이트 절연층의 상부에 채널층을 형성하는 단계(S20); 게이트 절연층의 상부에, 서로 이격되고, 각각 채널층의 양단과 접촉하는 소스 전극 및 드레인 전극을 형성하는 단계(S30); 및 채널층의 상부에 유기물 코팅층을 형성하는 단계(S40);를 포함한다.Referring to FIG. 6, a method of fabricating a field effect transistor according to an aspect of the present invention includes: forming a gate insulating layer on a gate electrode; Forming a channel layer on the gate insulating layer (S20); Forming a source electrode and a drain electrode on the gate insulating layer, the source electrode and the drain electrode being spaced apart from each other and in contact with both ends of the channel layer, respectively; And forming an organic coating layer on the channel layer (S40).

구체적으로, 전자빔을 이용한 방법에 의해 형성된 게이트 전극의 상부에 게이트 절연층을 형성한다. 이 후, 게이트 절연층의 상부에 n형 물질로 채널층을 형성한다. 채널층은 MoS2와 같은 n형 물질을 기계적으로 벗겨서(mechanical exfoliation) 전사하거나 화학기상증착 방법으로 성장시켜 형성할 수 있다.Specifically, a gate insulating layer is formed on the gate electrode formed by an electron beam method. Thereafter, a channel layer is formed of an n-type material on the gate insulating layer. The channel layer can be formed by mechanically exfoliating or transferring an n-type material such as MoS 2 or by chemical vapor deposition.

트랜지스터를 제조하기 위해서는 채널층의 양쪽 특정 지역에만 소스 전극 및 드레인 전극을 형성해야 하므로, 채널층을 형성한 후에 채널층의 상부에 ER(electron resistor)층을 형성할 수 있다(S21). ER층은 메틸메타크릴레이트(methyl methacrylate 9% concentration in ethyl lactate, EL9)로 이루어진 일층 및 폴리메틸메타크릴레이트(polymethyl methacrylate 5% concentration in anisole, PMMA 950K A5) 물질로 이루어진 일층이 합쳐진 두 층으로 구성된다. ER층은 4000rpm의 속도로 두 층을 차례로 형성하고, 각 층을 형성시에는 180℃에서 90초동안 가열한다. ER층을 형성 후, 전자빔 리소그래피(electron beam lithography) 기술을 이용하여 소스 전극 및 드레인 소스 전극을 형성하기 위한 준비를 한다. 즉, 전자빔을 조사하여 패턴을 형성하고, MIBK(Methyl isobutyl ketone)/IPA(Isopropyl alcohol) 1:3 비율의 솔루션 용액에 담그면, 패턴이 형성된 부분은 분자구조가 바뀌어 솔루션에 의해 녹아서 사라지게 된다(S22).In order to manufacture a transistor, a source electrode and a drain electrode must be formed only in specific regions of the channel layer, and an electron (ER) layer may be formed on the channel layer after forming the channel layer (S21). The ER layer consists of one layer of methyl methacrylate (9% concentration in ethyl lactate, EL9) and one layer of polymethyl methacrylate (PMMA 950K A5) . The ER layer is formed by sequential formation of two layers at a speed of 4000 rpm, and each layer is heated at 180 DEG C for 90 seconds. After the ER layer is formed, preparations are made to form a source electrode and a drain source electrode using an electron beam lithography technique. That is, when a pattern is formed by irradiating an electron beam and immersed in a solution solution of MIBK (methyl isobutyl ketone) / IPA (Isopropyl alcohol) in a 1: 3 ratio, the molecular structure is changed and dissolved by the solution, ).

ER층 형성 후에 진공 전자빔 증착기(electron beam evaporator) 등을 이용하여 소스 전극 및 드레인 전극을 형성할 수 있다. 이 후, 아세톤을 이용하여 나머지 ER층을 제거하고(S31), 열진공 증착기(thermal evaporator)를 이용하여 유기물 코팅층을 형성하여 유기물 코팅 채널을 가지는 전계효과 트랜지스터를 제조할 수 있다.After formation of the ER layer, a source electrode and a drain electrode can be formed using a vacuum electron beam evaporator or the like. Thereafter, the remaining ER layer is removed using acetone (S31), and an organic coating layer is formed by using a thermal evaporator to produce a field effect transistor having an organic coating channel.

본 명세서에서는 본 발명자들이 수행한 다양한 실시예 가운데 몇 개의 예만을 들어 설명하는 것이나 본 발명의 기술적 사상은 이에 한정하거나 제한되지 않고, 당업자에 의해 변형되어 다양하게 실시될 수 있음은 물론이다.It is to be understood that the present invention is not limited to the above embodiments and various changes and modifications may be made by those skilled in the art without departing from the spirit and scope of the invention.

100 : 전계효과 트랜지스터
10 : 게이트 전극
20 : 게이트 절연층
30 : 채널층
40 : 소스 전극
50 : 드레인 전극
60 : 유기물 코팅층
100: field effect transistor
10: gate electrode
20: Gate insulating layer
30: channel layer
40: source electrode
50: drain electrode
60: organic coating layer

Claims (3)

게이트 전극의 상부에 게이트 절연층을 형성하는 단계;
상기 게이트 절연층의 상부에 n형 물질로 이루어진 채널층을 형성하는 단계;
상기 게이트 절연층 및 채널층의 상부에 두 층으로 이루어진 ER층을 형성하는 단계;
두 층으로 형성된 ER층 중에서 게이트 절연층 상단의 ER층 및 채널층 상단의 일부 ER층을 제거하는 단계;
ER층이 제거된 게이트 절연층의 상부에, 서로 이격되고 각각 상기 채널층의 양단과 접촉하는 소스 전극 및 드레인 전극을 형성하는 단계; 및
채널층 상단의 나머지 ER층을 제거하여 채널층 노출부를 생성하고 생성된 채널 노출부에 상기 소스 전극 및 드레인 전극의 두께보다 얇은 1~4nm의 두께의 p형 유기물을 코팅하여 유기물 코팅층을 형성하는 단계;
를 포함하는, 전계효과 트랜지스터 제조방법.
Forming a gate insulating layer on the gate electrode;
Forming a channel layer made of an n-type material on the gate insulating layer;
Forming an ER layer composed of two layers on the gate insulating layer and the channel layer;
Removing the ER layer on the top of the gate insulating layer and some of the ER layer on the top of the channel layer from the ER layer formed of two layers;
Forming a source electrode and a drain electrode on the upper portion of the gate insulating layer from which the ER layer is removed, the source electrode and the drain electrode being spaced apart from each other and in contact with both ends of the channel layer; And
Forming a channel layer exposed portion by removing the remaining ER layer on the upper side of the channel layer and coating the p-type organic material having a thickness of 1 to 4 nm, which is thinner than the thickness of the source and drain electrodes, on the generated channel exposed portion to form an organic coating layer ;
≪ / RTI >
제1항에 있어서,
상기 n형 물질은 몰리브데늄디설파이드(MoS2), 몰리브데늄디셀레나이드(MoSe2), 몰리브데늄디텔루라이드(MoTe2), 텅스텐디설파이드(WS2), 텅스텐디셀레나이드(WSe2) 및 텅스텐디텔루라이드(WTe2)로 이루어진 그룹에서 선택된 적어도 하나인 것을 특징으로 하는, 전계효과 트랜지스터 제조방법.
The method according to claim 1,
The n-type materials are molybdenum disulfide (MoS 2), molybdenum having nyumdi selenide (MoSe 2), molybdenum having nyumdi telluride (MoTe 2), tungsten disulfide (WS 2), tungsten di-selenide (WSe 2 ) And tungsten ditelluride (WTe2). ≪ / RTI >
제1항에 있어서,
상기 p형 유기물은 구리 프탈로시아닌(CuPc, Copper Phthalocyanine) 또는 펜타센(pentacene)인 것을 특징으로 하는, 전계효과 트랜지스터 제조방법.
The method according to claim 1,
Wherein the p-type organic material is copper phthalocyanine (CuPc) or pentacene.
KR1020170079250A 2017-06-22 2017-06-22 Method of manufacturing field effect transistor comprising channels treated with organic materials KR101780737B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170079250A KR101780737B1 (en) 2017-06-22 2017-06-22 Method of manufacturing field effect transistor comprising channels treated with organic materials

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170079250A KR101780737B1 (en) 2017-06-22 2017-06-22 Method of manufacturing field effect transistor comprising channels treated with organic materials

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020150156957A Division KR20170054161A (en) 2015-11-09 2015-11-09 Field effect transistor comprising channels treated with organic materials and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20170076638A KR20170076638A (en) 2017-07-04
KR101780737B1 true KR101780737B1 (en) 2017-09-21

Family

ID=59357351

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170079250A KR101780737B1 (en) 2017-06-22 2017-06-22 Method of manufacturing field effect transistor comprising channels treated with organic materials

Country Status (1)

Country Link
KR (1) KR101780737B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102426958B1 (en) * 2018-12-14 2022-08-01 한국과학기술원 Thin film transistor compirsing two dimensional material, display comprising the same and manufacturing method for the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073619A (en) 2005-09-05 2007-03-22 Tokyo Institute Of Technology Evaluation device and characteristics measuring method of organic semiconductor field effect transistor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073619A (en) 2005-09-05 2007-03-22 Tokyo Institute Of Technology Evaluation device and characteristics measuring method of organic semiconductor field effect transistor

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Nanoscale, 7, 15442-15449, 2015.08.19.
Nat. Nanotechnol., 8, 826-830, 2013
Nat.Nanotechnol., 9, 2014

Also Published As

Publication number Publication date
KR20170076638A (en) 2017-07-04

Similar Documents

Publication Publication Date Title
Qu et al. Carrier‐type modulation and mobility improvement of thin MoTe2
Zhao et al. Doping, contact and interface engineering of two‐dimensional layered transition metal dichalcogenides transistors
US10636652B2 (en) Method of forming a semiconductor device using layered etching and repairing of damaged portions
US8785911B2 (en) Graphene or carbon nanotube devices with localized bottom gates and gate dielectric
TWI789380B (en) Semiconductor device having 2d lateral hetero-structures and method of fsbricating the same
TWI453820B (en) Semiconductor device and the fabrication method thereof
US10811254B2 (en) Method for fabricating metal chalcogenide thin films
US10872973B2 (en) Semiconductor structures with two-dimensional materials
JP2011091394A (en) Method for manufacturing low defect interface between dielectric, and group iii/v compound
US10541132B2 (en) Forming semiconductor structures with two-dimensional materials
US20180005824A1 (en) A field effect transistor using transition metal dichalcogenide and a method for forming the same
KR101780737B1 (en) Method of manufacturing field effect transistor comprising channels treated with organic materials
KR102418187B1 (en) Method for fabricating metal chalcogenide thin films
KR20170054161A (en) Field effect transistor comprising channels treated with organic materials and method of manufacturing the same
JP2009260325A (en) Semiconductor substrate, method for manufacturing semiconductor substrate and semiconductor device
KR20170015645A (en) Transistor and method for manufacturing thereof
CN112599590A (en) Semiconductor structure
TWI708278B (en) System and method for forming a clean interface between a functional layer and a two-dimensional layeyed semiconductor
JP4850389B2 (en) Doping method and semiconductor device using the same
KR101749599B1 (en) Method of recuding contact resistance of mos-fet
US10541131B2 (en) Indium gallium arsenide surface passivation by sulfur vapor treatment
US20230105515A1 (en) Two-dimensional electronic component and method of manufacturing same
US9984870B2 (en) Combined reactive gas species for high-mobility channel passivation
US20190385841A1 (en) HfO2 Devices
Chhowalla P-type electrical contacts for two-dimensional transition metal dichalcogenides

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right