KR101776054B1 - Digital step attenuator circuit - Google Patents

Digital step attenuator circuit Download PDF

Info

Publication number
KR101776054B1
KR101776054B1 KR1020160042260A KR20160042260A KR101776054B1 KR 101776054 B1 KR101776054 B1 KR 101776054B1 KR 1020160042260 A KR1020160042260 A KR 1020160042260A KR 20160042260 A KR20160042260 A KR 20160042260A KR 101776054 B1 KR101776054 B1 KR 101776054B1
Authority
KR
South Korea
Prior art keywords
switches
attenuation
switch
resistor
gate
Prior art date
Application number
KR1020160042260A
Other languages
Korean (ko)
Inventor
강석민
박경수
박기태
Original Assignee
베렉스주식회사
(주)아이언디바이스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 베렉스주식회사, (주)아이언디바이스 filed Critical 베렉스주식회사
Priority to KR1020160042260A priority Critical patent/KR101776054B1/en
Application granted granted Critical
Publication of KR101776054B1 publication Critical patent/KR101776054B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/24—Frequency-independent attenuators
    • H03H11/245—Frequency-independent attenuators using field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/24—Frequency- independent attenuators
    • H03H7/25—Frequency- independent attenuators comprising an element controlled by an electric or magnetic variable

Landscapes

  • Networks Using Active Elements (AREA)

Abstract

The present invention relates to a digital step attenuator circuit. To provide the digital step attenuator (DSA) circuit with high linearity and high input and output reflection coefficient characteristics over a wide gain control range while having driving performance of a high output in an RF signal band, one switch and other switches are composed of a plurality of MOS transistors which are serially connected. Each gate terminal of the plurality of MOS transistors is connected to a floating resistor with a resistance value which is larger than the impedance of gate-to-source and gate-to-drain capacitance of each MOS transistor. Also, a body terminal of each MOS transistor is connected to a floating resistor with a resistance value which is much larger than the impedance of body-to-source and body-to-drain capacitance.

Description

디지털 스텝 감쇠기 회로{Digital step attenuator circuit}A digital step attenuator circuit

본 발명은 디지털 스텝 감쇠기 회로에 관한 것으로, 특히 RF 신호 대역 에서 고출력의 구동능력을 가짐과 동시에 넓은 이득 제어범위에 걸쳐 고 선형성 및 고 입출력 반사계수 특성을 갖는 디지털 스텝 감쇠기(Digital Step Attenuator; DSA) 회로에 관한 것이다.
The present invention relates to a digital step attenuator circuit, and more particularly, to a digital step attenuator (DSA) having a high output driving capability in an RF signal band and high linearity and high input / output reflection coefficient characteristics over a wide gain control range, Circuit.

일반적으로, RF 회로에는 디지털 스텝 감쇠기(Digital Step Attenuator; DSA)가 사용된다. 이러한 디지털 스텝 감쇠기는 소정의 이득 및 전력을 갖는 감쇠된 RF 신호를 생성하기 위해 무선 주파수(RF) 입력 신호를 감쇠시키는데 사용될 수 있다. 이렇게 감쇠된 RF 신호는 여러 가지 목적을 위해 사용될 수 있는데, 예를 들어 감쇠된 RF 신호는 RF 시스템에서 필터, 변조기 및 증폭기에 대한 입력으로서 사용될 수 있다. Generally, a digital step attenuator (DSA) is used for the RF circuit. Such a digital step attenuator may be used to attenuate a radio frequency (RF) input signal to produce an attenuated RF signal having a predetermined gain and power. This attenuated RF signal can be used for a number of purposes, for example the attenuated RF signal can be used as an input to the filter, modulator and amplifier in the RF system.

디지털 신호 감쇠기는 광범위의 주파수들과 관련된 RF 신호들의 디지털 제어식 감쇠를 제공하기 위해 무선 장치들에 포함될 수 있다. 디지털 신호 감쇠기는 또한 기지국 등과 같은 다른 RF 시스템에도 포함될 수 있다. 따라서 RF 시스템에서의 사용을 위해서는 개선된 디지털 감쇠기가 필요하다. 이를 위해서 디지털 스텝 감쇠기(DSA)는 0.5dB 또는 1dB 스텝 분해능의 우수한 스텝 정확도 및 넓은 이득 제어 범위에 걸쳐 높은 선형도 및 입출력 반사계수를 가져야 한다. 즉, 디지털 스텝 감쇠기는 +30dBm (1Watt) 이상의 고출력 신호의 인가 시에도 우수한 스텝 정확도를 유지하면서도 안정적으로 이득제어를 할 수 있고, 또한 다중 대역, 감쇠 모드/관통 모드 등의 모드 및 표준 지원을 위해서는 광대역 주파수 범위에서 높은 선형성 및 입출력 반사계수 등이 확보되어야 한다.The digital signal attenuator may be included in wireless devices to provide digitally controlled attenuation of RF signals associated with a wide range of frequencies. The digital signal attenuator may also be included in other RF systems such as base stations and the like. Therefore, an improved digital attenuator is required for use in RF systems. To do this, the digital step attenuator (DSA) must have high linearity and I / O reflection coefficients over 0.5dB or 1dB step resolution and excellent step accuracy and wide gain control range. In other words, the digital step attenuator can stably control the gain while maintaining excellent step accuracy even when a high output signal of more than + 30dBm (1Watt) is applied. In addition, in order to support modes and standards such as multi-band, attenuation mode / High linearity and I / O reflection coefficient should be secured in the wide frequency range.

상기와 같은 배경하에서 개발된 것으로 본 발명의 일 목적은, 0.5dB 또는 1dB 스텝의 정확한 스텝 분해능을 가지며, 또한 넓은 이득 제어 범위에 걸쳐 높은 선형도 및 입출력 반사계수를 갖는 디지털 스텝 감쇠기 회로를 제공하는 것에 있다. An object of the present invention developed under the above circumstances is to provide a digital step attenuator circuit having an accurate step resolution of 0.5 dB or 1 dB step and a high linearity and an input / output reflection coefficient over a wide gain control range It is on.

본 발명의 다른 목적은 상기 정확한 스텝 분해능과 우수한 선형성 및 반사계수를 가짐으로써 디지털 스텝 감쇠기의 신뢰성 및 경제성을 개선할 수 있는 디지털 스텝 감쇠기 회로를 제공하는 것에 있다.
It is another object of the present invention to provide a digital step attenuator circuit capable of improving the reliability and economics of a digital step attenuator by having the accurate step resolution and excellent linearity and reflection coefficient.

본 발명의 상기의 목적을 달성하기 위한 본 발명의 일 실시예에 따른 디지털 스텝 감쇠기 회로는, 하나의 스위치, 상기 하나의 스위치와 병렬 접속된 직렬 저항, 상기 저항과 병렬 접속된 병렬 저항 및 상기 병렬 저항과 접속된 다른 스위치를 포함하는 유닛 셀을 복수개 직렬 연결한 구성으로 되는 디지털 스텝 감쇠기 회로로서, 상기 하나의 스위치들 및 다른 스위치들은 직렬 접속된 복수의 MOS 트랜지스터로 구성되고, 상기 복수의 MOS 트랜지스터는 그 게이트 단자에 각각의 MOS 트랜지스터의 게이트-투-소스 및 게이트-투-드레인 커패시턴스의 임피던스보다 큰 저항값을 갖는 플로팅 저항을 접속하고, 또한, 각각의 MOS 트랜지스터의 바디 단자에 바디-투-소스 및 바디-투-드레인 커패시턴스의 임피던스보다 훨씬 큰 저항값을 갖는 플로팅 저항을 접속한 구성으로 된다. According to an aspect of the present invention, there is provided a digital step attenuator circuit including a switch, a series resistor connected in parallel to the one switch, a parallel resistor connected in parallel with the resistor, A digital step attenuator circuit in which a plurality of unit cells including a resistor and other switches connected in series are connected in series, wherein the one switches and the other switches are composed of a plurality of MOS transistors connected in series, To-gate and drain-to-drain capacitances of the respective MOS transistors to a gate terminal of the MOS transistor, and also connects a floating resistor having a resistance value larger than the impedance of the gate-to- A floating resistor connected to a floating resistor having a resistance value much larger than the impedance of the source and body-to-drain capacitance Becomes sex.

본 발명의 다른 실시예에 있어서, 상기 하나의 스위치들 및 다른 스위치들은 개방 시 상기 MOS 트랜지스터의 게이트 및 바디 단자에 (-) 값의 전압을 인가하여 전력 구동능력, 선형성 및 격리도를 향상시킬 수 있다. In another embodiment of the present invention, the one switch and the other switches may apply a negative (-) value voltage to the gate and body terminals of the MOS transistor when open to improve power drive capability, linearity and isolation .

본 발명의 다른 실시예에 있어서, 상기 하나의 스위치들을 거친 누설신호를 하나의 유닛 셀과 다른 유닛 셀 사이의 노드에 접속된 복수의 커패시터를 통해 그라운드에 접속시켜 고주파에서의 안정적인 감쇠량을 확보할 수 있다. In another embodiment of the present invention, a leakage signal via one of the switches is connected to the ground through a plurality of capacitors connected to one unit cell and a node between the other unit cells to secure a stable attenuation in a high frequency have.

본 발명의 다른 실시예에 있어서, 상기 직렬 저항들과 상기 병렬 저항들에 있어서 그 개별 저항값들은 해당 저항들 왼쪽의 유닛 셀과 동일한 감쇠량을 확보할 수 있도록 선택되고, 또한 상기 누설 신호의 차단을 위한 커패시터의 개수는 출력신호의 크기에 따라 선택될 수 있다. In another embodiment of the present invention, the individual resistances of the series resistors and the parallel resistors are selected to ensure the same amount of attenuation as the unit cells to the left of the resistors, The number of capacitors can be selected according to the size of the output signal.

본 발명의 다른 실시예에 있어서, 상기 디지털 스텝 감쇠기 회로는, 상기 누설 신호의 차단을 조정할 수 있는 상기 커패시터와 그라운드 사이에 접속된 또 다른 스위치를 더 포함한다.
In another embodiment of the present invention, the digital step attenuator circuit further comprises another switch connected between the capacitor and the ground that is capable of regulating interception of the leakage signal.

본 발명에 의하면, 0.5dB 또는 1dB 스텝의 정확한 스텝 분해능을 갖고, 또한 넓은 이득 제어 범위에 걸쳐 높은 선형도 및 입출력 반사계수를 가지며, 이에 의해 디지털 스텝 감쇠기의 신뢰성 및 경제성을 개선할 수 있게 된다.
According to the present invention, it is possible to have an accurate step resolution of 0.5 dB or 1 dB step, and also to have a high linearity and an input / output reflection coefficient over a wide gain control range, thereby improving the reliability and economical efficiency of the digital step attenuator.

도 1은 본 발명 일 실시예에 따른 디지털 스텝 감쇠기 회로도를 도시한다.
도 2는 도 1의 디지털 스텝 감쇠기의 스위치 S1과 S2의 상세 회로도를 도시한다.
도 3은 도 1의 디지털 스텝 감쇠기 회로의 일부에 대한 상세 구성을 도시한다. 1 is a circuit diagram of a digital step attenuator according to an embodiment of the present invention.
Fig. 2 shows a detailed circuit diagram of switches S1 and S2 of the digital step attenuator of Fig.
Fig. 3 shows a detailed configuration of a part of the digital step attenuator circuit of Fig.

이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 상세히 설명한다. 그러나 당업자라면 본 발명의 실시형태는 여러 가지의 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로만 한정되는 것이 아님을 인식할 수 있을 것이다. 이하의 설명에서 구성요소들에 대한 기술에서 단수의 표현은 단수로 한정되지 않고 복수를 포함한다. 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 전체에 걸쳐서 동일 또는 유사의 부분에 대해서는 동일 또는 유사의 도면 부호를 부여한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, those skilled in the art will recognize that the embodiments of the present invention may be modified in various ways and that the scope of the present invention is not limited to the embodiments described below. In the following description, the singular representation in the description of the components is not limited to the singular, but includes plural. The shape and size of the elements in the drawings may be exaggerated for clarity and the same or similar reference numerals are given to the same or similar parts throughout the drawings.

도 1은 본 발명일 실시예에 따른 디지털 스텝 감쇠기 회로도를 도시하는데, 감쇠기의 종류 중 하나인 Π형 감쇠기 구조를 도시한다. FIG. 1 shows a circuit diagram of a digital step attenuator according to an embodiment of the present invention, showing a structure of a .pi.-type attenuator which is one of the types of attenuators.

도 1에 도시한 바와 같이, 본 발명의 디지털 스텝 감쇠기 회로(1000)는 스위치 S1(10a), 상기 스위치 S1(10a)와 병렬로 접속된 직렬 저항(RS), 상기 저항(RS)과 병렬 접속된 병렬 저항(RP) 및 상기 병렬 저항(RP)과 접속된 스위치 S2(20a)를 포함하는 유닛 셀(100a)을 복수개 직렬 연결한 구성으로 된다. 도 1의 디지털 스텝 감쇠기는 일반적인 T형, Π형 및 브리지드 T형 중에서 Π형 디지털 스텝 감쇠기이다. 상기 스위치(S1, S2)는 일반적으로 MOSFET으로 구성된다. 1, a digital step attenuator of the present invention circuit 1000 includes switches S1 (10a), the switch S1 (10a) and a series resistor connected in parallel (R S), the resistance (R S) and is the parallel connection of the parallel resistor (R P) and the unit cell (100a) comprising a switch S2 (20a) connected to the parallel resistance (R P) configured by a plurality of series-connected. The digital step attenuator of Fig. 1 is a Π type digital step attenuator among the general T, Π, and bridged T types. The switches S1 and S2 are generally composed of MOSFETs.

도 1에서는, 상기 디지털 스텝 감쇠기 회로(1000)는 각기 0.5dB/1dB/2dB/4dB/8dB/16dB의 감쇠 특성을 갖는 각 유닛 셀들(100a, 100b, 100c...100n)을 직렬로 연결하고, 0.5dB의 스텝 분해능으로 0dB부터 31.5dB까지의 가변 이득 범위를 제어하는 6-bit RF 디지털 스텝 감쇠기이다. 유닛 셀들(100a, 100b, 100c...100n)은 상기 직렬 저항(RS)과 병렬 저항(RP)의 저항값의 비율 조정을 통해 0.5dB/1dB/2dB/4dB/8dB/16dB 감쇠량이 결정될 수 있다. 1, the digital step attenuator circuit 1000 connects the unit cells 100a, 100b, 100c,... 100n having the attenuation characteristics of 0.5dB / 1dB / 2dB / 4dB / 8dB / 16dB in series , A 6-bit RF digital step attenuator that controls the variable gain range from 0dB to 31.5dB with 0.5dB step resolution. Unit cells (100a, 100b, 100c ... 100n ) is a 0.5dB / 1dB / 2dB / 4dB / 8dB / 16dB attenuation by the scaling of the resistance value of the series resistance (R S) and parallel resistors (R P) Can be determined.

상기 디지털 스텝 감쇠기 회로(1000)에서 감쇠 동작 시 유닛 셀(100a~100n)의 스위치 S1(10a~10n)는 개방되고 스위치 S2(20a~20n)는 단락되어 전단에서 결정된 감쇠량을 획득한다. 관통 모드에 있어서는 상기 감쇠 모드와 상보적 동작으로 스위치 S1(10a~10n)가 단락되고 스위치 S2(20a~20n)가 개방되어 감쇠 없이 단락된 스위치 S1(10a~10n)를 통해 즉, 0dB 감쇠량으로 신호가 유닛 셀을 관통하게 된다. 직렬로 연결된 각 유닛 셀(100a ~ 100n)의 감쇠 모드와 관통 모드의 제어를 통해 0dB부터 31.5dB까지의 가변 이득 범위를 0.5dB 스텝 분해능으로 제어할 수 있다. During the attenuation operation in the digital step attenuator circuit 1000, the switches S1 (10a to 10n) of the unit cells 100a to 100n are opened and the switches S2 (20a to 20n) are short-circuited to obtain the determined attenuation amount at the previous stage. In the penetration mode, the switches S1 (10a to 10n) are short-circuited and the switches S2 (20a to 20n) are opened by the complementary operation in the attenuation mode, so that the switches S1 (10a to 10n) So that the signal passes through the unit cell. The variable gain range from 0dB to 31.5dB can be controlled with a 0.5dB step resolution through the attenuation mode and the through mode control of each unit cell 100a to 100n connected in series.

도 1의 저항(RP-RS-RP)의 구조로 된 Π형 스텝 감쇠기는 넓은 주파수 대역에서 우수한 입출력 반사계수와 정확한 감쇠량을 얻을 수 있는 특징이 있다.The Π type step attenuator having the structure of the resistance (R P -R S -R P ) in FIG. 1 is characterized in that excellent input and output reflection coefficients and accurate attenuation can be obtained in a wide frequency band.

도 2는 도 1의 디지털 스텝 감쇠기의 스위치 S1과 S2의 상세 회로도를 도시한다. Fig. 2 shows a detailed circuit diagram of switches S1 and S2 of the digital step attenuator of Fig.

도 2에서는 편의상 스위치 S1(10a~10n)의 구성을 도시하는데, 스위치S2(20a~20n)의 구성 또한 스위치 S1(10a~10n)의 구성과 같다. Fig. 2 shows the configuration of the switches S1 (10a to 10n) for the sake of convenience. The configurations of the switches S2 (20a to 20n) are also the same as those of the switches S1 (10a to 10n).

도시한 바와 같이, 스위치(10)는 직렬 접속된 MOS 트랜지스터(11a~11n)로 구성되고, 상기 MOS 트랜지스터(11a~11n)의 게이트 단자에 각각의 MOS 트랜지스터(11a~11n)의 게이트-투-소스 및 게이트-투-드레인 커패시턴스(CGS 및 CGD)의 임피던스보다 큰 저항값을 갖는 플로팅 저항(RG)을 접속하고, 또한, 각각의 MOS 트랜지스터(11a~11n)의 바디 단자에 바디-투-소스 및 바디-투-드레인 커패시턴스 (CBS 및 CBD)의 임피던스보다 훨씬 큰 저항값을 갖는 플로팅 저항(RB)을 접속한 구성으로 되어 있다. As shown in the figure, the switch 10 is composed of series-connected MOS transistors 11a to 11n, and the gate terminals of the MOS transistors 11a to 11n are connected to the gate-to- A floating resistor R G having a resistance value larger than the impedance of the source and gate-to-drain capacitances C GS and C GD is connected to the body terminal of each of the MOS transistors 11a to 11n, And a floating resistor R B having a resistance value much larger than the impedance of the two-source and body-to-drain capacitances C BS and C BD .

도 2를 참조하면, 본 발명의 스위치(10)는 고 출력의 신호를 안정적으로 수신하고 높은 선형도를 확보하기 위해서 소위 직렬 트랜지스터 기법이라고 하는 연결 기법을 이용하여 복수개의 트랜지스터를 직렬로 연결한 구성으로 되어 있다. 이렇게 트랜지스터를 직렬로 복수개 적층하여 구성하는 이유는 하나의 트랜지스터가 견딜 수 있는 파괴전압 이상으로 신호가 인가되었을 때 인가신호의 전압을 직렬 연결된 복수개의 트랜지스터로 분산시켜 하나의 트랜지스터에 인가되는 전압 스윙을 적층된 개수만큼 나눔으로써 큰 전압 진폭을 갖는 고출력 신호를 수신할 수 있도록 하기 위함이다. 이렇게 되면 하나의 트랜지스터에 인가되는 전압스윙이 작아짐에 비례하여 선형성도 비례적으로 상승하게 된다.Referring to FIG. 2, the switch 10 of the present invention includes a plurality of transistors serially connected using a connection technique called a serial transistor technique in order to stably receive a high-output signal and ensure high linearity Respectively. The reason why a plurality of transistors are stacked in series is that when a signal is applied beyond a breakdown voltage that can be tolerated by one transistor, the voltage of the applied signal is dispersed into a plurality of transistors connected in series so that a voltage swing So that a high output signal having a large voltage amplitude can be received. In this case, the linearity increases proportionally as the voltage swing applied to one transistor decreases.

또한, 상기 스위치(10) 소자의 개방 상태에서의 전력 구동능력, 선형성 및 격리도를 향상시키기 위해서 상기 스위치(10)의 개방 시 상기 MOS 트랜지스터(11a~11n)의 게이트 및 바디 단자에 (-)값의 전압을 인가할 수도 있다.To improve the power driving capability, linearity and isolation of the switch 10 in the open state, a negative (-) value is applied to the gate and body terminals of the MOS transistors 11a to 11n when the switch 10 is opened. May be applied.

도 3은 도 1의 디지털 스텝 감쇠기 회로의 일부에 대한 상세 구성을 도시한다. Fig. 3 shows a detailed configuration of a part of the digital step attenuator circuit of Fig.

도 3에 있어서, 예를 들어 16dB 내지 32dB 감쇠와 같이 입출력 단자 사이에 큰 감쇠 성능이 요구될 때 종래의 Π형의 디지털 스텝 감쇠기에서는 직렬 접속된 유닛 셀의 경우, 감쇠 모드 시 예를 들어, 도 1의 스위치 S1의 개방상태에서는 이 스위치 소자의 입력과 출력 사이의 격리도 특성으로 인해 누설신호가 발생할 수 있고, 이 누설신호 양이 스텝 감쇠기 회로에서 요구되는 감쇠 량보다 클 경우 원하는 감쇠량을 얻을 수 없게 된다. In FIG. 3, when a large attenuation performance is required between input and output terminals, such as 16 dB to 32 dB attenuation, in the conventional Π type digital step attenuator, in the case of a unit cell connected in series, A leakage signal may be generated due to the isolation characteristic between the input and the output of the switch element in the open state of the switch S1 of the switch element S1 and when the amount of this leakage signal is larger than the attenuation amount required by the step attenuator circuit, I will not.

그러나 도 3에 있어서는, 스위치 S1(10a)를 거친 누설신호가 유닛 셀(100a)과 유닛 셀(100b) 사이의 노드에 접속된 복수의 커패시터(40)를 통해 그라운드로 흐르기 때문에 고주파에서의 안정적인 감쇠량을 확보할 수 있게 된다. 이때, 상기 스위치 S1(10a)과 병렬 접속된 직렬 저항(RS)과 상기 저항(RS)과 병렬 접속된 병렬 저항(RP)에 있어서 개별 저항값은 목표시 되는 감쇠량이 확보될 수 있도록 당업자에 의해 적절히 선택될 수 있으며, 또한 상기 누설 신호의 차단을 위한 커패시터(40)의 개수는 출력신호의 크기에 따라 당업자에 의해 적절히 선택할 수 있을 것이다. 또한, 상기 커패시터(40)와 그라운드 사이에는 스위치 S3(30)를 설치하여 누설 신호의 차단을 조정할 수 있다. 상기 스위치 S3(30)의 구성 또한 상기 스위치 S1(10)의 구성과 같을 수 있지만, 이에 한정되는 것은 아니다. 3, since the leakage signal through the switch S1 10a flows to the ground through the plurality of capacitors 40 connected to the node between the unit cell 100a and the unit cell 100b, the stable attenuation amount at the high frequency . At this time, in the series resistance R S connected in parallel to the switch S1 10a and the parallel resistance R P connected in parallel with the resistor R S , the individual resistance value is set so that the target attenuation can be secured And the number of capacitors 40 for blocking the leakage signal may be appropriately selected by those skilled in the art depending on the magnitude of the output signal. A switch S3 (30) may be provided between the capacitor 40 and the ground to adjust the blocking of the leakage signal. The configuration of the switch S3 (30) may also be the same as that of the switch S1 (10), but is not limited thereto.

이상에서 기술한 본 발명의 디지털 스텝 감쇠기 회로에 의하면 0.5dB 또는 1dB 스텝의 정확한 스텝 분해능을 갖고, 또한 넓은 이득 제어 범위에 걸쳐 높은 선형도 및 입출력 반사계수를 가지며, 이에 의해 디지털 스텝 감쇠기의 신뢰성 및 경제성을 개선하는 효과를 얻을 수 있다. The digital step attenuator circuit of the present invention described above has an accurate step resolution of 0.5 dB or 1 dB steps and has a high linearity and input / output reflection coefficient over a wide gain control range, The effect of improving the economical efficiency can be obtained.

지금까지 본 발명의 일 실시예에 따른 디지털 스텝 감쇠기 회로를 도면을 참조로 하여 상세히 기술하였지만, 이것은 예시 목적이지 이것으로 본 발명을 한정하고자 함은 아니며, 본 발명의 범위는 상세한 설명보다는 이하의 부속청구범위에 의해 정해지며, 본 발명의 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형 형태는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Although the digital step attenuator circuit according to an embodiment of the present invention has been described in detail with reference to the drawings, it is for the purpose of illustration and not for limiting the present invention. The scope of the present invention is not limited to the following It is intended that the present invention covers the modifications and variations of this invention provided they come within the scope of the appended claims and their equivalents.

10a ~ 10n: 스위치
11a ~ 11n: MOS 트랜지스터
20a ~ 20n: 스위치
30: 스위치
40: 커패시터
100a ~ 100n: 유닛 셀
1000: 디지털 스텝 감쇠기 10a to 10n: switch
11a to 11n: MOS transistors
20a to 20n: switches
30: Switch
40: Capacitor
100a to 100n:
1000: Digital step attenuator

Claims (5)

하나의 스위치, 상기 하나의 스위치와 병렬 접속된 직렬 저항, 상기 저항과 병렬 접속된 병렬 저항 및 상기 병렬 저항과 접속된 다른 스위치를 포함하는 유닛 셀을 복수개 직렬 연결한 구성으로 되는 디지털 스텝 감쇠기 회로로서,
상기 하나의 스위치들 및 다른 스위치들은 직렬 접속된 복수의 MOS 트랜지스터로 구성되고, 상기 복수의 MOS 트랜지스터는 그 게이트 단자에 각각의 MOS 트랜지스터의 게이트-투-소스 및 게이트-투-드레인 커패시턴스의 임피던스보다 큰 저항값을 갖는 플로팅 저항을 접속하고, 또한, 각각의 MOS 트랜지스터의 바디 단자에 바디-투-소스 및 바디-투-드레인 커패시턴스의 임피던스보다 훨씬 큰 저항값을 갖는 플로팅 저항을 접속한 구성으로 되고,
감쇠 모드 동작 시 상기 유닛 셀의 하나의 스위치들은 개방되고 상기 다른 스위치들은 단락되어 전단에서 결정된 감쇠량을 획득하고, 관통 모드에 있어서는 상기 감쇠 모드와 상보적 동작으로 하나의 스위치들은 단락되고 다른 스위치들은 개방되어 감쇠 없이 단락된 상기 하나의 스위치들을 통해 0dB 감쇠량으로 신호가 상기 유닛 셀을 관통하는 것을 특징으로 하는 디지털 스텝 감쇠기 회로.
A digital step attenuator circuit having a plurality of unit cells including one switch, a series resistor connected in parallel with the one switch, a parallel resistor connected in parallel with the resistor, and another switch connected to the parallel resistor ,
Wherein the one switches and the other switches are constituted by a plurality of MOS transistors connected in series and the plurality of MOS transistors are connected to the gate terminals thereof in such a manner that the impedances of the gate-to-source and the gate-to-drain capacitances of the respective MOS transistors A floating resistor having a large resistance value is connected and a floating resistor having a resistance value much larger than the impedance of the body-to-source and body-to-drain capacitances is connected to the body terminal of each MOS transistor ,
One of the switches of the unit cell is opened and the other switches are short-circuited to obtain a determined attenuation amount at the front end in the attenuation mode operation, and in the through mode, one switch is shorted and the other switches are opened So that the signal passes through the unit cell with 0 dB attenuation through the one switches shorted without attenuation.
제1항에 있어서,
상기 하나의 스위치들 및 다른 스위치들은 개방시 상기 MOS 트랜지스터의 게이트 및 바디 단자에 (-) 값의 전압을 인가하여 전력 구동능력, 선형성 및 격리도를 향상시키는 것을 특징으로 하는 디지털 스텝 감쇠기 회로.
The method according to claim 1,
Wherein the one switches and the other switches apply a negative voltage to the gate and body terminals of the MOS transistor when open to improve power drive capability, linearity and isolation.
제1항 또는 제2항에 있어서,
상기 하나의 스위치들을 거친 누설신호를 하나의 유닛 셀과 다른 유닛 셀 사이의 노드에 접속된 복수의 커패시터를 통해 그라운드에 접속시켜 고주파에서의 안정적인 감쇠량을 확보하는 것을 특징으로 하는 디지털 스텝 감쇠기 회로.
3. The method according to claim 1 or 2,
And a leakage signal from one of the switches is connected to the ground through a plurality of capacitors connected to a node between one unit cell and another unit cell to ensure a stable attenuation in a high frequency.
제3항에 있어서,
상기 직렬 저항들과 상기 병렬 저항들에 있어서 그 개별 저항값들은 해당 저항들 왼쪽의 유닛 셀과 동일한 감쇠량을 확보할 수 있도록 선택되고, 또한 상기 누설 신호의 차단을 위한 커패시터의 개수는 출력신호의 크기에 따라 선택되는 것을 특징으로 하는 디지털 스텝 감쇠기 회로.
The method of claim 3,
The resistance values of the series resistors and the parallel resistors are selected so as to secure the same amount of attenuation as that of the unit cells to the left of the resistors, and the number of capacitors for interrupting the leakage signal is selected in accordance with the magnitude ≪ / RTI > of the digital step attenuator circuit.
제3항에 있어서,
상기 누설 신호의 차단을 조정할 수 있는 상기 커패시터와 그라운드 사이에 접속된 또 다른 스위치를 더 포함하는 것을 특징으로 하는 디지털 스텝 감쇠기 회로. The method of claim 3,
Further comprising another switch connected between the capacitor and ground to adjust the blocking of the leakage signal. ≪ RTI ID = 0.0 > 21. < / RTI >
KR1020160042260A 2016-04-06 2016-04-06 Digital step attenuator circuit KR101776054B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160042260A KR101776054B1 (en) 2016-04-06 2016-04-06 Digital step attenuator circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160042260A KR101776054B1 (en) 2016-04-06 2016-04-06 Digital step attenuator circuit

Publications (1)

Publication Number Publication Date
KR101776054B1 true KR101776054B1 (en) 2017-09-07

Family

ID=59925774

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160042260A KR101776054B1 (en) 2016-04-06 2016-04-06 Digital step attenuator circuit

Country Status (1)

Country Link
KR (1) KR101776054B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220054000A (en) * 2020-10-23 2022-05-02 고려대학교 산학협력단 Compact digital attenuator

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100862451B1 (en) * 2007-07-19 2008-10-08 삼성전기주식회사 Step attenuator
KR101354816B1 (en) * 2009-07-28 2014-01-22 퀄컴 인코포레이티드 Switch with improved biasing
JP2015523006A (en) * 2012-06-01 2015-08-06 クアルコム，インコーポレイテッド Step attenuator with constant input capacitance

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100862451B1 (en) * 2007-07-19 2008-10-08 삼성전기주식회사 Step attenuator
KR101354816B1 (en) * 2009-07-28 2014-01-22 퀄컴 인코포레이티드 Switch with improved biasing
JP2015523006A (en) * 2012-06-01 2015-08-06 クアルコム，インコーポレイテッド Step attenuator with constant input capacitance

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220054000A (en) * 2020-10-23 2022-05-02 고려대학교 산학협력단 Compact digital attenuator
KR102621952B1 (en) * 2020-10-23 2024-01-05 고려대학교 산학협력단 Compact digital attenuator

Similar Documents

Publication Publication Date Title
US6737933B2 (en) Circuit topology for attenuator and switch circuits
KR101712269B1 (en) System and method for a radio frequency switch
US7403071B2 (en) High linearity and low noise amplifier with continuously variable gain control
CN109412554B (en) Broadband high-precision numerical control active attenuator
US8896375B2 (en) Efficiency improved envelope amplifier using dual switching amplifiers
US9397635B2 (en) Segmented attenuator with glitch reduction
EP3010147B1 (en) Apparatus and methods for controlling overshoot in digital step attenuators
CN102859867B (en) There is the power amplifier of low-noise factor and voltage variable gain
US20090072931A1 (en) Integrated Digitally Controlled Linear-in-Decibels Attenuator
CN110830001A (en) Ultra-wideband attenuator
US20160248400A1 (en) Apparatus and methods for radio frequency switching
CN102647155A (en) Variable gain amplifier
KR102621952B1 (en) Compact digital attenuator
CN114244316A (en) Broadband switch control attenuation unit and broadband switch type attenuator
KR101776054B1 (en) Digital step attenuator circuit
CN114389571A (en) Broadband switch control attenuation unit and broadband switch type attenuator
JP7540555B2 (en) Driver Circuit
US10340858B2 (en) Linearized distributed amplifier architecture
CN111817689B (en) High-linearity attenuator
KR101874525B1 (en) High Isolation RF Switch
JP2019197968A (en) Variable gain amplifier
US7081791B2 (en) Automatically adjusting low noise amplifier
KR101941435B1 (en) Receiving Amplifier Circuit For Improving Linearity
Sun et al. A 26-32GHz Differential Attenuator with 0.23 dB RMS Attenuation Error and 11.2 dBm IP1dB in 40nm CMOS Process
RU2791889C1 (en) Electrically controlled microwave attenuator with discrete control of input signal dampening

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant