KR101775728B1 - Apparatus and method for controlling network timing - Google Patents
Apparatus and method for controlling network timing Download PDFInfo
- Publication number
- KR101775728B1 KR101775728B1 KR1020100138162A KR20100138162A KR101775728B1 KR 101775728 B1 KR101775728 B1 KR 101775728B1 KR 1020100138162 A KR1020100138162 A KR 1020100138162A KR 20100138162 A KR20100138162 A KR 20100138162A KR 101775728 B1 KR101775728 B1 KR 101775728B1
- Authority
- KR
- South Korea
- Prior art keywords
- packet
- timing
- pdv
- network
- master
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/0033—Correction by delay
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/24—Radio transmission systems, i.e. using radiation field for communication between two or more posts
- H04B7/26—Radio transmission systems, i.e. using radiation field for communication between two or more posts at least one of which is mobile
- H04B7/2662—Arrangements for Wireless System Synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
- H04L7/0012—Synchronisation information channels, e.g. clock distribution lines by comparing receiver clock with transmitter clock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W56/00—Synchronisation arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W56/00—Synchronisation arrangements
- H04W56/004—Synchronisation arrangements compensating for timing error of reception due to propagation delay
- H04W56/0045—Synchronisation arrangements compensating for timing error of reception due to propagation delay compensating for timing error by altering transmission time
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W56/00—Synchronisation arrangements
- H04W56/0055—Synchronisation arrangements determining timing error of reception due to propagation delay
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W80/00—Wireless network protocols or protocol adaptations to wireless operation
Abstract
IEEE 1588 시스템(PTP)의 패킷 네트워크에서 PDV 프로파일의 변동에 선택적으로 대응하여 타이밍을 제어함으로써, 동기 획득 품질을 향상시킬 수 있는 네트워크 타이밍 제어 장치 및 방법이 개시된다. 본 발명에 의하면, 마스터로부터 타이밍 패킷을 수신받아, 수신된 타이밍 패킷의 전송지연 변동(PDV) 값을 패턴화하고, PDV 패턴 정보에 따라 타이밍 패킷을 동적으로 필터링하여 전송지연 추정에 사용될 유효 패킷을 조정한다. 이때 유효 패킷을 모니터링하여, 유효 패킷이 존재하지 않는 경우, 마스터로 네트워크 특성을 고려하여 타이밍 패킷을 전송하도록 요구할 수 있다. 이후 필터링된 유효 패킷의 전송지연을 추정하여 시각과 주파수를 동기화시킨다. Disclosed is a network timing control apparatus and method capable of improving synchronization acquisition quality by selectively controlling the variation of a PDV profile in a packet network of an IEEE 1588 system (PTP), thereby controlling timing. According to the present invention, a timing packet is received from a master, a transmission delay variation (PDV) value of a received timing packet is patterned, a timing packet is dynamically filtered according to the PDV pattern information, Adjust. At this time, the valid packet is monitored, and if there is no valid packet, the master may request to transmit the timing packet considering the network characteristics. Then, the transmission delay of the filtered valid packet is estimated to synchronize the time and frequency.
Description
본 발명은 IEEE 1588(PTP) 기술분야에 관한 것으로, 더욱 상세하게는 패킷 네트워크에서 타이밍을 제어하여 서로 다른 장치들 간에 시각 및 주파수를 동기화시킬 수 있는 네트워크 타이밍 제어 장치 및 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the field of IEEE 1588 (PTP) technology, and more particularly, to an apparatus and method for controlling network timing which can control timing in a packet network to synchronize time and frequency between different devices.
네트워크에서 시각과 주파수를 일치시킴으로써 원격지에 위치한 계측기의 정확한 측정을 유도할 수 있으며, 통신 장비에 있어서는 이동성을 확보하는 수단으로서 활용된다. 특히 무선통신 시스템에서 단말(mobile station)이 다른 단말과 통신함에 있어서 이동성(mobility)을 갖기 위해서는 각 기지국(base station)의 시각이 정해진 오차 범위 내에서 일치해야 한다. 예컨대 무선통신 시스템에서 CDMA, WiMAX, LTE의 시간, 주파수 허용오차는 다음의 표1과 같다. By matching the time and frequency in the network, it is possible to induce accurate measurement of the instrument located in the remote place, and it is utilized as a means to secure mobility in the communication equipment. In particular, in a wireless communication system, in order for a mobile station to communicate with other terminals, the time of each base station must match within a predetermined error range in order to have mobility. For example, the time and frequency tolerances of CDMA, WiMAX and LTE in a wireless communication system are shown in Table 1 below.
무선통신 기지국은 크기에 있어서 소형화되고 있고 설치환경 또한 가정 또는 사무실로 이동함에 따라 셀 커버리지가 작아지는 추세에 있다. 기존 매크로 커버리지를 갖는 기지국을 설치 및 운용하는데 소요되는 비용을 고려할 때 음영지역을 보다 경제적인 방법으로 해결할 수 있다는 점에서 경쟁력을 갖는다. The wireless communication base station is becoming smaller in size and the cell coverage is becoming smaller as the installation environment is moved to the home or the office. Considering the cost of installing and operating a base station with existing macro coverage, it has a competitive advantage in that it can solve the shadow area in a more economical way.
CDMA 시스템에서는 기지국 간의 시각과 주파수를 동기화시키기 위해서 GPS 위성 및 GPS 위성 수신기 등을 통해 타이밍과 동기를 획득한다. 이때 기지국의 위치가 GPS로부터 신호를 수신하기 위해서는 GPS 안테나가 충분한 시야각(line of sight)을 확보해야 하며, 동기 시각의 정확도 등 품질에 영향을 미친다. In CDMA system, timing and synchronization are acquired through GPS satellite and GPS satellite receiver to synchronize the time and frequency between base stations. In this case, in order for the base station to receive a signal from the GPS, it is necessary to secure a sufficient line-of-sight of the GPS antenna and affect the quality such as the accuracy of the synchronization time.
FDD 방식을 갖는 WCDMA 시스템에서는 백홀(backhaul)이 E1/T1과 같이 동기된 네트워크에서 클럭(clock)을 복원(recovery)하여 망을 동기시킨다. In a WCDMA system with an FDD scheme, a backhaul synchronizes the network by recovering a clock in a synchronized network like E1 / T1.
그러나 ALL IP에서 백홀(backhaul)로 이더넷(ethernet)을 사용하게 되는 경우, 이는 동기된 네트워크가 아니므로 망에서 클럭을 복원할 수 없어 PTP(Precision Timing Protocol), NTP(Network Timing Protocol) 등의 타이밍 프로토콜을 사용해야 한다. 특히 가정용 펨토셀(femtocell)의 경우에 인터넷 접속을 위하여 DSL, Etherent, Cable 네트워크를 사용하고 있으며, 이러한 종류의 네트워크 또한 동기된 네트워크가 아니므로 PTP와 같이 별도의 타이밍 동기를 위한 방안이 고려되어야 한다. However, when using ethernet as a backhaul in ALL IP, it can not restore the clock in the network because it is not a synchronized network, so that timing such as PTP (Precision Timing Protocol) and NTP (Network Timing Protocol) Protocol. Especially, femtocell for home uses DSL, Etherent, and Cable network for Internet access. Since this type of network is not a synchronized network, a separate timing synchronization scheme such as PTP should be considered.
IEEE 1588은 시간 동기화 표준 프로토콜로서, 디바이스가 네트워크 상에서 가장 정밀하고 정확한 클럭을 활용할 수 있는 프로토콜을 제공한다. 이 개방 프로토콜은 간략히 이름 지어 PTP(Precision Time Protocol)라고 한다. PTP는 마스터와 슬레이브간 타이밍 패킷을 정해진 프로토콜에 의하여 주고 받으면서 마스터와 슬레이브간의 전송지연(delay)을 측정하여 슬레이브에서 시각과 주파수를 복원(recovery)하게 되며, 각각의 슬레이브는 요구되는 오차 범위 내에서 동일한 시각과 주파수를 갖도록 동기된다. 즉 PTP는 마스터와 슬레이브가 타이밍 패킷을 주고 받으면서 마스터와 슬레이브 간의 전송지연(delay)과 전송지연 변동(PDV: Packet Delay Variation)을 슬레이브에서 측정하여 이를 보정한다. 이때 슬레이브에 도달하는 타이밍 패킷의 PDV 값은 통계적인 특성치를 활용하여 사용하는데, 일 예로 각 패킷의 전송지연(delay) 평균을 사용할 수 있다. 이 경우, PDV의 확률밀도함수가 정규분포를 갖지 않은 경우 평균을 통계량으로 활용하면 통계치의 오차가 커지는 문제점이 있다. 실제 네트워크에서 발견되는 PDV 분포는 정규 분포하지 않는 경우가 많으며, 다양한 프로파일을 갖게 된다. 따라서 다양한 PDV 프로파일의 형태를 반영하지 않고, 단지 평균에 의한 통계량을 획일적으로 사용하게 되면 균일한 동기 획득 품질을 얻지 못하는 문제점이 있다. IEEE 1588 is a time synchronization standard protocol that provides a protocol for devices to utilize the most precise and accurate clocks on the network. This open protocol is abbreviated as Precision Time Protocol (PTP). PTP is to recover the time and frequency from the slave by measuring the delay between the master and the slave while exchanging timing packets between the master and the slave according to a prescribed protocol. And synchronized to have the same time and frequency. In other words, the PTP compensates the transmission delay and the packet delay variation (PDV: Packet Delay Variation) between the master and the slave while the master and the slave exchange timing packets. In this case, the PDV value of the timing packet arriving at the slave is used by using the statistical characteristic value. For example, the delay average of each packet can be used. In this case, when the probability density function of the PDV does not have a normal distribution, there is a problem that the error of the statistic becomes larger when the average is used as the statistic. PDV distributions found in real networks are often not normally distributed and have various profiles. Therefore, if uniform statistics are used uniformly without reflecting the shape of various PDV profiles, uniform acquisition quality can not be obtained.
본 발명의 목적은 IEEE 1588 시스템(PTP)의 패킷 네트워크에서 PDV 프로파일의 변동에 선택적으로 대응하여 타이밍을 제어함으로써, 동기 획득 품질을 향상시킬 수 있는 네트워크 타이밍 제어 장치 및 방법을 제공하는 것이다. It is an object of the present invention to provide a network timing control apparatus and method capable of improving synchronization acquisition quality by selectively controlling the variation of a PDV profile in a packet network of an IEEE 1588 system (PTP).
본 발명의 일 특징에 따르면, IEEE 1588 시스템(PTP)의 패킷 네트워크에서 PDV 프로파일의 변동에 선택적으로 대응하여 타이밍을 제어함으로써, 동기 획득 품질을 향상시킬 수 있는 네트워크 타이밍 제어 장치 및 방법이 개시된다. 본 발명에 의하면, 마스터로부터 타이밍 패킷을 수신받아, 수신된 타이밍 패킷의 전송지연 변동(PDV) 값을 패턴화하고, PDV 패턴 정보에 따라 타이밍 패킷을 동적으로 필터링하여 전송지연 추정에 사용될 유효 패킷을 조정한다. 이때 유효 패킷을 모니터링하여, 유효 패킷이 존재하지 않는 경우, 마스터로 네트워크 특성을 고려하여 타이밍 패킷을 전송하도록 요구할 수 있다. 이후 필터링된 유효 패킷의 전송지연을 추정하여 시각과 주파수를 동기화시킨다. According to one aspect of the present invention, a network timing control apparatus and method capable of improving synchronization acquisition quality by controlling timing corresponding selectively to variation of a PDV profile in a packet network of an IEEE 1588 system (PTP) is disclosed. According to the present invention, a timing packet is received from a master, a transmission delay variation (PDV) value of a received timing packet is patterned, a timing packet is dynamically filtered according to the PDV pattern information, Adjust. At this time, the valid packet is monitored, and if there is no valid packet, the master may request to transmit the timing packet considering the network characteristics. Then, the transmission delay of the filtered valid packet is estimated to synchronize the time and frequency.
본 발명에 의하면, PTP 등 타이밍 패킷을 사용하여 네트워크를 동기시키는 WCDMA, LTE 기지국의 안정적인 호 서비스 및 높은 핸드오프 성공율 등의 품질을 도모할 수 있다. According to the present invention, quality such as WCDMA for synchronizing the network using timing packets such as PTP, stable call service for LTE base stations, and high handoff success rate can be achieved.
또한 PTP를 이용하여 클럭의 주파수와 시각을 동기화시킬 때 네트워크의 조건에 대한 의존성을 줄여준다. 특히 네트워크의 부하가 증가하는 경우 동기된 클럭의 품질이 크게 저하되는 문제점을 개선하고 우수한 품질을 유지할 수 있게 한다. It also reduces the dependency on network conditions when synchronizing clock frequency and time using PTP. Particularly, when the load of the network increases, the problem that the quality of the synchronized clock is largely deteriorated is solved and the excellent quality can be maintained.
또한 스위치나 라우터의 큐잉 지연(queuing delay) 등 네트워크의 특성에 기인하는 PDV의 변동에 선택적으로 대응하여 복원 클럭(recovery clock)의 품질을 유지할 수 있다.In addition, the quality of the recovery clock can be maintained by selectively responding to fluctuations of the PDV due to network characteristics such as a queuing delay of a switch or a router.
또한 단위 시간당 적은 수의 타이밍 패킷으로 동기 품질 저하 없이 유지할 수 있다. 네트워크의 부하가 크게 발생하는 경우에만 타이밍 패킷을 버스트(burst)하게 동작시키며, 일반적인 부하 조건에서는 높은 전송율(rate)의 타이밍 패킷을 필요로 하지 않는다 In addition, a small number of timing packets per unit time can be maintained without degrading the synchronization quality. The timing packet is operated in a burst mode only when the load on the network is large, and a timing packet of a high rate is not required in a normal load condition
도1은 본 발명이 적용될 수 있는 IEEE 1588 시스템의 구성을 도시한 도면.
도2는 IEEE 1588 타이밍 메시지를 보여주는 도면.
도3a 내지 도3c는 PTP 슬레이브에서 관측되는 PDV 프로파일의 다양한 예를 도시한 도면.
도4는 PTP 마스터에서 PTP 슬레이브로 주기적으로 타이밍 패킷을 전달하는 과정을 도시한 도면.
도5는 본 발명의 실시예에 따라 네트워크 타이밍 제어 장치의 구성을 도시한 도면.
도6은 본 발명의 실시예에 따라 PDV 셰이퍼에서 PDV 프로파일을 측정하기 위한 상세 구성을 도시한 도면.
도7은 본 발명의 실시예에 따라 PTP 마스터에서 PTP 슬레이브로 버스트하게 타이밍 패킷을 전달하는 과정을 도시한 도면.1 shows a configuration of an IEEE 1588 system to which the present invention can be applied;
2 shows an IEEE 1588 timing message.
Figures 3A-3C illustrate various examples of PDV profiles observed in a PTP slave;
4 is a diagram illustrating a process of periodically transmitting a timing packet from a PTP master to a PTP slave;
5 is a diagram showing a configuration of a network timing control apparatus according to an embodiment of the present invention.
6 illustrates a detailed configuration for measuring a PDV profile in a PDV shaper in accordance with an embodiment of the present invention.
7 illustrates a process of delivering a timing packet to burst from a PTP master to a PTP slave according to an embodiment of the present invention.
이하 첨부된 도면을 참조하여 본 발명의 실시예들에 대해 상세히 설명한다. 다만, 이하의 설명에서는 본 발명의 요지를 불필요하게 흐릴 우려가 있는 경우, 널리 알려진 기능이나 구성에 관한 구체적 설명은 생략하기로 한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description, well-known functions or constructions will not be described in detail if they obscure the subject matter of the present invention.
도1은 본 발명이 적용될 수 있는 IEEE 1588 시스템의 구성을 도시한 도면이다. 도2는 IEEE 1588 타이밍 메시지를 보여주는 도면이고, 도3a 내지 도3c는 PTP 슬레이브에서 관측되는 PDV 프로파일의 다양한 예를 도시한 도면이다. 도4는 PTP 마스터에서 PTP 슬레이브로 주기적으로 타이밍 패킷을 전달하는 과정을 보여준다. FIG. 1 is a diagram illustrating a configuration of an IEEE 1588 system to which the present invention can be applied. FIG. 2 is a view showing an IEEE 1588 timing message, and FIGS. 3A to 3C are diagrams showing various examples of PDV profiles observed in a PTP slave. 4 shows a process of periodically transmitting a timing packet from the PTP master to the PTP slave.
패킷 네트워크상에서 시간 동기를 맞추기 위한 방법인 IEEE 1588 시스템은 몇 개의 노드로 구성되며, 모두 클럭으로 표현되고 클럭은 네트워크를 통해서 서로 연결된다. The IEEE 1588 system, which is a method for time synchronization on a packet network, is composed of several nodes, all represented by clocks and the clocks are connected to each other through a network.
IEEE 1588 시스템은 크게 네트워크의 모든 노드(node)에게 시간정보가 담긴 패킷을 송신할 수 있는 PTP 마스터(master)와, 마스터가 송신한 시간 패킷(timing packet)을 이용하여 마스터의 클럭에 동기를 맞추는 PTP 슬레이브(slave)로 구성된다. The IEEE 1588 system consists of a PTP master that can transmit packets containing time information to all nodes of the network and a PTP master that synchronizes the clock of the master using a timing packet transmitted by the master And a PTP slave.
PTP 마스터는 GPS(Global Positioning System) 또는 정확한 클럭원으로부터 시간정보를 받아서 내부의 IEEE 1588 알고리즘의 기본 클럭으로 사용하며, PTP 슬레이브는 마스터로부터 받은 시간 패킷에 담긴 시간정보를 추출하여 슬레이브의 내부 시간(local clock)을 마스터의 클럭에 맞추게 된다.The PTP master receives time information from GPS (Global Positioning System) or an accurate clock source and uses it as a base clock of the internal IEEE 1588 algorithm. The PTP slave extracts the time information contained in the time packet received from the master, local clock) to the master's clock.
IEEE 1588 시스템에서 마스터와 슬레이브는 도2에 도시된 바와 같이 오프셋 보정 과정과 전송지연 측정 과정을 통해서 동기를 맞추게 된다. In the IEEE 1588 system, the master and the slave are synchronized through the offset correction process and the transmission delay measurement process as shown in FIG.
오프셋 보정(offset correction) 과정은, PTP 마스터(10)와 PTP 슬레이브(20) 간의 시간차(time difference)를 보정하는 것으로서, 이를 위해서 PTP 마스터(10)는 주기적으로 동기 메시지(synchronization message)인 싱크(sync) 메시지를 PTP 슬레이브(20)로 전송한다(예컨대 2초마다 전송함). 이때 PTP 마스터(10)는 싱크 메시지를 전송한 정확한 시간을 하드웨어 또는 소프트웨어를 이용하여 측정하며, 측정된 송신시간은 폴로업(follow-Up) 메시지를 이용하여 다시 한번 PTP 슬레이브(20)로 전송된다. PTP 슬레이브(20)는 싱크 메시지의 수신시간을 하드웨어 또는 소프트웨어를 이용하여 측정하며, 폴로업 메시지에 포함된 PTP 마스터(10)의 싱크 메시지의 송신시간과 측정된 싱크 메시지의 수신시간과의 차이를 이용하여 PTP 마스터(10)와의 오프셋을 보정하게 된다. 즉 폴로업 메시지에 포함된 정확한 송신시간과 측정한 수신시간을 이용하여 마스터 클럭으로부터 슬레이브 클럭 간의 편차를 계산할 수 있기 때문에 PTP 슬레이브(20)의 시간이 맞게 된다. 그러나 결정된 편차는 여전히 네트워크 전송지연(delay)을 포함한다. 이를 위해 다음의 전송지연 측정 과정을 수행한다. The offset correction process corrects a time difference between the
전송지연 측정 과정은, PTP 마스터(10)와 PTP 슬레이브(20) 간의 전송지연(delay)을 측정하는 것으로서, 이를 위해서 PTP 슬레이브(20)는 PTP 마스터(10)로 지연요청(delay request) 메시지를 주기적으로 전송하며, PTP 마스터(10)는 하드웨어 또는 소프트웨어를 이용하여 지연요청 메시지의 수신시간을 측정하여, PTP 슬레이브(20)의 지연요청 메시지를 수신한 시간을 지연응답(delay response) 메시지를 이용하여 PTP 슬레이브(20)에게 알린다. 따라서 지연응답 메시지를 수신한 PTP 슬레이브(20)는 지연요청 메시지의 송신시간과 PTP 마스터(10)가 지연응답 메시지를 통해 송신한 수신시간의 차이를 이용하여 네트워크의 전송지연(delay)을 측정한다.The transmission delay measurement process measures a delay between the
싱크 메시지, 폴로업 메시지, 지연요청 메시지, 지연응답 메시지를 이용하여 PTP 마스터(10)와 PTP 슬레이브(20) 간에 시간 동기를 맞추는 과정을 수식으로 설명하면, PTP 마스터(10)가 싱크 메시지를 전송한 시간을 t0, PTP 슬레이브(20)가 싱크 메시지를 수신한 시간을 t1, PTP 슬레이브(20)가 지연요청 메시지를 전송한 시간을 t2, PTP 마스터(10)가 지연응답 메시지를 수신한 시간을 t3라 했을 때, 오프셋 시간 및 전송지연 시간은 다음의 수학식1과 같다.A process of adjusting time synchronization between the
패킷 네트워크의 구성에 따라서 라우터(router) 및 스위치(switch) 등이 PTP 마스터(10)와 PTP 슬레이브(20) 사이에 놓일 수 있고, 또한 패킷 네트워크는 고정된 경로(path)를 따라서 전송되는 것이 아니라 망의 상태에 따라서 경로가 시시각각 변할 수 있다. 따라서 시간에 따라 변하는 PTP 마스터(10)와 PTP 슬레이브(20) 간의 전송지연은 다음의 수학식2와 같이 나타낼 수 있다.A router and a switch may be placed between the
물론 PTP 마스터(10)와 PTP 슬레이브(20) 간의 전송지연 시간이 일정하다면, PTP 마스터(10)와 PTP 슬레이브(20) 간의 시간 동기는 상기 수학식1에 의하여 단순히 산술적인 계산으로 이루어질 수 있다. 하지만 전송지연 변동(PDV)에 의해 전송지연 시간은 스토캐스틱(Stochastic) 또는 랜덤(Random)한 특성을 나타낸다. 따라서 전송지연 시간을 정확하게 추정하여 시간 동기를 맞추기 위해서는 PDV를 정확하게 반영할 필요가 있다. 다양한 PDV 프로파일의 형태를 반영하지 않고, 단지 평균에 의한 통계량을 획일적으로 사용하게 되면 균일한 동기 획득 품질을 얻지 못한다. Of course, if the transmission delay time between the
도3a와 같은 구조에서는 오히려 최소 전송지연(delay)을 갖는 타이밍 패킷을 사용하고 나머지를 필터링하여 제거하는 것이 안정된 통계량 확보가 가능할 것이다. 따라서 PTP 슬레이브(20)에 도달하는 모든 패킷들이 유효하다고 판단하지 않고 유효한 일부 패킷(이하 'meaningful packet'이라 함)을 필터링함으로써 PTP 슬레이브(20)에서 복원하는 시각과 주파수 획득을 더욱 정확하게 만들 수 있다. In the structure as shown in FIG. 3A, it is possible to secure a stable statistic by using a timing packet having a minimum transmission delay and filtering the rest. Therefore, it is possible to more accurately obtain the time and frequency acquisition to be restored in the
그러나 고려해야 할 사항으로, PDV가 부하의 조건에 따라 변동한다는 점이다. 도3a 내지 도3c와 같이 20%네트워크 부하(도3a), 40% 네트워크 부하(도3b), 60% 네트워크 부하(도3c)인 조건에서 PDV 형태가 크게 다른 것을 알 수 있는데, 도3c는 정규분포에 가까우며 최소 전송지연을 갖는 패킷을 meaningful packet으로 필터링할 경우, 그 확률이 적어 clock discipling 단계(마스터와 슬레이브 간의 측정된 전송지연(delay)을 레퍼런스(reference)로 사용하여 슬레이브의 주파수와 시각을 결정함)에서 reference가 존재하지 않을 확률이 증가하게 되어 경우에 따라 불능(holdover) 상태가 된다. However, it should be considered that PDV fluctuates according to load conditions. As shown in FIGS. 3A to 3C, it can be seen that the PDV type greatly differs under 20% network load (FIG. 3A), 40% network load (FIG. 3B), and 60% network load When a packet with a minimum transmission delay is filtered and a packet with a minimum transmission delay is used as a meaningful packet, the probability is low and the frequency of the slave and the time of the slave are determined by using the measured transmission delay between the master and the slave as a reference The probability that a reference does not exist increases and becomes a holdover condition in some cases.
또 다른 고려사항으로, 네트워크의 종류에 따라 PDV 형태가 다르게 나타난다는 점이다. DSL과 같은 비대칭 네트워크와 이더넷과 같은 대칭 네트워크는 다르다. 이는 네트워크의 구조에 기인한다. 이러한 다양한 네트워크의 종류와 트래픽 조건을 고려할 때 PDV 형태를 단순화시켜 가정할 경우 clock disciplining이 불안정해 지거나 경우에 따라 동기되지 않는 결과를 야기시키게 되며, 기지국과 같은 이동통신 시스템에서는 호 품질 저하 및 핸드오프 불량의 원인으로 작용하게 된다. Another consideration is that PDV types are different depending on the type of network. Asymmetric networks such as DSL and symmetric networks such as Ethernet are different. This is due to the structure of the network. When considering the various types of networks and traffic conditions, assuming that the PDV type is simplified, the clock disciplining becomes unstable or inconsistent in some cases. In a mobile communication system such as a base station, This causes a defect.
또 다른 고려사항으로, PTP 마스터(10)가 PTP 슬레이브(20)로 타이밍 패킷을 전달할 때 전달하는 방식에 따라 PTP 슬레이브(20)에서 meaningful packet이 존재할 확률이 현저히 적어지는 경우가 발생하는데, 트래픽이 크게 증가하는 경우가 이에 해당한다. 일반적으로 PTP 마스터(10)와 PTP 슬레이브(20) 간에는 초당 타이밍 패킷의 수를 정의하여 주기적으로 타이밍 패킷을 전송하는데, 도4를 보면 타이밍 패킷이 네트워크의 트래픽에 의해 PTP 슬레이브(20)에 도달하는 전송지연이 크게 발생하여 예상되는 시점에 타이밍 패킷이 도달되지 않는 것을 볼 수 있다. 이는 PTP 슬레이브(20)에서 meaningful packet을 찾을 수 없는 경우에 해당한다. 도3a와 같은 프로파일을 갖는 경우에도 일시적으로 높은 트래픽이 발생할 수 있는데, 만약 최소 전송지연을 갖는 것을 meaningful packet으로 필터링한다면 일정 기간 동안 meaningful packet이 존재하지 않는 현상으로 나타나게 될 것이다. Another consideration is that the probability that a meaningful packet is present in the
도5는 본 발명의 실시예에 따라 네트워크 타이밍 제어 장치의 구성을 도시한 도면이다. 5 is a diagram illustrating a configuration of a network timing control apparatus according to an embodiment of the present invention.
전술한 바와 같이, PTP 마스터(10)와 PTP 슬레이브(20)는 정해진 프로토콜로 타이밍 패킷을 주고 받는다. PTP 슬레이브(20)는 마스터와 슬레이브 간의 전송지연(delay)을 추정하여(time stamping, delay estimation), 추정된 전송지연 값을 clock discipling을 위한 레퍼런스(reference)로 사용한다. PTP 슬레이브(20)는 clock discipling을 통하여 PTP 마스터(10)에 동기된 시각과 주파수를 생성한다. 이와 같은 PTP 슬레이브(20)의 동작은 공지의 기술로서 달성 가능하므로 자세한 설명은 생략하기로 한다. As described above, the
이상적인 조건에서 PTP 마스터(10)와 PTP 슬레이브(20) 간의 전송지연(delay)은 일정한(constant) 값을 가질 것이나, 실제 환경에서는 여러 가지 요인에 의하여 변동(PDV)을 갖게 되는데, 특히 라우터나 스위치에서 발생하는 큐잉 지연(queuing delay)이 가장 큰 인자 중 하나로 작용하게 된다. Under ideal conditions, the transmission delay between the
따라서 PTP 슬레이브(20)에 도달하는 타이밍 패킷에 포함된 타임스탬프(time stamp)를 통해 전송지연(delay) 값을 얻을 때, 경우에 따라 큰 전송지연을 갖는 패킷이 도달할 수도 있고 작은 전송지연을 갖는 패킷이 도달할 수도 있다. 전송지연의 변동이 경우 이를 통해 클럭(clock)을 복원(recovery)하면 안정성이 저하되는 문제점이 발생한다. 그러므로 안정적인 클럭 복원을 위하여 지터(jitter)가 큰 패킷을 사용하지 않도록 무효화시키고 지터가 작은 패킷을 선택 사용하도록 하는 필터링 작업이 필요하다. 지터(jitter)란, 이상적인 시간으로부터 누적되지 않는 짧은 기간 동안의 펄스 신호의 변화량이다. 지터는 전송중의 각 장치를 거칠 때 또는 전송선로 상에서 원하지 않는 펄스 신호의 위상 변화가 발생할 때 그 크기가 증가한다. Therefore, when a transmission delay value is obtained through a time stamp included in a timing packet arriving at the
이를 위해, PTP 슬레이브(20)의 네트워크 타이밍 제어 장치는, PTP 마스터(10)로부터 수신된 타이밍 패킷의 전송지연 변동(PDV) 값을 패턴화하는 PDV 셰이퍼(shaper)(21)와, PDV 셰이퍼(21)의 PDV 패턴 정보에 따라 타이밍 패킷을 동적으로 필터링하여, 전송지연 추정에 사용될 유효 패킷을 조정하는 타이밍 패킷 필터(22)를 포함한다. 또한 유효 패킷을 모니터링하여, 유효 패킷이 존재하지 않는 경우, PTP 마스터(10)로 네트워크 특성을 고려하여 타이밍 패킷을 전송하도록 요구하는 패킷 감시부(23)를 더 포함한다. To this end, the network timing control apparatus of the
여기서 PDV 셰이퍼(21)는 슬라이드 윈도우 합산(slide window accumulation) 방식을 이용하여 PDV를 히스토그램으로 특성화한 PDV 패턴 정보를 타이밍 패킷 필터로 전달하고, 타이밍 패킷 필터(22)는 PDV 패턴 정보에 따라 타이밍 패킷을 동적으로 필터링하는데, 예컨대 최소 전송지연(minimum delay) 패킷을 유효 패킷으로 필터링하거나, 최대 전송지연(maximum delay) 패킷을 유효 패킷으로 필터링하거나, 평균 전송지연(average dekay) 패킷을 유효 패킷으로 필터링한다. Here, the
타이밍 패킷 필터(22)는 필터링하는 알고리즘에 따라 최소 전송지연 패킷을 필터링하는 방법, 최대 전송지연 패킷을 필터링하는 방법, 평균 전송지연 패킷을 필터링하는 방법을 선택적으로 적용함으로써 PDV 형태에 따라 복원 클럭(recovery clock)의 품질이 달라지는 영향을 최소화시킬 수 있다. 그러므로, PDV 형태에 따라 타이밍 패킷 필터(22)는 동적으로 필터링하여야 하는데, 이를 위해서 필요한 것이 PDV 셰이퍼(shaper)(21)이다. According to the filtering algorithm, the
PDV 셰이퍼(21)는 타이밍 패킷의 전송지연 값을 이용하여 히스토그램으로 특성화하여 정규분포하는지, 정점이 치우치는지를 판단하여 이에 대한 PDV 패턴 정보를 파라미터화하여 타이밍 패킷 필터(22)로 전달한다. 타이밍 패킷 필터(22)는 PDV 셰이퍼(21)에서 인식된 PDV 패턴 정보에 따라 동적으로 필터링하는 방법으로 meaningful packet을 통과시켜, 이를 클럭 복원(clock recovery)을 위한 기준 클럭으로 사용하게 한다. The
도6을 참조하면, PDV 셰이퍼(21)는 슬라이드 윈도우(slide window)를 갖는 여러 단의 합산기(accumulator)로 구성된다. 모니터링하는 전체 전송지연(delay) 범위를 일정한 구간으로 나누어, 각각의 구간 범위 내로 측정되는 타이밍 패킷의 수를 계수한다. 각 전송지연 구간에 해당하는 타이밍 패킷의 수를 2차원 그래프로 그리면 히스토그램을 얻을 수 있다. 정점의 위치를 포함한 각 전송지연된 패킷의 수를 envolope하면 PDV 프로파일을 특성화할 수 있다. Referring to FIG. 6, the
다시 도5를 참조하면, 타이밍 패킷 필터(22)는 PDV 셰이퍼(21)에서 인식된 PDV 패턴 정보에 따라 동적으로 필터링하는데, 만약 도3a와 같은 PDV 프로파일의 경우 최소 전송지연 패킷을 meaningful packet으로 필터링하고, 도3c와 같은 PDV 프로파일을 갖는 경우 평균 전송지연 패킷을 meaningful packet으로 필터링하며, 정점이 도3a의 반대 방향에 위치하는 경우 최대 전송지연 패킷을 meaningful packet으로 필터링함으로써 안정된 meaningful packet을 delay estimator로 전달한다. Referring again to FIG. 5, the
패킷 감시부(23)는 meaningful packet을 모니터링하여, 일정기간 동안 meanningful packet이 존재하지 않을 경우 이를 PTP 마스터(10)에 알리는 역할을 한다 이때, 주기적 전송, 버스트(burst) 전송, 랜덤(random) 전송 등의 네트워크 특성에 맞게 타이밍 패킷을 전송하도록 PTP 마스터(10)에게 요구한다. The
즉 패킷 감시부(23)는 PDV 셰이퍼(21)에서 얻어지는 PDV 패턴하에서 기대되는 meaningful packet이 존재하지 않는 것으로 모니터링될 경우 burst packet을 PTP 마스터(10)에게 요구할 수 있다. PTP 마스터(10)는 일시적으로 네트워크의 부하가 증가한 경우를 감안하여 도7과 같이 burst region 내에서 짧은 시간 동안 반복적인 타이밍 패킷을 PTP 슬레이브(20)에게 의사적으로 전송함으로써 PTP 슬레이브(20)에서 meaningful packet이 존재할 확률을 높일 수 있다. That is, the
상기 방법은 특정 실시예들을 통하여 설명되었지만, 상기 방법은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의해 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광데이터 저장장치 등이 있으며, 또한 케리어 웨이브(예를 들어 인터넷을 통한 전송)의 형태로 구현되는 것도 포함한다. 또한, 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다. 그리고, 상기 실시예들을 구현하기 위한 기능적인(functional) 프로그램, 코드 및 코드 세그먼트들은 본 발명이 속하는 기술분야의 프로그래머들에 의해 용이하게 추론될 수 있다.Although the method has been described through particular embodiments, the method may also be implemented as computer readable code on a computer readable recording medium. A computer-readable recording medium includes all kinds of recording apparatuses in which data that can be read by a computer system is stored. Examples of the computer-readable recording medium include a ROM, a RAM, a CD-ROM, a magnetic tape, a floppy disk, an optical data storage device, and the like, and may be implemented in the form of a carrier wave (for example, transmission over the Internet) . In addition, the computer-readable recording medium may be distributed over network-connected computer systems so that computer readable codes can be stored and executed in a distributed manner. In addition, functional programs, codes, and code segments for implementing the above embodiments can be easily deduced by programmers of the present invention.
본 명세서에서는 본 발명이 일부 실시예들과 관련하여 설명되었지만, 본 발명이 속하는 기술분야의 당업자가 이해할 수 있는 본 발명의 정신 및 범위를 벗어나지 않는 범위에서 다양한 변형 및 변경이 이루어질 수 있다는 점을 알아야 할 것이다. 또한, 그러한 변형 및 변경은 본 명세서에 첨부된 특허청구의 범위 내에 속하는 것으로 생각되어야 한다.
Although the present invention has been described in connection with some embodiments thereof, it should be understood that various changes and modifications may be made therein without departing from the spirit and scope of the invention as understood by those skilled in the art. something to do. It is also contemplated that such variations and modifications are within the scope of the claims appended hereto.
10: PTP 마스터 20: PTP 슬레이브
21: PDV 셰이퍼 22: 타이밍 패킷 필터
23: 패킷 감시부10: PTP master 20: PTP slave
21: PDV Shaper 22: Timing Packet Filter
23: Packet monitoring section
Claims (10)
마스터로부터 수신된 타이밍 패킷의 전송지연 변동(PDV) 값을 패턴화하는 PDV 셰이퍼(shaper);
PDV 패턴 정보에 따라 상기 타이밍 패킷을 동적으로 필터링하여, 전송지연 추정에 사용될 유효 패킷을 조정하는 타이밍 패킷 필터; 및
상기 유효 패킷을 모니터링하여, 상기 유효 패킷이 존재하지 않는 경우, 상기 마스터로 네트워크 특성을 고려하여 타이밍 패킷을 전송하도록 요구하는 패킷 감시부를 포함하는 네트워크 타이밍 제어 장치. A slave network timing controller for synchronizing the clock frequency and time using a Precision Timing Protocol (PTP)
A PDV shaper for patterning a transmission delay variation (PDV) value of a timing packet received from the master;
A timing packet filter for dynamically filtering the timing packet according to the PDV pattern information to adjust an effective packet to be used for transmission delay estimation; And
Monitors the valid packet, and when the valid packet does not exist, requests the master to transmit a timing packet in consideration of network characteristics.
상기 PDV는, 부하 및 네트워크 종류에 따라 형태가 다르게 나타나는, 네트워크 타이밍 제어 장치. The method according to claim 1,
Wherein the PDV varies in shape depending on a load and a network type.
상기 PDV 셰이퍼는, 슬라이드 윈도우 합산(slide window accumulation) 방식을 이용하여 PDV를 히스토그램으로 특성화한 상기 PDV 패턴 정보를 상기 타이밍 패킷 필터로 전달하는, 네트워크 타이밍 제어 장치. 3. The method according to claim 1 or 2,
Wherein the PDV shaper delivers the PDV pattern information, which is characterized by a histogram of a PDV using a slide window accumulation scheme, to the timing packet filter.
상기 타이밍 패킷 필터는, 상기 PDV 패턴 정보에 따라 최소 전송지연(minimum delay) 패킷을 유효 패킷으로 필터링하거나, 최대 전송지연(maximum delay) 패킷을 유효 패킷으로 필터링하거나, 평균 전송지연(average dekay) 패킷을 유효 패킷으로 필터링하는, 네트워크 타이밍 제어 장치. 5. The method of claim 4,
The timing packet filter may filter the minimum delay packet as an effective packet according to the PDV pattern information, filter the maximum delay packet as an effective packet, To the valid packet.
상기 마스터는, 네트워크의 부하가 증가한 경우, 상기 타이밍 패킷을 버스트(burst)하게 전송하는, 네트워크 타이밍 제어 장치. The method according to claim 1,
Wherein the master bursts the timing packet when the load of the network increases.
마스터로부터 타이밍 패킷을 수신받는 단계;
상기 수신된 타이밍 패킷의 전송지연 변동(PDV) 값을 패턴화하는 단계;
PDV 패턴 정보에 따라 상기 타이밍 패킷을 동적으로 필터링하여, 전송지연 추정에 사용될 유효 패킷을 조정하는 단계;
필터링된 유효 패킷의 전송지연을 추정하여 시각과 주파수를 동기화시키는 단계; 및
상기 유효 패킷을 모니터링하여, 상기 유효 패킷이 존재하지 않는 경우, 상기 마스터로 네트워크 특성을 고려하여 타이밍 패킷을 전송하도록 요구하는 단계를 포함하는, 네트워크 타이밍 제어 방법. A network timing control method of a slave synchronizing a clock frequency and a time using a Precision Timing Protocol (PTP)
Receiving a timing packet from a master;
Patterning a transmission delay variation (PDV) value of the received timing packet;
Dynamically filtering the timing packet according to the PDV pattern information to adjust an effective packet to be used for transmission delay estimation;
Estimating a transmission delay of the filtered effective packet to synchronize time and frequency; And
Monitoring the valid packet and requesting the master to transmit a timing packet in consideration of network characteristics if the valid packet does not exist.
상기 PDV 패턴 정보는, 슬라이드 윈도우 합산(slide window accumulation) 방식을 이용하여 PDV를 히스토그램으로 특성화한 정보인, 네트워크 타이밍 제어 방법. 9. The method of claim 8,
Wherein the PDV pattern information is information obtained by characterizing the PDV as a histogram using a slide window accumulation scheme.
상기 동적으로 필터링하는 과정은, 상기 PDV 패턴 정보에 따라 최소 전송지연(minimum delay) 패킷을 유효한 패킷으로 필터링하거나, 최대 전송지연(maximum delay) 패킷을 유효한 패킷으로 필터링하거나, 평균 전송지연(average dekay) 패킷을 유효한 패킷으로 필터링하는, 네트워크 타이밍 제어 방법. 10. The method of claim 9,
The dynamically filtering may include filtering a minimum delay packet as a valid packet according to the PDV pattern information, filtering a maximum delay packet as a valid packet, or performing an average dekay ) ≪ / RTI > packets into valid packets.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100138162A KR101775728B1 (en) | 2010-12-29 | 2010-12-29 | Apparatus and method for controlling network timing |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100138162A KR101775728B1 (en) | 2010-12-29 | 2010-12-29 | Apparatus and method for controlling network timing |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20120076135A KR20120076135A (en) | 2012-07-09 |
KR101775728B1 true KR101775728B1 (en) | 2017-09-06 |
Family
ID=46709907
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100138162A KR101775728B1 (en) | 2010-12-29 | 2010-12-29 | Apparatus and method for controlling network timing |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101775728B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3777365A4 (en) * | 2018-04-04 | 2021-05-05 | ZTE Corporation | Measuring transmission delay |
US11329926B2 (en) | 2018-04-04 | 2022-05-10 | Zte Corporation | Measuring transmission delay |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101650701B1 (en) | 2015-02-16 | 2016-09-05 | 주식회사 이노와이어리스 | frequency error estimating apparatus and method using pre-filter and sub block in PTP |
KR102013617B1 (en) | 2015-11-18 | 2019-08-23 | 한국전자통신연구원 | Method and apparatus for synchronizing time |
KR102489042B1 (en) * | 2021-05-26 | 2023-01-17 | 주식회사 제이티 | Multi-Protocol Gateway Device |
-
2010
- 2010-12-29 KR KR1020100138162A patent/KR101775728B1/en active IP Right Grant
Non-Patent Citations (2)
Title |
---|
김기범 외 3명, "비대칭 통신환경에서 전송지연의 표준편차를 이용한 IEEE 1588 기반의 시간 동기화 기법", 한국통신학회 학술대회논문집, pp.841-842, 2009.11.* |
조현태 외 4명, "IEEE 1588의 Zigbee 네트워크 확장을 위한 PTP 게이트웨이 설계 및 구현", 한국통신학회논문지, Vol.34, No.12, pp.971-981, 2009.12.* |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3777365A4 (en) * | 2018-04-04 | 2021-05-05 | ZTE Corporation | Measuring transmission delay |
US11329926B2 (en) | 2018-04-04 | 2022-05-10 | Zte Corporation | Measuring transmission delay |
Also Published As
Publication number | Publication date |
---|---|
KR20120076135A (en) | 2012-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8416812B2 (en) | Network timing synchronization systems | |
JP5174253B2 (en) | Base station synchronization method in wireless communication system | |
JP4463175B2 (en) | How to synchronize base stations | |
US8391270B2 (en) | Network synchronization with reduced energy consumption | |
US8391271B2 (en) | Time synchronization for distributed mobile ad hoc networks | |
JP4810169B2 (en) | Method for synchronizing transmitter transmit clock and receiver receive clock in a wireless communication network | |
EP2668520B1 (en) | Transfer of synchronization in a hybrid global navigation satellite packet network system | |
US8660110B2 (en) | Reduced power synchronization of wireless devices | |
EP2382829B1 (en) | Method of synchronisation within a base station system | |
US8654758B2 (en) | Synchronization within wireless devices | |
KR101775728B1 (en) | Apparatus and method for controlling network timing | |
US20120063472A1 (en) | Method for processing distributed data having a chosen type for synchronizing communication nodes of a data packet network, and associated device | |
WO2005020486A1 (en) | Remote synchronization in packet-switched networks | |
EP2174397A1 (en) | Estimating a time offset between stationary clocks | |
US8638774B2 (en) | Controlling timing of synchronization updates | |
Murakami et al. | A packet filtering mechanism with a packet delay distribution estimation function for IEEE 1588 time synchronization in a congested network | |
US20140078957A1 (en) | Clustering apparatus and method for controlling timing | |
US10063997B2 (en) | Method and device for positioning user equipment | |
EP3111575B1 (en) | Clock synchronization with hysteresis state switching | |
US20220150859A1 (en) | Time Delay Estimations Between Wireless Nodes | |
KR100949120B1 (en) | Method and system for multi-hop global time synchronization in ip-usn and recording method thereof | |
KR101605316B1 (en) | frequency error estimating apparatus using Rx delay in PTP | |
KR101506924B1 (en) | Method and apparatus to derive system timing at a wireless base station | |
EP2533439A2 (en) | Reduced power synchronisation of wireless device | |
CN113708876B (en) | Forward link time synchronization method of low-orbit satellite TDMA communication system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right |