KR101766561B1 - Semiconductor device, integrated circuit and method of forming a semiconductor device - Google Patents
Semiconductor device, integrated circuit and method of forming a semiconductor device Download PDFInfo
- Publication number
- KR101766561B1 KR101766561B1 KR1020157014696A KR20157014696A KR101766561B1 KR 101766561 B1 KR101766561 B1 KR 101766561B1 KR 1020157014696 A KR1020157014696 A KR 1020157014696A KR 20157014696 A KR20157014696 A KR 20157014696A KR 101766561 B1 KR101766561 B1 KR 101766561B1
- Authority
- KR
- South Korea
- Prior art keywords
- major surface
- contact
- region
- transistor
- drain
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 201
- 238000000034 method Methods 0.000 title claims description 60
- 238000001465 metallisation Methods 0.000 claims description 44
- 239000000758 substrate Substances 0.000 claims description 26
- 239000004020 conductor Substances 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 16
- 239000012212 insulator Substances 0.000 claims description 8
- 238000002955 isolation Methods 0.000 claims description 5
- 238000003672 processing method Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 239000011231 conductive filler Substances 0.000 description 10
- 239000002019 doping agent Substances 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 235000012431 wafers Nutrition 0.000 description 8
- 239000003989 dielectric material Substances 0.000 description 7
- 239000011810 insulating material Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/66704—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
반도체 디바이스는 제 1 주 표면을 갖는 반도체 몸체 내 트랜지스터를 포함한다. 트랜지스터는 소스 영역과, 드레인 영역과, 채널 영역과, 드리프트 구역과, 소스 영역에 전기적으로 연결되는 소스 콘택트와, 드레인 영역에 전기적으로 연결되는 드레인 콘택트와, 채널 영역에서의 게이트 전극을 포함한다. 채널 영역 및 드리프트 구역은 제 1 방향을 따라 소스 영역과 드레인 영역 사이에 배치되고, 제 1 방향은 제 1 주 표면에 평행하다. 채널 영역은 제 1 방향을 따라 연장하는 제 1 릿지의 형상을 갖는다. 소스 콘택트와 드레인 콘택트 중 하나의 콘택트는 제 1 주 표면에 인접하고, 소스 콘택트와 드레인 콘택트 중 다른 콘택트는 제 1 주 표면에 마주하는 제 2 주 표면에 인접한다.The semiconductor device includes a transistor in a semiconductor body having a first major surface. The transistor includes a source region, a drain region, a channel region, a drift region, a source contact electrically connected to the source region, a drain contact electrically connected to the drain region, and a gate electrode in the channel region. The channel region and the drift region are disposed between the source region and the drain region along the first direction, and the first direction is parallel to the first main surface. The channel region has the shape of a first ridge extending along the first direction. One of the source contact and the drain contact is adjacent to the first major surface and the other of the source contact and the drain contact is adjacent to the second major surface facing the first major surface.
Description
자동차 및 산업 전자 장치에서 흔히 채용되는 전력 트랜지스터는 고압 차단 능력을 보장하면서 낮은 온-상태 저항(on-state resistance, Ron)를 필요로 한다. 예를 들면, MOS("metal oxide semiconductor(금속 산화물 반도체))" 전력 트랜지스터는 응용 요건에 따라서, 몇십 내지 몇백이나 몇천 볼트의 드레인-소스 전압 Vds를 차단할 수 있어야 한다. 통상적으로 MOS 전력 트랜지스터는 약 2 내지 20 V의 전형적인 게이트-소스 전압에서 몇 백 암페어까지 올라갈 수 있는 매우 큰 전류를 처리한다.Power transistors, which are commonly employed in automotive and industrial electronic devices, require low on-state resistance (R on ) while ensuring high voltage shutdown capability. For example, a MOS ("metal oxide semiconductor") power transistor must be capable of blocking a drain-source voltage V ds of several tens to several hundreds or thousands of volts, depending on application requirements. Typically, MOS power transistors handle very large currents that can rise from a typical gate-source voltage of about 2 to 20 V to several hundred amperes.
전류 흐름이 주로 반도체 기판의 주 표면에 평행하게 일어나는 측면 전력 디바이스(lateral power devices)는 스위치, 브릿지 및 제어 회로와 같은 컴포넌트를 더 많이 집적하는 집적 회로에서 유용하다. Lateral power devices, where current flow predominantly occurs parallel to the main surface of a semiconductor substrate, are useful in integrated circuits that further integrate components such as switches, bridges, and control circuits.
예를 들면, 전력 트랜지스터는 인덕터를 통해 전류를 절환하는 DC/DC 또는 AC/AC 변환기에서 사용될 수 있다. 이러한 변환기에서, 수 kHz부터 수 MHz까지 범위의 주파수가 이용된다. 스위칭 손실을 줄이기 위해, 전력 트랜지스터에서 캐패시턴스를 최소화하려 시도하고 있다. 이러한 시도는 결국 스위칭 능력을 가속화시킬 수 있다.For example, a power transistor may be used in a DC / DC or AC / AC converter to switch current through an inductor. In such a converter, frequencies in the range of several kHz to several MHz are used. To reduce switching losses, we are trying to minimize capacitance in power transistors. Such an attempt could eventually accelerate switching capabilities.
더 높은 전류에서, 소스와 드레인 영역이 접촉될 가능성이 제한되어 있기 때문에, 소스와 드레인 영역이 제 1의 주 표면으로부터 접촉될 때 문제가 일어날 수 있다. 이러한 이유 때문에, 의사-수직 반도체 디바이스(a quasi-vertical semiconductor device)를 제공하려 시도하고 있다.
At higher currents, a problem may arise when the source and drain regions are in contact from the first major surface, since the possibility of contact between the source and drain regions is limited. For this reason, attempts are made to provide a quasi-vertical semiconductor device.
본 발명의 목적은 성능이 증가된 의사-수직 반도체 디바이스를 제공하는 것이다. 다른 목적은 그러한 디바이스를 제조하는 방법을 제공하는 것이다.
It is an object of the present invention to provide a pseudo-vertical semiconductor device with increased performance. Another object is to provide a method of manufacturing such a device.
실시예에 따르면, 반도체 디바이스는 제 1 주 표면을 갖는 반도체 몸체 내 트랜지스터를 포함한다. 트랜지스터는 소스 영역과, 드레인 영역과, 채널 영역과, 드리프트 구역과, 소스 영역에 전기적으로 연결되는 소스 콘택트와, 드레인 영역에 전기적으로 연결되는 드레인 콘택트와, 채널 영역에서의 게이트 전극을 포함하며, 채널 영역 및 드리프트 구역은 제 1 방향을 따라 소스 영역과 드레인 영역 사이에 배치되고, 제 1 방향은 제 1 주 표면에 평행하며, 채널 영역은 제 1 방향을 따라 연장하는 제 1 릿지의 형상을 갖는다. 소스 콘택트와 드레인 콘택트 중 하나의 콘택트는 제 1 주 표면에 인접하고, 소스 콘택트와 드레인 콘택트 중 다른 콘택트는 제 1 주 표면에 마주하는 제 2 주 표면에 인접한다. According to an embodiment, a semiconductor device includes a transistor in a semiconductor body having a first major surface. The transistor includes a source region, a drain region, a channel region, a drift region, a source contact electrically connected to the source region, a drain contact electrically connected to the drain region, and a gate electrode in the channel region, The channel region and the drift region are disposed between the source region and the drain region along the first direction, the first direction is parallel to the first main surface, and the channel region has the shape of a first ridge extending along the first direction . One of the source contact and the drain contact is adjacent to the first major surface and the other of the source contact and the drain contact is adjacent to the second major surface facing the first major surface.
다른 실시예에 따르면, 집적 회로는 각기 제 1 주 표면을 갖는 반도체 몸체 내 제 1 및 제 2 트랜지스터를 포함한다. 각각의 제 1 및 제 2 트랜지스터는 소스 영역과, 드레인 영역과, 채널 영역과, 드리프트 구역과, 소스 영역에 전기적으로 연결되는 소스 콘택트와, 드레인 영역에 전기적으로 연결되는 드레인 콘택트와, 채널 영역에서의 게이트 전극을 포함한다. 채널 영역 및 드리프트 구역은 제 1 방향을 따라 소스 영역과 드레인 영역 사이에 배치된다. 제 1 방향은 제 1 주 표면에 평행하다. 채널 영역은 제 1 방향을 따라 연장하는 제 1 릿지의 형상을 갖는다. 소스 콘택트와 드레인 콘택트 중 하나의 콘택트는 제 1 주 표면에 인접하고, 소스 콘택트와 드레인 콘택트 중 다른 콘택트는 제 1 주 표면에 마주하는 제 2 주 표면에 인접한다.According to another embodiment, the integrated circuit includes first and second transistors in a semiconductor body each having a first major surface. Each of the first and second transistors includes a source region, a drain region, a channel region, a drift region, a source contact electrically connected to the source region, a drain contact electrically connected to the drain region, And a gate electrode. The channel region and the drift region are disposed between the source region and the drain region along the first direction. The first direction is parallel to the first major surface. The channel region has the shape of a first ridge extending along the first direction. One of the source contact and the drain contact is adjacent to the first major surface and the other of the source contact and the drain contact is adjacent to the second major surface facing the first major surface.
실시예에 따르면, 반도체 디바이스를 제조하는 방법은 제 1 주 표면을 갖는 반도체 몸체에 트랜지스터를 형성하는 단계를 포함한다. 방법은 제 1 주 표면에 인접한 소스 영역 및 드레인 영역을 형성하는 단계와, 제 1 주 표면에 인접한 채널 영역 및 드리프트 구역을 형성하는 단계와, 소스 영역과 드레인 영역 사이에서 게이트 전극을 형성하는 단계와, 게이트 트렌치를 제 1 주 표면에 형성하여 포함하는 게이트 전극을 형성하는 단계와, 제 1 주 표면으로부터 제 1 주 표면에 마주하는 제 2 주 표면으로 연장하는 콘택트 개구를 형성하는 단계를 포함한다. According to an embodiment, a method of manufacturing a semiconductor device includes forming a transistor in a semiconductor body having a first major surface. The method includes forming a source region and a drain region adjacent the first major surface, forming a channel region and a drift region adjacent the first major surface, forming a gate electrode between the source region and the drain region, Forming a gate electrode comprising a gate trench on a first major surface to form a gate electrode and forming a contact opening extending from the first major surface to a second major surface facing the first major surface.
본 기술에서 통상의 지식을 가진 자들은 다음의 상세한 설명을 읽어보고 첨부 도면을 검토하면 부가적인 특징 및 장점을 인식할 것이다.Those of ordinary skill in the art will recognize additional features and advantages when reading the following detailed description and reviewing the accompanying drawings.
첨부의 도면은 본 발명의 실시예의 더 많은 이해를 제공하기 위해 포함되어 있으며 그리고 본 명세서에 포함되어 본 명세서의 일부를 구성한다. 도면은 본 발명의 실시예를 예시하며 설명과 함께 원리를 설명하는 역할을 한다. 본 발명의 다른 실시예와 많은 의도된 장점은 다음의 상세한 설명을 참조하여 더 잘 이해가 될 때 쉽게 인식될 것이다. 도면의 구성요소는 반드시 서로에 대해 축척된 것은 아니다. 유사한 참조 부호는 대응하는 유사 부품을 지정한다.
도 1a는 실시예에 따른 반도체 디바이스의 평면도를 도시한다.
도 1b는 실시예에 따른 반도체 디바이스의 횡단면도를 도시한다.
도 1c는 다른 실시예에 따른 반도체 디바이스의 횡단면도를 도시한다.
도 1d는 도 1b 또는 도 1c에 각기 도시된 횡단면도에 대해 직교방향으로 절취한 횡단면도를 도시한다.
도 1e는 도 1b 및 도 1c에 각기 도시된 횡단면도에 대해 직교방향으로 절취한 상이한 횡단면도를 도시한다.
도 2a는 실시예에 따른 집적 회로의 실시예를 도시한다.
도 2b는 다른 실시예에 따른 집적 회로의 횡단면도를 도시한다.
도 2c는 실시예에 따른 집적 회로의 횡단면도를 도시한다.
도 3a는 실시예에 따른 반도체 디바이스의 횡단면도를 도시한다.
도 3b는 실시예에 따른 반도체 디바이스의 횡단면도를 도시한다.
도 3c는 실시예에 따른 반도체 디바이스의 횡단면도를 도시한다.
도 4는 실시예에 따른 반도체 디바이스를 형성하는 방법의 플로우차트를 예시한다.
도 5a는 실시예에 따른 반도체 디바이스의 횡단면도를 도시한다.
도 5b는 다른 실시예에 따른 반도체 디바이스의 횡단면도를 도시한다.
도 5c는 실시예에 따른 반도체 디바이스를 형성하는 방법의 플로우차트이다.
도 6a 내지 도 6c는 실시예에 따른 반도체 디바이스의 평면도를 도시한다.
도 7a 내지 도 7d는 실시예에 따른 반도체 디바이스를 제조하는 방법을 수행할 때 반도체 디바이스의 횡단면도를 도시한다.
도 8a 내지 도 8d는 실시예에 따른 반도체 디바이스를 제조하는 방법을 수행할 때 반도체 디바이스의 횡단면도를 예시한다.The accompanying drawings are included to provide a further understanding of embodiments of the invention and are incorporated in and constitute a part of this specification. The drawings illustrate embodiments of the invention and, together with the description, serve to explain the principles. Other embodiments and many of the intended advantages of the present invention will be readily appreciated as the same becomes better understood by reference to the following detailed description. The components of the drawings are not necessarily drawn to scale with respect to each other. Like reference numerals designate corresponding similar parts.
1A shows a top view of a semiconductor device according to an embodiment.
1B shows a cross-sectional view of a semiconductor device according to an embodiment.
1C shows a cross-sectional view of a semiconductor device according to another embodiment.
Fig. 1d shows a cross-sectional view taken in an orthogonal direction with respect to the cross-sectional views shown respectively in Figs. 1b or 1c.
Fig. 1E shows different cross-sectional views cut in an orthogonal direction with respect to the cross-sectional views shown respectively in Figs. 1B and 1C.
Figure 2a shows an embodiment of an integrated circuit according to an embodiment.
Figure 2B shows a cross-sectional view of an integrated circuit according to another embodiment.
2C shows a cross-sectional view of an integrated circuit according to an embodiment.
Figure 3a shows a cross-sectional view of a semiconductor device according to an embodiment.
3B shows a cross-sectional view of a semiconductor device according to an embodiment.
3C shows a cross-sectional view of a semiconductor device according to an embodiment.
4 illustrates a flow chart of a method of forming a semiconductor device according to an embodiment.
5A shows a cross-sectional view of a semiconductor device according to an embodiment.
Figure 5B shows a cross-sectional view of a semiconductor device according to another embodiment.
5C is a flowchart of a method of forming a semiconductor device according to an embodiment.
6A to 6C show a top view of a semiconductor device according to an embodiment.
7A to 7D show a cross-sectional view of a semiconductor device when performing a method of manufacturing a semiconductor device according to an embodiment.
8A to 8D illustrate a cross-sectional view of a semiconductor device when performing a method of manufacturing a semiconductor device according to an embodiment.
다음의 상세한 설명에서, 상세한 설명의 일부를 구성하면서 본 발명이 실시될 수 있는 특정한 실시예를 예시하여 도시되는 첨부 도면이 참조된다. 이와 관련하여, "상단", "하단", "정면", "후면", "선두", "말미" 등과 같은 방향 용어는 기술되는 도면의 방향을 참조하여 사용된다. 본 발명의 실시예의 컴포넌트가 많은 여러 방향으로 배치될 수 있기 때문에, 방향 용어는 예시를 목적으로 사용되며 어떤 방식으로든 제한하는 것은 아니다. 다른 실시예가 활용될 수 있고 청구범위에 의해 정의된 범위를 일탈하지 않고도 구조적이거나 논리적인 변동이 이루어질 수 있음은 물론이다.In the following detailed description, reference is made to the accompanying drawings which form a part hereof, and in which is shown by way of illustration specific embodiments in which the invention may be practiced. In this regard, directional terms such as "top", "bottom", "front", "rear", "front", "end" and the like are used with reference to the direction of the drawings being described. Since the components of the embodiments of the present invention can be arranged in many different directions, the directional terminology is used for illustrative purposes and is not intended to be limiting in any way. It is to be understood that other embodiments may be utilized and structural or logical changes may be made without departing from the scope defined by the claims.
실시예의 설명은 한정하는 것이 아니다. 특히, 이하에서 기술되는 실시예의 요소는 상이한 실시예의 요소와 조합될 수 있다. The description of the embodiments is not intended to be limiting. In particular, elements of the embodiments described below may be combined with elements of different embodiments.
다음의 설명에서 사용되는 "웨이퍼", "기판" 또는 "반도체 기판"이라는 용어는 반도체 표면을 갖는 어느 반도체-기반 구조라도 포함할 수 있다. 웨이퍼 및 구조는 실리콘, 실리콘-온-절연체(silicon-on-insulator, SOI), 실리콘-온-사파이어(silicon-on sapphire, SOS), 도핑된 반도체 및 도핑되지 않은 반도체, 베이스 반도체 파운데이션(a base semiconductor foundation)에 의해 지원되는 실리콘의 에피택셜 층, 및 기타 반도체 구조를 포함하는 것으로 이해될 것이다. 반도체는 실리콘을 기반으로 할 필요는 없다. 반도체는 실리콘-게르마늄, 게르마늄, 또는 갈륨 비소일 수도 있다. 다른 실시예에 따르면, 실리콘 카바이드(silicon carbide, SiC) 또는 갈륨 나이트라이드(gallium nitride, GaN)로 반도체 기판 물질을 형성할 수 있다.The term "wafer "," substrate "or" semiconductor substrate "as used in the following description may include any semiconductor-based structure having a semiconductor surface. The wafers and structures may be fabricated from silicon, silicon-on-insulator (SOI), silicon-on sapphire (SOS), doped and undoped semiconductors, epitaxial layers of silicon supported by a semiconductor foundation, and other semiconductor structures. Semiconductors do not have to be silicon-based. The semiconductor may be silicon-germanium, germanium, or gallium arsenide. According to another embodiment, a semiconductor substrate material may be formed of silicon carbide (SiC) or gallium nitride (GaN).
"반도체 몸체"라는 용어는 앞에서 언급한 기판의 예 중 어느 것일 수 있다. 구체적으로, 이러한 용어는 반도체 층을 말할 수 있고, 특히 반도체 디바이스의 컴포넌트가 제조될 수 있는 단결정 반도체 층을 말할 수 있다. 예를 들면, "반도체 몸체"라는 용어는 계층 구조 중 일부 또는 SOI 기판의 일부를 말할 수 있다. The term "semiconductor body" may be any of the above-mentioned examples of the substrate. Specifically, this term can refer to a semiconductor layer, and in particular, can refer to a single crystal semiconductor layer from which a component of a semiconductor device can be manufactured. For example, the term "semiconductor body" can refer to a portion of the hierarchical structure or a portion of an SOI substrate.
본 명세서에서 사용된 것으로서 "측면"과 "수평"이라는 용어는 반도체 기판 또는 반도체 몸체의 제 1 표면에 평행한 방향을 기술하는 것으로 의도한다. 이것은 예를 들어 웨이퍼 또는 다이의 표면일 수 있다.As used herein, the terms "side" and "horizontal" are intended to describe a direction parallel to a first surface of a semiconductor substrate or semiconductor body. This may be, for example, the surface of a wafer or die.
본 명세서에서 사용되는 것으로서 "수직"이라는 용어는 반도체 기판 또는 반도체 몸체의 제 1 표면에 직교하여 배열된 방향을 기술하는 것으로 의도한다.As used herein, the term "vertical" is intended to describe a direction orthogonal to a first surface of a semiconductor substrate or semiconductor body.
본 명세서에서 사용되는 것으로서, "갖는", "포함하는", 및 "구비하는" 등의 용어는 언급된 요소 또는 특징의 존재를 나타내되, 추가적인 요소 또는 특징을 배제하지 않는 개방형 용어이다. 관사 "하나", "한" 그리고 "그"는 맥락이 그렇지 않다고 분명하게 표시하지 않는 한, 복수는 물론이고 단수를 포함하는 것으로 의도된다. As used herein, the terms "having", "including", and "having" are intended to be open-ended terms that do not exclude the presence of additional elements or features, The articles "a", "an" and "the" are intended to include the singular as well as the plural, unless the context clearly indicates otherwise.
본 명세서에서 채용되는 것으로서, "결합된" 및/또는 "전기적으로 결합된"이라는 용어는 요소들이 반드시 직접적으로 함께 결합된 것을 의미하는 것으로 의미하지 않으며 - 중간에 끼는 요소는 "결합된" 또는 "전기적으로 결합된" 요소들 사이에서 제공될 수 있다. "전기적으로 연결된"이라는 용어는 서로 전기적으로 연결된 요소들 사이에서 낮은-오믹의 전기적인 연결을 기술하는 것으로 의도한다.The term " coupled "and / or" electrically coupled "as used herein does not imply that the elements are necessarily directly coupled together - the intervening elements are" Quot; electrically coupled "elements. The term "electrically connected" is intended to describe a low-ohmic electrical connection between elements electrically connected to each other.
도면과 상세한 설명에서는 도우핑 타입 "n" 또는 "p"의 옆에 "-" 또는 "+"를 표시함으로써 상대적인 도우핑 농도를 예시한다. 예를 들면, "n-"는 "n"-도우핑 영역의 도우핑 농도보다 낮은 도우핑 농도를 의미하는 반면에 "n+"는 "n"-도우핑 영역보다 높은 도우핑 농도를 갖는다. 상대적인 도우핑 농도가 동일한 도우핑 영역이라고 해서 반드시 절대 도우핑 농도가 동일하지는 않다. 예를 들면, 두 가지 상이한 "n"-도우핑 영역은 동일하거나 상이한 절대 도우핑 농도를 가질 수 있다. 도면과 상세한 설명에서, 더 나은 이해를 위해, 종종 도우핑된 부분은 "p" 또는 "n"-도우핑되는 것으로 지정된다. 분명하게 이해되는 바와 같이, 이러한 지정은 결코 제한하려 의도하는 것은 아니다. 도우핑 타입은 기술되는 기능이 성취되는 동안은 임의적일 수 있다. 또한, 실시예에서, 도우핑 타입은 반대로 될 수 있다.In the drawings and the detailed description, the relative dumping concentration is illustrated by indicating "-" or "+" next to the dumping type "n" or "p". For example, "n - " means a doping concentration lower than the doping concentration of the "n" -doping region, while "n + " has a doping concentration higher than the "n" -doping region. The absolute doping concentration is not necessarily the same as the doping region having the same relative doping concentration. For example, two different "n" -doping regions may have the same or different absolute doping concentrations. In the drawings and detailed description, for better understanding, often the douched portion is designated as being "p" or "n" -doped. As will be appreciated, such designation is by no means intended to be limiting. The dumping type may be arbitrary while the function being described is accomplished. Also, in an embodiment, the doping type may be reversed.
본 명세서에서는 반도체 부분이 도우핑되는 도판트의 "제 1" 및 "제 2" 전도도 타입이라 말한다. 제 1 전도도 타입은 p 타입일 수 있고 제 2 전도도 타입은 n 타입일 수 있으며 또는 그 반대일 수도 있다. 일반적으로 알고 있는 것처럼, 도우핑 타입이나 소스 및 드레인 영역의 극성에 따라서, MOSFET는 n-채널 또는 p-채널 MOSFET일 수 있다. 예를 들면, n-채널 MOSFET에서, 소스 및 드레인 영역은 n-타입 도판트로 도우핑되며, 전류의 방향은 드레인 영역으로부터 소스 영역으로 이어진다. p-채널 MOSFET에서, 소스 및 드레인 영역은 p-타입 도판트로 도우핑되며, 전류의 방향은 소스 영역으로부터 드레인 영역으로 이어진다. 분명하게 이해되는 것처럼, 본 명세서의 맥락 내에서, 도우핑 타입은 반대일 수 있다. 방향 언어를 이용하여 특정한 전류 경로가 기술된다면, 이 설명은 그저 경로를 표시하는 것이지 전류의 흐름의 극성, 즉 트랜지스터가 p-채널 또는 n-채널 트랜지스터인지 여부를 표시하는 것이 아니라고 이해하여야 한다. 도면은 극성-감응 컴포넌트, 예를 들면, 다이오드를 포함할 수 있다. 분명하게 이해되는 것으로서, 이러한 극성-감응 컴포넌트의 특정한 구성은 예로서 제시되며, 제 1 전도도 타입이 n-타입 또는 p-타입을 의미하는지에 따라서, 설명된 기능을 달성하기 위해 반대로 될 수 있다. Quot; first "and" second "conductivity types of the dopant in which the semiconductor portion is doped. The first conductivity type may be p-type, the second conductivity type may be n-type, or vice versa. As is generally known, depending on the doping type or the polarity of the source and drain regions, the MOSFET may be an n-channel or p-channel MOSFET. For example, in an n-channel MOSFET, the source and drain regions are doped with an n-type dopant and the direction of the current is from the drain region to the source region. In a p-channel MOSFET, the source and drain regions are doped with p-type dopants, and the direction of the current leads from the source region to the drain region. As will be appreciated, within the context of this specification, the dumping type may be reversed. If a particular current path is described using directional language, it should be understood that this description merely indicates the path, not the polarity of the current flow, i.e. whether the transistor is a p-channel or an n-channel transistor. The figure may comprise a polarity-sensitive component, for example a diode. As will be appreciated, a particular configuration of such a polarity-sensitive component is presented as an example, and may be reversed to achieve the described functionality, depending on whether the first conductivity type means n-type or p-type.
도 1a는 실시예에 따른 반도체 디바이스의 평면도를 도시하며 도 1b 및 도 1c는 I와 I' 사이에서 절취된 반도체 디바이스의 횡단면도를 도시한다. FIG. 1A shows a top view of a semiconductor device according to an embodiment, and FIGS. 1B and 1C show a cross-sectional view of a semiconductor device cut between I and I '.
도 1에 도시된 반도체 디바이스는 복수개의 트랜지스터 셀을 포함하고, 트랜지스터 셀은 소스 영역(201), 드레인 영역(205), 채널 영역(220), 및 드리프트 구역(260)을 포함한다. 트랜지스터 셀은 병렬로 연결되어, 소스 영역(201) 및 드레인 영역(205)이 하나의 단일 영역을 형성할 수 있다. 소스 영역(201), 드레인 영역(205) 및 드리프트 구역(260)은 제 1 전도도 타입을 가질 수 있고 제 1 전도도 타입의 도판트, 예를 들면, n-타입 도판트로 도우핑될 수 있다. 소스 및 드레인 영역(201, 205)의 도우핑 농도는 드리프트 구역(260)의 도우핑 농도보다 높을 수 있다. 채널 영역(220)은 소스 영역(201)과 드리프트 구역(260) 사이에 마련된다. 채널 영역(220)은 제 2 전도도 타입을 가지며 제 2 전도도 타입의 도판트, 예를 들면, p-타입 도판트로 도우핑된다. 드리프트 구역(260)은 채널 영역(220)과 드레인 영역(205) 사이에 마련된다. 소스 영역(201), 채널 영역(220), 드리프트 구역(260) 및 드레인 영역(205)은 제 1 방향을 따라서 배치된다. 제 1 방향은 반도체 몸체 또는 반도체 기판의 제 1 주 표면에 평행하게 I 에서 I' 로 연장한다.The semiconductor device shown in Figure 1 includes a plurality of transistor cells, which include a
적절한 전압이 게이트 전극(210)에 인가될 때, 채널 영역(220) 내에 형성되는 채널의 전도도는 게이트 전압에 의해 제어될 것이다. 게이트 전극(210)은 실리콘 산화물과 같은 절연 게이트 유전체 물질(211)에 의해 채널 영역(220)과 절연된다. 채널 영역에서 형성된 채널의 전도도를 제어함으로써, 소스 영역(201)으로부터 채널 영역(220) 및 드리프트 구역(260)에 형성된 채널을 통해 드레인 영역(205)로 이어지는 전류 흐름이 제어될 수 있다. 트랜지스터(200)는 드리프트 구역(260)에 인접하여 배열된 필드 플레이트(a field plate)(250)를 더 포함할 수 있다. 필드 플레이트(250)는 필드 산화물과 같은 절연 필드 유전체 층(251)에 의해 드리프트 구역(260)로부터 절연된다.When an appropriate voltage is applied to the
소스 영역(201)은 소스 전극(202)에 연결된다. 드레인 영역(205)은 드레인 전극(206)에 연결된다. The
스위치 온되면, 채널 영역(220)과 절연 게이트 유전체 물질(211) 사이의 경계에서 반전 층이 형성된다. 따라서, 트랜지스터는 소스 영역(201)으로부터 드리프트 구역(260)을 통해 드레인 영역(205)으로 전도하는 상태에 있게 된다. 트랜지스터가 스위치 오프되면, 채널 영역(220)과 절연 게이트 유전체 물질(211) 사이의 경계에서 아무런 전도성 채널도 형성되지 않아서 아무 전류도 흐르지 않는다. 또한, 오프-상태에서 적절한 전압이 필드 플레이트(250)에 인가될 수 있다. 오프-상태에서, 필드 플레이트는 드리프트 구역에서 전하 캐리어를 공핍시키며 그래서 트랜지스터(200)의 항복 전압 특성(breakdown voltage characteristics)이 개선된다. 필드 플레이트를 포함하는 반도체 디바이스에서, 드리프트 구역의 도우핑 농도는 필드 플레이트가 없는 디바이스와 비교하여 항복 전압 특성을 저하시키지 않고도 증가될 수 있다. 드리프트 구역의 도우핑 농도가 더 높기 때문에, 온-저항(on-resistance)(Rdson)은 더 줄어들어 디바이스 특성을 개선하는 결과를 가져온다. When switched on, an inversion layer is formed at the interface between the
도 1b 및 도 1c는 도 1a에 예시된 반도체 디바이스의 I와 I' 사이에서 횡단면도의 예를 도시한다. I와 I' 사이의 방향은 제 1 방향에 대응한다. 도시된 바와 같이, 소스 영역(201)은 제 1 주 표면(110)으로부터 몸체(100)의 깊이 방향으로, 즉, 제 1 주 표면(110)에 대해 직각으로 연장한다. 채널 영역(220) 및 드리프트 구역(260)은 제 1 주 표면(110)에 평행한 제 1 방향을 따라서 소스 영역(201)과 드레인 영역(205) 사이에 배치된다. 마찬가지로 드레인 영역(205)은 제 1 주 표면(110)으로부터 몸체의 깊이 방향으로 연장한다. 드레인 영역(205)은 드레인 전극(206)을 형성하는 전도성 층에 의해 구현될 수 있다. 옵션으로, 드레인 영역(205)은 제 1 전도도 타입의 도우핑된 영역을 포함할 수 있다. 점선으로 표시된 바와 같이, 도면의 묘사된 평면의 앞뒤의 평면에서, 게이트 트렌치(212)가 채널 영역(220)에 인접하게 배치된다. 대응하는 방식으로, 필드 플레이트 트렌치(252)가 드리프트 구역(260)에 인접하게 배치될 수 있다. 게이트 트렌치(212) 및 필드 플레이트 트렌치(252)는 제 1 주 표면(110)으로부터 몸체의 깊이 방향으로 연장한다. 결과로서, 채널 영역(220)은 제 1 릿지의 형상을 갖는다. 필드 플레이트 트렌치(252)의 존재로 인하여, 드리프트 구역(260) 역시 제 2 릿지의 형상을 갖는다.1B and 1C illustrate examples of cross-sectional views between I and I 'of the semiconductor device illustrated in FIG. 1A. The direction between I and I 'corresponds to the first direction. As shown, the
도 1b 및 도 1c의 반도체 디바이스는 전면 유전체(a front side dielectric)(265)에 의해 제 1 주 표면((110)과 절연되는 전면 금속화(270)를 더 포함한다. 반도체 디바이스는 후면 유전체(a back side dielectric)(280)에 의해 제 2 주 표면(120)과 절연되는 후면 금속화(275)를 더 포함한다. The semiconductor device of Figures 1B and 1C further includes a
도 1b에는 몸체 영역(220) 아래와 드리프트 구역(260) 일부분의 아래에 배치된 몸체 접촉 영역(225)이 더 도시된다. 몸체 콘택트 부분(225)은 채널 영역을 콘택트 부분(226)을 통해 소스 콘택트에 연결시켜서 그렇지 않았더라면 이 부분에서 형성될 수도 있는 기생 바이폴라 트랜지스터를 방지한다. 옵션으로, 몸체 콘택트 부분(225)은 트랜지스터의 오프-상태에서, 드리프트 구역(260)이 더 쉽게 공핍될 수 있도록 드리프트 구역(260)의 아래로 연장할 수 있다.1B further illustrates a
도 1b에서 추가로 도시된 바와 같이, 소스 영역(201) 및 소스 전극(202)은 전도성 플러그(208) 및 소스 콘택트(267)를 통해 전면 금속화(720)에 연결될 수 있다. 또한, 드레인 전극(206)을 포함하는 드레인 영역(205)은 전도성 플러그(207) 및 제 1 주 표면(110)과 마주하는 제 2 주 표면(120)에 인접한 드레인 콘택트(277)를 통해 후면 금속화(275)에 연결될 수 있다. The
도 1c의 실시예에 따르면, 소스 영역(201) 및 소스 전극(202)은 전도성 플러그(208) 및 제 2 주 표면에 인접한 소스 콘택트(267)를 통해 후면 금속화(275)에 연결될 수 있다. 드레인 전극(206)을 포함하는 드레인 영역(205)은 전도성 플러그(207) 및 반도체 몸체의 제 1 주 표면(110)에 인접한 드레인 콘택트(277)를 통해 전면 금속화(270)와 연결될 수 있다. The
따라서, 도 1a 내지 도 1c에 예시된 반도체 디바이스는 제 1 주 표면(110)을 가진 반도체 몸체(100)에서 형성된 트랜지스터(200)를 포함하는 반도체 디바이스를 구현한다. 트랜지스터는 소스 영역(201), 드레인 전극(206), 채널 영역(220), 드리프트 구역(260), 소스 영역에 연결된 소스 콘택트(267), 드레인 전극(206)에 연결된 드레인 콘택트(277), 및 채널 영역(220)에서의 게이트 전극(210)을 포함한다. 채널 영역(220) 및 드리프트 구역(260)은 제 1 방향을 따라서 소스 영역(201)과 드레인 전극(206) 사이에서 배치된다. 제 1 방향은 제 1 주 표면(110)에 평행하며 채널 영역(220)은 제 1 방향을 따라서 연장하는 릿지의 형상을 갖는다. 소스 콘택트와 드레인 콘택트 중 하나의 콘택트는 제 1 주 표면(110)에 인접하며, 소스 콘택트(267)와 드레인 콘택트(277) 중 다른 콘택트는 제 1 주 표면(110)과 마주하는 제 2 주 표면(120)에 인접한다.Thus, the semiconductor device illustrated in FIGS. 1A-1C implements a semiconductor device comprising a
반도체 디바이스는 게이트 전극에 인가된 전압에 의해 제어되는 전류가 측면 방향, 즉 반도체 몸체의 제 1 주 표면에 평행하게 흐르는 의사-수직 전력 트랜지스터를 구현한다. 또한, 소스 콘택트와 드레인 콘택트 중 하나의 콘택트는 제 1 주 표면에서 배치되며 소스 콘택트와 드레인 콘택트 중 다른 콘택트는 제 2 주 표면에 배치된다. 그래서, 결과적으로 전류는 수직 방향으로 흐른다.A semiconductor device implements a pseudo-vertical power transistor in which the current controlled by the voltage applied to the gate electrode flows in a lateral direction, i. E. Parallel to the first major surface of the semiconductor body. Further, one of the source contact and the drain contact is disposed at the first main surface, and the other of the source contact and the drain contact is disposed at the second main surface. As a result, the current flows in the vertical direction.
도 1d 및 도 1e는 도 1a에서 II와 II' 그리고 III와 III' 사이에서 절취된 기판 또는 몸체의 횡단면도를 도시한다. II와 II' 사이와 III와 III' 사이의 방향은 제 1 방향에 직교한다. 도 1d에 도시된 바와 같이, 채널 영역(220)은 릿지의 형상을 가지며, 이 릿지는 폭(d1) 및 깊이 또는 높이(t1)를 갖는다. 예를 들면, 릿지는 상단 면(220a) 및 두 개의 측벽(220b)를 가질 수 있다. 측벽(220b)은 수직으로 연장할 수 있거나 제 1 주 표면(110)에 대하여 75°보다 큰 각도로 연장할 수 있다. 게이트 전극(210)은 릿지의 적어도 두 측면에 인접하게 배치될 수 있다. Figures 1d and 1e show a cross-sectional view of the substrate or body taken between II and II 'and III and III' in Figure 1a. The directions between II and II 'and between III and III' are orthogonal to the first direction. As shown in Fig. 1d, the
더욱이, III와 III' 사이의 횡단면도에서, 드리프트 구역(260)도 또한 제 2 릿지의 형상을 가질 수 있으며, 제 2 릿지는 폭(d2) 및 깊이 또는 높이(t2)를 갖는다. 예를 들면, 제 2 릿지는 상단 면(260a) 및 두 개의 측벽(260b)를 가질 수 있다. 측벽(260b)은 수직으로 연장할 수 있거나 제 1 주 표면(110)에 대해 75°보다 큰 각도로 연장할 수 있다. 필드 플레이트(260)는 상단 면(260a)에 인접하게 또는 릿지의 적어도 두 측면에 인접하게 배치될 수 있다. Moreover, in the cross-sectional view between III and III ', the
채널 영역의 아래, 그리고 옵션으로, 드리프트 구역의 아래에는 위에서 설명된 것처럼, 깊은 몸체 콘택트 부분(225)이 배치될 수 있다.A deep
실시예에 따르면, 채널 영역(220)의 폭(d1)은 d1 < 2·ld 이고, 여기서 ld는 게이트 유전체 층(211)과 채널 영역(220) 사이의 계면에서 형성된 공핍 구역의 길이를 나타낸다. 예를 들면, 공핍 구역의 깊이는 다음과 같이 결정될 수 있다. According to an embodiment, the width d 1 of the
여기서 εs는 반도체 물질의 유전율(실리콘의 경우, 11.9 x ε0, ε0 = 8.85 x 10-14 F/cm)을 나타내고, k는 볼쯔만 상수(1.38066 x 10-23 J/K)을 나타내고, T는 온도를 나타내고, ln은 자연 로그(natural logarithm)를 나타내고, NA는 반도체 몸체의 불순물 농도를 나타내고, ni는 진성 캐리어 농도(실리콘의 경우 27°C 에서, 1.45 x 1010 cm-3)를 나타내며, q는 전기 소량(elementary charge) (1.6 x 10-19 C)을 나타낸다.Where ε s represents the permittivity of the semiconductor material (11.9 × ε 0 , ε 0 = 8.85 × 10 -14 F / cm for silicon), k represents the Boltzmann constant (1.38066 × 10 -23 J / K) , T represents the temperature, ln represents the natural logarithm, N A represents the impurity concentration of the semiconductor body, n i represents the intrinsic carrier concentration (1.45 x 10 < 10 & gt ; 3 ), and q represents an elementary charge (1.6 x 10 -19 C).
일반적으로, 트랜지스터에서 문턱치 전압(threshold voltage)에 대응하는 게이트 전압에서 공핍 구역의 길이는 공핍 구역의 최대 폭에 대응한다고 가정하고 있다. 예를 들면, 제 1 트렌치의 폭은 대략 20 내지 130nm, 예를 들면, 반도체 몸체(100)의 제 1 주 표면(110)을 따라 40 내지 120nm 일 수 있다. It is generally assumed that the length of the depletion region at the gate voltage corresponding to the threshold voltage in the transistor corresponds to the maximum width of the depletion region. For example, the width of the first trench may be approximately 20 to 130 nm, for example, 40 to 120 nm along the first
더욱이, 길이 대 폭의 비율은 다음과 같은 관계, s1/d1 > 2.0 를 충족할 수 있는데, 이 관계에서 s1은 도 1a에서도 도시된 바와 같이 제 1 방향을 따라서 계측된 릿지의 길이를 나타낸다. 또 다른 실시예에 따르면, s1/d1 > 2.5 이다. 도 1d 및 도 1e에 도시된 바와 같이, 채널 영역(220)의 폭(d1)은 드리프트 구역(260)의 폭(d2)과 상이할 수 있다. 또 다른 실시예에 따르면, 드리프트 구역(260)은 도 1d에 도시된 것처럼 릿지를 형성하도록 패턴되지 않은 평평한 표면을 포함할 수 있다. Furthermore, the ratio of length to width is following relationship, s 1 / d 1> may meet 2.0, the length of the measured ridge along the first direction, as in the relationship between s 1 is shown in Figure 1a . According to a further embodiment, a s 1 / d 1> 2.5. The width d 1 of the
폭 d1 ≤ 2·ld 인 실시예에 따르면, 트랜지스터(200)는 게이트 전극이 온-전위(on-potential)로 설정될 때, 채널 영역(220)이 완전히 공핍되는 소위 "완전 공핍" 트랜지스터이다. 그러한 트랜지스터에서, 최적한 부분-문턱치 전압(sub-threshold voltage)이 성취될 수 있으며 그리고 짧은 채널 효과가 효율적으로 억압되어, 디바이스 특성이 개선되는 결과를 가져온다. Width d 1 According to the embodiment 2 · l ≤ d, the
한편, 필드 플레이트를 포함하는 트랜지스터에서, 폭(d1)보다 훨씬 큰 폭(d2)을 갖는 드리프트 구역(260)을 사용하는 것이 바람직하다. 드리프트 구역의 더 큰 폭(d2)으로 인해, 드리프트 구역의 저항(Rdson)과, 따라서 트랜지스터의 저항은 더욱 감소될 수 있으며, 그 결과 디바이스 특성이 더욱 개선될 수 있다. 채널 영역에서 반도체 디바이스의 특성을 개선하기 위하여 그리고 드리프트 구역에서 디바이스 특성을 더욱 개선하기 위하여, 게이트 전극 및 필드 플레이트는 제 1 및 제 2 릿지의 상이한 폭을 제공하기 위하여 패터닝될 수 있다.On the other hand, in a transistor including a field plate, it is preferable to use a
도 1b 및 도 1c를 참조하여 상세히 논의된 것처럼, 소스 및 드레인 영역(201, 205)은 몸체의 깊이 방향으로 연장한다. 따라서, 소스 및 드레인 영역(201, 205)의 깊이를 적절하게 설정함으로써, 트랜지스터의 전기적인 특성이 요건에 따라서 설정될 수 있다. 게이트 전극(210) 및 필드 플레이트(250)가 채널 영역(220) 및 드리프트 구역(260)에 인접한 깊이 방향으로 연장하는 특수한 부가적인 특징으로 인해, 게이트 전극에 의해 채널 영역(220)의 전체 깊이(t1)를 따라서 채널 영역(220)에 형성된 채널의 전도도를 제어하는 것이 가능하다. 대응하는 방식으로, 필드 플레이트(250)는 제 2 릿지의 깊이(t2)를 따라서 드리프트 구역의 거동에 영향을 미친다. 그러므로, 소스 구역 및 드레인 구역의 깊이는 트랜지스터의 유효 폭을 결정한다. 소스 및 드레인 영역의 깊이, 폭, 그리고 그에 따라서, 디바이스 특성이 결정될 수 있다. 예를 들면, 소스 및 드레인 영역의 깊이는 1μm보다 클 수 있다.As discussed in detail with reference to FIGS. 1B and 1C, the source and drain
도 2a, 도 2b 및 도 2c는 실시예에 따른 집적 회로의 예를 예시한다. 이러한 실시예에 따르면, 집적 회로는 앞에서 정의된 것처럼 복수개의 반도체 디바이스를 포함할 수 있다. 예를 들면, 도 2a는 제 1 트랜지스터(3001) 및 제 2 트랜지스터(3002)를 포함하는 집적 회로를 예시한다. 각각의 제 1 및 제 2 트랜지스터(3001, 3002)는 본질적으로 도 1에 예시된 컴포넌트를 포함한다. 트랜지스터(3001, 3002)는 소스 영역(301), 드레인 영역(305), 채널 영역(320) 및 드리프트 구역(360)을 포함한다. 도 1에서 논의된 것처럼 특수한 구조를 갖는 게이트 전극(310)은 채널 영역(320)에서 배치된다. 트랜지스터는 드리프트 구역(360)에서 배치될 수 있는 필드 플레이트(350)를 더 포함할 수 있다. 게이트 전극(310)은 게이트 전극(311)에 의해 채널 영역(320)과 절연되며, 필드 플레이트(350)는 필드 유전체 층(351)에 의해 드리프트 구역(360)과 절연된다. 소스 영역(301)은 소스 전극(302)을 통해 제 1 전도성 플러그(308)에 결합된다. 드레인 영역(305)은 드레인 전극(306)을 형성하는 전도성 층으로서 구현될 수 있다. 옵션으로, 드레인 영역(305)은 제 1 전도도 타입의 도우핑된 영역을 포함할 수 있다.Figures 2a, 2b and 2c illustrate examples of integrated circuits according to embodiments. According to this embodiment, the integrated circuit may comprise a plurality of semiconductor devices as defined above. For example, FIG. 2A illustrates an integrated circuit including a
도 2a에 예시된 바와 같이, 제 1 트랜지스터(3001)는 반도체 몸체(100)의 제 2 주 표면(120)에 인접한 제 1 소스 콘택트(3671)를 포함할 수 있다. 또한, 제 1 트랜지스터(3001)는 제 1 주 표면(110)에서 배치된 제 1 드레인 콘택트(3771)를 포함한다. 제 1 소스 콘택트(3671)는 제 1 트랜지스터(3001)의 소스 영역(301)에 연결되며, 제 1 드레인 콘택트는 제 1 트랜지스터(3001)의 드레인 영역(305)에 연결된다.As illustrated in FIG. 2A, the
제 2 트랜지스터(3002)는 본질적으로 제 1 트랜지스터(3001)와 동일한 컴포넌트를 포함하며 그래서 그의 상세한 설명은 생략된다. 제 2 트랜지스터(3002)는 제 1 트랜지스터(3001)와 동일한 반도체 몸체(100)에서 형성된다. 제 2 트랜지스터(3002)는 절연 구조체(390)에 의해 제 1 트랜지스터(3001)와 절연된다. 예를 들면, 절연 구조체(390)는 절연 물질 및 옵션으로, 인접한 반도체 물질로부터 절연된 전도성 충진재(391)를 포함할 수 있다. 예를 들면, 절연 구조체(390)는 트렌치를 반도체 몸체 내에 형성하고 각각의 절연 및 전도성 물질을 이 트렌치에 형성함으로써 형성될 수 있다. 예를 들면, 절연 구조체(390)를 정의하는 트렌치는 필드 플레이트 트렌치(352) 또는 게이트 전극 트렌치(312)를 정의하는 트렌치와 동시에 형성될 수 있다.The
제 2 소스 콘택트(3672)는 제 2 트랜지스터(3002)의 소스 전극(302)에 전기적으로 연결된다. 예를 들면, 제 2 소스 콘택트(3672)는 반도체 몸체(100)의 제 1 주 표면(110)에서 배치될 수 있다. 또한, 제 2 드레인 콘택트(3772)는 제 2 트랜지스터(3002)의 드레인 영역(305)에 연결된다. 제 2 드레인 콘택트(3772)는 반도체 몸체(100)의 제 2 주 표면(120)에서 배치될 수 있다. 도 2a에 도시된 집적 회로는 전면 유전체 물질(365) 및 전면 금속화를 더 포함한다. 예를 들면, 전면 금속화는 전면 드레인 금속화(3701) 및 전면 소스 금속화(3702)를 포함할 수 있다. 또한, 집적 회로는 제 1 트랜지스터(3001)의 소스 영역(301) 및 제 2 트랜지스터(3002)의 드레인 전극(306)과 연결된 후면 금속화(375)를 포함할 수 있다. 후면 금속화(375)는 후면 유전체 층(380)에 의해 반도체 몸체(100)의 제 2 주 표면과 절연될 수 있다.The
예를 들면, 전면 드레인 금속화 층(3701)은 VS("supply voltage(공급 전압)") 전위에 연결될 수 있다. 또한 전면 소스 금속화 층(3702)은 접지 전압에 연결될 수 있다. 또한, 후면 금속화(375)는 상 단자(phase terminal)와 연결될 수 있다. 예를 들면, (모터와 같은) 바이폴라 부하가 상 단자에 연결될 수 있다. 이러한 구성에서, 모터는 순방향 및 역방향 전류를 공급받을 수 있다. 따라서, 예를 들면, 도 2a에 도시된 집적 회로는 벅 컨버터(buck converters) 용도로 사용될 수 있는 일체로 형성된 하프-브릿지 스위치를 구현한다. For example, the front
도 2a의 특수한 상호연결 방식이 예로서 제시된다. 또 다른 실시예에 따르면, 제 1 소스 콘택트(3671) 및 제 2 소스 콘택트(3672)는 반도체 몸체의 제 1 주 표면(110)에 인접할 수 있고, 제 1 드레인 콘택트(3771) 및 제 2 드레인 콘택트(3772)는 반도체 몸체의 제 2 주 표면(120)에 인접할 수 있으며, 아니면 그 반대일 수도 있다. 제 1 및 제 2 소스 콘택트(3671, 3672)는 공통의 금속화에 전기적으로 연결될 수 있으며, 그 결과 서로 연결될 수 있다. 제 1 드레인 콘택트(3771) 및 제 2 드레인 콘택트(3772)는 상이한 단자에 전기적으로 연결될 수 있다. 대안으로, 제 1 드레인 콘택트(3771) 및 제 2 드레인 콘택트(3772)는 공통의 금속화에 전기적으로 연결될 수 있으며, 그 결과 서로 연결될 수 있다. 이 경우, 제 1 소스 콘택트(3671) 및 제 2 소스 콘택트(3672)는 상이한 단자에 전기적으로 연결될 수 있다. 이러한 실시예에 따르면, 집적 회로는 역 블록킹 스위치(a reverse blocking switch)를 구현할 수 있다.The special interconnection scheme of Figure 2a is presented as an example. According to another embodiment, the
도 2b는 도 2a의 실시예의 수정예를 도시한다. 도 2b의 집적 회로는 도 2a의 실시예와 유사한 컴포넌트를 포함한다. 도 2a의 실시예와 다른 점은, 각각의 제 1 및 제 2 트랜지스터(3002)가 제 1 주 표면(110)으로부터 제 2 주 표면(120)으로 연장하는 콘택트 개구(304)를 포함한다. 콘택트 개구는 전도성 물질로 채워져서 제 1 소스 콘택트(3671) 및 제 2 드레인 콘택트(3772)를 형성한다. 제 1 주 표면(110)으로부터 제 2 주 표면(120)으로 연장하는 콘택트 개구(304)를 이용하여 제 1 소스 콘택트(3671) 및/또는 제 2 드레인 콘택트(3772)를 형성함으로써, 제조 방법이 훨씬 간단해질 수 있다. 절연 층(380)은 제 2 주 표면(120)에 인접하게 배치되며 집적 회로의 컴포넌트를 서로 전기적으로 절연시킨다. 콘택트 개구(304)는 또한 절연 층(380)에도 형성된다. 집적 회로는 절연 층(380)과 후면 금속화 층(375) 사이에 배치된 도우핑된 반도체 층(135)을 더 포함할 수 있다. 구현예에 따르면, 도우핑된 반도체 층은 제 1 전도도 타입을 가질 수 있다. 예를 들면, 반도체 몸체(100), 절연 층(380) 및 도우핑된 반도체 층(135)은 SOI 기판의 일부를 형성할 수 있다. Figure 2B shows a modification of the embodiment of Figure 2A. The integrated circuit of Figure 2B includes components similar to the embodiment of Figure 2a. 2A differs from the embodiment of FIG. 2A in that each of the first and
도 2c는 또 다른 실시예에 따른 집적 회로의 횡단면도를 도시한다. 도 2c에 도시된 실시예에 따르면, 제 1 및 제 2 트랜지스터(3001, 3002)는 단일의 반도체 몸체(100)에서 형성된다. 제 1 트랜지스터(3001)는 제 1 소스 영역(3010), 3050, 제 1 게이트 전극(3100), 및 옵션으로, 제 1 필드 플레이트(3500)를 포함한다. 제 1 트랜지스터(3001)는 제 1 채널 영역(3201) 및 제 1 드래프트 구역(3601)을 더 포함한다.2C shows a cross-sectional view of an integrated circuit according to another embodiment. According to the embodiment shown in FIG. 2C, the first and
도 2c는 각각의 컴포넌트의 정확한 위치를 표시하지 않고 컴포넌트가 개략적으로 예시된 집적 회로의 개념도이다. 도 2c에 도시된 집적 회로에서, 제 1 소스 콘택트(3671)는 반도체 몸체의 제 1 주 표면(110)에 배치되며, 제 1 드레인 콘택트(3771)는 반도체 몸체(100)의 제 2 주 표면(120)에 배치된다. 마찬가지로, 제 2 트랜지스터(3002)는 제 1 소스 영역(3010), 제 2 드레인 영역(3050), 제 2 게이트 전극에 인접한 제 1 게이트 전극(3100) 및 제 1 필드 플레이트(3500)에 인접할 수 있는 제 2 드래프트 구역(3602)를 포함한다. 제 2 소스 콘택트(3672)는 반도체 몸체의 제 1 주 표면(110)에 배치되며, 제 2 드레인 콘택트(3772)는 반도체 몸체(100)의 제 2 주 표면(120)에 배치된다. 명백히 이해되는 것으로서, 집적 회로는 동일한 구성을 갖는 복수개의 또 다른 트랜지스터를 포함할 수 있다. 전면 금속(370)은 반도체 몸체(100)의 제 1 주 표면(110)의 일부분에 배치된다. 전면 금속(370)은 전면 유전체 층(365)에 의해 반도체 몸체(100)로부터 절연된다. 또한, 제 2 전도도 형태의 고농도 도우핑된 몸체 부분(130)은 반도체 몸체(100)의 제 2 주 표면(120)에 인접하게 배치될 수 있다. 제 1 및 제 2 트랜지스터(3001, 3002)의 몸체 부분은 절연 구조체(390)에 의해 절연될 수 있다. 제 1 후면 금속부(3751)는 제 1 트랜지스터(3001)의 일부분에 배치될 수 있으며 제 2 후면 금속부(3752)는 제 2 트랜지스터(3002)의 일부분에 배치될 수 있다. 또한, 제 1 리드 프레임(395)은 제 1 후면 금속부(3751)에 인접하게 배치될 수 있으며, 제 2 리드 프레임(396)은 제 2 후면 금속(3752)에 인접하게 배치될 수 있다. 예를 들면, 제 1 및 제 2 리드 프레임은 상이한 전위에 연결될 수 있다. 예를 들면, 제 2 리드 프레임(396)은 접지 전위에 연결될 수 있으면 반면에 제 1 리드 프레임(395)은 Vbb 또는 Vs에 연결된다. 이러한 구조를 채용하면, 여러 하프 브릿지가 단결정으로 집적되어 예를 들면, 하프 브릿지, 풀 브릿지, BLDC ("brushless DC(브러시리스 DC)") 모터 또는 스텝퍼 모터와 같은 상이한 종류의 드라이브 회로를 형성할 수 있다.Figure 2C is a conceptual illustration of an integrated circuit in which components are schematically illustrated without indicating the exact location of each component. The
또 다른 실시예는 각기 제 1 주 표면을 갖는 반도체 몸체에서 형성되는 제 1 및 제 2 트랜지스터를 구비하는 집적 회로를 포함하는 하프-브릿지 회로와 관련되며, 각각의 제 1 및 제 2 트랜지스터는 소스 영역, 드레인 영역, 채널 영역, 드리프트 구역, 소스 영역에 전기적으로 연결된 소스 콘택트, 드레인 영역에 전기적으로 연결된 드레인 콘택트, 채널 영역에서의 게이트 전극을 포함하며, 채널 영역 및 드리프트 구역은 제 1 방향을 따라 소스 영역과 드레인 영역 사이에서 배치되고, 제 1 방향은 제 1 주 표면에 평행하고, 채널 영역은 제 1 방향을 따라 연장하는 제 1 릿지의 형상을 갖고 있고, 제 1 트랜지스터의 소스 콘택트와 드레인 콘택트 중 하나의 콘택트는 제 1 주 표면에 인접하고, 제 1 트랜지스터의 소스 콘택트와 드레인 콘택트 중 다른 콘택트는 제 1 주 표면과 마주하는 제 2 주 표면에 인접하다. 제 1 트랜지스터의 소스 콘택트 및 제 2 트랜지스터의 드레인 콘택트는 제 1 주 표면에 인접하며 제 1 트랜지스터의 드레인 콘택트 및 제 2 트랜지스터의 소스 콘택트는 제 2 주 표면에 인접하며 그렇지 않으면 그 반대이기도 한다. 실시예에 따르면, 제 1 트랜지스터의 소스 콘택트 및 제 2 트랜지스터의 드레인 콘택트는 전기적으로 하나의 단자에 연결된다. 이러한 실시예에 따르면, 제 1 트랜지스터의 드레인 콘택트 및 제 2 트랜지스터의 소스 콘택트는 상이한 단자에 연결된다. Another embodiment relates to a half-bridge circuit comprising an integrated circuit having first and second transistors each formed in a semiconductor body having a first major surface, wherein each of the first and second transistors has a source region A source contact electrically connected to the source region, a drain contact electrically connected to the drain region, and a gate electrode in the channel region, wherein the channel region and the drift region are formed in the source region along the first direction, Wherein the first direction is parallel to the first major surface and the channel region has the shape of a first ridge extending along the first direction and between the source contact and the drain contact of the first transistor One of the source contact and the drain contact of the first transistor is adjacent to the first main surface, Adjacent to the first major surface facing the first major surface. The source contact of the first transistor and the drain contact of the second transistor are adjacent to the first major surface and the drain contact of the first transistor and the source contact of the second transistor are adjacent to the second major surface and vice versa. According to an embodiment, the source contact of the first transistor and the drain contact of the second transistor are electrically connected to one terminal. According to this embodiment, the drain contact of the first transistor and the source contact of the second transistor are connected to different terminals.
또 다른 실시예는 앞에서 기술된 것처럼 적절한 방식으로 연결된 여러 하프-브릿지 회로를 포함하는 브릿지 회로에 관련된다. Another embodiment relates to a bridge circuit comprising several half-bridge circuits connected in a suitable manner as previously described.
또 다른 실시예는 각기 제 1 주 표면을 갖는 반도체 몸체에서 형성되는 제 1 및 제 2 트랜지스터를 구비하는 집적 회로를 포함하는 역 블록킹 회로(a reverse blocking circuit)에 관련되며, 각각의 제 1 및 제 2 트랜지스터는 소스 영역, 드레인 영역, 채널 영역, 드리프트 구역, 소스 영역에 전기적으로 연결된 소스 콘택트, 드레인 영역에 전기적으로 연결된 드레인 콘택트, 채널 영역에서의 게이트 전극을 포함하며, 채널 영역 및 드리프트 구역은 제 1 방향을 따라 소스 영역과 드레인 영역 사이에서 배치되고, 제 1 방향은 제 1 주 표면에 평행하고, 채널 영역은 제 1 방향을 따라 연장하는 제 1 릿지의 형상을 갖고 있고, 제 1 트랜지스터의 소스 콘택트와 드레인 콘택트 중 하나의 콘택트는 제 1 주 표면에 인접하고, 제 1 트랜지스터의 소스 콘택트와 드레인 콘택트 중 다른 콘택트는 제 1 주 표면과 마주하는 제 2 주 표면에 인접한다. 제 1 트랜지스터의 소스 콘택트 및 제 2 트랜지스터의 소스 콘택트는 제 1 주 표면에 인접하며 제 1 트랜지스터의 드레인 콘택트 및 제 2 트랜지스터의 드레인 콘택트는 제 2 주 표면에 인접하며 그렇지 않으면 그 반대이기도 한다. 구현예에 따르면, 제 1 트랜지스터의 소스 콘택트 및 제 2 트랜지스터의 소스 콘택트는 전기적으로 하나의 단자에 연결된다. 이러한 실시예에 따르면, 제 1 트랜지스터의 드레인 콘택트 및 제 2 트랜지스터의 드레인 콘택트는 상이한 단자에 연결된다. 다른 구현예에 따르면, 제 1 트랜지스터의 드레인 콘택트 및 제 2 트랜지스터의 드레인 콘택트는 전기적으로 하나의 단자에 연결된다. 이러한 실시예에 따르면, 제 1 트랜지스터의 소스 콘택트 및 제 2 트랜지스터의 소스 콘택트는 상이한 단자에 연결된다Another embodiment relates to a reverse blocking circuit comprising an integrated circuit having first and second transistors each formed in a semiconductor body having a first major surface, The second transistor includes a source region, a drain region, a channel region, a drift region, a source contact electrically connected to the source region, a drain contact electrically connected to the drain region, and a gate electrode in the channel region, Wherein the first direction is parallel to the first main surface and the channel region has the shape of a first ridge extending along the first direction and the source of the first transistor A contact of one of the contact and the drain contact is adjacent to the first major surface, and the source contact of the first transistor and the drain contact The other contact is adjacent to the second major surface facing the first major surface. The source contact of the first transistor and the source contact of the second transistor are adjacent to the first major surface and the drain contact of the first transistor and the drain contact of the second transistor are adjacent to the second major surface and vice versa. According to an embodiment, the source contact of the first transistor and the source contact of the second transistor are electrically connected to one terminal. According to this embodiment, the drain contact of the first transistor and the drain contact of the second transistor are connected to different terminals. According to another embodiment, the drain contact of the first transistor and the drain contact of the second transistor are electrically connected to one terminal. According to this embodiment, the source contact of the first transistor and the source contact of the second transistor are connected to different terminals
일반적으로, 실시예에 따른 반도체 디바이스는 SOI("silicon-on-insulator(실리콘-온-절연체)") 기판을 시작 물질로서 이용하여 형성될 수 있다. 제 1 주 표면에 트랜지스터의 컴포넌트를 형성한 다음, 기판이 후면으로부터 박막화되고 그럼으로써 매립된 절연체 층을 드러내게 된다. 따라서, 기판 물질의 부분은 후면에서부터 제거될 수 있다. 이후, 반도체 기판의 제 2 주 표면에 인접하게 소스 콘택트 또는 드레인 콘택트가 형성될 수 있다. 대안으로, 기판 또는 몸체는 매립된 산화물 층 없이도 채용될 수 있다. 이 경우, 웨이퍼를 박막화한 후, 웨이퍼의 후면이 산화되어 후면 유전체 층을 형성할 수 있다. 그런 다음, 몸체의 제 2 주 표면에 인접한 소스 콘택트 또는 드레인 콘택트가 형성될 수 있다. 대안으로, 제 2 주 표면에 인접한 소스 콘택트 또는 드레인 콘택트가 나중에 형성될 트렌치가 웨이퍼를 박막화 한 다음에 형성될 수 있다. 예를 들면, 트렌치는 높은 종횡비를 얻기 위해 플라즈마 다이싱 방법을 이용하여 형성될 수 있다. 또 다른 실시예에 따르면, 반도체 디바이스는 반도체 몸체를 박막화하지 않고 형성될 수 있다. 예를 들면, 소스 콘택트 또는 드레인 콘택트를 형성하기 위한 개구는 제 1 주 표면에서 제 2 주 표면으로 연장하도록 형성될 수 있다.In general, a semiconductor device according to an embodiment may be formed using an SOI ("silicon-on-insulator (silicon-on-insulator)") substrate as a starting material. After forming the components of the transistor on the first major surface, the substrate is thinned from the back surface, thereby revealing the buried insulator layer. Thus, a portion of the substrate material can be removed from the backside. Thereafter, a source contact or drain contact may be formed adjacent the second major surface of the semiconductor substrate. Alternatively, the substrate or body may be employed without a buried oxide layer. In this case, after the wafer is thinned, the rear surface of the wafer may be oxidized to form the rear dielectric layer. A source contact or drain contact adjacent the second major surface of the body may then be formed. Alternatively, a trench in which a source contact or drain contact adjacent to the second major surface is to be formed later may be formed after thinning the wafer. For example, the trenches may be formed using a plasma dicing method to achieve a high aspect ratio. According to another embodiment, the semiconductor device can be formed without thinning the semiconductor body. For example, an opening for forming the source contact or the drain contact may be formed to extend from the first major surface to the second major surface.
아래에서, 트랜지스터의 후면 콘택트를 형성하기 위한 여러 프로세서를 참조하면서 구조의 예들이 도시될 것이다. 소스 또는 드레인 콘택트가 후면 콘택트를 구현하는지에 대해서는 명시적으로 결정하지 않고, 일반적으로 후면 콘택트에 대해 언급될 것이다. 명백하게 이해되는 바와 같이, 각각의 방법은 소스 콘택트를 형성하기 위해 똑같이 이용될 수 있다.In the following, examples of structures will be illustrated with reference to various processors for forming the backside contacts of the transistors. The source or drain contact will not be explicitly determined as to whether it will implement the back contact and will generally be referred to for the back contact. As will be appreciated, each method can equally be used to form a source contact.
도 3a에 예시된 실시예에 따르면, 반도체 몸체의 제 1 주 표면(110)에 트랜지스터의 컴포넌트를 형성한 후, 박막화 프로세스가 수행될 수 있다. 이후, 드레인 영역(405)에 접촉을 위한 콘택트 트렌치(490)가 제 2 주 표면(120)로부터 형성될 수 있다. 예를 들면, 콘택트 트렌치는 에칭에 의해 달성될 수 있다. 각각의 트렌치를 에칭한 후, 후면 격리 층(480)을 형성하고 또한 콘택트 트렌치(490)의 전도성 물질을 반도체 몸체(100)와 절연하는 격리 구조체(495)를 형성하기 위하여 산화 프로세스가 수행될 수 있다. 이후, 콘택트 트렌치(490) 내에 전도성 물질이 채워질 수 있다. 결과적인 구조는 반도체 몸체(100)의 제 2 주 표면(120)에 인접한 드레인 콘택트를 포함한다. According to the embodiment illustrated in FIG. 3A, after forming the components of the transistor on the first
도 3a에 도시된 반도체 디바이스는 트랜지스터(400)를 포함한다. 트랜지스터(400)는 소스와 접촉하는 소스 영역(401) 및 드레인 전극(406)과 접촉하는 드레인 영역(405)을 포함한다. 소스 영역(401) 및 드레인 영역(405)은 제 1 주 표면(110)에 평행한 제 1 방향을 따라 배치된다. 채널 영역(420) 및 드리프트 구역(460)은 소스 영역(401)과 드레인 영역(405) 사이에서 제 1 방향을 따라 배치된다. 게이트 전극(410)은 채널 영역(420)에 인접하게 배치되며, 게이트 유전체(411)는 게이트 전극(410)과 채널 영역(420)과의 사이에 배치된다. 또한, 필드 플레이트(450)는 드리프트 구역(460)에 인접하게 배치되고, 필드 유전체 층(451)은 필드 플레이트와 드리프트 구역(460) 사이에 배치된다. 몸체 콘택트 영역(425)은 채널 영역(420) 및 옵션으로, 드리프트 구역(460)에 인접하게 배치된다. 후면 콘택트 트렌치(490)는 반도체 몸체의 제 2 주 표면(120)에 형성된다. 앞에서 설명한 것처럼, 콘택트 트렌치(490)는 웨이퍼를 박막화한 다음에 에칭될 수 있다. 콘택트 트렌치(490)를 제 2 주 표면(120)으로부터 에칭하므로, 에칭 시간이 줄어들 수 있다. 실시예에 따르면, 후면 금속화를 형성하고 전도성 물질을 후면 콘택트 트렌치에 형성하는 과정은 공통의 처리 단계에 의해 수행될 수 있다.The semiconductor device shown in Fig. 3A includes a
또 다른 실시예에 따르면, 콘택트 개구(491)는 반도체 몸체의 주 표면(110)으로부터 에칭될 수 있다. 도 3b는 이 방법을 이용하여 제조될 수 있는 반도체 디바이스의 일 예를 도시한다. 도 3b에 도시된 반도체 디바이스는 도 3a에 도시된 반도체 디바이스와 유사한 컴포넌트를 포함한다. 대조적으로, 콘택트 개구(491)는 제 1 주 표면(110)으로부터 제 2 주 표면(120)으로 에칭된다. 콘택트 개구(491)를 제 1 주 표면으로부터 에칭하므로, 웨이퍼는 오직 일측에서만 패턴될 뿐이다. 그러므로, 제 1 주 표면을 제 2 주 표면과 정렬할 때 조작하는 문제와 조정 문제가 회피될 수 있다. 콘택트 개구(491)를 제 1 주 표면(110)으로부터 형성한 후, 반도체 몸체의 후면에 후면 격리 층(480)이 형성될 수 있다. 또한, 후면 금속화(475)를 형성하기 위하여 그리고 이와 동시에, 드레인 콘택트(477)를 정의하는 전도성 물질을 형성하기 위하여 금속화 층이 형성될 수 있다.According to another embodiment, the
이 방법의 수정 방법으로서, 콘택트 개구(491)는 제 2 주 표면(120)에 닿지 않도록 하기 위해 제 1 주 표면(110)에서 형성될 수 있다. 이 경우, 제 2 주 표면(120)과의 접촉을 위하여 콘택트 개구(491) 아래 반도체 몸체의 하위 부분에 콘택트 도우핑(497)이 형성될 수 있다. 도 3c는 이 방법을 이용하여 제조될 수 있는 반도체 디바이스의 일 예를 도시한다. 도시된 바와 같이, 콘택트 개구(491)는 반도체 몸체의 제 1 주 표면(110)에 형성된다. 또한 콘택트 도우핑(497)은 콘택트 개구(491)의 아래에 배치되고 반도체 몸체의 제 2 주 표면(120) 쪽으로 연장한다. 옵션으로, 도우핑된 부분(130)의 아래에는 또 다른 도우핑된 몸체 부분이 배치될 수 있다. 예를 들면, 또 다른 도우핑된 부분은 제 1 전도도 타입을 가질 수 있으며 부분(130)보다 높은 도우핑 농도에서 제 1 전도도 타입의 도판트로 도우핑될 수 있다. 그리고 나서, 드레인 콘택트를 정의하기 위해 추가의 처리 단계가 수행될 수 있다.As a modification of this method, a
기술된 실시예에 따르면, 소스 콘택트와 드레인 콘택트 중 하나는 제 1 주 표면에 인접하고, 소스 콘택트와 드레인 콘택트 중 다른 콘택트는 제 1 주 표면에 마주하는 제 2 주 표면에 인접하다. 그럼에도 불구하고, 도면으로부터 자명해지는 것처럼, 대응하는 콘택트가 제 2 주 표면에 인접하게 배치될지라도, 소스 및 드레인 영역은 제 1 주 표면에 인접할 수 있다. 소스 및 드레인 영역이 제 1 주 표면에 인접할 때, 반도체 디바이스는 전류 흐름이 주로 제 1 주 표면에 평행한 방향으로 달성되는 측면 반도체 디바이스를 구현한다.According to the described embodiment, one of the source contact and the drain contact is adjacent to the first major surface, and the other of the source contact and the drain contact is adjacent to the second major surface facing the first major surface. Nevertheless, as will be apparent from the figure, the source and drain regions may be adjacent to the first major surface, although the corresponding contact is disposed adjacent the second major surface. When the source and drain regions are adjacent the first major surface, the semiconductor device implements a lateral semiconductor device in which current flow is achieved in a direction that is predominantly parallel to the first major surface.
도 4는 실시예에 따른 반도체 디바이스를 형성하는 방법을 요약한다. 반도체 디바이스를 제조하는 방법은 트랜지스터를 제 1 주 표면을 갖는 반도체 몸체에 형성하는 단계를 포함한다. 트랜지스터를 형성하는 단계는 소스 영역을 형성하고, 드레인 영역을 형성하고, 채널 영역을 형성하고, 드리프트 구역을 형성(S10)하고, 소스 영역에 전기적으로 접속되는 소스 콘택트를 형성(S20)하고, 드레인 영역에 전기적으로 접속되는 드레인 콘택트를 형성(S30)하는 단계를 포함한다. 방법은 채널 영역에서 게이트 전극을 형성(S40)하는 단계를 더 포함한다. 채널 영역 및 드리프트 구역은 제 1 방향을 따라 소스 영역과 드레인 영역 사이에 배치되도록 하기 위해 형성되고, 제 1 방향은 제 1 주 표면에 평행하며, 채널 영역은 제 1 방향을 따라 연장하는 제 1 릿지의 형상을 갖도록 형성된다. 소스 콘택트와 드레인 콘택트 중 하나는 제 1 주 표면에 인접하게 형성되며 소스 콘택트와 드레인 콘택트 중 다른 콘택트는 제 1 주 표면과 마주하는 제 2 주 표면에 인접하게 형성된다.4 summarizes a method of forming a semiconductor device according to an embodiment. A method of manufacturing a semiconductor device includes forming a transistor on a semiconductor body having a first major surface. The step of forming the transistor includes forming a source region, forming a drain region, forming a channel region, forming a drift region (S10), forming a source contact electrically connected to the source region (S20) And forming a drain contact electrically connected to the region (S30). The method further includes forming a gate electrode in the channel region (S40). The channel region and the drift region being formed to be disposed between the source region and the drain region along a first direction, the first direction being parallel to the first major surface, and the channel region including a first ridge extending along the first direction, As shown in FIG. One of the source contact and the drain contact is formed adjacent the first major surface and the other of the source contact and the drain contact is formed adjacent the second major surface facing the first major surface.
방법은 반도체 몸체를 박막화(S50)하는 단계와, 옵션으로, 몸체의 제 2 주 표면에 걸쳐 절연 층을 형성(S60)하는 단계를 더 포함할 수 있다. 또한, 방법은 제 1 주 표면에서 제 2 주 표면으로 연장하는 후면 콘택트 개구를 형성(S70)하는 단계를 포함할 수 있다. 방법은 제 1 주 표면에서 게이트 트렌치를 형성하는 단계를 더 포함할 수 있다. 실시예에 따르면, 방법은 제 1 주 표면에 필드 플레이트 트렌치를 형성하는 단계를 포함한다.The method may further include thinning the semiconductor body (S50) and, optionally, forming an insulating layer over the second major surface of the body (S60). The method may also include forming (S70) a back contact opening extending from the first major surface to the second major surface. The method may further comprise forming a gate trench at the first major surface. According to an embodiment, the method includes forming a field plate trench on a first major surface.
예를 들면, 트랜지스터의 컴포넌트를 형성하는 단계는 컴포넌트를 반도체 몸체의 제 1 주 표면에 형성하는 단계를 포함할 수 있다. 방법은 반도체 몸체를 박막화하기 위해 제 2 주 표면으로부터 반도체 몸체의 일부분을 제거하는 단계를 더 포함할 수 있다. 반도체 몸체는 실리콘-온-절연체 기판일 수 있으며, 반도체 기판의 일부분이 제거되어 반도체 기판에 매립된 절연체 층을 드러나게 한다. 방법은 제 2 주 표면 위에 절연체 층을 형성하는 단계를 더 포함할 수 있다. 제 2 주 표면에 인접한 소스 콘택트 또는 드레인 콘택트를 형성하는 단계는 제 2 주 표면에 콘택트 트렌치를 에칭하는 단계를 포함할 수 있다. 대안으로, 콘택트 트렌치는 제 1 주 표면에서 에칭될 수 있다. 방법은 제 1 주 표면에서 제 2 주 표면으로 연장하는 후면 콘택트 개구를 형성하는 단계를 더 포함할 수 있다. 방법은 제 1 주 표면에 게이트 트렌치 또는 필드 플레이트 트렌치를 형성하는 단계를 더 포함할 수 있다. 게이트 트렌치를 형성하거나 필드 플레이트 트렌치를 형성하는 단계는 합동 처리 방법에 의해 수행될 수 있다. 실시예에 따르면, 후면 콘택트 개구는 게이트 트렌치 또는 필드 플레이트 트렌치의 폭과 깊이보다 큰 폭과 깊이를 갖는다.For example, forming a component of a transistor may include forming a component on a first major surface of the semiconductor body. The method may further include removing a portion of the semiconductor body from the second major surface to thin the semiconductor body. The semiconductor body may be a silicon-on-insulator substrate, and a portion of the semiconductor substrate is removed to expose an insulator layer buried in the semiconductor substrate. The method may further comprise forming an insulator layer over the second major surface. The step of forming a source contact or a drain contact adjacent the second major surface may comprise etching the contact trench on the second major surface. Alternatively, the contact trench may be etched at the first major surface. The method may further comprise forming a rear contact opening extending from the first major surface to the second major surface. The method may further comprise forming a gate trench or field plate trench on the first major surface. The step of forming a gate trench or forming a field plate trench may be performed by a joint processing method. According to an embodiment, the back contact openings have widths and depths greater than the width and depth of the gate trench or field plate trenches.
후속 도면은 반도체 디바이스, 예를 들면, 앞에서 논의된 반도체 디바이스의 다양한 실시예를 예시하며, 이 반도체 디바이스는 제 1 주 표면(110)과 제 2 주 표면(120) 사이에서 상호 연결을 달성하는 상호연결 요소(633)를 더 포함한다. 상호연결 요소(633)는 여러 방식으로 배열될 수 있다. 도 5a에 도시된 반도체 디바이스는 이전의 도면에서 도시된 반도체 디바이스와 유사한 구성을 갖는 트랜지스터(500)를 포함한다. 반도체 디바이스는 소스 영역(501), 소스 전극(502), 채널 영역(520), 드리프트 구역(560), 및 드레인 전극(506)에 연결되거나 이를 포함하는 드레인 영역(505)를 포함하는 트랜지스터(500)를 포함한다. 소스 영역 및 드레인 영역은 제 1 주 표면에 인접하게 배치된다. 채널 영역 및 드리프트 구역은 제 1 주 표면에 인접하게 배치된다. 게이트 전극(510)은 소스 영역과 드레인 영역 사이에 배치된다. 반도체 디바이스는 제 1 주 표면에서 그 제 1 주 표면과 마주하는 제 2 주 표면으로 연장하는 콘택트 개구를 더 포함한다. 실시예에 따르면, 게이트 전극(510)은 여러 게이트 트렌치(512)에 배치되는 것으로 예시된다. 게이트 트렌치(512)는 도시된 횡단면도에 대해 직교하는 방향으로 연장한다는 것을 주목하여야 한다. 트렌치(512)를 포함하는 구조는 게이트 전극이 도면의 도시된 평면에 평행하게 연장하는 이들 트렌치(512) 내에 배열될 수 있다는 것을 표시하기 위해 예시된 것에 불과하다. 더 상세히 말해서, 게이트 전극은 도 1a, 도 1b, 도 1c, 및 도 1d에 예시된 바와 같다. 유사한 방식으로, 필드 플레이트 트렌치(552)는 도면의 도시된 평면에 평행한 방향으로 연장할 수 있다. 필드 플레이트를 포함하는 필드 플레이트 트렌치는 각기 도 1a, 도 1b, 도 1c, 및 도 1e에 예시된 바와 같다. The following figures illustrate various embodiments of semiconductor devices, e. G., The semiconductor devices discussed above, which are interconnected to achieve interconnections between the first
게이트 전극(510)은 게이트 콘택트(568)를 통해 게이트 금속화(530)에 전기적으로 연결된다. 게이트 금속화(530)는 제 1 주 표면(110)의 측면에 배치될 수 있다. 게이트 금속화(530)는 전면 유전체 층(565)에 의해 제 1 주 표면으로부터 절연될 수 있다. 반도체 디바이스는 필드 플레이트 트렌치(552) 내에 배열된 필드 플레이트(550)를 더 포함한다. 필드 플레이트(550)는 필드 플레이트 콘택트(536)를 통해 소스 전위로 유지되는 후면 금속화(575)에 전기적으로 연결될 수 있다. The
또한, 드레인 영역(505)은 드레인 콘택트(577)에 의해 드레인 금속화(532)와 연결될 수 있다. 드레인 금속화(532)는 반도체 몸체의 제 1 주 표면(110)의 측면에 배치될 수 있다. 드레인 금속화(532) 및 게이트 금속화(530)는 서로 절연되며 도면의 도시된 평면에 대해 평면에서 직교방향으로 연장할 수 있다. 후면 금속(575)은 반도체 몸체의 제 2 주 표면(120)의 측면에 배치될 수 있다. 후면 금속화(575)는 후면 유전체 층(580)에 의해 제 2 주 표면(120)과 절연될 수 있다. 소스 영역(502)은 소스 콘택트(567)에 의해 후면 금속화(575)와 연결될 수 있다. 도 5a의 실시예에 따르면, 반도체 디바이스는 후면 금속화(575)와 전면 콘택트(531) 사이에서 연결을 제공하는 상호연결 요소(633)를 더 포함한다. 예를 들면, 전면 콘택트(531)는 소스 감지 콘택트를 구현될 수 있다. 도 5a의 실시예에 따르면, 상호연결 요소(633)는 필드 플레이트 트렌치(552)와 유사한 형상을 갖는 후면 콘택트 개구(553) 내에 배열된다. In addition, the
본 실시예에 따르면, 후면 콘택트 개구(553)는 필드 플레이트 트렌치(552)와 동시에 형성될 수 있다. 필드 플레이트 유전체(551)를 형성하는 절연 물질과 같은 절연 물질이 후면 콘택트 개구(553)의 측벽에 인접하게 형성될 수 있다. 또한, 필드 플레이트를 형성하는 전도성 물질과 같은 전도성 물질이 후면 콘택트 개구(553)에 채워질될 수 있다. 상호연결 요소(633)는 후면 금속 콘택트(535)를 통해 후면 금속화 층(575)에 연결된다. 또한, 상호연결 요소(633)는 콘택트부(534)를 통해 전면 콘택트(531)와 연결될 수 있다.According to the present embodiment, the
도시된 실시예에 따르면, 드리프트 구역(560)에 인접하게 배치된 트렌치(552, 553) 중 일부 트렌치는 필드 플레이트 트렌치(552)를 구현할 수 있고 후면 금속화(575)하고만 연결될 수 있는 반면, 후면 트렌치(553) 중 다른 것은 상호연결 구조(633)를 구현하고 전면 콘택트(531) 및 후면 금속화(575)와 연결된다. 전면 콘택트(531)는 소스 감지 콘택트를 구현한다. 도 5a에 예시된 실시예에서, 소스 영역 및 드레인 영역은 반도체 디바이스의 상단 측의 측면에 있는 제 1 주 표면에 인접하게 형성된다. 또한, 게이트 전극(510)은 반도체 디바이스의 전면 측의 측면에 있는 제 1 주 표면에 인접한다. According to the illustrated embodiment, some of the
또 다른 실시예에 따르면, 반도체 디바이스는 플립될 수 있으며, 그래서 반도체 몸체의 제 1 주 표면(110) 및 제 1 주 표면(110)에 인접한 각각의 컴포넌트는 반도체 디바이스의 후면에 배치된다. According to another embodiment, the semiconductor device comprises So that each component adjacent to the first
도 5b는 해당하는 구조를 도시한다. 도시된 바와 같이, 트랜지스터의 각각의 컴포넌트를 형성한 다음, 몸체가 플립되며 그래서 제 1 주 표면(110)이 반도체 디바이스의 후면에 인접해진다. 따라서, 도 5b에 도시된 반도체 디바이스는 소스 전극(502)에 연결된 소스 영역(501), 채널 영역(520), 드리프트 구역(560), 및 드레인 전극(506)에 연결되거나 이를 포함하는 드레인 영역(505)을 포함한다. 드레인 전극(506)은 금속 플러그(507) 및 드레인 콘택트(577)를 통하여 반도체 디바이스의 전면 측에 배치된 전면 금속부(532)에 연결된다.Figure 5B shows the corresponding structure. As shown, after forming each component of the transistor, the body is flipped so that the first
또한, 소스 전극(502)은 금속 플러그(508) 및 소스 콘택트(567)를 통하여 소스 전위로 유지되는 후면 금속화(575)에 전기적으로 연결된다. 도시된 구조에 따르면, 게이트 전극(510)은 반도체 디바이스를 가로질러 제 1 주 표면(110)으로부터 제 2 주 표면(120)으로 연장하는 상호연결 요소(633)를 통해 반도체 디바이스의 전면에 배치되어 있는 게이트 전극 패드(530)와 연결된다. 도 5b에 도시된 반도체 디바이스는 게이트 전극(510)을 상호연결 요소(633)과 연결시키는 게이트 콘택트 구조를 더 포함한다. 도 5a에 예시된 것과 유사한 방식으로, 상호연결 요소(633)는 필드 플레이트 트렌치(552)와 유사한 형상을 갖는 후면 콘택트 개구(553) 내에 배치될 수 있다. 후면 콘택트 개구(553)는 절연 물질 및 전도성 물질로 채워진다.The
도 5b에 도시된 실시예에 따르면, 트렌치(552, 553) 중 일부는 필드 플레이트(550)를 형성하는 전도성 물질로 채워지며, 이 전도성 물질은 오직 후면 금속화(575)하고만 연결되는 반면, 다른 트렌치(553) 내의 전도성 물질은 반도체 디바이스의 전면에 배치되어 있는 게이트 콘택트(530)와 연결된다. 5B, some of the
따라서, 도 5a 및 도 5b에 예시된 반도체 디바이스는 제 1 주 표면(110)을 갖는 반도체 몸체(100)에 형성된 트랜지스터(500)를 포함한다. 트랜지스터는 소스 영역(501, 502), 드레인 영역(505, 506), 채널 영역(520), 드리프트 구역(560), 및 채널 영역(520)에서의 게이트 전극(510)을 포함한다. 채널 영역(520) 및 드리프트 구역(560)은 제 1 방향을 따라 소스 영역(501, 502) 사이 그리고 드레인 영역(505, 506) 사이에 배치되고, 제 1 방향은 제 1 주 표면(110)에 평행하다. 채널 영역(520)은 제 1 방향을 따라 연장하는 제 1 릿지의 형상을 갖고 있다. 반도체 디바이스는 제 1 주 표면(110)에서 제 1 주 표면(110)에 마주하는 제 2 주 표면(120)으로 연장하는 후면 콘택트 개구(553)를 더 포함한다. 예를 들면, 반도체 디바이스는 후면 콘택트 개구(553) 내에 채워지는 전도성 충진재를 더 포함할 수 있고, 전도성 충진재는 인접한 반도체 몸체 물질로부터 절연되어 있다. Thus, the semiconductor device illustrated in FIGS. 5A and 5B includes a
도 5c는 반도체 디바이스를 제조하는 방법을 예시한다. 방법은 제 1 주 표면을 갖는 반도체 몸체에 트랜지스터를 형성하는 단계를 포함한다. 트랜지스터를 형성하는 단계는 제 1 주 표면에 인접하게 소스 영역 및 드레인 영역을 형성(S100)하고, 제 1 주 표면에 인접하게 채널 영역 및 드리프트 구역을 형성(S200)하고, 소스 영역과 드레인 영역 사이에 게이트 전극을 형성(S300)하는 단계를 포함한다. 게이트 전극을 형성하는 단계는 제 1 주 표면에 게이트 트렌치를 형성하는 단계를 포함한다. 방법은 제 1 주 표면에서 제 1 주 표면과 마주하는 제 2 주 표면으로 연장하는 콘택트 개구를 형성(S400)하는 단계를 더 포함한다. Figure 5C illustrates a method of manufacturing a semiconductor device. The method includes forming a transistor in a semiconductor body having a first major surface. The step of forming the transistor includes forming a source region and a drain region adjacent to the first main surface (S100), forming a channel region and a drift region adjacent to the first main surface (S200), and forming a source region and a drain region (S300) a gate electrode. The step of forming the gate electrode includes forming a gate trench on the first major surface. The method further includes forming (S400) a contact opening extending from the first major surface to a second major surface opposite the first major surface.
방법은 제 1 주 표면에 게이트 트렌치 또는 필드 플레이트 트렌치를 형성하는 단계를 더 포함할 수 있다. 예를 들면, 게이트 트렌치(512)는 릿지 형상을 갖는 채널 영역을 구현하기 위해 형성될 수 있다. 옵션으로, 필드 플레이트 트렌치가 형성되어 릿지 형상을 갖는 드리프트 구역을 구현할 수 있다. 게이트 트렌치 또는 필드 플레이트 트렌치를 형성하는 단계 및 콘택트 개구를 형성하는 단계는 합동 처리 방법에 의해 수행될 수 있다. 콘택트 개구는 게이트 트렌치 또는 필드 플레이트 트렌치의 폭과 깊이보다 큰 폭과 깊이를 가질 수 있다. 예를 들면, 콘택트 개구는 게이트 트렌치 또는 필드 플레이트 트렌치의 폭과 깊이보다 큰 폭과 깊이를 가질 수 있다. 실시예에 따르면, 게이트 트렌치를 형성하는 단계 또는 필드 플레이트 트렌치를 형성하는 단계는 콘택트 개구를 게이트 트렌치 및 필드 플레이트 트렌치보다 큰 에칭 속도로 에칭하는 에칭 방법을 포함한다. 실시예에 따르면, 방법은 반도체 몸체를 박막화하기 위해 반도체 몸체의 일부분을 제 2 주 표면으로부터 제거하는 단계를 더 포함할 수 있다.The method may further comprise forming a gate trench or field plate trench on the first major surface. For example, the
예를 들면, 콘택트 개구는 게이트 트렌치 또는 필드 플레이트 트렌치의 폭과 깊이보다 큰 폭과 깊이를 가질 수 있다. 실시예에 따르면, 게이트 트렌치를 형성하는 단계 또는 필드 플레이트 트렌치를 형성하는 단계는 콘택트 개구를 게이트 트렌치 및 필드 플레이트 트렌치보다 빠른 에칭 속도로 에칭하는 에칭 방법을 포함한다. 실시예에 따르면, 방법은 반도체 몸체를 박막화하기 위해 제 2 주 표면으로부터 반도체 몸체의 일부분을 제거하는 단계를 더 포함할 수 있다.For example, the contact opening may have a width and depth greater than the width and depth of the gate trench or field plate trench. According to an embodiment, forming the gate trench or forming the field plate trench includes an etching method that etches the contact opening at a faster etch rate than the gate trench and the field plate trench. According to an embodiment, the method may further comprise removing a portion of the semiconductor body from the second major surface to thin the semiconductor body.
상호연결 요소(633)는 반도체 디바이스 또는 집적 회로 내의 임의의 위치에 배치될 수 있다. 예를 들면, 앞에서 언급한 것처럼, 필드 플레이트 트렌치(552) 중 일부는 상호연결 요소(633)를 형성하기 위해 형성될 수 있다. The interconnecting
다른 실시예에 따르면, 각각의 게이트 전극(610)을 구비하는 복수개의 단일 트랜지스터 셀을 포함하는 반도체 디바이스는 상호연결 요소(633)를 형성하는 콘택트 개구에 의해 둘러싸일 수 있다. 도 6a는 해당하는 반도체 디바이스를 도시한다. 도 6a에 도시된 반도체 디바이스는 소스 전극(602)에 연결된 소스 영역(601), 채널 영역(620), 드리프트 구역(660) 및 드레인 전극(606)에 연결된 드레인 영역(605)을 포함한다. 게이트 전극(610)은 채널 영역(620)에 배치된다. 게이트 전극(610)은 게이트 유전체 층(611)에 의해 채널 영역(620)과 절연된다. 또한, 필드 플레이트(650)는 필드 플레이트 트렌치(652) 내에 배열된다. 필드 플레이트(650)는 필드 유전체(651)에 의해 드리프트 구역(660)과 절연된다. 필드 플레이트(650)는 생략될 수 있거나 상이한 방식으로 구현될 수 있다. 복수개의 단일 트랜지스터 셀을 포함하는 반도체 디바이스는 콘택트 개구(630)에 의해 둘러싸일 수 있다. 전도성 충진재(630)는 콘택트 개구(630) 내에 배치되며, 전도성 충진재(630)는 유전체 물질(631)에 의해 인접한 반도체 물질로부터 절연된다. 콘택트 개구는 반도체 디바이스의 제 1 주 표면(110)으로부터 반도체 디바이스의 제 2 주 표면(120)으로 연장할 수 있다. 콘택트 개구(630) 및 필드 플레이트 트렌치(652)는 공통의 또는 동시적인 처리 단계에 의해 형성될 수 있다.According to another embodiment, a semiconductor device comprising a plurality of single transistor cells with
도 6b는 필드 플레이트 트렌치(652) 및 조합된 콘택트 개구(640)를 포함하는 또 다른 반도체 디바이스를 도시한다. 필드 플레이트(650)는 예를 들면, 도 1에 기술된 것과 유사한 방식으로 필드 플레이트 트렌치(652) 내에 배치된다. 반도체 디바이스는 게이트 전위로 유지되는 전도성 충진재(642)를 가진 조합된 콘택트 개구(640)를 더 포함한다. 조합된 콘택트 개구(640) 내 전도성 충진재(642)는 유전체 물질(641)에 의해 드리프트 구역(660)과 절연된다. 전도성 충진재의 다른 부분은 채널 영역(620)에 인접한 구역에서 게이트 전극(610)을 구현한다. 조합된 콘택트 개구(640)는 채널 영역(620)에 인접한 영역에 있는 제 2 주 표면(120)으로 연장하지 않는다. 드리프트 구역(660)에 인접한 영역에서, 조합된 콘택트 개구는, 예를 들면, 도 5b에 예시된 상호연결 요소(633)를 구현한다. 이 영역에서, 조합된 콘택트 개구(640)는 제 1 주 표면(110)으로부터 제 2 주 표면(120)으로 연장할 수 있다. 여러 영역에서 조합된 콘택트 개구(640)의 깊이가 더 깊은 것은 트렌치 영역의 폭이 상이하기 때문에 초래된 것일 수 있다. 도 6b에 도시된 반도체 디바이스의 다른 컴포넌트는 도 6a에 도시된 컴포넌트와 유사하다. 6B shows another semiconductor device including a
또 다른 실시예에 따르면, 반도체 디바이스는 필드 플레이트 트렌치(652)와 드레인 영역(605) 사이에서 제 1 방향을 따라 배치된 제 2 트렌치(643)를 포함할 수 있다. 제 2 트렌치(643)는 전도성 물질(662)로 채워지며, 전도성 물질(662)은 제 2 유전체 물질(661)에 의해 인접한 반도체 물질로부터 절연된다. 예를 들면, 전도성 충진재(642) 내 전도성 물질(662)은 게이트 전위로 유지될 수 있으며, 그래서 도 5b에 예시된 상호연결 요소를 구현할 수 있다. 도 6c에 예시된 반도체 디바이스의 다른 컴포넌트는 도 1 또는 6a에 도시된 반도체 디바이스의 각각의 컴포넌트와 동일하다..According to another embodiment, the semiconductor device may include a
도 7 및 도 8은 실시예에 따른 반도체 디바이스를 제조하는 방법의 요소를 예시한다.Figures 7 and 8 illustrate elements of a method of manufacturing a semiconductor device according to an embodiment.
도 7a는 매립된 산화물 층(105)을 가진 반도체 몸체 또는 기판(100)을 도시한다. 제 1 트렌치(710) 및 제 2 트렌치(720)는 반도체 몸체(100)의 제 1 주 표면(110)에서 형성된다. 제 1 트렌치(710) 및 제 2 트렌치(720)는 통상적으로 사진석판인쇄술을 이용하여 정의될 수 있다. 예를 들면, 제 1 트렌치(710)는 제 2 트렌치 폭(d8)보다 적은 폭(d7)을 가질 수 있으며, 이 폭은 도면의 평면에 평행한 방향에서 측정된 것이다. 그 다음, 통상적인 것으로 에칭 단계가 수행된다. 제 2 트렌치(720)의 증가된 폭(d8)으로 인해, 트렌치는 제 1 트렌치(710)보다 더 높은 에칭 속도로 에칭될 수 있다. 예를 들면, 트렌치는 RIE ("reactive ion etching(반응 이온 에칭)") 방법과 같은 이방성 에칭 방법을 이용하여 에칭될 수 있다. 따라서, 제 2 트렌치(720)는 제 1 트렌치(710) 보다 깊은 깊이를 갖는다. 제 2 트렌치(720)는 매립된 산화물 층(105)으로 연장한다. 도 7b는 결과적인 구조의 예를 도시한다.7A shows a semiconductor body or
그 다음, 각각의 트렌치에서 유전체 층(730)이 형성된 다음, 전도성 층(740)이 형성된다. 평탄화 단계가 수행된다. 도 7c는 결과적인 구조의 예를 도시한다. A
그 다음, 매립된 산화물 층(105)의 아래 기판 부분을 제거하기 위하여 박막화 프로세스가 수행될 수 있다. 예를 들면, 박막화 프로세스는 에칭, 그라인딩 또는 CMP(chemical mechanical polishing(화학 기계 연마)) 방법에 의해 달성될 수 있다. 매립된 산화물 층(105)의 일부분은 이러한 프로세스 이후에 유지될 수 있다. 그런 다음, 반도체 몸체의 후면 위에서 추가의 금속화 층(750)이 형성될 수 있다. 그 결과로서, 도 7d에 도시된 구조가 취득될 수 있다. 도시된 바와 같이, 제 2 트렌치(720)는 후면 금속화 층(750)으로 연장할 수 있으며, 반면 제 1 트렌치(710)는 매립된 산화물 층(105)으로 연장하지 않는다. 예를 들면, 제 1 트렌치(710)는 여기서 추가 설명된 게이트 트렌치를 구현하고, 제 2 트렌치(720)는 필드 플레이트 트렌치를 구현할 수 있다. 제 2 트렌치(720)는 동시에 콘택트 개구로서 작용할 수 있다. 전술한 처리 단계를 이용하여, 제 1 및 제 2 트렌치(710 및 720)는 공통의 동시적인 처리 단계를 이용하여 형성될 수 있다. 명백하게 이해되는 것으로서, 대안의 방법에 따르면, 제 1 및 제 2 트렌치는 상이한 프로세스를 이용하여 형성될 수 있다.A thinning process may then be performed to remove the substrate portion below the buried
도 8에 예시된 또 다른 실시예에 따르면, 제 3 트렌치(725)가 반도체 몸체에 형성될 수 있다. 또한, 제 1 및 제 2 트렌치(710, 720)는 어느 제 1 트렌치(710)나 제 2 트렌치(720)도 매립된 산화물 층(105)으로 연장하지 않도록 형성될 수 있다. 이러한 프로세스를 이용하여, 게이트 트렌치 및 필드 플레이트 트렌치를 동시에 형성하면서, 전용의 콘택트 개구(725)가 형성될 수 있다. 이러한 실시예에 따른 방법을 수행하기 위한 시작 지점은 예를 들면, 도 8a에 도시된 것처럼 SOI 기판일 수 있다. SOI 기판(100)은 매립된 산화물 층(105)을 포함한다. 그 다음, 제 1 트렌치(710), 제 2 트렌치(720) 및 제 3 트렌치(725)가 반도체 기판의 제 1 주 표면(110)에 형성된다. According to another embodiment illustrated in FIG. 8, a
비록 도 8b에는 명시적으로 도시되지 않지만, 제 3 트렌치(725)는 도면의 도시된 평면에 대해 직교하는 방향에서 제 2 트렌치(720) 및 제 1 트렌치(710)의 폭보다 훨씬 큰 폭(d9)을 갖는다. 예를 들면, 제 3 트렌치(725)는 도 6b에도 도시된 것처럼, 링 구조를 구현할 수 있다. 따라서, 하나의 단일 에칭 방법을 이용하여, 제 3 트렌치(725)는 제 1 트렌치(710) 및 제 2 트렌치(720) 보다 훨씬 더 깊이 에칭될 수 있다. 예를 들면, 제 3 트렌치(725)는 매립된 산화물 층(105)으로 연장하도록 에칭될 수 있다. 이후, 유전체 층(730)이 증착된 다음 전도성 층(740)이 증착된다. Although not explicitly shown in FIG. 8B, the
도 8c는 결과적인 구조의 예를 도시한다. 그 다음, 매립된 산화물 층(105) 아래 기판 물질을 제거하고 제 3 트렌치(725) 내 전도성 물질(740)의 하단 부분을 드러내기 위해 매립된 산화물 층(105)의 일부분을 제거하는 박막화 방법이 수행된다. 그런 다음, 후면 금속화 층(750)이 매립된 산화물 층(105)의 하단 면으로서 형성될 수 있다. 도 8d는 결과적인 구조의 예를 도시한다. 도시된 바와 같이, 후면 금속화 층(750)과 접촉하는 전도성 충진재(740)를 포함하는 제 3 트렌치(725)에 의해 연결 요소가 구현된다.Figure 8C shows an example of the resulting structure. A thinning process to remove a portion of the buried
본 발명의 실시예가 앞에서 기술되었지만, 또 다른 실시예가 구현될 수 있다. 예를 들면, 또 다른 실시예는 청구범위에서 언급된 특징들의 임의의 부분조합 또는 앞에서 제시된 예에서 기술된 요소들의 임의의 부분조합을 포함할 수 있다. 따라서, 첨부된 청구범위의 사상과 범주는 본 명세서에 포함되어 있는 실시예의 설명으로 제한되지 않아야 한다.Although embodiments of the invention have been described above, other embodiments may be implemented. For example, another embodiment may include any partial combination of the features mentioned in the claims or any partial combination of the elements described in the examples presented above. Accordingly, the spirit and scope of the appended claims should not be limited to the description of the embodiments contained herein.
Claims (22)
소스 영역과,
드레인 영역과,
채널 영역과,
드리프트 구역과,
콘택트 개구 내에 배열된 전도성 물질을 통해 상기 소스 영역에 전기적으로 연결되는 소스 콘택트 - 상기 소스 영역은 상기 콘택트 개구의 측벽에 배치됨 - 와,
상기 드레인 영역에 전기적으로 연결되는 드레인 콘택트와,
상기 채널 영역에서의 게이트 전극 - 상기 채널 영역 및 상기 드리프트 구역은 제 1 방향을 따라 상기 소스 영역과 상기 드레인 영역 사이에 배치되고, 상기 제 1 방향은 상기 제 1 주 표면에 평행하고, 상기 채널 영역은 상기 제 1 방향을 따라 연장하는 제 1 릿지(a first ridge)의 형상을 가짐 - 을 포함하고,
상기 소스 콘택트와 상기 드레인 콘택트 중 하나의 콘택트는 상기 제 1 주 표면에 인접하고, 상기 소스 콘택트와 상기 드레인 콘택트 중 다른 하나의 콘택트는 상기 제 1 주 표면에 마주하는 제 2 주 표면에 인접한
반도체 디바이스.
1. A semiconductor device comprising a transistor in a semiconductor body having a first main surface,
Source region,
Drain region,
Channel region,
A drift zone,
A source contact electrically connected to the source region through a conductive material arranged in the contact opening, the source region being disposed on a sidewall of the contact opening;
A drain contact electrically connected to the drain region,
A gate electrode in the channel region, the channel region and the drift region being disposed between the source region and the drain region along a first direction, the first direction being parallel to the first major surface, Wherein the first ridge has a shape of a first ridge extending along the first direction,
Wherein one of the source contact and the drain contact is adjacent to the first major surface and the other of the source contact and the drain contact is adjacent to a second major surface facing the first major surface
Semiconductor device.
상기 제 2 주 표면 위의 후면 금속화층(a back side metallization layer)을 더 포함하고, 상기 후면 금속화층은 상기 제 2 주 표면에 인접한 상기 소스 콘택트 또는 상기 드레인 콘택트에 연결되는
반도체 디바이스.
The method according to claim 1,
Further comprising a back metallization layer on the second major surface, the back metallization layer being connected to the source contact or the drain contact adjacent the second major surface
Semiconductor device.
상기 제 1 주 표면에서의 감지 콘택트를 더 포함하며, 상기 감지 콘택트는 후면 콘택트를 통해 상기 후면 금속화층과 연결되는
반도체 디바이스.
3. The method of claim 2,
Wherein the sensing contact further comprises a sensing contact at the first major surface, the sensing contact being connected to the rear metallization via a rear contact
Semiconductor device.
상기 후면 콘택트는 상기 제 1 주 표면으로부터 상기 제 2 주 표면으로 연장하는 후면 콘택트 개구 내에 배치되는
반도체 디바이스.
The method of claim 3,
The back contact is disposed within a rear contact opening extending from the first major surface to the second major surface
Semiconductor device.
상기 소스 영역 및 상기 드레인 영역은 상기 제 1 주 표면에 인접하게 배치되는
반도체 디바이스.
5. The method according to any one of claims 1 to 4,
Wherein the source region and the drain region are disposed adjacent to the first major surface
Semiconductor device.
상기 제 1 주 표면에 배치되고 상기 제 1 방향으로 연장하는 게이트 트렌치를 더 포함하며, 상기 게이트 전극의 일부분은 상기 게이트 트렌치 내에 배치되는
반도체 디바이스.
5. The method according to any one of claims 1 to 4,
Further comprising a gate trench disposed on the first major surface and extending in the first direction, wherein a portion of the gate electrode is disposed within the gate trench
Semiconductor device.
상기 제 1 주 표면에 배치되고 상기 제 1 방향으로 연장하는 필드 플레이트 트렌치(field plate trenches)를 더 포함하고, 상기 필드 플레이트 트렌치 내에 필드 플레이트의 일부분이 배치되는
반도체 디바이스.
5. The method according to any one of claims 1 to 4,
Further comprising field plate trenches disposed on the first major surface and extending in the first direction, wherein a portion of the field plate is disposed within the field plate trench
Semiconductor device.
상기 제 2 주 표면과 접촉하는 절연 층을 더 포함하는
반도체 디바이스.
5. The method according to any one of claims 1 to 4,
Further comprising an insulating layer in contact with the second major surface
Semiconductor device.
상기 절연 층의 후면과 접촉하는 추가 반도체 층을 더 포함하는
반도체 디바이스.
9. The method of claim 8,
Further comprising an additional semiconductor layer in contact with the backside of the insulating layer
Semiconductor device.
상기 제 1 트랜지스터 및 상기 제 2 트랜지스터의 각각은,
소스 영역과,
드레인 영역과,
채널 영역과,
드리프트 구역과,
콘택트 개구 내에 배열된 전도성 물질을 통해 상기 소스 영역에 전기적으로 연결되는 소스 콘택트 - 상기 소스 영역은 상기 콘택트 개구의 측벽에 배치됨 - 와,
상기 드레인 영역에 전기적으로 연결되는 드레인 콘택트와,
상기 채널 영역에서의 게이트 전극 - 상기 채널 영역 및 상기 드리프트 구역은 제 1 방향을 따라 상기 소스 영역과 상기 드레인 영역 사이에 배치되고, 상기 제 1 방향은 상기 제 1 주 표면에 평행하고, 상기 채널 영역은 상기 제 1 방향을 따라 연장하는 제 1 릿지의 형상을 가짐 - 을 포함하고,
상기 소스 콘택트와 상기 드레인 콘택트 중 하나의 콘택트는 상기 제 1 주 표면에 인접하고, 상기 소스 콘택트와 상기 드레인 콘택트 중 다른 하나의 콘택트는 상기 제 1 주 표면에 마주하는 제 2 주 표면에 인접한
집적 회로.
An integrated circuit comprising a first transistor and a second transistor in a semiconductor body each having a first major surface,
Wherein each of the first transistor and the second transistor includes:
Source region,
Drain region,
Channel region,
A drift zone,
A source contact electrically connected to the source region through a conductive material arranged in the contact opening, the source region being disposed on a sidewall of the contact opening;
A drain contact electrically connected to the drain region,
A gate electrode in the channel region, the channel region and the drift region being disposed between the source region and the drain region along a first direction, the first direction being parallel to the first major surface, Having a shape of a first ridge extending along the first direction,
Wherein one of the source contact and the drain contact is adjacent to the first major surface and the other of the source contact and the drain contact is adjacent to a second major surface facing the first major surface
integrated circuit.
상기 제 1 트랜지스터의 소스 콘택트 및 상기 제 2 트랜지스터의 드레인 콘택트는 상기 제 1 주 표면 및 상기 제 2 주 표면 중 하나에 인접하고 상기 제 1 트랜지스터의 드레인 콘택트 및 상기 제 2 트랜지스터의 소스 콘택트는 상기 제 1 주 표면 및 상기 제 2 주 표면 중 다른 하나에 인접하는
집적 회로.
11. The method of claim 10,
The source contact of the first transistor and the drain contact of the second transistor are adjacent to one of the first main surface and the second main surface and the drain contact of the first transistor and the source contact of the second transistor are connected to the drain Adjacent one of the first major surface and the second major surface
integrated circuit.
상기 제 1 트랜지스터의 소스 콘택트 및 상기 제 2 트랜지스터의 드레인 콘택트에 전기적으로 연결하는 금속화층을 더 포함하는
집적 회로.
12. The method of claim 11,
And a metallization layer electrically connecting the source contact of the first transistor and the drain contact of the second transistor
integrated circuit.
상기 제 1 트랜지스터를 상기 제 2 트랜지스터로부터 절연하는 절연 트렌치를 더 포함하며, 상기 절연 트렌치는 상기 제 1 트랜지스터와 상기 제 2 트랜지스터 사이에 배치되는
집적 회로.
13. The method according to any one of claims 10 to 12,
Further comprising: an isolation trench isolating said first transistor from said second transistor, said isolation trench being disposed between said first transistor and said second transistor
integrated circuit.
상기 제 1 트랜지스터 및 상기 제 2 트랜지스터의 소스 콘택트는 상기 제 1 주 표면 및 상기 제 2 주 표면 중 하나에 인접하며 상기 제 1 트랜지스터 및 상기 제 2 트랜지스터의 드레인 콘택트는 상기 제 1 주 표면 및 상기 제 2 주 표면 중 다른 하나에 인접하는
집적 회로.
13. The method according to any one of claims 10 to 12,
Wherein a source contact of the first transistor and the second transistor is adjacent to one of the first major surface and the second major surface and the drain contact of the first transistor and the second transistor is connected to the first main surface and the second main surface, Adjacent to one of the two main surfaces
integrated circuit.
상기 제 1 주 표면에 인접한 소스 영역 및 드레인 영역을 형성하는 단계와,
상기 제 1 주 표면에 인접한 채널 영역 및 드리프트 구역을 형성하는 단계와,
상기 소스 영역과 상기 드레인 영역 사이에서 게이트 전극을 형성하는 단계 - 상기 게이트 전극을 형성하는 단계는 상기 제 1 주 표면에 게이트 트렌치를 형성하는 것을 포함하는 게이트 전극을 형성하는 것을 포함함 - 와,
상기 제 1 주 표면으로부터 상기 제 1 주 표면에 마주하는 제 2 주 표면으로 연장하는 콘택트 개구를 형성하는 단계를 포함하는
반도체 디바이스 제조 방법.
A method of fabricating a semiconductor device comprising forming a transistor in a semiconductor body having a first major surface,
Forming a source region and a drain region adjacent to the first major surface,
Forming a channel region and a drift region adjacent to the first major surface;
Forming a gate electrode between the source region and the drain region, wherein forming the gate electrode comprises forming a gate electrode comprising forming a gate trench on the first major surface;
Forming a contact opening extending from the first major surface to a second major surface opposite the first major surface
A method of manufacturing a semiconductor device.
상기 제 1 주 표면에 필드 플레이트 트렌치를 형성하는 단계를 더 포함하며, 상기 필드 플레이트 트렌치를 형성하는 단계 및 상기 콘택트 개구를 형성하는 단계는 합동 처리 방법(joint processing methods)에 의해 수행되는
반도체 디바이스 제조 방법.
16. The method of claim 15,
Further comprising forming a field plate trench on the first major surface, wherein forming the field plate trench and forming the contact opening are performed by joint processing methods
A method of manufacturing a semiconductor device.
상기 콘택트 개구는 상기 필드 플레이트 트렌치의 폭 및 깊이보다 큰 폭 및 깊이를 갖는
반도체 디바이스 제조 방법. 17. The method of claim 16,
The contact opening having a width and depth greater than the width and depth of the field plate trench
A method of manufacturing a semiconductor device.
상기 반도체 몸체를 박막화하기 위해 상기 제 2 주 표면으로부터 상기 반도체 몸체의 일부분을 제거하는 단계를 더 포함하는
반도체 디바이스 제조 방법.
18. The method according to any one of claims 15 to 17,
Further comprising removing a portion of the semiconductor body from the second major surface to thin the semiconductor body
A method of manufacturing a semiconductor device.
상기 반도체 몸체를 박막화하기 위해 상기 제 2 주 표면으로부터 상기 반도체 몸체의 일부분을 제거하고, 따라서 상기 콘택트 개구의 하단 부분을 제거하는 단계를 더 포함하는
반도체 디바이스 제조 방법.
18. The method according to any one of claims 15 to 17,
Further comprising removing a portion of the semiconductor body from the second major surface to thin the semiconductor body and thus removing the lower portion of the contact opening
A method of manufacturing a semiconductor device.
상기 제 2 주 표면에 인접하게 절연 층을 형성하는 단계를 더 포함하는
반도체 디바이스 제조 방법.
18. The method according to any one of claims 15 to 17,
Further comprising forming an insulating layer adjacent the second major surface
A method of manufacturing a semiconductor device.
상기 반도체 몸체는 실리콘-온-절연체 기판(a silicon-on-insulator substrate)이며, 상기 반도체 몸체의 상기 제 2 주 표면은 매립된 절연 층에 인접하는
반도체 디바이스 제조 방법.
18. The method according to any one of claims 15 to 17,
Wherein the semiconductor body is a silicon-on-insulator substrate and the second major surface of the semiconductor body is adjacent to the buried insulating layer
A method of manufacturing a semiconductor device.
상기 제 1 주 표면에 게이트 트렌치를 형성하고 상기 게이트 트렌치 내에 게이트 전극을 형성하는 단계를 더 포함하는
반도체 디바이스 제조 방법. 18. The method according to any one of claims 15 to 17,
Forming a gate trench on the first major surface and forming a gate electrode in the gate trench
A method of manufacturing a semiconductor device.
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/692,059 US9799762B2 (en) | 2012-12-03 | 2012-12-03 | Semiconductor device and method of manufacturing a semiconductor device |
US13/692,059 | 2012-12-03 | ||
US14/082,491 US9735243B2 (en) | 2013-11-18 | 2013-11-18 | Semiconductor device, integrated circuit and method of forming a semiconductor device |
US14/082,491 | 2013-11-18 | ||
PCT/EP2013/003645 WO2014086479A1 (en) | 2012-12-03 | 2013-12-03 | Semiconductor device, integrated circuit and method of forming a semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20150082460A KR20150082460A (en) | 2015-07-15 |
KR101766561B1 true KR101766561B1 (en) | 2017-08-08 |
Family
ID=49713052
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020157014696A KR101766561B1 (en) | 2012-12-03 | 2013-12-03 | Semiconductor device, integrated circuit and method of forming a semiconductor device |
Country Status (4)
Country | Link |
---|---|
KR (1) | KR101766561B1 (en) |
CN (1) | CN104956489B (en) |
DE (1) | DE112013005770B4 (en) |
WO (1) | WO2014086479A1 (en) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2913847B1 (en) * | 2014-02-28 | 2018-04-18 | LFoundry S.r.l. | Method of fabricating a semiconductor device and semiconductor product |
DE102014114184B4 (en) * | 2014-09-30 | 2018-07-05 | Infineon Technologies Ag | A method of manufacturing a semiconductor device and semiconductor device |
DE102015105679B4 (en) * | 2015-04-14 | 2017-11-30 | Infineon Technologies Ag | SEMICONDUCTOR DEVICE, INTEGRATED CIRCUIT AND METHOD FOR MANUFACTURING THE SEMICONDUCTOR DEVICE |
DE102015106688B4 (en) * | 2015-04-29 | 2020-03-12 | Infineon Technologies Ag | SWITCH WITH A FIELD EFFECT TRANSISTOR, ESPECIALLY IN AN INTEGRATED CIRCUIT FOR USE IN SYSTEMS WITH LOADS |
DE102016107714B4 (en) | 2015-08-14 | 2019-07-18 | Infineon Technologies Dresden Gmbh | A semiconductor device comprising a transistor cell comprising a source contact in a trench, methods of manufacturing the semiconductor device, and integrated circuit |
DE102015119771A1 (en) * | 2015-11-16 | 2017-05-18 | Infineon Technologies Ag | Semiconductor device having a first transistor and a second transistor |
DE102016101676B3 (en) | 2016-01-29 | 2017-07-13 | Infineon Technologies Ag | ELECTRICAL CIRCUIT CONTAINING A SEMICONDUCTOR DEVICE WITH A FIRST TRANSISTOR AND A SECOND TRANSISTOR AND A CONTROL CIRCUIT |
DE102016113393A1 (en) * | 2016-07-20 | 2018-01-25 | Infineon Technologies Ag | A semiconductor device including a transistor array and a termination region, and methods of manufacturing such a semiconductor device |
CA3033462C (en) * | 2016-08-10 | 2020-09-01 | Nissan Motor Co., Ltd. | Semiconductor device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001274398A (en) * | 1999-10-19 | 2001-10-05 | Denso Corp | Semiconductor device and its manufacturing method |
US20020155685A1 (en) * | 2001-04-18 | 2002-10-24 | Jun Sakakibara | Semiconductor device and method for manufacturing semiconductor device |
US20090256212A1 (en) * | 2008-04-11 | 2009-10-15 | Texas Instruments, Inc. | Lateral drain-extended mosfet having channel along sidewall of drain extension dielectric |
CN102157493A (en) * | 2010-02-11 | 2011-08-17 | 上海华虹Nec电子有限公司 | Metal plug and manufacturing method thereof |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3971062B2 (en) * | 1999-07-29 | 2007-09-05 | 株式会社東芝 | High voltage semiconductor device |
US7786533B2 (en) * | 2001-09-07 | 2010-08-31 | Power Integrations, Inc. | High-voltage vertical transistor with edge termination structure |
US8193565B2 (en) * | 2008-04-18 | 2012-06-05 | Fairchild Semiconductor Corporation | Multi-level lateral floating coupled capacitor transistor structures |
JP2011009595A (en) * | 2009-06-29 | 2011-01-13 | Renesas Electronics Corp | Semiconductor device and method of manufacturing the same |
US8569842B2 (en) * | 2011-01-07 | 2013-10-29 | Infineon Technologies Austria Ag | Semiconductor device arrangement with a first semiconductor device and with a plurality of second semiconductor devices |
-
2013
- 2013-12-03 DE DE112013005770.0T patent/DE112013005770B4/en active Active
- 2013-12-03 CN CN201380072129.7A patent/CN104956489B/en active Active
- 2013-12-03 WO PCT/EP2013/003645 patent/WO2014086479A1/en active Application Filing
- 2013-12-03 KR KR1020157014696A patent/KR101766561B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001274398A (en) * | 1999-10-19 | 2001-10-05 | Denso Corp | Semiconductor device and its manufacturing method |
US20020155685A1 (en) * | 2001-04-18 | 2002-10-24 | Jun Sakakibara | Semiconductor device and method for manufacturing semiconductor device |
US20090256212A1 (en) * | 2008-04-11 | 2009-10-15 | Texas Instruments, Inc. | Lateral drain-extended mosfet having channel along sidewall of drain extension dielectric |
CN102157493A (en) * | 2010-02-11 | 2011-08-17 | 上海华虹Nec电子有限公司 | Metal plug and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
KR20150082460A (en) | 2015-07-15 |
CN104956489A (en) | 2015-09-30 |
WO2014086479A1 (en) | 2014-06-12 |
DE112013005770B4 (en) | 2022-12-01 |
DE112013005770T5 (en) | 2015-08-13 |
CN104956489B (en) | 2018-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10439030B2 (en) | Semiconductor device having a channel region patterned into a ridge by adjacent gate trenches | |
KR101766561B1 (en) | Semiconductor device, integrated circuit and method of forming a semiconductor device | |
KR101552022B1 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
CN203325907U (en) | Insulated gate semiconductor device structure | |
US9748378B2 (en) | Semiconductor device, integrated circuit and method of manufacturing a semiconductor device | |
KR101873905B1 (en) | Semiconductor device comprising a transistor cell including a source contact in a trench, method for manufacturing the semiconductor device and integrated circuit | |
US10181511B2 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
US9349834B2 (en) | Method of manufacturing a semiconductor device | |
US9397092B2 (en) | Semiconductor device in a semiconductor substrate and method of manufacturing a semiconductor device in a semiconductor substrate | |
KR20140018142A (en) | Semiconductor device and method for manufacturing a semiconductor device | |
US9449968B2 (en) | Method for manufacturing a semiconductor device and a semiconductor device | |
KR101903855B1 (en) | Semiconductor device comprising a first transistor and a second transistor | |
KR20160128925A (en) | Semiconductor device comprising a field effect transistor and method of manufacturing the semiconductor device | |
US9111766B2 (en) | Transistor device with a field electrode | |
US9525058B2 (en) | Integrated circuit and method of manufacturing an integrated circuit | |
KR101847259B1 (en) | Semiconductor device comprising a transistor array and a termination region and method of manufacturing such a semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |