KR101731842B1 - Array substrate and display apparatus having the same - Google Patents

Array substrate and display apparatus having the same Download PDF

Info

Publication number
KR101731842B1
KR101731842B1 KR1020160067996A KR20160067996A KR101731842B1 KR 101731842 B1 KR101731842 B1 KR 101731842B1 KR 1020160067996 A KR1020160067996 A KR 1020160067996A KR 20160067996 A KR20160067996 A KR 20160067996A KR 101731842 B1 KR101731842 B1 KR 101731842B1
Authority
KR
South Korea
Prior art keywords
pixel electrode
electrode
display device
array substrate
slit
Prior art date
Application number
KR1020160067996A
Other languages
Korean (ko)
Other versions
KR20160069509A (en
Inventor
김수정
송장근
박기범
우수한
유혜란
조선아
홍성환
유재진
조은
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160067996A priority Critical patent/KR101731842B1/en
Publication of KR20160069509A publication Critical patent/KR20160069509A/en
Application granted granted Critical
Publication of KR101731842B1 publication Critical patent/KR101731842B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1337Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/13624Active matrix addressed cells having more than one switching element per pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

어레이 기판 및 이를 갖는 표시장치에서, 액정거동의 효율을 조절하기 위해 화소전극은 도메인들마다 다른 방향으로 형성된 슬릿부들을 포함한다. 화소전극은 도메인들을 갖는 메인화소영역 및 서브화소영역으로 구분될 수 있다. 슬릿부의 적어도 일부는 액정의 배향방향과 지그재그로 교차하도록 형성된다. 이와 다르게, 일부의 슬릿부는 슬릿부를 지지하는 지지전극부로부터 절단되어 형성될 수 있다. 이와 다르게, 도메인의 면적을 다르게 하거나 슬릿부의 각도를 45도와 다르게 할 수 있다. 액정의 2차 효율 및 3차 효율이 조절되어 표시장치의 측면 시인성이 향상된다.In an array substrate and a display device having the same, a pixel electrode includes slit portions formed in different directions for respective domains in order to control the efficiency of liquid crystal behavior. The pixel electrode can be divided into a main pixel region and a sub pixel region having domains. At least a part of the slit portion is formed so as to intersect with the alignment direction of the liquid crystal in a staggered manner. Alternatively, a part of the slit part may be cut off from the supporting electrode part supporting the slit part. Alternatively, the area of the domains may be different or the angle of the slit may be varied by 45 degrees. The secondary efficiency and the tertiary efficiency of the liquid crystal are controlled to improve the lateral visibility of the display device.

Description

어레이 기판 및 이를 갖는 표시장치{ARRAY SUBSTRATE AND DISPLAY APPARATUS HAVING THE SAME}[0001] ARRAY SUBSTRATE AND DISPLAY APPARATUS HAVING THE SAME [0002]

본 발명은 어레이 기판 및 이를 갖는 표시장치에 관한 것이다. 보다 상세하게는 전극에 슬릿을 형성하여 액정을 제어하는 어레이 기판 및 이를 갖는 표시장치에 관한 것이다.The present invention relates to an array substrate and a display device having the same. And more particularly, to an array substrate in which a slit is formed in an electrode to control a liquid crystal and a display device having the same.

일반적으로 액정표시장치는 현재 가장 널리 사용되고 있는 평판 표시장치 중 하나로서, 화소전극과 공통전극 등 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어진다. 상기 전계 생성 전극에 전압을 인가하여 상기 액정층에 전계를 생성하고 이를 통하여 상기 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.2. Description of the Related Art In general, a liquid crystal display device is one of the most widely used flat panel display devices. The liquid crystal display device is composed of two display panels having field generating electrodes such as a pixel electrode and a common electrode, and a liquid crystal layer sandwiched therebetween. A voltage is applied to the electric field generating electrode to generate an electric field in the liquid crystal layer, thereby determining the orientation of the liquid crystal molecules in the liquid crystal layer and controlling the polarization of incident light to display an image.

그 중에서도 전계가 인가되지 않은 상태에서 액정 분자의 장축을 상하 표시판에 대하여 수직을 이루도록 배열한 수직배향(VA, vertical alignment) 모드 액정표시장치는 대비비(Contrast Ratio)가 커서 각광받고 있으며, 광시야각을 얻기 위해 수직배향 모드의 액정표시장치의 상기 전계 생성 전극에 절개부를 형성한 PVA(patterned vertically aligned) 모드의 액정표시장치가 개발되었다.Among them, VA (vertical alignment) mode liquid crystal display devices arranged so that the long axes of the liquid crystal molecules are perpendicular to the upper and lower display plates in a state in which no electric field is applied have a large contrast ratio, A patterned vertically aligned (PVA) mode liquid crystal display device in which a cutout is formed in the electric field generating electrode of the liquid crystal display device of the vertical alignment mode has been developed.

한편, 개구율 향상에 저해 요소가 되는 상기 슬릿부를 감소시키기 위해 마이크로 슬릿(micro-slit) 모드 또는 SVA 모드가 개시되었다. 상기 마이크로 슬릿 모드에서는 서로 마주보는 전계 생성 전극들 중 하부 전극에만 마이크로 슬릿부를 형성하여 액정에 방향성을 부여하고, 상부 전극은 절개부를 갖지 않는 평판으로 형성된다.On the other hand, a micro-slit mode or an SVA mode has been disclosed to reduce the slit portion which is an obstacle to the aperture ratio enhancement. In the micro-slit mode, a micro slit portion is formed only in the lower electrode among the field generating electrodes facing each other to impart directionality to the liquid crystal, and the upper electrode is formed as a flat plate having no cut portion.

그러나 SVA 모드 및 PVA 모드의 표시장치도 액정의 제어가 균일하지 못하여 측면 시인성 측면에서 개선되어야 할 문제점이 다수 있다.However, the display devices of the SVA mode and the PVA mode also have many problems that the control of the liquid crystal is not uniform and must be improved in terms of side viewability.

이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하는 것으로, 본 발명의 실시예들은 계조에 따른 액정의 제어 효율을 조절하여 측면 시인성을 향상시키는 어레이 기판을 제공한다.SUMMARY OF THE INVENTION Accordingly, the present invention has been made to solve the above-mentioned problems occurring in the prior art, and it is an object of the present invention to provide an array substrate for improving lateral visibility by controlling the control efficiency of liquid crystal according to gradation.

또한, 본 발명의 실시예들은 상기 어레이 기판을 포함하는 표시장치를 제공한다.Further, embodiments of the present invention provide a display device including the array substrate.

상기한 본 발명의 기술적 과제를 해결하기 위하여, 본 발명의 일 특징에 따른 어레이 기판은 하부 기판, 스위칭 소자 및 화소전극을 포함한다. 상기 하부 기판에는 복수의 도메인으로 분할된 단위화소영역들이 정의된다. 상기 스위칭 소자는 상기 하부 기판에 형성되어 화소 신호를 전달한다. 상기 화소전극은 상기 단위화소영역에 상기 스위칭 소자와 전기적으로 연결되게 형성되며, 슬릿부들을 포함한다. 상기 슬릿부의 적어도 일부는 전기장이 인가된 액정의 배향방향과 지그재그로 교차하도록 상기 도메인들마다 서로 다른 방향으로 연장되어 형성된다.According to an aspect of the present invention, an array substrate includes a lower substrate, a switching device, and a pixel electrode. In the lower substrate, unit pixel regions divided into a plurality of domains are defined. The switching element is formed on the lower substrate and transmits a pixel signal. The pixel electrode is formed to be electrically connected to the switching element in the unit pixel region and includes slits. At least a part of the slit part is formed to extend in different directions for each of the domains so as to intersect with the alignment direction of the liquid crystal applied with an electric field in a staggered manner.

상기한 본 발명의 기술적 과제를 해결하기 위하여, 본 발명의 일 특징에 따른 표시장치는 상기 어레이 기판, 대향기판 및 액정층을 포함한다. 상기 대향기판은 상기 하부 기판과 대향하는 상부 기판과, 상기 화소전극과 마주보는 공통전극을 포함한다. 상기 액정층은 상기 어레이 기판과 상기 대향 기판의 사이에 위치하며, 전기장 인가시 방위가 상기 배향방향으로 배열된다.According to an aspect of the present invention, there is provided a display device including the array substrate, the counter substrate, and a liquid crystal layer. The counter substrate includes an upper substrate facing the lower substrate, and a common electrode facing the pixel electrode. The liquid crystal layer is located between the array substrate and the counter substrate, and the orientation is arranged in the alignment direction when an electric field is applied.

상기한 본 발명의 기술적 과제를 해결하기 위하여, 본 발명의 다른 특징에 따른 어레이 기판은 하부 기판, 스위칭 소자 및 화소전극을 포함한다. 상기 하부 기판에는 복수의 도메인으로 분할된 단위화소영역들이 정의된다. 상기 스위칭 소자는 상기 하부 기판에 형성되어 화소 신호를 전달한다. 상기 화소전극은 상기 단위화소영역에 형성되며, 제1지지 전극부, 제1 슬릿부들 및 제2 슬릿부들을 포함한다. 상기 제1지지 전극부는 상기 도메인들의 경계를 따라 연장된다. 상기 제1 슬릿부들은 상기 도메인들마다 서로 다른 방향으로 연장되어 상기 제1 지지전극부에 연결된다. 상기 제2 슬릿부는 상기 제1 슬릿부들 사이에 배치되며, 단부가 상기 제1 지지전극부로부터 절단되어 형성된다.According to another aspect of the present invention, an array substrate includes a lower substrate, a switching device, and a pixel electrode. In the lower substrate, unit pixel regions divided into a plurality of domains are defined. The switching element is formed on the lower substrate and transmits a pixel signal. The pixel electrode is formed in the unit pixel region and includes a first supporting electrode portion, first slits, and second slits. The first support electrode portion extends along the boundaries of the domains. The first slits extend in different directions for each of the domains and are connected to the first support electrode unit. The second slit portion is disposed between the first slit portions and the end portion is cut off from the first support electrode portion.

상기한 본 발명의 기술적 과제를 해결하기 위하여, 본 발명의 다른 특징에 따른 표시장치는 상기 어레이 기판, 대향 기판 및 액정층을 포함한다. 상기 대향기판은 상기 하부 기판과 대향하는 상부 기판과, 상기 화소전극과 마주보는 공통전극을 포함한다. 상기 액정층은 상기 어레이 기판과 상기 대향 기판의 사이에 위치하며, 전기장 인가시 상기 제2 슬릿부의 상기 단부에서 다른 부분보다 반응속도가 느리게 동작된다.According to another aspect of the present invention, there is provided a display device including the array substrate, the counter substrate, and a liquid crystal layer. The counter substrate includes an upper substrate facing the lower substrate, and a common electrode facing the pixel electrode. The liquid crystal layer is positioned between the array substrate and the counter substrate, and when the electric field is applied, the reaction speed is slower than the other portions at the end of the second slit portion.

상기한 본 발명의 기술적 과제를 해결하기 위하여, 본 발명의 또 다른 특징에 따른 어레이 기판은 하부 기판, 스위칭 소자, 제1 화소전극 및 제2 화소전극을 포함한다. 상기 하부 기판에는 복수의 도메인들을 갖는 메인화소영역 및 서브화소영역으로 구분된 단위화소영역들이 정의된다. 상기 스위칭 소자는 상기 하부 기판에 형성되며 화소신호를 전달한다. 상기 제1 화소전극은 상기 메인 화소영역에 형성되며, 제1 슬릿부들을 갖는다. 상기 제1 슬릿부는 제1 방향과 제1 각도를 이루며 도메인들마다 서로 다른 방향으로 형성된다. 상기 제2 화소전극은 상기 서브화소영역에 형성되며 제2 슬릿부들을 갖는다. 상기 제2 슬릿부는 상기 제1 방향과 제2 각도를 이루며 복수의 도메인들마다 서로 다른 방향으로 형성된다. 상기 서브화소영역은 상기 메인화소영역에 접하는 하측 도메인의 면적과 상측 도메인의 면적이 서로 다르게 형성된다.According to another aspect of the present invention, an array substrate includes a lower substrate, a switching element, a first pixel electrode, and a second pixel electrode. A main pixel region having a plurality of domains and unit pixel regions divided into sub pixel regions are defined in the lower substrate. The switching element is formed on the lower substrate and transmits a pixel signal. The first pixel electrode is formed in the main pixel region and has first slit portions. The first slit part forms a first angle with the first direction and is formed in different directions for each of the domains. The second pixel electrode is formed in the sub pixel region and has second slit portions. The second slit part forms a second angle with the first direction and is formed in different directions for each of a plurality of domains. The sub-pixel region has an area of a lower-side domain that is in contact with the main pixel region and an area of an upper-side domain that are different from each other.

상기한 본 발명의 기술적 과제를 해결하기 위하여, 본 발명의 또 다른 특징에 따른 표시장치는 상기 어레이 기판, 대향기판 및 액정층을 포함한다. 상기 대향기판은 상기 하부 기판과 대향하는 상부 기판과, 상기 화소전극과 마주보는 공통전극을 포함한다. 상기 액정층은 상기 어레이 기판과 상기 대향 기판의 사이에 위치한다.According to another aspect of the present invention, there is provided a display device including the array substrate, the counter substrate, and a liquid crystal layer. The counter substrate includes an upper substrate facing the lower substrate, and a common electrode facing the pixel electrode. And the liquid crystal layer is positioned between the array substrate and the counter substrate.

상기한 본 발명의 기술적 과제를 해결하기 위하여, 본 발명의 일 특징에 따른 어레이 기판은 제1 방향으로 연장되는 게이트 라인 및 상기 제1 방향과 교차하는 제2 방향으로 연장되는 데이터 라인이 배치되고, 상기 게이트 라인 및 상기 데이터 라인에 의해 정의되고, 제1 서브 화소 영역 및 상기 제1 서브 화소 영역보다 넓은 면적을 갖는 제2 서브 화소영역을 포함하는 단위 화소 영역들을 포함하는 하부 기판, 상기 제1 서브 화소 영역에 배치되고, 제1 지지 전극부 및 상기 제1 지지 전극부로부터 연장되며, 일정간격 이격되어 배치되어 마이크로 슬릿부를 정의하는 복수의 제1 가지부들을 포함하는 제1 화소 전극, 상기 제2 서브 화소 영역에 배치되고, 제2 지지 전극부 및 상기 제2 지지 전극부로부터 연장되며, 일정 간격 이격되어 배치되어 마이크로 슬릿부를 정의하는 복수의 제2 가지부들을 포함하는 제2 화소 전극 및 상기 제1 화소 전극 및 상기 제2 화소 전극 사이에 배치되고, 상기 게이트 라인과 평행한 방향으로 연장되는 스토리지 지지부 및 상기 스토리지 지지부로부터 상기 데이터 라인과 평행한 방향으로 연장되며 상기 제1 화소 전극 및 상기 데이터 라인 사이에 배치되는 스토리지 가지부를 포함하는 스토리지 라인을 포함한다.According to an aspect of the present invention, there is provided an array substrate including a gate line extending in a first direction and a data line extending in a second direction intersecting the first direction, Pixel region including a first sub pixel region and a second sub pixel region which are defined by the gate line and the data line and have a larger area than the first sub pixel region and the first sub pixel region, A first pixel electrode arranged in the pixel region and including a first support electrode portion and a plurality of first branch portions extending from the first support electrode portion and spaced apart from each other by a predetermined distance to define a micro-slit portion, Pixel regions, and extending from the second supporting electrode portion and the second supporting electrode portion, A second pixel electrode including a plurality of second branches defining a first pixel electrode and a second pixel electrode, and a storage supporter disposed between the first pixel electrode and the second pixel electrode and extending in a direction parallel to the gate line, And a storage branch that extends in a direction parallel to the data line and is disposed between the first pixel electrode and the data line.

본 발명의 일 실시예에 있어서, 상기 어레이 기판은 상기 제1 서브 화소 영역에 배치되며, 상기 게이트 라인, 상기 데이터 라인 및 상기 제1 화소 전극과 전기적으로 연결되는 제1 스위칭 소자 및 상기 제1 스위칭 소자와 인접하게 배치되고, 상기 게이트 라인, 상기 데이터 라인 및 상기 제2 화소 전극과 전기적으로 연결되는 제2 스위칭 소자를 더 포함할 수 있다.In one embodiment of the present invention, the array substrate includes a first switching element disposed in the first sub-pixel region and electrically connected to the gate line, the data line, and the first pixel electrode, And a second switching element disposed adjacent to the gate line, the data line, and the second pixel electrode, the second switching element being adjacent to the gate line, the data line, and the second pixel electrode.

본 발명의 일 실시예에 있어서, 상기 제2 화소 전극은 상기 제2 가지부와 상기 제2 스위칭 소자를 전기적으로 연결하는 연결 전극을 더 포함할 수 있다. 상기 연결 전극은 상기 데이터 라인과 평행한 방향으로 연장되고, 상기 데이터 라인과 중첩할 수 있다.According to an embodiment of the present invention, the second pixel electrode may further include a connection electrode electrically connecting the second branch portion and the second switching element. The connection electrodes may extend in a direction parallel to the data lines and overlap the data lines.

본 발명의 일 실시예에 있어서, 상기 제1 지지 전극부는 열십자 형상을 가질 수 있다.In one embodiment of the present invention, the first supporting electrode part may have a cross shape.

본 발명의 일 실시예에 있어서, 상기 제1 가지부는 상기 제1 서브 화소 영역의 중심부에 배치되고, 지그재그 형상으로 연장된 제1 지그재그부 및 상기 제1 지그재그부로부터 상기 제1 서브 화소 영역의 외곽까지 직선으로 연장된 제1 직선부를 포함할 수 있다.In one embodiment of the present invention, the first branch portion may include a first zigzag portion disposed at a central portion of the first sub pixel region and extending in a zigzag form, and a second zigzag portion extending from the first zigzag portion to an outer edge of the first sub pixel region As shown in FIG.

본 발명의 일 실시예에 있어서, 상기 제2 지지 전극부는 열십자 형상을 가질 수 있다.In one embodiment of the present invention, the second support electrode portion may have a cross shape.

본 발명의 일 실시예에 있어서, 상기 제2 가지부는 상기 제2 서브 화소 영역의 중심부에 배치되고, 지그재그 형상으로 연장된 제2 지그재그부 및 상기 제2 지그재그부로부터 상기 제2 서브 화소 영역의 외곽까지 직선으로 연장된 제2 직선부를 포함할 수 있다.In one embodiment of the present invention, the second branch portion may include a second zigzag portion disposed in a central portion of the second sub pixel region and extending in a zigzag form, and a second zigzag portion extending from the second zigzag portion in an outer And a second straight line extending straightly up to the first straight line.

상기한 어레이 기판 및 표시장치에 의하면, 저계조에서 액정의 3차 효율 및 중간 계조에서 액정의 2차 효율을 감소시켜 측면 시인성이 향상된다. 따라서 표시장치의 표시품질이 향상된다.According to the above-described array substrate and display device, the secondary efficiency of the liquid crystal at the low gradation and the secondary efficiency of the liquid crystal at the low gradation are improved, thereby improving side visibility. Thus, the display quality of the display device is improved.

도 1은 실시예 1에 따른 어레이 기판의 한 화소의 평면도이다.
도 2는 도 1에 도시된 어레이 기판을 갖는 표시장치를 I-I' 선을 따라 절단한 단면도이다.
도 3은 도 1에 도시된 화소전극의 평면도이다.
도 4는 세브론(chevron) 구조를 갖는 표시장치의 한 화소의 평면도이다.
도 5는 도 1 및 도 2에서 설명된 표시장치와 도 4에서 설명된 표시장치에 대한 전압-투과율 그래프이다.
도 6은 도 5에 도시된 그래프를 표준화된 계조로 변환한 계조-투과율 그래프이다.
도 7은 도 1 및 도 2에서 설명된 표시장치와 도 4에서 설명된 표시장치에 대하여 정면에서 관측한 2차 효율 및 3차 효율을 나타낸 그래프이다.
도 8은 도 1 및 도 2에서 설명된 표시장치와 도 4에서 설명된 표시장치에 대하여 우측 60도로 관측한 2차 효율 및 3차 효율을 나타낸 그래프이다.
도 9는 실시예 2에 따른 어레이 기판의 화소전극의 평면도이다.
도 10은 실시예 3에 따른 어레이 기판의 화소전극의 평면도이다.
도 11은 실시예 4에 따른 어레이 기판의 화소전극의 평면도이다.
도 12a는 도 11에 도시된 제5 영역의 확대 평면도이다.
도 12b, 도 12c 및 도 12d들은 개구부들이 변형예들을 도시한 평면도들이다.
도 13은 도 11에 도시된 화소전극을 갖는 표시장치와 도 4에서 설명된 표시장치에 대하여 2차 효율을 나타낸 그래프이다.
도 14는 실시예 5에 따른 어레이 기판의 화소전극의 평면도이다.
도 15는 실시예 6에 따른 어레이 기판의 화소전극의 평면도이다.
도 16은 실시예 7에 따른 어레이 기판의 화소전극의 평면도이다.
도 17은 실시예 8에 따른 어레이 기판의 한 화소의 평면도이다.
도 18은 메인화소영역에서 액정의 방위 및 도메인들이 면적을 도시한 다이어그램이다.
도 19는 도 18에 도시된 메인화소영역을 관찰하는 방향에 따라 관측된 계조-투과율 그래프이다.
도 20은 메인화소영역에서 액정의 방위를 도시한 다이어그램이다.
도 21는 도 20에 도시된 메인화소영역을 관찰하는 방향에 따라 관측된 계조-투과율 그래프이다.
도 22는 도 17도시된 화소를 60도 시야각으로 각 방위각에서 관측할 때 시인성지수를 표시한 그래프이다.
도 23은 실시예 9에 따른 표시장치의 한 화소의 평면도이다.
1 is a plan view of one pixel of the array substrate according to the first embodiment.
FIG. 2 is a cross-sectional view of the display device having the array substrate shown in FIG. 1 taken along line II '.
3 is a plan view of the pixel electrode shown in FIG.
4 is a plan view of one pixel of a display device having a chevron structure.
5 is a graph of voltage-transmittance for the display device described in Figs. 1 and 2 and the display device described in Fig.
FIG. 6 is a grayscale-transmittance graph obtained by converting the graph shown in FIG. 5 into standardized grayscales.
FIG. 7 is a graph showing the secondary efficiencies and the tertiary efficiencies observed from the front of the display device described in FIGS. 1 and 2 and the display device illustrated in FIG.
FIG. 8 is a graph showing the secondary efficiency and the tertiary efficiency measured at the right side at 60 degrees with respect to the display device described in FIGS. 1 and 2 and the display device illustrated in FIG.
9 is a plan view of the pixel electrode of the array substrate according to the second embodiment.
10 is a plan view of the pixel electrode of the array substrate according to the third embodiment.
11 is a plan view of a pixel electrode of an array substrate according to a fourth embodiment.
12A is an enlarged plan view of the fifth region shown in FIG.
12B, 12C and 12D are plan views showing the openings as modifications.
FIG. 13 is a graph showing the secondary efficiency with respect to the display device having the pixel electrode shown in FIG. 11 and the display device shown in FIG.
14 is a plan view of a pixel electrode of an array substrate according to a fifth embodiment.
15 is a plan view of the pixel electrode of the array substrate according to the sixth embodiment.
16 is a plan view of the pixel electrode of the array substrate according to the seventh embodiment.
17 is a plan view of one pixel of the array substrate according to the eighth embodiment.
18 is a diagram showing the orientation of the liquid crystal and the areas of the domains in the main pixel region.
FIG. 19 is a grayscale-transmittance graph observed along the direction in which the main pixel region shown in FIG. 18 is observed.
20 is a diagram showing the orientation of the liquid crystal in the main pixel region.
21 is a grayscale-transmittance graph observed along the direction in which the main pixel region shown in Fig. 20 is observed.
22 is a graph showing the visibility index when the pixels shown in FIG. 17 are observed at an azimuth angle of 60 degrees at each azimuth angle.
23 is a plan view of one pixel of the display device according to the ninth embodiment.

이하, 첨부한 도면들을 참조하여 본 발명의 예시적인 실시예들을 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. The present invention is capable of various modifications and various forms, and specific embodiments are illustrated in the drawings and described in detail in the text. It should be understood, however, that the invention is not intended to be limited to the particular forms disclosed, but includes all modifications, equivalents, and alternatives falling within the spirit and scope of the invention.

각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 고안의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. Like reference numerals are used for like elements in describing each drawing. In the accompanying drawings, the dimensions of the structures are enlarged from the actual size in order to clarify the present invention.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the first component may be referred to as a second component, and similarly, the second component may also be referred to as a first component. The singular expressions include plural expressions unless the context clearly dictates otherwise.

본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. In this application, the terms "comprises", "having", and the like are used to specify that a feature, a number, a step, an operation, an element, a part or a combination thereof is described in the specification, But do not preclude the presence or addition of one or more other features, integers, steps, operations, components, parts, or combinations thereof.

또한, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. Also, unless otherwise defined, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries are to be interpreted as having a meaning consistent with the contextual meaning of the related art and are to be interpreted as either ideal or overly formal in the sense of the present application Do not.

도 1은 실시예 1에 따른 어레이 기판(101)의 한 화소의 평면도이다. 도 2는 도 1에 도시된 어레이 기판(101)을 갖는 표시장치(100)를 I-I' 선을 따라 절단한 단면도이다.1 is a plan view of one pixel of the array substrate 101 according to the first embodiment. 2 is a cross-sectional view of the display device 100 having the array substrate 101 shown in FIG. 1 taken along line I-I '.

상기 액정표시장치(100)에는 화질을 향상시키기 위한 여러 가지 기술들이 적용되어 있다. 예를 들어, 상기 액정표시장치(100)에서 단위 화소영역에는 서로 다른 레벨의 화소전압이 인가되는 복수의 화소전극들(160, 170)이 배치되어 있다. 또한, 상기 화소전극들(160, 170)에는 액정의 배향 방향을 다양하게 하여 시야각을 향상시키기 위한 마이크로 슬릿(micro-slit)부들(165, 175)이 형성되어 있다.Various techniques for improving image quality are applied to the liquid crystal display device 100. For example, in the liquid crystal display device 100, a plurality of pixel electrodes 160 and 170 to which pixel voltages of different levels are applied are arranged in a unit pixel region. In addition, the pixel electrodes 160 and 170 are formed with micro-slit portions 165 and 175 for improving the viewing angle by varying the alignment direction of the liquid crystal.

도 1 및 도 2를 참조하면, 본 실시예의 표시 장치는 어레이 기판(101), 대향 기판(201) 및 이를 사이에 개재된 액정층(103)을 포함한다.1 and 2, the display device of the present embodiment includes an array substrate 101, an opposing substrate 201, and a liquid crystal layer 103 interposed therebetween.

본 실시예의 어레이 기판(101)은 하부 기판(110), 게이트 라인(111), 게이트 절연막(121), 활성층(125), 데이터 라인(131), 제1 및 제2 스위칭 소자들(TFT01, TFT02), 패시패이션막(151), 유기절연막(153), 제1 및 제2 화소전극들(160, 170) 및 하부 배향막(181)을 포함할 수 있다. 상기한 어레이 기판(101)은 일 예로 제시된 것이며, 상기 어레이 기판(101)은 화소전극에 마이크로 슬릿(이하, 슬릿부)를 형성하는 기판이면 어떤 것이든 될 수 있다.The array substrate 101 of the present embodiment includes a lower substrate 110, a gate line 111, a gate insulating film 121, an active layer 125, a data line 131, first and second switching elements TFT01 and TFT02 A passivation film 151, an organic insulating film 153, first and second pixel electrodes 160 and 170, and a lower alignment layer 181. The array substrate 101 described above is an example, and the array substrate 101 may be any substrate that forms a micro-slit (hereinafter referred to as a slit portion) on a pixel electrode.

유리질 또는 플라스틱 재질의 하부 기판(110) 상에 게이트 금속을 증착하고 식각하여 상기 게이트 라인(111)들이 대략 제1 방향(D01)으로 서로 나란하게 형성된다. 상기 게이트 라인(111)들을 덮는 게이트 절연막(121)이 형성된다.A gate metal is deposited on the lower substrate 110 made of glass or plastic and etched so that the gate lines 111 are formed to be parallel to each other in the first direction D01. A gate insulating layer 121 covering the gate lines 111 is formed.

상기 게이트 절연막(121) 상에 반도체층 및 소스 금속층을 순차로 형성하고 식각하여, 도 1 및 도 2에 도시된 바와 같이, 데이터 라인(131)들, 소스 전극(132), 채널층(131) 및 드레인 전극(135)을 형성한다. 상기 데이터 라인(131)들은 상기 게이트 절연막(121) 상에서 대략 상기 제1 방향(D01)과 직교하는 제2 방향(D02)으로 연장되어 있다.A semiconductor layer and a source metal layer are sequentially formed on the gate insulating layer 121 and etched to form data lines 131, a source electrode 132, a channel layer 131, And the drain electrode 135 are formed. The data lines 131 extend substantially in the second direction D02 perpendicular to the first direction D01 on the gate insulating layer 121. [

상기 게이트 라인(111)들 및 상기 데이터 라인(131)들이 교차하며 대략 직사각 영역을 정의하며, 상기 직사각 영역에는 이후 상기 제1 및 제2 화소전극들(160, 170)이 형성된다. 따라서 상기 직사각 영역을 상기 단위 화소영역으로 정의한다. 이와 다르게 상기 단위 화소영역의 형상은 Z 자 형상 등 다양한 형태로 변경될 수 있다.The gate lines 111 and the data lines 131 intersect with each other to define a substantially rectangular area and the first and second pixel electrodes 160 and 170 are formed in the rectangular area. Therefore, the rectangular region is defined as the unit pixel region. Alternatively, the shape of the unit pixel region may be changed into various shapes such as a Z-shape.

상기 게이트 전극(112), 상기 게이트 절연막(121), 상기 채널층(131), 상기 소스 전극(132) 및 상기 드레인 전극(135)은 삼단자 소자인 상기 제1 및 제2 스위칭 소자들(TFT01, TFT02)을 구성한다.The gate electrode 112, the gate insulating layer 121, the channel layer 131, the source electrode 132 and the drain electrode 135 are connected to the first and second switching elements TFT01 , TFT02).

상기 데이터 라인(131)을 덮는 상기 패시배이션막(151)이 형성되고, 상기 패시배이션막(151) 상에 상기 유기 절연막(153)이 형성된다. 상기 유기 절연막(153) 및 상기 패시배이션막(151)에 상기 드레인 전극(135)의 일부를 노출시키는 콘택홀을 형성된다. 상기 유기절연막은 생략될 수 있다.The passivation film 151 covering the data line 131 is formed and the organic insulating film 153 is formed on the passivation film 151. A contact hole is formed in the organic insulating layer 153 and the passivation layer 151 to expose a part of the drain electrode 135. The organic insulating film may be omitted.

도 3은 도 1에 도시된 화소전극의 평면도이다.3 is a plan view of the pixel electrode shown in FIG.

도 1, 도 2 및 도 3을 참조하면, 상기 유기 절연막(153) 상에 인듐틴옥사이드(ITO) 또는 인듐주석옥사이드(IZO)와 같은 투명한 전도성 물질층을 증착한다. 상기 전도성 물질층은 상기 콘택홀을 통해 상기 드레인 전극(135)에 접촉된다. 상기 전도성 물질층을 식각하여 상기 제1 및 제2 화소전극들(160, 170)이 형성된다.Referring to FIGS. 1, 2 and 3, a transparent conductive material layer such as indium tin oxide (ITO) or indium tin oxide (IZO) is deposited on the organic insulating layer 153. The conductive material layer is in contact with the drain electrode 135 through the contact hole. The first and second pixel electrodes 160 and 170 are formed by etching the conductive material layer.

상기 복수의 도메인을 얻기 위해 상기 제1 및 제2 화소전극들(160, 170)은 지지 전극부(163, 167) 및 마이크로 슬릿부들(165, 175)을 포함한다. 상기 지지 전극(163, 167)은 막대 형상으로 상기 행방향(D1) 및 상기 열방향(D2)으로 열십자 형상으로 배치되어 있다. 상기 마이크로 슬릿부들(165, 175)은 상기 지지 전극(163, 167)으로부터 상기 행방향(D1)과 상기 열방향(D2)과 각기 45도(degree)를 이루는 제1 사선 방향(D3) 및 제2 사선 방향(D4)으로 각각 연장되며, 도메인 별로 방향이 다르게 형성될 수 있다. 상기 지지전극 및 상기 마이크로 슬릿부들(165, 175)에 대해서는 상세히 다시 후술된다.The first and second pixel electrodes 160 and 170 include support electrode portions 163 and 167 and micro slit portions 165 and 175 to obtain the plurality of domains. The support electrodes 163 and 167 are arranged like a rod in a cross shape in the row direction D1 and the column direction D2. The micro slit portions 165 and 175 are formed in the first diagonal direction D3 and the second diagonal direction D3 which are 45 degrees from the supporting electrodes 163 and 167 in the row direction D1 and the column direction D2, And extend in the diagonal direction D4, respectively, and the directions may be formed differently for each domain. The supporting electrode and the micro slit portions 165 and 175 will be described in detail later.

상기 제1 및 제2 화소전극들(160, 170)을 덮는 하부 배향막(171)을 형성한다. 상기 하부 배향막(171)은, 예를 들어, 시나메이트(cinnamate) 계열의 광반응성 고분자(photo-reactive polymer) 및 폴리이미드(polyimide) 계열의 고분자의 블렌드(blend)를 상기 제1 및 제2 화소전극들(160, 170) 위에 도포하고, 경화시켜 형성될 수 있다.A lower alignment layer 171 covering the first and second pixel electrodes 160 and 170 is formed. The lower alignment layer 171 may be formed by, for example, a blend of a cinnamate series photo-reactive polymer and a polyimide series polymer, On the electrodes 160 and 170, and cured.

액정의 장축은 상기 마이크로 슬릿부(165, 175)의 연장 방향으로 나란하게 배열된다. 그 결과 복수의 도메인들이 형성되어 상기 표시장치(100)의 시야각이 향상된다. 상기 하부 베이스 기판(110)의 배면에 하부 편광판이 부착될 수 있고, 상기 제1 및 제2 화소전극들(160, 170)에 형성된 상기 마이크로 슬릿부들(165, 175)은 상기 하부 편광판의 하부 편광축과 대략 45도 또는 135도를 이루는 방향, 예들 들어, 상기 제1 사선 방향(D3) 및 상기 제2 사선 방향(D4)으로 연장될 수 있다.The long axes of the liquid crystals are arranged in parallel to the extending direction of the micro slit portions (165, 175). As a result, a plurality of domains are formed and the viewing angle of the display device 100 is improved. The lower polarizer may be attached to the back surface of the lower base substrate 110 and the micro slits 165 and 175 formed on the first and second pixel electrodes 160 and 170 may be attached to the lower polarizer For example, in the first oblique direction D3 and the second oblique direction D4, which form approximately 45 degrees or 135 degrees.

상기 대향 기판(201)은 상부 기판(210), 차광패턴(221), 컬러필터 패턴(231), 오버 코팅층(241), 공통전극(251), 상부 배향막(261)을 포함할 수 있다.The counter substrate 201 may include an upper substrate 210, a light shielding pattern 221, a color filter pattern 231, an overcoat layer 241, a common electrode 251, and an upper alignment layer 261.

상기 차광패턴(221)은 상기 게이트 라인(111), 상기 데이터 라인(131), 상기 제1 및 제2 스위칭 소자들(TFT01, TFT02) 및 상기 스토리지 라인(116)에 대응하게 상기 상부 베이스 기판(210)에 형성되어 있다. 따라서 차광되지 않는 상기 단위 화소영역에는 상기 컬러필터 패턴(231)이 형성된다. 상기 컬러필터 패턴(231)은 예를 들어, 적색 필터, 녹색 필터 및 청색 필터를 포함할 수 있다. 적색 필터, 녹색 필터 및 청색 필터 순서로 행방향(D1)으로 각 단위 화소영역에 대응하게 배치될 수 있다.The light shielding pattern 221 is formed on the upper base substrate 211 corresponding to the gate line 111, the data line 131, the first and second switching elements TFT01 and TFT02, 210). Therefore, the color filter pattern 231 is formed in the unit pixel region that is not shielded. The color filter pattern 231 may include, for example, a red filter, a green filter, and a blue filter. The red filter, the green filter, and the blue filter in the row direction D1.

상기 오버 코팅층(241)은 상기 컬러필터 패턴(231) 및 상기 차광패턴(221)을 덮고, 상기 공통전극(251)은 상기 제1 및 제2 화소전극들(160, 170)과 동일한 재질로 상기 오버 코팅층(241) 상에 형성되어 있다. 상기 단위 화소영역에 대응하는 공통전극(251)에는 상기 제1 및 제2 화소전극들(160, 170)과 달리 슬릿들, 즉 절개부가 형성되지 않고, 상기 공통 전극(251)은 평판으로 형성될 수 있다. 본 실시예와 같이, 상기 제1 및 제2 화소전극들(160, 170)에 마이크로 슬릿부들(165, 175)이 형성되고 상기 공통전극(251)은 전술한 평판으로 형성되는 액정셀 타입을 SVA mode로 칭하기도 한다.The overcoat layer 241 covers the color filter pattern 231 and the light shielding pattern 221 and the common electrode 251 is formed of the same material as the first and second pixel electrodes 160 and 170 And is formed on the overcoat layer 241. Unlike the first and second pixel electrodes 160 and 170, the common electrode 251 corresponding to the unit pixel region is not formed with slits or cutouts, and the common electrode 251 is formed as a flat plate . The liquid crystal cell type in which the micro-slit portions 165 and 175 are formed on the first and second pixel electrodes 160 and 170 and the common electrode 251 is formed on the flat plate is referred to as SVA Also called mode.

상기 상부 배향막은 상기 하부 배향막과 동일한 재질로 상기 공통전극 상에 형성된다.The upper alignment layer is formed on the common electrode with the same material as the lower alignment layer.

상기 대향 기판(201)의 상면에 상부 편광판이 부착될 수 있고, 상기 상부 편광판의 편광축은 상기 하부 편광판의 편광축과 실질적으로 직교하게 배치될 수 있다.An upper polarizer may be attached to the upper surface of the counter substrate 201 and a polarization axis of the upper polarizer may be disposed substantially perpendicular to a polarization axis of the lower polarizer.

상기 액정층(103)은 상기 제1 및 제2 화소전극들(160, 170)과 상기 공통전극(251)에 의해 전기장이 인가되기 전에는 액정(181)의 장축 방향(이하 액정의 방향자로 칭함)이 상기 어레이 기판(101) 및 상기 대향 기판(201)과 직교하는 방향으로 배향될 수 있다.Before the electric field is applied by the first and second pixel electrodes 160 and 170 and the common electrode 251, the liquid crystal layer 103 is aligned in the longitudinal direction of the liquid crystal 181 (hereinafter referred to as liquid crystal orientation) May be oriented in a direction orthogonal to the array substrate 101 and the counter substrate 201.

다시 도 1 내지 도 3을 참조하면, 본 실시예에서 상기 슬릿부들(165, 175)은 열십자 형상의 지지전극의 중심 인근에서 지그재그 형상으로 연장되어 있고, 나머지는 상기 단위화소영역의 외곽까지 직선으로 연장되어 있다. 상기 지그재그로 연장된 부분을 지그재그부 및 상기 직선으로 연장된 부분을 직선부로 각각 정의한다. 상기 지그재그부가 꺽이는 피치는 예를 들어 10 um 내지20 um 정도일 수 있다. 상기 피치는 화소의 사이즈에 따라 적절하게 상기 범위와 다르게 변경될 수 있다. 상기 지그재그부는 상기 45도 방향을 중심으로 +15도 내지 - 15도로 꺽여지면서 지그재그로 연장되어 있다. 상기 지그재그부의 꺽이는 각도는 화소의 사이즈에 따라 적절하게 상기 범위와 다르게 변경될 수도 있다.1 to 3, in the present embodiment, the slits 165 and 175 extend in a zigzag shape near the center of the cross-shaped support electrode, and the remainder are straight lines Respectively. The zigzag portion extending in the zigzag and the straight portion extending in the straight line are respectively defined. The pitch of the zigzag portion may be, for example, about 10 to 20 μm. The pitch may be changed to be different from the range appropriately according to the size of the pixel. The zigzag portion extends in zigzags while being bent at +15 to -15 degrees about the 45-degree direction. The angles of inclination of the zigzag portions may be appropriately changed in accordance with the size of the pixels.

상기 지그재그부는 후술될 액정의 3차 효율을 조절한다. 상기 3차 효율이란 상기 제1 및 제2 화소전극과 상기 공통전극에 의해 인가된 전기장에 의해 액정의 방향자가 상기 45도 방향으로 배열되는 효율을 의미한다.The zigzag portion adjusts the third efficiency of the liquid crystal to be described later. The third efficiency means the efficiency in which the direction of the liquid crystal is aligned in the 45-degree direction by the electric field applied by the first and second pixel electrodes and the common electrode.

본 실시예는 저 전압 구동시 상기 지그재그부에 의하여 액정의 3차 효율이 감소되고, 고전압이 상기 제1 및 제2 화소전극들(160, 170)에 인가 되면 전계 효과로 인하여 상기 직선부 뿐만 아니라 상기 지그재그부 상의 액정 모두가 상기 슬릿부들(165, 175)의 연장방향인 45도 방향으로 정렬된다. 따라서 투과율 저하효과를 거의 없게 하면서, 저전압 구동과 고전압 구동에서 액정의 3차 효율을 조절할 수 있다.In this embodiment, when the low voltage driving is performed, the third efficiency of the liquid crystal is reduced by the zigzag portion. When a high voltage is applied to the first and second pixel electrodes 160 and 170, All of the liquid crystals on the zigzag portion are aligned in the direction of 45 degrees which is the extending direction of the slit portions 165 and 175. [ Thus, the third-order efficiency of the liquid crystal can be controlled in the low-voltage driving and the high-voltage driving while substantially reducing the transmittance reduction effect.

도 4는 세브론(chevron) 구조를 갖는 표시장치(400)의 한 화소의 평면도이다.4 is a plan view of one pixel of a display device 400 having a chevron structure.

도 4를 참조하면, 세브론 표시장치(400)에서 화소전극에는 상기 제1 방향(D01) 및 상기 제2 방향(D02)에 대해 45도를 이루는 방향으로 제1 슬릿들이 형성되어 있다. 상기 제1 슬릿들은 단위화소영역의 중심선을 기준으로 서로 대칭을 이루도록 형성되어 있다. 상기 제1 슬릿들에 의해 상기 화소전극은 하이 픽셀 및 로우픽셀로 구분되어 있다. 이러한 구조를 S-PVA 모드로 칭하기도 한다. 상기 하이 픽셀은 대략 V자 형상을 갖는다. 공통전극에는 상기 제1 슬릿부들 사이에 위치하는 제2 슬릿부(551)들이 상기 45도 방향으로 형성되어 있다. 상기 세브론 표시장치(400)는 측면 시인성이 우수한 것으로 알려져 있다.Referring to FIG. 4, in the cubic display device 400, the first slits are formed in the pixel electrode in a direction forming 45 degrees with respect to the first direction D01 and the second direction D02. The first slits are formed symmetrically with respect to a center line of the unit pixel region. The pixel electrodes are divided into a high pixel and a low pixel by the first slits. This structure may be referred to as S-PVA mode. The high pixel has a substantially V shape. And the second slit portions 551 located between the first slit portions are formed in the 45-degree direction in the common electrode. The cubic display device 400 is known to have excellent lateral visibility.

도 5는 도 1 및 도 2에서 설명된 표시장치(100)와 도 4에서 설명된 표시장치(400)에 대한 전압-투과율 그래프이다. 도 6은 도 5에 도시된 그래프를 표준화된 계조로 변환한 계조-투과율 그래프이다.5 is a graph of voltage-transmittance for the display device 100 described in Figs. 1 and 2 and the display device 400 described in Fig. FIG. 6 is a grayscale-transmittance graph obtained by converting the graph shown in FIG. 5 into standardized grayscales.

도 5 및 도 6에서 가로축은 상기 제1 및 제2 화소전극들(160, 170)과 상기 하이 픽셀 및 로우 픽셀에 인가된 전압 및 이에 대응하는 계조를 표시한다. 세로축은 화소의 투과율을 표시한다. 도 5에서 그래프 G11은 본 실시예의 SVA 모드의 표시장치(100)를 정면에서 관측한 V-T 그래프이고, 그래프 G12는 상기 SVA 모드의 표시장치(100)를 우측 60도 시야각에서 관측한 V-T 그래프이다. 그래프 G13은 본 실시예와 다르게 슬릿부들(165, 175)이 지그재그부 없이 전부 직선으로만 형성된 경우에 우측 60도 시야각에서 관측한 V-T 그래프이다. 슬릿부들(165, 175)이 지그재그부 없이 전부 직선형으로 형성된 표시장치를 직선형 표시장치로 정의한다. 그래프 G21은 도 4에 도시된 S-PVA 모드 표시장치(400)를 정면에서 관측한 V-T 그래프이고, 그래프 G22는 상기 S-PVA 모드 표시장치(400)를 우측 60도 시야각에서 관측한 V-T 그래프이다.In FIGS. 5 and 6, the abscissa indicates the voltage applied to the first and second pixel electrodes 160 and 170 and the high and low pixels, and the corresponding gray scale. The vertical axis indicates the transmittance of the pixel. 5, a graph G11 is a V-T graph observed from the front of the display device 100 of the SVA mode of the present embodiment, and a graph G12 is a V-T graph of the display device 100 of the SVA mode observed at a right viewing angle of 60 degrees. Graph G13 is a V-T graph observed at a right-side viewing angle of 60 degrees when the slit portions 165 and 175 are formed entirely without a zigzag portion, unlike the present embodiment. A display device in which the slit portions 165 and 175 are all formed in a straight line without a zigzag portion is defined as a linear display device. A graph G21 is a VT graph observed from the front of the S-PVA mode display device 400 shown in FIG. 4, and a graph G22 is a VT graph obtained by observing the S-PVA mode display device 400 at a right 60 degree viewing angle .

도 6에서 그래프 G31, G32, G33, G41 및 G42은 각각 본 실시예의 정면 계조-투과율(G-T) 그래프, 우측 60도 G-T 그래프, 직선형 SVA 모드의 우측 60도 G-T 그래프, 세브론 표시장치(400)의 정면 G-T 그래프 및 우측 60도 G-T 그래프를 나타낸다.In FIG. 6, the graphs G31, G32, G33, G41 and G42 respectively show the front gradation-transmittance (GT) graph, the right 60 degree GT graph, the right 60 degree GT graph in the straight SVA mode, And a right-side 60-degree GT graph.

도 5를 참조하면, 상기 S-PVA 모드에 대비하여 본 실시예의 SVA 모드는 투과율 관점에서 크게 향상된 것을 알 수 있다. 한편, 상기 S-PVA 모드, 즉 통상적인 세브론(Chevron) 구조는 정면 및 측면 V-T 그래프가 유사하게 증가하는 특징을 갖는다. 반면 직선형 SVA 구조는 약 3.8V 정면 및 측면 V-T 그래프는 역전 현상을 보여 주고 있다. 도 6을 참조하면, 직선형 표시장치는 저계조에서는 세브론 모드 대비하여 측면 감마(Gamma)가 더 뜨고, 50 계조(Gray) 이상의 고계조에서는 정면 대비 측면 역전 현상을 보이는 것을 알 수 있었다.Referring to FIG. 5, it can be seen that the SVA mode of the present embodiment is significantly improved from the viewpoint of transmittance in contrast to the S-PVA mode. On the other hand, the S-PVA mode, that is, the conventional Chevron structure, has a feature in which the frontal and lateral V-T graphs similarly increase. On the other hand, the linear SVA structure shows a reversal phenomenon at about 3.8 V front and side V-T graphs. Referring to FIG. 6, in the linear display device, the side gamma is higher in the low gray level than in the cubic mode, and the side inversion phenomenon is observed in the high gray level higher than 50 gray.

따라서 직선형 표시장치는 시인성 측면에서 상기 S-PVA에 대비하여 감소하는 것을 알 수 있다. 반면, 본 실시예의 표시장치(100)에서는 상기 지그재그부로 인해 상기 정면 및 측면 V-T 그래프에서 역전현상이 없어져서 시인성 지수가 향상됨을 알 수 있다.Therefore, it can be seen that the linear display device is reduced in terms of visibility compared to the S-PVA. On the other hand, in the display device 100 of the present embodiment, the inversion phenomenon disappears in the front and side V-T graphs due to the zigzag portion, thereby improving the visibility index.

도 7은 도 1 및 도 2에서 설명된 표시장치(100)와 도 4에서 설명된 표시장치(400)에 대하여 정면에서 관측한 2차 효율 및 3차 효율을 나타낸 그래프이다. 도 8은 도 1 및 도 2에서 설명된 표시장치(100)와 도 4에서 설명된 표시장치(400)에 대하여 우측 60도로 관측한 2차 효율 및 3차 효율을 나타낸 그래프이다.FIG. 7 is a graph showing the secondary efficiencies and the tertiary efficiencies observed from the front with respect to the display device 100 described in FIGS. 1 and 2 and the display device 400 illustrated in FIG. FIG. 8 is a graph showing the secondary efficiencies and the tertiary efficiencies observed at the right side of the display device 100 illustrated in FIGS. 1 and 2 and the display device 400 illustrated in FIG.

도 7에서 그래프 G51, G52, G53, G61 및 G62는 각각 본 실시예의 정면 계조에 따른 2차 효율 그래프, 3차 효율 그래프, 직선형 SVA 모드의 정면 3차 효율 그래프, 세브론 표시장치(400)의 정면 2차 효율 그래프 및 3차 효율 그래프를 나타낸다.In FIG. 7, the graphs G51, G52, G53, G61, and G62 are graphs of the secondary efficiency graph, the tertiary efficiency graph, the frontal tertiary efficiency graph of the linear SVA mode, The frontal secondary efficiency graph and the tertiary efficiency graph are shown.

도 8에서 그래프 G71, G72, G73, G81 및 G82는 각각 본 실시예의 우측 60도 시야각에서 계조에 따른 2차 효율 그래프, 3차 효율 그래프, 직선형 SVA 모드의 우측 60도 3차 효율 그래프, 세브론 표시장치(400)의 우측 60도 2차 효율 그래프 및 3차 효율 그래프를 나타낸다.In FIG. 8, the graphs G71, G72, G73, G81, and G82 show the secondary efficiency graph, the tertiary efficiency graph, the right 60-degree tertiary efficiency graph in the linear SVA mode, The right side 60-degree secondary efficiency graph and the tertiary efficiency graph of the display device 400 are shown.

그림 7을 참조하면, 본 실시예의 SVA 모드의 2차 효율의 증가 기울기가 매우 급하며, 세브론 표시장치(400)에 대비해서 매우 높음을 알 수 있다. 그러나 상기 직선형 SVA 모드와 상기 세브론 모드는 3차 효율에 있어서 특별한 차이를 보이고 있지 않다. 상기 직선형 SVA 모드에서 3차 효율은 저계조에서 매우 급격히 증가하고 중간 계조 이상에서 증가율이 매우 작은 것을 알 수 있다. 시인성 측면에서 계조에 대한 3차 효율 증가율이 일정한 것이 바람직하다. 따라서 상기 직선형 SVA 모드에서 3차 효율 그래프가 저계조에서 감소되는 것이 바람직하다. 반면, 본 실시예의 SVA 모드에서는 전술한 것과 같이 상기 지그재그부로 인해 저계조에서 3차 효율이 저하된다. 그 결과, 3차 효율의 그래프의 기울기가 전체적으로 비교적 일정한 것을 확인할 수 있다. 이로 인해 본 실시예의 표시장치(100)의 시인성이 향상된다.Referring to FIG. 7, it can be seen that the increasing slope of the secondary efficiency of the SVA mode of the present embodiment is very rapid, which is very high compared to the cubic display device 400. However, the linear SVA mode and the cubic mode do not show any particular difference in the third efficiency. In the linear SVA mode, it can be seen that the third-order efficiency increases very rapidly at a low gradation and is very small at an intermediate gradation. It is preferable that the third efficiency increase rate with respect to gradation is constant in terms of visibility. Therefore, in the linear SVA mode, it is preferable that the third efficiency graph is reduced at a low gray level. On the other hand, in the SVA mode of the present embodiment, as described above, the third order efficiency is lowered at a low gray scale due to the zigzag portion. As a result, it can be confirmed that the gradient of the graph of the tertiary efficiency is relatively constant as a whole. This improves the visibility of the display apparatus 100 of the present embodiment.

도 8을 참조하면, 우측 60도에서 계조별 2차 및 3차 효율의 그래프에서, 본 실시예의 SVA 모드 표시장치(100)의 2차 효율의 기울기는 정면과 유사하게 급하게 증가하며, 약 55 계조이상에서 변곡점이 형성됨을 알 수 있다. 반면, 측면에서 3차 효율의 경우 직선형 SVA 모드 및 세브론 모드에 대비하여 본 실시예의 SVA 모드에서 3차 효율 그래프는 직선 형상에 보다 근접함을 알 수 있다. 따라서 본 실시예의 표시장치(100)는 직선형 SVA 모드 및 세브론 모드에 비하여 시인성이 향상된다. 8, in the graph of the secondary and tertiary efficiencies for each gradation at 60 degrees on the right side, the slope of the secondary efficiency of the SVA mode display device 100 of this embodiment rises rapidly similar to the front, From the above, it can be seen that an inflection point is formed. On the other hand, in the case of the third efficiency in the side, the third efficiency graph is closer to the straight shape in the SVA mode of the present embodiment as compared with the linear SVA mode and the chevron mode. Therefore, the display device 100 of the present embodiment has improved visibility as compared with the linear SVA mode and the Chevron mode.

도 9는 실시예 2에 따른 어레이 기판의 화소전극의 평면도이다. 9 is a plan view of the pixel electrode of the array substrate according to the second embodiment.

도 9를 참조하면, 본 실시예의 어레이 기판 및 표시장치는 슬릿부의 지그재그부가 형성된 위치가 변경된 것을 제외하고는 도 1 내지 도 8에서 설명된 어레이 기판(101) 및 표시장치(100)와 실질적으로 동일하다. 따라서 중복된 설명은 생략한다.9, the array substrate and the display device of this embodiment are substantially the same as the array substrate 101 and the display device 100 described in Figs. 1 to 8 except that the positions where the zigzag portions of the slit portions are formed are changed Do. Therefore, redundant description is omitted.

본 실시예에서 지지전극부는 대략 열십자 형상으로 메인화소영역 및 서브화소영역에 각각 형성되어 있다. 제1 슬릿부 및 제2 슬릿부는 각각 직선부 및 지그재그부를 포함한다. 상기 직선부는 상기 메인화소영역의 중심 및 상기 서브화소영역의 중심에서 상기 지지전극부로부터 직선으로 연장되어 있다. 상기 지그재그부는 상기 직선부로부터 상기 단위화소영역의 외곽까지 상기 지그재그 형상으로 연장되어 있다.In this embodiment, the support electrode portions are formed in the main pixel region and the sub pixel region in a substantially columnar shape. The first slit portion and the second slit portion each include a straight portion and a zigzag portion. The rectilinear section extends straight from the support electrode section at the center of the main pixel region and the center of the sub pixel region. The zigzag portion extends in the zigzag shape from the straight portion to the outer edge of the unit pixel region.

상기 지그재그부에 의한 저계조에서 3차 효율 감소효과와 이로 인한 측면 시인성 향상효과는 도 1 내지 도 8에서 설명한 것과 실질적으로 동일 유사하다.The third-order efficiency reduction effect and the side-view visibility improvement effect at the low gradation due to the zigzag portion are substantially the same as those described in Figs. 1 to 8.

도 10은 실시예 3에 따른 어레이 기판의 화소전극의 평면도이다. 10 is a plan view of the pixel electrode of the array substrate according to the third embodiment.

도 10을 참조하면, 본 실시예의 어레이 기판 및 표시장치는 슬릿부 전체가 지그재그 형상으로 형성된 것을 제외하고는 도 1 내지 도 8에서 설명된 어레이 기판(101) 및 표시장치(100)와 실질적으로 동일하다. 따라서 중복된 설명은 생략한다.10, the array substrate and the display device of this embodiment are substantially the same as the array substrate 101 and the display device 100 described in Figs. 1 to 8 except that the whole slit portion is formed in a zigzag shape Do. Therefore, redundant description is omitted.

본 실시예에서 지지전극부는 대략 열십자 형상으로 메인화소영역 및 서브화소영역에 각각 형성되어 있다. 제1 슬릿부 및 제2 슬릿부는 전체적으로 지그재그로 형성되어 있다. 지그재그가 형성되는 영역이 증가하므로 지그재그의 각도를 실시예 1 및 실시예 2보다 작게하는 것이 바람직할 수 있다. In this embodiment, the support electrode portions are formed in the main pixel region and the sub pixel region in a substantially columnar shape. The first slit portion and the second slit portion are formed in a zigzag shape as a whole. It is preferable that the zigzag angle be made smaller than that of the first and second embodiments because the area where the zigzag is formed increases.

상기 지그재그부에 의한 저계조에서 3차 효율 감소효과와 이로 인한 측면 시인성 향상효과는 도 1 내지 도 8에서 설명한 것과 실질적으로 동일 유사하다.The third-order efficiency reduction effect and the side-view visibility improvement effect at the low gradation due to the zigzag portion are substantially the same as those described in Figs. 1 to 8.

도 11은 실시예 4에 따른 어레이 기판의 화소전극의 평면도이다. 11 is a plan view of a pixel electrode of an array substrate according to a fourth embodiment.

도 11을 참조하면, 본 실시예의 어레이 기판 및 표시장치는 화소전극의 형상이 변경된 것과, 2차 효율을 조절하여 시인성이 향상되는 것을 제외하고는 도 1 내지 도 3에서 설명된 어레이 기판(101) 및 표시장치(100)와 실질적으로 동일하다. 따라서 중복된 설명은 생략한다.11, the array substrate and the display device of this embodiment are similar to the array substrate 101 described in Figs. 1 to 3 except that the shape of the pixel electrode is changed and the visibility is improved by controlling the secondary efficiency. And the display device 100 are substantially the same. Therefore, redundant description is omitted.

본 실시예에서 상기 화소전극은 4개의 도메인들로 구분된다. 상기 화소전극은 지지전극부, 제1 슬릿부 및 제2 슬릿부를 포함한다. 상기 지지전극부는 제1 지지전극부 및 제2 지지전극부를 포함한다. 상기 제1 지지전극부는 단위화소영역의 외곽에 배치된다. 상기 제2 지지전극부는 상기 도메인들이 서로 접하는 경계를 따라 배치되며, 대략 열십자 형상으로 배치되어 있다.In the present embodiment, the pixel electrode is divided into four domains. The pixel electrode includes a supporting electrode portion, a first slit portion, and a second slit portion. The supporting electrode part includes a first supporting electrode part and a second supporting electrode part. The first supporting electrode portion is disposed at the outer periphery of the unit pixel region. The second support electrode portion is disposed along a boundary where the domains contact with each other, and is arranged in a substantially cross shape.

상기 제1 슬릿부 및 상기 제2 슬릿부는 각 도메인에서 상기 제1 방향(D01) 및 상기 제2 방향(D02)과 교차하는, 대략 45도를 이루는 방향으로 연장되어 있고, 각 도메인들 간에 대칭적으로 형성되어 있다. 상기 제1 슬릿부는 상기 제1 지지전극부 및 상기 제2 지지전극부에 연결되어 있다. 상기 제2 슬릿부는 상기 제1 지지전극부에는 연결되고, 상기 제2 지지전극부로부터는 절단되어 이격되어 있다. 상기 제1 슬릿부 및 상기 제2 슬릿부는 교호적으로 배열되어 있다.The first slit portion and the second slit portion extend in a direction forming approximately 45 degrees intersecting the first direction D01 and the second direction D02 in each domain, Respectively. The first slit portion is connected to the first supporting electrode portion and the second supporting electrode portion. The second slit part is connected to the first supporting electrode part and is separated from the second supporting electrode part. The first slit portion and the second slit portion are alternately arranged.

따라서 단위화소영역의 외곽에는 상기 제2 슬릿부의 단부가 상기 제2 지지전극부로부터 이격된 것으로 인해 다른 부분보다 폭이 넓은 개구부가 형성되어 있다.Therefore, an opening portion having a width larger than that of the other portion is formed on the outer periphery of the unit pixel region because the end portion of the second slit portion is spaced apart from the second supporting electrode portion.

도 12a는 도 11에 도시된 제5 영역의 확대 평면도이다. 도 12b, 도 12c 및 도 12d들은 개구부들이 변형예들을 도시한 평면도들이다. 도 13은 도 11에 도시된 화소전극을 갖는 표시장치와 도 4에서 설명된 표시장치(400)에 대하여 2차 효율을 나타낸 그래프이다.12A is an enlarged plan view of the fifth region shown in FIG. 12B, 12C and 12D are plan views showing the openings as modifications. FIG. 13 is a graph showing the secondary efficiency of the display device having the pixel electrode shown in FIG. 11 and the display device 400 described in FIG.

도 12b, 도 12c 및 도 12d에는 상기 제1 슬릿부의 단부가 상기 제2지지전극부로부터 절단되어 형성된 상기 개구부의 폭을 좁히기 위한 변형예들이 도시되어 있다. 상기 개구부의 폭이 너무 넓으면 액정이 제어되지 않기 때문에 상기 개구부의 폭은 도 12b, 도 12c 및 도 12d에 도시된 것과 같이 폭을 좁히는 것이 바람직하다.12B, 12C and 12D show modified examples for narrowing the width of the opening formed by cutting the end of the first slit part from the second supporting electrode part. When the width of the opening is too wide, the liquid crystal is not controlled, so that the width of the opening is preferably narrowed as shown in Figs. 12B, 12C and 12D.

도 13에서 가로축은 액정의 방위각이고, 세로축은 해당 방위각에 존재하는 액정의 비율을 표시한다. 도 13을 참조하면, 세브론 표시장치(400)의 2차 효율 그래프는 본 실시예의 표시장치(100)의 2차 효율 그래프보다 폭이 좁고 높은 것을 알 수 있다. 상기 개구부로 인해 중간계조에서 액정의 2차 효율이 감소된 것으로 분석되었다.13, the horizontal axis represents the azimuth angle of the liquid crystal, and the vertical axis represents the ratio of the liquid crystal present at the azimuth angle. Referring to FIG. 13, it can be seen that the second efficiency graph of the cubon display device 400 is narrower and wider than the second efficiency graph of the display device 100 of the present embodiment. It was analyzed that the secondary efficiency of the liquid crystal was decreased in the middle gradation due to the opening.

상기 2차 효율은 화소전극과 공통전극 사이에 형성된 전기장에 의해 액정이 수직에서 수평으로 ??는 정도의 효율을 의미한다. 상기 개구부는 액정 제어력을 약화시켜 완전한 블랙도 아니고 완전한 화이트도 아닌 상태로 액정을 제어한다.The secondary efficiency means an efficiency in which the liquid crystal shifts vertically to horizontally by an electric field formed between the pixel electrode and the common electrode. The opening weakens the liquid crystal control force so that the liquid crystal is controlled not to be completely black nor completely white.

도 7 및 도 8을 참조하면, 본 실시예의 표시장치(100)의 정면 2차 효율을 나타내는 그래프 G54 및 측면 2차 효율을 나타내는 그래프 G74를 참조하면, 상기 개구부로 인해 중간 계조에서 2차 효율이 저하된 것을 확인할 수 있다.Referring to FIG. 7 and FIG. 8, a graph G54 showing the front secondary efficiency and a graph G74 showing the secondary secondary efficiency of the display device 100 of the present embodiment show that the secondary efficiency .

즉, 2차 효율 그래프가 기울기가 급변하는 곡선에서 기울기가 비교적 일정한 직선형에 보다 근접하였고, 세브론 모드의 2차 효율에 근접한 것을 알 수 있다. 따라서 2차 효율을 보다 직선형에 근접시킴으로써 표시장치의 측면 시인성이 향상됨을 확인할 수 있다. That is, it can be seen that the second-order efficiency graph is closer to the straight line having a relatively constant slope in the curve in which the slope changes rapidly, and is close to the second efficiency in the cubic mode. Therefore, it can be confirmed that the lateral visibility of the display device is improved by bringing the secondary efficiency closer to a linear shape.

도 14는 실시예 5에 따른 어레이 기판의 화소전극의 평면도이다. 14 is a plan view of a pixel electrode of an array substrate according to a fifth embodiment.

도 14를 참조하면, 본 실시예의 어레이 기판 및 표시장치는 개구부가 형성되는 위치가 변경된 것을 제외하고는 도 11 내지 도 13에서 설명된 어레이 기판 및 표시장치와 실질적으로 동일하다. 따라서 중복된 설명은 생략한다.Referring to Fig. 14, the array substrate and display device of this embodiment are substantially the same as the array substrate and display device described in Figs. 11 to 13 except that the positions where the openings are formed are changed. Therefore, redundant description is omitted.

본 실시예에서 제2 슬릿부는 단위화소영역을 4개의 도메인들로 분할하는 제1 지지전극부로부터 절단되어 있다. 따라서 상기 제2 슬릿부에 이웃한 2개의 제1 슬릿부들(1376), 상기 제 지지전극부 및 상기 제2 슬릿부에 의해 둘러싸인 상기 개구부는 상기 단위화소영역 내에서 대략 열십자 형태로 배열되어 있다. 상기 개구부에 의한 중간계조에서 2차 효율 감소효과와 이로 인한 측면 시인성 향상효과는 도 11 내지 도 13에서 설명된 것과 실질적으로 동일하다. 따라서 중복된 설명은 생략한다.In this embodiment, the second slit portion is cut from the first supporting electrode portion that divides the unit pixel region into four domains. Therefore, the two first slits 1376 adjacent to the second slit portion, the opening surrounded by the first supporting electrode portion and the second slit portion are arranged in a substantially columnar shape in the unit pixel region . The effect of reducing the secondary efficiency in the intermediate gradation by the opening and the effect of improving the side visibility by the opening are substantially the same as those described in Figs. Therefore, redundant description is omitted.

도 15는 실시예 6에 따른 어레이 기판의 화소전극의 평면도이다. 15 is a plan view of the pixel electrode of the array substrate according to the sixth embodiment.

도 15를 참조하면, 본 실시예의 어레이 기판 및 표시장치는 제1 슬릿부 및 제2 슬릿부에 지그재그부가 더 형성된 것을 제외하고는 도 11 내지 도 13에서 설명된 어레이 기판 및 표시장치와 실질적으로 동일하다. 따라서 중복된 설명은 생략한다.15, the array substrate and the display device of this embodiment are substantially the same as the array substrate and the display device described in Figs. 11 to 13 except that zigzag portions are further formed in the first slit portion and the second slit portion Do. Therefore, redundant description is omitted.

본 실시예에서 상기 제1 슬릿부 및 상기 제2 슬릿부는 상기 단위화소영역의 중심 인근에서 지그재그 형상으로 형성되며 상기 제1 지지전극부에 연결되어 있다. 상기 제2 슬릿부는 상기 단위화소영역의 외곽에 배치된 제2 지지전극부로부터 절단되어 이격되어 있다.In the present embodiment, the first slit portion and the second slit portion are formed in a zigzag shape near the center of the unit pixel region and are connected to the first supporting electrode portion. And the second slit portion is cut away from the second supporting electrode portion disposed on the outer periphery of the unit pixel region.

개구부에 의한 중간계조에서 2차 효율 감소효과와 이로 인한 측면 시인성 향상효과는 도 11 내지 도 13에서 설명된 것과 실질적으로 동일하다. 따라서 중복된 설명은 생략한다. 또한, 상기 지그재그부에 의한 저계조에서 3차 효율 감소효과와 이로 인한 측면 시인성 향상효과는 도 1 내지 도 8에서 설명한 것과 실질적으로 동일 유사하다. 따라서 본 실시예의 어레이 기판 및 표시장치는 저계조에서 액정의 3차 효율을 감소시키고 중간계조에서 액정의 2차 효율을 감소시켜서 측면시인성이 향상된다.The effect of reducing the secondary efficiency in the intermediate gradation due to the opening and the effect of improving the side viewability thereof are substantially the same as those described in Figs. Therefore, redundant description is omitted. In addition, the third-order efficiency reduction effect and the side view visibility improvement effect at the low gradation by the zigzag portion are substantially the same as those described in Figs. 1 to 8. Therefore, the array substrate and the display device of this embodiment reduce the third efficiency of the liquid crystal at a low gray level and reduce the secondary efficiency of the liquid crystal at an intermediate gray level, thereby improving side visibility.

도 16은 실시예 7에 따른 어레이 기판의 화소전극의 평면도이다. 16 is a plan view of the pixel electrode of the array substrate according to the seventh embodiment.

도 16을 참조하면, 본 실시예의 어레이 기판 및 표시장치는 제1 슬릿부 및 제2 슬릿부에 지그재그부가 더 형성된 것을 제외하고는 도 11 내지 도 13에서 설명된 어레이 기판 및 표시장치와 실질적으로 동일하다. 따라서 중복된 설명은 생략한다.16, the array substrate and the display device of this embodiment are substantially the same as the array substrate and display device described in Figs. 11 to 13 except that zigzag portions are further formed in the first slit portion and the second slit portion Do. Therefore, redundant description is omitted.

본 실시예에서 상기 제1 슬릿부 및 상기 제2 슬릿부는 상기 단위화소영역의 외곽의 모서리 인근에서 지그재그 형상으로 형성되며 제2 지지전극부에 연결되어 있다. 상기 제2 슬릿부는 상기 단위화소영역의 내에 배치된 제1 지지전극부로부터 절단되어 이격되어 있다.In this embodiment, the first slit portion and the second slit portion are formed in a zigzag shape near the edge of the outer edge of the unit pixel region and are connected to the second supporting electrode portion. And the second slit portion is cut away from the first supporting electrode portion disposed in the unit pixel region.

개구부에 의한 중간계조에서 2차 효율 감소효과와 이로 인한 측면 시인성 향상효과는 도 11 내지 도 13에서 설명된 것과 실질적으로 동일하다. 따라서 중복된 설명은 생략한다. 또한, 상기 지그재그부에 의한 저계조에서 3차 효율 감소효과와 이로 인한 측면 시인성 향상효과는 도 1 내지 도 8에서 설명한 것과 실질적으로 동일 유사하다. 따라서 본 실시예의 어레이 기판 및 표시장치는 저계조에서 액정의 3차 효율을 감소시키고 중간계조에서 액정의 2차 효율을 감소시켜서 측면시인성이 향상된다.The effect of reducing the secondary efficiency in the intermediate gradation due to the opening and the effect of improving the side viewability thereof are substantially the same as those described in Figs. Therefore, redundant description is omitted. In addition, the third-order efficiency reduction effect and the side view visibility improvement effect at the low gradation by the zigzag portion are substantially the same as those described in Figs. 1 to 8. Therefore, the array substrate and the display device of this embodiment reduce the third efficiency of the liquid crystal at a low gray level and reduce the secondary efficiency of the liquid crystal at an intermediate gray level, thereby improving side visibility.

도 17은 실시예 8에 따른 어레이 기판의 한 화소의 평면도이다. 17 is a plan view of one pixel of the array substrate according to the eighth embodiment.

도 17을 참조하면, 본 실시예의 어레이 기판 및 표시장치는 제2 슬릿부가 직선형으로 형성된 것과, 메인화소영역에서 도메인들의 면적이 다른 것과, 메인화소영역에서 제1 슬릿부가 제1 방향(D01)과 이루는 각도가 45도보다 작은 것을 제외하고는 도 1 내지 도 3에서 설명된 어레이 기판(101) 및 표시장치(100)와 실질적으로 동일하다. 따라서 중복된 설명은 생략한다.Referring to FIG. 17, the array substrate and the display device of the present embodiment have a structure in which the second slit portion is linearly formed, the areas of the domains in the main pixel region are different from each other, the first slit portion in the main pixel region is in the first direction D01, Is substantially the same as the array substrate 101 and the display device 100 described in Figs. 1 to 3 except that the angles are smaller than 45 degrees. Therefore, redundant description is omitted.

도 18은 메인화소영역에서 액정의 방위 및 도메인들이 면적을 도시한 다이어그램이다. 도 19는 도 18에 도시된 메인화소영역을 관찰하는 방향에 따라 관측된 계조-투과율 그래프이다.18 is a diagram showing the orientation of the liquid crystal and the areas of the domains in the main pixel region. FIG. 19 is a grayscale-transmittance graph observed along the direction in which the main pixel region shown in FIG. 18 is observed.

도 18을 참조하면, 메인화소영역에서 하부 도메인은, 도 17에 도시된 것과 같이, 상부 도메인보다 면적이 더 넓다.Referring to FIG. 18, the subdomain in the main pixel region is wider than the upper domain, as shown in FIG.

도 18은 상기 메인화소영역의 도메인들의 면적비를 도식적으로 표시한다. 도 19에 도시된 그래프는 상하 도메인들의 면적비에 따른 계조 투과율 그래프이다. 그래프 G110은 면적비가 5:5일 때 하측 및 상측 60도 시야각에서 상기 메인화소영역을 관측한 G-T 그래프이다. 그래프 G111은 면적비와 무관하게 정면에서 상기 메인화소영역을 관측한 G-T 그래프이다. 그래프 G112는 면적비가 4:6일 때 하측 60도 시야각에서 상기 메인화소영역을 관측한 G-T 그래프이다. 그래프 G113은 면적비가 4:6일 때 상측 60도 시야각에서 상기 메인화소영역을 관측한 G-T 그래프이다.FIG. 18 schematically shows the area ratio of the domains of the main pixel region. The graph shown in FIG. 19 is a grayscale transmittance graph according to the area ratio of the upper and lower domains. Graph G110 is a G-T graph in which the main pixel region is observed at a viewing angle of 60 degrees at the lower side and the upper side when the area ratio is 5: 5. A graph G111 is a G-T graph in which the main pixel region is observed on the front surface regardless of the area ratio. And a graph G112 is a G-T graph in which the main pixel region is observed at a lower 60-degree viewing angle when the area ratio is 4: 6. And a graph G113 is a G-T graph in which the main pixel region is observed at an angle of view of 60 degrees at the upper side when the area ratio is 4: 6.

도 18에 도시된 것과 같이, 상측 두 개의 도메인의 면적을 좁히고, 하측 두 도메인의 면적을 넓히면, 상측과 하측에서 관측되는 감마(γ) 곡선의 형태는 달라지게 된다. 상측에서는 감마 곡선이 더 어두운 쪽으로 바뀌고, 하측에서는 더 밝아지는 쪽으로 변하게 된다.As shown in FIG. 18, when the area of the upper two domains is narrowed and the area of the lower two domains is widened, the shapes of the gamma (gamma) curves observed from the upper side and the lower side are different. On the image side, the gamma curve changes to the darker side, and on the lower side it changes to the brighter side.

도 20은 메인화소영역에서 액정의 방위를 도시한 다이어그램이다. 도 21은 도 20에 도시된 메인화소영역을 관찰하는 방향에 따라 관측된 계조-투과율 그래프이다.20 is a diagram showing the orientation of the liquid crystal in the main pixel region. FIG. 21 is a grayscale-transmittance graph observed along the direction in which the main pixel region shown in FIG. 20 is observed.

도 20에서 상기 메인화소영역에서 상기 제1 슬릿부는 상기 제1 방향(D01), 즉 편광판의 편광축 방향에서 수평쪽으로 10도 회전되게 형성되며, 따라서 액정의 방위도 상기 제1 슬릿부를 따라 수평쪽으로 10도 회전되게 배치되어 있다. 도 21에서 그래프 G211은 정면에서 상기 메인화소영역을 관측한 G-T 그래프이다. 그래프 G214는 상기 제1 슬릿부의 각도가 상기 편광축과 45도 일 때 상측 및 하측 60도에서 관측된 G-T 그래프이다. 그래프 G212는 도 17 및 도 20에 도시된 메인화소영역을 상측 및 하측 60도에서 관측된 G-T 그래프이다. 그래프 G213은 도 17 및 도 20에 도시된 메인화소영역을 좌측 및 우측 60도에서 관측된 G-T 그래프이다.20, the first slit portion is formed to be rotated by 10 degrees in the first direction D01, that is, in the direction of the polarization axis of the polarizer, so that the orientation of the liquid crystal is also shifted horizontally along the first slit portion As shown in Fig. In FIG. 21, a graph G211 is a G-T graph in which the main pixel region is observed from the front. And a graph G214 is a G-T graph observed at the upper and lower 60 degrees when the angle of the first slit portion is 45 degrees with the polarization axis. And a graph G212 is a G-T graph observed at the upper and lower 60 degrees of the main pixel region shown in FIGS. 17 and 20. FIG. A graph G213 is a G-T graph observed at 60 degrees on the left and right sides of the main pixel region shown in FIGS. 17 and 20. FIG.

상기 그래프들을 참조하면, 상기 액정의 방위를 45도보다 작게 하면상측과 하측에서 관측되는 감마(γ) 곡선의 형태는 달라지게 된다. 상측에서는 감마 곡선이 더 밝은 쪽으로 바뀌고, 하측에서는 더 어두워지는 쪽으로 변하게 된다.Referring to the graphs, if the orientation of the liquid crystal is made smaller than 45 degrees, the shapes of the gamma (gamma) curves observed on the upper and lower sides are different. On the image side, the gamma curve changes to the lighter side, while on the lower side it changes to the darker side.

도 22는 도 17도시된 화소를 60도 시야각으로 각 방위각에서 관측할 때 시인성지수를 표시한 그래프이다.22 is a graph showing the visibility index when the pixels shown in FIG. 17 are observed at an azimuth angle of 60 degrees at each azimuth angle.

도 18 내지 도 21에서 도메인의 면적비 조절과 액정의 방위각 조절을에 따른 시야각 특성 변화 경향을 조합시켜 기존의 조건보다 더 좋은 측면 시인성 특성을 얻을 수 있다. In FIGS. 18 to 21, it is possible to obtain better lateral visibility characteristics than the existing conditions by combining the tendency of the viewing angle characteristic change according to the adjustment of the domain ratio of the domain and the azimuthal adjustment of the liquid crystal.

도 22에는 로우 픽셀, 즉 제2 화소전극은 기존과 동일한 조건, 즉 동일한 면적 및 제2 슬릿부의 연장방향이 상기 제1 방향(D01)과 45도를 이루도록 유지하고, 하이 픽셀, 즉 제1 화소전극에서는 액정의 각도와 위쪽과 아래쪽 도메인들의 면적비를 조절했을 때, 60도 시야각에서 각 방위각 별 시인성 지수를 나타낸다. 상기 시인성 지수는 낮을 수록 표시품질이 우수한 것이다.In FIG. 22, the row pixel, that is, the second pixel electrode, has the same condition as the conventional one, that is, the same area and the extension direction of the second slit portion form 45 degrees with respect to the first direction D01, In the electrode, the liquid crystal angle and the area ratio of the upper and lower domains are controlled, and the visibility index for each azimuth angle is shown at a viewing angle of 60 degrees. The lower the visibility index, the better the display quality.

도 22를 참조하면, 그래프 G312는 S-PVA 구조에서 하이 픽셀(high pixel)과 로우 필셀(low pixel)의 면적비는 2.5:1 이고, 로우 픽셀은 4개의 도메인이 동일 면적이고, 전장을 가했을 때 액정의 방위 각도는 수평면에서 45도인 경우의 방위각-시인성 지수 그래프이다.22, a graph G312 shows that in the S-PVA structure, the area ratio of the high pixel and the low pixel is 2.5: 1, the low pixel has the same area of the four domains, The orientation angle of the liquid crystal is an azimuth-visibility index graph in the case of 45 degrees in the horizontal plane.

그래프 G313은 도 17에 도시된 것과 같이 제1 화소전극의 상측의 두 도메인 면적을 작게, 하측의 두 도메인의 면적을 크게 만든 경우의 방위각-시인성 지수 그래프이다.Graph G313 is an azimuth-visibility index graph in the case where the area of the upper two domains of the first pixel electrode is small and the area of the lower two domains is made large as shown in FIG.

그래프 G311은 도 17에 도시된 것과 같이 상기 제1 화소전극에서 제1 슬릿부들(2165)의 방위각 따라서 액정의 방위각이 제1 방향(D01)과 40도를 이루는 경우 방위각-시인성 지수 그래프이다. As shown in FIG. 17, a graph G311 is an azimuth-visibility index graph in the case where the azimuth angle of the liquid crystal along the first slit portions 2165 in the first pixel electrode is 40 degrees with the first direction D01.

먼저, 그래프 G313 및 그래프 G311을 비교하면, 그래프 G311의 경우우측과 좌측의 시인성 지수가 현저히 감소하여 시인성이 향상되고, 반면 상측과 하측의 시인성 지수가 현저히 상승한 결과를 얻을 수 있었다. 그리고, 이 상태에서 상기 제1 화소전극의 상하 도메인의 면적비를 3:7로 변경시켰을 때 그래프 G313에 나타난 바와 같이 하측을 제외한 모든 방향에서 시인성 지수가 기존보다 감소되어 우수한 시인성 결과를 얻을 수 있었다. 이와 같이 본 실시예에 의하면 하측의 시인성을 손해보는 대신 다른 모든 방향의 측면 시인성을 크게 향상시킬 수 있다. 아래의 표로 도메인이 면적비와 슬릿부의 방위각에 대한 실험값들을 도시하였다. First, by comparing the graphs G313 and G311, the visibility indexes on the right and left sides of the graph G311 are remarkably reduced to improve the visibility, while the visibility indexes on the upper and lower sides are significantly increased. In this state, when the area ratio of the upper and lower domains of the first pixel electrode was changed to 3: 7, the visibility index was reduced in all directions except the lower side as shown in the graph G313, and excellent visibility was obtained. As described above, according to the present embodiment, the side visibility in all other directions can be greatly improved, instead of damaging the lower side visibility. In the table below, experimental values of the domain ratio and the azimuth angle of the slit portion are shown.

Figure 112016052802008-pat00001
Figure 112016052802008-pat00001

도 23은 실시예 9에 따른 표시장치의 한 화소의 평면도이다.23 is a plan view of one pixel of the display device according to the ninth embodiment.

도 23을 참조하면, 본 실시예의 어레이 기판 및 표시장치는 공통전극에 형성된 제2 슬릿부의 방위각 및 위치가 변경된 것을 제외하고는 도 4에 도시된 세브론 표시장치(400)와 동일하다.Referring to Fig. 23, the array substrate and the display device of this embodiment are the same as the Sebron display device 400 shown in Fig. 4 except that the azimuth and position of the second slit portion formed on the common electrode are changed.

상기 표시장치(2400)는 어레기 기판, 대향 기판 및 액정층을 포함한다. The display device 2400 includes an arrange substrate, an opposing substrate, and a liquid crystal layer.

상기 어레이 기판은 화소전극을 포함한다. 상기 화소전극은 제1 슬릿부들을 갖는다. 상기 제1 슬릿부는 상기 제1 방향(D01)과 나란한 중심선에 대해 대칭적으로 형성되며 상기 중심선과 45도와 같거나 큰 제1 예각을 이룬다.The array substrate includes a pixel electrode. The pixel electrode has first slit portions. The first slit part is formed symmetrically with respect to a center line parallel to the first direction (D01) and has a first acute angle equal to or greater than 45 degrees to the center line.

상기 대향기판은 제2 슬릿부들이 형성된 공통전극을 포함한다. 상기제2 슬릿부는 상기 중심선과 45도 보다 크고 상기 제1 예각과 같거나 큰 제2 예각을 이루며 상기 제1 슬릿부들의 사이에 위치하도록 형성된다. 상기 액정층은 상기 어레이 기판과 상기 대향기판의 사이에 위치한다.The counter substrate includes a common electrode on which second slits are formed. The second slit portion has a second acute angle that is greater than 45 degrees with the center line and is equal to or greater than the first acute angle and is formed to be located between the first slit portions. And the liquid crystal layer is positioned between the array substrate and the counter substrate.

상기 중심선을 기준으로 양측에 배치되어 쌍을 이루는 상기 제2 슬릿부들의 중심은 상기 중심선으로부터 이격되게 배치된다. 따라서 상기 제1 슬릿부와 상기 제2 슬릿부 사이 영역의 면적이 상기 중심선을 기준으로 양측에서 서로 다르게 형성된다. 상기 제2 예각은 45도보다 크고 60도와 같거나 작을 수 있다. 상기 화소전극은 상기 제1 슬릿부에 의해 구분되는 제1 화소전극 및 제2 화소전극을 포함하며, 상기 제1 화소전극은 V자 형상을 가질 수 있다.And the center of the pair of second slits disposed on both sides of the center line is spaced apart from the center line. Therefore, the area between the first slit part and the second slit part is formed to be different on both sides with respect to the center line. The second acute angle may be greater than 45 degrees and less than or equal to 60 degrees. The pixel electrode includes a first pixel electrode and a second pixel electrode separated by the first slit portion, and the first pixel electrode may have a V shape.

본 실시예의 어레이 기판 및 표시장치(2400)에 의하면, 슬릿부의 각도 조절과 도메인들의 면적비 조절이 매우 용의하다. 각도는 상기 제2 슬릿부의 각도를 상기 제1 방향(D01) 기준으로 45도 보다 큰 예각으로 형성할 수 있다. 따라서 상기 제1 방향(D01)과 직교하는 제2 방향(D02)에 대해 상기 제2 슬릿부는 대략 30도보다 크고 45도 미만의 각도로 형성될 수 있다. 이로 인핸 액정이 방위가 변경된다. 도메인의 면적 변경은 상기 제2 슬릿부들쌍의 경계부 상측 또는 하측으로 이동시켜서 달성될 수 있다. According to the array substrate and the display device 2400 of this embodiment, it is very useful to adjust the angle of the slit portion and adjust the area ratio of the domains. The angle of the second slit may be an acute angle greater than 45 degrees with respect to the first direction D01. Accordingly, the second slit portion may be formed at an angle greater than about 30 degrees and less than 45 degrees with respect to the second direction D02 orthogonal to the first direction D01. This causes the orientation of the liquid crystal to change. Domain can be achieved by shifting the area of the domain to the upper side or the lower side of the boundary of the pair of second slit portions.

상기 제1 슬릿부의 각도 및 중심이동을 통해서도 전술한 것과 같이 액정의 방위 및 도메인 면적비 변경을 달성할 수 있다. 본 실시예에 따르면 좌우 방향 혹은 좌우와 상측 방향의 시인성을 개선할 수 있다.The orientation of the liquid crystal and the change of the domain area ratio can be achieved through the angle and center shift of the first slit portion as described above. According to the present embodiment, the visibility in the left-right direction or the right-left direction and the upward direction can be improved.

앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.While the present invention has been described in connection with what is presently considered to be practical and exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims.

101 : 어레이 기판 110 : 하부 기판
160 : 제1 화소전극 165 : 제1 슬릿부
170 : 제2 화소전극 175 : 제2 슬릿부
103 : 액정층 201 : 어레이 기판
TFT01 : 제1 스위칭 소자 TFT02 : 제2 스위칭 소자
101: array substrate 110: lower substrate
160: first pixel electrode 165: first slit part
170: second pixel electrode 175: second slit part
103: liquid crystal layer 201: array substrate
TFT01: first switching element TFT02: second switching element

Claims (7)

제1 방향으로 연장되는 게이트 라인, 및 상기 제1 방향과 교차하는 제2 방향으로 연장되고 서로 인접하는 제1 데이터 라인 및 제2 데이터 라인이 배치되는 하부 기판;
제1 지지 전극부, 및 상기 제1 지지 전극부로부터 연장되며 일정 간격 이격되어 배치되어 제1 마이크로 슬릿부를 정의하는 복수의 제1 가지부들을 포함하고, 상기 하부 기판 상에 배치되는 제1 화소 전극;
상기 게이트 라인, 상기 제1 데이터 라인 및 상기 제1 화소 전극과 전기적으로 연결되는 제1 스위칭 소자;
제2 지지 전극부, 및 상기 제2 지지 전극부로부터 연장되며 일정 간격 이격되어 배치되어 제2 마이크로 슬릿부를 정의하는 복수의 제2 가지부들을 포함하고, 상기 하부 기판 상에 상기 제1 화소 전극과 인접하게 배치되고, 상기 제1 화소 전극보다 넓은 면적을 갖는 제2 화소 전극;
상기 제1 스위칭 소자와 인접하게 배치되고, 상기 게이트 라인, 상기 제2 데이터 라인 및 상기 제2 화소 전극과 전기적으로 연결되는 제2 스위칭 소자; 및
상기 제1 화소 전극 및 상기 제2 화소 전극 사이에 배치되고 상기 게이트 라인과 평행한 방향으로 연장되는 스토리지 지지부, 및 상기 스토리지 지지부로부터 상기 제1 및 제2 데이터 라인들과 평행한 방향으로 연장되며 상기 제1 화소 전극 및 상기 제1 및 제2 데이터 라인들 사이에 배치되는 스토리지 가지부를 포함하는 스토리지 라인을 포함하고,
상기 제2 화소 전극은 상기 제2 가지부와 상기 제2 스위칭 소자를 전기적으로 연결하는 연결 전극을 더 포함하며,
상기 연결 전극은 상기 제1 및 제2 데이터 라인들과 평행한 방향으로 연장되고, 상기 제2 데이터 라인과 중첩하는 어레이 기판.
A lower substrate having a gate line extending in a first direction and a first data line and a second data line extending in a second direction intersecting the first direction and adjacent to each other;
And a plurality of first branch portions extending from the first support electrode portion and spaced apart from each other by a predetermined distance to define a first micro slit portion, ;
A first switching element electrically connected to the gate line, the first data line, and the first pixel electrode;
And a plurality of second branch portions extending from the second support electrode portion and spaced apart from each other by a predetermined distance to define a second micro-slit portion, wherein the first pixel electrode, the second support electrode portion, A second pixel electrode disposed adjacent to the first pixel electrode and having a larger area than the first pixel electrode;
A second switching element disposed adjacent to the first switching element and electrically connected to the gate line, the second data line, and the second pixel electrode; And
A storage support portion disposed between the first pixel electrode and the second pixel electrode and extending in a direction parallel to the gate line, and a second pixel electrode extending in a direction parallel to the first and second data lines from the storage support portion, A storage line including a first pixel electrode and a storage branch disposed between the first and second data lines,
Wherein the second pixel electrode further includes a connection electrode electrically connecting the second branch portion and the second switching element,
Wherein the connection electrode extends in a direction parallel to the first and second data lines and overlaps with the second data line.
삭제delete 삭제delete 제1항에 있어서, 상기 제1 지지 전극부는 열십자 형상을 갖는 것을 특징으로 하는 어레이 기판.The array substrate according to claim 1, wherein the first supporting electrode part has a cross-shape. 제4항에 있어서, 상기 제1 가지부는,
상기 제1 화소 전극의 중심부에 배치되고, 지그재그 형상으로 연장된 제1 지그재그부; 및
상기 제1 지그재그부로부터 상기 제1 화소 전극의 외곽까지 직선으로 연장된 제1 직선부를 포함하는 것을 특징으로 하는 어레이 기판.
The apparatus as claimed in claim 4,
A first zigzag portion disposed at a central portion of the first pixel electrode and extending in a zigzag shape; And
And a first linear portion extending linearly from the first zigzag portion to an outer edge of the first pixel electrode.
제1항에 있어서, 상기 제2 지지 전극부는 열십자 형상을 갖는 것을 특징으로 하는 어레이 기판.The array substrate according to claim 1, wherein the second supporting electrode portion has a cross shape. 제6항에 있어서, 상기 제2 가지부는,
상기 제2 화소 전극의 중심부에 배치되고, 지그재그 형상으로 연장된 제2 지그재그부; 및
상기 제2 지그재그부로부터 상기 제2 화소 전극의 외곽까지 직선으로 연장된 제2 직선부를 포함하는 것을 특징으로 하는 어레이 기판.
7. The apparatus according to claim 6,
A second zigzag portion disposed in a central portion of the second pixel electrode and extending in a zigzag shape; And
And a second linear portion extending linearly from the second zigzag portion to the outer edge of the second pixel electrode.
KR1020160067996A 2016-06-01 2016-06-01 Array substrate and display apparatus having the same KR101731842B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160067996A KR101731842B1 (en) 2016-06-01 2016-06-01 Array substrate and display apparatus having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160067996A KR101731842B1 (en) 2016-06-01 2016-06-01 Array substrate and display apparatus having the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020080131915A Division KR101629347B1 (en) 2008-12-23 2008-12-23 Array substrate and display apparatus having the same

Publications (2)

Publication Number Publication Date
KR20160069509A KR20160069509A (en) 2016-06-16
KR101731842B1 true KR101731842B1 (en) 2017-05-04

Family

ID=56354959

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160067996A KR101731842B1 (en) 2016-06-01 2016-06-01 Array substrate and display apparatus having the same

Country Status (1)

Country Link
KR (1) KR101731842B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11314131B2 (en) 2017-09-12 2022-04-26 Samsung Display Co., Ltd. Display device including pixels with differently angled stem and branch portions

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102598777B1 (en) * 2018-11-01 2023-11-08 삼성디스플레이 주식회사 Display apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11314131B2 (en) 2017-09-12 2022-04-26 Samsung Display Co., Ltd. Display device including pixels with differently angled stem and branch portions

Also Published As

Publication number Publication date
KR20160069509A (en) 2016-06-16

Similar Documents

Publication Publication Date Title
KR101629347B1 (en) Array substrate and display apparatus having the same
JP4628802B2 (en) Liquid crystal display
US8098356B2 (en) Liquid crystal display device
EP3677960B1 (en) Display substrate, display panel, and display device
KR101366459B1 (en) Liquid crystal display device
KR100643039B1 (en) In-Plane Switching Mode Liquid Crystal Display Device
US20180335675A1 (en) Pixel electrode
US9804446B2 (en) Liquid crystal display
US11215890B2 (en) Array substrate, display panel and display device
CN110794626A (en) Pixel structure and liquid crystal display panel
TW201341913A (en) Liquid crystal display panel
US9709858B2 (en) Liquid crystal display
EP2878994B1 (en) Array substrate, liquid crystal display panel and liquid crystal display
KR100947271B1 (en) Liquid crystal display device with wide viewing angle
US20160377933A1 (en) Liquid crystal display
KR101731842B1 (en) Array substrate and display apparatus having the same
US10969630B2 (en) Liquid crystal display device
US7948596B2 (en) Multi-domain vertical alignment liquid crystal display
US20170059947A1 (en) Liquid crystal display device
JP2006330605A (en) Liquid crystal display device
US20160195783A1 (en) Liquid crystal display
US20150124207A1 (en) Liquid crystal display device
KR20100064095A (en) Liquid crystal display apparatus
JP2007133054A (en) Liquid crystal display device
CN109671407B (en) Array substrate, display panel and display device

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant