KR101730497B1 - Method for enhanced error correction performance and storage device using the same - Google Patents

Method for enhanced error correction performance and storage device using the same Download PDF

Info

Publication number
KR101730497B1
KR101730497B1 KR1020110114508A KR20110114508A KR101730497B1 KR 101730497 B1 KR101730497 B1 KR 101730497B1 KR 1020110114508 A KR1020110114508 A KR 1020110114508A KR 20110114508 A KR20110114508 A KR 20110114508A KR 101730497 B1 KR101730497 B1 KR 101730497B1
Authority
KR
South Korea
Prior art keywords
data
error correction
memory device
correction code
stored
Prior art date
Application number
KR1020110114508A
Other languages
Korean (ko)
Other versions
KR20130049464A (en
Inventor
강남욱
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020110114508A priority Critical patent/KR101730497B1/en
Priority to US13/547,340 priority patent/US8788894B2/en
Publication of KR20130049464A publication Critical patent/KR20130049464A/en
Application granted granted Critical
Publication of KR101730497B1 publication Critical patent/KR101730497B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31935—Storing data, e.g. failure memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/16—Protection against loss of memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1072—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in multilevel memories

Abstract

데이터 저장 시스템에서의 에러 정정 성능을 신장시키기 위한 방법 및 이를 이용한 저장 장치에 관하여 개시한다. 에러 정정 성능 신장 방법은 데이터를 저장하고자 하는 메모리 장치의 물리적 영역에 대한 열화 정도를 판단하는 단계 및, 상기 판단 결과 열화 정도가 초기 설정된 임계 기준 이상인 영역에는 데이터를 압축하여 압축된 데이터에 대한 에러 정정 코드와 함께 저장하고, 상기 열화 정도가 초기 설정된 임계 기준 미만인 영역에는 압축되지 않은 데이터와 상기 압축되지 않은 데이터에 대한 에러 정정 코드를 저장하는 단계를 포함한다.A method for enhancing error correction performance in a data storage system and a storage device using the same are disclosed. The error correcting performance enhancing method includes the steps of: determining a degree of deterioration with respect to a physical area of a memory device to which data is to be stored; and compressing data in an area having a deterioration degree higher than a critical threshold, And storing the uncompressed data and the error correction code for the uncompressed data in an area where the degree of deterioration is less than an initial set threshold criterion.

Description

에러 정정 성능 신장 방법 및 이를 이용한 저장 장치{Method for enhanced error correction performance and storage device using the same}TECHNICAL FIELD [0001] The present invention relates to an error correcting performance enhancing method and a storage apparatus using the same.

본 발명은 데이터 저장 시스템에서의 에러 정정 성능을 높이기 위한 방법 및 장치에 관한 것이다.The present invention relates to a method and apparatus for improving error correction performance in a data storage system.

비휘발성 메모리 장치는 전원이 차단되더라도 저장된 정보를 보존할 수 있는 메모리 장치이다. 비휘발성 메모리 장치의 일예로는 플래시 메모리 등이 있다. 플래시 메모리와 같은 비휘발성 메모리 장치는 사용 횟수 또는 사용 시간이 경과함에 따라 에러 발생률이 증가하게 된다. 이에 따라서, 비휘발성 메모리 장치가 적용된 저장 장치에서 제한된 사이즈의 에러 정정 코드를 이용하여 에러 정정 성능을 향상시키는 연구가 필요하게 되었다.A non-volatile memory device is a memory device that can store stored information even when the power is turned off. An example of the nonvolatile memory device is a flash memory or the like. In a nonvolatile memory device such as a flash memory, the error occurrence rate increases as the use time or the use time elapse. Accordingly, there is a need for research to improve error correction performance using a limited size error correction code in a storage device to which a nonvolatile memory device is applied.

본 발명의 목적은 저장 장치에 저장할 데이터를 선택적으로 압축하여 저장하여 에러 정정 능력을 향상시키는 에러 정정 성능 신장 방법을 제공하는데 있다.An object of the present invention is to provide an error correction performance enhancing method for selectively compressing and storing data to be stored in a storage device to improve error correction capability.

본 발명의 다른 목적은 에러 정정 능력을 향상시키기 위하여 데이터를 선택적으로 압축하여 저장하는 저장 장치를 제공하는데 있다.It is another object of the present invention to provide a storage device for selectively compressing and storing data in order to improve error correction capability.

본 발명의 기술적 사상의 일면에 따른 일실시 예에 의한 에러 정정 성능 신장 방법은 데이터를 저장하고자 하는 메모리 장치의 물리적 영역에 대한 열화 정도를 판단하는 단계 및, 상기 판단 결과 열화 정도가 초기 설정된 임계 기준 이상인 영역에는 데이터를 압축하여 압축된 데이터에 대한 에러 정정 코드와 함께 저장하고, 상기 열화 정도가 초기 설정된 임계 기준 미만인 영역에는 압축되지 않은 데이터와 상기 압축되지 않은 데이터에 대한 에러 정정 코드를 저장하는 단계를 포함한다.According to an aspect of the present invention, there is provided a method of extending an error correction performance according to an embodiment of the present invention includes: determining a degree of deterioration of a physical region of a memory device to which data is to be stored; And storing an error correction code for the uncompressed data and the uncompressed data in an area where the deterioration degree is less than an initial set threshold criterion, .

본 발명의 일실시 예에 따르면, 상기 열화 정도가 초기 설정된 임계 기준 이상인 영역에 저장되는 에러 정정 코드와 상기 열화 정도가 초기 설정된 임계 기준 미만인 영역에 저장되는 에러 정정 코드는 동일한 사이즈로 구성되는 것이 바람직하다.According to an embodiment of the present invention, it is preferable that an error correction code stored in an area where the degree of deterioration is equal to or higher than an initial threshold value and an error correction code stored in an area where the deterioration degree is less than an initial threshold value Do.

본 발명의 일실시 예에 따르면, 상기 열화 정도는 데이터를 저장하고자 하는 메모리 장치의 페이지 단위, 블록 단위 또는, 프레인 단위로 판단할 수 있다.According to an embodiment of the present invention, the degree of deterioration may be determined on a page unit basis, a block basis basis, or a frame basis of a memory device in which data is to be stored.

본 발명의 일실시 예에 따르면, 상기 열화 정도는 에러 비트 정보, 프로그래/이레이즈 사이클 정보, 또는 프로그램/리드 횟수 정보 중에서 적어도 하나 이상의 정보에 기초하여 판단할 수 있다.According to an embodiment of the present invention, the degree of deterioration may be determined based on at least one of error bit information, program / erase cycle information, and program / lead count information.

본 발명의 일실시 예에 따르면, 상기 저장하는 단계는 상기 데이터를 저장하고자 하는 물리적 어드레스에 대응되는 메모리 장치의 물리적 영역에서의 열화 정도가 상기 임계 기준 미만인 경우에 상기 데이터에 대한 제1에러 정정 코드를 생성시키는 단계 및, 상기 데이터와 상기 제1에러 정정 코드를 상기 물리적 어드레스에서 지정하는 메모리 장치의 저장 영역에 라이트하는 단계를 포함할 수 있다.According to an embodiment of the present invention, the storing step may include a first error correcting code for the data when the degree of deterioration in the physical area of the memory device corresponding to the physical address for storing the data is less than the threshold criterion, And writing the data and the first error correction code to a storage area of a memory device designated by the physical address.

본 발명의 일실시 예에 따르면, 상기 저장하는 단계는 상기 데이터를 저장하고자 하는 물리적 어드레스에 대응되는 메모리 장치의 물리적 영역에서의 열화 정도가 상기 임계 기준 이상인 경우에 상기 데이터를 압축 처리하는 단계, 데이터 압축 전후의 사이즈가 일치되도록 상기 압축된 데이터에 초기 설정된 무효 데이터로 패딩 처리하는 단계, 상기 패딩 처리된 압축 데이터에 대한 제2에러 정정 코드를 생성시키는 단계 및, 상기 압축된 데이터와 상기 제2에러 정정 코드를 상기 물리적 어드레스에서 지정하는 메모리 장치의 저장 영역에 라이트하는 단계를 포함할 수 있다.According to an embodiment of the present invention, the step of storing includes compressing the data when the degree of deterioration in a physical area of the memory device corresponding to a physical address to which the data is to be stored is equal to or greater than the threshold criterion, Padding the compressed data with invalid data initially set so as to match sizes before and after compression, generating a second error correction code for the padded compressed data, and compressing the compressed data and the second error And writing the correction code to the storage area of the memory device designated by the physical address.

본 발명의 일실시 예에 따르면, 상기 무효 데이터는 패딩되는 영역에 포함된 모든 비트 값을 0(zero)으로 결정할 수 있다.According to an embodiment of the present invention, the invalid data may determine all bit values included in the padding area as zero.

본 발명의 일실시 예에 따르면, 상기 압축된 데이터를 상기 물리적 어드레스가 지정하는 페이지 내의 서로 다른 복수의 위치에 중복하여 라이트할 수 있다.According to an embodiment of the present invention, the compressed data can be written in duplicate at a plurality of different positions in a page designated by the physical address.

본 발명의 일실시 예에 따르면, 상기 압축된 데이터를 상기 물리적 어드레스가 지정하는 페이지와 다른 페이지에 섞어서 중복하여 라이트할 수 있다.According to an embodiment of the present invention, the compressed data may be interspersed in a page different from a page specified by the physical address, and may be written in duplicate.

본 발명의 일실시 예에 따르면, 상기 열화 정도가 초기 설정된 임계 기준 이상으로 판단된 메모리 장치의 영역 정보를 메타 데이터에 기입하는 단계를 더 포함할 수 있다.According to an embodiment of the present invention, the method may further include writing the area information of the memory device in which the degree of deterioration is determined to be equal to or greater than an initial threshold criterion, to the metadata.

본 발명의 기술적 사상의 다른 면에 따른 저장 장치는 정보를 저장하는 메모리 장치 및, 상기 메모리 장치에 대한 관리 정보를 참조하여 상기 메모리 장치의 영역별 열화 정도를 판단하고, 데이터를 저장하고자 하는 물리적 어드레스에 대응되는 메모리 장치의 저장 영역에서의 열화 정도가 초기 설정된 임계 기준 이상인 경우에는 데이터를 압축하여 압축된 데이터에 대한 에러 정정 코드와 함께 상기 메모리 장치에 라이트하고, 상기 열화 정도가 초기 설정된 임계 기준 미만인 경우에는 압축되지 않은 데이터와 상기 압축되지 않은 데이터에 대한 에러 정정 코드를 상기 메모리 장치에 라이트하는 동작을 수행하는 메모리 컨트롤러를 포함한다.According to another aspect of the present invention, there is provided a storage device comprising: a memory device for storing information; and a controller for determining a degree of deterioration of each memory device by referring to management information on the memory device, When the degree of deterioration in the storage area of the memory device corresponding to the memory area corresponding to the memory area corresponding to the memory area is equal to or greater than an initial threshold value, And writing the uncompressed data and the error correction code for the uncompressed data to the memory device.

본 발명의 일실시 예에 따르면, 상기 메모리 장치는 플래시 메모리 장치를 포함할 수 있다.According to an embodiment of the present invention, the memory device may include a flash memory device.

본 발명의 일실시 예에 따르면, 상기 메모리 컨트롤러는 상기 메모리 장치에 대한 관리 정보 및 상기 메모리 장치에 저장할 제1데이터를 일시적으로 저장하는 휘발성 메모리 수단, 상기 제1데이터를 입력하여 압축된 제1데이터를 생성시키는 압축 처리부, 상기 제1데이터에 대한 제1에러 정정 코드 또는 압축된 제1데이터에 대한 제2에러 정정 코드를 생성시키는 에러 정정 코드 처리부 및, 데이터를 저장하고자 하는 논리적 어드레스를 물리적 어드레스로 변환하고, 상기 변환된 물리적 어드레스에 대응되는 메모리 장치의 저장 영역에서의 열화 정도를 상기 메모리 장치에 대한 관리 정보에 기초하여 판단하고, 판단된 열화 정도가 초기 설정된 임계 기준 이상인 경우에는 상기 압축된 제1데이터와 제2에러 정정 코드를 상기 메모리 장치의 변환된 물리적 어드레스에 라이트하고, 상기 열화 정도가 초기 설정된 임계 기준 미만인 경우에는 상기 제1데이터와 제1에러 정정 코드를 상기 메모리 장치의 변환된 물리적 어드레스에 라이트하는 동작을 수행하는 컨트롤 유닛을 포함할 수 있다.According to an embodiment of the present invention, the memory controller includes volatile memory means for temporarily storing management information for the memory device and first data to be stored in the memory device, An error correction code processor for generating a first error correction code for the first data or a second error correction code for the compressed first data, And determines a degree of deterioration in a storage area of the memory device corresponding to the converted physical address based on management information on the memory device. If the determined degree of deterioration is equal to or higher than an initial threshold level, 1 data and a second error correction code to the converted physical If light in a dress, and is less than a threshold based on which the deterioration degree of the initial set may include a control unit that performs an operation to write to the converted physical address of the first data and the first error wherein the correcting code memory unit.

본 발명의 일실시 예에 따르면, 상기 관리 정보는 초기 설정된 영역 단위로 집계된 에러 비트 정보, 프로그램/이레이즈 사이클 정보, 또는 프로그램/리드 횟수 정보 중에서 적어도 하나 이상의 정보를 포함할 수 있다.According to an embodiment of the present invention, the management information may include at least one of error bit information, program / erase cycle information, and program / lead count information, which are aggregated in an initially set area.

본 발명의 일실시 예에 따르면, 상기 메모리 컨트롤러는 데이터를 저장하고자 하는 물리적 어드레스에 대응되는 메모리 장치의 저장 영역에서의 열화 정도가 초기 설정된 임계 기준 이상인 경우에 상기 데이터를 압축하고, 압축된 데이터를 상기 메모리 장치의 서로 다른 복수의 위치에 중복하여 라이트하도록 동작할 수 있다.According to an embodiment of the present invention, the memory controller compresses the data when the degree of deterioration in a storage area of the memory device corresponding to a physical address to which data is to be stored is equal to or higher than an initial threshold level, It is possible to operate to write in duplicate at a plurality of different positions of the memory device.

본 발명에 의하면 메모리 장치의 열화 수준이 높아 상태가 좋지 않은 물리적 페이지(page), 블록(block) 또는 프레인(plane)에 데이터를 압축하여 저장함으로써, 압축하지 않고 저장된 데이터에 비하여 에러 발생 가능성을 낮출 수 있는 효과가 발생된다. 뿐만 아니라, 에러 정정 코드에 의하여 에러 정정이 수행되는 유효한 데이터 사이즈가 줄어들게 되어 에러 정정 능력을 향상시킬 수 있는 효과가 발생된다.According to the present invention, by compressing and storing data in a physical page, a block, or a plane having a high degradation level of a memory device, the probability of errors is lowered compared with data stored without compression Effect can be generated. In addition, the effective data size in which the error correction is performed by the error correction code is reduced, and the error correction capability is improved.

본 발명에 의하면 저장 장치의 상태를 미리 예측하여 제품 사용 초기에는 데이터를 압축하지 않고 저장하고, 저장 장치가 열화 되어 신뢰성이 떨어지는 제품 사용 후기에는 데이터를 압축하여 저장함으로써, 에러 정정 능력을 높일 수 있는 효과가 발생된다. 또한, 제품 설계 시에 과도한 성능을 갖는 ECC 알고리즘을 제품에 적용하지 않고도 열화 상태에 따라서 적응적으로 ECC 성능을 높일 수 있는 효과가 발생된다.According to the present invention, the state of a storage device can be predicted in advance, data can be stored without being compressed at the beginning of use of the product, and data can be compressed and stored at a later stage of product use, Effect is generated. Also, the ECC performance can be adaptively increased according to the deteriorated state without applying an ECC algorithm having an excessive performance to the product at the time of designing the product.

본 발명에 의하면 저장 장치의 안정성을 향상시키기 위해 ECC 사이즈를 증가시키거나 데이터를 나누어 라이트하는 비효율적인 방법을 사용하지 않고도, 한정된 메모리 용량 내에서 데이터 압축을 통하여 저장 장치의 안정성을 높일 수 있는 효과가 발생된다. According to the present invention, it is possible to increase the stability of a storage device through data compression within a limited memory capacity without increasing an ECC size or using an inefficient method of dividing and writing data in order to improve the stability of a storage device .

도 1은 본 발명의 일실시 예에 따른 데이터 저장 시스템의 구성도이다.
도 2는 도 1에 도시된 호스트 기기의 세부적인 블록 구성도이다.
도 3은 도 1에 도시된 메모리 컨트롤러의 세부적인 블록 구성도이다
도 4는 도 1에 도시된 메모리 장치의 정보 저장 영역의 구조를 도시한 것이다.
도 5는 도 1에 도시된 메모리 장치의 세부적인 구성을 도시한 것이다.
도 6은 플래시 메모리의 내부 저장 구조를 보여주는 개념도이다.
도 7은 데이터 저장 시스템의 소프트웨어 구조를 보여주는 도면이다.
도 8은 본 발명의 일실시 예에 따른 에러 정정 성능 신장 방법의 흐름도이다.
도 9는 도 8에 도시된 ECC 인코딩 처리 및 라이트 동작 처리에 대한 본 발명의 일실시 예에 따른 세부 흐름도이다.
도 10은 도 8에 도시된 ECC 인코딩 처리 및 라이트 동작 처리에 대한 본 발명의 다른 실시 예에 따른 세부 흐름도이다.
도 11은 도 8에 도시된 ECC 인코딩 처리 및 라이트 동작 처리에 대한 본 발명의 또 다른 실시 예에 따른 세부 흐름도이다.
도 12는 본 발명의 다른 실시 예에 따른 에러 정정 성능 신장 방법의 흐름도이다.
도 13은 도 12에 도시된 압축된 데이터가 저장된 영역에 대한 데이터 리드 동작을 수행하는 프로세스에 대한 본 발명의 일실시 예에 따른 세부 흐름도이다.
도 14는 도 12에 도시된 압축된 데이터가 저장된 영역에 대한 데이터 리드 동작을 수행하는 프로세스에 대한 본 발명의 다른 실시 예에 따른 세부 흐름도이다.
도 15는 본 발명의 또 다른 실시 예에 따른 에러 정정 성능 신장 방법의 흐름도이다.
도 16(a)~(c)는 본 발명의 일실시 예에 따른 데이터 열화 정도가 임계 기준 미만인 영역에서 저장되는 데이터를 처리하는 과정을 설명하기 위한 개념도이다.
도 17(a)~(d)는 본 발명의 일실시 예에 따른 데이터 열화 정도가 임계 기준 이상인 영역에서 저장되는 데이터를 처리하는 과정을 설명하기 위한 개념도이다.
도 18(a)~(d)는 본 발명의 다른 실시 예에 따른 데이터 열화 정도가 임계 기준 이상인 영역에서 저장되는 데이터를 처리하는 과정을 설명하기 위한 개념도이다.
도 19(a)~(e)는 본 발명의 또 다른 실시 예에 따른 데이터 열화 정도가 임계 기준 이상인 영역에서 저장되는 데이터를 처리하는 과정을 설명하기 위한 개념도이다.
도 20(a) 및 (b)는 본 발명의 일실시 예에 따른 메모리 장치에서의 데이터 압축 전/후의 데이터 저장 영역을 도시한 것이다.
도 21은 본 발명의 실시 예들에 따른 컴퓨터 시스템의 응용 예를 나타내는 블록도이다.
도 22는 본 발명의 실시 예들에 따른 메모리 카드의 응용 예를 나타내는 블록도이다.
도 23은 본 발명의 실시 예들에 따른 데이터 저장 시스템을 포함하는 네트워크 시스템의 응용 예를 나타내는 블록도이다.1 is a configuration diagram of a data storage system according to an embodiment of the present invention.
2 is a detailed block diagram of the host device shown in FIG.
3 is a detailed block diagram of the memory controller shown in FIG. 1
4 shows the structure of the information storage area of the memory device shown in Fig.
Fig. 5 shows a detailed configuration of the memory device shown in Fig.
6 is a conceptual diagram showing an internal storage structure of a flash memory.
7 is a diagram showing a software structure of a data storage system.
8 is a flowchart of an error correction performance extending method according to an embodiment of the present invention.
9 is a detailed flowchart according to an embodiment of the present invention for the ECC encoding processing and the write operation processing shown in FIG.
10 is a detailed flowchart according to another embodiment of the present invention for the ECC encoding processing and the write operation processing shown in FIG.
11 is a detailed flowchart according to another embodiment of the present invention for the ECC encoding processing and the write operation processing shown in FIG.
12 is a flowchart of an error correction performance extending method according to another embodiment of the present invention.
13 is a detailed flowchart according to an embodiment of the present invention for a process of performing a data read operation for an area where compressed data shown in FIG. 12 is stored.
FIG. 14 is a detailed flowchart according to another embodiment of the present invention for a process of performing a data read operation for an area where compressed data shown in FIG. 12 is stored.
15 is a flowchart of an error correction performance extending method according to another embodiment of the present invention.
16A to 16C are conceptual diagrams for explaining a process of processing data stored in a region where the degree of data degradation is less than a threshold reference according to an embodiment of the present invention.
FIGS. 17A to 17D are conceptual diagrams for explaining a process of processing data stored in a region where the degree of data deterioration according to an embodiment of the present invention is above a threshold reference.
FIGS. 18A to 18D are conceptual diagrams for explaining a process of processing data stored in a region where the degree of data deterioration according to another embodiment of the present invention is above a threshold criterion.
FIGS. 19A to 19E are conceptual diagrams for explaining a process of processing data stored in a region where the degree of data deterioration is equal to or greater than a threshold reference, according to another embodiment of the present invention.
20 (a) and 20 (b) illustrate data storage areas before and after data compression in a memory device according to an embodiment of the present invention.
21 is a block diagram showing an application example of a computer system according to embodiments of the present invention.
22 is a block diagram showing an application example of the memory card according to the embodiments of the present invention.
23 is a block diagram illustrating an application example of a network system including a data storage system according to embodiments of the present invention.

이하, 첨부한 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명한다. 본 발명의 실시 예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용한다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하거나 축소하여 도시한 것이다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. Embodiments of the present invention are provided to more fully describe the present invention to those skilled in the art. The present invention is capable of various modifications and various forms, and specific embodiments are illustrated and described in detail in the drawings. It should be understood, however, that the invention is not intended to be limited to the particular forms disclosed, but includes all modifications, equivalents, and alternatives falling within the spirit and scope of the invention. Like reference numerals are used for similar elements in describing each drawing. In the accompanying drawings, the dimensions of the structures are enlarged or reduced from the actual dimensions for the sake of clarity of the present invention.

본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used in this application is used only to describe a specific embodiment and is not intended to limit the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise. In this application, the terms "comprises", "having", and the like are used to specify that a feature, a number, a step, an operation, an element, a part or a combination thereof is described in the specification, But do not preclude the presence or addition of one or more other features, integers, steps, operations, components, parts, or combinations thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. Unless otherwise defined, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries are to be construed to have meanings consistent with the contextual meanings of the related art and are not to be construed as ideal or overly formal meanings as are expressly defined in the present application .

도 1은 본 발명의 일실시 예에 따른 데이터 저장 시스템의 구성도이다.1 is a configuration diagram of a data storage system according to an embodiment of the present invention.

도 1에 도시된 바와 같이, 데이터 저장 시스템(100)은 호스트 기기(110) 및 저장 장치(120)를 포함한다. As shown in FIG. 1, the data storage system 100 includes a host device 110 and a storage device 120.

호스트 기기(110)의 세부적인 블록 구성을 도 2에 도시하였다.The detailed block configuration of the host device 110 is shown in Fig.

도 2에 도시된 바와 같이, 호스트 기기(110)는 프로세서(110-1), ROM(Read Only Memory; 110-2), RAM(Random Access Memory; 110-3), 저장 장치 인터페이스(110-4), UI(User Interface; 110-5) 및 버스(110-6)를 포함한다.2, the host device 110 includes a processor 110-1, a ROM (Read Only Memory) 110-2, a RAM (Random Access Memory) 110-3, a storage device interface 110-4 ), A user interface (UI) 110-5, and a bus 110-6.

버스(110-6)는 호스트 기기(110)의 구성 수단들 간의 데이터를 전송하는 전송로를 의미한다.The bus 110-6 means a transmission path for transmitting data between the constituent means of the host apparatus 110. [

ROM(110-2)에는 다양한 애플리케이션(application) 프로그램들이 저장되어 있다. 일예로서, ATA(Advanced Technology Attachment), SCSI(Small Computer System Interface), eMMC(embedded Multi Media Card), UFS(Unix File System) 등과 같은 스토리지 프로토콜을 지원하는 애플리케이션 프로그램들도 저장되어 있다. Various application programs are stored in the ROM 110-2. As an example, application programs that support storage protocols such as Advanced Technology Attachment (ATA), Small Computer System Interface (SCSI), embedded Multi Media Card (eMMC), and Unix File System (UFS)

RAM(Random Access Memory; 110-3)에는 데이터 또는 프로그램들이 일시적으로 저장된다.Data or programs are temporarily stored in a RAM (Random Access Memory) 110-3.

UI(110-5)는 사용자와 호스트 기기, 컴퓨터 프로그램 등 사이에서 정보를 주고받을 수 있는 물리적 또는 가상적 매개체로서 물리적인 하드웨어와 논리적인 소프트웨어를 포함한다. 즉, UI(110-5)는 사용자가 호스트 기기(110)를 조작할 수 있는 입력 장치와 사용자 입력에 대한 처리 결과를 표시하는 출력 장치를 포함할 수 있다.The UI 110-5 includes physical hardware and logical software as a physical or virtual medium through which information can be exchanged between a user and a host device, a computer program, and the like. That is, the UI 110-5 may include an input device through which the user can operate the host device 110 and an output device that displays the processing result with respect to the user input.

프로세서(110-1)는 호스트 기기(110)의 전반적인 동작을 제어한다. 프로세서(110-1)는 ROM(110-2)에 저장된 애플리케이션(application) 또는 툴(tool)을 이용하여 저장 장치(120)에 데이터를 저장하기 위한 커맨드 또는 저장 장치(120)로부터 데이터를 읽어내기 위한 커맨드를 생성시켜 저장 장치 인터페이스(110-4)를 통하여 저장 장치(120)로 전달하도록 제어할 수 있다.The processor 110-1 controls the overall operation of the host device 110. [ The processor 110-1 may read data from the storage device 120 or a command to store data in the storage device 120 using an application or tool stored in the ROM 110-2 And transmits the generated command to the storage device 120 through the storage device interface 110-4.

저장 장치 인터페이스(110-4)는 ATA(Advanced Technology Attachment) 인터페이스, SATA(Serial Advanced Technology Attachment) 인터페이스, PATA(Parallel Advanced Technology Attachment) 인터페이스, USB(Universal Serial Bus) 또는 SAS(Serial Attached Small Computer System) 인터페이스, SCSI(Small Computer System Interface), eMMC(embedded Multi Media Card) 인터페이스, UFS(Unix File System) 인터페이스 등과 같은 스토리지 프로토콜을 지원하는 인터페이스를 포함할 수 있다.The storage device interface 110-4 may include an Advanced Technology Attachment (ATA) interface, a Serial Advanced Technology Attachment (SATA) interface, a Parallel Advanced Technology Attachment (PATA) interface, a Universal Serial Bus (USB), or a Serial Attached Small Computer System (SAS) Interface, an interface supporting a storage protocol such as a Small Computer System Interface (SCSI), an embedded Multi Media Card (eMMC) interface, a Unix File System (UFS) interface, and the like.

다시 도 1을 참조하면, 저장 장치(120)는 메모리 컨트롤러(121) 및 메모리 장치(122)를 구비한다. Referring again to FIG. 1, the storage device 120 includes a memory controller 121 and a memory device 122.

일 예로서, 메모리 장치(122)를 플래시 메모리 등과 같은 비휘발성 반도체 메모리로 구현하는 경우에 저장 장치(120)는 SSD(Solid State Drive)가 될 수 있다. 메모리 컨트롤러(121)는 호스트 기기(110)로부터 수신되는 커맨드에 응답하여 메모리 장치(122)에서의 소거, 쓰기 또는 읽기 동작을 제어한다. As an example, when the memory device 122 is implemented as a nonvolatile semiconductor memory such as a flash memory, the storage device 120 may be a solid state drive (SSD). The memory controller 121 controls erase, write or read operations in the memory device 122 in response to commands received from the host device 110. [

메모리 컨트롤러(121)의 세부적인 블록 구성을 도 3에 도시하였다.A detailed block configuration of the memory controller 121 is shown in FIG.

도 3에 도시된 바와 같이, 메모리 컨트롤러(121)는 호스트 인터페이스(121-1), RAM(Random Access Memory; 121-2), 컨트롤 유닛(121-3), ECC(Error Correction Code) 처리부(121-4), 메모리 인터페이스(121-5), 압축 처리부(121-6), 압축 해제 처리부(121-7) 및, 버스(121-8)를 포함한다.3, the memory controller 121 includes a host interface 121-1, a RAM (Random Access Memory) 121-2, a control unit 121-3, an ECC (Error Correction Code) processing unit 121 -4, a memory interface 121-5, a compression processing unit 121-6, a decompression processing unit 121-7, and a bus 121-8.

버스(121-8)는 메모리 컨트롤러(121)의 구성 수단들 간의 데이터를 전송하는 전송로를 의미한다.The bus 121-8 means a transmission path for transmitting data between the constituent means of the memory controller 121. [

컨트롤 유닛(121-3)은 저장 장치(120)의 전반적인 동작을 제어한다. 세부적으로, 호스트 기기(110)로부터 수신되는 커맨드를 해독하고, 해독된 결과에 따른 동작을 수행하도록 저장 장치(120)를 제어한다. The control unit 121-3 controls the overall operation of the storage device 120. [ Specifically, it decodes the command received from the host device 110 and controls the storage device 120 to perform an operation according to the decrypted result.

호스트 인터페이스(121-1)는 저장 장치(120)와 접속되는 호스트 기기(110)와의 데이터 교환 프로토콜을 구비하고 저장 장치(120)와 호스트 기기(110)를 상호 연결한다. 호스트 인터페이스(121-1)는 ATA(Advanced Technology Attachment) 인터페이스, SATA(Serial Advanced Technology Attachment) 인터페이스, PATA(Parallel Advanced Technology Attachment) 인터페이스, USB(Universal Serial Bus) 또는 SAS(Serial Attached Small Computer System) 인터페이스, SCSI(Small Computer System Interface), eMMC(embedded Multi Media Card) 인터페이스, UFS(Unix File System) 인터페이스로 구현할 수 있다. 그러나 이는 예시일 뿐 이에 제한되는 것은 아니다. 세부적으로, 호스트 인터페이스(121-1)는 컨트롤 유닛(121-3)의 제어에 따라서 호스트 기기(110)와 커맨드, 어드레스 및 데이터를 교환한다. The host interface 121-1 has a data exchange protocol with the host device 110 connected to the storage device 120 and connects the storage device 120 and the host device 110 to each other. The host interface 121-1 is connected to an interface such as an Advanced Technology Attachment (ATA) interface, a Serial Advanced Technology Attachment (SATA) interface, a Parallel Advanced Technology Attachment (PATA) interface, a Universal Serial Bus , Small Computer System Interface (SCSI), embedded Multi Media Card (eMMC) interface, and Unix File System (UFS) interface. However, the present invention is not limited thereto. Specifically, the host interface 121-1 exchanges commands, addresses, and data with the host device 110 under the control of the control unit 121-3.

RAM(121-2)에는 호스트 기기(110)로부터 전송된 데이터 및 컨트롤 유닛(121-3)에서 생성된 데이터가 임시로 저장되거나 메모리 장치(122)에서 읽어낸 데이터가 임시로 저장된다. 또한, RAM(121-2)에는 메모리 장치(122)로부터 읽어낸 메타 데이터도 저장된다. RAM(121-2)은 DRAM, SRAM 등으로 구현될 수 있다. The data transferred from the host device 110 and the data generated in the control unit 121-3 are temporarily stored in the RAM 121-2 or the data read from the memory device 122 is temporarily stored. The RAM 121-2 also stores metadata read from the memory device 122. [ The RAM 121-2 may be implemented as a DRAM, SRAM, or the like.

메타 데이터(meta data)는 메모리 장치(122)를 관리하기 위하여 저장 장치(120)에서 생성된 정보이다. 관리 정보인 메타 데이터에는 논리적 어드레스(Logical Address)를 메모리 장치(122)의 물리적 어드레스(Physical Address)로 변환시키는데 이용되는 매핑(mapping) 정보가 포함되어 있다. 또한, 메타 데이터에는 메모리 장치(122)의 영역별 열화 정도를 판단하는데 이용될 수 있는 정보들도 포함될 수 있다. 일 예로서, 메모리 장치(122)의 영역별 열화 정도를 판단하는데 이용될 수 있는 정보로는 ECC(Error Correction Code) 알고리즘에 의한 에러 비트 정보, 프로그램/이레이즈 사이클 정보, 또는 프로그램/리드 횟수 정보들이 포함될 수 있다. 일 예로서, 메모리 장치(122)를 플래시 메모리로 구현하는 경우에, 메타 데이터에는 블록(block)별 에러 비트 카운트 값, 블록별 이레이즈 카운트 값, 블록별 프로그램/리드 카운트 값이 포함될 수 있다. 다른 예로서, 메타 데이터에는 페이지(page)별 에러 비트 카운트 값, 페이지별 프로그램/리드 카운트 값이 포함될 수도 있다. 또 다른 예로서, 메타 데이터에는 프레인(plane)별 에러 비트 카운트 값, 프레인별 이레이즈 카운트 값, 프레인별 프로그램/리드 카운트 값이 포함될 수도 있다. 또 다른 예로서, 셀(cell)별 에러 비트 카운트 값이 포함될 수 있다.Meta data is information generated in the storage device 120 to manage the memory device 122. [ The meta data which is management information includes mapping information used to convert a logical address into a physical address of the memory device 122. [ The meta data may also include information that can be used to determine the extent of degradation of the memory device 122 by area. As one example, information that can be used for determining the degree of deterioration of each area of the memory device 122 includes error bit information by ECC (Error Correction Code) algorithm, program / erase cycle information, or program / May be included. As an example, when the memory device 122 is implemented as a flash memory, the metadata may include an error bit count value for each block, an erase count value for each block, and a program / read count value for each block. As another example, the meta data may include page-by-page error bit count values, page-by-page program / lead count values. As another example, the meta data may include an error bit count value per plane, an erase count value per frame, and a program / lead count value per frame. As another example, an error bit count value for each cell may be included.

또한, 메타 데이터에는 메모리 장치(122)의 저장 공간을 관리하기 위한 정보들도 포함할 수 있다. In addition, the metadata may also include information for managing the storage space of the memory device 122.

메모리 인터페이스(121-5)는 메모리 장치(122)와 전기적으로 연결되어 있다. 메모리 인터페이스(121-5)는 컨트롤 유닛(121-3)의 제어에 따라서 메모리 장치(122)와 커맨드, 어드레스 및 데이터를 교환한다. 메모리 인터페이스(121-5)는 NAND 플래시 메모리 또는 NOR 플래시 메모리를 지원하도록 구성될 수 있다. 메모리 인터페이스(121-5)는 복수 개의 채널들을 통하여 소프트웨어 및 하드웨어 인터리브 동작들이 선택적으로 수행되도록 구성될 수도 있다.The memory interface 121-5 is electrically connected to the memory device 122. [ The memory interface 121-5 exchanges commands, addresses, and data with the memory device 122 under the control of the control unit 121-3. The memory interface 121-5 may be configured to support NAND flash memory or NOR flash memory. The memory interface 121-5 may be configured such that software and hardware interleave operations are selectively performed through a plurality of channels.

컨트롤 유닛(121-3)은 리드 동작 시에는 리드 커맨드 및 어드레스를 메모리 장치(122)에 제공하고, 라이트 동작 시에는 라이트 커맨드, 어드레스, 그리고 데이터를 제공한다. 그리고, 컨트롤 유닛(121-3)은 RAM(121-2)에 저장된 메타 데이터를 이용하여 호스트 기기로부터 수신되는 논리적 어드레스를 물리적 어드레스로 변환시키는 처리를 수행한다.The control unit 121-3 provides a read command and an address to the memory device 122 in a read operation and a write command, an address, and data in a write operation. Then, the control unit 121-3 performs a process of converting the logical address received from the host device into the physical address using the metadata stored in the RAM 121-2.

컨트롤 유닛(121-3)은 저장 장치(120)에 전원이 공급되면 메모리 장치(122)에 저장되어 있는 메타 데이터를 읽어내어 RAM(121-2)에 저장하도록 저장 장치(120)를 제어한다. 컨트롤 유닛(121-3)은 메모리 장치(122)에서의 메타 데이터 변경을 발생시키는 동작에 따라서 RAM(121-2)에 저장된 메타 데이터를 업데이트 하도록 저장 장치(120)를 제어한다. 그리고, 컨트롤 유닛(121-3)은 저장 장치(120)에서 전원이 차단되기 전에 RAM(121-2)에 저장되어 있는 메타 데이터를 메모리 장치(122)에 라이트하도록 제어한다.The control unit 121-3 controls the storage device 120 to read the metadata stored in the memory device 122 and store the metadata in the RAM 121-2 when power is supplied to the storage device 120. [ The control unit 121-3 controls the storage device 120 to update the metadata stored in the RAM 121-2 in accordance with the operation of generating the metadata change in the memory device 122. [ The control unit 121-3 controls to write the metadata stored in the RAM 121-2 to the memory device 122 before the power is turned off in the storage device 120. [

압축 처리부(121-6)는 컨트롤 유닛(121-3)의 제어에 따라서 메모리 장치(122)에 저장될 데이터를 메모리 장치(122)의 물리적 영역에 대한 열화 상태에 기초하여 선택적으로 압축 처리한다. 압축 대상이 되는 데이터는 다양한 응용 프로그램 파일 및 호스트 기기에서 제공되는 라이트용 데이터 등이 될 수 있다. 물론, 압축 대상이 되는 데이터는 메타 데이터도 포함될 수 있다. The compression processing unit 121-6 selectively compresses the data to be stored in the memory device 122 under the control of the control unit 121-3 based on the deterioration state of the physical area of the memory device 122. [ The data to be compressed may be various application program files and write data provided by the host device. Of course, the data to be compressed may also include metadata.

압축 처리부(121-6)는 일 예로서 반복 길이 부호화(run-length encoding) 방식 또는 허프만 코딩(huffman coding) 방식을 이용하여 데이터를 압축 처리할 수 있다. 세부적으로, 반복 길이 부호화 방식은 데이터에서 같은 값이 연속해서 나타나는 것을 데이터의 종류와 반복되는 수로 표현하는 압축 방식이다. The compression processing unit 121-6 can compress data by using a run-length encoding scheme or a huffman coding scheme as an example. In detail, the iterative length coding scheme is a compression scheme in which the same value appears continuously in data in the form of data and the number of repeated data.

압축 해제 처리부(121-7)는 컨트롤 유닛(121-3)의 제어에 따라서 압축된 데이터를 수신하여 압축 전의 상태로 복원 처리한다. 압축 해제 처리부(121-6)는 압축 처리부(121-6)의 압축 원리를 역으로 적용하면 압축된 데이터를 복원 처리할 수 있다. The decompression processing unit 121-7 receives the compressed data under the control of the control unit 121-3 and restores the data to the state before compression. The decompression processing unit 121-6 can restore the compressed data by applying the compression principle of the compression processing unit 121-6 inversely.

ECC 처리부(121-4)는 라이트 동작 시에 RS 코드(Reed-Solomon code), 헤밍 코드(Hamming code), CRC(Cyclic Redundancy Code) 등과 같은 알고리즘을 이용하여 수신되는 데이터에 대한 에러 정정 코드(Error Correction Code)를 생성시킬 수 있다. 그리고, 리드 동작 시에는 데이터와 함께 리드된 에러 정정 코드(ECC)를 이용하여 수신된 데이터에 대한 에러 검출 및 정정 처리를 수행한다. The ECC processing unit 121-4 generates an error correction code (Error) for the received data by using an algorithm such as an RS code (Reed-Solomon code), a Hamming code, a CRC (Cyclic Redundancy Code) Correction Code) can be generated. In the read operation, error detection and correction processing on the received data is performed using an error correction code (ECC) read with the data.

동일한 ECC 알고리즘을 이용하는 경우에 단위 데이터 사이즈 당 에러 정정 능력은 ECC 사이즈에 비례하여 향상되는 특성을 갖는다. 일 예로서, 1024 byte 데이터의 비트 에러를 16bit 이하까지 처리하는 ECC 알고리즘에서 4K Byte 페이지 당 112 바이트의 ECC 사이즈가 필요하다면, 1024 byte 데이터의 비트 에러를 32bit 이하까지 처리하는 ECC 알고리즘에서는 4K Byte 페이지 당 224 Byte의 ECC 사이즈가 필요하게 된다. 즉, 4K Byte 페이지 당 처리할 수 있는 비트 에러를 16bit에서 32bit로 에러 정정 능력을 향상시키기 위해서는 ECC 사이즈를 2배로 증가시켜야 한다는 사실을 알 수 있다.The error correction capability per unit data size is improved in proportion to the ECC size when the same ECC algorithm is used. For example, if an ECC algorithm that processes bit errors of 1024 bytes of data up to 16 bits requires an ECC size of 112 bytes per 4K byte page, the ECC algorithm that processes bit errors of 1024 bytes to 32 bits or less requires a 4K byte page An ECC size of 224 bytes per page is required. In other words, it can be seen that the ECC size must be doubled to improve the error correction capability from 16 bits to 32 bits, which can be handled per 4K byte page.

본 발명에서는 ECC 알고리즘을 변경하지 않고 동일한 ECC 알고리즘을 사용하면서 ECC 능력(strength)을 높이는 방안을 제안한다. 세부적으로, 본 발명에서는 메모리 장치(122)의 저장 영역 중에서 열화 정도가 심한 영역에 저장되는 데이터를 압축한 후에, 압축된 데이터에 대하여 ECC 알고리즘을 적용함으로써 ECC가 적용되는 데이터 구간의 유효한 데이터 사이즈를 줄여서 ECC 능력을 높이는 방안을 제안한다.In the present invention, a method of increasing the ECC strength by using the same ECC algorithm without changing the ECC algorithm is proposed. In detail, in the present invention, after data stored in a region where the degree of degradation is severe in a storage region of the memory device 122 is compressed, an effective data size of a data region to which ECC is applied is calculated by applying an ECC algorithm to the compressed data In short, we propose a plan to increase ECC capability.

ECC 처리부(121-4)는 압축 처리부(121-6)로부터 입력되는 압축 데이터에 대해서는 무효 데이터로 패딩 처리한 후에, 패딩 처리된 압축 데이터에 대하여 ECC 알고리즘을 적용하여 에러 정정 코드를 생성시킨다. 여기에서, 패딩 처리는 데이터 압축 전후의 사이즈가 일치되도록 압축 데이터에 초기 설정된 무효 데이터를 부가하여 패딩 처리할 수 있다. 일 예로서, 무효 데이터는 패딩되는 영역에 포함된 모든 비트 값을 0(zero)으로 결정할 수 있다. 다른 예로서, 무효 데이터는 패딩되는 영역에 포함된 모든 비트 값을 1로 결정할 수도 있다. The ECC processing unit 121-4 applies padding processing to the compressed data input from the compression processing unit 121-6 with invalid data, and then applies an ECC algorithm to the padded compressed data to generate an error correction code. Here, the padding process can be performed by adding invalid data initially set to compressed data so that sizes before and after data compression are consistent. As an example, the invalid data may be set to 0 (zero) for all bit values contained in the padded area. As another example, the invalid data may determine all the bit values included in the padded area to be 1.

ECC 처리부(121-1)는 압축 처리부(121-6)를 거치지 않고 입력되는 압축되지 않은 데이터에 대해서는 직접 ECC 알고리즘을 적용하여 에러 정정 코드를 생성시킨다. 패딩 처리된 압축 데이터와 압축되지 않은 데이터에 대해서는 동일한 ECC 알고리즘이 적용된다. 이는 일 예로서, 1024 byte 데이터의 비트 에러를 16bit 이하까지 처리하는 ECC 알고리즘이 압축되지 않은 데이터에 적용되었다면, 패딩 처리된 압축 데이터에도 1024 byte 데이터의 비트 에러를 16bit 이하까지 처리하는 ECC 알고리즘 된다는 것을 의미한다. 이에 따라서, 압축된 데이터에 대해서는 ECC가 적용되는 유효한 데이터 사이즈가 줄어들게 되어 ECC 능력이 높아지게 된다.The ECC processing unit 121-1 applies an ECC algorithm directly to the uncompressed data input without going through the compression processing unit 121-6 to generate an error correction code. The same ECC algorithm is applied to padded compressed data and uncompressed data. For example, if an ECC algorithm that processes bit errors of 1024 bytes to 16 bits or less is applied to uncompressed data, an ECC algorithm that processes bit error of 1024 byte data up to 16 bits is also applied to padded compressed data it means. Accordingly, the effective data size to which the ECC is applied is reduced for the compressed data, and the ECC capability is increased.

컨트롤 유닛(121-3)은 메모리 장치(122)에 대한 관리 정보인 메타 데이터를 참조하여 메모리 장치(122)의 영역별 열화 정도를 판단하고, 데이터를 저장하고자 하는 물리적 어드레스에 대응되는 메모리 장치(122)의 저장 영역에서의 열화 정도가 초기 설정된 임계 기준 이상인 경우에는 데이터를 압축하여 압축된 데이터에 대한 에러 정정 코드와 함께 메모리 장치(122)에 라이트하고, 그렇지 않은 영역에는 압축되지 않은 데이터와 압축되지 않은 데이터에 대한 에러 정정 코드를 메모리 장치(122)에 라이트하는 동작을 수행하도록 저장 장치(120)를 제어한다.The control unit 121-3 determines the degree of deterioration of each area of the memory device 122 by referring to the meta data which is the management information for the memory device 122 and stores the data in the memory device 122 corresponding to the physical address 122 is greater than or equal to an initial set threshold criterion, the data is compressed and written to the memory device 122 together with the error correction code for the compressed data, and the uncompressed data and compression And to write the error correction code for the data that is not written to the memory device 122 to the memory device 122. [

컨트롤 유닛(121-3)의 제어 동작에 따라서 수행되는 에러 정정 성능 신장 방법에 대해서는 도 8 ~ 도 15에서 상세히 설명되어질 것이다. The error correction performance extending method performed in accordance with the control operation of the control unit 121-3 will be described in detail in Figs. 8 to 15. Fig.

다시, 도 1을 참조하면 메모리 장치(122)는 비휘발성 반도체 메모리 장치로 구현될 수 있으며, 구체적으로 플래시 메모리, PRAM(Phase change RAM), FRAM(Ferroelectric RAM), MRAM(Magnetic RAM) 등으로 구현될 수 있다. 1, the memory device 122 may be implemented as a nonvolatile semiconductor memory device. Specifically, the memory device 122 may be implemented as a flash memory, a phase change RAM (PRAM), a ferroelectric RAM (FRAM) .

도 4를 참조하면, 메모리 장치(122)의 저장 영역은 고정 정보 영역(41), 루트(root) 정보 영역(42) 및, 데이터 영역(43)으로 나눌 수 있다. 4, the storage area of the memory device 122 can be divided into a fixed information area 41, a root information area 42, and a data area 43. [

고정 정보 영역(41)에는 파일 시스템에 대한 정보, 버전, 블록 당 페이지 수 등의 메모리 장치(122)의 고유한 정보가 저장될 수 있다. 루트 정보 영역(42)에는 메타 데이터가 저장된 위치 정보가 저장된다. 그리고, 데이터 영역(43)에는 메타 데이터 및 사용자 데이터가 저장된다. 데이터 영역(43)을 메타 데이터 저장 영역과 사용자 데이터 영역으로 세분화하여 구분할 수도 있다. 사용자 데이터 영역은 데이터 저장 영역과 스페어(spare) 영역으로 나눌 수 있으며, 스페어 영역에는 ECC가 저장될 수 있다.In the fixed information area 41, information unique to the memory device 122 such as information about the file system, version, number of pages per block, and the like can be stored. The route information area 42 stores location information in which metadata is stored. In the data area 43, metadata and user data are stored. The data area 43 may be subdivided into a metadata storage area and a user data area. The user data area can be divided into a data storage area and a spare area, and an ECC can be stored in the spare area.

일 예로서, 메모리 장치(122)를 플래시 메모리로 구현한 세부적인 구성을 도 5에 도시하였다.As an example, a detailed configuration in which the memory device 122 is implemented as a flash memory is shown in Fig.

도 5에 도시된 바와 같이, 플래시 메모리(122')는 셀 어레이(10), 페이지 버퍼(20), 제어 회로(30) 및 로우 디코더(40)를 포함한다.As shown in FIG. 5, the flash memory 122 'includes a cell array 10, a page buffer 20, a control circuit 30, and a row decoder 40.

셀 어레이(10)는 트랜지스터에 일정 전압을 인가하는 방식으로 데이터가 기입되는 영역이다. 셀 어레이(10)는 워드라인들(WL0~WLm-1) 및 비트라인들(BL0~BLn-1)이 교차한 곳에 형성된 메모리 셀들을 포함한다. 여기에서, m 및 n은 자연수이다. 도 5에서는 하나의 메모리 블록이 도시되어 있으나 셀 어레이(10)는 복수의 메모리 블록들을 포함할 수 있다. 각각의 메모리 블록들은 각 워드 라인들(WL0~WLm-1)에 대응되는 페이지들을 포함하고 있다. 그리고 페이지들 각각은 해당 워드라인에 연결된 복수의 메모리 셀들을 포함한다. 플래시 메모리(122')는 블록 단위로 소거 동작을 수행하고, 페이지 단위로 프로그램 동작 혹은 읽기 동작을 수행한다.The cell array 10 is a region in which data is written in such a manner that a constant voltage is applied to the transistor. The cell array 10 includes memory cells formed at intersections of the word lines WL0 to WLm-1 and the bit lines BL0 to BLn-1. Here, m and n are natural numbers. Although one memory block is shown in FIG. 5, the cell array 10 may include a plurality of memory blocks. Each of the memory blocks includes pages corresponding to the respective word lines WL0 to WLm-1. And each of the pages includes a plurality of memory cells connected to the word line. The flash memory 122 'performs an erase operation on a block-by-block basis and performs a program operation or a read operation on a page-by-page basis.

메모리 셀 어레이(10)는 셀 스트링(cell string) 구조를 갖는다. 각각의 셀 스트링은 스트링 선택 라인(String Selection Line; SSL)에 연결되는 스트링 선택 트랜지스터(SST), 복수의 워드라인들(WLO ~ WLm-1)에 각각 연결된 복수의 메모리 셀들(MC0 ~ MCm-1), 그리고 접지 라인(Ground Section Line; GSL)에 연결된 접지 선택 트랜지스터(GST)를 포함한다. 여기에서, 스트링 선택 트랜지스터(SST)는 비트라인과 스트링 채널 사이에 연결되고, 접지 선택 트랜지스터(GST)는 스트링 채널과 공통 소스 라인(Common Source Line; CSL) 사이에 연결된다.The memory cell array 10 has a cell string structure. Each of the cell strings includes a string selection transistor SST connected to a string selection line SSL and a plurality of memory cells MC0 to MCm-1 connected to a plurality of word lines WLO to WLm- ), And a ground selection transistor (GST) connected to a ground section line (GSL). Here, the string selection transistor SST is connected between the bit line and the string channel, and the ground selection transistor GST is connected between the string channel and the common source line CSL.

페이지 버퍼(20)는 복수의 비트라인들(BL0~BLn-1)을 통해 셀 어레이(10)에 연결된다. 페이지 버퍼(20)는 선택된 워드라인에 연결된 메모리 셀들에 기입할 데이터를 임시로 저장하거나 또는 선택된 워드라인에 연결된 메모리 셀들로부터 독출된 데이터를 임시로 저장한다.The page buffer 20 is connected to the cell array 10 through a plurality of bit lines BL0 to BLn-1. The page buffer 20 temporarily stores data to be written to the memory cells connected to the selected word line or temporarily stores data read from the memory cells connected to the selected word line.

제어 회로(30)는 기입 또는 독출 동작 그리고 소거 동작에 필요한 각종 전압들을 생성하고, 제어 신호들을 수신하여 플래시 메모리(122')의 제반 동작을 제어한다.The control circuit 30 generates various voltages necessary for a write or read operation and an erase operation, and receives control signals to control all operations of the flash memory 122 '.

로우 디코더(40)는 선택 라인들(SSL, GSL) 및 복수의 워드라인들(WL0~WLm-1)을 통해 셀 어레이(10)에 연결된다. 로우 디코더(20)는 기입 동작 또는 독출 동작 시 어드레스를 입력받고, 입력된 어드레스에 따라 어느 하나의 워드라인을 선택한다. 여기에서 선택된 워드라인에는 기입 동작이 수행되거나 또는 독출 동작이 수행될 메모리 셀들이 연결되어 있다. The row decoder 40 is connected to the cell array 10 via selection lines SSL and GSL and a plurality of word lines WL0 to WLm-1. The row decoder 20 receives an address in a write operation or a read operation and selects one of the word lines according to the input address. In the selected word line, a write operation is performed or memory cells to which a read operation is performed are connected.

또한, 로우 디코더(40)는 선택된 워드라인, 비선택된 워드라인들, 그리고 선택 라인들(SSL, GSL)로 프로그램 동작 또는 읽기 동작에 필요한 전압들(예를 들어, 프로그램 전압, 패스 전압, 읽기 전압, 스트링 선택 전압, 접지 선택 전압)을 인가한다.In addition, the row decoder 40 may be programmed to select voltages (e.g., program voltages, pass voltages, read voltages, read voltages) necessary for program operation or read operations with selected word lines, unselected word lines, , String selection voltage, ground selection voltage).

각각의 메모리 셀은 한 비트의 데이터 혹은 2비트 이상의 데이터를 저장할 수 있다. 하나의 메모리 셀에 한 비트의 데이터를 저장하는 메모리 셀은 싱글 레벨 셀(Single Level Cell; SLC)이라고 불린다. 그리고, 하나의 메모리 셀에 2비트 이상의 데이터를 저장하는 메모리 셀은 멀티 레벨 셀(Multi Level Cell; MLC)이라고 불린다. 싱글 레벨 셀은 문턱 전압에 따라 소거 상태(Erase State) 또는 프로그램 상태(Program State)를 갖는다.Each memory cell can store one bit of data or two or more bits of data. A memory cell storing one bit of data in one memory cell is called a single level cell (SLC). A memory cell storing two or more bits of data in one memory cell is called a multi level cell (MLC). A single-level cell has an erase state or a program state depending on a threshold voltage.

특히, 멀티 레벨 셀로 구성된 플래시 메모리는 사용 시간 및 프로그램/이레이즈(Program/Erase) 사이클 등의 요인에 따라 신뢰성(reliability)이 떨어지면서 ECC 정정 불능 상태가 발생될 수 있다. 플래시 메모리의 물리적인 페이지에는 스페어(spare) 영역이 존재하고, 스페어 영역에 ECC 정보가 저장된다. 사용 시간과 프로그램/이레이즈(Program/Erase) 사이클 등에 따라 신뢰성이 떨어지는 문제를 해결하기 위하여 ECC 사이즈를 증가시키면, 플래시 메모리의 스페어(spare) 영역을 키우거나 스페어 영역에 다른 용도로 이용할 데이터를 저장하는 공간이 축소되는 현상이 발생될 수 있다. In particular, a flash memory configured as a multi-level cell may have an ECC uncorrectable state due to a decrease in reliability depending on factors such as a usage time and a program / erase cycle. There is a spare area in the physical page of the flash memory, and the ECC information is stored in the spare area. Increasing the ECC size in order to solve the problem of low reliability depending on the usage time and program / erase cycle may increase the spare area of the flash memory or store the data to be used for another purpose in the spare area There is a possibility that the space to be used may be reduced.

본 발명에서는 ECC 알고리즘의 변경없이 에러 정정 능력을 높이고, 이를 통해 저장 장치의 신뢰성을 향상시키기 위한 방안을 제안한다. 세부적으로, 멀티 레벨 셀 또는 싱글 레벨 셀의 영역별 열화 수준에 따라 페이지 데이터를 압축하고, 압축된 페이지 데이터에 ECC 알고리즘을 적용하는 방식으로 에러 정정 능력을 향상시킨다. 또한, 압축을 통해 남은 공간을 활용하여 압축된 데이터를 복사하여 저장할 수도 있다. 열화 수준의 상태를 페이지(page), 블록(block) 또는 프레인(plane) 단위로 판별할 수 있다. In the present invention, a method for improving the error correction capability without changing the ECC algorithm and improving the reliability of the storage device through the error correction capability is proposed. Specifically, the page data is compressed according to the level of deterioration of the multi-level cell or the single level cell, and the error correction capability is improved by applying the ECC algorithm to the compressed page data. In addition, compressed data can be copied and stored using the remaining space through compression. The state of the deterioration level can be determined on a page, a block, or a plane basis.

도 6에 도시된 바와 같이, 플래시 메모리(122')의 내부 구조는 복수의 블록들로 구성되고, 각 블록들은 복수의 페이지들로 이루어져 있다. As shown in FIG. 6, the internal structure of the flash memory 122 'is composed of a plurality of blocks, and each block consists of a plurality of pages.

플래시 메모리(122')에서 데이터의 기입 및 독출은 페이지 단위로 수행되고, 전기적 소거는 블록 단위로 이루어진다. 또한, 기입 전에 블록의 전기적 소거 작업이 요구된다. 이에 따라서, 덮어쓰기가 불가능하다. Writing and reading of data in the flash memory 122 'are performed page by page, and electrical erasing is performed block by block. In addition, an electrical erase operation of the block is required before writing. Accordingly, overwriting is impossible.

덮어쓰기가 불가능한 메모리 장치에서는 사용자 데이터를 사용자가 원하는 물리적 영역에 기입할 수 없다. 따라서 사용자로부터 기입 또는 독출을 위하여 액세스를 요청받는 경우, 사용자로부터 기입 또는 독출이 요청된 영역을 논리적 어드레스로, 실제로 데이터가 저장되어 있는 또는 데이터가 저장될 물리적 영역을 물리적 어드레스로 분류하여 사용자 데이터에 대한 논리적 어드레스를 물리적 어드레스로 변환시키는 어드레스 변환 동작이 필요하다.In a memory device which is not overwritable, the user data can not be written in the physical area desired by the user. Accordingly, when an access is requested from a user for writing or reading, an area requested to be written or read by a user is classified as a logical address, and a physical area in which data is actually stored or a physical area in which data is to be stored is classified as a physical address, An address translation operation is required to convert the logical address to the physical address.

데이터 저장 시스템(100)에서 논리적 어드레스를 물리적 어드레스로 변환시키는 과정을 도 7을 참조하여 설명하기로 한다.The process of converting a logical address to a physical address in the data storage system 100 will be described with reference to FIG.

도 7은 데이터 저장 시스템(100)의 소프트웨어 구조를 보여주는 블록도이다. 일 예로서, 도 7에서는 데이터 저장 시스템(100)을 구성하는 메모리 장치(122)를 플래시 메모리로 구현한 경우의 데이터 저장 시스템(100)의 소프트웨어 구조를 보여준다.7 is a block diagram showing the software structure of the data storage system 100. As shown in FIG. 7 shows a software structure of the data storage system 100 when the memory device 122 constituting the data storage system 100 is implemented as a flash memory.

도 7을 참조하면, 데이터 저장 시스템(100)은 애플리케이션(101), 파일 시스템(102), 플래시 변환 계층(103), 그리고 플래시 메모리(104)순으로 소프트웨어 계층 구조를 갖는다. 여기에서, 플래시 메모리(104)는 물리적으로 도 5 및 도 6에 도시된 플래시 메모리(122')를 의미한다.7, data storage system 100 has a software hierarchy in the following order: application 101, file system 102, flash translation layer 103, and flash memory 104. Here, the flash memory 104 physically means the flash memory 122 'shown in Figs. 5 and 6.

애플리케이션(101)은 UI(110-5)를 이용한 사용자의 입력에 응답하여 사용자 데이터를 가공하는 펌웨어를 의미한다. 예를 들어, 애플리케이션(101)은 워드 프로세서와 같은 문서 처리 소프트웨어, 계산 소프트웨어, 웹 브라우저와 같은 문서 뷰어가 될 수 있다. 애플리케이션(101)은 사용자의 입력에 응답하여 사용자 데이터를 처리하고, 처리된 사용자 데이터를 플래시 메모리(104)에 저장하기 위한 커맨드를 파일 시스템(102)에 전달한다. The application 101 refers to firmware that processes user data in response to a user's input using the UI 110-5. For example, the application 101 may be a document viewer, such as a document processing software such as a word processor, a calculation software, or a web browser. The application 101 processes the user data in response to the user's input and forwards the command to the file system 102 for storing the processed user data in the flash memory 104. [

파일 시스템(102)은 플래시 메모리(104)에 사용자 데이터를 저장하기 위해 사용되는 구조 또는 소프트웨어를 의미한다. 파일 시스템(102)은 애플리케이션(101)으로부터의 커맨드에 응답하여, 사용자 데이터가 저장될 논리적 어드레스를 할당한다. 파일 시스템(102)의 일종으로 FAT(File Allocation Table) 파일 시스템, NTFS 등이 있다. File system 102 refers to a structure or software used to store user data in flash memory 104. The file system 102, in response to a command from the application 101, allocates a logical address at which user data is to be stored. As a kind of the file system 102, there is a file allocation table (FAT) file system and NTFS.

플래시 변환 계층(Flash Translation Layer; FTL, 103)에서는 파일 시스템(102)으로부터 전달받은 논리적 어드레스를 플래시 메모리(104)에서의 읽기/쓰기 동작을 위한 물리적 어드레스로의 변환 과정을 수행한다. 플래시 변환 계층(103)에서는 메타 데이터에 포함된 매핑 정보를 이용하여 논리적 어드레스를 물리적 어드레스로 변환시킨다. 어드레스 매핑 방법은 페이지 매핑 방법 또는 블록 매핑 방법을 이용할 수 있다. 페이지 매핑 방법은 페이지 단위로 어드레스 매핑 동작을 수행하고, 블록 매핑 방법은 블록 단위로 어드레스 매핑 동작을 수행하는 방식이다. 또한, 페이지 매핑과 블록 매핑을 혼합한 혼합 매핑 방법이 적용될 수도 있다. 여기에서, 물리적 어드레스는 플래시 메모리(104)의 데이터 저장 위치를 나타낸다.In the flash translation layer (FTL) 103, a logical address transferred from the file system 102 is converted into a physical address for a read / write operation in the flash memory 104. The flash conversion layer 103 converts the logical address into a physical address using the mapping information included in the meta data. The address mapping method may use a page mapping method or a block mapping method. The page mapping method performs an address mapping operation on a page basis and the block mapping method performs an address mapping operation on a block basis. In addition, a mixed mapping method in which a page mapping and a block mapping are mixed may be applied. Here, the physical address indicates the data storage position of the flash memory 104. [

다음으로, 도 8의 흐름도를 참조하여 본 발명의 일실시 예에 따른 에러 정정 성능 신장 방법을 설명하기로 한다. 도 8에 도시된 에러 정정 성능 신장 방법은 도 3에 도시된 메모리 컨트롤러(121)의 컨트롤 유닛(121-3)의 제어 동작에 의하여 수행될 수 있다. 아래에서는 설명의 편의를 위하여 도 1에 도시된 메모리 장치(122)를 플래시 메모리(122')로 한정하여 설명하기로 한다. 물론, 본 발명에 따른 메모리 장치(122)가 플래시 메모리에 한정되는 것은 아니고, 다양한 비휘발성 메모리 장치가 포함될 수 있다.Next, an error correction performance extending method according to an embodiment of the present invention will be described with reference to the flowchart of FIG. 8 can be performed by a control operation of the control unit 121-3 of the memory controller 121 shown in Fig. Hereinafter, for convenience of description, the memory device 122 shown in FIG. 1 is limited to the flash memory 122 '. Of course, the memory device 122 according to the present invention is not limited to flash memory, and various nonvolatile memory devices may be included.

우선, 컨트롤 유닛(121-3)은 데이터를 저장할 플래시 메모리(122')의 물리적 영역에 대한 열화 상태를 검사한다(S101). 즉, 컨트롤 유닛(121-3)은 데이터를 저장하고자하는 플래시 메모리(122')의 물리적 어드레스에 대응되는 페이지, 블록 또는 프레인에 대한 열화 상태를 RAM(121-2)에 저장된 메타 데이터에 기초하여 검사할 수 있다. 일 예로서, 메타 데이터에 포함되어 있는 데이터를 저장할 페이지, 블록 또는 프레인에 대한 에러 비트 카운트 값, 이레이즈 카운트 값, 또는 프로그램/리드 카운트 값에 기초하여 열화 상태를 검사할 수 있다.First, the control unit 121-3 checks the deterioration state of the physical area of the flash memory 122 'to store data (S101). That is, the control unit 121-3 determines the deterioration state of a page, a block, or a plane corresponding to a physical address of the flash memory 122 'to which data is to be saved based on the metadata stored in the RAM 121-2 Can be inspected. As an example, the degradation state may be checked based on an error bit count value, an erase count value, or a program / read count value for a page, a block or a plane for storing data included in the meta data.

다음으로, 컨트롤 유닛(121-3)은 단계101(S101)에서 검사된 열화 상태와 초기 설정된 임계 기준을 비교한다(S102). 여기에서, 임계 기준은 저장 장치(120)에 적용된 ECC 알고리즘에 의하여 에러 정정을 보증할 수 있는 최대 열화 상태에서 일정한 마진 값을 갖는 값으로 설정하는 것이 바람직하다. 열화 상태가 초기 설정된 임계 기준 이상인 경우는 해당 물리적 영역의 웨어링 레벨(wearing level) 상태가 좋지 않다는 것을 의미하고, 임계 기준 미만인 경우는 해당 물리적 영역의 웨어링 레벨 상태가 좋다는 것을 의미한다. Next, the control unit 121-3 compares the deteriorated state inspected in step 101 (S101) with an initial threshold criterion (S102). Here, it is preferable that the threshold criterion is set to a value having a certain margin value in the maximum deterioration state in which error correction can be guaranteed by the ECC algorithm applied to the storage device 120. [ When the deterioration state is equal to or higher than the initial critical threshold, it means that the wearing level state of the physical region is not good. When the deterioration state is below the critical reference level, it means that the wearer level state of the physical region is good.

단계102(S102)의 비교 결과 검사된 열화 상태가 초기 설정된 임계 기준 이상인 경우에 컨트롤 유닛(121-3)의 제어에 따라 데이터 압축 처리를 실행한다(S103). 즉, 컨트롤 유닛(121-3)의 제어에 따라 RAM(121-2)으로부터 플래시 메모리(122')에 저장할 데이터를 읽어내어 압축 처리부(121-6)로 전달한다. 그러면, 압축 처리부(121-6)는 반복 길이 부호화(run-length encoding) 방식 또는 허프만 코딩(huffman coding) 방식을 이용하여 데이터를 압축 처리한다. When the deteriorated state inspected as a result of the comparison in step 102 (S102) is equal to or higher than the initially set threshold criterion, data compression processing is executed under the control of the control unit 121-3 (S103). That is, according to the control of the control unit 121-3, the data to be stored in the flash memory 122 'is read from the RAM 121-2 and transferred to the compression processing unit 121-6. Then, the compression processing unit 121-6 compresses the data using a run-length encoding scheme or a Huffman coding scheme.

다음으로, 컨트롤 유닛(121-3)의 제어에 따라 ECC 인코딩 처리를 수행한다(S104). 그리고 나서, 플래시 메모리(122')에 데이터를 라이트하는 동작을 수행한다(S105). 단계104(S104) 및 단계105(S105)에 대해서는 도 9 ~ 도 11을 참조하여 상세히 설명하기로 한다.Next, the ECC encoding process is performed under the control of the control unit 121-3 (S104). Then, an operation of writing data in the flash memory 122 'is performed (S105). Steps 104 (S104) and 105 (S105) will be described in detail with reference to Figs. 9 to 11. Fig.

도 9는 본 발명의 실시 예에 따른 압축되지 않은 데이터에 대한 ECC 인코딩 처리 및 이에 대한 라이트 동작을 수행하는 프로세스에 대한 흐름도이고, 도 10 및 도 11은 본 발명의 실시 예에 따른 압축된 데이터에 대한 ECC 인코딩 처리 및 이에 대한 라이트 동작을 수행하는 프로세스에 대한 흐름도이다.FIG. 9 is a flowchart illustrating a process of performing an ECC encoding process and a write operation on the uncompressed data according to an exemplary embodiment of the present invention, and FIGS. 10 and 11 are flowcharts of a process of performing ECC encoding on the compressed data according to an embodiment of the present invention. FIG. 4 is a flowchart illustrating a process of performing an ECC encoding process and a write operation for the ECC encoding process. FIG.

우선, 도 9를 참조하여 본 발명의 일실시 예에 따른 압축되지 않은 데이터에 대한 ECC 인코딩 처리 및 이에 대한 라이트 동작을 수행하는 프로세스를 설명하기로 한다.First, referring to FIG. 9, a description will be made of a process of performing an ECC encoding process and a write operation on uncompressed data according to an embodiment of the present invention.

컨트롤 유닛(121-3)의 제어에 따라 ECC 처리부(121-4)는 압축되지 않은 데이터(D1)에 대한 ECC 인코딩 처리를 수행하여 에러 정정 코드(ECC_D1)를 생성시킨다(S201). 세부적으로, 컨트롤 유닛(121-3)의 제어에 따라 RAM(121-2)으로부터 플래시 메모리(122')에 저장할 페이지 사이즈의 데이터(D1)를 읽어내어 압축 처리부(121-6)를 거치지 않고 바로 ECC 처리부(121-4)로 전달한다. 즉, 도 16(a)의 DATA(D1)와 같은 사이즈의 데이터가 ECC 처리부(121-4)로 입력된다. 그러면, ECC 처리부(121-4)는 RS 코드, 헤밍 코드 또는, CRC 등과 같은 ECC 알고리즘을 이용하여 수신된 데이터(D1)에 대한 에러 정정 코드(ECC_D1)를 도 16(b)와 같이 생성시킨다.According to the control of the control unit 121-3, the ECC processing unit 121-4 performs an ECC encoding process on the uncompressed data D1 to generate an error correction code ECC_D1 (S201). In detail, the page size data D1 to be stored in the flash memory 122 'is read from the RAM 121-2 under the control of the control unit 121-3, and is read out immediately without passing through the compression processing unit 121-6 ECC processing unit 121-4. That is, data of the same size as the DATA (D1) in FIG. 16A is input to the ECC processing unit 121-4. Then, the ECC processing unit 121-4 generates an error correction code ECC_D1 for the received data D1 using an ECC algorithm such as an RS code, a heming code, or a CRC as shown in Fig. 16 (b).

그리고 나서, 컨트롤 유닛(121-3)의 제어에 따라 변환된 물리적 어드레스에서 지정하는 플래시 메모리(122')의 물리적 페이지에 압축되지 않은 데이터(D1)와 에러 정정 코드(ECC_D1)를 도 16(c)와 같이 라이트한다(S202). 도 16(c)에서 에러 정정 코드(ECC_D1)는 플래시 메모리(122')의 물리적 페이지에 포함된 스페어 영역에 저장된다.Then, the uncompressed data D1 and the error correction code ECC_D1 are written in the physical page of the flash memory 122 'designated by the converted physical address under the control of the control unit 121-3, (S202). In FIG. 16 (c), the error correction code ECC_D1 is stored in the spare area included in the physical page of the flash memory 122 '.

다음으로, 도 10을 참조하여 본 발명의 일실시 예에 따른 압축된 데이터에 대한 ECC 인코딩 처리 및 이에 대한 라이트 동작을 수행하는 프로세스를 설명하기로 한다.Next, a process of performing ECC encoding processing and a write operation on compressed data according to an embodiment of the present invention will be described with reference to FIG.

컨트롤 유닛(121-3)의 제어에 따라 압축 처리부(121-6)에 의하여 압축된 데이터(D1')의 사이즈가 압축되기 전의 데이터(D1)의 사이즈와 일치되도록 압축된 데이터(D1')에 무효 데이터로 패딩 처리한다(S301). 여기에서, 무효 데이터는 패딩되는 영역에 포함된 모든 비트 값을 0(zero) 또는 1로 결정할 수 있다. 즉, 도 17(a)와 같은 사이즈의 데이터(D1)가 입력되면 압축 처리부(121-6)에 의하여 압축된 데이터(D1')는 도 17(b)와 같이 사이즈가 줄어들게 된다.The compressed data D1 'is compressed so that the size of the data D1' compressed by the compression processing unit 121-6 coincides with the size of the data D1 before compression according to the control of the control unit 121-3 And performs padding processing with invalid data (S301). Herein, the invalid data can determine all bit values included in the padded area as 0 (zero) or 1. That is, when the data D1 having the same size as that of FIG. 17 (a) is input, the data D1 'compressed by the compression processing unit 121-6 is reduced in size as shown in FIG. 17 (b).

그리고 나서, ECC 처리부(121-4)는 패딩 처리된 압축 데이터(D1')에 대한 ECC 인코딩 처리를 수행하여 에러 정정 코드(ECC_D1')를 생성시킨다(S302). 패딩 처리된 압축 데이터(D1')와 이에 대한 에러 정정 코드(ECC_D1')는 도 17(c)와 같은 사이즈가 된다. 패딩 처리된 압축 데이터 및 압축되지 않은 데이터에는 동일한 ECC 알고리즘이 적용된다. 따라서, 도 16(b)에 도시된 에러 정정 코드(ECC_D1)의 사이즈와 도 17(c)에 도시된 에러 정정 코드(ECC_D1')의 사이즈는 동일하게 된다. 도 16(c)에서는 0(zero)으로 패딩된 예를 보여준다. Then, the ECC processing unit 121-4 performs an ECC encoding process on the padded compressed data D1 'to generate an error correction code ECC_D1' (S302). The padded compressed data D1 'and the error correction code ECC_D1' thereof are the same size as shown in FIG. 17 (c). The same ECC algorithm is applied to padded compressed data and uncompressed data. Therefore, the size of the error correction code ECC_D1 shown in FIG. 16 (b) is equal to the size of the error correction code ECC_D1 'shown in FIG. 17 (c). 16 (c) shows an example of padding with 0 (zero).

그리고 나서, 컨트롤 유닛(121-3)의 제어에 따라 데이터를 저장하고자 하는 물리적 어드레스에서 지정하는 플래시 메모리(122')의 물리적 페이지에 압축 데이터(D1')와 이에 대한 에러 정정 코드(ECC_D1')가 도 17(d)와 같이 라이트 된다(S303). 도 17(d)에서 에러 정정 코드(ECC_D1')는 플래시 메모리(122') 물리적 페이지의 스페어 영역에 저장된다. 도 17(d)를 참조하면, 압축 데이터(D1')가 저장되는 물리적 페이지에서는 데이터 압축으로 줄어든 사이즈만큼 데이터가 저장되지 않은 잔여 영역이 존재하게 된다.Then, in accordance with the control of the control unit 121-3, the compressed data D1 'and the error correction code ECC_D1' are stored in the physical page of the flash memory 122 ' Is written as shown in Fig. 17 (d) (S303). In FIG. 17 (d), the error correction code ECC_D1 'is stored in the spare area of the physical page of the flash memory 122'. Referring to FIG. 17 (d), in the physical page where compressed data D1 'is stored, a residual area in which data is not stored is reduced by a size reduced by data compression.

다음으로, 도 11을 참조하여 본 발명의 다른 실시 예에 따른 압축된 데이터에 대한 ECC 인코딩 처리 및 이에 대한 라이트 동작을 수행하는 프로세스를 설명하기로 한다.Next, referring to FIG. 11, a description will be made of a process of performing an ECC encoding process and a write operation on compressed data according to another embodiment of the present invention.

컨트롤 유닛(121-3)의 제어에 따라 압축 처리부(121-6)에 의하여 압축된 데이터(D1')의 사이즈가 압축되기 전의 데이터(D1)의 사이즈와 일치되도록 압축된 데이터(D1')에 무효 데이터로 패딩 처리한다(S401). 여기에서, 무효 데이터는 패딩되는 영역에 포함된 모든 비트 값을 0(zero) 또는 1로 결정할 수 있다. 도 18(a)와 같은 사이즈의 데이터(D1)가 입력되면 압축 처리부(121-6)에 의하여 압축된 데이터(D1')는 도 18(b)와 같이 사이즈가 줄어들게 된다.The compressed data D1 'is compressed so that the size of the data D1' compressed by the compression processing unit 121-6 coincides with the size of the data D1 before compression according to the control of the control unit 121-3 And padding is performed with the invalid data (S401). Herein, the invalid data can determine all bit values included in the padded area as 0 (zero) or 1. The data D1 'compressed by the compression processing unit 121-6 is reduced in size as shown in FIG. 18 (b) when the data D1 having the same size as that of FIG. 18 (a) is input.

그리고 나서, ECC 처리부(121-4)는 패딩 처리된 압축 데이터(D1')에 대한 ECC 인코딩 처리를 수행하여 에러 정정 코드(ECC_D1')를 생성시킨다(S402). 패딩 처리된 압축 데이터(D1')와 이에 대한 에러 정정 코드(ECC_D1')는 도 18(c)와 같은 사이즈가 된다. 패딩 처리된 압축 데이터 및 압축되지 않은 데이터에는 동일한 ECC 알고리즘이 적용된다. 따라서, 도 16(b)에 도시된 에러 정정 코드(ECC_D1)의 사이즈와 도 18(c)에 도시된 에러 정정 코드(ECC_D1')의 사이즈는 동일하게 된다. 도 18(c)에서는 0(zero)으로 패딩 처리된 예를 보여준다. Then, the ECC processing unit 121-4 performs an ECC encoding process on the padded compressed data D1 'to generate an error correction code ECC_D1' (S402). The padded compressed data D1 'and the error correction code ECC_D1' thereof are the same size as shown in FIG. 18 (c). The same ECC algorithm is applied to padded compressed data and uncompressed data. Therefore, the size of the error correction code ECC_D1 shown in FIG. 16 (b) is equal to the size of the error correction code ECC_D1 'shown in FIG. 18 (c). FIG. 18 (c) shows an example in which padding is performed with 0 (zero).

그리고 나서, 컨트롤 유닛(121-3)의 제어에 따라 플래시 메모리(122')에 압축 데이터(D1')를 중복하여 라이트하고, 이에 대한 에러 정정 코드(ECC_D1')를 라이트한다(S403). Then, the compressed data D1 'is overwritten in the flash memory 122' under the control of the control unit 121-3, and the error correction code ECC_D1 'is written to the flash memory 122' (S403).

일 예로서, 데이터 압축률이 50% 이상인 경우에는 도 18(d)에 도시된 바와 같이, 변환된 물리적 어드레스에서 지정하는 플래시 메모리(122')의 물리적 페이지에 압축 데이터(D1')를 중복하여 라이트하고 이에 대한 에러 정정 코드(ECC_D1')를 라이트한다. As shown in FIG. 18D, when the data compression rate is 50% or more, the compressed data D1 'is overwritten on the physical page of the flash memory 122' designated by the converted physical address, And writes the error correction code ECC_D1 'thereto.

다른 예로서, 도 19(a) 및 19(b)에 도시된 바와 같이 압축되기 전의 데이터(D1)의 사이즈에 대한 압축 처리후의 데이터(D1')의 사이즈의 비율인 데이터 압축률이 50% 미만인 경우에는, 압축 데이터(D1')를 한 페이지에 중복하여 라이트할 수 없게 된다. 이 경우에 컨트롤 유닛(121-3)은 데이터 압축으로 줄어든 데이터 사이즈에 맞추어 압축 데이터(D1')를 분할한다. 이에 따라서, 압축 데이터(D1')는 D1'_P1 및 D1'_P2로 분할될 수 있으며, D1'_P1의 사이즈는 데이터(D1)에 대한 데이터 압축처리에 의하여 줄어든 데이터 사이즈와 일치된다. 그리고 나서, 도 19(d)에 도시된 바와 같이, 변환된 물리적 어드레스에서 지정하는 플래시 메모리(122')의 물리적 페이지에 압축 데이터(D1')및 압축 데이터(D1')에서 분할된 데이터(D1'_P1)와 에러 정정 코드(ECC_D1')를 라이트한다. 참고적으로, 도 19(c)에 도시된 바와 같이 에러 정정 코드(ECC_D1')는 패딩 처리된 압축 데이터(D1')에 대한 ECC 인코딩 처리를 수행하여 획득한 에러 정정 코드이다. 그리고, 도 19(e)에 도시된 바와 같이, 압축 데이터(D1')에서 분할된 데이터(D1'_P2)는 다른 압축 데이터(DN')가 저장된 플래시 메모리(122')의 다른 물리적 페이지의 잔여 영역에 라이트한다. 도 19(e)를 참조하면, 압축된 데이터(DN')가 저장된 물리적 페이지의 스페어 영역에는 압축된 데이터(DN')에 대한 에러 정정 코드(ECC_DN')가 저장되어 있다.As another example, when the data compression ratio, which is the ratio of the size of the data D1 'after the compression processing to the size of the data D1 before compression, is less than 50% as shown in Figs. 19 (a) and 19 , The compressed data D1 'can not be overwritten on one page. In this case, the control unit 121-3 divides the compressed data D1 'in accordance with the data size reduced by the data compression. Accordingly, the compressed data D1 'can be divided into D1'_P1 and D1'_P2, and the size of D1'_P1 coincides with the data size reduced by the data compression processing on the data D1. Then, as shown in Fig. 19 (d), compressed data D1 'and data D1 (D1') divided in the physical page of the flash memory 122 'designated by the converted physical address and compressed data D1' '_P1) and the error correction code ECC_D1'. For reference, the error correction code ECC_D1 'is an error correction code obtained by performing the ECC encoding process on the padded compressed data D1' as shown in FIG. 19 (c). As shown in Fig. 19 (e), the data D1'_P2 divided in the compressed data D1 'is stored in the remaining portion of the other physical pages of the flash memory 122' in which the other compressed data DN ' Write to the area. Referring to FIG. 19 (e), an error correction code (ECC_DN ') for compressed data DN' is stored in a spare area of a physical page where compressed data DN 'is stored.

위에서 설명한 바와 같이, 도 9 ~ 도 11에 도시된 흐름도에 따라 압축되지 않은 데이터 또는 압축된 데이터에 대한 ECC 인코딩 처리 단계(S104) 및 이에 대한 라이트 동작 실행 단계(S105)를 수행할 수 있게 된다.As described above, according to the flowcharts shown in Figs. 9 to 11, it is possible to perform the ECC encoding processing step (S104) and the write operation executing step (S105) on the uncompressed data or the compressed data.

다시 도 8을 참조하면, 라이트 동작을 실행하는 단계(S105)를 마친 후에, 컨트롤 유닛(121-3)은 RAM(121-2)에 저장되어 있는 메타 데이터를 업데이트 한다(S106). 세부적으로, 플래시 메모리(122')에서 데이터가 라이트된 저장 영역에 대한 매핑 정보를 메타 데이터에 추가한다. 즉, 라이트 커맨드에 의하여 지정된 논리적 어드레스와 실제 데이터가 라이트된 플래시 메모리(122')의 물리적 어드레스에 대한 매핑 정보를 메타 데이터에 추가한다. 그리고, 압축된 데이터가 라이트된 경우에는 압축된 데이터가 라이트된 플래시 메모리(122')의 물리적 저장 영역에 대한 정보를 메타 데이터에 추가한다. 또한, 압축 데이터가 플래시 메모리(122')에 중복 저장된 경우에 중복 저장된 플래시 메모리(122')의 물리적 위치에 대한 정보를 메타 데이터에 추가한다. 그리고, 라이트 동작 수행 과정에서 메타 데이터에 포함된 인자 값들 중에서 변경되는 값이 있으면, 이에 대한 인자 값을 변경시킨다. 일 예로서, 플래시 메모리(122')에서 라이트가 실행된 저장 영역에 대한 프로그램 카운트 값을 업데이트 한다.Referring back to FIG. 8, after completing the write operation (S105), the control unit 121-3 updates the metadata stored in the RAM 121-2 (S106). In detail, mapping information for the storage area in which data is written in the flash memory 122 'is added to the metadata. That is, the logical address designated by the write command and the mapping information for the physical address of the flash memory 122 'to which the actual data is written are added to the metadata. When the compressed data is written, information on the physical storage area of the flash memory 122 'to which the compressed data is written is added to the metadata. In addition, when compressed data is redundantly stored in the flash memory 122 ', information on the physical location of the redundantly stored flash memory 122' is added to the metadata. If there is a value to be changed among the factor values included in the meta data in the course of the write operation, the parameter value is changed. As an example, the flash memory 122 'updates the program count value for the storage area where the write has been performed.

도 20(a)는 데이터를 압축하지 않고 플래시 메모리(122')의 물리적 페이지에 저장한 사례를 보여주고, 도 20(b)는 데이터를 압축하여 플래시 메모리(122')의 물리적 페이지에 저장한 사례를 보여준다.20A shows an example of storing data in a physical page of the flash memory 122 'without compression. FIG. 20B shows a case where data is compressed and stored in a physical page of the flash memory 122' Show examples.

도 20(a) 및 도 20(b)를 참조하면, 압축되지 않은 데이터가 저장되는 물리적 영역의 사이즈는 A1이고, 압축된 데이터가 저장되는 물리적 영역의 사이즈는 A2이다. 도 20(a) 및 도 20(b)에서 굵게 표시된 바(bar)로 표시된 부분이 에러가 발생되는 비트 위치를 나타낸다. 도 20(a)과 같이 데이터를 압축하지 않고 저장하는 경우에 8개 비트에서 에러가 발생되는데 비하여, 도 20(b)와 같이 데이터를 압축하여 저장하는 경우에 4개의 비트에서 에러가 발생됨을 알 수 있다. 따라서, 데이터를 압축하여 저장하는 경우에 에러 발생 가능성을 낮출 수 있다는 사실을 알 수 있다.20A and 20B, the size of the physical area where uncompressed data is stored is A1, and the size of the physical area where compressed data is stored is A2. 20A and 20B, a portion indicated by a bar in bold indicates a bit position at which an error occurs. As shown in FIG. 20 (a), when data is stored without compression, an error occurs in 8 bits. On the other hand, when data is compressed and stored as shown in FIG. 20 (b) . Therefore, it can be seen that the possibility of error occurrence can be reduced when the data is compressed and stored.

다음으로, 도 3 및 도 12를 참조하여 본 발명의 다른 실시 예에 따른 에러 정정 성능 신장 방법을 상세히 설명하기로 한다.Next, referring to FIG. 3 and FIG. 12, a method of extending an error correction performance according to another embodiment of the present invention will be described in detail.

컨트롤 유닛(121-3)은 호스트 인터페이스(121-1)를 통하여 리드(READ) 커맨드가 수신되는지 판단한다(S501).The control unit 121-3 determines whether a READ command is received through the host interface 121-1 (S501).

리드 커맨드가 수신되면, 컨트롤 유닛(121-3)은 RAM(121-2)에 저장된 메타 데이터를 이용하여 리드 커맨드에서 지정하는 논리적 어드레스를 물리적 어드레스로 변환시킨다(S502).When the read command is received, the control unit 121-3 uses the metadata stored in the RAM 121-2 to convert the logical address specified by the read command into a physical address (S502).

그리고 나서, 컨트롤 유닛(121-3)은 메타 데이터를 이용하여 액세스할 물리적 어드레스가 포함된 플래시 메모리(122')의 저장 영역이 압축된 데이터가 저장된 영역인지를 판단한다(S503). 참고적으로, RAM(121-2)에 저장되어 있는 메타 데이터에는 플래시 메모리(122')에서 압축된 데이터가 저장되어 있는 저장 영역에 대한 정보가 포함되어 있다. 따라서, 단계502(S502)에서 변환된 물리적 어드레스가 포함된 저장 영역이 압축 데이터가 저장된 영역인지를 메타 데이터를 참조하여 판단할 수 있다.Then, the control unit 121-3 determines whether the storage area of the flash memory 122 'including the physical address to be accessed by using the meta data is the area where the compressed data is stored (S503). For reference, the metadata stored in the RAM 121-2 includes information on a storage area where compressed data is stored in the flash memory 122 '. Accordingly, it is possible to determine whether the storage area including the converted physical address in step 502 (S502) is the area in which the compressed data is stored by referring to the metadata.

단계503(S503)의 판단 결과 압축된 데이터가 저장된 영역에 해당되지 않는 경우에, 컨트롤 유닛(121-3)은 데이터를 리드할 플래시 메모리(122')의 물리적 영역에 대한 열화 상태를 검사한다(S504). 즉, 컨트롤 유닛(121-3)은 단계502(S502)에서 변환된 물리적 어드레스에 대응되는 페이지, 블록 또는 프레인에 대한 열화 상태를 RAM(121-2)에 저장된 메타 데이터에 기초하여 검사할 수 있다. 일 예로서, 메타 데이터에 포함되어 있는 페이지, 블록 또는, 프레인별 에러 비트 카운트 값, 이레이즈 카운트 값, 또는 프로그램/리드 카운트 값에 기초하여 열화 상태를 검사할 수 있다.If it is determined in step S503 that the compressed data does not correspond to the area where the compressed data is stored, the control unit 121-3 examines the deterioration state of the physical area of the flash memory 122 'to read the data ( S504). That is, the control unit 121-3 can check the degradation state of the page, block, or plane corresponding to the physical address converted in step 502 (S502) based on the metadata stored in the RAM 121-2 . As an example, the degradation state can be checked based on page, block, or per-error bit count value, erase count value, or program / read count value included in the meta data.

다음으로, 컨트롤 유닛(121-3)은 단계504(S504)에서 검사된 열화 상태와 임계값(TH1)을 비교한다(S505). 여기에서, 임계값(TH1)은 저장 장치(120)에 적용된 ECC 알고리즘에 의하여 에러 정정을 보증할 수 있는 최대 열화 상태에서 일정한 마진 값을 갖는 값으로 설정하는 것이 바람직하다.Next, the control unit 121-3 compares the deteriorated state inspected in step 504 (S504) with the threshold value TH1 (S505). Here, it is preferable that the threshold value TH1 is set to a value having a certain margin value in a maximum deterioration state in which error correction can be guaranteed by the ECC algorithm applied to the storage device 120. [

단계505(S505)의 비교 결과 검사된 열화 상태가 임계값(TH1) 이상인 경우에 데이터 리드 동작을 수행한다(S506). 즉, 컨트롤 유닛(121-3)의 제어에 따라 단계502(S502)에서 변환된 물리적 어드레스에서 지정하는 플래시 메모리(122')의 물리적 페이지로부터 데이터 및 에러 정정 코드를 읽어내어 RAM(121-2)에 저장하고, 에러 정정 코드를 이용하여 읽어낸 데이터에 대한 에러 검출 및 정정 처리를 수행한다.If the deteriorated state is equal to or greater than the threshold value TH1 as a result of comparison in step 505 (S505), the data read operation is performed (S506). That is, in accordance with the control of the control unit 121-3, the data and the error correction code are read from the physical page of the flash memory 122 'designated by the physical address converted in step 502 (S502) And performs error detection and correction processing on the data read out by using the error correction code.

그리고 나서, 컨트롤 유닛(121-3)은 단계505(S505)의 비교 결과 검사된 열화 상태가 임계값(TH1) 이상인 저장 영역에서 읽어낸 데이터를 플래시 메모리(122')에 라이트하는 리프레시(refresh) 동작을 수행한다(S507). 일 예로서, 리프레시 동작은 열화 상태가 임계값(TH1) 이상인 저장 영역에서 읽어낸 데이터를 플래시 메모리(122')에서 데이터가 저장되지 않은 새로운 물리적 영역을 지정하여 라이트할 수 있다. 이 때 열화 상태가 임계값(TH1) 이상인 저장 영역은 무효화 처리된다. 또한, 리프레시 동작은 데이터를 읽어낸 플래시 메모리(122')의 저장 영역을 소거 처리한 후에, 소거된 영역에 데이터를 압축하여 라이트할 수 있다.The control unit 121-3 then refreshes the data read from the storage area having the deteriorated state inspected as a result of comparison in step 505 (S505) equal to or greater than the threshold value TH1, to the flash memory 122 ' Operation is performed (S507). As an example, the refresh operation can write data read from the storage area whose deteriorated state is equal to or greater than the threshold TH1 by designating a new physical area in which data is not stored in the flash memory 122 '. At this time, the storage area whose deteriorated state is equal to or higher than the threshold value TH1 is invalidated. Further, the refresh operation can be performed by compressing the data in the erased area after erasing the storage area of the flash memory 122 'from which the data is read.

이와 같은 리프레시 동작은 앞에서 설명한 도 8의 단계101(S101) ~ 단계105(S105)에서와 같은 방식으로 수행할 수 있다.Such a refresh operation can be performed in the same manner as in steps 101 (S101) to 105 (S105) of FIG. 8 described above.

그리고, 단계503(S503)의 판단 결과 액세스할 물리적 어드레스가 포함된 플래시 메모리(122')의 저장 영역이 압축된 데이터가 저장된 영역이거나 또는 단계505(S505)의 판단 결과 검사된 열화 상태가 임계값(TH1) 미만인 경우에는 단계502(S502)에서 변환된 물리적 어드레스에 의하여 지정된 플래시 메모리(122')의 저장 영역으로부터 데이터를 읽어내어 디코딩 처리하는 데이터 리드 동작을 수행한다(S508). If it is determined in step 503 (S503) that the storage area of the flash memory 122 'including the physical address to be accessed is the area in which the compressed data is stored, or the deteriorated state inspected in step 505 (S505) (TH1), the data read operation for reading and decoding data from the storage area of the flash memory 122 'designated by the physical address converted in step 502 (S502) is performed (S508).

단계507(S507) 또는 단계508(S508)을 수행한 후에 컨트롤 유닛(121-3)은 RAM(121-2)에 저장되어 있는 메타 데이터를 업데이트 한다(S509). 리프레시 동작에 의하여 플래시 메모리(122')에서 데이터가 라이트된 저장 영역에 대한 매핑 정보를 메타 데이터에 추가한다. 그리고, 압축된 데이터가 라이트된 플래시 메모리(122')의 물리적 저장 영역에 대한 정보를 메타 데이터에 추가한다. 또한, 압축 데이터가 플래시 메모리(122')에 중복 저장된 경우에 중복 저장된 플래시 메모리(122')의 물리적 위치에 대한 정보를 메타 데이터에 추가한다. 그리고, 리드 또는 라이트 동작 수행 과정에서 메타 데이터에 포함된 인자 값들 중에서 변경되는 값이 있으면, 이에 대한 인자 값을 변경시킨다. After performing step 507 (S507) or step 508 (S508), the control unit 121-3 updates the metadata stored in the RAM 121-2 (S509). The mapping information for the storage area in which the data is written in the flash memory 122 'is added to the meta data by the refresh operation. Then, information on the physical storage area of the flash memory 122 'in which the compressed data is written is added to the metadata. In addition, when compressed data is redundantly stored in the flash memory 122 ', information on the physical location of the redundantly stored flash memory 122' is added to the metadata. If there is a value to be changed among the parameter values included in the meta data in the process of performing the read or write operation, the parameter value is changed.

도 12에 도시된 단계508(S508)에서의 압축된 데이터를 디코딩하는 동작에 대해서는 도 13 및 도 도 14를 참조하여 상세히 설명하기로 한다.The operation of decoding the compressed data in step 508 (S508) shown in FIG. 12 will be described in detail with reference to FIG. 13 and FIG.

도 13은 본 발명의 일실시 예에 따른 압축된 데이터가 플래시 메모리(122')에 중복 라이트되지 않은 경우의 데이터 리드 프로세스 흐름도이고, 도 14는 본 발명의 다른 실시 예에 따른 압축된 데이터가 플래시 메모리(122')에 중복 라이트된 경우의 데이터 리드 프로세스 흐름도이다.FIG. 13 is a flowchart of a data read process when the compressed data according to the embodiment of the present invention is not redundantly written to the flash memory 122 ', and FIG. 14 is a flowchart illustrating a data read process according to another embodiment of the present invention, Is a data read process flow in the case where data is redundantly written in the memory 122 '.

우선, 도 3 및 도 13을 참조하여 일실시 예에 따른 압축된 데이터가 플래시 메모리(122')에 중복 라이트되지 않은 경우의 데이터 리드 동작을 설명하기로 한다.First, the data read operation in the case where the compressed data according to the embodiment is not redundantly written to the flash memory 122 'will be described with reference to FIG. 3 and FIG.

컨트롤 유닛(121-3)의 제어에 따라 메타 데이터에 기초하여 변환된 물리적 어드레스가 지정하는 플래시 메모리(122')의 물리적 페이지로부터 데이터 및 이에 대한 에러 정정 코드를 읽어내어 RAM(121-2)에 저장한다(S601).Reads data and an error correction code therefrom from the physical page of the flash memory 122 'specified by the converted physical address based on the meta data in accordance with the control of the control unit 121-3, (S601).

다음으로, RAM(121-2)으로부터 읽어낸 데이터가 압축된 데이터인 경우에는 컨트롤 유닛(121-3)의 제어에 따라 압축된 데이터에 패딩 처리를 하여 ECC 처리부(121-4)로 출력한다(S602). 패딩 사이즈는 데이터 압축 전/후의 사이즈가 동일해지는 조건이 충족되도록 결정한다. 그리고, 패딩 처리로 부가되는 무효 데이터는 패딩되는 영역에 포함된 모든 비트 값을 0(zero) 또는 1로 결정할 수 있다.Next, when the data read from the RAM 121-2 is compressed data, the compressed data is subjected to padding processing under the control of the control unit 121-3 and output to the ECC processing unit 121-4 ( S602). The padding size is determined so as to satisfy the condition that the sizes before and after data compression become equal. The invalid data added by the padding process can determine all bit values included in the padded area as 0 (zero) or 1.

다음으로, ECC 처리부(121-4)는 패딩 처리된 압축 데이터에 대한 ECC 디코딩 처리를 실행한다(S603). 즉, ECC 처리부(121-4)는 ECC 알고리즘을 적용하여 에러 정정 코드에 기초하여 패딩 처리된 압축 데이터에 대한 에러 검출 및 정정 처리를 실행한다. 압축 데이터에 대한 ECC 디코딩 처리를 함으로써, ECC가 적용되는 데이터 구간의 유효한 데이터 사이즈를 줄어들게 되어 ECC 디코딩 능력이 실질적으로 높아지는 결과를 초래한다. Next, the ECC processing unit 121-4 performs ECC decoding processing on the padded compressed data (S603). That is, the ECC processing unit 121-4 applies an ECC algorithm to perform error detection and correction processing on the padded compressed data based on the error correction code. By performing the ECC decoding processing on the compressed data, the effective data size of the data section in which the ECC is applied is reduced, resulting in a substantial increase in the ECC decoding capability.

ECC 디코딩 처리를 수행한 후에, 컨트롤 유닛(121-3)은 에러 정정 불능 상태가 발생되는지를 판단한다(S604). 즉, ECC 알고리즘에서 에러 정정 가능한 범위를 초과하는 에러 비트가 발생되는 경우에 에러 정정 불능 상태로 판단한다. 일 예로서, 1024 byte 데이터의 비트 에러를 16bit 이하까지 처리하는 ECC 알고리즘을 적용하는 경우에, 1024 byte 데이터에서 발생되는 비트 에러가 16bit를 초과하는 경우에 에러 정정 불능 상태로 판단한다.After performing the ECC decoding processing, the control unit 121-3 determines whether an error correction disabled state is generated (S604). That is, when an error bit exceeding the error correctable range is generated in the ECC algorithm, it is determined that the error correction is impossible. For example, when an ECC algorithm for processing a bit error of 1024 byte data to 16 bits or less is applied, it is determined that error correction is impossible when a bit error generated from 1024 byte data exceeds 16 bits.

단계604(S604)의 판단 결과 에러 정정 불능 상태가 아닌 경우에, 컨트롤 유닛(121-3)의 제어에 따라 압축 해제 처리부(121-7)는 ECC 디코딩 처리된 압축 데이터를 압축 이전의 상태로 복원하는 처리를 수행한다(S605). As a result of the judgment in the step 604 (S604), if the error correction is impossible, the decompression processing unit 121-7 under the control of the control unit 121-3 restores the ECC-decoded compressed data to the state before compression (S605).

만일 단계604(S604)의 판단 결과 에러 정정 불능 상태인 경우에, 컨트롤 유닛(121-3)의 제어에 따라 에러 정정 불능을 리포트 하는 정보를 생성시킨다(S606).If it is determined in step 604 (S604) that the error can not be corrected, information for reporting the error correction incapability is generated under the control of the control unit 121-3 (S606).

그리고 나서, 컨트롤 유닛(121-3)의 제어에 따라 압축 해제 처리된 데이터 또는 에러 정정 불능을 리포트 하는 정보를 호스트 인터페이스(121-1)를 통하여 호스트 기기(110)로 전송한다(S607).Then, in accordance with the control of the control unit 121-3, the decompressed data or the information for reporting the error correction incapability is transmitted to the host device 110 via the host interface 121-1 (S607).

다음으로, 도 3 및 도 14를 참조하여 일실시 예에 따른 압축된 데이터가 플래시 메모리(122')에 중복 라이트된 경우의 데이터 리드 동작을 설명하기로 한다.Next, the data read operation in the case where the compressed data according to the embodiment is redundantly written to the flash memory 122 'will be described with reference to FIG. 3 and FIG.

컨트롤 유닛(121-3)의 제어에 따라 메타 데이터에 기초하여 변환된 물리적 어드레스가 지정하는 플래시 메모리(122')의 물리적 페이지로부터 데이터 및 이에 대한 에러 정정 코드를 읽어내어 RAM(121-2)에 저장한다(S701).Reads data and an error correction code therefrom from the physical page of the flash memory 122 'specified by the converted physical address based on the meta data in accordance with the control of the control unit 121-3, (S701).

다음으로, RAM(121-2)으로부터 읽어낸 데이터가 압축된 데이터인 경우에는 컨트롤 유닛(121-3)의 제어에 따라 압축된 데이터에 패딩 처리를 하여 ECC 처리부(121-4)로 출력한다(S702). 패딩 사이즈는 데이터 압축 전/후의 사이즈가 동일해지는 조건이 충족되도록 결정한다. 그리고, 패딩 처리로 부가되는 무효 데이터는 패딩되는 영역에 포함된 모든 비트 값을 0(zero) 또는 1로 결정할 수 있다.Next, when the data read from the RAM 121-2 is compressed data, the compressed data is subjected to padding processing under the control of the control unit 121-3 and output to the ECC processing unit 121-4 ( S702). The padding size is determined so as to satisfy the condition that the sizes before and after data compression become equal. The invalid data added by the padding process can determine all bit values included in the padded area as 0 (zero) or 1.

다음으로, ECC 처리부(121-4)는 패딩 처리된 압축 데이터에 대한 ECC 디코딩 처리를 실행한다(S703). 즉, ECC 처리부(121-4)는 ECC 알고리즘을 적용하여 에러 정정 코드에 기초하여 패딩 처리된 압축 데이터에 대한 에러 검출 및 정정 처리를 실행한다. 압축 데이터에 대한 ECC 디코딩 처리를 함으로써, ECC가 적용되는 데이터 구간의 유효한 데이터 사이즈를 줄어들게 되어 ECC 디코딩 능력이 실질적으로 높아지는 결과를 초래한다. Next, the ECC processing unit 121-4 executes ECC decoding processing on the padded compressed data (S703). That is, the ECC processing unit 121-4 applies an ECC algorithm to perform error detection and correction processing on the padded compressed data based on the error correction code. By performing the ECC decoding processing on the compressed data, the effective data size of the data section in which the ECC is applied is reduced, resulting in a substantial increase in the ECC decoding capability.

ECC 디코딩 처리를 수행한 후에, 컨트롤 유닛(121-4)은 에러 정정 불능 상태가 발생되는지를 판단한다(S704). 즉, ECC 알고리즘에서 에러 정정 가능한 범위를 초과하는 에러 비트가 발생되는 경우에 에러 정정 불능 상태로 판단한다. After performing the ECC decoding processing, the control unit 121-4 determines whether an error correction disabled state is generated (S704). That is, when an error bit exceeding the error correctable range is generated in the ECC algorithm, it is determined that the error correction is impossible.

단계704(S704)의 판단 결과 에러 정정 불능 상태가 아닌 경우에, 컨트롤 유닛(121-3)의 제어에 따라 압축 해제 처리부(121-7)는 ECC 디코딩 처리된 압축 데이터를 압축 이전의 상태로 복원하는 처리를 수행한다(S705). As a result of the judgment in the step 704 (S704), if the error correction is not impossible, the decompression processing unit 121-7 under the control of the control unit 121-3 restores the ECC-decoded compressed data to the state before compression (S705).

만일 단계704(S704)의 판단 결과 에러 정정 불능 상태인 경우에, 컨트롤 유닛(121-3)은 RAM(121-2)에 저장된 메타 데이터를 참조하여 에러 정정 불능 상태로 판정된 데이터가 플래시 메모리(122')에 중복 저장되어 있는지를 판단한다(S706).If it is determined in the step 704 (S704) that the error can not be corrected, the control unit 121-3 refers to the metadata stored in the RAM 121-2, and the data determined to be in the error- 122 '(S706).

단계706(S706)의 판단 결과 플래시 메모리(122')에 중복 저장되어 있으면, 컨트롤 유닛(121-3)은 메타 데이터를 참조하여 중복 저장된 플래시 메모리(122')의 물리적 영역으로부터 데이터를 읽어내어 RAM(121-2)에 저장한다(S707). 단계707(S707)을 실행하고 나서 위에서 설명한 단계702(S702)부터 다시 실행한다.As a result of the determination in step 706 (S706), if the data is redundantly stored in the flash memory 122 ', the control unit 121-3 reads data from the physical area of the flash memory 122' (Step S707). After the step 707 (S707) is executed, the process is repeated from the step 702 (S702) described above.

만일 단계706(S706)의 판단 결과 플래시 메모리(122')에 중복 저장된 데이터가 존재하지 않는 경우에, 컨트롤 유닛(121-3)의 제어에 따라 에러 정정 불능을 리포트 하는 정보를 생성시킨다(S708).If there is no data redundantly stored in the flash memory 122 'as a result of the determination in step S706 (S706), information for reporting an error correction incapability is generated under the control of the control unit 121-3 (S708) .

그리고 나서, 컨트롤 유닛(121-3)의 제어에 따라 압축 해제 처리된 데이터 또는 에러 정정 불능을 리포트 하는 정보를 호스트 인터페이스(121-1)를 통하여 호스트 기기(110)로 전송한다(S709).Then, in accordance with the control of the control unit 121-3, the decompressed data or information for reporting the error correction incapability is transmitted to the host device 110 via the host interface 121-1 (S709).

다음으로, 도 3 및 도 15를 참조하여 본 발명의 또 다른 실시 예에 따른 에러 정정 성능 신장 방법을 상세히 설명하기로 한다.Next, an error correction performance extending method according to another embodiment of the present invention will be described in detail with reference to FIG. 3 and FIG.

컨트롤 유닛(121-3)은 호스트 인터페이스(121-1)를 통하여 라이트(WRITE) 커맨드가 수신되는지 판단한다(S801).The control unit 121-3 determines whether a write (WRITE) command is received through the host interface 121-1 (S801).

라이트 커맨드가 수신되면, 컨트롤 유닛(121-3)은 RAM(121-2)에 저장된 메타 데이터를 이용하여 라이트 커맨드에서 지정하는 논리적 어드레스를 물리적 어드레스로 변환시킨다(S802).When the write command is received, the control unit 121-3 uses the metadata stored in the RAM 121-2 to convert the logical address specified by the write command into a physical address (S802).

다음으로, 컨트롤 유닛(121-3)은 데이터를 저장할 플래시 메모리(122')의 물리적 영역에 대한 열화 상태를 검사한다(S803). 즉, 컨트롤 유닛(121-3)은 데이터를 저장하고자하는 플래시 메모리(122')의 물리적 어드레스에 대응되는 페이지, 블록 또는 프레인에 대한 열화 상태를 RAM(121-2)에 저장된 메타 데이터에 기초하여 검사할 수 있다. 일 예로서, 메타 데이터에 포함되어 있는 데이터를 리드할 페이지, 블록 또는, 프레인에 대한 에러 비트 카운트 값, 이레이즈 카운트 값, 또는 프로그램/리드 카운트 값에 기초하여 열화 상태를 검사할 수 있다.Next, the control unit 121-3 examines the degradation state of the physical area of the flash memory 122 'to store the data (S803). That is, the control unit 121-3 determines the deterioration state of a page, a block, or a plane corresponding to a physical address of the flash memory 122 'to which data is to be saved based on the metadata stored in the RAM 121-2 Can be inspected. As an example, the degradation state can be checked based on an error bit count value, an erase count value, or a program / read count value for a page, a block, or a plane to read data included in the meta data.

다음으로, 컨트롤 유닛(121-3)은 단계803(S803)에서 검사된 열화 상태와 임계값(TH2)을 비교한다(S804). 여기에서, 임계값(TH2)은 저장 장치(120)에 적용된 ECC 알고리즘에 의하여 에러 정정을 보증할 수 있는 최대 열화 상태에서 일정한 마진 값을 갖는 값으로 설정하는 것이 바람직하다. 그리고, 라이트 동작에서 적용되는 임계값(TH2)은 도 12의 리드 동작에서 적용되는 임계값(TH1)과 동일하거나 또는 다르게 결정할 수 있다. Next, the control unit 121-3 compares the deteriorated state inspected in step 803 (S803) with the threshold value TH2 (S804). Here, it is preferable that the threshold value TH2 is set to a value having a certain margin value in a maximum deterioration state in which error correction can be guaranteed by the ECC algorithm applied to the storage device 120. [ The threshold value TH2 applied in the write operation can be determined to be equal to or different from the threshold value TH1 applied in the read operation in Fig.

단계804(S804)의 비교 결과 검사된 열화 상태가 임계값(TH2) 이상인 경우에 컨트롤 유닛(121-3)의 제어에 따라 데이터 압축 처리를 실행한다(S805). 다음으로, 컨트롤 유닛(121-3)의 제어에 따라 ECC 인코딩 처리를 수행한다(S806). 그리고 나서, 플래시 메모리(122')에 데이터를 라이트하는 동작을 수행한다(S807). 다음으로, 컨트롤 유닛(121-3)은 RAM(121-2)에 저장되어 있는 메타 데이터를 업데이트 한다(S808).As a result of comparison in step S804 (S804), when the examined deterioration state is equal to or greater than the threshold value TH2, the data compression processing is executed under the control of the control unit 121-3 (S805). Next, the ECC encoding process is performed under the control of the control unit 121-3 (S806). Then, an operation of writing data in the flash memory 122 'is performed (S807). Next, the control unit 121-3 updates the metadata stored in the RAM 121-2 (S808).

도 15에 도시된 단계805(S805) ~ 단계808(S808)은 도 8에 도시된 단계103(S103) ~ 단계106(S106)과 실질적으로 동일하므로 위에서 중복된 상세한 설명은 피하기로 한다.Steps 805 (S805) to 808 (S808) shown in FIG. 15 are substantially the same as the steps 103 (S103) to 106 (S106) shown in FIG. 8, so that overlapping description will be avoided.

도 21은 본 발명의 실시 예에 따른 컴퓨터 시스템 장치를 나타내는 블록도이다.21 is a block diagram illustrating a computer system apparatus according to an embodiment of the present invention.

본 발명의 실시 예에 따른 컴퓨터 시스템(1000)은 버스(1600)에 전기적으로 연결된 프로세서(CPU, 1200), RAM(1300), 사용자 인터페이스(UI, 1400) 및 저장 장치(1100)를 구비한다. 저장 장치(1100)는 메모리 컨트롤러(1110) 및 메모리 장치(1120)를 포함한다. 메모리 장치(1120)에는 프로세서(1200)에 의해서 처리된 또는 처리될 데이터가 메모리 컨트롤러(1110)를 통해 저장될 것이다. 도 21의 저장 장치(1100)에는 본 발명의 실시 예에 따른 저장 장치(120)가 적용될 수 있다. 본 발명의 실시 예에 따른 컴퓨터 시스템(1000)은 파워 공급 장치(1500)를 더 구비할 수 있다.A computer system 1000 according to an embodiment of the present invention includes a processor (CPU) 1200, a RAM 1300, a user interface (UI) 1400, and a storage device 1100 electrically connected to a bus 1600. The storage device 1100 includes a memory controller 1110 and a memory device 1120. In memory device 1120, data to be processed or to be processed by processor 1200 may be stored via memory controller 1110. A storage device 120 according to an embodiment of the present invention may be applied to the storage device 1100 of FIG. The computer system 1000 according to an embodiment of the present invention may further include a power supply device 1500.

본 발명의 실시 예에 따른 컴퓨터 시스템(1000)은 모바일 장치인 경우, 컴퓨터 시스템의 파워 공급 장치(1500)는 배터리 일 수 있으며, 베이스밴드 칩셋(baseband chipset)과 같은 모뎀이 추가적으로 제공될 수도 있다. 또한, 본 발명의 실시 예에 따른 컴퓨터 시스템 장치(1000)에는 응용 칩셋(application chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS), 모바일 디램, 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명한 사항인 바, 더 자세한 설명은 생략한다. When the computer system 1000 according to an embodiment of the present invention is a mobile device, the power supply 1500 of the computer system may be a battery, and a modem such as a baseband chipset may be additionally provided. It should be noted that the computer system apparatus 1000 according to the embodiment of the present invention may further be provided with an application chipset, a camera image processor (CIS), a mobile DRAM, It is self-evident to those who have acquired knowledge, and a more detailed explanation is omitted.

도 22는 본 발명의 실시 예에 따른 메모리 카드를 나타내는 블록도이다.22 is a block diagram showing a memory card according to an embodiment of the present invention.

도 22를 참조하면, 본 발명의 실시 예에 따른 메모리 카드(2000)는, 메모리 컨트롤러(2020) 및 메모리 장치(2010)를 구비한다. 메모리 컨트롤러(2020)는 입출력 수단(2030)을 통해 수신되는 외부의 호스트의 요청에 응답하여 메모리 장치(2010)로의 데이터 기입 또는 메모리 장치(2010)로부터의 데이터 독출을 제어한다. 본 발명의 실시 예에 따른 메모리 카드(2000)의 메모리 컨트롤러(2020)는 상기와 같은 제어 동작을 수행하기 위해, 각각 호스트 및 메모리 장치(2010)와의 인터페이스를 수행하는 인터페이스 및 RAM 등을 구비할 수 있다. 본 발명의 실시 예에 따른 메모리 카드(2000)는 도 1의 저장 장치(120)로 구현될 수 있다.Referring to FIG. 22, a memory card 2000 according to an embodiment of the present invention includes a memory controller 2020 and a memory device 2010. The memory controller 2020 controls writing of data into the memory device 2010 or reading of data from the memory device 2010 in response to a request from an external host received via the input / output means 2030. The memory controller 2020 of the memory card 2000 according to the embodiment of the present invention may include an interface and a RAM for interfacing with the host and the memory device 2010 in order to perform the above- have. The memory card 2000 according to the embodiment of the present invention may be implemented as the storage device 120 of FIG.

도 22의 메모리 카드(2000)는 컴팩트 플래시 카드(CFC: Compact Flash Card), 마이크로 드라이브(Micro drive), 스마트 미디어 카드(SMC: Smart Media Card) 멀티미디어 카드(MMC: Multimedia Card), 보안 디지털 카드(SDC: Security Digital Card), 메모리 스틱(Memory Stick), 및 USB 플래시 메모리 드라이버 등으로 구현될 수 있다. The memory card 2000 of FIG. 22 may be a compact flash card (CFC), a micro drive, a smart media card (SMC) multimedia card (MMC), a secure digital card SDC: Security Digital Card), a Memory Stick, and a USB flash memory driver.

도 23은 솔리드 스테이트 드라이브(Solid State Drive; SSD)를 포함하는 서버 시스템 및 네트워크 시스템을 나타내는 도면이다. 23 is a diagram showing a server system and a network system including a solid state drive (SSD).

도 23을 참조하면, 본 발명의 실시 예에 따른 네트워크 시스템(4000)은 네트워크를 통해 연결되는 서버 시스템(4100) 및 다수의 단말들(4200_1~4200_n)을 포함할 수 있다. 본 발명의 실시 예에 따른 서버 시스템(4100)은 네트워크에 연결되는 다수의 단말들(4200_1~4200_n)로부터 수신되는 요청을 처리하는 서버(4120) 및 단말들(4200_1~4200_n)로부터 수신되는 요청에 대응되는 데이터를 저장하는 SSD를 포함할 수 있다. 이때, 도 23의 SSD(4110)는 도 1에 도시된 본 발명의 실시 예에 따른 저장 장치(120)로 구현될 수 있다.Referring to FIG. 23, a network system 4000 according to an embodiment of the present invention may include a server system 4100 and a plurality of terminals 4200_1 to 4200_n, which are connected through a network. The server system 4100 according to the embodiment of the present invention includes a server 4120 for processing a request received from a plurality of terminals 4200_1 to 4200_n connected to a network and a server 4120 for processing a request received from the terminals 4200_1 to 4200_n And an SSD that stores corresponding data. At this time, the SSD 4110 of FIG. 23 may be implemented as the storage device 120 according to the embodiment of the present invention shown in FIG.

한편, 상기에서 설명된 본 발명에 따른 플래시 메모리 시스템은 다양한 형태들의 패키지를 이용하여 실장 될 수 있다. 예를 들면, 본 발명에 따른 메모리 시스템은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic MetricQuad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP), 등과 같은 패키지들을 이용하여 실장될 수 있다.Meanwhile, the flash memory system according to the present invention described above can be mounted using various types of packages. For example, the memory system according to the present invention may be implemented as a package on package (PoP), ball grid arrays (BGAs), chip scale packages (CSPs), plastic leaded chip carriers (PLCC), plastic dual in- Die in Waffle Pack, Die in Wafer Form, Chip On Board (COB), Ceramic Dual In-Line Package (CERDIP), Plastic MetricQuad Flat Pack (MQFP), Thin Quad Flatpack (TQFP) (SSOP), Thin Small Outline (TSOP), Thin Quad Flatpack (TQFP), System In Package (SIP), Multi Chip Package (MCP), Wafer-level Fabricated Package WSP), and the like.

이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.As described above, an optimal embodiment has been disclosed in the drawings and specification. Although specific terms are employed herein, they are used for purposes of describing the present invention only and are not used to limit the scope of the present invention as defined in the claims or the claims. Therefore, those skilled in the art will appreciate that various modifications and equivalent embodiments are possible without departing from the scope of the present invention. Accordingly, the true scope of the present invention should be determined by the technical idea of the appended claims.

100 : 데이터 저장 시스템 110 : 호스트 기기
120 : 저장 장치 121 : 메모리 컨트롤러
122 : 메모리 장치 110-1 : 프로세서
110-2 : ROM 110-3 : RAM
110-4 : 저장 장치 인터페이스 110-5 : 사용자 인터페이스
110-6 : 버스 121-1 : 호스트 인터페이스
121-2 : RAM 121-3 : 컨트롤 유닛
121-4 : ECC 처리부 121-5 : 메모리 인터페이스
121-6 : 압축 처리부 121-7 : 압축 해제 처리부
121-8 : 버스 1000 : 컴퓨터 시스템
1100 : 저장 장치 1110 : 메모리 컨트롤러
1120 : 메모리 장치 1200 : 프로세서
1300 : RAM 1400 : 사용자 인터페이스
1500 : 파워 공급 장치 2000 : 메모리 카드
2010 : 메모리 장치 2020 : 메모리 컨트롤러
4000 : 네트워크 시스템 4100 : 서버 시스템
4110 : SSD 4120 : 서버
4200_1 ~ 4200_n : 다수의 단말들100: data storage system 110: host device
120: Storage device 121: Memory controller
122: memory device 110-1: processor
110-2: ROM 110-3: RAM
110-4: storage device interface 110-5: user interface
110-6: bus 121-1: host interface
121-2: RAM 121-3: Control unit
121-4: ECC processor 121-5: memory interface
121-6: compression processing unit 121-7: decompression processing unit
121-8: Bus 1000: Computer system
1100: Storage device 1110: Memory controller
1120: memory device 1200: processor
1300: RAM 1400: User interface
1500: Power supply 2000: Memory card
2010: memory device 2020: memory controller
4000: Network system 4100: Server system
4110: SSD 4120: Server
4200_1 to 4200_n:

Claims (10)

데이터를 저장하고자 하는 메모리 장치의 물리적 영역에 대한 열화 정도를 판단하는 단계; 및
상기 판단 결과 열화 정도가 초기 설정된 임계 기준 이상인 영역에는 데이터를 압축하여 압축된 데이터에 대한 에러 정정 코드와 함께 저장하고, 상기 열화 정도가 상기 임계 기준 미만인 영역에는 압축되지 않은 데이터와 상기 압축되지 않은 데이터에 대한 에러 정정 코드를 저장하는 단계를 포함함을 특징으로 하는 에러 정정 성능 신장 방법.Determining a degree of deterioration with respect to a physical area of a memory device to which data is to be stored; And
Wherein the data is compressed and stored together with an error correction code for the compressed data in a region where the degree of deterioration is equal to or greater than an initial threshold value as a result of the determination and the uncompressed data and the uncompressed data And storing an error correction code for the error correction code. 제1항에 있어서, 상기 열화 정도가 초기 설정된 임계 기준 이상인 영역에 저장되는 에러 정정 코드와 상기 열화 정도가 초기 설정된 임계 기준 미만인 영역에 저장되는 에러 정정 코드는 동일한 사이즈로 구성됨을 특징으로 하는 에러 정정 성능 신장 방법.2. The error correction method according to claim 1, wherein an error correction code stored in an area where the degree of deterioration is equal to or greater than an initial threshold value and an error correction code stored in an area less than the threshold value, Performance enhancement method. 제1항에 있어서, 상기 열화 정도는 데이터를 저장하고자 하는 메모리 장치의 페이지 단위, 블록 단위 또는, 프레인 단위로 판단함을 특징으로 하는 에러 정정 성능 신장 방법.The method according to claim 1, wherein the degree of deterioration is determined on a page unit basis, a block basis basis, or a frame basis of a memory device in which data is to be stored. 제1항에 있어서, 상기 열화 정도는 에러 비트 정보, 프로그램/이레이즈 사이클 정보, 또는 프로그램/리드 횟수 정보 중에서 적어도 하나 이상의 정보에 기초하여 판단함을 특징으로 하는 에러 정정 성능 신장 방법. The method according to claim 1, wherein the degree of deterioration is determined based on at least one of error bit information, program / erase cycle information, and program / lead count information. 제1항에 있어서, 상기 저장하는 단계는
상기 데이터를 저장하고자 하는 물리적 어드레스에 대응되는 메모리 장치의 물리적 영역에서의 열화 정도가 상기 임계 기준 미만인 경우에 상기 데이터에 대한 제1에러 정정 코드를 생성시키는 단계; 및
상기 데이터와 상기 제1에러 정정 코드를 상기 물리적 어드레스에서 지정하는 메모리 장치의 저장 영역에 라이트하는 단계를 포함함을 특징으로 하는 에러 정정 성능 신장 방법.2. The method of claim 1, wherein the storing
Generating a first error correction code for the data if the degree of deterioration in a physical area of the memory device corresponding to the physical address for which the data is to be stored is less than the threshold criterion; And
And writing the data and the first error correction code to a storage area of a memory device designated by the physical address. 제1항에 있어서, 상기 저장하는 단계는
상기 데이터를 저장하고자 하는 물리적 어드레스에 대응되는 메모리 장치의 물리적 영역에서의 열화 정도가 상기 임계 기준 이상인 경우에 상기 데이터를 압축 처리하는 단계;
데이터 압축 전후의 사이즈가 일치되도록 상기 압축된 데이터에 초기 설정된 무효 데이터로 패딩 처리하는 단계;
상기 패딩 처리된 압축 데이터에 대한 제2에러 정정 코드를 생성시키는 단계; 및
상기 압축된 데이터와 상기 제2에러 정정 코드를 상기 물리적 어드레스에서 지정하는 메모리 장치의 저장 영역에 라이트하는 단계를 포함함을 특징으로 하는 에러 정정 성능 신장 방법.2. The method of claim 1, wherein the storing
Compressing the data when the degree of deterioration in the physical area of the memory device corresponding to the physical address to which the data is to be stored is greater than or equal to the threshold criterion;
Padding the compressed data with invalid data initially set so that sizes before and after data compression match;
Generating a second error correction code for the padded compressed data; And
And writing the compressed data and the second error correction code to a storage area of a memory device designated by the physical address. 제6항에 있어서, 상기 압축된 데이터를 상기 물리적 어드레스가 지정하는 페이지 내의 서로 다른 복수의 위치에 중복하여 라이트하는 것을 특징으로 하는 에러 정정 성능 신장 방법.7. The method of claim 6, wherein the compressed data is overwritten at a plurality of different positions in a page designated by the physical address. 제6항에 있어서, 상기 압축된 데이터를 상기 물리적 어드레스가 지정하는 페이지와 다른 페이지에 섞어서 중복하여 라이트하는 것을 특징으로 하는 에러 정정 성능 신장 방법.The error correction performance enhancing method according to claim 6, wherein the compressed data is interleaved and written in a different page from a page specified by the physical address. 정보를 저장하는 메모리 장치; 및
상기 메모리 장치에 대한 관리 정보를 참조하여 상기 메모리 장치의 영역별 열화 정도를 판단하고, 데이터를 저장하고자 하는 물리적 어드레스에 대응되는 메모리 장치의 저장 영역에서의 열화 정도가 초기 설정된 임계 기준 이상인 경우에는 데이터를 압축하여 압축된 데이터에 대한 에러 정정 코드와 함께 상기 메모리 장치에 라이트하고, 상기 열화 정도가 초기 설정된 임계 기준 미만인 경우에는 압축되지 않은 데이터와 상기 압축되지 않은 데이터에 대한 에러 정정 코드를 상기 메모리 장치에 라이트하는 동작을 수행하는 메모리 컨트롤러를 포함함을 특징으로 하는 저장 장치.A memory device for storing information; And
Determining a degree of deterioration of each memory device by referring to management information on the memory device, and when the degree of deterioration in a storage area of the memory device corresponding to a physical address to which data is to be stored is equal to or greater than an initial threshold level, And to write the error correction code for the uncompressed data and the uncompressed data to the memory device when the degree of degradation is less than an initial set threshold criterion, And a memory controller for performing an operation of writing data to the storage device. 제9항에 있어서, 상기 메모리 컨트롤러는
상기 메모리 장치에 대한 관리 정보 및 상기 메모리 장치에 저장할 제1데이터를 일시적으로 저장하는 휘발성 메모리 수단;
상기 제1데이터를 입력하여 압축된 제1데이터를 생성시키는 압축 처리부;
상기 제1데이터에 대한 제1에러 정정 코드 또는 압축된 제1데이터에 대한 제2에러 정정 코드를 생성시키는 에러 정정 코드 처리부; 및
데이터를 저장하고자 하는 논리적 어드레스를 물리적 어드레스로 변환하고, 상기 변환된 물리적 어드레스에 대응되는 메모리 장치의 저장 영역에서의 열화 정도를 상기 메모리 장치에 대한 관리 정보에 기초하여 판단하고, 판단된 열화 정도가 초기 설정된 임계 기준 이상인 경우에는 상기 압축된 제1데이터와 제2에러 정정 코드를 상기 메모리 장치의 변환된 물리적 어드레스에 라이트하고, 상기 열화 정도가 초기 설정된 임계 기준 미만인 경우에는 상기 제1데이터와 제1에러 정정 코드를 상기 메모리 장치의 변환된 물리적 어드레스에 라이트하는 동작을 수행하는 컨트롤 유닛을 포함함을 특징으로 하는 저장 장치.10. The apparatus of claim 9, wherein the memory controller
Volatile memory means for temporarily storing management information for said memory device and first data to be stored in said memory device;
A compression processing unit for receiving the first data and generating compressed first data;
An error correction code processing unit for generating a first error correction code for the first data or a second error correction code for the compressed first data; And
Converting a logical address for storing data into a physical address and determining a degree of deterioration in a storage area of the memory device corresponding to the converted physical address based on management information on the memory device, Writes the compressed first data and a second error correction code to the converted physical address of the memory device if the initial threshold is greater than or equal to an initial set threshold criterion, And a control unit for performing an operation of writing an error correction code to the converted physical address of the memory device.
KR1020110114508A 2011-11-04 2011-11-04 Method for enhanced error correction performance and storage device using the same KR101730497B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110114508A KR101730497B1 (en) 2011-11-04 2011-11-04 Method for enhanced error correction performance and storage device using the same
US13/547,340 US8788894B2 (en) 2011-11-04 2012-07-12 Method of enhancing error correction performance and storage device using the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110114508A KR101730497B1 (en) 2011-11-04 2011-11-04 Method for enhanced error correction performance and storage device using the same

Publications (2)

Publication Number Publication Date
KR20130049464A KR20130049464A (en) 2013-05-14
KR101730497B1 true KR101730497B1 (en) 2017-04-27

Family

ID=48224593

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110114508A KR101730497B1 (en) 2011-11-04 2011-11-04 Method for enhanced error correction performance and storage device using the same

Country Status (2)

Country Link
US (1) US8788894B2 (en)
KR (1) KR101730497B1 (en)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130047056A1 (en) * 2009-05-05 2013-02-21 Lite-On It Corporation Flash memory device with rectifiable redundancy and method of controlling the same
KR102081980B1 (en) * 2012-10-08 2020-02-27 삼성전자 주식회사 Method for performing write operation or read operation in memory system
US20160011782A1 (en) * 2013-02-27 2016-01-14 Hitachi, Ltd. Semiconductor storage
JP2015022516A (en) * 2013-07-19 2015-02-02 ソニー株式会社 Storage control device, storage device, information processing system, and storage control method
KR102065664B1 (en) * 2013-08-09 2020-01-13 삼성전자 주식회사 Method for estimating degradation state of memory device and wear leveling method in memory system using the same
US20150067436A1 (en) * 2013-09-03 2015-03-05 Sandisk Technologies Inc. Nonvolatile Memory System Compression
US9520901B2 (en) * 2014-03-06 2016-12-13 Kabushiki Kaisha Toshiba Memory controller, memory system, and memory control method
JP5855150B2 (en) * 2014-03-06 2016-02-09 ウィンボンド エレクトロニクス コーポレーション Semiconductor memory device
JP2016058832A (en) * 2014-09-08 2016-04-21 キヤノン株式会社 Image processing system, control method thereof, and program
US9933838B2 (en) * 2014-09-24 2018-04-03 Seagate Technology Llc Power management in a storage compute device
WO2016144291A1 (en) * 2015-03-06 2016-09-15 Hewlett Packard Enterprise Development Lp Data write to subset of memory devices
US10439650B2 (en) * 2015-05-27 2019-10-08 Quantum Corporation Cloud-based solid state device (SSD) with dynamically variable error correcting code (ECC) system
US9858994B2 (en) * 2015-06-18 2018-01-02 Samsung Electronics Co., Ltd. Memory system with MLC memory cells and partial page compression or reduction
CN110383698B (en) * 2016-12-28 2022-02-11 华为技术有限公司 Data access method and flash memory device
KR102468721B1 (en) 2017-12-20 2022-11-21 에스케이하이닉스 주식회사 Memory system and mrthod of operating the same
JP2020154525A (en) * 2019-03-19 2020-09-24 キオクシア株式会社 Memory system and information processing system
US20200125446A1 (en) * 2019-12-20 2020-04-23 Intel Corporation Error Correcting Code Circuitry Compatible with Multi-Width Interfaces
WO2022139848A1 (en) * 2020-12-26 2022-06-30 Intel Corporation Dynamic hardware integrity and/or replay protection
US20230350748A1 (en) * 2022-04-27 2023-11-02 Micron Technology, Inc. Apparatuses, systems, and methods for per row error scrub information

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008123160A (en) 2006-11-10 2008-05-29 Megachips Lsi Solutions Inc Memory management method
US20100180179A1 (en) 2009-01-13 2010-07-15 International Business Machines Corporation Protecting and migrating memory lines

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3552175B2 (en) * 1995-05-17 2004-08-11 株式会社アドバンテスト Fail memory device
JP3545535B2 (en) 1996-05-29 2004-07-21 株式会社アドバンテスト Semiconductor memory test method and apparatus
US6564346B1 (en) * 1999-12-07 2003-05-13 Infineon Technologies Richmond, Lp. Advanced bit fail map compression with fail signature analysis
US8489817B2 (en) * 2007-12-06 2013-07-16 Fusion-Io, Inc. Apparatus, system, and method for caching data
KR20110073932A (en) 2009-12-24 2011-06-30 주식회사 하이닉스반도체 Semiconductor memory system having ecc circuit and controlling method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008123160A (en) 2006-11-10 2008-05-29 Megachips Lsi Solutions Inc Memory management method
US20100180179A1 (en) 2009-01-13 2010-07-15 International Business Machines Corporation Protecting and migrating memory lines

Also Published As

Publication number Publication date
KR20130049464A (en) 2013-05-14
US8788894B2 (en) 2014-07-22
US20130117630A1 (en) 2013-05-09

Similar Documents

Publication Publication Date Title
KR101730497B1 (en) Method for enhanced error correction performance and storage device using the same
JP6606039B2 (en) Memory system and control method
KR102081980B1 (en) Method for performing write operation or read operation in memory system
US9176808B2 (en) Storage device and nonvolatile memory device and operating method thereof
KR102559518B1 (en) Apparatus and method for controlling a memory device
US9201728B2 (en) Memory device with variable code rate
US10055285B2 (en) Physical page, logical page, and codeword correspondence
KR101564569B1 (en) Higher-level redundancy information computation
US9582220B2 (en) Notification of trigger condition to reduce declared capacity of a storage device in a multi-storage-device storage system
KR101790165B1 (en) Memory system and meta data managing method thereof
KR101636785B1 (en) Dynamic higher-level redundancy mode management with independent silicon elements
KR20190123502A (en) Memory system and operating method thereof
US20130185268A1 (en) Methods of compressing and storing data and storage devices using the methods
KR20150041004A (en) Mixed granularity higher-level redundancy for non-volatile memory
KR20130023984A (en) Data managing method with improved data reliability and therefor data storage device
KR20160091499A (en) Storage device and read reclaim and reading method thereof
CN112486725B (en) Method and device for carrying out error correction coding on compressed data
CN107622018B (en) Memory system and operating method thereof
US9519427B2 (en) Triggering, at a host system, a process to reduce declared capacity of a storage device
KR20170012006A (en) Memory controller and memory system including the same
CN112988056A (en) Solid state drive and method of operating a solid state drive
US9582193B2 (en) Triggering a process to reduce declared capacity of a storage device in a multi-storage-device storage system
KR20220077041A (en) Apparatus and method for maintaining data stored in a memory system
US9582212B2 (en) Notification of trigger condition to reduce declared capacity of a storage device
US20170017417A1 (en) Data storage device and operating method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant