KR101728545B1 - Light emitting device, method for fabricating the light emitting device and light emitting device package - Google Patents
Light emitting device, method for fabricating the light emitting device and light emitting device package Download PDFInfo
- Publication number
- KR101728545B1 KR101728545B1 KR1020100037875A KR20100037875A KR101728545B1 KR 101728545 B1 KR101728545 B1 KR 101728545B1 KR 1020100037875 A KR1020100037875 A KR 1020100037875A KR 20100037875 A KR20100037875 A KR 20100037875A KR 101728545 B1 KR101728545 B1 KR 101728545B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- compound semiconductor
- light emitting
- oxide film
- emitting device
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
- H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
Abstract
실시예에 따른 발광 소자는 전도성 지지부재; 상기 전도성 지지부재 상에 형성되어 빛을 방출하며 상면에 요철 패턴을 포함하는 화합물 반도체층; 및 상기 요철 패턴을 따라 균일한 두께로 형성된 산화막을 포함한다.A light emitting device according to an embodiment includes a conductive supporting member; A compound semiconductor layer formed on the conductive support member to emit light and having a concavo-convex pattern on its upper surface; And an oxide film formed to have a uniform thickness along the uneven pattern.
Description
실시예는 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지에 관한 것이다.Embodiments relate to a light emitting device, a method of manufacturing a light emitting device, and a light emitting device package.
발광 다이오드(LED)는 전기 에너지를 빛으로 변환하는 반도체 소자의 일종이다. 발광 다이오드는 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다. 이에 기존의 광원을 발광 다이오드로 대체하기 위한 많은 연구가 진행되고 있으며, 발광 다이오드는 실내외에서 사용되는 각종 램프, 액정표시장치, 전광판, 가로등 등의 조명 장치의 광원으로서 사용이 증가되고 있는 추세이다.Light emitting diodes (LEDs) are a type of semiconductor devices that convert electrical energy into light. The light emitting diode has advantages of low power consumption, semi-permanent lifetime, fast response speed, safety, and environmental friendliness compared with conventional light sources such as fluorescent lamps and incandescent lamps. Accordingly, much research has been conducted to replace an existing light source with a light emitting diode, and a light emitting diode has been increasingly used as a light source for various lamps used in indoor / outdoor, a liquid crystal display, a display board, and a streetlight.
실시예는 새로운 구조를 갖는 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지를 제공한다.Embodiments provide a light emitting device, a method of manufacturing a light emitting device, and a light emitting device package having a new structure.
실시예는 누설 전류가 감소된 발광 소자 및 그 제조방법을 제공한다.Embodiments provide a light emitting device with reduced leakage current and a method of manufacturing the same.
실시예는 발광 효율이 향상된 발광 소자 및 그 제조방법을 제공한다.Embodiments provide a light emitting device with improved light emitting efficiency and a method of manufacturing the same.
실시예에 따른 발광 소자는 전도성 지지부재; 상기 전도성 지지부재 상에 형성되어 빛을 방출하며 상면에 요철 패턴을 포함하는 화합물 반도체층; 및 상기 요철 패턴을 따라 균일한 두께로 형성된 산화막을 포함한다.A light emitting device according to an embodiment includes a conductive supporting member; A compound semiconductor layer formed on the conductive support member to emit light and having a concavo-convex pattern on its upper surface; And an oxide film formed to have a uniform thickness along the uneven pattern.
실시예에 따른 발광 소자 제조방법은 화합물 반도체층을 형성하는 단계; 상기 화합물 반도체층 상에 전도성 지지부재를 형성하는 단계; 상기 화합물 반도체층에 패터닝 공정을 실시하여 요철 패턴을 형성하는 단계; 및 상기 요철 패턴을 따라 균일한 두께를 갖도록 산화막을 형성하는 단계를 포함한다.A method of manufacturing a light emitting device according to an embodiment includes forming a compound semiconductor layer; Forming a conductive support member on the compound semiconductor layer; Forming a concavo-convex pattern by patterning the compound semiconductor layer; And forming an oxide film so as to have a uniform thickness along the concavo-convex pattern.
실시예에 따른 발광 소자 패키지는 몸체; 상기 몸체에 설치된 제1 전극 및 제2 전극; 및 상기 몸체에 설치되어 상기 제1 전극 및 제2 전극에 전기적으로 연결된 발광 소자를 포함하며, 상기 발광 소자는 전도성 지지부재와, 상기 전도성 지지부재 상에 형성되어 빛을 방출하며 상면에 요철 패턴을 포함하는 화합물 반도체층과, 상기 요철 패턴을 따라 균일한 두께로 형성된 산화막을 포함한다.A light emitting device package according to an embodiment includes a body; A first electrode and a second electrode provided on the body; And a light emitting element provided on the body and electrically connected to the first electrode and the second electrode, wherein the light emitting element is formed on the conductive supporting member and emits light, And an oxide film formed to have a uniform thickness along the concavo-convex pattern.
실시예는 새로운 구조를 갖는 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지를 제공할 수 있다.Embodiments can provide a light emitting device, a light emitting device manufacturing method, and a light emitting device package having a new structure.
실시예는 누설 전류가 감소된 발광 소자 및 그 제조방법을 제공할 수 있다.Embodiments can provide a light emitting device with reduced leakage current and a method of manufacturing the same.
실시예는 발광 효율이 향상된 발광 소자 및 그 제조방법을 제공할 수 있다.Embodiments can provide a light emitting device with improved light emitting efficiency and a method of manufacturing the same.
도 1은 제1 실시예에 따른 발광 소자의 단면도
도 2는 도 1의 발광 소자의 상면도
도 3은 도 1의 A 영역의 확대도
도 4는 도 1의 A 영역의 다른 예를 나타내는 도면
도 5 내지 도 11은 제1 실시예에 따른 발광 소자의 제조 방법을 설명하는 도면
도 12는 제2 실시예에 따른 발광 소자의 단면도
도 13은 제3 실시예에 따른 발광 소자의 단면도
도 14는 제4 실시예에 따른 발광 소자의 단면도
도 15는 제5 실시예에 따른 발광 소자의 단면도
도 16은 실시예에 따른 발광 소자를 포함하는 발광 소자 패키지의 단면도1 is a sectional view of a light emitting device according to the first embodiment
Fig. 2 is a top view of the light emitting device of Fig. 1
3 is an enlarged view of a region A in Fig.
4 is a view showing another example of the area A in Fig. 1
5 to 11 are views for explaining a method of manufacturing the light emitting device according to the first embodiment;
12 is a cross-sectional view of the light emitting device according to the second embodiment
13 is a cross-sectional view of the light emitting device according to the third embodiment
14 is a cross-sectional view of the light emitting device according to the fourth embodiment
15 is a cross-sectional view of the light emitting device according to the fifth embodiment
16 is a cross-sectional view of the light emitting device package including the light emitting device according to the embodiment
실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the embodiments, it is to be understood that each layer (film), region, pattern or structure is formed "on" or "under" a substrate, each layer The terms " on "and " under " encompass both being formed" directly "or" indirectly " In addition, the criteria for above or below each layer will be described with reference to the drawings.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. Also, the size of each component does not entirely reflect the actual size.
이하, 첨부된 도면을 참조하여 실시예에 따른 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지에 대해 설명한다.
Hereinafter, a light emitting device, a light emitting device manufacturing method, and a light emitting device package according to embodiments will be described with reference to the accompanying drawings.
도 1은 제1 실시예에 따른 발광 소자(100)의 단면도이고, 도 2는 도 1의 발광 소자(100)의 상면도이고, 도 3은 도 1의 A 영역의 확대도이고, 도 4는 도 1의 A 영역의 다른 예를 나타내는 도면이다.1 is a cross-sectional view of the
도 1 내지 도 3을 참조하면, 제1 실시예에 따른 발광 소자(100)는 전도성 지지부재(160)와, 상기 전도성 지지부재(160) 상에 형성되어 빛을 생성하며, 상면에 요철 패턴(135)을 포함하는 화합물 반도체층(145)과, 상기 요철 패턴(135)을 따라 균일한 두께를 갖도록 형성되는 산화막(138)과, 상기 화합물 반도체층(145) 상에 전극패드(170)를 포함할 수 있다.1 to 3, the
실시예에 따라, 상기 산화막(138)은 상기 요철 패턴(135)을 따라 형성될 수 있다. 상기 요철 패턴(135)은 상기 화합물 반도체층(145)의 상면이 노출되지 않도록 하여 누설 전류(leakage current)의 발생을 방지하는 한편, 상기 발광 소자(100)의 광 추출 효율을 향상시킬 수 있다.According to an embodiment, the
또한, 상기 산화막(138)은 비교적 균일한 두께로 형성될 수 있으며, 그 두께를 제조 공정에 의해 용이하게 제어할 수 있으므로, 최적의 광 추출 효과를 얻을 수 있는 조건으로 실시예에 따른 발광 소자(100)를 제조할 수 있다.In addition, since the
또한, 상기 산화막(138)은 예를 들어, 1Å 내지 1000Å의 얇은 두께로 형성되므로, 상기 산화막(138)을 제거하지 않고 상기 산화막(138) 상에 직접 상기 전극패드(170)를 형성하더라도 상기 발광 소자(100)의 동작 전압이 크게 저하되지 않는다. 따라서, 상기 발광 소자(100)의 제조 공정이 용이해질 뿐 아니라, 상기 산화막(138)을 제거함에 따라 발생할 수 있는 누설 전류도 방지할 수 있다.Even if the
이하, 제1 실시예에 따른 발광 소자(100)에 대해 각 구성요소를 중심으로 상세히 설명한다.Hereinafter, the
상기 전도성 지지부재(160)는 상기 발광 소자(100)를 지지하며, 상기 전극패드(170)와 함께 상기 화합물 반도체층(145)에 전원을 제공한다.The
상기 전도성 지지부재(160)는 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 구리(Cu), 몰리브덴(Mo) 또는 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO, SiC, SiGe, GaN 등) 중 적어도 어느 하나를 포함할 수 있다.The
상기 전도성 지지부재(160) 상에는 반사층(158) 및 오믹층(157) 중 적어도 한 층이 형성될 수 있다. 즉, 상기 반사층(158) 및 상기 오믹층(157)은 상기 전도성 지지부재(160) 및 상기 화합물 반도체층(145) 사이에 형성될 수 있다.At least one of the
상기 반사층(158)은 상기 화합물 반도체층(145)으로부터 방출되는 빛을 반사시켜 광 추출 효율을 향상시키기 위해 형성될 수 있다. 예를 들어, 상기 반사층(158)은 은(Ag), 알루미늄(Al), 팔라듐(Pd), 백금(Pt) 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다.The
상기 오믹층(157)은 상기 화합물 반도체층(145)과 상기 전도성 지지부재(160) 사이에 오믹 접촉(ohmic contact)을 위해 형성될 수 있다. 예를 들어, 상기 오믹층(157)은 ITO, ZnO, Ni, Pt, Ir, Rh, Ag 중 적어도 하나를 포함하도록 형성될 수 있다.The
한편, 상기 반사층(158)이 상기 화합물 반도체층(145)과 오믹 접촉을 이루는 경우, 상기 오믹층(157)은 형성되지 않을 수도 있다.Meanwhile, when the
상기 화합물 반도체층(145)은 상기 전도성 지지부재(160), 상기 반사층(158) 또는 상기 오믹층(157) 중 어느 하나 상에 형성될 수 있다.The
상기 화합물 반도체층(145)은 복수의 층을 포함할 수 있으며, 예를 들어, 제1 반도체층(130), 상기 제1 반도체층(130) 아래에 활성층(140), 상기 활성층(140) 아래에 제2 도전형 반도체층(150)을 포함할 수 있다. For example, the
상기 제1 반도체층(130)은 제1 도전형 반도체층만을 포함하거나, 상기 제1 도전형 반도체층 상에 언도프트 반도체층 등을 더 포함할 수도 있으나 이에 대해 한정하지는 않는다.The
상기 제1 도전형 반도체층은 예를 들어, n형 반도체층을 포함할 수 있는데, 상기 n형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, AlInN, InGaN, AlN, InN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다.The first conductive semiconductor layer, for example, may comprise n-type semiconductor layer, the n-type semiconductor layer is In x Al y Ga 1 -x- y N (0≤x≤1, 0 ≤y≤ For example, InAlGaN, GaN, AlGaN, AlInN, InGaN, AlN, InN and the like, and an n-type dopant such as Si, Ge or Sn Lt; / RTI >
상기 언도프트 반도체층은 도전형 도펀트가 도핑되지 않아, 상기 제1 도전형 반도체층 또는 상기 제2 도전형 반도체층(150)에 비해 현저히 낮은 전기 전도성을 갖는 층으로, 상기 제1 도전형 반도체층의 결정성 향상을 위해 성장되는 층이다.The non-conductive semiconductor layer is a layer which is not doped with a conductive dopant and has a significantly lower electrical conductivity than the first conductive semiconductor layer or the second
상기 제1 반도체층(130) 아래에는 상기 활성층(140)이 형성될 수 있다. 상기 활성층(140)은 상기 활성층(140)은 상기 제1 반도체층(130)을 통해서 주입되는 전자(또는 정공)와 상기 제2 도전형 반도체층(150)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(140)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. The
상기 활성층(140)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW : Multi Quantum Well), 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.The
상기 활성층(140)은 InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 활성층(140)이 상기 다중 양자 우물 구조로 형성된 경우, 상기 활성층(140)은 복수의 우물층과 복수의 장벽층이 적층되어 형성될 수 있으며, 예를 들어, InGaN 우물층/GaN 장벽층의 주기로 형성될 수 있다. The
상기 활성층(140)의 위 및/또는 아래에는 n형 또는 p형 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있으며, 상기 클래드층(미도시)은 AlGaN층 또는 InAlGaN층으로 구현될 수 있다.A cladding layer (not shown) doped with an n-type or p-type dopant may be formed on and / or below the
상기 활성층(140) 아래에는 상기 제2 도전형 반도체층(150)이 형성될 수 있다. 상기 제2 도전형 반도체층(150)은 예를 들어, p형 반도체층으로 구현될 수 있는데, 상기 p형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlInN, AlN, InN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.The second
한편, 앞에서 설명한 것과는 달리, 상기 제1 반도체층(130)이 p형 반도체층을 포함하고 상기 제2 도전형 반도체층(150)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제1 반도체층(130) 상에는 n형 또는 p형 반도체층을 포함하는 제3 도전형 반도체층(미도시)이 형성될 수도 있으며 이에 따라, 상기 발광 소자(100)는 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 상기 제1 도전형 반도체층 및 상기 제2 도전형 반도체층(150) 내의 도전형 도펀트의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 화합물 반도체층(145)의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.The
상기 요철 패턴(135)은 상기 화합물 반도체층(145)의 제1 반도체층(130)의 상면에 형성될 수 있다.The concave-
상기 요철 패턴(135)은 상기 제1 반도체층(130)의 상면을 패터닝함으로써 형성할 수 있다.The concave-
상기 요철 패턴(135)은 예를 들어, 1nm 내지 100nm의 너비(d1) 및 간격(d3)을 가질 수 있다. 즉, 상기 요철 패턴(135)은 요(凹) 패턴과 철(凸) 패턴을 포함할 수 있는데, 상기 요(凹) 패턴 및 철(凸) 패턴 각각의 너비(d1)는 1nm 내지 100nm일 수 있으며, 인접한 요(凹) 패턴들 사이의 간격(d3) 및 인접한 철(凸) 패턴들 사이의 간격(d3)도 각각 1nm 내지 100nm일 수 있다.The concave-
상기 요철 패턴(135)은 도 3에 도시된 것과 같은 원기둥 또는 다각기둥의 형상 또는 도 4에 도시된 것과 같은 원뿔의 상부가 절단된 원뿔대, 다각뿔의 상부가 절단된 각뿔대 등의 형상을 가질 수 있으나, 이에 대해 한정하지는 않는다.The concavo-
상기 산화막(138)은 상기 화합물 반도체층(145)의 상면, 즉, 상기 요철 패턴(135)을 따라 형성될 수 있다.The
상기 산화막(138)은 전기 절연성을 갖는 재질, 예를 들어, AlOx, Al2O3, GaOx, Ga2O3, InOx 중 적어도 하나를 포함하도록 형성될 수 있다.The
실시예에 따라 상기 산화막(138)을 형성함으로써, 상기 화합물 반도체층(145)의 상면이 노출되어 발생할 수 있는 누설 전류에 의한 광 손실을 방지하고, 상기 발광 소자(100)의 광 추출 효율을 향상시킬 수 있다.By forming the
그런데, 일반적으로 화합물 반도체층에 산화막을 형성하는 경우 PECVD(plasma enhanced chemical vapor deposition), 스퍼터링, 전자빔(E-beam) 증착 등의 증착 방식을 사용하게 되는데, 이러한 증착 방식에 의해서는 실시예와 같이 1nm 내지 100nm의 미세한 너비 및 간격을 갖는 상기 요철 패턴(135)을 따라 산화막을 형성하기 어려울 뿐 아니라, 산화막을 형성하더라도 화합물 반도체층이 노출되는 영역이 발생할 수 있어 누설 전류의 발생을 초래하게 된다.In general, when an oxide film is formed on a compound semiconductor layer, a deposition method such as PECVD (plasma enhanced chemical vapor deposition), sputtering, or electron beam (E-beam) deposition is used. It is difficult to form an oxide film along the concavo-
따라서, 실시예에서는 상기 발광 소자(100)를 산소(O2)를 포함하는 용매(S)에 담그고, 상기 용매(S)에 바이어스(Bias) 전압을 인가함으로써 상기 산화막(138)을 형성한다.Therefore, in the embodiment, the
즉, 실시예에 따른 상기 산화막(138)은 상기 화합물 반도체층(145)의 표면에 위치하는 갈륨(Ga), 알루미늄(Al), 인듐(In) 등이 상기 용매(S)에 포함된 산소(O2)와 화학 결합함으로써 형성되게 된다.That is, the
따라서, 상기 산화막(138)은 상기 요철 패턴(135)의 측면 및 상면에 대략 1Å 내지 1000Å의 비교적 균일한 두께(d2)를 갖도록 형성될 수 있으며, 그 두께(d2)를 상기 용매(S)에 담그는 시간 등을 조절함으로써 용이하게 제어할 수 있다. 이에, 최적의 광 추출 효과를 얻을 수 있는 두께(d2)를 갖도록 상기 산화막(138)을 제조할 수 있다.The
또한, 상기 산화막(138)을 용이하게 형성할 수 있어 상기 발광 소자(100)의 제조 공정의 효율성을 기할 수 있을 뿐 아니라, 상기 산화막(138)이 형성되지 않아 상기 화합물 반도체층(145)이 노출되는 영역을 최소화함으로써 누설 전류(leakage current)의 발생을 최소화할 수 있다.In addition, since the
또한, 상기 산화막(138)은 예를 들어, 1Å 내지 1000Å의 비교적 얇은 두께(d2)로 형성되므로, 상기 산화막(138)을 제거하지 않고 상기 산화막(138) 상에 직접 상기 전극패드(170)를 형성하더라도 상기 발광 소자(100)의 동작 전압이 크게 저하되지 않는다. 따라서, 상기 발광 소자(100)의 제조 공정이 용이해질 뿐 아니라, 상기 산화막(138)을 제거함에 따라 발생할 수 있는 누설 전류도 방지할 수 있다.Since the
또한, 상기 화합물 반도체층(145)이 산화되어 AlOx, Al2O3, GaOx, Ga2O3, InOx 중 적어도 하나를 포함하도록 형성되는 상기 산화막(138)은 상기 화합물 반도체층(145)에 비해 작은 굴절률(예: 1.5 내지 2.0)을 가지므로, 상기 화합물 반도체층(145)에서 생성된 빛이 굴절률 차이에 의해 효과적으로 외부로 방출될 수 있다.The
상기 전극패드(170)는 상기 화합물 반도체층(145) 상에 형성될 수 있다. 이때, 상기 전극패드(170)는 상기 산화막(138) 상에 직접 형성하거나, 상기 산화막(138)을 선택적으로 제거한 후 형성할 수 있으며, 이에 대해 한정하지는 않는다.The
상기 전극패드(170)는 상기 전도성 지지부재(160)와 함께 상기 화합물 반도체층(145)에 전원을 제공하며, 예를 들어, 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au) 중 적어도 하나를 포함하여 형성될 수 있다.
The
이하, 제1 실시예에 따른 발광 소자(100)의 제조 방법에 대해 상세히 설명한다. 다만, 앞에서 설명한 내용과 중복되는 내용은 생략하거나 간략히 설명한다.Hereinafter, a method of manufacturing the
도 5 내지 도 11은 제1 실시예에 따른 발광 소자(100)의 제조 방법을 설명하는 도면이다.5 to 11 are views for explaining a method of manufacturing the
도 5를 참조하면, 성장기판(110) 상에 상기 화합물 반도체층(145)을 형성할 수 있다.Referring to FIG. 5, the
상기 성장기판(110)은 예를 들어, 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The
상기 화합물 반도체층(145)은 상기 성장기판(110) 상에 상기 제1 반도체층(130), 활성층(140) 및 제2 도전형 반도체층(150)을 순차적으로 성장함으로써 형성될 수 있다.The
상기 화합물 반도체층(145)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.For example, the
도 6을 참조하면, 상기 화합물 반도체층(145) 상에 상기 오믹층(157), 상기 반사층(158) 및 상기 전도성 지지부재(160)를 순차적으로 형성할 수 있다.Referring to FIG. 6, the
상기 오믹층(157) 및 상기 반사층(158)은 예를 들어, PECVD(plasma enhanced chemical vapor deposition), 스퍼터링, 전자빔(E-beam) 증착 등의 증착 방식에 의해 형성되거나, 금속 재질로 형성되는 경우 도금 방식으로 형성될 수도 있다.The
한편, 상기 오믹층(157) 및 상기 반사층(158)은 적어도 하나가 형성되거나, 형성되지 않을 수도 있다.At least one of the
상기 전도성 지지부재(160)는 증착 또는 도금 방식에 의해 형성되거나, 상기 전도성 지지부재(160)를 별도의 시트(sheet)로 준비하여 본딩(bonding) 방식으로 부착함으로써 형성될 수 있다.The
상기 전도성 지지부재(160)를 본딩 방식으로 형성하는 경우, 상기 전도성 지지부재(160)와 상기 화합물 반도체층(145) 사이에는 둘 사이의 계면 접합력 향상을 위한 별도의 접착층(미도시)이 더 형성될 수도 있다.When the
도 7을 참조하면, 상기 성장기판(110)을 제거할 수 있다.Referring to FIG. 7, the
상기 성장기판(110)은 예를 들어, 레이저 리프트 오프(LLO : Laser Lift Off) 공정 및 에칭 공정 중 적어도 하나를 사용하여 제거될 수 있으나, 이에 대해 한정하지는 않는다.The
상기 성장기판(110)이 제거됨에 따라 상기 화합물 반도체층(145)의 제1 반도체층(130)의 하면이 노출되게 된다.As the
도 8을 참조하면, 노출된 상기 제1 반도체층(130)에 패터닝 공정을 실시하여 상기 요철 패턴(135)을 형성할 수 있다. 한편, 설명의 편의를 위해 도 7의 발광 소자를 뒤집어서 설명한다.Referring to FIG. 8, the
상기 패터닝 공정은 예를 들어, 포토리소그래피 공정을 비롯한 리소그래피(lithography) 공정일 수 있다. 상기 포토리소그래피 공정에 따르면, 먼저, 상기 요철 패턴(135)에 대응하는 패턴이 형성된 마스크패턴을 형성하고, 다음으로, 상기 마스크패턴을 따라 에칭을 실시하여 상기 요철 패턴(135)을 제공할 수 있다. 다만, 이에 대해 한정하지는 않는다.The patterning process may be, for example, a lithography process, including a photolithography process. According to the photolithography process, first, a mask pattern having a pattern corresponding to the
실시예에서는 세밀한 패턴의 효과적으로 형성할 수 있는 상기 리소그래피 공정에 의해, 1nm 내지 100nm의 너비 및 간격을 갖는 상기 요철 패턴(135)을 용이하게 형성할 수 있다.In the embodiment, the concave-
도 9 및 도 10을 참조하면, 도 8의 발광 소자(B)를 산소(O2)를 포함하는 무극성 또는 낮은 극성의 용매(S)에 담그고, 상기 용매(S)에 바이어스(Bias) 전압을 인가함으로써, 상기 요철 패턴(135)을 따라 상기 산화막(138)을 형성할 수 있다.9 and 10, the light emitting device B of FIG. 8 is immersed in a solvent (S) of apolar or low polarity containing oxygen (O 2 ), and a bias voltage is applied to the solvent (S) The
상기 산소(O2)를 포함하는 용매(S)는 예를 들어, 증류수(H2O)를 포함할 수 있으나, 이에 대해 한정하지는 않는다.The solvent (S) containing oxygen (O 2 ) may include, for example, distilled water (H 2 O), but is not limited thereto.
상기 산소(O2)를 포함하는 용매(S)에 실시예와 같이 바이어스(Bias) 전압을 인가하면, 상기 화합물 반도체층(145)의 표면에 위치한 갈륨(Ga), 알루미늄(Al), 인듐(In) 등이 상기 용매(S)에 포함된 산소 원자(O)와 화학 결합하여 AlOx, Al2O3, GaOx, Ga2O3, InOx 등을 형성하게 되어, 상기 산화막(138)이 형성될 수 있다.When a bias voltage is applied to the solvent S containing oxygen (O 2 ) as in the embodiment, gallium (Ga), aluminum (Al), indium in) becomes such a chemically combining with oxygen atoms (O) contained in the solvent (S) forming the AlO x, Al 2 O 3, GaO x, Ga 2 O 3, InO x or the like, the
이때, 상기 바이어스(Bias) 전압은 바람직하게는 0V 내지 30V 의 크기를 가질 수 있다. 상기 바이어스(Bias) 전압이 30V를 초과하는 경우, 상기 산화막(138)이 큰 입자 단위로 형성되게 되어 입자들 사이의 틈새로 누설 전류가 발생할 수 있으며, 상기 요철 패턴(135)을 훼손시킬 수 있기 때문이다.At this time, the bias voltage may preferably have a magnitude of 0V to 30V. If the bias voltage exceeds 30 V, the
도 11을 참조하면, 상기 화합물 반도체층(145) 상에 상기 전극패드(170)를 형성하여 제1 실시예에 따른 발광 소자(100)를 제공할 수 있다.Referring to FIG. 11, the
상기 전극패드(170)는 상기 산화막(138) 상에 직접 형성되거나, 상기 화합물 반도체층(145)을 선택적으로 제거한 후 상기 화합물 반도체층(145) 상에 직접 형성할 수도 있으며, 이에 대해 한정하지는 않는다.The
다만, 상기 산화막(138)은 1Å 내지 1000Å의 얇은 두께를 가지므로, 제거하지 않더라도 상기 발광 소자(100)의 동작 전압을 크게 저하시키지 않는다.
However, since the
이하, 제2 실시예에 따른 발광 소자(100A)에 대해 상세히 설명한다. 다만, 제2 실시예에 대한 설명에 있어서 제1 실시예와 중복되는 설명은 생략하거나 간략히 설명하며, 두 실시예 사이의 차이점에 대해서만 상세히 설명한다.Hereinafter, the
도 12는 제2 실시예에 따른 발광 소자(100A)의 단면도이다. 12 is a sectional view of a
도 12를 참조하면, 제2 실시예에 따른 발광 소자(100A)는 전도성 지지부재(160)와, 상기 전도성 지지부재(160) 상에 반사층(158)과, 상기 반사층(158) 상에 오믹층(157)과, 상기 오믹층(157) 상에 형성되어 빛을 생성하며, 상면에 제1 요철 패턴(135)을 포함하는 화합물 반도체층(145)과, 상기 제1 요철 패턴(135)을 따라 균일한 두께를 갖도록 형성되는 산화막(138)과, 상기 화합물 반도체층(145) 상에 전극패드(170)를 포함할 수 있다. 또한, 상기 화합물 반도체층(145)과 상기 오믹층(157) 사이의 계면은 요철 구조(156)로 형성될 수 있다.12, the
제2 실시예에 따른 발광 소자(100A)는 상기 반사층(158)과 상기 오믹층(157) 사이의 계면에 상기 요철 구조(156)를 포함하는 것을 제외하고는 제1 실시예에 따른 발광 소자(100)와 동일하다.The
상기 요철 구조(156)는 예를 들어, 상기 화합물 반도체층(145)의 제2 도전형 반도체층(150)을 형성한 후, 상기 제2 도전형 반도체층(150)에 상기 요철 구조(156)에 대응하는 패터닝을 실시하고, 패터닝된 상기 제2 도전형 반도체층(150)에 상기 오믹층(157)을 형성함으로써 형성될 수 있다. 다만, 이에 대해 한정하지는 않는다.The concave and
상기 요철 구조(156)는 상기 화합물 반도체층(145)으로부터 입사되는 빛을 전반사하거나, 입사각을 변화시켜 상기 반사층(158)으로 투과시킴으로써 상기 발광 소자(100A)의 광 추출 효율을 향상시킬 수 있다.
The concave and
이하, 제3 실시예에 따른 발광 소자(100B)에 대해 상세히 설명한다. 다만, 제3 실시예에 대한 설명에 있어서 제1 실시예와 중복되는 설명은 생략하거나 간략히 설명하며, 두 실시예 사이의 차이점에 대해서만 상세히 설명한다.Hereinafter, the
도 13은 제3 실시예에 따른 발광 소자(100B)의 단면도이다. 13 is a sectional view of a
도 13을 참조하면, 제3 실시예에 따른 발광 소자(100B)는 전도성 지지부재(160)와, 상기 전도성 지지부재(160) 상에 반사층(158)과, 상기 반사층(158) 상에 오믹층(157)과, 상기 오믹층(157) 상에 형성되어 빛을 생성하며, 상면에 제1 요철 패턴(135)을 포함하는 화합물 반도체층(145)과, 상기 제1 요철 패턴(135)을 따라 균일한 두께를 갖도록 형성되는 산화막(138)과, 상기 화합물 반도체층(145) 상에 전극패드(170)를 포함할 수 있다. 또한, 상기 반사층(158)과 상기 오믹층(157) 사이의 계면은 요철 구조(156b)를 갖도록 형성될 수 있다.Referring to FIG. 13, the
제3 실시예에 따른 발광 소자(100B)는 상기 반사층(158)과 상기 오믹층(157) 사이의 계면이 요철 구조(156b)로 형성되는 것을 제외하고는 제1 실시예에 따른 발광 소자(100)와 동일하다.The
상기 요철 구조(156b)는 예를 들어, 상기 오믹층(157)을 편평하게 형성한 후, 상기 오믹층(157)에 상기 요철 구조(156b)에 대응하는 패터닝을 실시하고, 그 위에 상기 반사층(158)을 형성함으로써 형성될 수 있다. 다만, 이에 대해 한정하지는 않는다The convex-
상기 요철 구조(156b)는 상기 화합물 반도체층(145)으로부터 입사되는 빛을 다양한 각도로 반사시킴으로써 상기 발광 소자(100B)의 광 추출 효율을 향상시킬 수 있다.
The concave and
이하, 제4 실시예에 따른 발광 소자(100C)에 대해 상세히 설명한다. 다만, 제4 실시예에 대한 설명에 있어서 제1 실시예와 중복되는 설명은 생략하거나 간략히 설명하며, 두 실시예 사이의 차이점에 대해서만 상세히 설명한다.Hereinafter, the
도 14는 제4 실시예에 따른 발광 소자(100C)의 단면도이다. 14 is a sectional view of a
도 14를 참조하면, 제4 실시예에 따른 발광 소자(100C)는 전도성 지지부재(160)와, 상기 전도성 지지부재(160) 상에 반사층(158)과, 상기 반사층(158) 상에 오믹층(157)과, 상기 오믹층(157) 상에 형성되어 빛을 생성하며, 상면에 제1 요철 패턴(135)을 포함하는 화합물 반도체층(145)과, 상기 화합물 반도체층(145)의 측면 및 상기 제1 요철 패턴(135)을 따라 균일한 두께를 갖도록 형성되는 산화막(138b)과, 상기 화합물 반도체층(145) 상에 전극패드(170)를 포함할 수 있다. 14, the
제4 실시예에 따른 발광 소자(100C)는 상기 산화막(138b)이 상기 화합물 반도체층(145)의 측면에 형성되는 것을 제외하고는 제1 실시예에 따른 발광 소자(100)와 동일하다.The
상기 산화막(138b)을 상기 화합물 반도체층(145)의 측면에 형성하기 위해, 상기 화합물 반도체층(145)에는 상기 산화막(138b)을 형성하기 이전에, 아이솔레이션(isolation) 에칭을 먼저 실시한다.In order to form the
즉, 복수개의 발광 소자를 개별 소자 단위로 구분하는 아이솔레이션 에칭을 칩 경계 영역(I)을 따라 실시하여 상기 화합물 반도체층(145)의 측면이 노출되도록 한 후, 아이솔레이션 에칭이 실시된 발광 소자를 상기 산소(O2)를 포함하는 용매(S)에 담금으로써, 상기 화합물 반도체층(145)의 측면 및 상기 제1 요철 패턴(135)을 따라 상기 산화막(138b)이 형성된 제4 실시예에 따른 발광 소자(100C)를 제공할 수 있다.
That is, an isolation etching for dividing a plurality of light emitting devices into individual device units is performed along the chip boundary region I so that the side surface of the
이하, 제5 실시예에 따른 발광 소자(200)에 대해 상세히 설명한다. 다만, 제5 실시예에 대한 설명에 있어서 제1 실시예와 중복되는 설명은 생략하거나 간략히 설명하며, 두 실시예 사이의 차이점에 대해서만 상세히 설명한다.Hereinafter, the
도 15는 제5 실시예에 따른 발광 소자(200)의 단면도이다. 15 is a sectional view of a
도 15를 참조하면, 제5 실시예에 따른 발광 소자(200)는 성장기판(110)과, 상기 성장기판(110) 상에 제1 반도체층(130), 활성층(140) 및 제2 도전형 반도체층(150)이 순차적으로 적층되어 형성되며 상면에 요철 패턴(255)을 포함하는 화합물 반도체층(145)과, 상기 요철 패턴(255) 및 상기 화합물 반도체층(145)의 측면을 따라 균일한 두께를 가지도록 형성된 산화막(258)과, 상기 제1 반도체층(130) 상에 제1 전극패드(231)와, 상기 제2 도전형 반도체층(150) 상에 제2 전극패드(261)을 포함할 수 있다.15, the
제5 실시예에 따른 발광 소자(200)는 수평형(lateral) 전극 구조를 갖는 발광 소자로써, 도 7의 발광 소자에 상기 제1 반도체층(130)이 노출되도록 메사 에칭(mesa etching)을 실시한 후, 상기 제1 반도체층(130) 및 상기 제2 도전형 반도체층(150)의 상면에 상기 요철 패턴(255)을 형성하고, 상기 요철 패턴(255) 및 상기 화합물 반도체층(145)의 측면을 따라 상기 산화막(258)을 형성함으로써 제공될 수 있다.
The
<발광 소자 패키지>≪ Light emitting device package &
도 16은 실시예에 따른 발광 소자를 포함하는 발광 소자 패키지의 단면도이다. 16 is a cross-sectional view of a light emitting device package including the light emitting device according to the embodiment.
도 16을 참조하면, 실시예에 따른 발광 소자 패키지는 몸체부(20)와, 상기 몸체부(20)에 설치된 제1 전극(31) 및 제2 전극(32)과, 상기 몸체부(20)에 설치되어 상기 제1 전극(31) 및 제2 전극(32)과 전기적으로 연결되는 실시예에 따른 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩부재(40)를 포함한다.16, a light emitting device package according to an embodiment includes a
상기 몸체부(20)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(100)의 주위에 경사면이 형성될 수 있다.The
상기 제1 전극(31) 및 제2 전극(32)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공한다. 또한, 상기 제1 전극(31) 및 제2 전극(32)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.The
상기 발광 소자(100)는 상기 몸체부(20) 상에 설치되거나 상기 제1 전극(31) 또는 제2 전극(32) 상에 설치될 수 있다.The
상기 발광 소자(100)는 상기 제1 전극(31) 및 제2 전극(32)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. The
상기 몰딩부재(40)는 상기 발광 소자(100)를 포위하여 상기 발광 소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(40)에는 형광체가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.The
상기 몰딩 부재(40) 또는 몸체(20) 위에는 적어도 하나의 렌즈가 형성될 수 있으며, 상기 렌즈는 볼록 형상의 렌즈, 오목 형상의 렌즈, 또는 오목과 볼록 구조를 갖는 렌즈 등을 포함할 수 있다.At least one lens may be formed on the
상기 실시 예(들)에 따른 발광소자는 보드 상에서 패키징되거나 발광 소자 패키로 탑재되어, 지시 장치, 조명 장치, 표시 장치 등의 광원으로 사용될 수 있다. 실시예에 따른 발광 소자 또는 발광 소자 패키지는 광원으로서 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 복수의 발광 소자 패키지가 어레이된 구조를 포함하며, 사이드 뷰 타입의 광원 또는 탑뷰 타입의 광원으로 사용될 수 있으며, 이러한 광원은 표시 패널에 백라이트 광을 제공할 수 있다. 또한 상기 발광 소자 또는 발광 소자 패키지는 조명 장치의 광원에 적용될 수 있으며, 상기 조명 장치는 조명등, 신호등, 차량 전조등, 전광판 등을 포함할 수 있다.The light emitting device according to the embodiment (s) may be packaged on a board or mounted on a light emitting device package, and used as a light source for a pointing device, a lighting device, a display device and the like. The light emitting device or the light emitting device package according to the embodiment can be applied to a light unit as a light source. The light unit includes a structure in which a plurality of light emitting device packages are arrayed, and can be used as a light source of a side view type or a top view type, and the light source can provide backlight light to the display panel. Further, the light emitting device or the light emitting device package may be applied to a light source of a lighting device, and the lighting device may include an illumination lamp, a signal lamp, a vehicle headlight, an electric signboard, and the like.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects and the like described in the embodiments are included in at least one embodiment of the present invention and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects and the like illustrated in the embodiments can be combined and modified by other persons skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken by way of illustration, It can be seen that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.
100:발광 소자, 160:전도성 지지부재, 135:요철 패턴, 145:화합물 반도체층, 138:산화막, 170:전극 패드The present invention relates to a semiconductor light emitting device, and more particularly,
Claims (20)
상기 전도성 지지부재 상에 빛을 방출하며 상면에 요철 패턴을 포함하는 화합물 반도체층;
상기 화합물 반도체층 및 상기 전도성 지지부재 사이에 배치된 반사층; 및
상기 요철 패턴을 따라 균일한 두께로 배치된 산화막을 포함하며,
상기 화합물 반도체층은 제1반도체층, 상기 제1반도체층 아래에 활성층, 상기 활성층과 상기 전도성 지지부재 사이에 제2도전형 반도체층을 포함하며,
상기 요철 패턴은 상기 제1반도체층의 상면에 배치되며,
상기 요철 패턴 상에 배치된 상기 산화막은 전기 절연성을 가지며,
상기 제1반도체층은 제1도전형 반도체층을 포함하며,
상기 제1도전형 반도체층은 n형 반도체층을 포함하며,
상기 제2도전형 반도체층은 p형 반도체층을 포함하며,
상기 산화막은 상기 화합물 반도체층의 표면이 산화 처리된 발광 소자.Conductive support members;
A compound semiconductor layer that emits light on the conductive supporting member and includes a concavo-convex pattern on an upper surface thereof;
A reflective layer disposed between the compound semiconductor layer and the conductive supporting member; And
And an oxide film disposed at a uniform thickness along the concavo-convex pattern,
Wherein the compound semiconductor layer includes a first semiconductor layer, an active layer below the first semiconductor layer, and a second conductive type semiconductor layer between the active layer and the conductive supporting member,
Wherein the concavo-convex pattern is disposed on an upper surface of the first semiconductor layer,
The oxide film disposed on the concavo-convex pattern has electric insulation,
Wherein the first semiconductor layer includes a first conductivity type semiconductor layer,
Wherein the first conductive semiconductor layer includes an n-type semiconductor layer,
Wherein the second conductive semiconductor layer includes a p-type semiconductor layer,
Wherein the oxide film is formed by oxidizing the surface of the compound semiconductor layer.
상기 요철 패턴은 상기 제1도전형 반도체층의 상면에 배치되며,
상기 제1도전형 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체를 포함하며,
상기 산화막은 상기 화합물 반도체층의 표면에 위치하는 갈륨(Ga), 알루미늄(Al), 및 인듐(In) 원소 중 적어도 하나를 갖는 물질로 형성된 발광 소자.The method according to claim 1,
Wherein the concavo-convex pattern is disposed on an upper surface of the first conductivity type semiconductor layer,
Wherein the first conductive semiconductor layer includes a semiconductor having a composition formula of In x Al y Ga 1-xy N (0? X? 1, 0? Y? 1, 0? X + y?
Wherein the oxide film is formed of a material having at least one of gallium (Ga), aluminum (Al), and indium (In) elements located on the surface of the compound semiconductor layer.
상기 화합물 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체를 포함하며, 상기 산화막은 AlOx, Al2O3, GaOx, Ga2O3, InOx 중 적어도 하나로 형성된 발광 소자.3. The method according to claim 1 or 2,
The compound semiconductor layer is In x Al y Ga 1-xy N wherein the oxide layer comprises a semiconductor having a composition formula of (0≤x≤1, 0 ≤y≤1, 0≤x + y≤1) is AlO x, Al 2 O 3 , GaO x , Ga 2 O 3 , and InO x .
상기 요철 패턴에서 요 패턴 또는 철 패턴 각각의 너비는 1nm 내지 100nm의 범위이며,
상기 요철 패턴에서 인접한 요 패턴들 사이의 간격 및 인접한 철 패턴들 사이의 간격은 1nm 내지 100nm의 범위인 발광 소자.3. The method according to claim 1 or 2,
The width of each of the yaw pattern or the iron pattern in the uneven pattern is in the range of 1 nm to 100 nm,
Wherein a distance between adjacent yore patterns in the uneven pattern and a distance between adjacent iron patterns is in a range of 1 nm to 100 nm.
상기 요철 패턴의 철 패턴은 원기둥, 다각기둥, 원뿔대 또는 각뿔대 중 어느 하나의 형상을 갖는 발광 소자.3. The method according to claim 1 or 2,
Wherein the iron pattern of the concave-convex pattern has a shape of a cylinder, a polygonal column, a truncated cone, or a truncated pyramid.
상기 산화막의 두께는 1Å 내지 1000Å 인 발광 소자.3. The method according to claim 1 or 2,
Wherein the oxide film has a thickness of 1 to 1000 ANGSTROM.
상기 산화막의 굴절률은 상기 화합물 반도체층의 굴절률보다 작은 발광 소자.3. The method according to claim 1 or 2,
Wherein the refractive index of the oxide film is smaller than the refractive index of the compound semiconductor layer.
상기 산화막은 상기 요철 패턴의 상면 및 측면에 균일한 두께를 갖도록 형성된 발광 소자.3. The method according to claim 1 or 2,
Wherein the oxide film is formed to have a uniform thickness on the top and side surfaces of the concavo-convex pattern.
상기 화합물 반도체층 상에 전극패드를 포함하는 발광 소자.3. The method according to claim 1 or 2,
And an electrode pad on the compound semiconductor layer.
상기 전극패드는 상기 산화막 상에 직접 형성되는 발광 소자.10. The method of claim 9,
Wherein the electrode pad is formed directly on the oxide film.
상기 산화막은 상기 화합물 반도체층의 측면에 더 형성된 발광 소자.3. The method according to claim 1 or 2,
Wherein the oxide film is further formed on a side surface of the compound semiconductor layer.
상기 화합물 반도체층 및 상기 반사층 사이에 오믹층을 포함하는 발광 소자.3. The method according to claim 1 or 2,
And an ohmic layer between the compound semiconductor layer and the reflective layer.
상기 화합물 반도체층과 상기 오믹층 또는 상기 반사층과 상기 오믹층 사이의 계면은 요철 구조를 갖는 발광 소자.13. The method of claim 12,
And the interface between the compound semiconductor layer and the ohmic layer or between the reflective layer and the ohmic layer has a concavo-convex structure.
상기 화합물 반도체층 상에 전도성 지지부재를 형성하는 단계;
상기 화합물 반도체층에 요철 패턴을 형성하는 단계; 및
상기 요철 패턴을 따라 균일한 두께를 갖도록 산화막을 형성하는 단계를 포함하며,
상기 요철 패턴은 상기 제1반도체층의 상면에 배치되며,
상기 산화막은 전기 절연성 재질로 형성되며,
상기 화합물 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체를 포함하며,
상기 산화막은 상기 화합물 반도체층의 표면에 위치하는 갈륨(Ga), 알루미늄(Al), 인듐(In) 원소 중 적어도 하나와 결합되어 형성된 발광 소자 제조방법.Forming a compound semiconductor layer having a first semiconductor layer, an active layer, and a second conductivity type semiconductor layer;
Forming a conductive support member on the compound semiconductor layer;
Forming an uneven pattern on the compound semiconductor layer; And
And forming an oxide film so as to have a uniform thickness along the concavo-convex pattern,
Wherein the concavo-convex pattern is disposed on an upper surface of the first semiconductor layer,
The oxide film is formed of an electrically insulating material,
Wherein the compound semiconductor layer includes a semiconductor having a composition formula of In x Al y Ga 1-xy N (0? X? 1, 0? Y? 1, 0? X + y?
Wherein the oxide film is bonded to at least one of gallium (Ga), aluminum (Al), and indium (In) elements located on the surface of the compound semiconductor layer.
상기 산화막은,
상기 화합물 반도체층을 산소를 포함하는 용매에 담그고, 상기 용매에 바이어스 전압을 인가함으로써 형성되는 발광 소자 제조방법.16. The method of claim 15,
Wherein,
Wherein the compound semiconductor layer is formed by immersing the compound semiconductor layer in a solvent containing oxygen and applying a bias voltage to the solvent.
상기 바이어스 전압의 크기는 0V를 초과하고 30V 이하인 발광 소자 제조방법.17. The method of claim 16,
Wherein the bias voltage has a magnitude of more than 0 V and not more than 30 V.
상기 산소를 포함하는 용매는 증류수(H2O)를 포함하는 발광 소자 제조방법.17. The method of claim 16,
Wherein the oxygen-containing solvent comprises distilled water (H 2 O).
상기 산화막은 1Å 내지 1000Å의 두께를 갖고,
상기 요철 패턴에서 요 패턴 또는 철 패턴 각각의 너비는 1nm 내지 100nm의 범위를 가지며,
상기 요철 패턴에서 인접한 요 패턴들 사이의 간격 및 인접한 철 패턴들 사이의 간격은 1nm 내지 100nm의 범위를 가지며,
상기 산화막은 상기 화합물 반도체층의 측면 및 상기 요철 패턴을 따라 형성되는 발광 소자 제조방법.17. The method according to claim 15 or 16,
The oxide film has a thickness of 1 to 1000 angstroms,
The width of each of the yaw pattern or the iron pattern in the uneven pattern has a range of 1 nm to 100 nm,
The spacing between adjacent yaw patterns in the uneven pattern and the spacing between adjacent iron patterns is in the range of 1 nm to 100 nm,
Wherein the oxide film is formed along side surfaces of the compound semiconductor layer and the concavo-convex pattern.
상기 몸체에 설치된 제1 전극 및 제2 전극; 및
상기 몸체에 설치되어 상기 제1 전극 및 제2 전극에 전기적으로 연결된 발광 소자를 포함하며,
상기 발광 소자는 청구항 제1항 또는 제2항의 발광 소자인 발광 소자 패키지.Body;
A first electrode and a second electrode provided on the body; And
And a light emitting element provided on the body and electrically connected to the first electrode and the second electrode,
Wherein the light emitting device is the light emitting device according to claim 1 or claim 2.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100037875A KR101728545B1 (en) | 2010-04-23 | 2010-04-23 | Light emitting device, method for fabricating the light emitting device and light emitting device package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100037875A KR101728545B1 (en) | 2010-04-23 | 2010-04-23 | Light emitting device, method for fabricating the light emitting device and light emitting device package |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110118335A KR20110118335A (en) | 2011-10-31 |
KR101728545B1 true KR101728545B1 (en) | 2017-04-19 |
Family
ID=45031953
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100037875A KR101728545B1 (en) | 2010-04-23 | 2010-04-23 | Light emitting device, method for fabricating the light emitting device and light emitting device package |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101728545B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6841708B2 (en) * | 2017-03-31 | 2021-03-10 | ソウル バイオシス カンパニー リミテッドSeoul Viosys Co.,Ltd. | Light emitting element and manufacturing method of light emitting element |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008311352A (en) * | 2007-06-13 | 2008-12-25 | Rohm Co Ltd | Semiconductor light emitting element, and its manufacturing method |
-
2010
- 2010-04-23 KR KR1020100037875A patent/KR101728545B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008311352A (en) * | 2007-06-13 | 2008-12-25 | Rohm Co Ltd | Semiconductor light emitting element, and its manufacturing method |
Also Published As
Publication number | Publication date |
---|---|
KR20110118335A (en) | 2011-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101081135B1 (en) | Light emitting device, method for fabricating the light emitting device and light emitting device package | |
KR101047721B1 (en) | Light emitting device, method for fabricating the light emitting device and light emitting device package | |
KR101034053B1 (en) | Light emitting device, method for fabricating the light emitting device and light emitting device package | |
KR100969100B1 (en) | Light emitting device, method for fabricating the same and light emitting device package | |
KR101007136B1 (en) | Light emitting device, light emitting device package and method for fabricating the same | |
JP6199948B2 (en) | Light emitting device, light emitting device package | |
KR101667815B1 (en) | Light emitting device, method for fabricating the light emitting device and light emitting device package | |
KR101898680B1 (en) | Nano-structured light emitting device | |
KR101646664B1 (en) | Light emitting device, method for fabricating the light emitting device and light emitting device package | |
US8575644B2 (en) | Light emitting device having an electro-static discharge protection part | |
KR101047720B1 (en) | Light emitting device, method for fabricating the light emitting device and light emitting device package using the light emitting device | |
KR101039988B1 (en) | Light emitting device and method for fabricating the light emitting device | |
JP5816243B2 (en) | Light emitting device and light emitting device package | |
KR20110128545A (en) | Light emitting device, method for fabricating the light emitting device and light emitting device package | |
KR100999692B1 (en) | Light emitting device, method for fabricating the light emitting device and light emitting device package | |
US20130015465A1 (en) | Nitride semiconductor light-emitting device | |
TW201037870A (en) | Light emitting device, light emitting device package and lighting system including the same | |
KR20120136613A (en) | Light emitting device | |
TWI493747B (en) | Light emitting diodes and manufacture thereof | |
KR101039880B1 (en) | Light emitting device, method for fabricating the same and light emitting device package | |
US20150014724A1 (en) | Light emitting device and light emitting device package | |
KR20140145742A (en) | Light emitting device, and lighting system | |
KR102237149B1 (en) | Light emitting device and lighting system | |
KR101728545B1 (en) | Light emitting device, method for fabricating the light emitting device and light emitting device package | |
KR101742617B1 (en) | Light emitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |