KR101726473B1 - Isolation in micromachined single crystal Si using deep diffusion doping process - Google Patents

Isolation in micromachined single crystal Si using deep diffusion doping process Download PDF

Info

Publication number
KR101726473B1
KR101726473B1 KR1020130099351A KR20130099351A KR101726473B1 KR 101726473 B1 KR101726473 B1 KR 101726473B1 KR 1020130099351 A KR1020130099351 A KR 1020130099351A KR 20130099351 A KR20130099351 A KR 20130099351A KR 101726473 B1 KR101726473 B1 KR 101726473B1
Authority
KR
South Korea
Prior art keywords
substrate
microstructure substrate
type
microstructure
impurity
Prior art date
Application number
KR1020130099351A
Other languages
Korean (ko)
Other versions
KR20150021869A (en
Inventor
이종성
Original Assignee
주식회사 스탠딩에그
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 스탠딩에그 filed Critical 주식회사 스탠딩에그
Priority to KR1020130099351A priority Critical patent/KR101726473B1/en
Publication of KR20150021869A publication Critical patent/KR20150021869A/en
Application granted granted Critical
Publication of KR101726473B1 publication Critical patent/KR101726473B1/en

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate

Abstract

미세기계전자소자 (Micro Electro Mechanical Systems, MEMS) 기술로 미세구조물기판을 제조할 때 기존의 SOI(Si On Insulator)를 사용하지 않고 Bulk Si 기판으로 미세구조물을 형성한 후 불순물확산 공정으로 전극 간 절연을 형성하고 배선공정을 진행하면 미세구조물기판에서 전극 간 절연과 외부와 전기적 연결이 이뤄지도록 제작할 수 있다. 이를 통해 캡 웨이퍼 제작 공정을 단순화/제조단가 인하를 할 수 있고, 선택할 수 있는 웨이퍼레벨본딩의 종류가 크게 확대에 의한 제조 비용 및 수율 개선, 미세구조물 사이즈 개선, 미?선망떴?제조공정 단순화/제조 단가 및 성능/수율 개선, 최종 패키지 두께 향상 등의 많은 장점을 얻을 수 있다.In the fabrication of microstructure substrates using microelectromechanical systems (MEMS) technology, microstructures are formed on a bulk Si substrate without using conventional SOI (Si On Insulator) And the wiring process is performed, it is possible to manufacture the microstructure substrate so that the insulation between the electrodes and the electrical connection to the outside are performed. This can simplify the cap wafer manufacturing process and reduce the manufacturing cost, and can improve the manufacturing cost and yield by enlarging the kinds of wafer level bonding that can be selected, the size of the micro structure, the simplification / Improvement in manufacturing cost, improvement in performance / yield, and improvement in final package thickness.

Description

단결정 실리콘의 마이크로머시닝 기법에서 불순물 확산을 이용한 절연방법{Isolation in micromachined single crystal Si using deep diffusion doping process}In a micromachining technique of a single crystal silicon, an isolation method using an impurity diffusion {

본 발명은 미세기계전자소자 기술로 미세구조물기판을 제조할 때 기존의 SOI(Si On Insulator)를 사용하지 않고 Bulk Si 기판으로 미세구조물을 형성한 후 불순물확산으로 전극 간 절연하며 배선공정을 진행함으로써 미세구조물기판에서 전극 간 절연 및 외부와 전기적 연결이 이뤄지는 배선이 형성되도록 하는 미세구조물 구조 및 제작방법이다.The present invention relates to a method of manufacturing a microstructure substrate by micro mechanical device electronic device technology, in which microstructures are formed on a bulk Si substrate without using a conventional SOI (Si On Insulator), insulation between electrodes is performed by impurity diffusion, And a microstructure structure and a fabrication method for forming interconnection between the electrodes and external connection to the microstructure substrate.

최근, 미세기계전자소자(Micro Electro Mechanical Systems, MEMS) 기술은 향후 모바일 및 자동차 분야를 중심으로 다양한 기술 분야를 주도할 혁신적인 시스템 소형화 분야로 시장이 확대되고 있다. 미세기계전자소자 기술은 박막(thin film) 증착, 식각(etching) 기술, 사진묘화(photolithography) 기술, 이온주입 및 불순물 확산(ion implantation and diffusion) 기술 등의 기존 반도체의 다양한 기술에 보쉬 프로세스 식각, 깊은 불순물 확산 기술, 특수도금 기술 등의 미세기계전자소자 만의 특수한 실리콘 기술을 이용하여 시스템의 특정 부위를 마이크로 또는 나노미터 단위의 정교한 형상으로 실리콘 기판 등의 기판상에 집적하여 형성하는 기술이다. Recently, microelectromechanical systems (MEMS) technology has been expanding into the field of miniaturization of innovative systems which will lead various technology fields in mobile and automobile fields. Microelectromechanical and electronic device technologies are applied to a variety of existing semiconductor technologies such as thin film deposition, etching, photolithography, ion implantation and diffusion, Deep impurity diffusing technology, special plating technology, etc., are formed on a substrate such as a silicon substrate in a precise shape of a micro or nanometer unit by using a special silicon technology only for a micro-mechanical device.

미세기계전자소자 기술로 제작된 구조물은 전기적 신호를 인가하기 위한 전극들이 형성되며 각각의 전극은 서로 전기적으로 절연되어야 한다. 전극 간의 전기적 절연 방법에 대한 다양한 방법이 연구되었으며 관련된 종래기술로는 스크림(Single Crystal Reactive Etching and Metallization, SCREAM) 절연 방법, SOI 웨이퍼를 사용하는 방법, 폴리실리콘 구조물 및 배선을 공정을 사용하는 방법 등이 알려져 있다.In the structure fabricated by the micro mechanical device technology, electrodes for applying an electrical signal are formed, and each of the electrodes must be electrically insulated from each other. Various methods for electrical insulation between electrodes have been studied, and related related arts include a single crystal reactive etching and metallization (SCREAM) insulation method, a method using an SOI wafer, a method using a polysilicon structure and a wiring process Is known.

도 1은 종래기술로서, 스크림 절연방법의 공정도이다. 스크림 절연방법은 미세구동구조물을 제작한 후 플라즈마 화학 증착(Plasma Enhanced Chemical Vapor Deposition, PECVD) 공정을 통해 구조물 표면을 포함한 웨이퍼 전면에 절연용 산화물을 증착하고 그 위에 금속을 증착하여 전극을 형성하는 방법이다. 공정이 간단한 장점이 있으나 구조물간의 선폭 감소, 금속 간 본딩 방법만 사용 가능한 한계, 캡 웨이퍼에 전극이 형성되어야 하는 문제, 본딩 후 패드가 드러나도록 하기 위한 추가 공정의 필요, 전극 간 절연을 위해서는 Bulk Si보다 고가의 SOI 웨이퍼를 사용해야하여 공정 진행해야 하는 등의 단점들이 많다.1 is a process diagram of a scrim insulation method as a prior art. In the scrim insulation method, an insulating oxide is deposited on the entire surface of a wafer including a surface of a structure through a plasma enhanced chemical vapor deposition (PECVD) process after a fine driving structure is formed, and a metal is deposited thereon to form an electrode to be. Although the process has a simple merit, there are limitations in the use of the inter-metallic bonding method, the need to form electrodes on the cap wafer, the need for additional processes to expose the pads after bonding, There are many disadvantages such as the necessity of using a more expensive SOI wafer and proceeding with the process.

도 2는 종래 기술로서 SOI 웨이퍼를 사용하는 방법의 공정도이다. 이 방법은 미세구동구조물을 제작한 후 전극이 형성되어 있는 캡 웨이퍼와 Au-Si 공융 본딩을 진행하고 전극패드를 드러내는 공정을 진행하는 방법이다. 스크림 절연방법보다 공정이 단순한 장점이 있으나 스크림 절연방법의 단점을 대부분 동일하게 가지고 있으며 본딩방법은 공융 본딩으로 더 한정되는 단점이 있다. 특히 전극패드를 드러내기 위해 주로 사용되는 다이싱 공정은 불량발생 및 디자인 제한 등의 문제점을 내포하고 있다.2 is a process diagram of a method of using an SOI wafer as a prior art. In this method, a micro-driving structure is fabricated and a cap wafer on which an electrode is formed and Au-Si eutectic bonding are carried out and a process of exposing the electrode pad is performed. Although the process is simpler than the scrim insulation method, most of the disadvantages of the scrim insulation method are the same and the bonding method is further limited by eutectic bonding. Particularly, the dicing process, which is mainly used to expose electrode pads, has problems such as defects and design limitations.

도 3은 미세구조물 기판 상에서 미세구동구조물과 전극 패드(미세구동구조물 전극에 전기신호를 입출력 하기위한 목적)를 형성하는 기술로서 현재 상용 제품에 적용되고 있는 기술이다. Bulk Si 위에 다결정실리콘으로 전극을 형성한 후 절연층을 증착하고 패턴한 후 다결정실리콘을 구조물 두께로 증착하여 미세구동구조물을 제작하는 방법이다. 캡 웨이퍼 공정이 단순하고 다양한 본딩방법을 사용할 수 있는 장점이 있으나 미세구동구조물 제작공정이 복잡하고 내부응력이 낮은 다결정실리콘 증착을 위해 고가의 특수한 증착 장비가 필요하며 기술적 보안으로 일반업체의 기술 접근이 쉽지 않은 단점이 있다. 3 is a technology for forming a fine driving structure and an electrode pad (for the purpose of inputting and outputting an electric signal to an electrode of a fine driving structure) on a microstructure substrate. In this method, polycrystalline silicon is formed on the bulk Si, an insulating layer is deposited and patterned, and polycrystalline silicon is deposited to a thickness of the structure. Cap wafer process is simple and various bonding method can be used. However, special deposition equipment of high price is needed for the deposition process of polycrystalline silicon with complicated manufacturing process of micro-driving structure and low internal stress, There is a drawback that it is not easy.

스크림 공정 방법이나 SOI 웨이퍼를 이용하는 방법에서 이용하는 미세구동구조물을 제작하는 공정을 활용하고 동일 웨이퍼에 단순한 공정으로 전극 패드(미세구동구조물 전극에 전기신호를 입출력 하기위한 목적)를 형성한다면 생산단가, 성능, 수율, 공정 단순화, 패키징 사이즈 및 패키징 공정 개선 등의 다양한 측면에서 큰 효과가 있다.If an electrode pad (for inputting and outputting an electric signal to an electrode of a micro-driving structure) is formed by a simple process on the same wafer by using a process of manufacturing a micro-driving structure used in a scrim process method or a method using an SOI wafer, , Yield, process simplification, packaging size, and packaging process improvement.

전술한 종래기술의 문제점을 개선하기 위해 본 발명은, 미세구조물기판에서 미세구동구조물 및 전극 패드(미세구동구조물 전극에 전기신호를 입출력 하기 위한 목적)를 형성한 구조물 및 그 제조 방법을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION In order to solve the problems of the prior art described above, the present invention provides a structure in which fine driving structures and electrode pads (for inputting and outputting electric signals to electrodes of fine driving structure) are formed in a microstructure substrate and a method of manufacturing the same The purpose.

상기 목적을 달성하기 위한 본 발명의 일실시예에 따른 미세구조물 기판은, Bulk Si 웨이퍼이며 기판의 앞면에 미세구동구조물, 뒷면의 일부영역에 불순물 확산 층, 절연막 층, 금속 배선 및 패드 층을 포함하여 구성될 수 있다. According to an aspect of the present invention, there is provided a microstructure substrate, including: a micro-structure on a front surface of a substrate; an impurity diffusion layer on the back surface; .

본 발명의 일실시예에 따른 미세 구조물 기판의 제조 방법은, 미세구조물 기판에 미세구조물을 형성하고 부유시키는 단계; 캡 웨이퍼와 상기 미세구조물 기판을 본딩하는 단계; 상기 미세구조물 기판의 뒷면을 원하는 두께까지 백그라인딩 하는 단계; 상기 백그라인딩 진행 후의 상기 미세구조물 기판 뒷면에, 불순물 확산되어야 하는 영역을 제외한 영역에 절연특성이 있는 확산 방지막을 형성하는 단계; 상기 미세구조물 기판의 뒷면에 원하는 농도 및 깊이의 불순물확산을 진행하는 단계; 상기 미세구조물 기판 뒷면에, 전기신호가 인가될 수 있도록 하는 금속배선 및 금속전극패드이 연결되어야 하는 영역을 형성하는 단계; 및 상기 금속배선 및 상기 금속전극패드를 형성하는 단계;를 포함한다.A method of fabricating a microstructure substrate according to an embodiment of the present invention includes: forming and floating a microstructure on a microstructure substrate; Bonding the cap wafer and the microstructure substrate; Back grinding the back surface of the microstructure substrate to a desired thickness; Forming a diffusion barrier layer on the back surface of the microstructure substrate after the backgrinding process, the diffusion barrier layer having an insulating property in a region other than a region to be diffused by impurities; Conducting impurity diffusion of a desired concentration and depth on the back surface of the microstructure substrate; Forming a region on the back surface of the microstructure substrate where a metal wiring and a metal electrode pad to which an electric signal can be applied are connected; And forming the metal wiring and the metal electrode pad.

본 발명에 따른 미세구조물 기판은 기존에 상용화를 위해 셋업된 장치 및 기술로 안정적으로 제작할 수 있으며, 캡 웨이퍼에 배선공정이 필요없고 캡 웨이퍼와 미세구조물 기판을 전기적으로 연결할 필요가 없으므로 다양한 본딩방법을 사용할 수 있음으로 인해 수율향상, 제조비용 개선, 성능안정성 개선 등의 효과가 있다 . 또한 Bulk Si을 사용하므로 SOI 보다 저렴한 기판을 사용할 수 있고 미세구동구조물에 전기적 신호를 입출력 하기 위해 필요한 배선 및 전극 패드가 미세구조물 기판 뒷면에 형성되므로 칩 사이즈도 줄일 수 있다.
Since the microstructure substrate according to the present invention can be stably manufactured by the devices and techniques set up for commercialization, the cap wafer does not need a wiring process and there is no need to electrically connect the cap wafer and the microstructure substrate, It is possible to improve yield, improve manufacturing cost, and improve performance stability. In addition, since the bulk Si is used, it is possible to use a substrate that is less expensive than SOI, and chip size can be reduced because wiring and electrode pads necessary for inputting and outputting electrical signals to the micro-drive structure are formed on the back surface of the microstructure substrate.

도 1은 기존의 스크림 절연방법의 공정도.
도 2는 기존의 SOI 웨이퍼를 사용하는 방법의 공정도.
도 3은 미세구조물 기판에 미세구동구조물과 전극 패드를 형성하는 방법의 공정도.
도 4는 미세구동구조물 형성이 완료되어 있는 미세구조물 기판 앞면의 일부에 대한 평면도.
도 5는 도 4에서 선분 A-A'를 기준으로 수직방향으로 잘랐을 때의 미세구조물 기판의 단면도.
도 6은 캡 기판과 웨이퍼레벨 본딩 진행한 후의 단면도.
도 7은 미세구조물 기판의 뒷면을 백그라인딩 진행 후 단면도.
도 8은 확산방지막 패턴이 형성되도록 진행한 후 단면도.
도 9는 불순물 확산을 진행한 후 단면도.
도 10은 금속배선 및 금속전극패드를 형성한 후의 단면도.
도 11은 금속배선 및 금속전극패드를 형성한 후의 평면도.
1 is a process diagram of a conventional scrim insulation method.
2 is a process diagram of a method of using a conventional SOI wafer.
3 is a process diagram of a method for forming a microdrive structure and an electrode pad on a microstructure substrate.
4 is a plan view of a part of a front surface of a microstructure substrate on which a fine driving structure is formed.
5 is a cross-sectional view of the microstructure substrate when cut in the vertical direction with reference to line segment A-A 'in FIG. 4;
6 is a cross-sectional view after proceeding with wafer level bonding with the cap substrate;
7 is a cross-sectional view of the back surface of the microstructure substrate after back grinding.
8 is a cross-sectional view after proceeding to form a diffusion barrier film pattern.
FIG. 9 is a cross-sectional view after proceeding with impurity diffusion; FIG.
10 is a cross-sectional view after forming a metal wiring and a metal electrode pad.
11 is a plan view after forming a metal wiring and a metal electrode pad.

본 발명에 관한 구체적인 내용의 설명에 앞서 이해의 편의를 위해 본 발명이 해결하고자 하는 과제의 해결 방안의 개요 혹은 기술적 사상의 핵심을 우선 제시한다.Prior to the description of the concrete contents of the present invention, for the sake of understanding, the outline of the solution of the problem to be solved by the present invention or the core of the technical idea is first given.

본 발명의 일 실시 예에 따른 미세기계전자소자 구조물은 ulk Si 웨이퍼의 앞면에 미세구동구조물이 형성된 미세구조물 기판; 미세구조물 기판과 본딩 접합되어 있는 캡 기판; 미세구조물 기판의 뒷면을 백그라인딩 진행한 후 일부영역에 기판의 타입과 반대 형태의 불순물이 확산되어 있는 영역; 금속 배선층을 포함한다.According to an embodiment of the present invention, there is provided a micromechanical electronic device structure, including: a microstructure substrate on which a micro-driving structure is formed on a front surface of a ULK Si wafer; A cap substrate bonded to the microstructure substrate; An area where impurities of the opposite type to that of the substrate are diffused in some areas after the back side of the microstructure substrate is back-grounded; And a metal wiring layer.

이하 첨부된 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시 예를 상세히 설명한다. 그러나 이들 실시 예는 본 발명을 보다 구체적으로 설명하기 위한 것으로, 본 발명의 범위가 이에 의하여 제한되지 않는다는 것은 당업계의 통상의 지식을 가진 자에게 자명할 것이다. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. It will be apparent to those skilled in the art, however, that these examples are provided to further illustrate the present invention, and the scope of the present invention is not limited thereto.

본 발명이 해결하고자 하는 과제의 해결 방안을 명확하게 하기 위한 발명의 구성을 본 발명의 바람직한 실시 예에 근거하여 첨부 도면을 참조하여 상세히 설명하되, 도면의 구성요소들에 참조번호를 부여함에 있어서 동일 구성요소에 대해서는 비록 다른 도면상에 있더라도 동일 참조번호를 부여하였으며 당해 도면에 대한 설명시 필요한 경우 다른 도면의 구성요소를 인용할 수 있음을 미리 밝혀둔다. 아울러 본 발명의 바람직한 실시 예에 대한 동작 원리를 상세하게 설명함에 있어 본 발명과 관련된 공지 기능 혹은 구성에 대한 설명 그리고 그 이외의 제반 사항이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.BRIEF DESCRIPTION OF THE DRAWINGS The above and other objects, features and advantages of the present invention will become more apparent from the following detailed description of the present invention when taken in conjunction with the accompanying drawings, in which: It is to be noted that components are denoted by the same reference numerals even though they are shown in different drawings, and components of different drawings can be cited when necessary in describing the drawings. In the following detailed description of the operation principle of the preferred embodiment of the present invention, when it is determined that the description of the known function or configuration related to the present invention and other matters are unnecessarily obscured, A detailed description thereof will be omitted.

덧붙여, 명세서 전체에서, 어떤 부분이 다른 부분과 '연결'되어 있다고 할때, 이는 '직접적으로 연결'되어 있는 경우뿐만 아니라, 그 중간에 다른 소자를 사이에 두고 '간접적으로 연결'되어 있는 경우도 포함한다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작, 또는 소자 외에 하나 이상의 다른 구성요소, 단계, 동작, 또는 소자의 존재 또는 추가를 배제하지 않는다.
In addition, in the entire specification, when a part is referred to as being 'connected' to another part, it may be referred to as 'indirectly connected' not only with 'directly connected' . In the present specification, the singular form includes plural forms unless otherwise specified in the specification. &Quot; comprises " or "comprising" when used herein should be interpreted as excluding the presence or addition of one or more other elements, steps, operations, or elements in addition to the stated element, step, I never do that.

도 4는 미세구동구조물 형성이 완료되어 있는 미세구조물 기판 앞면의 일부에 대한 평면도 예시이다. 미세구동구조물은 구동부(11)와 센싱부(12) 및 그라운드부(13) 최소 3가지 이상의 전극으로 형성되어 있으며 각 전극 사이는 절연되어야 한다. 4 is a plan view of a part of the front surface of the microstructure substrate on which the fine driving structure is completed. The fine driving structure is formed of at least three electrodes of the driving unit 11, the sensing unit 12, and the ground unit 13, and the electrodes must be insulated from each other.

도 5는 도 4에서 선분 A-A'를 기준으로 수직방향으로 잘랐을 때의 미세구조물 기판의 단면도이다. 미세구동구조물은 SBM(Sacrificial Bulk Micromachining) 기술로 제작된 경우을 예시로 표현하였으며 다양한 기술로 공정이 가능하다. 구동부(11)와 센싱부(12) 및 그라운드부(13)는 기판을 통해 전기적으로 연결된 상태임을 알 수 있다.5 is a cross-sectional view of the microstructure substrate when cut in the vertical direction with reference to line segment A-A 'in FIG. The micro-drive structure is exemplified by the case of the SBM (Sacrificial Bulk Micromachining) technology and can be processed by various technologies. It can be seen that the driving unit 11, the sensing unit 12, and the ground unit 13 are electrically connected through the substrate.

도 6은 미세구조물을 외부 불순물, 외부 힘 등의 영향으로부터 보호하기 위해 캡 기판(14)과 웨이퍼레벨 본딩 진행한 후의 단면도이다. 캡 기판(14)의 일부 영역은 미세구동구조물과 일정 간격을 유지하도록 공정이 진행되어야 하며 투명한 기판을 사용하면 공정을 더욱 단순화 할 수 있다. 캡 기판(14)과 미세구조물 기판 사이에 전기적으로 연결이 되지 않아도 관계없다.6 is a cross-sectional view of the cap substrate 14 after the wafer level bonding is proceeded to protect the microstructure from the influence of external impurities, external force, or the like. A part of the cap substrate 14 should be processed to keep a certain distance from the fine driving structure. If a transparent substrate is used, the process can be further simplified. The cap substrate 14 and the microstructure substrate may not be electrically connected to each other.

도 7은 미세구조물 기판의 뒷면을 백그라인딩 진행 후 단면도이다. 백그라인딩 후 미세구조물 기판의 두께는 식각공정, 캡 기판 및 미세구조물 기판의 최초 두께, 백그라인딩 공정, 웨이퍼의 휨 특성값 등의 웨이퍼 간, 웨이퍼 내 차이를 고려하여 가능한 작아지도록 결정할 수 있다.7 is a cross-sectional view of the back surface of the microstructure substrate after back grinding. The thickness of the microstructure substrate after back grinding can be determined to be as small as possible in consideration of differences between wafers and wafers such as etching process, initial thickness of cap substrate and microstructure substrate, back grinding process, and wafer warping characteristics.

도 8은 미세구조물 기판 타입과 반대 물질의 불순물 확산이 진행되어야 할 영역만 확산방지막(15)이 형성되도록 진행한 후 단면도이다. 확산방지막(15)은 산화막이 주로 사용되지만 확산 방지 효과 및 후속 공정을 고려하여 다양한 물질을 사용할 수 있다.
여기서, 확산방지막 형성단계는, 후술할 불순물확산 공정의 온도보다 높은 녹는점을 가지고 이 불순물 확산공정 시 불순물이 내부로 확산되어 하부 실리콘으로 전달되는 것을 막을 수 있으며 원하는 영역을 제거하여 패턴을 형성하기 용이한 특성을 가진 물질을 이용한다. 그 물질은, 예를 들면 실리콘산화물, 실리콘질화물과 같은 물질로 구성될 수 있다.
도 9는 미세구조물 기판 타입과 반대 물질의 불순물 확산을 진행한 후 단면도이다. 미세구조물 기판이 P 타입일 경우 N형 불순물을 주입하고 N 타입일 경우 P형 불순물을 주입한다. 도 9에 도시된 바와 같이, 불순물의 확산 영역(16)은 금속배선 및 금속전극패드 간의 절연이 이뤄지도록 확산 영역이 결정된다.
FIG. 8 is a cross-sectional view after the diffusion barrier layer 15 is formed only in a region where the impurity diffusion of the opposite material to the microstructure substrate type is to proceed. The diffusion barrier layer 15 is mainly made of an oxide layer, but various materials can be used in consideration of the diffusion prevention effect and the subsequent process.
Here, the diffusion preventing film forming step has a melting point higher than the temperature of the impurity diffusion step, which will be described later, and prevents impurities from diffusing into the lower silicon during the impurity diffusion process, Use materials with easy properties. The material may be composed of a material such as, for example, silicon oxide, silicon nitride.
9 is a cross-sectional view after proceeding the impurity diffusion of the opposite material to the microstructure substrate type. N type impurities are implanted when the microstructure substrate is P type, and P type impurities are implanted when the substrate is N type. As shown in Fig. 9, the diffusion region of the impurity diffusion region 16 is determined so that insulation between the metal wiring and the metal electrode pad is achieved.

삭제delete

도 10은 전극에 전기신호가 인가될 수 있도록 금속배선(11‘,12’,13‘) 및 금속전극패드(17)를 형성한 후의 일예에 대한 단면도이다. 미세구동구조물과 금속전극은 전극(11)과 금속전극(11’), 전극(12)과 금속전극(12‘), 전극(13)과 금속전극(13’) 사이에 전기적인 연결이 이뤄져있다. 확산방지막(15)을 금속배선(11‘,12’,13‘)과 미세전극기판 사이의 절연막으로 활용함으로써 공정을 단순화할 수 있다. 공정 순서는 미세구조물 전극과 금속배선이 전기적으로 연결되어야 할 영역의 일부에 있는 산화막을 제거하고 금속배선(11‘,12’,13‘)과 금속전극패드(17)를 동시에 형성하는 공정을 진행할 수 있다. FIG. 10 is a cross-sectional view of an example after metal wires 11 ', 12', 13 'and metal electrode pads 17 are formed so that an electric signal can be applied to the electrodes. The fine driving structure and the metal electrode are electrically connected between the electrode 11 and the metal electrode 11 ', between the electrode 12 and the metal electrode 12', between the electrode 13 and the metal electrode 13 ' . The diffusion preventing film 15 can be used as an insulating film between the metal wirings 11 ', 12', 13 'and the fine electrode substrate, thereby simplifying the process. The process sequence is to remove the oxide film in a part of the region where the microstructure electrode and the metal wiring are to be electrically connected, and to simultaneously form the metal wiring 11 ', 12', 13 'and the metal electrode pad 17 .

도 11은 전극에 전기신호가 인가될 수 있도록 금속배선(11‘,12’,13‘) 및 금속전극패드(17)를 형성한 후의 일예에 대한 평면도이다. 금속전극패드(17)은 패키지 패드와 와이어본딩을 통해 전기적 연결이 가능하지만 플립칩 본딩을 이용할 경우 금속전극패드(17)은 생략할 수 있다.
11 is a plan view of an example after forming the metal wires 11 ', 12', 13 'and the metal electrode pads 17 so that an electric signal can be applied to the electrodes. The metal electrode pad 17 can be electrically connected to the package pad through wire bonding, but the metal electrode pad 17 can be omitted when flip chip bonding is used.

이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시 예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. As described above, the present invention has been described with reference to particular embodiments, such as specific elements, and specific embodiments and drawings. However, it should be understood that the present invention is not limited to the above- And various modifications and changes may be made thereto by those skilled in the art to which the present invention pertains.

따라서, 본 발명의 사상은 설명된 실시 예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.
Accordingly, the spirit of the present invention should not be construed as being limited to the embodiments described, and all of the equivalents or equivalents of the claims, as well as the following claims, belong to the scope of the present invention .

Claims (10)

Bulk Si 웨이퍼의 앞면에 미세구동구조물이 형성된 미세구조물 기판;
미세구조물 기판과 본딩 접합되어 있는 캡 기판;
상기 미세구조물 기판의 뒷면을 백그라인딩 진행한 후 일부 영역에 상기 미세구조물 기판의 타입과 반대 형태의 불순물이 확산되어 있는 영역; 및
상기 백그라인딩 진행 후의 상기 미세구조물 기판 뒷면에, 전기신호가 인가될 수 있도록 하는 금속배선 및 금속전극패드;를 포함하고,
상기 미세구조물 기판의 타입이 P 타입일 경우 P 타입의 반대 형태인 N형 불순물을 주입하고, 상기 미세구조물 기판의 타입이 N 타입일 경우 N 타입의 반대 형태인 P형 불순물을 주입하는 것을 특징으로 하는 미세기계전자소자 구조물.
A microstructure substrate on which a fine driving structure is formed on a front surface of a bulk Si wafer;
A cap substrate bonded to the microstructure substrate;
An area of the back surface of the microstructure substrate after the backgrinding is progressively diffused in a part of the microstructure substrate in which impurities opposite to the type of the microstructure substrate are diffused; And
And a metal wiring and a metal electrode pad on the rear surface of the microstructure substrate after the back grinding process to allow electrical signals to be applied,
Type impurity is implanted when the type of the microstructure substrate is P-type, and P-type impurity is implanted in the opposite type of N-type when the type of the microstructure substrate is N-type. Microelectromechanical device structures.
제1항에 있어서,
상기 미세구동구조물은, SBM(Sacrificial Bulk Micromachining) 기술을 적용하여 제작하고, 움직일 수 있는 구조물의 구동부와 고정된 구조물의 센싱부를 포함하여 최소 2개 이상의 전극으로 구성되는 것을 특징으로 하는 미세기계전자소자 구조물.
The method according to claim 1,
Wherein the micro-driving structure is formed of at least two electrodes including a driving part of a movable structure and a sensing part of a fixed structure, which are manufactured by applying a SBM (Sacrificial Bulk Micromachining) technique, structure.
삭제delete 미세구조물 기판에 미세구조물을 형성하고 부유시키는 단계;
캡 웨이퍼와 상기 미세구조물 기판을 본딩하는 단계;
상기 미세구조물 기판의 뒷면을 원하는 두께까지 백그라인딩 하는 단계;
상기 백그라인딩 진행 후의 상기 미세구조물 기판 뒷면에, 불순물 확산되어야 하는 영역을 제외한 영역에 절연특성이 있는 확산 방지막을 형성하는 단계;
상기 미세구조물 기판의 뒷면에 원하는 농도 및 깊이의 불순물확산을 진행하는 단계;
상기 미세구조물 기판 뒷면에, 전기신호가 인가될 수 있도록 하는 금속배선 및 금속전극패드가 연결되어야 하는 영역을 형성하는 단계; 및
상기 금속배선 및 상기 금속전극패드를 형성하는 단계;를 포함하는 것을 특징으로 하는 미세 구조물 기판의 제조 방법.
Forming and floating microstructures on the microstructure substrate;
Bonding the cap wafer and the microstructure substrate;
Back grinding the back surface of the microstructure substrate to a desired thickness;
Forming a diffusion barrier layer on the back surface of the microstructure substrate after the backgrinding process, the diffusion barrier layer having an insulating property in a region other than a region to be diffused by impurities;
Conducting impurity diffusion of a desired concentration and depth on the back surface of the microstructure substrate;
Forming a region to which a metal wiring and a metal electrode pad are to be connected so that an electric signal can be applied to the back surface of the microstructure substrate; And
And forming the metal wiring and the metal electrode pad.
제4항에 있어서,
상기 캡 웨이퍼와 상기 미세구조물 기판을 본딩하는 단계는,
정렬오차를 최소화하고 뒷면 정렬키 형성 공정을 생략할 수 있도록, 투명한 웨이퍼의 상기 캡 웨이퍼를 사용하여 본딩을 진행하는 것을 특징으로 하는, 미세 구조물 기판의 제조 방법.
5. The method of claim 4,
Wherein bonding the cap wafer and the microstructure substrate comprises:
Wherein bonding is performed using the cap wafer of the transparent wafer so that the alignment error is minimized and the rear surface alignment key formation process can be omitted.
삭제delete 제4항에 있어서,
상기 확산방지막 형성단계는,
상기 불순물확산 공정의 온도보다 높은 녹는점을 가지고 상기 불순물 확산공정 시 불순물이 내부로 확산되어 하부 실리콘으로 전달되는 것을 막을 수 있으며 원하는 영역을 제거하여 패턴을 형성하기 용이한 특성을 가진 물질을 이용하는 것을 특징으로 하는 미세 구조물 기판의 제조 방법.
5. The method of claim 4,
The diffusion preventing film forming step may include:
It is possible to use a material having a melting point higher than the temperature of the impurity diffusion process and having a property of preventing impurities from diffusing into the lower silicon and diffusing impurities in the impurity diffusion process and easily forming a pattern by removing a desired region Wherein the microstructure substrate is formed by a method comprising the steps of:
제4항에 있어서,
상기 불순물확산 단계는,
상기 미세구조물 기판이 P 타입일 경우 N형 불순물을 주입하고 N 타입일 경우 P형 불순물을 주입하며 불순물의 확산 영역은 상기 금속배선 및 상기 금속전극패드 간의 절연이 이뤄지도록 확산 영역이 결정되는 것을 특징으로 하는 미세 구조물 기판의 제조 방법.
5. The method of claim 4,
Wherein the impurity diffusing step comprises:
Type impurity is injected when the microstructure substrate is P-type, a P-type impurity is implanted when the microstructure substrate is N-type, and a diffusion region is determined such that insulation between the metal interconnection and the metal electrode pad is performed in a diffusion region of the impurity Of the substrate.
삭제delete 제4항에 있어서,
상기 금속배선 및 상기 금속전극패드를 형성하는 단계 이후에,
상기 금속 전극 패드를 통해 와이어본딩이나 플립칩 본딩이 진행되는 단계를 더 포함하는 것을 특징으로 하는 미세 구조물 기판의 제조 방법.
5. The method of claim 4,
After forming the metal wiring and the metal electrode pad,
Further comprising the step of performing wire bonding or flip chip bonding through the metal electrode pad.
KR1020130099351A 2013-08-21 2013-08-21 Isolation in micromachined single crystal Si using deep diffusion doping process KR101726473B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130099351A KR101726473B1 (en) 2013-08-21 2013-08-21 Isolation in micromachined single crystal Si using deep diffusion doping process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130099351A KR101726473B1 (en) 2013-08-21 2013-08-21 Isolation in micromachined single crystal Si using deep diffusion doping process

Publications (2)

Publication Number Publication Date
KR20150021869A KR20150021869A (en) 2015-03-03
KR101726473B1 true KR101726473B1 (en) 2017-04-26

Family

ID=53020080

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130099351A KR101726473B1 (en) 2013-08-21 2013-08-21 Isolation in micromachined single crystal Si using deep diffusion doping process

Country Status (1)

Country Link
KR (1) KR101726473B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112591705B (en) * 2020-12-18 2022-10-28 北京航天控制仪器研究所 SOI type MEMS structure and processing method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010050539A (en) 2008-08-19 2010-03-04 Nippon Dempa Kogyo Co Ltd Piezoelectric component and its manufacturing method
WO2011123180A1 (en) 2010-04-03 2011-10-06 Praful Doshi Medical devices including medicaments and methods of making and using same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010050539A (en) 2008-08-19 2010-03-04 Nippon Dempa Kogyo Co Ltd Piezoelectric component and its manufacturing method
WO2011123180A1 (en) 2010-04-03 2011-10-06 Praful Doshi Medical devices including medicaments and methods of making and using same

Also Published As

Publication number Publication date
KR20150021869A (en) 2015-03-03

Similar Documents

Publication Publication Date Title
US10155659B2 (en) Vacuum sealed MEMS and CMOS package
US10160633B2 (en) MEMS devices and fabrication methods thereof
US9802816B2 (en) MEMS device structure and methods of forming same
US9422153B2 (en) Support structure for TSV in MEMS structure
US10486964B2 (en) Method for forming a micro-electro mechanical system (MEMS) including bonding a MEMS substrate to a CMOS substrate via a blocking layer
US11407636B2 (en) Inter-poly connection for parasitic capacitor and die size improvement
US9221676B2 (en) Internal electrical contact for enclosed MEMS devices
US6225145B1 (en) Method of fabricating vacuum micro-structure
US10040681B2 (en) Method and system for MEMS devices
US9371223B2 (en) MEMS device and fabrication method
US10155655B2 (en) MEMS devices and fabrication methods thereof
US20160318757A1 (en) Structure to reduce backside silicon damage
JP2011505264A (en) Device with integrated circuit, encapsulated N / MEMS and method of manufacturing the same
US10160640B2 (en) Mechanisms for forming micro-electro mechanical system device
US9991340B2 (en) Mechanical stress-decoupling in semiconductor device
US8461656B2 (en) Device structures for in-plane and out-of-plane sensing micro-electro-mechanical systems (MEMS)
TW201825383A (en) Method of forming package
KR101726473B1 (en) Isolation in micromachined single crystal Si using deep diffusion doping process
US20140376070A1 (en) Micro-electromechanical reflector and method for manufacturing a micro-electromechanical reflector

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant