KR101715839B1 - 점진적 함정 장벽을 이용한 고효율 ｄｕｖ ｌｅｄ - Google Patents

점진적 함정 장벽을 이용한 고효율 ｄｕｖ ｌｅｄ Download PDF

Info

Publication number
KR101715839B1
KR101715839B1 KR1020150022050A KR20150022050A KR101715839B1 KR 101715839 B1 KR101715839 B1 KR 101715839B1 KR 1020150022050 A KR1020150022050 A KR 1020150022050A KR 20150022050 A KR20150022050 A KR 20150022050A KR 101715839 B1 KR101715839 B1 KR 101715839B1
Authority
KR
South Korea
Prior art keywords
barrier layer
layer
barrier
duv led
composition
Prior art date
Application number
KR1020150022050A
Other languages
English (en)
Other versions
KR20160100426A (ko
Inventor
신은영
이경재
허천
고광세
남옥현
Original Assignee
한국산업기술대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국산업기술대학교산학협력단 filed Critical 한국산업기술대학교산학협력단
Priority to KR1020150022050A priority Critical patent/KR101715839B1/ko
Publication of KR20160100426A publication Critical patent/KR20160100426A/ko
Application granted granted Critical
Publication of KR101715839B1 publication Critical patent/KR101715839B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

DUV LED에 있어서, 기판으로부터 순차적으로 적층된 N형 화합물 반도체층, 활성층, EBL(Electron Blocking Layer), P형 화합물 반도체층을 가진 DUV LED에 있어서, 활성층은 세 개의 양자우물층 및 N형 화합물 반도체층으로부터 세 개의 양자우물층을 감싸는 제1 배리어층, 제2 배리어층, 제3 배리어층 및 제4 배리어층을 포함하며, 제2 배리어층은 샌드위치 구조로 형성되며, 그 중앙에 조성비를 달리하는 제2-A 배리어층을, 제3 배리어층은 샌드위치 구조로 형성되며, 그 중앙에 조성비를 달리하는 제3-A 배리어층을, 제4 배리어층은 샌드위치 구조로 형성되며, 그 중앙에 조성비를 달리하는 제4-A 배리어층을 각 포함하되, 제2-A 배리어층의 화합물 조성은 Al(x)Ga(1-x)N, 제3-A 배리어층의 화합물 조성은 Al(x-a)Ga(1-x+a)N, 제4-A 배리어층의 화합물 조성은 Al(x-2a)Ga(1-x+2a)N 이며, (여기서, 0<x<1, 0<a<0.05) 제2-A, 제3-A, 제4-A 배리어층을 제외한 제1 배리어층, 제2 배리어층, 제3 배리어층 및 제4 배리어층은 동일한 화합물 조성비로 이루어진 것을 특징으로 하는 본 발명의 일 실시예에 따른 점진적 함정 장벽을 이용한 고효율 DUV LED가 개시된다.

Description

점진적 함정 장벽을 이용한 고효율 ＤＵＶ ＬＥＤ {High Efficiency DUV LED using Gradual trap barrier}
본 발명은 점진적 함정 장벽을 이용한 고효율 DUV LED에 관한 것으로, 보다 구체적으로는 점진적 함정 장벽을 이용하여, Vf가 감소되고, 정공 주입, 광방출크기 및 내부양자효율이 향상된 DUV LED에 관한 것이다.
최근 미국·일본 등, 학계에서 심자외선(DUV, Deep UltraViolet) 발광다이오드(LED)의 효율을 크게 개선한 연구 성과를 잇따라 내놓고 있다. 이러한 DUV LED는 200∼350㎚의 단파장대 심자외선을 발생시키는 LED로, 향후 환경·의료 등 특수 시장에 활용성이 높은 분야다.
단파장대 빛의 특성을 이용한 DUV LED의 DUV 파장은 지표에 도달하는 태양빛에는 자연적으로 존재하지 않는 파장대역으로 세균, 바이러스, 곰팡이 등 대부분의 세균 정화에 대해 효과적이다. 따라서 이를 이용하여, 살균·정수·의료·조명(고연색)·자외경화수지 등을 다양한 특수 분야에 활용할 수 있으며, 효율을 더욱 높이는 기술을 개발할 경우 조명·백라이트유닛(BLU) 등에 쓰이는 백색 LED의 양산 기술로도 응용 분야를 확대할 수 있을 것으로 예상되고 있다.
또한, DUV LED는 타 DUV lamp에 비해 수은과 같은 유해물질을 사용하지 않고 빠른 반응속도, 고효율, 낮은 열 발생의 장점이 있다.
그러나 에피 웨이퍼 가격이 워낙 고가인 데다 지금까지 수율과 광 효율도 극히 저조해 상용화까지는 상당한 시일이 걸릴 것으로 예측됨에 따라, 연구진들은 웨이퍼상에 다양한 혼합결정을 조합하는 등의 방법으로 고출력 LED 소자를 개발하고 있으며, 보다 높은 품질 및 신뢰성을 가진 심자외선 발광 다이오드가 필요한 실정이다.
본 발명의 일 실시예에 따른 점진적 함정 장벽을 이용한 고효율 DUV LED는, Al의 조성비를 점진적으로 감소시킴으로써 Vf를 감소시키는 것을 목적으로 한다.
또한, 본 발명의 일 실시예에 따른 점진적 함정 장벽을 이용한 고효율 DUV LED는, 점진적 함정 장벽을 이용해 정공 주입, 광방출크기 및 내부양자효율을 향상시키는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 점진적 함정 장벽을 이용한 고효율 DUV LED는,
기판으로부터 순차적으로 적층된 N형 화합물 반도체층, 활성층, EBL(Electron Blocking Layer), P형 화합물 반도체층을 가진 DUV LED에 있어서, 상기 활성층은 세 개의 양자우물층 및 상기 N형 화합물 반도체층으로부터 상기 세 개의 양자우물층을 감싸는 제1 배리어층, 제2 배리어층, 제3 배리어층 및 제4 배리어층을 포함하며, 상기 제2 배리어층은 샌드위치 구조로 형성되며, 그 중앙에 조성비를 달리하는 제2-A 배리어층을, 상기 제3 배리어층은 샌드위치 구조로 형성되며, 그 중앙에 조성비를 달리하는 제3-A 배리어층을, 상기 제4 배리어층은 샌드위치 구조로 형성되며, 그 중앙에 조성비를 달리하는 제4-A 배리어층을 각 포함하되, 상기 제2-A 배리어층의 화합물 조성은 Al(x)Ga(1-x)N, 상기 제3-A 배리어층의 화합물 조성은 Al(x-a)Ga(1-x+a)N, 상기 제4-A 배리어층의 화합물 조성은 Al(x-2a)Ga(1-x+2a)N 이며, (여기서, 0<x<1, 0<a<0.5) 상기 제2-A, 제3-A, 제4-A 배리어층을 제외한 상기 제1 배리어층, 제2 배리어층, 제3 배리어층 및 제4 배리어층은 동일한 화합물 조성비로 이루어질 수 있다.
상기 DUV LED의 상기 제2-A 배리어층의 화합물 조성은 Al(x)Ga(1-x)N, 상기 제3-A 배리어층의 화합물 조성은 Al(x-0.05)Ga(1-x+0.05)N, 상기 제4-A 배리어층의 화합물 조성은 Al(x-0.10)Ga(1-x+0.10)N, (여기서, 0<x<1) 인 것을 포함할 수 있다.
상기 제2-A, 제3-A, 제4-A 배리어층을 제외한 상기 제1 배리어층, 제2 배리어층, 제3 배리어층 및 제4 배리어층의 화합물 조성은 Al0 .6Ga0 .4N 을 포함할 수 있다.
상기 제1 배리어층, 상기 제2 배리어층, 상기 제3 배리어층 및 상기 제4배리어층은 각 6nm 두께로 증착되며, 그 중 상기 제2-A 배리어층, 상기 제3-A 배리어층, 상기 제4-A 배리어층은 각 2nm 두께로 증착되는 것을 포함할 수 있다.
상기 N형 화합물 반도체층의 화합물 조성은 n-doped Al0 .6Ga0 .4N, 상기 P형 화합물 반도체층의 화합물 조성은 p-doped Al0.6Ga0.4N, 상기 EBL(Electron Blocking Layer)은 Al0.7Ga0.3N 인 것을 포함할 수 있다.
상기 N형 화합물 반도체층은 2um 두께, 상기 P형 화합물 반도체층은 100nm 두께, 상기 EBL은 15nm 두께로 증착되며, 상기 p-doped Al0 .6Ga0 .4N 위에 증착된 p-GaN 층을 더 포함하되, 상기 p-GaN 층은 20nm 두께로 증착될 수 있다.
본 발명의 일 실시예에 따른 점진적 함정 장벽을 이용한 고효율 DUV LED는, Al의 조성비를 점진적으로 감소시킴으로써 Vf를 감소시킬 수 있다.
또한, 본 발명의 일 실시예에 따른 점진적 함정 장벽을 이용한 고효율 DUV LED는, 점진적 함정 장벽을 이용해 정공 주입, 광방출크기 및 내부양자효율을 향상시킬 수 있다.
도 1은 종래의 DUV LED 구조를 도시한 도면이다.
도 2는 본 발명의 일 실시예에 따른 점진적 함정 장벽을 갖는 DUV LED 구조를 도시한 도면이다.
도 3은 종래의 DUV LED 구조 및 본 발명의 일 실시예에 따른 점진적 함정 장벽을 갖는 DUV LED 구조에 따른 각 에너지 준위를 개략적으로 도시한 도면이다.
도 4는 종래의 DUV LED 구조 및 본 발명의 일 실시예에 따른 점진적 함정 장벽을 갖는 DUV LED 구조에서의 거리에 따른 각 에너지 준위를 그래프로 도시한 도면이다.
도 5는 종래의 DUV LED 구조 및 본 발명의 일 실시예에 따른 점진적 함정 장벽을 갖는 DUV LED 구조에서의 거리에 따른 캐리어 농도를 그래프로 비교하여 도시한 도면이다.
도 6은 종래의 DUV LED 구조 및 본 발명의 일 실시예에 따른 점진적 함정 장벽을 갖는 DUV LED 구조에서의 거리에 따른 전기장 크기를 그래프로 비교하여 도시한 도면이다.
도 7은 종래의 DUV LED 구조 및 본 발명의 일 실시예에 따른 점진적 함정 장벽을 갖는 DUV LED 구조의 광방출크기를 비교하는 그래프를 도시한 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명에서 사용되는 기술적 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아님을 유의해야 한다. 또한, 본 발명에서 사용되는 기술적 용어는 본 발명에서 특별히 다른 의미로 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 의미로 해석되어야 하며, 과도하게 포괄적인 의미로 해석되거나, 과도하게 축소된 의미로 해석되지 않아야 한다. 또한, 본 발명에서 사용되는 기술적인 용어가 본 발명의 사상을 정확하게 표현하지 못하는 잘못된 기술적 용어일 때에는, 당업자가 올바르게 이해할 수 있는 기술적 용어로 대체되어 이해되어야 할 것이다. 또한, 본 발명에서 사용되는 일반적인 용어는 사전에 정의되어 있는 바에 따라, 또는 전후 문맥상에 따라 해석되어야 하며, 과도하게 축소된 의미로 해석되지 않아야 한다.
또한, 본 발명에서 사용되는 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다. 본 발명에서, "구성된다" 또는 "포함한다" 등의 용어는 발명에 기재된 여러 구성 요소들, 또는 여러 단계를 반드시 모두 포함하는 것으로 해석되지 않아야 하며, 그 중 일부 구성 요소들 또는 일부 단계들은 포함되지 않을 수도 있고, 또는 추가적인 구성 요소 또는 단계들을 더 포함할 수 있는 것으로 해석되어야 한다.
이하 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써 본 발명을 자세히 상술한다.
도 1은 종래의 DUV LED 구조를 도시한 도면이다. 도시된 바와 같이, 종래의 DUV LED는 기판으로부터 순차적으로 적층된 N형 화합물 반도체층, 활성층(200), P형 화합물 반도체층 및 EBL(Electron Blocking Layer)을 포함하며, 광방출은 상기 활성층(200)에서 발생하게 된다.
도 2는 본 발명의 일 실시예에 따른 점진적 함정 장벽을 갖는 DUV LED 구조를 도시한 도면이다. 도시된 바와 같이, 본 발명의 일 실시예에 따른 점진적 함정 장벽을 갖는 DUV LED는 활성층(200) 내 각 배리어 간의 Al 조성비를 달리할 수 있다. 자세하게는, 활성층(200) 내 배리어의 화합물 조성비를 점진적으로 변화시킴으로써 전자 차단 효과, 정공 주입, 내부양자효율, 발광강도를 향상시킨, 종래보다 뛰어난 DUV LED를 구현할 수 있다.
즉 바람직하게는, 기판으로부터 순차적으로 적층된 N형 화합물 반도체층, 활성층(200), EBL(Electron Blocking Layer), P형 화합물 반도체층을 가진 DUV LED에 있어서, 상기 활성층(200)은 세 개의 양자우물층 및 상기 N형 화합물 반도체층으로부터 상기 세 개의 양자우물층을 감싸는 제1 배리어층(210), 제2 배리어층(220), 제3 배리어층(230) 및 제4 배리어층(240)을 포함하며, 상기 제2 배리어층(220)은 샌드위치 구조로 형성되며, 그 중앙에 조성비를 달리하는 제2-A 배리어층(221)을, 상기 제3 배리어층(230)은 샌드위치 구조로 형성되며, 그 중앙에 조성비를 달리하는 제3-A 배리어층(231)을, 상기 제4 배리어층(240)은 샌드위치 구조로 형성되며, 그 중앙에 조성비를 달리하는 제4-A 배리어층(241)을 각 포함하되, 상기 제2-A 배리어층(221)의 화합물 조성은 Al(x)Ga(1-x)N, 상기 제3-A 배리어층(231)의 화합물 조성은 Al(x-a)Ga(1-x+a)N, 상기 제4-A 배리어층(241)의 화합물 조성은 Al(x-2a)Ga(1-x+2a)N 이며, (여기서, 0<x<1, 0<a<0.5) 상기 제2-A, 제3-A, 제4-A 배리어층(221, 231, 241)을 제외한 상기 제1 배리어층(210), 제2 배리어층(220), 제3 배리어층(230) 및 제4 배리어층(240)은 동일한 화합물 조성비로 이루어질 수 있다.
또한, 상기 DUV LED의 상기 제2-A 배리어층(221)의 화합물 조성은 Al(x)Ga(1-x)N, 상기 제3-A 배리어층(231)의 화합물 조성은 Al(x-0.05)Ga(1-x+0.05)N, 상기 제4-A 배리어층(241)의 화합물 조성은 Al(x-0.10)Ga(1-x+0.10)N, (여기서, 0<x<1) 인 것을 포함할 수 있다.
또한, 상기 제2-A, 제3-A, 제4-A 배리어층(221, 231, 241)을 제외한 상기 제1 배리어층(210), 제2 배리어층(220), 제3 배리어층(230) 및 제4 배리어층(240)의 화합물 조성은 Al0 .6Ga0 .4N 을 포함할 수 있다.
또한, 상기 제1 배리어층(210), 상기 제2 배리어층(220), 상기 제3 배리어층(230) 및 상기 제4배리어층(240)은 각 6nm 두께로 증착되며, 그 중 상기 제2-A 배리어층(221), 상기 제3-A 배리어층(231), 상기 제4-A 배리어층(241)은 각 2nm 두께로 증착되는 것을 포함할 수 있다.
또한, 상기 N형 화합물 반도체층의 화합물 조성은 n-doped Al0 .6Ga0 .4N, 상기 P형 화합물 반도체층의 화합물 조성은 p-doped Al0 .6Ga0 .4N, 상기 EBL(Electron Blockingr Layer)은 Al0.7Ga0.3N 인 것을 포함할 수 있다. 상기 N형 화합물 반도체층 및 P형 화합물 반도체층의 도핑은 n-doped Al0.6Ga0.4N은 Si:6x1018cm-3, p-doped Al0.6Ga0.4N은 Mg:5x1019cm-3, p-doped Gan은 Mg:5x1019cm-3, EBL은 Mg:5x1019cm-3의 비율로 도핑되는 것을 포함할 수 있다.
또한, 상기 N형 화합물 반도체층은 2um 두께, 상기 P형 화합물 반도체층은 100nm 두께, 상기 EBL은 15nm 두께로 증착되며, 상기 p-doped Al0 .6Ga0 .4N 위에 증착된 p-GaN 층을 더 포함하되, 상기 p-GaN 층은 20nm 두께로 증착될 수 있다.
상기 DUV LED의 상기 제2-A 배리어층(221)의 화합물 조성은 Al(x)Ga(1-x)N, 상기 제3-A 배리어층(231)의 화합물 조성은 Al(x-0.05)Ga(1-x+0.05)N, 상기 제4-A 배리어층(241)의 화합물 조성은 Al(x-0.10)Ga(1-x+0.10)N, (여기서, 0<x<1) 인 것을 포함하는 것과 관련하여 아래 표 1을 참고하면,
각 배리어 Al 조성 비율 변화에 따른 특성 변화
AL 조성 변화폭 제1 배리어 Al 조성 제2 배리어 Al 조성 제3 배리어 Al 조성 제4 배리어 Al 조성 IQE Intensity Vf
기준 - 0.6 0.6 0.6 0.6 79.74% 1.82E19 4.792V
1 0.01 0.6 0.6/0.59/0.6 0.6/0.58/0.6 0.6/0.57/0.6 79.67% 1.82E19 4.785V
2 0.03 0.6 0.6/0.57/0.6 0.6/0.54/0.6 0.6/0.51/0.6 87.77% 1.89E19 4.768V
3 0.05 0.6 0.6/0.55/0.6 0.6/0.5/0.6 0.6/0.45/0.6 84.15% 1.98E19 4.756V
상기 표 1에 나타난 바와 같이, 상기 제2-A 배리어층, 제3-A 배리어층, 제4-A 배리어층(221, 231, 241) 조성의 변화폭을 0.05로 하였을 때, 가장 높은 내부양자효율(IQE)과 발광강도를 나타내었고 또 기준 구조보다 낮은 전압값을 가질 수 있다. 특히, 조성변화 비율이 0.05 이상이 되면 배리어층이 우물층보다 에너지 밴드다이어그램상에서 낮아져, 더 이상 배리어로써의 역할을 하지 못하고, 그 곳에서 발광이 일어나게 되면서 오히려 양자우물에서 발광하는데 악영향을 끼친다.
도 3은 종래의 DUV LED 구조 및 본 발명의 일 실시예에 따른 점진적 함정 장벽을 갖는 DUV LED 구조에 따른 각 에너지 준위를 개략적으로 도시한 도면이다. 도시된 바와 같이, 본 발명의 일 실시예에 따른 점진적 함정 장벽을 갖는 DUV LED 구조의 경우, 각 배리어층에 캐리어를 저장함으로써, 활성층(200)에 더 많은 캐리어를 주입할 수 있다.
도 4는 종래의 DUV LED 구조 및 본 발명의 일 실시예에 따른 점진적 함정 장벽을 갖는 DUV LED 구조의 각 에너지 준위를 그래프로 도시한 도면이다. 도시된 바와 같이, 본 발명의 일 실시예에 따른 점진적 함정 장벽을 갖는 DUV LED 구조는 Al이 점진적으로 감소하는 조성을 통해, 오목한 모양의 홀 저장층을 적용한 새로운 개념의 배리어층을 DUV LED 소자에 형성함으로써, 함정 장벽 구조를 통한 정공 주입 향상과 전체적인 Al 조성비 감소를 통한 전압값(Vf) 감소를 달성할 수 있다.
도 5는 종래의 DUV LED 구조 및 본 발명의 일 실시예에 따른 점진적 함정 장벽을 갖는 DUV LED 구조의 캐리어 농도를 그래프로 비교하여 도시한 도면이다. 도시된 바와 같이, 본 발명의 일 실시예에 따른 점진적 함정 장벽을 갖는 DUV LED 구조는 배리어층에 정공들을 저장해 활성층(200) 전체의 정공 농도가 증가하면서 우물로 주입되는 정공의 농도를 증가시킬 수 있으며, 또한 활성층(200)의 Al함량이 줄어 들면서 전압값을 감소시킬 수 있다.
도 6은 종래의 DUV LED 구조 및 본 발명의 일 실시예에 따른 점진적 함정 장벽을 갖는 DUV LED 구조에서의 거리에 따른 전기장 크기를 그래프로 비교하여 도시한 도면이다. 도시된 바와 같이, 본 발명의 일 실시예에 따른 점진적 함정 장벽을 갖는 DUV LED 구조는, 각 배리어층의 Al 조성비가 점진적으로 감소함으로써 양자우물층에 걸리는 분극이 감소하여 양자우물층에 캐리어 농도를 증가시킬 수 있다.
도 7은 종래의 DUV LED 구조 및 본 발명의 일 실시예에 따른 점진적 함정 장벽을 갖는 DUV LED 구조의 광방출크기를 비교하는 그래프를 도시한 도면이다. 그래프의 RF는 Reference로 종래의 DUV LED 특성을, Trap는 본 발명의 일 실시예에 따른 점진적 함정 장벽을 갖는 DUV LED 특성을 나타낸다. 도시된 바와 같이 본 발명의 일 실시예에 따른 점진적 함정 장벽을 갖는 DUV LED 구조는 아래 표 2와 같은 수치로, 광방출크기를 향상시킬 수 있다.
종래 DUV LED 구조와 본 발명의 일 실시예에 따른 DUV LED 구조간 특성 비교
구조 λ Vf IQE Intensity
Conventional DUV LED 구조 279nm 4.792V 79.74% 1.82 X 1019
Trap barrier DUV LED 구조 278nm 4.756V 84.15% 1.98 X 1019
상술한 바와 같이, 본 발명의 일 실시예에 따른 점진적 함정 장벽을 갖는 DUV LED 구조는, DUV LED 활성층(200)내의 각 AlGaN 배리어층 중 가운데 부분이, n형 화합물 반도체층으로부터 차례로 AlxGa1-xN, Alx-aGa1-x+aN, Alx-2aGa1-x+2aN, Alx-3aGa1-x+3aN 의 조성을 가지는 층으로 증착되는 것을 포함할 수 있다.(여기서, 0<x<1, 0<a<0.05)
상기와 같은 조성비는 N형 덮개층에서 p형 덮개층쪽으로 갈수록 Al의 조성비가 점점 작아지는 것을 특징으로 하며, 특히 0.05의 비율로 점진적으로 작아질 때, 내부양자효율 및 광방출크기가 극대화되며, Vf 값이 최소화될 수 있다.
이와 같은 배리어층의 구성을 통해, 우물층보다는 Al함량이 높은 부분에서는 발광은 일어나지 않고 캐리어들을 저장하는 효과를 가진다. 즉, 배리어층의 Al 조성이 점진적으로 낮아지므로 활성층 전체의 Al함량이 낮아져 더 낮은 전압값을 가질 수 있고, p형 덮개층쪽 우물로 갈수록 분극이 더 크게 완화된다.
이상과 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 일례로, 본 발명의 일 실시예는 수평형 DUV LED에 대하여만 기술하였으나, 동일한 기술적 사상으로써 수직형 DUV LED에도 적용될 수 있는 것은 자명하다. 즉, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
200 : 활성층
210 : 제1 배리어층 220 : 제2 배리어층
230 : 제3 배리어층 240 : 제4 배리어층
221 : 제2-A 배리어층 231 : 제3-A 배리어층
241 : 제4-A 배리어층 300 : EBL(Electron Blocking Layer)
250 : 양자우물층

Claims (6)

  1. 기판으로부터 순차적으로 적층된 N형 화합물 반도체층, 활성층, EBL(Electron Blocking Layer), P형 화합물 반도체층을 가진 DUV LED에 있어서,
    상기 활성층은 세 개의 양자우물층 및 상기 N형 화합물 반도체층으로부터 상기 세 개의 양자우물층을 감싸는 제1 배리어층, 제2 배리어층, 제3 배리어층 및 제4 배리어층을 포함하며,
    상기 제2 배리어층은 샌드위치 구조로 형성되며, 그 중앙에 조성비를 달리하는 제2-A 배리어층을, 상기 제3 배리어층은 샌드위치 구조로 형성되며, 그 중앙에 조성비를 달리하는 제3-A 배리어층을, 상기 제4 배리어층은 샌드위치 구조로 형성되며, 그 중앙에 조성비를 달리하는 제4-A 배리어층을 각 포함하되,
    상기 제2-A 배리어층의 화합물 조성은
    Figure 112016119962313-pat00008
    , 상기 제3-A 배리어층의 화합물 조성은
    Figure 112016119962313-pat00009
    , 상기 제4-A 배리어층의 화합물 조성은
    Figure 112016119962313-pat00010
    이며,(여기서 0<x<1)
    상기 제2-A, 제3-A, 제4-A 배리어층의 Al 조성비는 0.45 내지 0.60의 비를 가지고 상기 제2-A, 제3-A, 제4-A 배리어층을 제외한 상기 제1 배리어층. 제2 배리어층, 제3 배리어층 및 제4 배리어층은 동일한 화합물 조성비로 이루어진 것을 특징으로 하는 DUV LED.
  2. 삭제
  3. 제1항에 있어서,
    상기 제2-A, 제3-A, 제4-A 배리어층을 제외한 상기 제1 배리어층, 제2 배리어층, 제3 배리어층 및 제4 배리어층의 화합물 조성은 Al0.6Ga0.4N 을 포함하는 것을 특징으로 하는 DUV LED.
  4. 제3항에 있어서,
    상기 제1 배리어층, 상기 제2 배리어층, 상기 제3 배리어층 및 상기 제4배리어층은 각 6nm 두께로 증착되며, 그 중 상기 제2-A 배리어층, 상기 제3-A 배리어층, 상기 제4-A 배리어층은 각 2nm 두께로 증착되는 것을 포함하는 것을 특징으로 하는 DUV LED.
  5. 제4항에 있어서,
    상기 N형 화합물 반도체층의 화합물 조성은 n-doped Al0 .6Ga0 .4N, 상기 P형 화합물 반도체층의 화합물 조성은 p-doped Al0 .6Ga0 .4N, 상기 EBL(Electron Blocking Layer)은 Al0 .7Ga0 .3N이며,
    상기 p-doped Al0.6Ga0.4N 위에 증착된 p-GaN 층을 포함하는 것을 특징으로 하는 DUV LED.
  6. 제5항에 있어서
    상기 N형 화합물 반도체층은 2um 두께, 상기 P형 화합물 반도체층은 100nm 두께, 상기 EBL은 15nm 두께 및 상기 p-GaN 층은 20nm 두께로 증착되는 것을 특징으로 하는 DUV LED.
KR1020150022050A 2015-02-13 2015-02-13 점진적 함정 장벽을 이용한 고효율 ｄｕｖ ｌｅｄ KR101715839B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150022050A KR101715839B1 (ko) 2015-02-13 2015-02-13 점진적 함정 장벽을 이용한 고효율 ｄｕｖ ｌｅｄ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150022050A KR101715839B1 (ko) 2015-02-13 2015-02-13 점진적 함정 장벽을 이용한 고효율 ｄｕｖ ｌｅｄ

Publications (2)

Publication Number Publication Date
KR20160100426A KR20160100426A (ko) 2016-08-24
KR101715839B1 true KR101715839B1 (ko) 2017-03-14

Family

ID=56883963

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150022050A KR101715839B1 (ko) 2015-02-13 2015-02-13 점진적 함정 장벽을 이용한 고효율 ｄｕｖ ｌｅｄ

Country Status (1)

Country Link
KR (1) KR101715839B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6829235B2 (ja) * 2018-11-01 2021-02-10 日機装株式会社 半導体発光素子および半導体発光素子の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014154597A (ja) * 2013-02-05 2014-08-25 Tokuyama Corp 窒化物半導体発光素子

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101228983B1 (ko) * 2008-11-17 2013-02-04 삼성전자주식회사 질화물 반도체 발광소자
KR101953716B1 (ko) * 2012-08-23 2019-03-05 엘지이노텍 주식회사 발광소자, 발광 소자 패키지 및 조명 시스템
KR102224116B1 (ko) * 2014-07-28 2021-03-09 엘지이노텍 주식회사 발광소자 및 조명시스템

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014154597A (ja) * 2013-02-05 2014-08-25 Tokuyama Corp 窒化物半導体発光素子

Also Published As

Publication number Publication date
KR20160100426A (ko) 2016-08-24

Similar Documents

Publication Publication Date Title
US10593830B1 (en) Ultraviolet light emitting diode structures and methods of manufacturing the same
US9705030B2 (en) UV LED with tunnel-injection layer
KR101259328B1 (ko) 구리 블렌드 ⅰ- ⅶ 화합물 반도체 발광 디바이스
CN108231960A (zh) 一种提高光效的AlGaN基半导体紫外器件及其制备方法
CN110752279B (zh) 一种具有超薄铝铟氮插入层的紫外发光二极管及其制备方法
CN107394019A (zh) 一种半导体发光元件及其制备方法
CN112382710A (zh) 一种具有阶梯型电子阻挡层结构的深紫外led及制备方法
CN111223969B (zh) 一种具有可见光波段的深紫外led器件及其制备方法
KR100604423B1 (ko) 질화물 반도체 소자
CN112382708B (zh) 一种具有组分渐变量子阱结构的深紫外led及制备方法
CN112242464B (zh) 一种具有空穴蓄积结构的深紫外led及其制备方法
CN110649137A (zh) 一种紫外发光二极管外延结构及其制作方法
WO2019105204A1 (zh) 一种黄绿光发光二极管
TWI549317B (zh) 發光二極體
KR101715839B1 (ko) 점진적 함정 장벽을 이용한 고효율 ｄｕｖ ｌｅｄ
CN103311389B (zh) 发光二极管外延片及其制造方法
KR101507130B1 (ko) 초격자층을 갖는 발광 다이오드
CN115148872A (zh) 一种深紫外led外延结构及其制备方法
KR100910476B1 (ko) 초격자구조의 활성층을 갖는 질화물 반도체 소자
KR101674931B1 (ko) 점진적 문턱 장벽을 이용한 고효율 ｄｕｖ ｌｅｄ
CN107146836A (zh) 具有渐变In组分p型InGaN导电层的GaN基绿光LED外延结构及其制备方法
KR20170075408A (ko) 발광 소자
CN113097353A (zh) 一种紫外led及其制作方法
CN112242465A (zh) 一种具有增强出光p型层的氮化物半导体发光二极管
CN110600595A (zh) 铝镓氮基紫外led外延结构及紫外led灯

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200304

Year of fee payment: 4