KR101714862B1 - 금속 나노 홀 어레이에 의한 표면 플라즈몬 현상을 이용한 금속 막 구조 투명 자석 및 금속 막 구조 투명 자석 제작 방법 - Google Patents

Abstract

금속 나노 홀 어레이에 의한 표면 플라즈몬 현상을 이용한 금속 막 구조 투명 자석 및 금속 막 구조 투명 자석 제작 방법이 개시된다. 본 발명의 일실시예에 따른 금속 막 구조 투명 자석은, 적어도 하나의 나노 홀 어레이가 형성되는 한층 이상의 금속 막을 포함하고, 상기 한층 이상의 금속 막은, 상기 나노 홀 어레이로 광이 입사 됨에 따라, 표면 플라즈몬(Surface Plasmon)을 발생하여 광투과성을 갖는다.

Description

금속 나노 홀 어레이에 의한 표면 플라즈몬 현상을 이용한 금속 막 구조 투명 자석 및 금속 막 구조 투명 자석 제작 방법{TRANSPARENT MAGNETIC WITH METAL MEMBRANE STRUCTURE USING SURFACE PLASMON BY METAL NANO HOLE ARRAY AND METHOD FOR MANUFACTURING THE TRANSPARENT MAGNETIC}

본 발명은 금속 나노 홀 어레이에 의한 표면 플라즈몬 현상을 이용한 금속 막 구조 투명 자석 및 금속 막 구조 투명 자석 제작 방법에 관한 것으로, 더욱 상세하게는 전 가시광 영역에서 높은 광 투과율을 갖는 동시에 자성의 성질을 가지는 금속 막 구조 투명 자석 및 금속 막 구조 투명 자석 제작 방법에 관한 것이다.

일반적으로 자성 물질은 스마트 폰, 태블릿 PC 등과 같은 개인 휴대 단말 장치나 자성 센서, 기억소자, 자기장 차폐물질 등 여러 산업 기술 분야에서 사용되고 있으며, 특히 자성 홀 소자, 자기 다이오드, 자기 저항 기억소자, 자기장 차폐물질 등으로 널리 사용되고 있다.

여기서, 자성 홀 소자는, 홀 효과(금속과 반도체에 대해 동일한 방향으로 전류를 흐르게 한 상태에서 그에 수직인 방향으로 자기장을 가하여, 금속과 반도체의 수직한 방향으로 기전력이 발생하는 현상을 말함.)에 의해 만들어진 소자와 자성 물질을 결합한 것으로, 현재 맥진기 등의 바이오 자성 센서 분야에서 응용되고 있다. 하지만 광학적인 한계로 인해 자성과 광학을 융합한 새로운 바이오 자성 센서를 만드는 데에는 문제점이 있다.

다이오드는 전류를 한 방향으로만 흐르게 하는 정류기로서, 전파 등의 교류파를 직류 전압으로 변환하는 소자이다. 자기 다이오드는, 자석의 자화 방향에 따라 저항 값이 바뀌는 것을 이용하여 기존 다이오드와 같이 정류기 역할을 해주는 소자를 말한다. 이러한 자기 다이오드는 개인 휴대 단말 장치, 대 소형 가전 등의 넓은 전자 통신 산업 분야에 응용되고 있다. 투명한 자기 전자 통신 기기를 위해서는 투명한 자기 다이오드가 필요하다. 하지만 자기 다이오드에 들어가는 종래의 자성물질들의 광학적 한계 때문에 투명한 자기 다이오드를 구현하지 못하고 있다.

자기 저항 기억 소자는, 자성에 따라 전기 저항이 변하는 자기저항 현상과 물질의 자화 상태를 전기적으로 제어하여 자성 박막에 특정한 스핀을 입혀 정보를 읽고 쓰는 기억 소자를 말한다. 이러한 자기 저항 기억 소자는 매우 얇은 자성 박막구조물에 형성되는 자구의 자화 방향에 따라 0과 1을 나누어 기억하는 자기 기억 소자(Magnetic Random Access Memory)에 사용되고 있다. 자기 저항 기억 소자는 자료 처리 속도가 매우 빠르고 소비 전력이 적으며 비휘발성 특성을 가지기 때문에 전자 기술 산업 분야에서 차세대 메모리로 각광 받고 있다. 하지만 종래의 자성 물질은 전 가시광 영역에서 매우 낮은 광 투과율을 갖기 때문에 투명한 자성 메모리를 구현하는 데에는 어려움이 있다.

자기장 차폐는 자기장이 들어오는 전기에 따라 전자제품 내부에서 자기장이 유도가 되어 기기의 오작동의 원인이 되는 것을 막아주는 것이다. 종래의 자기장 차폐물질은 낮은 광 투과율을 갖고 있기 때문에 가시광 영역에서 투명한 자기 차폐 창을 구현하는 데에는 어려움이 있다.

이러한 자성 홀 소자, 자기 다이오드, 자기 저항 기억 소자, 자기장 차폐 등의 자성 물질은, 철, 코발트, 니켈 및 그 합금들에 기반한 강자성체로서 좋은 자성을 가지고 있으나, 전 가시광 영역에서 낮은 광 투과도를 보이기 때문에 광학적 특성과의 융합이 어렵다는 문제점을 가지고 있다.

이에 따라, 높은 광학적 투과도를 포함하는 광학적 특성을 자성체 물질에 부여하여, 투명한 전자기 소자를 포함하는 제품을 구현하기 위한 기술이 요구되고 있다.

상술한 문제점을 해결하기 위해, 본 발명의 실시예는 적어도 하나의 나노 홀 어레이가 형성된 한층 이상의 금속 막을 포함하고, 상기 나노 홀 어레이로 광이 입사 됨에 따라 표면 플라즈몬(Surface Plasmon)을 발생하여 높은 광투과성을 갖는 금속 나노 홀 어레이에 의한 표면 플라즈몬 현상을 이용한 금속 막 구조 투명 자석 및 금속 막 구조 투명 자석의 제작 방법을 제공하는 것을 목적으로 한다.

본 발명의 일실시예에 따른 금속 나노 홀 어레이에 의한 표면 플라즈몬 현상을 이용한 금속 막 구조 투명 자석은, 적어도 하나의 나노 홀 어레이가 형성되는 한층 이상의 금속 막을 포함하고, 상기 한층 이상의 금속 막은, 상기 나노 홀 어레이로 광이 입사 됨에 따라, 표면 플라즈몬(Surface Plasmon)을 발생하여 광투과성을 갖는다.

또한, 본 발명의 일실시예에 따른 금속 나노 홀 어레이에 의한 표면 플라즈몬 현상을 이용한 금속 막 구조 투명 자석 제작 방법은, 기판 상의 레지스트 층을 노광하여 나노 홀 패턴을 패터닝하는 단계와, 상기 나노 홀 패턴이 패터닝된 상기 기판 상의 레지스트 층에, 한층 이상의 금속 막을 증착하는 단계와, 자기장에 노출시켜, 상기 나노 홀 패턴에 의한 적어도 하나의 나노 홀 어레이를, 상기 한층 이상의 금속 막에 형성하는 단계, 및 상기 나노 홀 어레이로 광을 입사하여 표면 플라즈몬을 발생시켜, 상기 표면 플라즈몬에 의해, 상기 한층 이상의 금속 막이 광투과성을 갖도록 하는 단계를 포함한다.

본 발명의 일실시예에 따르면, 적어도 하나의 나노 홀 어레이가 형성된 한층 이상의 금속 막을 포함하고, 상기 나노 홀 어레이로 광이 입사 됨에 따라 표면 플라즈몬을 발생하여 높은 광투과성을 갖는 금속 막 구조 투명 자석 및 상기 금속 막 구조 투명 자석의 제작 방법을 제공할 수 있다.

또한, 본 발명의 일실시예에 따르면, 나노 홀 어레이로 인한 표면 플라즈몬 현상에 의해 전 가시광 영역에서 높은 투과도를 가지는 동시에, 자성의 특성을 가지는 한층 이상의 금속 막 구조 투명 자석을 제작할 수 있다. 이러한 금속 막 구조 투명 자석은 투명한 전자 제품, 자기 차폐 창, 광 융합 자기 센서 등 다양한 분야에 이용될 수 있다.

도 1은 본 발명의 일실시예에 따른 금속 막 구조 투명 자석의 구성을 도시한 도면이다.
도 2는 본 발명의 일실시예에 따른 금속 막 구조 투명 자석에서, 한층 이상의 금속 막에 나노 홀 어레이를 형성하는 일례를 도시한 도면이다.
도 3은 본 발명의 일실시예에 따른 금속 막 구조 투명 자석에서, 한층 이상의 금속 막에 나노 홀 어레이를 형성하는 다른 일례를 도시한 도면이다.
도 4는 본 발명의 일실시예에 따른 금속 막 구조 투명 자석의 단면도를 도시한 도면이다.
도 5는 본 발명의 일실시예에 따른 금속 막 구조 투명 자석에서, 나노 홀의 모양의 일례들을 도시한 도면이다.
도 6은 본 발명의 일실시예에 따른 금속 막 구조 투명 자석에서, 나노 홀의 지름에 따른 광 투과율을 나타낸 그래프이다.
도 7은 본 발명의 일실시예에 따른 금속 막 구조 투명 자석에서, 하나 이상의 나노 홀 간의 간격에 따른 광 투과율을 나타낸 그래프이다.
도 8은 본 발명의 일실시예에 따른 금속 막 구조 투명 자석에서, 나노 홀의 모양에 따른 광 투과율을 나타낸 그래프이다.
도 9 내지 도 12는 본 발명의 일실시예에 따른 금속 막 구조 투명 자석에서, 자화 방향 및 나노 홀의 모양에 따른 자성을 나타낸 그래프이다.
도 13은 본 발명의 일실시예에 따른 금속 막 구조 투명 자석 제작 방법의 순서를 도시한 흐름도이다.

이하, 첨부된 도면들을 참조하여 본 발명의 일실시예에 따른 응용프로그램 업데이트 장치 및 방법에 대해 상세히 설명한다. 그러나, 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.

도 1은 본 발명의 일실시예에 따른 금속 막 구조 투명 자석의 구성을 도시한 도면이다.

도 1을 참조하면, 본 발명의 일실시예에 따른 금속 막 구조 투명 자석(100)은 적어도 하나의 나노 홀 어레이(130)가 형성되는 한층 이상의 금속 막(111,113)을 포함하여 구성할 수 있다.

여기서, 한층 이상의 금속 막(111,113)은 나노 홀 어레이(130)로 광이 입사 됨에 따라, 표면 플라즈몬(Surface Plasmon)을 발생하여 광투과성을 갖는다.

구체적으로, 금속 막 구조 투명 자석(100)은 나노 홀 어레이(130)가 형성된 한층 이상의 금속 막(111,113)을 기판(120) 상에 증착하여 제작될 수 있다. 여기서, 기판(120)은 쿼츠, 글라스, 반도체 및 플라스틱 중 어느 하나일 수 있다.

또한, 금속 막 구조 투명 자석(100)은 자성체 박막(112)을 더 포함하여 구성할 수 있다.

자성체 박막(112)은 표면으로 상기 나노 홀 어레이가 형성되어 입사된 상기 광에 의해 상기 표면 플라즈몬을 발생하는 상기 한층 이상의 금속 막(111,113)과 접합할 수 있다. 한층 이상의 금속 막(111,113)은 한층 이상의 금속 막(111,113) 사이에 배치되는 자성체 박막(112)의 강자성체 성질에 의해 자기적 성질을 나타낼 수 있다.

한층 이상의 금속 막(111,113) 및 그 사이에 배치된 자성체 박막(112)을, 다층금속막(110)이라 지칭할 수 있다.

한층 이상의 금속 막(111,113)은 은, 금, 백금, 알루미늄 및 구리로 이루어진 군으로부터 선택되는 1 종의 플라즈모닉 특성을 가지는 금속 또는 이들의 합금일 수 있다. 즉, 한층 이상의 금속 막(111,113)은 전 가시광 영역에서 높은 광 투과율을 가지도록 표면 플라즈몬을 발생하는 금속으로서, 금, 은, 백금, 알루미늄 및 구리 중 적어도 하나일 수 있다.

여기서, 표면 플라즈몬이란 금속에 있는 자유전자들이 입사하는 광과 상호작용하여 집단적으로 진동하는 현상으로, 나노 홀 어레이(130)에 입사된 광에 의해 금속 막(111,113) 내부의 자유전자들이 표면 플라즈몬을 발생시키고, 이로 인해 높은 광 투과율을 유도할 수 있다.

또한, 각 금속 막(111,113)은 선정된 범위의 두께(예를 들어, 10 내지 100nm)로 제작될 수 있다. 두께가 10nm 미만일 경우 한층 이상의 금속 막(111,113)의 제작 공정에 어려움이 있으며, 두께가 100nm를 초과하면 광 투과율이 감소하므로, 본 발명의 금속 막 구조 투명 자석(100)은 투명 자석으로 활용되기 어려울 수 있다.

자성체 박막(112)은 복수의 금속 막(111,113) 사이에 배치되고, 상기 표면 플라즈몬에 의해 자기적 성질을 나타낼 수 있다.

일례로, 자성체 박막(112)은 강자성체 성질을 나타내는 자기 물질로서, 철, 니켈 및 코발트로 이루어진 군으로부터 선택되는 1 종의 자성 특성을 가지는 자성체 또는 이들의 합금일 수 있다.

외부에서 자성체 박막(112)에 자기장을 걸어주면 자구들이 자화 방향을 정렬할 수 있으며, 외부 자기장을 없애더라도 자성체 박막(112)의 특성상 일정 시간 이상 자화가 남게 되어, 자성체 박막(112)은 자석이 될 수 있다. 한편, 외부에서 자성체 박막(112)에 자기장을 걸어주지 않은 상태에서는 원자의 스핀이 서로 교환 결합을 통해 강한 상호작용을 하므로, 단일 자구 내에서 자구들이 규칙적으로 배열될 수 있으나, 다수의 지구에서는 자구의 자화 방향이 다양하게 나타나 거시적인 자화는 나타나지 않을 수 있다.

또한, 자성체 박막(112)은 선정된 범위의 두께(예를 들어, 10 내지 100nm)로 제작될 수 있다. 두께가 10nm 미만일 경우 광 투과율이 증가하지만, 자성체 박막(112)의 부피가 감소함에 따라 전체적인 자성의 세기가 감소하고 제작 공정에 어려움이 있으며, 두께가 100nm를 초과하면 전체적인 자성의 세기는 증가하지만 광 투과율이 감소하므로, 본 발명의 금속 막 구조 투명 자석(100)은 투명 자석으로 활용되기 어려울 수 있다.

나노 홀 어레이(130)는 선정된 간격(예컨대, '50nm')으로 이격되어 배열되며, 원형 또는 다각형으로 이루어지는 하나 이상의 나노 홀을 포함할 수 있다.

예를 들어, 도 5를 참조하면, 나노 홀 어레이(130)는 하나 이상의 나노 홀을 포함하며, 각 나노 홀은 도 5의 (ⅰ)과 같이 원형이거나, 도 5의 (ⅱ)와 같이 마름모형이거나, 도 5의 (ⅲ)과 같이 사각형일 수 있다.

또한, 나노 홀 어레이(130)는 도 8을 참조하면, 각 나노 홀이 원형인 경우, 파장 556nm에서 최대 광 투과율(54%)을 가지고, 파장 451nm에서 상대적으로 낮은 최소 광 투과율(25%)을 가질 수 있다. 또한, 나노 홀 어레이(130)는 각 나노 홀이 마름모형인 경우, 파장 400nm에서 최대 광 투과율(52%)을 가지므로 원형인 경우보다 최대 광 투과율은 낮지만, 파장 520nm에서 최소 광 투과율(42%)을 가져, 원형인 경우보다 상대적으로 안정된 광 투과율을 가질 수 있다. 또한, 나노 홀 어레이(130)는 각 나노 홀이 사각형(예컨대 도 5의 (ⅲ)과 같이 정사각형)인 경우, 파장 437nm에서 최대 광 투과율(72%), 파장 400nm에서 최소 광 투과율(60%)을 가지며, 원형이나 마름모형에 비해 상대적으로 높은 동시에 안정된 광 투과율을 가질 수 있다.

또한, 나노 홀 어레이(130)는 선정된 범위의 지름(예를 들어, 100 내지 700nm)을 갖는 하나 이상의 나노 홀이, 선정된 간격(예를 들어, 20 내지 200nm)으로 이격되어 배열될 수 있다.

이때, 상기 각 나노 홀의 지름이 100nm 미만이면 광 투과율이 감소하는 문제가 있고, 지름이 700nm를 초과하면 광 투과율은 증가하지만 자성체 박막(112)의 부피가 감소하여 전체적인 자성의 세기가 감소하는 문제점이 있을 수 있다.

또한, 상기 각 나노 홀의 간격이 20nm 미만이면 자성체 박막(112)의 부피가 감소하여 전체적인 자성의 세기가 감소하는 동시에 제작 공정이 어려울 수 있고, 간격이 200nm를 초과하면 전체적인 자성의 세기는 증가하지만 광 투과율이 감소하므로 본 발명의 금속 막 구조 투명 자석(100)은 투명 자석으로서 활용되기 어려울 수 있다.

이와 같이, 본 발명의 일실시예에 따르면, 나노 홀 어레이로 인한 표면 플라즈몬 현상에 의해 전 가시광 영역에서 높은 투과도를 가지는 동시에, 자성의 특성을 가지는 한층 이상의 금속 막 구조 투명 자석을 제작할 수 있다. 이러한 금속 막 구조 투명 자석은 투명한 전자 제품, 자기 차폐 창, 광 융합 자기 센서 등 다양한 분야에 이용될 수 있다.

도 2는 본 발명의 일실시예에 따른 금속 막 구조 투명 자석에서, 한층 이상의 금속 막에 나노 홀 어레이를 형성하는 일례를 도시한 도면이다.

도 2에는 이빔 리소그래피(Electron beam lithography) 공정을 통해 한층 이상의 금속 막에 나노 홀 어레이를 형성하는 제작 공정이 도시되어 있다. 본 제작 공정에 의해, 나노 홀 어레이(208)가 형성된 한층 이상의 금속 막(204)을 포함하는 금속 막 구조 투명 자석(200)이 제작될 수 있다.

상기 제작 공정은, 기판(201)을 준비하고 기판(201) 상에 스핀 코팅(spin coating)을 통해 레지스트 층(202)을 형성하는 단계(도 2의 (ⅰ))와, 이빔을 발생시켜 레지스트 층(202)을 노광하여 나노 홀 패턴(203)을 형성하는 단계(도 2의 (ⅱ))와, 레지스트 층(202)에서 나노 홀 패턴(203)이 형성된 영역(예컨대, 원기둥)과, 그 이외의 영역(예컨대, 원기둥 제외한 영역)을 구분하여 다층금속막(204,205)을 증착하는 동시에, 기판(201)의 표면에 수평(206)하거나, 또는 수직(207)하는 자화 방향으로 자기장에 노출시키는 단계(도 2의 (ⅲ)), 및 제거 용액을 이용하여 기판(201)으로부터 레지스트 층(202)을 제거 함으로써, 하나 이상의 나노 홀을 포함하는 나노 홀 어레이(208)를 다층금속막(204)에 형성하는 단계를 포함할 수 있다.

도 3은 본 발명의 일실시예에 따른 금속 막 구조 투명 자석에서, 한층 이상의 금속 막에 나노 홀 어레이를 형성하는 다른 일례를 도시한 도면이다.

도 3에는 건식 식각을 통해 한층 이상의 금속 막에 나노 홀 어레이를 형성하는 제작 공정이 도시되어 있다. 본 제작 공정에 의해, 나노 홀 어레이(305)가 형성된 한층 이상의 금속 막(302)를 포함하는 금속 막 구조 투명 자석(300)이 제작될 수 있다.

상기 제작 공정은, 기판(301)을 준비하고 기판(301) 상에 한층 이상의 금속 막(302)을 증착하는 동시에, 기판(301)의 표면에 수평(304)하거나, 또는 수직(305)하는 자화 방향으로 자기장에 노출시키고, 기판(301) 상에 스핀 코팅을 통해 레지스트 층(303)을 형성하는 단계(도 3의 (ⅰ))와, 이빔을 발생시켜 레지스트 층(303)을 노광하여 나노 홀 패턴(306)을 형성하는 단계(도 3의 (ⅱ))와, 상기 나노 홀 패턴(306)을 마스크로 사용하여 건식 식각을 통해 한층 이상의 금속 막(302)을 식각 함으로써, 하나 이상의 나노 홀을 포함하는 나노 홀 어레이(307)를 한층 이상의 금속 막(302)에 형성하는 단계를 포함할 수 있다.

일례로, 상기 제작 공정은 도 3의 (ⅱ)에 도시된 바와 같이 기판(301) 상의 레지스트 층(303)에서 노광되는 영역이 현상액에 의해 제거되어 상기 나노 홀 패턴(306)을 패터닝하도록, 도 3의 (ⅰ)에서 포지티브 레지스트(Positive Resist)를 사용하여 스핀 코팅을 통해 레지스트 층(303)을 형성할 수 있다.

상기 제작 공정은 상기 포지티브 레지스트의 일례로, PMMA(폴리메타크릴산 메틸, (Poly(methyl methacrylate))을 사용할 수 있으며, 이 경우, 상기 제작 공정은 한층 이상의 금속 막(302)의 상층부에 질화물이나 산화물을 증착하게 되며, 식각 저항력이 작은 PMMA가 모두 식각되어도 질화물이나 산화물에 PMMA로 패터닝된 상기 나노 홀 패턴(306)이 그대로 식각되어 PMMA를 대체하는 마스크의 역할을 할 수 있다.

도 4는 본 발명의 일실시예에 따른 금속 막 구조 투명 자석의 단면도를 도시한 도면이다.

도 4를 참조하면, 본 발명의 일실시예에 따른 금속 막 구조 투명 자석(400)은, 기판(401), 한층 이상의 금속 막(402,404) 및 자성체 박막(403)을 포함하여 구성될 수 있다.

구체적으로, 금속 막 구조 투명 자석(400)은 기판(401) 상에 한층 이상의 금속 막(402,404)을 증착하고, 한층 이상의 금속 막(402,404) 사이에 자성체 박막(403)을 배치할 수 있다. 한층 이상의 금속 막(402,404)은 대략 15 내지 50 nm의 두께로 제작될 수 있다.

이때, 한층 이상의 금속 막(402,404) 및 그 사이에 배치된 자성체 박막(403)을, 다층금속막(405)이라 지칭할 수 있다. 상기 다층금속막(405)에는 하나 이상의 나노 홀(406,407)이 주기적으로 배열되는 나노 홀 어레이가 형성될 수 있다. 여기서, 각 나노 홀(406,407)은 대략 100 ~ 700nm의 지름을 가지며, 대략 20nm ~ 200nm의 간격으로 배열될 수 있다.

도 5는 본 발명의 일실시예에 따른 금속 막 구조 투명 자석에서, 나노 홀의 모양의 일례들을 도시한 도면이다.

도 5를 참조하면, 나노 홀 어레이(130)는 하나 이상의 나노 홀을 포함하며, 각 나노 홀은 다양한 형태로 주기적으로 배치되는 일정한 패턴일 수 있다. 예를 들어, 각 나노 홀은 도 5의 (ⅰ)과 같이 원형이거나, 도 5의 (ⅱ)와 같이 마름모형이거나, 도 5의 (ⅲ)과 같이 사각형일 수 있다.

이와 같이, 본 발명의 금속 막 구조 투명 자석은, 하나 이상의 나노 홀이 한층 이상의 금속 막에 주기적으로 배열되는 나노 홀 어레이에 의해 표면 플라즈몬 현상이 발생 함에 따라 광 투과율을 크게 높일 수 있다.

도 6은 본 발명의 일실시예에 따른 금속 막 구조 투명 자석에서, 나노 홀의 지름에 따른 광 투과율을 나타낸 그래프이다.

도 6에는 나노 홀의 지름이 각각 100nm, 200nm, 400nm, 700nm인 경우의 광 투과율이 도시되어 있다. 이때, 금속 막 구조 투명 자석은 상층부와 하층부에 은(Silver)을 배치하고, 중층부에는 자성체 박막으로서 니켈(Nickel)을 배치할 수 있다.

도 6에 도시된 바와 같이, 나노 홀의 지름이 100nm 미만이면 광 투과율이 감소하는 경향이 있고, 나노 홀의 지름이 700nm를 초과하면 광 투과율이 증가하는 경향이 있다는 것을 알 수 있다. 하지만, 나노 홀의 지름이 700nm를 초과하면 자성체 박막의 부피가 감소하여 전체적인 자성의 세기가 감소하는 문제점이 있을 수 있다. 따라서, 나노 홀의 지름은 대략 100 ~ 700nm이 바람직할 수 있다.

도 7은 본 발명의 일실시예에 따른 금속 막 구조 투명 자석에서, 하나 이상의 나노 홀 간의 간격에 따른 광 투과율을 나타낸 그래프이다.

도 7에는 나노 홀의 간격이 각각 20nm, 50nm, 100nm, 200nm인 경우의 광 투과율이 도시되어 있다. 이때, 금속 막 구조 투명 자석은 상층부와 하층부에 은을 배치하고, 중층부에는 자성체 박막으로서 니켈을 배치할 수 있다.

도 7에 도시된 바와 같이, 나노 홀의 간격이 20nm 미만이면 광 투과율이 증가하는 경향이 있으나, 자성체 박막의 부피가 감소하여 전체적인 자성의 세기가 감소하고 제작 공정이 어려울 수 있다. 또한, 나노 홀의 간격이 200nm를 초과하면 전체적인 자성의 세기는 증가하지만, 광 투과율이 감소하여 투명 자석으로의 활용에 문제점이 있을 수 있다.

도 8은 본 발명의 일실시예에 따른 금속 막 구조 투명 자석에서, 나노 홀의 모양에 따른 광 투과율을 나타낸 그래프이다.

도 8에는 나노 홀의 모양이 각각 원형, 마름모형, 사각형인 경우의 광 투과율이 도시되어 있다.

도 8에 도시된 바와 같이, 나노 홀의 모양이 원형인 경우, 파장 556nm에서 최대 광 투과율(54%)이 나타나고, 파장 451nm에서 상대적으로 낮은 최소 광 투과율(25%)이 나타날 수 있다.

또한, 나노 홀의 모양이 마름모형인 경우, 파장 400nm에서 최대 광 투과율(52%)을 나타내고, 파장 520nm에서 최소 광 투과율(42%)을 나타낼 수 있다. 이 경우, 원형인 경우보다 최대 광 투과율은 낮지만, 상대적으로 안정된 광 투과율을 나타낼 수 있다.

또한, 나노 홀의 모양이 사각형인 경우, 파장 437nm에서 최대 광 투과율(72%)을 나타내고, 파장 400nm에서 최소 광 투과율(60%)을 나타낼 수 있다. 이 경우, 원형이나 마름모형에 비해 상대적으로 높고, 안정된 광 투과율을 나타낼 수 있다.

도 9 내지 도 12는 본 발명의 일실시예에 따른 금속 막 구조 투명 자석에서, 자화 방향 및 나노 홀의 모양에 따른 자성을 나타낸 그래프이다.

도 9에는 자화 방향이 수평이고 나노 홀의 모양이 원형인 경우의 자성이 도시되어 있다. 도 10에는 자화 방향이 수평이고 나노 홀의 모양이 사각형인 경우의 자성이 도시되어 있다. 도 11에는 자화 방향이 수평이고 나노 홀의 모양이 마름모형인 경우의 자성이 도시되어 있다. 도 12는 자화 방향이 수직이고 나노 홀의 모양이 사각형인 경우의 자성이 도시되어 있다.

도 13은 본 발명의 일실시예에 따른 금속 막 구조 투명 자석 제작 방법의 순서를 도시한 흐름도이다.

도 13을 참조하면, 단계(1310)에서, 금속 막 구조 투명 자석 제작 방법은, 기판 상의 레지스트 층을 노광하여 나노 홀 패턴을 패터닝한다.

일례로, 금속 막 구조 투명 자석 제작 방법은, 상기 기판 상에 레지스트 층을 스핀 코팅(Spin Coating)하고, 상기 스핀 코팅에 의해 생성된 상기 기판 상의 레지스트 층을 소프트 베이킹(Soft Baking)하여 잔류 용매(불순물)를 제거한 뒤, 상기 잔류 용매가 제거된 상기 기판 상의 레지스트 층을 노광하여, 나노 홀 패턴을 패터닝(형성)할 수 있다.

여기서, 소프트 베이킹은 잔류 용매에 의한 설비 오염을 막아 주며, 레지스트 층의 반응을 일정하게 유지시켜 주는 역할을 할 수 있다. 일반적으로 소프트 베이킹은 일정 온도(예를 들어, 170 내지 180℃)에서 잔류 용매를 제거 함으로써 레지스트 층의 밀도를 높여 환경 변화의 민감도를 줄일 수 있다.

이때, 금속 막 구조 투명 자석 제작 방법은, 포지티브 레지스트(Positive Resist)에 따라, 상기 기판 상의 레지스트 층에서 노광되는 영역을 제거하여, 상기 나노 홀 패턴을 패터닝하거나, 또는 네거티브 레지스트(Negative Resist)에 따라, 상기 기판 상의 레지스트 층에서 노광되는 영역을 제외한 나머지 영역을 제거하여, 상기 나노 홀 패턴을 패터닝할 수 있다. 이때, 금속 막 구조 투명 자석 제작 방법은, 원형 또는 다각형으로 이루어지는 하나 이상의 나노 홀을, 선정된 간격으로 상기 기판 상의 레지스트 층에 이격시켜 배열 함으로써, 상기 나노 홀 패턴을 패터닝할 수 있다.

예를 들어, 금속 막 구조 투명 자석 제작 방법은, 도 3의 (ⅱ)에 도시된 바와 같이 기판(301) 상의 레지스트 층(303)에서 노광되는 영역이 현상액에 의해 제거되어 상기 나노 홀 패턴(306)을 패터닝하도록, 도 3의 (ⅰ)에서 포지티브 레지스트(Positive Resist)를 사용하여 스핀 코팅을 통해 레지스트 층(303)을 형성할 수 있다.

또한, 금속 막 구조 투명 자석 제작 방법은, 도 2의 (ⅱ)에 도시된 바와 같이 기판(201) 상의 레지스트 층(202)에서 노광되는 영역을 제외한 영역이 현상액에 의해 제거되어 예컨대 원기둥 형태의 나노 홀 패턴(203)을 패터닝하도록, 도 2의 (ⅰ)에서 네거티브 레지스트를 사용하여 스핀 코팅을 통해 레지스트 층(202)을 형성할 수 있다. 여기서, 상기 네거티브 레지스트의 일례로, ma-N2403 또는 AR-N 등이 사용될 수 있다.

여기서, 상기 기판 상의 레지스트 층의 두께는, 스핀 코팅 시의 RPM(Revolution Per Minute)과, 폴리메타크릴산 메틸(Poly(methyl methacrylate), PMMA) 희석도에 의해 조절될 수 있다.

상기 나노 홀 패턴을 패터닝하는 다른 일례로, 금속 막 구조 투명 자석 제작 방법은, 이빔 리소그래피 공정 대신에 기판을 준비하고(제1 단계), 상기 기판 상의 적어도 일부를 고분자 나노 입자를 포함하는 코팅용액으로 드롭 코팅(drop coating)하고(제2 단계), 상기 드롭 코팅된 영역 및 드롭 코팅되지 않은 영역 상부에, 상기 한층 이상의 금속 막을 증착하여 자기장에 노출시키고(제3 단계), 상기 고분자 나노 입자를 제거하여, 상기 기판 상에 오목한 하나 이상의 나노 홀을 형성할 수 있다(제4 단계).

단계(1320)에서, 금속 막 구조 투명 자석 제작 방법은, 상기 나노 홀 패턴이 패터닝된 상기 기판 상의 레지스트 층에, 한층 이상의 금속 막을 증착하고, 단계(1330)에서, 금속 막 구조 투명 자석 제작 방법은, 자기장에 노출시켜, 상기 나노 홀 패턴에 의한 적어도 하나의 나노 홀 어레이를, 상기 한층 이상의 금속 막에 형성한다.

본 단계(1320)에서 금속 막 구조 투명 자석 제작 방법은, 상기 패터닝의 종료에 연동하여, 상기 한층 이상의 금속 막에 대해, 열 처리와 동시에 상기 자기장에 노출시켜 자화시킬 수 있다.

구체적으로, 금속 막 구조 투명 자석 제작 방법은, 상기 기판과 수평하는 방향, 및 상기 기판에 수직하는 방향 중 적어도 하나의 자화 방향으로, 상기 한층 이상의 금속 막을 상기 자기장에 노출시킬 수 있다.

예를 들어, 도 3의 (ⅰ) 및 (ⅱ)를 참조하면, 금속 막 구조 투명 자석 제작 방법은, 기판(301) 상에 한층 이상의 금속 막(302)을 증착하는 동시에, 기판(301)의 표면에 수평(304)하거나, 또는 수직(305)하는 자화 방향으로 자기장에 노출시킨 후, 스핀 코팅을 통해 레지스트 층(303)을 형성하고, 이빔을 발생시켜 레지스트 층(303)에서 노광되는 영역을 현상액에 의해 제거하여, 나노 홀 패턴(306)을 패터닝할 수 있다.

금속 막 구조 투명 자석 제작 방법은, 상층부와 하층부에 금, 은, 백금, 알루미늄 및 구리 등과 같이, 입사된 광에 의해 표면 플라즈몬을 발생하는 금속 막을 사용하고, 중층부에 강자성체 성질에 의해 자기적 성질을 나타내는 철, 니켈, 코발트 및 그 합금 중 적어도 하나의 자성체 박막을 사용하여, 금속 막 구조 투명 자석을 제작할 수 있다.

즉, 금속 막 구조 투명 자석 제작 방법은, 표면으로 나노 홀 어레이가 형성되어 입사된 광에 의해 표면 플라즈몬을 발생하는 한층 이상(상층부와 하층부)의 금속 막과, 중층부의 상기 자성체 박막을 접합하여, 금속 막 구조 투명 자석을 제작 함으로써, 본 발명의 금속 막 구조 투명 자석이 전 가시광 영역에서 높은 투과율을 가지도록 할 수 있다.

상기 금속 막의 두께는 각각 대략 10 내지 100nm가 바람직할 수 있다. 이때, 두께가 10nm 미만일 경우 제작 공정이 어렵고, 두께가 100nm를 초과하면 광 투과율이 감소하여 투명 자석으로의 활용이 어려울 수 있다.

또한, 상기 자성체 박막의 두께는 대략 10 내지 100nm가 바람직할 수 있다. 두께가 10nm 미만일 경우 광 투과율이 증가하지만, 중층부의 강자성체의 부피가 감소 함에 따라 전체적인 자성의 세기가 감소하고, 동시에 제작 공정이 어려울 수 있다. 두께가 100nm를 초과하게 되면 전체적인 자성의 세기는 증가하지만, 광 투과율이 감소하여 투명 자석으로의 활용이 어려울 수 있다.

일례로, 금속 막 구조 투명 자석 제작 방법은, 상기 나노 홀 패턴을 이용하여, 도 5와 같이 다양한 모양의 나노 홀을 주기적으로 배열한 나노 홀 어레이를 한층 이상의 금속 막에 형성할 수 있다. 또한, 금속 막 구조 투명 자석 제작 방법은, 도 4와 같이 선정된 범위의 지름(예를 들어, 100 내지 700nm)을 갖는 하나 이상의 나노 홀(406,407)을, 선정된 간격(예를 들어, 20 내지 200nm)으로 이격하여 배열한 나노 홀 어레이를 상기 금속 막에 형성할 수 있다.

본 단계(1330)에서 금속 막 구조 투명 자석 제작 방법은, 제거 용액을 이용하여 상기 기판 상의 레지스트 층을 제거하여, 상기 적어도 하나의 나노 홀 어레이를 형성할 수 있다.

구체적으로, 금속 막 구조 투명 자석 제작 방법은, 상기 나노 홀 패턴 및 상기 나노 홀 패턴 이외의 레지스트 층을, 레지스트 제거 용액을 이용하여 제거할 수 있다.

예를 들어, 금속 막 구조 투명 자석 제작 방법은, 상기 레지스트 층이 포지티브 레지스트인 경우, 아세톤과 유기 용매를 이용하여, 상기 나노 홀 패턴 및 상기 나노 홀 패턴 이외의 변성되지 않은 레지스트 층을 제거할 수 있다.

또는, 금속 막 구조 투명 자석 제작 방법은, 상기 레지스트 층이 네거티브 레지스트인 경우, 전용 리무버(예를 들어, mr-Rem660)을 이용하여, 상기 나노 홀 패턴 및 상기 나노 홀 패턴 이외의 변성되지 않은 레지스트 층을 제거할 수 있으나, 이에 제한하는 것은 아니다.

또한, 금속 막 구조 투명 자석 제작 방법은, 제거 용액을 통해 레지스트 층을 제거하여 나노 홀 어레이가 형성되면, 한층 이상의 금속 막 상의 잔류 용매(불순물)를 제거하기 위해, 예를 들어, 초순수로 세척한 후 질소로 건조시키는 공정을 실시할 수 있다.

단계(1340)에서, 금속 막 구조 투명 자석 제작 방법은, 상기 나노 홀 어레이로 광을 입사하여 표면 플라즈몬을 발생시켜, 상기 표면 플라즈몬에 의해, 상기 한층 이상의 금속 막이 광투과성을 갖도록 한다.

이와 같이, 금속 막 구조 투명 자석 제작 방법은, 일정 범위의 크기를 가지는 다양한 모양의 하나 이상의 나노 홀을, 일정 간격으로 주기적으로 배열한 상기 나노 홀 어레이를 한층 이상의 금속 막에 형성 함으로써, 광이 입사 됨에 따라 상기 나노 홀 어레이에 의해 표면 플라즈몬을 발생할 수 있어, 자성의 세기 및 광 투과율이 모두 높은 금속 막 구조 투명 자석을 제작할 수 있다.

실시예에 따라, 금속 막 구조 투명 자석 제작 방법은, 상기 나노 홀 패턴의 패터닝에 앞서, 상기 한층 이상의 금속 막이 상기 기판에 증착되는 경우, 이빔 리소그래피 공정 대신에 건식 식각을 통해, 상기 나노 홀 패턴에 의한 적어도 하나의 나노 홀 어레이를, 상기 한층 이상의 금속 막에 형성할 수 있다.

이때, 금속 막 구조 투명 자석 제작 방법은, 포지티브 레지스트의 일례로, PMMA(폴리메타크릴산 메틸, (Poly(methyl methacrylate))을 사용할 수 있으며, 이 경우, 금속 막의 상층부에 질화물이나 산화물이 증착되고, 식각 저항력이 작은 PMMA가 모두 식각되어도 질화물이나 산화물에 PMMA로 패터닝된 나노 홀 패턴은 그대로 식각되어 PMMA를 대체하는 마스크의 역할을 할 수 있다.

이와 같이, 본 발명의 일실시예에 따르면, 나노 홀 어레이로 인한 표면 플라즈몬 현상에 의해 전 가시광 영역에서 높은 투과도를 가지는 동시에, 자성의 특성을 가지는 한층 이상의 금속 막 구조 투명 자석을 제작할 수 있다. 이러한 금속 막 구조 투명 자석은 투명한 전자 제품, 자기 차폐 창, 광 융합 자기 센서 등 다양한 분야에 이용될 수 있다.

본 발명의 실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.

이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.

그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

100: 금속 막 구조 투명 자석
110: 한층 이상의 금속 막 111,113: 금속 막
112: 자성체 박막 120: 기판
130: 나노 홀 어레이

Claims (15)

1. 삭제
2. 삭제
3. 삭제
4. 삭제
5. 삭제
6. 기판 상의 레지스트 층을 노광하여 나노 홀 패턴을 패터닝하는 단계;
   상기 나노 홀 패턴이 패터닝된 상기 기판 상의 레지스트 층에, 한층 이상의 금속 막을 증착하는 단계;
   자기장에 노출시켜, 상기 나노 홀 패턴에 의한 적어도 하나의 나노 홀 어레이를, 상기 한층 이상의 금속 막에 형성하는 단계; 및
   상기 나노 홀 어레이로 광을 입사하여 표면 플라즈몬을 발생시켜, 상기 표면 플라즈몬에 의해, 상기 한층 이상의 금속 막이 광투과성을 갖도록 하는 단계
   를 포함하는 금속 나노 홀 어레이에 의한 표면 플라즈몬 현상을 이용한 금속 막 구조 투명 자석 제작 방법.
7. 제6항에 있어서,
   상기 기판 상에 레지스트 층을 스핀 코팅(Spin Coating)하는 단계; 및
   상기 스핀 코팅에 의해 생성된 상기 기판 상의 레지스트 층을 소프트 베이킹(Soft Baking)하여 잔류 용매를 제거하는 단계
   를 더 포함하고,
   상기 나노 홀 패턴을 패터닝하는 단계는,
   상기 잔류 용매가 제거된 상기 기판 상의 레지스트 층을 노광하는 단계
   를 포함하는 금속 막 구조 투명 자석 제작 방법.
8. 제6항에 있어서,
   상기 나노 홀 패턴을 패터닝하는 단계는,
   포지티브 레지스트(Positive Resist)에 따라, 상기 기판 상의 레지스트 층에서 노광되는 영역을 제거하여, 상기 나노 홀 패턴을 패터닝하는 단계; 또는
   네거티브 레지스트(Negative Resist)에 따라, 상기 기판 상의 레지스트 층에서 노광되는 영역을 제외한 나머지 영역을 제거하여, 상기 나노 홀 패턴을 패터닝하는 단계
   를 포함하는 금속 막 구조 투명 자석 제작 방법.
9. 제6항에 있어서,
   상기 나노 홀 패턴을 패터닝하는 단계는,
   원형 또는 다각형으로 이루어지는 하나 이상의 나노 홀을, 선정된 간격으로 상기 기판 상의 레지스트 층에 이격시켜 배열 함으로써, 상기 나노 홀 패턴을 패터닝하는 단계
   를 포함하는 금속 막 구조 투명 자석 제작 방법.
10. 제6항에 있어서,
    상기 기판과 수평하는 방향, 및 상기 기판에 수직하는 방향 중 적어도 하나의 자화 방향으로, 상기 한층 이상의 금속 막을 상기 자기장에 노출시키는 단계
    를 더 포함하는 금속 막 구조 투명 자석 제작 방법.
11. 제6항에 있어서,
    상기 적어도 하나의 나노 홀 어레이를, 상기 한층 이상의 금속 막에 형성하는 단계는,
    제거 용액을 이용하여 상기 기판 상의 레지스트 층을 제거하여, 상기 적어도 하나의 나노 홀 어레이를 형성하는 단계
    를 포함하는 금속 막 구조 투명 자석 제작 방법.
12. 제6항에 있어서,
    상기 기판 상의 레지스트 층의 두께는,
    스핀 코팅 시의 RPM(Revolution Per Minute)과, 폴리메타크릴산 메틸(Poly(methyl methacrylate), PMMA) 희석도에 의해 조절되는
    금속 막 구조 투명 자석 제작 방법.
13. 제6항에 있어서,
    상기 나노 홀 패턴의 패터닝에 앞서, 상기 한층 이상의 금속 막이 상기 기판에 증착되는 경우,
    이빔 리소그래피 공정 대신에 건식 식각을 통해, 상기 나노 홀 패턴에 의한 적어도 하나의 나노 홀 어레이를, 상기 한층 이상의 금속 막에 형성하는 단계
    를 더 포함하는 금속 막 구조 투명 자석 제작 방법.
14. 제6항에 있어서,
    상기 나노 홀 패턴을 패터닝하는 단계는,
    이빔 리소그래피 공정 대신에 기판을 준비하는 제1 단계;
    상기 기판 상의 적어도 일부를 고분자 나노 입자를 포함하는 코팅용액으로 드롭 코팅(drop coating)하는 제2 단계;
    상기 드롭 코팅된 영역 및 드롭 코팅되지 않은 영역 상부에, 상기 한층 이상의 금속 막을 증착하여 자기장에 노출시키는 제3 단계; 및
    상기 고분자 나노 입자를 제거하여, 상기 기판 상에 오목한 하나 이상의 나노 홀을 형성하는 제4 단계
    를 포함하는 금속 막 구조 투명 자석 제작 방법.
15. 제6항에 있어서,
    상기 적어도 하나의 나노 홀 어레이를, 상기 한층 이상의 금속 막에 형성하는 단계는,
    상기 패터닝의 종료에 연동하여, 상기 한층 이상의 금속 막에 대해, 열 처리와 동시에 상기 자기장에 노출시켜 자화시키는 단계
    를 포함하는 금속 막 구조 투명 자석 제작 방법.

Images