KR101714372B1 - Phase adjustment apparatus - Google Patents
Phase adjustment apparatus Download PDFInfo
- Publication number
- KR101714372B1 KR101714372B1 KR1020160047058A KR20160047058A KR101714372B1 KR 101714372 B1 KR101714372 B1 KR 101714372B1 KR 1020160047058 A KR1020160047058 A KR 1020160047058A KR 20160047058 A KR20160047058 A KR 20160047058A KR 101714372 B1 KR101714372 B1 KR 101714372B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- frequency
- control
- output
- signal
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims description 84
- 238000000034 method Methods 0.000 claims description 23
- 230000003247 decreasing effect Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 29
- 230000007423 decrease Effects 0.000 description 15
- 230000002441 reversible effect Effects 0.000 description 3
- 238000007792 addition Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/06—Frequency selective two-port networks including resistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
본 발명은 위상 조정 장치에 관한 것이다.The present invention relates to a phase adjusting device.
최근, 시스템의 동작 속도가 급속도로 증가함에 따라, 칩의 동기화가 중요시되고 있다. 이러한 요구를 만족시키기 위해, 위상고정루프(PLL: Phase Locked Loop) 또는 위상지연루프(DLL: Delay Locked Loop)가 사용되고 있다.In recent years, as the operation speed of the system rapidly increases, the synchronization of the chips becomes important. In order to satisfy such a demand, a phase locked loop (PLL) or a delay locked loop (DLL) is used.
본 발명이 해결하고자 하는 기술적 과제는 주파수-전압 변환기를 사용하여, 지터의 크기를 감소시킬 수 있는 위상 조정 장치를 제공하는 것이다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a phase adjusting device capable of reducing the size of a jitter by using a frequency-voltage converter.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The technical objects of the present invention are not limited to the technical matters mentioned above, and other technical subjects not mentioned can be clearly understood by those skilled in the art from the following description.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예들에 따른 위상 조정 장치는, 기준 신호와 피드백 신호의 위상차를 비교하고, 위상차에 따라서 업 신호(UP) 또는 다운 신호(DOWN)를 출력하는 위상 주파수 검출기, 위상 주파수 검출기에서 출력되는 업 신호 또는 다운 신호에 비례하는 전류를 출력하는 차지 펌프, 차지 펌프에서 출력되는 전류를 제1 제어 전압으로 변환하는 루프 필터, 제1 제어 전압에 기초하여 기준 신호의 지연 시간을 조절한 출력 신호를 생성하고, 출력 신호를 위상 주파수 검출기에 피드백 신호로 제공하는 전압 제어 지연부(VCDL; Voltage Controlled Delay Line) 및 전압 제어 지연부의 출력 신호에 대응하는 제2 제어 전압을 생성하여 이를 루프 필터와 차지 펌프 중 어느 하나에 피드백하는 제1 주파수-전압 변환기(FVC; Frequency Voltage Converter)를 포함한다.According to another aspect of the present invention, there is provided a phase adjusting apparatus comprising: a phase comparator that compares a phase difference between a reference signal and a feedback signal and outputs a phase difference signal A charge pump for outputting a current proportional to an up signal or a down signal output from the phase frequency detector, a loop filter for converting a current output from the charge pump to a first control voltage, A voltage control delay line (VCDL) for providing an output signal to the phase frequency detector as a feedback signal, and a second control voltage A first frequency-voltage converter (FVC) that generates a first frequency-to-voltage converter ter.
몇몇 실시예에서, 상기 업 신호는 상기 제1 제어 전압을 증가시키고 상기 제2 제어 전압을 감소시키고, 상기 다운 신호는 상기 제1 제어 전압을 감소시키고 상기 제2 제어 전압을 증가시킬 수 있다.In some embodiments, the up signal may increase the first control voltage and decrease the second control voltage, and the down signal may decrease the first control voltage and increase the second control voltage.
몇몇 실시예에서, 상기 전압 제어 지연부는 복수의 지연 소자를 포함하고, 상기 복수의 지연 소자의 출력에 대응되는 제3 제어 전압을 생성하여 상기 전압 제어 지연부에 피드백하는 제2 주파수-전압 변환기를 더 포함할 수 있다.In some embodiments, the voltage control delay unit includes a second frequency-to-voltage converter that includes a plurality of delay elements, generates a third control voltage corresponding to the output of the plurality of delay elements, and feeds back the third control voltage to the voltage control delay unit .
몇몇 실시예에서, 상기 복수의 지연 소자는, 순차적으로 접속된 제1 지연 소자 및 제2 지연 소자를 포함하고, 상기 제2 주파수-전압 변환기는, 상기 제1 지연 소자의 출력을 입력으로 받는 제3 주파수-전압 변환기와, 상기 제2 지연 소자의 출력을 입력으로 받는 제4 주파수-전압 변환기를 포함할 수 있다.In some embodiments, the plurality of delay elements includes a first delay element and a second delay element that are sequentially connected, and the second frequency-to-voltage converter includes a first delay element and a second delay element, 3 frequency-to-voltage converter, and a fourth frequency-to-voltage converter receiving the output of the second delay element as an input.
몇몇 실시예에서, 상기 제3 주파수-전압 변환기의 출력은 상기 제1 지연 소자 및 상기 제2 지연 소자에 피드백되고, 상기 제4 주파수-전압 변환기의 출력은 상기 제1 지연 소자 및 상기 제2 지연 소자에 피드백될 수 있다.In some embodiments, the output of the third frequency-to-voltage converter is fed back to the first delay element and the second delay element, and the output of the fourth frequency-to-voltage converter is coupled to the first delay element and the second delay element. Can be fed back to the device.
몇몇 실시예에서, 상기 제3 주파수-전압 변환기의 출력은 상기 제1 지연 소자에 피드백되고, 상기 제4 주파수-전압 변환기의 출력은 상기 제2 지연 소자에 피드백될 수 있다.In some embodiments, the output of the third frequency-to-voltage converter is fed back to the first delay element and the output of the fourth frequency-to-voltage converter is fed back to the second delay element.
몇몇 실시예에서, 상기 제3 주파수-전압 변환기의 출력은 상기 제1 지연 소자에 피드백되고, 상기 제4 주파수-전압 변환기의 출력은 상기 제1 지연 소자 및 상기 제2 지연 소자에 피드백될 수 있다.In some embodiments, the output of the third frequency-to-voltage converter is fed back to the first delay element and the output of the fourth frequency-to-voltage converter is fed back to the first and second delay elements .
몇몇 실시예에서, 상기 루프 필터는, 일단이 상기 차지 펌프와 상기 전압 제어 지연부 사이에 접속된 제1 저항과, 일단이 상기 제1 저항의 타단과 접속된 제1 캐패시터와, 일단이 상기 차지 펌프와 상기 전압 제어 지연부 사이에 접속되고, 타단이 상기 제1 캐패시터에 접속된 제2 캐패시터를 포함하고, 상기 제1 주파수-전압 변환기는 상기 제1 저항의 타단과 상기 제1 캐패시터의 일단에 접속될 수 있다. In some embodiments, the loop filter includes: a first resistor having one end connected between the charge pump and the voltage control delay unit; a first capacitor having one end connected to the other end of the first resistor; And a second capacitor connected between the pump and the voltage control delay unit and having the other end connected to the first capacitor, wherein the first frequency-to-voltage converter is connected between the other end of the first resistor and one end of the first capacitor Can be connected.
몇몇 실시예에서, 상기 루프 필터는, 일단이 상기 차지 펌프와 상기 전압 제어 지연부 사이에 접속된 제1 저항과, 일단이 상기 제1 저항의 타단과 접속된 제1 캐패시터와, 일단이 상기 차지 펌프와 상기 전압 제어 지연부 사이에 접속되고, 타단이 상기 제1 캐패시터에 접속된 제2 캐패시터를 포함하고, 상기 제1 주파수-전압 변환기는 상기 제1 저항의 일단에 접속될 수 있다.In some embodiments, the loop filter includes: a first resistor having one end connected between the charge pump and the voltage control delay unit; a first capacitor having one end connected to the other end of the first resistor; And a second capacitor connected between the pump and the voltage control delay unit and having the other end connected to the first capacitor, and the first frequency-voltage converter may be connected to one end of the first resistor.
몇몇 실시예에서, 상기 루프 필터는, 일단이 상기 차지 펌프와 상기 전압 제어 지연부 사이에 접속된 제1 저항과, 일단이 상기 제1 저항의 타단과 접속된 제1 캐패시터와, 일단이 상기 차지 펌프와 상기 전압 제어 지연부 사이에 접속되고, 타단이 상기 제1 캐패시터에 접속된 제2 캐패시터와, 일단이 상기 제2 커패시터의 일단과 접속되는 제2 저항과, 일단이 상기 제2 저항의 타단과 접속되고, 타단이 상기 제1 커패시터에 접속된 제3 커패시터를 포함하고, 상기 제1 주파수-전압 변환기는 상기 제2 저항의 타단과 상기 제3 커패시터의 일단에 접속될 수 있다.In some embodiments, the loop filter includes: a first resistor having one end connected between the charge pump and the voltage control delay unit; a first capacitor having one end connected to the other end of the first resistor; A second capacitor connected between the pump and the voltage control delay unit and having the other end connected to the first capacitor; a second resistor having one end connected to one end of the second capacitor; And the other end is connected to the first capacitor, and the first frequency-voltage converter can be connected to the other end of the second resistor and one end of the third capacitor.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예들에 따른 위상 조정 장치는, 기준 신호와 피드백 신호의 위상차를 비교하고, 상기 위상차에 따라서 업 신호(UP) 또는 다운 신호(DOWN)를 출력하는 위상 주파수 검출기, 상기 위상 주파수 검출기에서 출력되는 상기 업 신호 또는 상기 다운 신호에 비례하는 전류를 출력하는 차지 펌프, 상기 차지 펌프에서 출력되는 전류를 제1 제어 전압으로 변환하는 루프 필터, 상기 제1 제어 전압에 기초하여 상기 기준 신호의 지연 시간을 조절한 출력 신호를 생성하고, 상기 출력 신호를 상기 위상 주파수 검출기에 상기 피드백 신호로 제공하는 전압 제어 지연부(VCDL; Voltage Controlled Delay Line), 상기 전압 제어 지연부의 출력 신호에 대응하는 제2 제어 전압을 생성하여 이를 상기 루프 필터에 피드백하는 제1 주파수-전압 변환기(FVC; Frequency Voltage Converter) 및 상기 전압 제어 지연부의 출력 신호에 대응하는 제3 제어 전압을 생성하여 이를 상기 차지 펌프에 피드백하는 제2 주파수-전압 변환기를 포함할 수 있다.According to an aspect of the present invention, there is provided a phase adjusting apparatus comprising: a phase comparator that compares a phase difference between a reference signal and a feedback signal and outputs an up signal (UP) or a down signal (DOWN) A charge pump for outputting a current proportional to the up signal or the down signal output from the phase frequency detector, a loop filter for converting a current output from the charge pump to a first control voltage, A voltage controlled delay line (VCDL) for generating an output signal by adjusting a delay time of the reference signal based on a voltage and providing the output signal as the feedback signal to the phase frequency detector, A second frequency control unit for generating a second control voltage corresponding to an output signal of the delay unit and feeding back the second control voltage to the loop filter, Voltage converter (FVC) and a second frequency-voltage converter for generating a third control voltage corresponding to the output signal of the voltage control delay unit and feeding back the third control voltage to the charge pump.
몇몇 실시예에서, 상기 업 신호는 상기 제1 제어 전압을 증가시키고 상기 제2 제어 전압을 감소시키고, 상기 다운 신호는 상기 제1 제어 전압을 감소시키고 상기 제2 제어 전압을 증가시킬 수 있다.In some embodiments, the up signal may increase the first control voltage and decrease the second control voltage, and the down signal may decrease the first control voltage and increase the second control voltage.
몇몇 실시예에서, 상기 전압 제어 지연부는 복수의 지연 소자를 포함하고, 상기 복수의 지연 소자의 출력에 대응되는 제4 제어 전압을 생성하여 상기 전압 제어 지연부에 피드백하는 제3 주파수-전압 변환기를 더 포함할 수 있다.In some embodiments, the voltage control delay unit includes a third frequency-to-voltage converter that includes a plurality of delay elements, generates a fourth control voltage corresponding to the output of the plurality of delay elements, and feeds back a fourth control voltage to the voltage control delay unit .
몇몇 실시예에서, 상기 복수의 지연 소자는, 순차적으로 접속된 제1 지연 소자 및 제2 지연 소자를 포함하고, 상기 제3 주파수-전압 변환기는, 상기 제1 지연 소자의 출력을 입력으로 받는 제4 주파수-전압 변환기와, 상기 제2 지연 소자의 출력을 입력으로 받는 제5 주파수-전압 변환기를 포함할 수 있다.In some embodiments, the plurality of delay elements includes a first delay element and a second delay element that are sequentially connected, and the third frequency-to-voltage converter includes a first delay element and a second delay element, 4 frequency-to-voltage converter, and a fifth frequency-to-voltage converter receiving the output of the second delay element as an input.
몇몇 실시예에서, 상기 제4 주파수-전압 변환기의 출력은 상기 제1 지연 소자 및 상기 제2 지연 소자에 피드백되고, 상기 제5 주파수-전압 변환기의 출력은 상기 제1 지연 소자 및 상기 제2 지연 소자에 피드백될 수 있다.In some embodiments, the output of the fourth frequency-to-voltage converter is fed back to the first delay element and the second delay element, and the output of the fifth frequency-to-voltage converter is coupled to the first delay element and the second delay Can be fed back to the device.
몇몇 실시예에서, 상기 제4 주파수-전압 변환기의 출력은 상기 제1 지연 소자에 피드백되고, 상기 제5 주파수-전압 변환기의 출력은 상기 제2 지연 소자에 피드백될 수 있다.In some embodiments, the output of the fourth frequency-to-voltage converter is fed back to the first delay element and the output of the fifth frequency-to-voltage converter is fed back to the second delay element.
몇몇 실시예에서, 상기 제4 주파수-전압 변환기의 출력은 상기 제1 지연 소자에 피드백되고, 상기 제5 주파수-전압 변환기의 출력은 상기 제1 지연 소자 및 상기 제2 지연 소자에 피드백될 수 있다.In some embodiments, the output of the fourth frequency-to-voltage converter is fed back to the first delay element and the output of the fifth frequency-to-voltage converter is fed back to the first and second delay elements .
몇몇 실시예에서, 상기 루프 필터는, 일단이 상기 차지 펌프와 상기 전압 제어 지연부 사이에 접속된 제1 저항과, 일단이 상기 제1 저항의 타단과 접속된 제1 캐패시터와, 일단이 상기 차지 펌프와 상기 전압 제어 지연부 사이에 접속되고, 타단이 상기 제1 캐패시터에 접속된 제2 캐패시터를 포함하고, 상기 제1 주파수-전압 변환기는 상기 제1 저항의 타단과 상기 제1 캐패시터의 일단에 접속될 수 있다.In some embodiments, the loop filter includes: a first resistor having one end connected between the charge pump and the voltage control delay unit; a first capacitor having one end connected to the other end of the first resistor; And a second capacitor connected between the pump and the voltage control delay unit and having the other end connected to the first capacitor, wherein the first frequency-to-voltage converter is connected between the other end of the first resistor and one end of the first capacitor Can be connected.
몇몇 실시예에서, 상기 루프 필터는, 일단이 상기 차지 펌프와 상기 전압 제어 지연부 사이에 접속된 제1 저항과, 일단이 상기 제1 저항의 타단과 접속된 제1 캐패시터와, 일단이 상기 차지 펌프와 상기 전압 제어 지연부 사이에 접속되고, 타단이 상기 제1 캐패시터에 접속된 제2 캐패시터를 포함하고, 상기 제1 주파수-전압 변환기는 상기 제1 저항의 일단에 접속될 수 있다.In some embodiments, the loop filter includes: a first resistor having one end connected between the charge pump and the voltage control delay unit; a first capacitor having one end connected to the other end of the first resistor; And a second capacitor connected between the pump and the voltage control delay unit and having the other end connected to the first capacitor, and the first frequency-voltage converter may be connected to one end of the first resistor.
몇몇 실시예에서, 상기 루프 필터는, 일단이 상기 차지 펌프와 상기 전압 제어 지연부 사이에 접속된 제1 저항과, 일단이 상기 제1 저항의 타단과 접속된 제1 캐패시터와, 일단이 상기 차지 펌프와 상기 전압 제어 지연부 사이에 접속되고, 타단이 상기 제1 캐패시터에 접속된 제2 캐패시터와, 일단이 상기 제2 커패시터의 일단과 접속되는 제2 저항과, 일단이 상기 제2 저항의 타단과 접속되고, 타단이 상기 제1 커패시터에 접속된 제3 커패시터를 포함하고, 상기 제1 주파수-전압 변환기는 상기 제2 저항의 타단과 상기 제3 커패시터의 일단에 접속될 수 있다.In some embodiments, the loop filter includes: a first resistor having one end connected between the charge pump and the voltage control delay unit; a first capacitor having one end connected to the other end of the first resistor; A second capacitor connected between the pump and the voltage control delay unit and having the other end connected to the first capacitor; a second resistor having one end connected to one end of the second capacitor; And the other end is connected to the first capacitor, and the first frequency-voltage converter can be connected to the other end of the second resistor and one end of the third capacitor.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예들에 따른 위상 조정 장치는, 기준 신호와 피드백 신호의 위상차를 비교하고, 상기 위상차에 따라서 업 신호(UP) 또는 다운 신호(DOWN)를 출력하는 위상 주파수 검출기, 상기 위상 주파수 검출기에서 출력되는 상기 업 신호 또는 상기 다운 신호에 비례하는 전류를 출력하는 차지 펌프, 상기 차지 펌프에서 출력되는 전류를 제1 제어 전압으로 변환하는 제1 루프 필터, 상기 제1 제어 전압에 대응되는 주파수를 갖는 출력 신호를 생성하여 이를 상기 제어 전압 생성부에 상기 피드백 신호로 제공하는 전압 제어 발진기(VCO; Voltage Controlled Oscillator) 및 상기 전압 제어 발진기의 출력 신호에 대응하는 제2 제어 전압을 생성하여 이를 상기 차지 펌프에 피드백하는 제1 주파수-전압 변환기(FVC; Frequency Voltage Converter)를 포함할 수 있다.According to an aspect of the present invention, there is provided a phase adjusting apparatus comprising: a phase comparator that compares a phase difference between a reference signal and a feedback signal and outputs an up signal (UP) or a down signal (DOWN) A charge pump for outputting a current proportional to the up signal or the down signal output from the phase frequency detector, a first loop filter for converting a current output from the charge pump to a first control voltage, A voltage controlled oscillator (VCO) for generating an output signal having a frequency corresponding to one control voltage and providing the output signal as the feedback signal to the control voltage generating unit, and a second voltage control oscillator A first frequency-voltage converter (FVC) for generating a control voltage and feeding it back to the charge pump, rter).
몇몇 실시예에서, 상기 업 신호는 상기 제1 제어 전압을 증가시키고 상기 제2 제어 전압을 감소시키고, 상기 다운 신호는 상기 제1 제어 전압을 감소시키고 상기 제2 제어 전압을 증가시킬 수 있다.In some embodiments, the up signal may increase the first control voltage and decrease the second control voltage, and the down signal may decrease the first control voltage and increase the second control voltage.
몇몇 실시예에서, 상기 전압 제어 발진기의 출력 신호에 대응하는 제3 제어 전압을 생성하여 이를 상기 제1 루프 필터에 피드백하는 제2 주파수-전압 변환기를 더 포함할 수 있다.In some embodiments, the apparatus may further include a second frequency-to-voltage converter for generating a third control voltage corresponding to the output signal of the voltage-controlled oscillator and feeding back the third control voltage to the first loop filter.
몇몇 실시예에서, 상기 전압 제어 발진기는 복수의 지연 소자를 포함하고, 상기 복수의 지연 소자 중 적어도 어느 하나의 출력에 대응되는 제4 제어 전압을 생성하여 상기 전압 제어 발진기에 피드백하는 제3 주파수-전압 변환기를 더 포함할 수 있다.In some embodiments, the voltage-controlled oscillator includes a plurality of delay elements, and generates a fourth control voltage corresponding to an output of at least one of the plurality of delay elements and feeds back the third control voltage to the voltage- Voltage converter.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.The details of other embodiments are included in the detailed description and drawings.
도 1은 본 발명의 몇몇 실시예들에 따른 위상 조정 장치의 블록도이다.
도 2 내지 도 3은 도 1의 루프 필터의 예시적인 회로도들이다.
도 4 및 도 5는 루프 필터와 주파수-전압 변환기를 연결하는 방법을 설명하기 위한 예시적인 도면이다.
도 6는 도 1의 전압 제어 지연부의 예시적인 블록도이다.
도 7 및 도 8은 도 1의 주파수-전압 변환기의 회로도이다.
도 9는 도 7 및 도 8의 주파수-전압 변환기의 제어 신호 생성부의 블록도이다.
도 10은 도 9의 제어 신호 생성부의 동작을 설명하기 위한 타이밍도이다.
도 11은 본 발명의 몇몇 실시예들에 따른 위상 조정 장치의 동작을 설명하기 위한 타이밍도이다.
도 12 내지 도 14는 본 발명의 몇몇 실시예들에 따른 위상 조정 장치의 블록도이다.
도 15 내지 도 17은 본 발명의 몇몇 실시예들에 따른 전압 제어 지연부를 도시한 블록도이다.
도 18 및 도 19는 본 발명의 몇몇 실시예들에 따른 위상 조정 장치의 블록도이다.
도 20은 본 발명의 몇몇 실시예들에 따른 위상 조정 장치를 설명하기 위한 블록도이다.
도 21은 도 20의 전압 제어 발진기의 블록도이다.
도 22는 본 발명의 몇몇 실시예들에 따른 위상 조정 장치의 블록도이다.
도 23 및 도 24는 본 발명의 몇몇 실시예들에 따른 위상고정루프 장치의 전압 제어 발진기를 도시한 블록도이다.1 is a block diagram of a phase adjustment device in accordance with some embodiments of the present invention.
Figs. 2 to 3 are exemplary circuit diagrams of the loop filter of Fig.
Figs. 4 and 5 are exemplary diagrams for explaining a method of connecting a loop filter and a frequency-voltage converter. Fig.
6 is an exemplary block diagram of the voltage control delay unit of FIG.
7 and 8 are circuit diagrams of the frequency-voltage converter of FIG.
FIG. 9 is a block diagram of a control signal generator of the frequency-voltage converter of FIGS. 7 and 8. FIG.
10 is a timing chart for explaining the operation of the control signal generator of FIG.
11 is a timing chart for explaining the operation of the phase adjusting device according to some embodiments of the present invention.
12-14 are block diagrams of phase adjustment devices in accordance with some embodiments of the present invention.
Figures 15-17 are block diagrams illustrating voltage control delays in accordance with some embodiments of the present invention.
Figures 18 and 19 are block diagrams of phase adjustment devices in accordance with some embodiments of the present invention.
20 is a block diagram illustrating a phase adjusting apparatus according to some embodiments of the present invention.
21 is a block diagram of the voltage controlled oscillator of FIG.
22 is a block diagram of a phase adjustment device in accordance with some embodiments of the present invention.
23 and 24 are block diagrams illustrating a voltage controlled oscillator of a phase locked loop device in accordance with some embodiments of the present invention.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention, and the manner of achieving them, will be apparent from and elucidated with reference to the embodiments described hereinafter in conjunction with the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. Is provided to fully convey the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims. The relative sizes of layers and regions in the figures may be exaggerated for clarity of illustration. Like reference numerals refer to like elements throughout the specification.
하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. One element is referred to as being "connected to " or" coupled to "another element, either directly connected or coupled to another element, One case. On the other hand, when one element is referred to as being "directly connected to" or "directly coupled to " another element, it does not intervene another element in the middle.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다. Like reference numerals refer to like elements throughout the specification. "And / or" include each and every combination of one or more of the mentioned items.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다. Although the first, second, etc. are used to describe various elements, components and / or sections, it is needless to say that these elements, components and / or sections are not limited by these terms. These terms are only used to distinguish one element, element or section from another element, element or section. Therefore, it goes without saying that the first element, the first element or the first section mentioned below may be the second element, the second element or the second section within the technical spirit of the present invention.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. The terminology used herein is for the purpose of illustrating embodiments and is not intended to be limiting of the present invention. In the present specification, the singular form includes plural forms unless otherwise specified in the specification. It is noted that the terms "comprises" and / or "comprising" used in the specification are intended to be inclusive in a manner similar to the components, steps, operations, and / Or additions.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.Unless defined otherwise, all terms (including technical and scientific terms) used herein may be used in a sense commonly understood by one of ordinary skill in the art to which this invention belongs. Also, commonly used predefined terms are not ideally or excessively interpreted unless explicitly defined otherwise.
이하에서, 도 1 내지 도 11을 참조하여 본 발명의 몇몇 실시예들에 따른 위상 조정 장치에 대해 설명한다.Hereinafter, a phase adjusting apparatus according to some embodiments of the present invention will be described with reference to FIGS. 1 to 11. FIG.
도 1은 본 발명의 몇몇 실시예들에 따른 위상 조정 장치의 블록도이다. 도 2 내지 도 3은 도 1의 루프 필터의 예시적인 회로도들이다. 도 4 및 도 5는 루프 필터와 주파수-전압 변환기를 연결하는 방법을 설명하기 위한 예시적인 도면이다. 도 6는 도 1의 전압 제어 지연부의 예시적인 블록도이다. 도 7 및 도 8은 도 1의 주파수-전압 변환기의 회로도이다. 도 9는 도 7 및 도 8의 주파수-전압 변환기의 제어 신호 생성부의 블록도이다. 도 10은 도 9의 제어 신호 생성부의 동작을 설명하기 위한 타이밍도이다. 도 11은 본 발명의 몇몇 실시예들에 따른 위상 조정 장치의 동작을 설명하기 위한 타이밍도이다.1 is a block diagram of a phase adjustment device in accordance with some embodiments of the present invention. Figs. 2 to 3 are exemplary circuit diagrams of the loop filter of Fig. Figs. 4 and 5 are exemplary diagrams for explaining a method of connecting a loop filter and a frequency-voltage converter. Fig. 6 is an exemplary block diagram of the voltage control delay unit of FIG. 7 and 8 are circuit diagrams of the frequency-voltage converter of FIG. FIG. 9 is a block diagram of a control signal generator of the frequency-voltage converter of FIGS. 7 and 8. FIG. 10 is a timing chart for explaining the operation of the control signal generator of FIG. 11 is a timing chart for explaining the operation of the phase adjusting device according to some embodiments of the present invention.
도 1을 참조하면, 위상 조정 장치는, 제어 전압 생성부(10), 전압 제어 지연부(140)(VCDL: Voltage Controlled Delay Line), 제1 주파수-전압 변환기(151)(FVC: Frequency Voltage Converter)를 포함한다.1, the phase adjusting apparatus includes a control
제어 전압 생성부(10)는, 외부로부터 제공되는 기준 신호(Sref)의 주파수(Fref)와, 전압 제어 지연부(140)로부터 출력되는 출력 신호(Sout)의 주파수(Fout)를 비교하고, 그 차이에 따라 제1 제어 전압(V1)을 생성할 수 있다. The
제어 전압 생성부(10)로부터 생성된 제1 제어 전압(V1)은 전압 제어 지연부(140)에 전달될 수 있다.The first control voltage V1 generated from the
몇몇 실시예에서, 제어 전압 생성부(10)는 위상 주파수 검출기(110)(PFD: Phase Frequency Detector), 차지 펌프(120)(CP: Charge Pump), 제1 루프 필터(131)(LPF1: First Loop Filter)를 포함할 수 있다. In some embodiments, the
하지만 본 발명의 실시예들이 이에 제한되는 것은 아니며, 필요에 따라 제어 전압 생성부(10)는 이 외의 추가적인 구성 요소를 더 포함할 수도 있다. 또한 제어 전압 생성부(10)는 필요에 따라, 위상 주파수 검출기(110), 차지 펌프(120), 제1 루프 필터(131) 중 적어도 하나가 생략될 수도 있다.However, the embodiments of the present invention are not limited thereto, and the
위상 주파수 검출기(110)는, 기준 신호(Sref)와 피드백 신호(출력 신호(Sout))를 입력받아, 위상 차를 비교할 수 있다. The
위상 주파수 검출기(110)는 비교된 위상차에 따라 업/다운 신호(UP/DN)를 생성하여 차지 펌프(120)에 제공할 수 있다.The
업 신호(UP)는 제1 제어 전압(V1)을 증가시킬 수 있으며, 이에 따라 출력 신호(Sout)의 주파수(Fout)는 증가할 수 있다. 다운 신호(DN)는 제1 제어 전압(V1)을 감소시킬 수 있으며, 이에 따라 출력 신호(Sout)의 주파수(Fout)는 감소할 수 있다.Up signal UP may increase the first control voltage V 1 and thus the frequency Fout of the output signal Sout may increase. The down signal DN can reduce the first control voltage V 1 and thus the frequency Fout of the output signal Sout can be reduced.
차지 펌프(120)는 전류원을 포함할 수 있다. 차지 펌프(120)는 위상 주파수 검출기(110)에서 출력된 업/다운 신호(UP/DN)에 비례하는 전류를 출력할 수 있다. 이러한 전류는 제1 루프 필터(131)로 전달될 수 있다.
제1 루프 필터(131)는, 차지 펌프(120)의 출력인 전류를 제1 제어 전압(V1)으로 변환할 수 있다. 이때 제1 루프 필터(131)는 잡음을 제거하여 전압 제어 지연부(140)로 평활화된 제1 제어 전압(V1)을 출력할 수 있다.The
도 1 내지 도 3을 참조하면, 제어 전압 생성부(10)의 제1 루프 필터(131)는 1차, 2차 또는 그 이상 차수의 루프 필터 구조를 가질 수 있으며, 일반적으로 저항 및 커패시터로 이루어진 수동 필터(passive filter)이거나, 또는 저항과 커패시터 및 OP-AMP를 포함하는 능동 필터(active filter)로 구성될 수 있다.1 to 3, the
구체적으로, 도 2의 (b) 내지 (d)는 저항 및 커패시터로 이루어지는 수동 필터이며, (e) 및 (f)는 저항 또는 커패시터의 조합에 추가로 스위치가 달려있는 구조이다. 이때 스위치는 전압 제어 지연부(140)에서 출력된 출력 신호(Sout)를 이용할 수 있다.2 (b) to 2 (d) show a passive filter composed of a resistor and a capacitor, and FIGS. 2 (e) and 2 (f) show a structure in which a switch is additionally provided in addition to a combination of a resistor or a capacitor. At this time, the switch can use the output signal Sout output from the voltage
도 3의 (a) 및 (b)는 저항, 커패시터 및 능동소자인 OP-AMP로 구성된 능동 필터를 예시한 도면이다. 다만, 본 발명의 실시예들이 이에 제한되지 않으며, 제1 루프 필터(131)에서 발생하는 초과 위상을 줄이기 위해, 제1 루프 필터(131)의 출력 전압인 제1 제어 전압(V1)의 크기를 종래의 기술보다 줄일 수 있고 파형도 변화시킬 수 있는 다양한 구조의 수동 및 능동 필터가 채택될 수 있다.3 (a) and 3 (b) are diagrams illustrating an active filter composed of a resistor, a capacitor, and an active element OP-AMP. In order to reduce the excess phase generated in the
다시 도 1을 참조하면, 전압 제어 지연부(140)는, 제1 제어 전압(V1)에 기초하여, 기준 신호(Sref)의 지연 시간을 조절한 출력 신호(Sout)를 생성할 수 있다. 전압 제어 지연부(140)는 출력 신호(Sout)를 위상 주파수 검출기(110)에 피드백 신호로 제공할 수 있다.Referring again to FIG. 1, the voltage
제1 주파수-전압 변환기(151)는 전압 제어 지연부(140)의 출력 신호(Sout)에 대응하는 제2 제어 전압(V2)을 생성하여, 이를 제어 전압 생성부(10)에 피드백 신호로 제공할 수 있다.The first frequency-to-
예를 들어, 제1 주파수-전압 변환기(151)는 제2 제어 전압(V2)을 제1 루프 필터(131)에 피드백 신호로 제공할 수 있다. 제2 제어 전압(V2)을 피드백 신호로 제공받은 제1 루프 필터(131)는, 이에 대응하는 제1 제어 전압(V1)을 생성하여 전압 제어 지연부(140)에 입력으로 인가할 수 있다.For example, the first frequency-to-
도 4 및 도 5를 참조하면, 제1 주파수-전압 변환기(151)는, 예를 들어, 제1 루프 필터(131)의 노드 1(node 1) 내지 노드 5(node 5) 중 어느 하나에 접속될 수 있다.4 and 5, the first frequency-to-
몇몇 실시예에서, 제1 루프 필터(131)는, 예를 들어, 일단이 차지 펌프(120)와 전압 제어 지연부(140) 사이에 접속된 제1 저항(R1)과, 일단이 제1 저항(R1)의 타단과 접속된 제1 캐패시터(C1)와, 일단이 차지 펌프(120)와 전압 제어 지연부(140) 사이에 접속되고, 타단이 제1 캐패시터(C1)에 접속된 제2 캐패시터(C2)를 포함할 수 있다.In some embodiments, the
제1 주파수-전압 변환기(151)는, 예를 들어, 제1 저항(R1)의 일단에 접속될 수 있다. 즉, 제1 주파수-전압 변환기(250)는, 제1 노드(node 1)에 접속될 수 있다. 그러나, 본 발명이 이에 제한되는 것은 아니며, 제1 주파수-전압 변환기(151)는, 예를 들어, 제1 저항(R1)의 타단과 제1 캐패시터(C1)의 일단에 접속될 수 있다. 즉, 제1 주파수-전압 변환기(151)는, 제2 노드(node 2)에 접속될 수도 있다.The first frequency-to-
몇몇 실시예에서, 제1 루프 필터(131)는, 예를 들어, 일단이 차지 펌프(120)와 전압 제어 지연부(140) 사이에 접속된 제1 저항(R1)과, 일단이 제1 저항(R1)의 타단과 접속된 제1 캐패시터(C1)와, 일단이 차지 펌프(120)와 전압 제어 지연부(140) 사이에 접속되고, 타단이 제1 캐패시터(C1)에 접속된 제2 캐패시터(C2)와, 일단이 제2 커패시터(C2)의 일단과 접속되는 제2 저항(R2)과, 일단이 제2 저항(R2)의 타단과 접속되고, 타단이 제1 커패시터(C1)에 접속된 제3 커패시터(C3)를 포함할 수 있다.In some embodiments, the
몇몇 실시예에서, 제1 주파수-전압 변환기(151)는, 예를 들어, 제1 저항(R1)의 일단과 접속될 수 있다. 즉, 제1 주파수-전압 변환기(151)는, 예를 들어, 제3 노드(node 3)에 접속될 수 있다. 몇몇 실시예에서, 제1 주파수-전압 변환기(151)는, 예를 들어, 제1 저항(R1)의 타단과 제1 캐패시터(C1)의 일단에 접속될 수 있다. 즉, 제1 주파수-전압 변환기(151)는, 제4 노드(node 4)에 접속될 수 있다. 몇몇 실시예에서, 제1 주파수-전압 변환기(151)는, 예를 들어, 제2 저항(R2)의 타단과 제3 커패시터(C3)의 일단에 접속될 수 있다. 즉, 제1 주파수 전압 변환기(250)는, 제5 노드(node 5)에 접속될 수도 있다.In some embodiments, the first frequency-to-
그러나, 본 발명이 이에 제한되는 것은 아니며, 다양한 구조의 수동 필터에서, 제1 루프 필터(131)에서 발생하는 초과 위상을 줄이기 위해서라면, 어느 노드에나 연결될 수 있다. However, the present invention is not limited thereto, and may be connected to any node in order to reduce excess phase generated in the
다시 도 1을 참조하면, 몇몇 실시예에서, 위상 조정 장치는 제2 루프 필터(LPF2: Second Loop Filter)(132)를 더 포함할 수도 있으나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 위상고정루프 장치는 제2 루프 필터(132)를 포함하지 않을 수 있고, 이 경우 제1 주파수-전압 변환기(151)의 출력은 직접 제1 루프 필터(131)에 연결될 수 있다.Referring again to FIG. 1, in some embodiments, the phase adjusting apparatus may further include a second loop filter (LPF2) 132, but the present invention is not limited thereto. For example, the phase locked loop device may not include the
위상고정루프 장치가 제2 루프 필터(132)를 더 포함하는 경우, 제2 제어 전압(V2)은 제2 루프 필터(132)의 입력으로 인가 될 수 있다. 제2 제어 전압(V2)을 입력으로 인가받은 제2 루프 필터(132)는, 제2 루프 필터 출력 전압(VL2)을 출력할 수 있다. 제2 루프 필터 출력 전압(VL2)은 제어 전압 생성부(10)로 피드백될 수 있다. 예를 들어, 제2 루프 필터 출력 전압(VL2)은, 제1 루프 필터(131)의 입력으로 인가될 수 있다.When the phase-locked loop apparatus further comprises a
제2 루프 필터(132)는 잡음을 제거하여 제어 전압 생성부(10)에 피드백 신호로 제공할 수 있다.The
제1 제어 전압(V1)이 증가할 경우, 제1 주파수-전압 변환기(151)는 이를 감소시키는 방향으로 동작할 수 있다. 즉, 제2 제어 전압(V2) 및 제2 루프 필터 출력 전압(VL2)은 감소될 수 있다.When the first control voltage V 1 increases, the first frequency-to-
제1 제어 전압(V1)이 감소할 경우, 제1 주파수-전압 변환기(151)는 이를 증가시키는 방향으로 동작할 수 있다. 즉, 제2 제어 전압(V2) 및 제2 루프 필터 출력 전압(VL2) 은 증가될 수 있다.When the first control voltage V 1 decreases, the first frequency-to-
도 1 및 도 6을 참조하면, 전압 제어 지연부(140)는 복수의 지연 소자를 포함할 수 있다. Referring to FIGS. 1 and 6, the voltage
전압 제어 지연부(140)의 복수의 지연 소자는, 제어 전압 생성부(10)의 제1 루프 필터(131)로부터 출력된 제1 제어 전압(V1)으로 제어될 수 있다.The plurality of delay elements of the voltage
도 1, 도 7 및 도 8을 참조하면, 제1 주파수-전압 변환기(151)는 제1 전류원(161) 또는 제2 전류원(162), 제1 스위치(163), 커패시터(Cx), 및 제2 스위치(164)를 포함할 수 있다. 1, 7, and 8, a first frequency-to-
제1 전류원(161) 또는 제2 전류원(162)은 노드(A)와 연결되고, 커패시터(Cx)에 전하를 제공할 수 있다. The first
제1 스위치(163)는, 제2 제어 신호(Φ2)에 의해 온오프(on/off)되고, 일단이 노드(A)와 연결될 수 있다. 제1 스위치(163)는 예를 들어, NMOS 트랜지스터를 포함할 수 있으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 제2 스위치(164)는 제1 제어 신호(Φ1)에 의해 온오프되고, 일단이 노드(A)와 연결될 수 있다.The
도 7 및 도 8에는 제1 주파수-전압 변환기(151)의 일 예가 도시되어 있으나, 이는 하나의 예시에 불과하며, 전압 제어 지연부(140)의 출력 주파수의 변화를 감지하여 그 변화량을 전압으로 바꾸어 전압 제어 지연부(140)에 출력할 수 있는 구조라면 제1 주파수-전압 변환기(151)에 채용될 수 있다. 예를 들어, 제2 전류원(162)은 제1 전류원(161)과 달리 한 쌍의 PMOS 트랜지스터와 NMOS 트랜지스터를 포함할 수 있다.7 and 8 illustrate an example of the first frequency-to-
또한, 예시된 PMOS 및 NMOS 등의 트랜지스터는 필요에 따라 자유롭게 그 타입을 바꿀 수 있다.Further, the transistors such as the PMOS and the NMOS exemplified can freely change their types as needed.
제1 주파수-전압 변환기(151)의 커패시터(Cx)는, 제1 스위치(163) 및 제2 스위치(164)가 오프 상태인 경우, 제1 전류원(161) 또는 제2 전류원(162)으로부터 공급받은 전하로 충전될 수 있다.The capacitor Cx of the first frequency-to-
제1 제어 신호(Φ1)는 제2 스위치(164)를 제어할 수 있고, 제2 제어 신호(Φ2)는 제1 스위치(163)를 제어할 수 있다. The first control signal? 1 can control the
커패시터(Cx)에 전하가 충전되는 경우, 제1 제어 신호(Φ1)에 의해 제2 스위치(164)가 턴온 될 수 있다. 이 때, 커패시터(Cx) 양단 전압인 제2 제어 전압(V2)은, 제1 제어 신호(Φ1)에 의해 제2 루프 필터(132)를 거쳐 제1 루프 필터(131)로 전달될 수 있다.When the capacitor Cx is charged, the
제2 제어 전압(V2)이 제1 루프 필터(131)로 전달되면, 제2 제어 신호(Φ2)에 의해 제1 스위치(163)가 턴온될 수 있다. 이 때, 커패시터(Cx)에 충전된 전하는 방전되어, 노드(A)의 전압이 풀 다운(pull down)될 수 있다.When the second control voltage V 2 is transferred to the
제2 제어 신호(Φ2)는 NMOS 트랜지스터의 게이트로 입력되어 NMOS 트랜지스터가 스위칭되도록 한다. 다만, 본 발명의 기술적 사상에 따른 실시예들이 이에 제한되는 것은 아니며, 필요에 따라 NMOS 트랜지스터 대신 PMOS 트랜지스터가 사용될 수 있고, 기타 스위칭될 수 있는 트랜지스터가 사용될 수 있다.The second control signal? 2 is input to the gate of the NMOS transistor so that the NMOS transistor is switched. However, the embodiments according to the technical idea of the present invention are not limited thereto, and PMOS transistors may be used instead of NMOS transistors if necessary, and other transistors that can be switched may be used.
도 1, 도 7 내지 도 9를 참조하면, 제어 신호(Φ1, Φ2)는 제어 신호 생성부(151_1)에 의해 생성될 수 있다. Referring to Figs. 1 and 7 to 9, the control signals? 1 and? 2 can be generated by the control signal generator 151_1.
제1 주파수-전압 변환기(151)는 제어 신호 생성부(151_1)를 포함할 수 있다. 제어 신호 생성부(151)는 3개의 인버터(165, 167, 169)와 2개의 NAND 게이트(166, 168)를 포함할 수 있다.The first frequency-to-
구체적으로, 제어 신호 생성부(151_1)는 인버터(165)와 NAND 게이트(166)로 구성된 제1 회로를 포함할 수 있고, 추가적인 인버터(167, 169)와 NAND 게이트(168)로 구성되는 제2 회로를 더 포함할 수 있다.Specifically, the control signal generator 151_1 may include a first circuit composed of an
제어 신호 생성부(151_1)는, 전압 제어 지연부(140)의 출력 신호(Sout)를 입력받아, 지연 인버터(delay inverter)를 이용하여 제1 제어 신호(Φ1) 및 제2 제어 신호(Φ2)를 생성할 수 있다.The control signal generator 151_1 receives the output signal Sout of the voltage
제2 제어 신호(Φ2)는 제1 제어 신호(Φ1)보다 미리 정해진 시간만큼 지연될 수 있다. 즉, 제1 제어 신호(Φ1) 및 제2 제어 신호(Φ2)는 서로 중첩되는 부분이 없을 수 있다.The second control signal? 2 may be delayed by a predetermined time longer than the first control signal? 1. That is, the first control signal? 1 and the second control signal? 2 may not overlap each other.
제1 제어 신호(Φ1)는, 전압 제어 지연부(140)의 출력 신호(Sout)를 입력으로 하는 제1 회로(165, 166)에서 생성될 수 있다. 또한, 제2 제어 신호(Φ2)는, 제2 회로(167, 168, 169)에서 생성될 수 있다.The first control signal? 1 may be generated in the
이하에서, 도 1 내지 도 11을 참조하여, 위상 조정 장치의 동작을 설명한다.Hereinafter, the operation of the phase adjusting apparatus will be described with reference to Figs. 1 to 11. Fig.
먼저 도 1 내지 도 10을 참조하면, 본 발명의 몇몇 실시예들에 따른 위상 조정 장치는 제1 부궤환 루프(191)와 제2 부궤환 루프(192)를 포함할 수 있다.Referring first to FIGS. 1 through 10, the phase adjustment apparatus according to some embodiments of the present invention may include a first
제1 부궤환 루프(191)는 제어 전압 생성부(10) 및 전압 제어 지연부(140)를 포함할 수 있다. The first
제2 부궤환 루프(192)는 제1 루프 필터(131), 전압 제어 지연부(140), 제1 주파수-전압 변환기(151)를 포함할 수 있다. 몇몇 실시예에서, 제2 부궤환 루프(192)는 제2 루프 필터(132)를 더 포함할 수 있다. The second
제1 부궤환 루프(191)에서, 전압 제어 지연부(140)의 출력 신호(Sout)의 주파수(Fout)가 잡음 또는 기타 원인에 의해 작아지는 경우, 기준 신호(Sref)의 위상보다 출력 신호(Sout)의 위상이 느릴 수 있다.In the first
이 경우, 위상 주파수 검출기(110)는 기준 신호(Sref)의 위상과 출력 신호(Sout)의 위상을 비교한 뒤, 업 신호(UP)를 출력할 수 있다. In this case, the
업 신호(UP)가 생성되면, 전하가 차지 펌프(120)에서 제1 루프 필터(131)에 전달되어, 제1 루프 필터(131)의 커패시터가 충전될 수 있다. 이에 따라, 제1 루프 필터(131)의 출력 전압인 제1 제어 전압(V1)은 증가될 수 있다.When the up signal UP is generated, the charge is transferred from the
전압 제어 지연부(140)의 입력인 제1 제어 전압(V1)이 증가함에 따라, 제1 제어 전압(V1)에 의해 제어되는 복수의 지연 소자를 지나는 신호들의 주파수가 증가할 수 있다. 즉, 업 신호(UP)가 발생하면, 전압 제어 지연부(140)의 출력 신호(Sout)의 주파수(Fout)는 일시적으로 증가할 수 있다.As the voltage-controlled
위상 주파수 검출기(110)는, 증가된 전압 제어 지연부(140)의 출력 신호(Sout)의 주파수(Fout)를 입력으로 받을 수 있다. 위상 주파수 검출기(110)는, 입력받은 증가된 전압 제어 지연부(140)의 출력 신호(Sout)의 주파수(Fout)와 기준 신호(Sref)의 주파수(Fref)를 비교하여, 다운 신호(DN)를 발생시킬 수 있다.The
다운 신호(DN)가 생성되면, 차지 펌프(120)는 제1 루프 필터(131)의 커패시터에 축적된 전하를 감소시킬 수 있다. 이로써, 제1 루프 필터(131)의 출력 인 제1 제어 전압(V1)은 감소될 수 있다.When the down signal DN is generated, the
전압 제어 지연부(140)는, 감소된 제1 제어 전압(V1)을 입력으로 인가받을 수 있다. 감소된 제1 제어 전압(V1)으로 인해, 전압 제어 지연부(140)의 출력 신호(Sout)의 주파수(Fout)은, 감소될 수 있다.The voltage
한편, 제2 부궤환 루프(192)에서, 업 신호(UP)가 출력된 경우, 앞서 설명한 바와 같이 제1 루프 필터(131)의 출력인 제1 제어 전압(V1)은 증가될 수 있다. 나아가, 증가된 제1 제어 전압(V1)은 전압 제어 지연부(140)에 입력으로 인가될 수 있다. 전압 제어 지연부(140)의 출력 신호(Sref)의 주파수(Fref)는 증가할 수 있다. On the other hand, when the up signal UP is output in the second
제1 주파수-전압 변환기(151)는, 증가된 전압 제어 지연부(140)의 출력 신호(Sref)를 입력으로 받을 수 있다. 이 경우, 제1 주파수-전압 변환기(151)는 전압 제어 지연부(140)의 출력 신호(Sout)의 주기(D1, D2)에 따라 커패시터(Cx)에 충전되는 전하량이 달라질 수 있다. 즉, 전압 제어 지연부(140)의 출력 신호(Sout)의 주기(D1, D2)에 따라 제2 제어 전압(V2)의 크기가 달라질 수 있다.The first frequency-to-
즉, 전압 제어 지연부(140)의 출력 신호(Sout)의 주파수(Fout)가 증가하면, 출력 신호(Sout)의 한 주기(D1)가 짧아지고, 제1 주파수-전압 변환기(151)의 제1 전류원(161) 또는 제2 전류원(162)을 통해 충전되는 커패시터(Cx)의 충전량도 작아질 수 있다. 이에 따라, 제2 제어 전압(V2)은 감소할 수 있다.That is, when the frequency Fout of the output signal Sout of the voltage
감소된 제2 제어 전압(V2)을 입력으로 받은 제1 루프 필터(131)의 출력 전압인 제1 제어 전압(V1)은 감소할 수 있다. 제1 제어 전압(V1)이 다시 감소되면, 전압 제어 지연부(140)의 지연 시간이 증가될 수 있고, 따라서 출력 신호(Sout)는 감소하게 된다.The first control voltage V 1 , which is the output voltage of the
이로써, 증가하였던 전압 제어 지연부(140)의 출력 신호(Sout)의 주파수(Fout)는 다시 감소할 수 있다. 결론적으로, 업 신호(UP) 발생 시, 제1 제어 전압(V1)은 증가하나, 제2 제어 전압(V2)은 감소할 수 있다. Thus, the frequency Fout of the output signal Sout of the voltage
제1 부궤환 루프(191) 및 제2 부궤환 루프(192)는, 전체적으로 위상 조정 장치가 일정한 주파수를 가지도록 할 수 있다. 특히 제2 부궤환 루프(192)는, 제1 주파수-전압 변환기(151)가 제1 루프 필터(131)의 출력 전압을 제어하도록 함으로써, 지터의 크기를 감소시킬 수 있다.The first
반대로, 제1 부궤환 루프(191)에서, 전압 제어 지연부(140)의 출력 신호(Sout)의 주파수(Fout)가 커지는 경우, 기준 신호(Sref)보다 출력 신호(Sout)의 위상이 빠를 수 있다. 이 경우, 위상 주파수 검출기(110)는 기준 신호(Sref)의 위상과 출력 신호(Sout)의 위상을 비교한 뒤, 다운 신호(DN)를 출력할 수 있다. Conversely, when the frequency Fout of the output signal Sout of the voltage
다운 신호(DN)가 생성되면, 차지 펌프(120)는 제1 루프 필터(131)의 커패시터에 축적된 전하를 감소시킬 수 있다. 이에 따라, 제1 루프 필터(131)의 출력 전압인 제1 제어 전압(V1)은 감소될 수 있다.When the down signal DN is generated, the
전압 제어 지연부(140)의 입력인 제1 제어 전압(V1)이 감소됨에 따라, 제1 제어 전압(V1)에 의해 제어되는 복수의 지연 소자를 지나는 신호들의 주파수가 감소할 수 있다. 즉, 다운 신호(DN)가 발생하면, 전압 제어 지연부(140)의 출력 신호(Sout)의 주파수(Fout)는 일시적으로 감소할 수 있다.The input of the voltage-controlled
위상 주파수 검출기(110)는, 감소된 전압 제어 지연부(140)의 출력 신호(Sout)의 주파수(Fout)를 입력으로 받을 수 있다. 위상 주파수 검출기(110)는, 입력받은 증가된 전압 제어 지연부(140)의 출력 신호(Sout)의 주파수(Fout)와 기준 신호(Sref)의 주파수(Fref)를 비교하여, 업 신호(UP)를 발생시킬 수 있다.The
업 신호(UP)가 생성되면, 차지 펌프(120)는 제1 루프 필터(131)의 커패시터에 축적된 전하를 증가시킬 수 있다. 이로써, 제1 루프 필터(131)의 출력 인 제1 제어 전압(V1)은 증가될 수 있다.When the up signal UP is generated, the
전압 제어 지연부(140)는, 증가된 제1 제어 전압(V1)을 입력으로 인가받을 수 있다. 증가된 제1 제어 전압(V1)으로 인해, 전압 제어 발진기(140)의 출력 신호(Sout)의 주파수(Fout)은, 증가될 수 있다.The voltage
한편, 제2 부궤환 루프(192)에서, 다운 신호(DN)가 출력된 경우, 앞서 설명한 바와 같이 제1 루프 필터(131)의 출력인 제1 제어 전압(V1)은 감소될 수 있다. 나아가, 감소된 제1 제어 전압(V1)은 전압 제어 발진기(140)에 입력으로 인가될 수 있다. 전압 제어 지연부(140)의 출력 신호(Sref)의 주파수(Fref)는 감소할 수 있다.On the other hand, when the down signal DN is output in the second
제1 주파수-전압 변환기(151)는, 감소된 전압 제어 지연부(140)의 출력 신호(Sref)를 입력으로 받을 수 있다. 이 경우, 제1 주파수-전압 변환기(151)는 전압 제어 지연부(140)의 출력 신호(Sout)의 주기(D1, D2)에 따라 커패시터(Cx)에 충전되는 전하량이 달라질 수 있다. 즉, 전압 제어 지연부(140)의 출력 신호(Sout)의 주기(D1, D2)에 따라 제2 제어 전압(V2)의 크기가 달라질 수 있다.The first frequency-to-
전압 제어 지연부(140)의 출력 신호(Sout)의 주파수(Fout)가 증가하면, 한 주기(D1)가 길어지고, 제1 주파수-전압 변환기(151)의 제1 전류원(161) 또는 제2 전류원(162)을 통해 충전되는 커패시터(Cx)의 충전량도 커질 수 있다. When the frequency Fout of the output signal Sout of the voltage
즉, 전압 제어 지연부(140)의 출력 신호(Sout)의 주파수(Fout)가 감소하면, 출력 신호(Sout)의 한 주기(D1)가 길어지고, 제1 주파수-전압 변환기(151)의 제1 전류원(161) 또는 제2 전류원(162)을 통해 충전되는 커패시터(Cx)의 충전량도 커질 수 있다. 이에 따라, 제2 제어 전압(V2)은 증가할 수 있다.That is, when the frequency Fout of the output signal Sout of the voltage
제2 제어 전압(V2)이 증가함에 따라, 제1 루프 필터(131)의 출력 전압인 제1 제어 전압(V1)은 증가할 수 있다. 제1 제어 전압(V1)이 다시 증가되면, 전압 제어 지연부(140)의 지연 시간이 감소될 수 있고, 따라서 출력 신호(Sout)는 증가하게 된다.As the second control voltage V 2 increases, the first control voltage V 1 , which is the output voltage of the
이로써, 감소하였던 전압 제어 지연부(140)의 출력 신호(Sout)의 주파수(Fout)는 다시 증가할 수 있다. 결론적으로, 다운 신호(DN) 발생 시, 제1 제어 전압(V1)은 감소하나, 제2 제어 전압(V2)은 증가할 수 있다. As a result, the frequency Fout of the output signal Sout of the voltage
제1 부궤환 루프(191) 및 제2 부궤환 루프(192)는, 전체적으로 위상 고정 루프 장치가 일정한 주파수를 가지도록 할 수 있다. 특히 제2 부궤환 루프(192)는, 제1 주파수-전압 변환기(151)가 제1 루프 필터(131)의 출력 전압을 제어하도록 함으로써, 지터의 크기를 감소시킬 수 있다.The first
제1 제어 전압(V1)과 제2 제어 전압(V2)에 의한 위상 변화로, 기준 신호(Sref)와 제어 전압 지연부(140)의 출력 신호(Sout)의 위상이 같아질 수 있다.The phases of the reference signal Sref and the output signal Sout of the control
도 11을 참조하면, 도 11은 기준 신호(Fref)에 따른 제1 제어 전압(V1)과 제2 제어 전압(V2)의 변화를 도시한 도면이다. Referring to FIG. 11, FIG. 11 is a diagram showing changes in the first control voltage V 1 and the second control voltage V 2 according to the reference signal Fref.
업 신호(UP)가 발생한 경우, 제1 제어 전압(V1)은 증가할 수 있다. 또한, 제1 주파수-전압 변환기(151)에서 제2 루프 필터(132) 및 제1 루프 필터(131)를 거쳐 전압 제어 지연부(140)로 공급되는 전압 값인 제2 제어 전압(V2)은 감소할 수 있다.When the up signal UP occurs, the first control voltage V 1 may increase. The second control voltage V 2 , which is a voltage value supplied from the first frequency-to-
제1 제어 전압(V1)과, 제1 주파수-전압 변환기(151)에서 제2 루프 필터(132) 및 제1 루프 필터(131)를 거쳐 전압 제어 지연부(140)로 공급되는 전압 값인 제2 제어 전압(V2)의 합은, 도 11에 도시된 바(V1 + V2)와 같을 수 있다. A first control voltage (V 1) and a first frequency-voltage converter voltage value supplied to the (151) a
즉, 제1 제어 전압(V1)의 크기가 증가하면 제2 제어 전압(V2)의 크기는 감소되고, 반대로 제1 제어 전압(V1)의 크기가 감소하면 제2 제어 전압(V2)의 크기를 증가될 수 있다.That is, when the magnitude of the first control voltage V 1 increases, the magnitude of the second control voltage V 2 decreases. Conversely, when the magnitude of the first control voltage V 1 decreases, the magnitude of the second control voltage V 2 ) Can be increased.
본 발명의 몇몇 실시예들에 따르면, 전압 제어 지연부(140)의 출력 신호(Sout)가 제1 주파수-전압 변환기(151)를 거쳐 제1 루프 필터(131)로 피드백 됨으로서, 제1 제어 전압(V1)에 의해 발생한 잡음을 억제할 수 있다. 이에 따라, 위상 고정 루프 장치는 안정하게 동작될 수 있고, 잡음 특성이 개선될 수 있다.According to some embodiments of the present invention, the output signal Sout of the voltage
또한, 제1 주파수-전압 변환기(151)가 제1 루프 필터(131)의 출력 전압을 제어하도록 함으로써, 지터의 크기를 감소시킬 수 있다.Also, by allowing the first frequency-to-
한편, 도 11에서는 업 신호(UP)가 발생한 경우만을 도시하고 있으나, 다운 신호(DN)가 발생한 경우는, 상술한 원리와 반대로 동작할 수 있다.On the other hand, FIG. 11 shows only the case where the up signal UP has occurred, but when the down signal DN has occurred, it can operate in reverse to the above-mentioned principle.
이하에서, 도 12를 참조하여 본 발명의 몇몇 실시예들에 따른 위상 조정 장치에 대해 설명한다. 설명의 명확성을 위해, 앞서 설명한 것과 중복되는 내용은 생략한다.Hereinafter, a phase adjusting apparatus according to some embodiments of the present invention will be described with reference to FIG. For the sake of clarity of explanation, the overlapping contents of the above description will be omitted.
도 12는 본 발명의 몇몇 실시예들에 따른 위상 조정 장치의 블록도이다.12 is a block diagram of a phase adjustment device in accordance with some embodiments of the present invention.
도 12를 참조하면, 제1 주파수-전압 변환기(151)의 출력인 제2 제어 전압(V2)은 차지 펌프(120)에 피드백될 수 있다. 다시 말해서, 도 1과 비교하여, 본 발명의 몇몇 실시예들에 따른 위상 조정 장치는, 제2 부궤환 루프(192) 대신 제3 부궤환 루프(193)를 포함할 수 있다.Referring to FIG. 12, the second control voltage V2, which is the output of the first frequency-to-
제3 부궤환 루프(193)는 차지 펌프(120), 제1 루프 필터(131), 전압 제어 지연부(140), 제1 주파수-전압 변환기(151)를 포함할 수 있다. 몇몇 실시예에서, 제3 부궤환 루프(193)는 제2 루프 필터(132)를 더 포함할 수도 있다.The third
위상 주파수 검출기(110)에서 업 신호(UP)가 출력된 경우, 앞서 설명한 바와 같이 제1 제어 전압(V1)은 증가될 수 있다. 또한, 증가된 제1 제어 전압(V1)으로 인해, 전압 제어 지연부(140)의 출력 신호(Sout)의 주파수(Fout)는 증가될 수 있다. When the up signal UP is output from the
증가된 출력 신호(Sout)를 입력 받은 제1 주파수-전압 변환기(151)의 출력인 제2 제어 전압(V2)은 감소할 수 있다. 감소된 제2 제어 전압(V2)이 차지 펌프(120)로 피드백됨에 따라, 차지 펌프(120)의 출력 전류는 감소될 수 있다.The second control voltage V 2 , which is the output of the first frequency-to-
감소된 차지 펌프(120)의 출력 전류는, 제1 루프 필터(131)의 출력 전압인 제1 제어 전압(V1)을 감소시킬 수 있다. 이는, 전압 제어 지연부(140)의 지연 소자의 지연 시간을 증가시킬 수 있다. 지연 시간이 증가하면, 주기가 길어지므로, 출력 신호(Sout)의 주파수(Fout)는 감소될 수 있다.The output current of the reduced
위상 주파수-검출기(110)에서 다운 신호(DN)가 출력된 경우는, 상술한 원리와 반대로 동작할 수 있다.When the down-signal DN is output from the phase-frequency-
제3 부궤환 루프(193)는, 제1 주파수-전압 변환기(151)가 차지 펌프(120)의 출력 전류를 제어하도록 함으로써, 지터의 크기를 감소시킬 수 있다. The third-
이하에서, 도 13 내지 도 17을 참조하여, 본 발명의 몇몇 실시예들에 따른 위상 조정 장치에 대해 설명한다. 설명의 명확성을 위해, 앞서 설명한 것과 중복되는 내용은 생략한다.Hereinafter, with reference to Figs. 13 to 17, a phase adjusting apparatus according to some embodiments of the present invention will be described. For the sake of clarity of explanation, the overlapping contents of the above description will be omitted.
도 13 및 도 14는 본 발명의 몇몇 실시예들에 따른 위상 조정 장치의 블록도이다. 도 15 내지 도 17은 본 발명의 몇몇 실시예들에 따른 전압 제어 지연부(140)를 도시한 블록도이다.Figures 13 and 14 are block diagrams of phase adjustment devices in accordance with some embodiments of the present invention. 15 through 17 are block diagrams illustrating a voltage controlled
도 13을 참조하면, 본 발명의 몇몇 실시예들에 따른 위상 조정 장치는, 제2 주파수-전압 변환기(152)를 더 포함할 수 있다.Referring to FIG. 13, the phase adjustment device according to some embodiments of the present invention may further include a second frequency-to-
제2 주파수-전압 변환기(152)는, 전압 제어 지연부(140)의 복수의 지연 소자의 출력에 대응되는 제3 제어 전압(V31 내지 V3m)을 생성하여 전압 제어 지연부(140)에 피드백할 수 있다. 제2 주파수-전압 변환기(152)는, 예를 들어, 복수개일 수 있다.The second frequency-to-
본 발명의 몇몇 실시예들에 따른 위상 조정 장치는, 제1 부궤환 루프(191), 제2 부궤환 루프(192)외에도 제4 부궤환 루프(194)를 더 포함할 수 있다. 제4 부궤환 루프(194)는 전압 제어 지연부(140), 제2 주파수-전압 변환기(152)를 포함할 수 있다. The phase adjusting device according to some embodiments of the present invention may further include a fourth
몇몇 실시예에서, 제2 주파수-전압 변환기(152)의 출력인 제3 제어 전압(V31 내지 V3m)을 입력으로 받는 제3 루프 필터(133)를 더 포함할 수 있다. 제3 루프 필터(133)는, 예를 들어, 복수개일 수 있다. 도면에서, 제2 주파수-전압 변환기(152)의 개수와 제3 루프 필터(133)의 개수가 동일한 것으로 도시하였으나, 이는 설명의 편의를 위한 것일 뿐, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 제3 루프 필터(133)는 제2 주파수-전압 변환기(152)와 같거나 상이한 개수일 수 있다.In some embodiments, it may further comprise a
도 14를 참조하면, 본 발명의 몇몇 실시예들에 따른 위상 조정 장치는, 제1 부궤환 루프(191), 제3 부궤환 루프(193) 외에도 제4 부궤환 루프(194)를 더 포함할 수 있다.14, the phase adjustment apparatus according to some embodiments of the present invention further includes a fourth
도 13 및 도 14에서, 제4 부궤환 루프(194)를 더 포함하므로써, 위상 조정 장치의 지터 크기를 감소시킬 수 있다.13 and 14, the fourth
좀 더 구체적으로, 위상 주파수 검출기(110)의 출력이 예를 들어, 업 신호(UP)인 경우, 앞서 설명한 바와 같이, 제1 제어 전압(V1)은 증가될 수 있다. 또한, 증가된 제1 제어 전압(V1)으로 인해, 전압 제어 지연부(140)의 복수의 지연 소자의 출력(F1 내지 Fm)은 증가될 수 있다.More specifically, when the output of the
증가된 복수의 지연 소자의 출력(F1 내지 Fm)을 입력 받은 제2 주파수-전압 변환기(152)의 출력인 제3 제어 전압(V3)은 감소할 수 있다. 감소된 제3 제어 전압(V3)은 전압 제어 지연부(140)의 복수의 지연 소자의 지연 시간을 증가시킬 수 있다. 지연 시간이 증가하면, 주기가 길어지므로, 출력 신호(Sout)의 주파수(Fout)는 감소될 수 있다. 따라서, 제4 부궤환 루프(194)는, 위상 조정 장치의 지터 크기를 감소시킬 수 있다.The third control voltage V 3 , which is the output of the second frequency-to-
위상 주파수-검출기(110)에서 다운 신호(DN)가 출력된 경우는, 상술한 원리와 반대로 동작할 수 있다.When the down-signal DN is output from the phase-frequency-
도 15를 참조하면, 전압 제어 지연부(140)는 복수의 지연 소자를 포함할 수 있다. 복수의 지연 소자는, 제1 지연 소자(140_1) 및 제2 지연 소자(140_2)를 포함할 수 있다. 복수의 지연 소자는, 예를 들어, m+1개(m>0, m은 자연수) 일 수 있다.Referring to FIG. 15, the voltage
제1 지연 소자(140_1) 및 제2 지연 소자(140_2)는 예를 들어, 순차적으로 접속될 수 있다. The first delay element 140_1 and the second delay element 140_2 may be sequentially connected, for example.
제2 주파수-전압 변환기(152)는, 복수의 지연 소자 중 적어도 어느 하나와 연결될 수 있는 하나 또는 복수의 주파수-전압 변환기를 포함할 수 있다. 예를 들어, 제2 주파수-전압 변환기(152)는, m개 일 수 있다. 그러나, 본 발명이 이에 제한되는 것은 아니고, 제2 주파수-전압 변환기(152)의 개수는 지연 소자의 개수(m개) 보다 작을 수 있다.The second frequency-to-
제2 주파수-전압 변환기(152)는, 제2-1 주파수-전압 변환기(152_1)와 제2-2 주파수-전압 변환기(152_2)를 포함할 수 있다. 제2-1 주파수-전압 변환기(152_1)는 제1 지연 소자(140_1)의 출력(F1)을 입력으로 받을 수 있다. 제2-2 주파수-전압 변환기(152_2)는 제2 지연 소자(140_2)의 출력(F2)을 입력으로 받을 수 있다.The second frequency-to-
제2-1 주파수-전압 변환기(152_1)의 출력인 제3-1 제어 전압(V31)은, 제1 지연 소자(140_1) 및 제2 지연 소자(140_2)에 피드백될 수 있다. 제2-2 주파수-전압 변환기(152_2)의 출력인 제3-2 제어 전압(V32)은, 제1 지연 소자(140_1) 및 제2 지연 소자(140_2)에 피드백될 수 있다.The 3-1 control voltage V3 1 , which is the output of the 2-1 frequency-to-voltage converter 152_1, can be fed back to the first delay element 140_1 and the second delay element 140_2. The 3-2 control voltage V3 2 , which is the output of the 2-2 frequency-to-voltage converter 152_2, can be fed back to the first delay element 140_1 and the second delay element 140_2.
몇몇 실시예에서, 제3 루프 필터(133)가 더 포함되는 경우, 제3 제어 전압(V31 내지 V3m)은 제3 루프 필터(133_1 내지 133_m)로 인가될 수 있다. 예를 들어, 제3 루프 필터(133)는 m개일 수 있다. 그러나, 본 발명이 이에 제한되는 것은 아니고, 제3 루프 필터(133)의 개수는 m개 보다 작을 수 있다.In some embodiments, when the
이 경우, 제3 루프 필터(133)의 출력 전압(VL31 내지 VL3m)은 다시 전압 제어 지연부(140)로 피드백될 수 있다.In this case, the output voltages VL3 1 to VL3 m of the
m+1번 째 지연 소자(140_m+1)의 출력은, 전압 제어 지연부(140)의 최종 출력(Fout)일 수 있고, 이는 제1 주파수-전압 변환기(151)에 인가될 수 있다. 앞서 설명한 바와 같이, 제1 주파수-전압 변환기(151)의 출력인 제2 제어 전압(V2)은 제1 루프 필터(131) 또는 차지 펌프(120)로 피드백될 수 있다. The output of the (m + 1) th delay element 140_m + 1 may be the final output Fout of the voltage
몇몇 실시예에서, 제2 루프 필터(132)를 더 포함하는 경우, 제2 제어 전압(V2)은 제2 루프 필터(132)의 입력으로 인가될 수 있다. 제2 루프 필터(132)의 출력 전압(VL2)은 제1 루프 필터(131) 또는 차지 펌프(120)로 피드백될 수 있다.In some embodiments, the second control voltage (V 2 ) may be applied as an input to the
몇몇 실시예에서, 제2 주파수-전압 변환기(152)의 출력인 제3 제어 전압(V3)은, 모든 지연 소자를 제어할 수 있다.In some embodiments, the third control voltage V 3 , which is the output of the second frequency-to-
도 16을 참조하면, 제2-1 주파수-전압 변환기(152_1)의 출력인 제3-1 제어 전압(V31)은 제1 지연 소자(140_1)에 피드백될 수 있다. 제2-2 주파수-전압 변환기(152-2)의 출력인 제3-2 제어 전압(V32)은 제2 지연 소자(140_2)에 피드백될 수 있다.Referring to FIG. 16, the 3-1 control voltage V3 1 , which is the output of the 2-1 frequency-to-voltage converter 152_1, may be fed back to the first delay element 140_1. The 3-2 control voltage V3 2 , which is the output of the 2-2 frequency-to-voltage converter 152-2, can be fed back to the second delay element 140_2.
몇몇 실시예에서, 위상 조정 장치가 제3 루프 필터(132)를 더 포함하는 경우, 제3-1 루프 필터(133_1)의 출력 전압(VL31)은 제1 지연 소자(140_1)에 피드백될 수 있다. 제3-2 루프 필터(133_2)의 출력 전압(VL32)은 제2 지연 소자(140_2)에 피드백될 수 있다.In some embodiments, when the phase adjustment device further includes a
다시 말해서, 제2 주파수-전압 변환기(152) 각각의 출력 전압들은, 예를 들어, 그 이전의 지연 소자만 제어할 수 있다.In other words, the output voltages of each of the second frequency-to-
도 17을 참조하면, 제2-1 주파수-전압 변환기(152_1)의 출력인 제3-1 제어 전압(V31)은 제1 지연 소자(140_1)에 피드백될 수 있다. 제2-2 주파수-전압 변환기(152-2)의 출력인 제3-2 제어 전압(V32)은 제1 지연 소자(140_1) 및 제2 지연 소자(140_2)에 피드백될 수 있다.Referring to FIG. 17, the 3-1 control voltage V3 1 , which is the output of the 2-1 frequency-to-voltage converter 152_1, may be fed back to the first delay element 140_1. The 3-2 control voltage V3 2 , which is the output of the 2-2 frequency-to-voltage converter 152-2, can be fed back to the first delay element 140_1 and the second delay element 140_2.
전압 제어 지연부(140)에 포함되는 복수의 지연 소자들이 m+1개 인 경우, 제2-m 주파수-전압 변환기(152_m)는 m번 째 지연 소자(140_m)의 출력(Fm)을 입력 받을 수 있다. 제2-m 주파수-전압 변환기(152_m)의 출력 전압인 제3-m 제어 전압(V3m)은, 그 이전의 m개의 지연 소자 모두에 피드백될 수 있다.When the number of delay elements included in the voltage
몇몇 실시예에서, 위상 조정 장치가 제3 루프 필터(132)를 더 포함하는 경우, 제3-1 루프 필터(133_1)의 출력 전압(VL31)은, 제1 지연 소자(140_1)에 피드백될 수 있다. 제3-2 루프 필터(133_2)의 출력 전압(VL32)은 제1 지연 소자(140_1) 및 제2 지연 소자(140_2)에 피드백될 수 있다.In some embodiments, when the phase adjusting device further includes the
전압 제어 지연부(140)에 포함되는 복수의 지연 소자들이 m+1개 인 경우, 제3-m 루프 필터(133_m)는, 제2-m 주파수-전압 변환기(152_m)의 출력인 제3-m 제어 전압(V3m)을 입력 받을 수 있다. 제3-m 루프 필터(133_m)의 출력 전압(VL3m)은, 그 이전의 m개의 지연 소자 모두에 피드백될 수 있다.The third-m loop filter 133_m outputs the third-m frequency-voltage converter 152_m, which is the output of the second-m frequency-voltage converter 152_m, when the plurality of delay elements included in the voltage
다시 말해서, 제2 주파수-전압 변환기(152) 각각의 출력 전압들은, 예를 들어, 그 이전의 지연 소자 모두를 제어할 수 있다.In other words, the output voltages of each of the second frequency-to-
도면에서, 제1 주파수-전압 변환기(151)의 입력을, m+1개의 지연 소자들 중 m+1 번 째 지연 소자의 출력인 것으로 도시하였으나, 이는 설명의 편의를 위한 것일 뿐, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 제1 주파수-전압 변환기(151)의 입력은, m+1개의 지연 소자들 중 어느 하나의 지연 소자의 출력일 수 있다.In the figure, the input of the first frequency-to-
이하에서, 도 18 및 도 19를 참조하여, 본 발명의 몇몇 실시예들에 따른 위상 조정 장치에 대해 설명한다. 설명의 명확성을 위해, 앞서 설명한 것과 중복되는 내용은 생략한다.Hereinafter, with reference to Figs. 18 and 19, a phase adjusting apparatus according to some embodiments of the present invention will be described. For the sake of clarity of explanation, the overlapping contents of the above description will be omitted.
도 18 및 도 19는 본 발명의 몇몇 실시예들에 따른 위상 조정 장치의 블록도이다.Figures 18 and 19 are block diagrams of phase adjustment devices in accordance with some embodiments of the present invention.
도 18을 참조하면, 본 발명의 기술적 사상에 따른 위상 조정 장치는, 제1 부궤환 루프(191) 외에도, 제5 부궤환 루프(195) 및 제6 부궤환 루프(196)를 동시에 포함할 수 있다.18, in addition to the first
제5 부궤환 루프(195)는 전압 제어 지연부(140), 제3 주파수-전압 변환기(153), 및 제1 루프 필터(131)를 포함할 수 있다. 제3 주파수-전압 변환기(153)는 전압 제어 지연부(140)의 출력 신호(Sout)를 입력으로 받고, 그에 대응되는 제4 제어 전압(V4)를 출력할 수 있다. 제4 제어 전압(V4)는 제1 루프 필터(131)로 피드백될 수 있다.The fifth
몇몇 실시예에서, 제5 부궤환 루프(195)는 제4 루프 필터(134)를 더 포함할 수 있다. 이 경우, 제4 제어 전압(V4)를 입력으로 받은 제4 루프 필터(134)의 출력(VL4)은 제1 루프 필터(131)로 피드백될 수 있다.In some embodiments, the fifth
제5 부궤환 루프(195)는, 도 1을 참조하며 설명한, 제2 부궤환 루프(192)와 실질적으로 동일할 수 있다.The fifth-
제6 부궤환 루프(196)는 전압 제어 지연부(140), 제4 주파수-전압 변환기(154), 차지 펌프(120) 및 제1 루프 필터(131)를 포함할 수 있다. 제4 주파수-전압 변환기(154)는 전압 제어 지연부(140)의 출력 신호(Sout)를 입력으로 받고, 그에 대응되는 제5 제어 전압(V5)를 출력할 수 있다. 제5 제어 전압(V5)는 차지 펌프(120)로 피드백될 수 있다.The sixth
몇몇 실시예에서, 제6 부궤환 루프(196)는 제5 루프 필터(135)를 더 포함할 수 있다. 이 경우, 제5 제어 전압(V5)를 입력으로 받은 제5 루프 필터(135)의 출력(VL5)은 차지 펌프(120)로 피드백될 수 있다.In some embodiments, the sixth
제6 부궤환 루프(196)는, 도 12를 참조하며 설명한, 제3 부궤환 루프(193)와 실질적으로 동일할 수 있다.The sixth-
본 발명의 기술적 사상에 따른 위상 조정 장치는, 제3 주파수-전압 변환기(153)의 출력 및 제4 주파수-전압 변환기(154)의 출력을 각각, 제1 루프 필터(131) 및 차지 펌프(120)로 피드백 시킴으로써, 지터의 크기를 현저히 감소시킬 수 있다.The phase adjustment device according to the technical idea of the present invention is configured to output the output of the third frequency-to-
도 19를 참조하면, 본 발명의 몇몇 실시예에서, 위상 조정 장치는, 제7 부궤환 루프(197)를 더 포함할 수 있다.Referring to FIG. 19, in some embodiments of the present invention, the phase adjustment apparatus may further include a seventh
제7 부궤환 루프(197)는 전압 제어 지연부(140) 및 제2 주파수-전압 변환기(152)를 포함할 수 있다. 제7 부궤환 루프(197)는, 앞서 도 13 내지 도 17을 참조하여 설명한 제4 부궤환 루프(194)와 실질적으로 동일할 수 있다.The
도면에서, 제3 주파수-전압 변환기(152) 및 제4 주파수-전압 변환기(154)의 입력이 Fout인 것으로 도시하였으나, 이는 설명의 편의를 위한 것일 뿐 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 앞서 설명한 바와 같이 전압 제어 지연부(140)가 복수의 지연 소자를 포함하는 경우, 그 중 어느 하나의 지연 소자의 출력일 수도 있다.Although the input of the third frequency-to-
도 1, 도 12, 도 13, 도 14 내지 도 19의 위상 조정 장치는, 예를 들어, 위상지연루프(DLL: Delay Locked Loop)로 동작할 수 있다.The phase adjusting apparatus of FIGS. 1, 12, 13, and 14 to 19 may operate as a delay locked loop (DLL), for example.
이하에서, 도 20 및 도 21을 참조하여, 본 발명의 몇몇 실시예들에 따른 위상 조정 장치에 대해 설명한다. 설명의 명확성을 위해, 앞서 설명한 것과 중복되는 내용은 생략한다.Hereinafter, with reference to Figs. 20 and 21, a phase adjusting apparatus according to some embodiments of the present invention will be described. For the sake of clarity of explanation, the overlapping contents of the above description will be omitted.
도 20은 본 발명의 몇몇 실시예들에 따른 위상 조정 장치를 설명하기 위한 블록도이다. 도 21은 도 20의 전압 제어 발진기의 블록도이다.20 is a block diagram illustrating a phase adjusting apparatus according to some embodiments of the present invention. 21 is a block diagram of the voltage controlled oscillator of FIG.
도 20 및 도 21을 참조하면, 제5 주파수-전압 변환기(155)의 출력인 제6 제어 전압(V6)은 차지 펌프(120)로 피드백될 수 있다.Referring to FIGS. 20 and 21, the sixth control voltage V6, which is the output of the fifth frequency-to-
전압 제어 발진기(240)는 예를 들어, 링 오실레이터일 수 있다. 전압 제어 발진기(240)는 복수의 지연 소자(240_1 내지 240_n, n>0, n은 자연수)를 포함할 수 있다. 복수의 지연 소자들은 제1 제어 전압(V1)에 의해 제어될 수 있다.The voltage controlled
전압 제어 발진기(240)의 출력은 제5 주파수-전압 변환기(155)에 입력될 수 있다. 몇몇 실시예에서, 위상 조정 장치가 분주기(245)를 더 포함하는 경우, 분주기(245)의 출력(Fn)은 제5 주파수-전압 변환기(155)에 입력될 수 있다. 제5 주파수-전압 변환기(155)의 출력인 제6 제어 전압(V6)은 차지 펌프(120)에 피드백될 수 있다.The output of the voltage controlled
몇몇 실시예에서, 위상 조정 장치가 제6 루프 필터(136)를 더 포함하는 경우, 제6 제어 전압(V6)은 제6 루프 필터(136)에 입력으로 인가될 수 있다. 제6 루프 필터(136)의 출력 전압(VL6)은, 차지 펌프(120)에 피드백될 수 있다.In some embodiments, if the phase adjustment device further includes a
몇몇 실시예에서, 위상 조정 장치는, 제8 부궤환 루프(291), 제9 부궤환 루프(292)를 포함할 수 있다.In some embodiments, the phase adjustment apparatus may include an eighth
제8 부궤환 루프(291)는, 예를 들어, 제어 전압 생성부(10) 및 전압 제어 발진기(240)를 포함할 수 있다. 몇몇 실시예에서, 제8 부궤환 루프(291)는, 분주기(245)를 더 포함할 수도 있다. 제8 부궤환 루프(291)는, 앞서 도 1을 참조하여 설명한 제1 부궤환 루프(191)와, 그 동작이 실질적으로 동일할 수 있다.The eighth
제9 부궤환 루프(292)는, 예를 들어, 차지 펌프(120), 제1 루프 필터(131), 전압 제어 발진기(240), 제5 주파수-전압 변환기(155)를 포함할 수 있다. 몇몇 실시예에서, 제9 부궤환 루프(292)는, 분주기(245)를 더 포함할 수 있다. 몇몇 실시예에서, 제9 부궤환 루프(292)는, 제6 루프 필터(136)를 더 포함할 수 있다.The ninth-
제9 부궤환 루프(292)는, 앞서 도 12를 참조하여 설명한 제3 부궤환 루프(193)와, 그 동작이 실질적으로 동일할 수 있다.The ninth-
본 발명의 몇몇 실시예들에 따르면, 전압 제어 발진기(140)의 출력 신호(Sout)가 제5 주파수-전압 변환기(155)를 거쳐 차지 펌프(120)로 피드백 됨으로서, 제1 제어 전압(V1)에 의해 발생한 잡음을 억제할 수 있다. 이에 따라, 위상 고정 루프 장치는 안정하게 동작될 수 있고, 잡음 특성이 개선될 수 있다.According to some embodiments of the present invention, the output signal Sout of the voltage-controlled
이하에서, 도 22 내지 도 24를 참조하여, 본 발명의 몇몇 실시예들에 따른 위상 조정 장치에 대해 설명한다. 설명의 명확성을 위해, 앞서 설명한 것과 중복되는 내용은 생략한다.Hereinafter, referring to Figs. 22 to 24, a phase adjusting apparatus according to some embodiments of the present invention will be described. For the sake of clarity of explanation, the overlapping contents of the above description will be omitted.
도 22는 본 발명의 몇몇 실시예들에 따른 위상 조정 장치의 블록도이다. 도 23 및 도 24는 본 발명의 몇몇 실시예들에 따른 위상고정루프 장치의 전압 제어 발진기(240)를 도시한 블록도이다.22 is a block diagram of a phase adjustment device in accordance with some embodiments of the present invention. 23 and 24 are block diagrams illustrating a voltage controlled
도 22 및 도 23을 참조하면, 본 발명의 몇몇 실시예들에 따른 위상 조정 장치는, 제10 부궤환 루프(293) 및 제11 부궤환 루프(294)를 더 포함할 수 있다.22 and 23, the phase adjustment apparatus according to some embodiments of the present invention may further include a tenth
제10 부궤환 루프(293)는 전압 제어 발진기(240) 및 제6 주파수-전압 변환기(156)를 포함할 수 있다. 몇몇 실시예에서, 제10 부궤환 루프(293)는 제7 루프 필터(137)를 더 포함할 수도 있다. 이 때, 제6 주파수-전압 변환기(156)의 입력은, 예를 들어, 전압 제어 발진기(240)에 포함된 복수의 지연 소자들의 출력일 수 있다. 전압 제어 발진기(240)가 n+1개의 지연 소자들을 포함하는 경우, 제6 주파수-전압 변환기(156)의 입력은, 예를 들어, n개의 지연 소자들의 출력일 수 있다. 다시 말해서, 제6 주파수-전압 변환기(156)는 n개의 주파수-전압 변환기를 포함할 수 있다. 그러나, 본 발명이 이에 제한되는 것은 아니고, 제6 주파수-전압 변환기(156)의 개수는, n개 보다 작을 수도 있음은 물론이다.The tenth
제10 부궤환 루프(293)는, 앞서 도 13을 참조하여 설명한 제4 부궤환 루프(194)와 그 동작이 실질적으로 동일할 수 있다.The tenth
제6 주파수-전압 변환기(156)는, 예를 들어, 복수의 지연 소자들의 출력(F1 내지 Fn)인 입력에 대응하는 전압인, 제7 제어 전압(V71~V7n)을 출력할 수 있다.The sixth frequency-to-
제7 제어 전압(V71~V7n)은, 다시 복수의 지연 소자들(240_1 내지 240_n)의 입력으로 인가될 수 있다. 몇몇 실시예에서, 위상 조정 장치가 제7 루프 필터(137)를 더 포함할 수 있다. 제7 루프 필터(137)의 개수는 예를 들어, 제6 주파수-전압 변환기(156)의 개수와 동일할 수 있다.The seventh control voltages V7 1 to V7 n may be applied again to the inputs of the plurality of delay elements 240_1 to 240_n. In some embodiments, the phase adjustment device may further include a
제7 제어 전압(V71~V7n)은, n개의 제7 루프 필터(137_1 내지 137_n)를 거쳐 복수의 지연 소자들(240_1 내지 240_n) 각각의 입력으로 인가될 수 있다.The seventh control voltages V7 1 to V7 n may be applied to the input of each of the plurality of delay elements 240_1 to 240_n through n seventh loop filters 137_1 to 137_n.
n+1번째 지연 소자는 제1 제어 전압(V1)과 제7 제어 전압(V71~V7n) 중, 제1 제어 전압(V1)에 의해 제어될 수 있다. 나머지 복수의 지연 소자들(240_1 내지 240_n)은 제1 제어 전압(V1)과 제7 제어 전압(V71~V7n)에 의해 제어될 수 있다. (n + 1) th delay elements may be controlled by a first control voltage (V 1) of the first control voltage (V 1) and a seventh control voltage (V7 1 V7 ~ n). A plurality of delay elements remaining (240_1 to 240_n) can be controlled by the first control voltage (V 1) and a seventh control voltage (V7 1 V7 ~ n).
다시 말해, 본 발명의 기술적 사상에 따른 몇몇 실시예에서, 전압 제어 발진기(240) 내의 복수의 지연 소자 중 일부는 제1 제어 전압(V1)과 제7 제어 전압(V71~V7n) 중 제1 제어 전압(V1)으로 제어되고, 나머지 일부는 제1 제어 전압(V1) 및 제7 제어 전압(V71~V7n)에 의해 제어될 수 있다.In other words, in some embodiments according to the technical idea of the present invention, some of the plurality of delay elements in the voltage-controlled
도 24를 참조하면, 몇몇 실시예에서, 복수의 지연 소자 중 제1 제어 전압(V1)에 의해 제어되는 지연 소자는, 도 23에서와 달리 복수개 일 수 있다. 다시 말해서, 복수의 지연 소자 중 일부(240_1 내지 240_n)는 제1 제어 전압(V1) 및 제7 제어 전압(V71~V7n)에 의해 제어될 수 있다. 복수의 지연 소자 중 나머지 일부(240_n+1 내지 240_n+k, k>1, k는 자연수)는, 제1 제어 전압(V1)에 의해 제어될 수 있다. Referring to Figure 24, in some embodiments, delay elements are controlled by a first control voltage (V 1) of the plurality of delay elements may be a plurality of contrast in FIG. In other words, some of the plurality of delay elements 240_1 to 240_n can be controlled by the first control voltage V 1 and the seventh control voltage V7 1 to V7 n . The remaining part of the plurality of delay elements 240_n + 1 to 240_n + k, k> 1, k is a natural number can be controlled by the first control voltage V 1 .
도면에서, 제5 주파수-전압 변환기(155) 및 제7 주파수-전압 변환기(157)의 입력이, 복수의 지연 소자 중 최종 단에 연결된 지연소자의 출력인 Fout인 것으로 도시하였으나, 이는 설명의 편의를 위한 것일 뿐, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 제5 주파수-전압 변환기(155) 및 제7 주파수-전압 변환기(157)의 입력은, 복수의 지연 소자들(240_1 내지 240_n+1, 또는 240_1 내지 240_n+k) 중 어느 하나의 지연 소자의 출력일 수 있다.In the figure, the inputs of the fifth frequency-to-
다시 도 22를 참조하면, 제11 부궤환 루프(294)는 예를 들어, 제1 루프 필터(131), 전압 제어 발진기(240), 및 제7 주파수-전압 변환기(157)를 포함할 수 있다. 몇몇 실시예에서, 제11 부궤환 루프(294)는, 제8 루프 필터(138)를 더 포함할 수도 있다. 제11 부궤환 루프(294)는, 앞서 도 1 내지 도 5를 참조하여 설명한 제2 부궤환 루프(192)와 그 동작이 실질적으로 동일할 수 있다.22, the eleventh
도 20 및 도 22의 위상 조정 장치는, 예를 들어, 위상고정루프(PLL: Phase Locked Loop)로 동작할 수 있다.The phase adjusting apparatus of Figs. 20 and 22 can operate with a phase locked loop (PLL), for example.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It is to be understood that the invention may be embodied in other specific forms without departing from the spirit or essential characteristics thereof. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive.
10: 제어 전압 생성부 131: 제1 루프 필터
151: 제1 주파수-전압 변환기10: control voltage generating unit 131: first loop filter
151: a first frequency-voltage converter
Claims (24)
상기 위상 주파수 검출기에서 출력되는 상기 업 신호 또는 상기 다운 신호에 비례하는 전류를 출력하는 차지 펌프;
상기 차지 펌프에서 출력되는 전류를 제1 제어 전압으로 변환하는 루프 필터;
상기 제1 제어 전압에 기초하여 상기 기준 신호의 지연 시간을 조절한 출력 신호를 생성하고, 상기 출력 신호를 상기 위상 주파수 검출기에 상기 피드백 신호로 제공하는 전압 제어 지연부(VCDL; Voltage Controlled Delay Line); 및
상기 전압 제어 지연부의 출력 신호에 대응하는 제2 제어 전압을 생성하여 이를 상기 루프 필터와 상기 차지 펌프 중 어느 하나에 피드백하는 제1 주파수-전압 변환기(FVC; Frequency Voltage Converter)를 포함하고,
상기 제1 주파수-전압 변환기가 상기 제2 제어 전압을 상기 루프 필터에 피드백하는 경우, 상기 제2 제어 전압은 상기 루프 필터에 제공되고, 상기 루프 필터는 상기 차지 펌프에서 출력되는 전류 및 상기 제2 제어 전압을 제공 받아 상기 제1 제어 전압을 생성하고,
상기 제1 주파수-전압 변환기가 상기 제2 제어 전압을 상기 차지 펌프에 피드백하는 경우, 상기 제2 제어 전압은 상기 차지 펌프에 제공되고, 상기 차지 펌프는 상기 업 신호와 상기 다운 신호 중 어느 하나와 상기 제2 제어 전압을 제공 받아 상기 전류를 출력하는 위상 조정 장치.A phase frequency detector for comparing the phase difference between the reference signal and the feedback signal and outputting an up signal UP or a down signal DOWN according to the phase difference;
A charge pump that outputs a current proportional to the up signal or the down signal output from the phase frequency detector;
A loop filter for converting a current output from the charge pump to a first control voltage;
A voltage controlled delay line (VCDL) for generating an output signal by adjusting a delay time of the reference signal based on the first control voltage and providing the output signal as the feedback signal to the phase frequency detector, ; And
And a first frequency-voltage converter (FVC) for generating a second control voltage corresponding to an output signal of the voltage control delay unit and feeding back the generated second control voltage to either the loop filter or the charge pump,
Wherein when the first frequency-to-voltage converter feeds back the second control voltage to the loop filter, the second control voltage is provided to the loop filter, and the loop filter outputs the current output from the charge pump and the second Generating a first control voltage by receiving a control voltage,
Wherein when the first frequency-to-voltage converter feeds back the second control voltage to the charge pump, the second control voltage is provided to the charge pump, And outputs the current by receiving the second control voltage.
상기 업 신호는 상기 제1 제어 전압을 증가시키고 상기 제2 제어 전압을 감소시키고,
상기 다운 신호는 상기 제1 제어 전압을 감소시키고 상기 제2 제어 전압을 증가시키는 위상 조정 장치.The method according to claim 1,
The up signal increasing the first control voltage and decreasing the second control voltage,
Wherein the down signal reduces the first control voltage and increases the second control voltage.
상기 전압 제어 지연부는 복수의 지연 소자를 포함하고,
상기 복수의 지연 소자의 출력에 대응되는 제3 제어 전압을 생성하여 상기 전압 제어 지연부에 피드백하는 제2 주파수-전압 변환기를 더 포함하는 위상 조정 장치.The method according to claim 1,
Wherein the voltage control delay unit includes a plurality of delay elements,
And a second frequency-to-voltage converter that generates and feeds back a third control voltage corresponding to an output of the plurality of delay elements to the voltage control delay unit.
상기 복수의 지연 소자는, 순차적으로 접속된 제1 지연 소자 및 제2 지연 소자를 포함하고,
상기 제2 주파수-전압 변환기는, 상기 제1 지연 소자의 출력을 입력으로 받는 제3 주파수-전압 변환기와, 상기 제2 지연 소자의 출력을 입력으로 받는 제4 주파수-전압 변환기를 포함하는 위상 조정 장치.The method of claim 3,
Wherein the plurality of delay elements include a first delay element and a second delay element that are sequentially connected,
Wherein the second frequency-to-voltage converter comprises: a third frequency-to-voltage converter receiving as input the output of the first delay element; and a fourth frequency-to-voltage converter receiving as input the output of the second delay element. Device.
상기 제3 주파수-전압 변환기의 출력은 상기 제1 지연 소자 및 상기 제2 지연 소자에 피드백되고,
상기 제4 주파수-전압 변환기의 출력은 상기 제1 지연 소자 및 상기 제2 지연 소자에 피드백되는 위상 조정 장치.5. The method of claim 4,
An output of the third frequency-to-voltage converter is fed back to the first delay element and the second delay element,
And an output of the fourth frequency-to-voltage converter is fed back to the first delay element and the second delay element.
상기 제3 주파수-전압 변환기의 출력은 상기 제1 지연 소자에 피드백되고,
상기 제4 주파수-전압 변환기의 출력은 상기 제2 지연 소자에 피드백되는 위상 조정 장치.5. The method of claim 4,
An output of the third frequency-to-voltage converter is fed back to the first delay element,
And an output of the fourth frequency-to-voltage converter is fed back to the second delay element.
상기 제3 주파수-전압 변환기의 출력은 상기 제1 지연 소자에 피드백되고,
상기 제4 주파수-전압 변환기의 출력은 상기 제1 지연 소자 및 상기 제2 지연 소자에 피드백되는 위상 조정 장치.5. The method of claim 4,
An output of the third frequency-to-voltage converter is fed back to the first delay element,
And an output of the fourth frequency-to-voltage converter is fed back to the first delay element and the second delay element.
상기 루프 필터는,
일단이 상기 차지 펌프와 상기 전압 제어 지연부 사이에 접속된 제1 저항과,
일단이 상기 제1 저항의 타단과 접속된 제1 캐패시터와,
일단이 상기 차지 펌프와 상기 전압 제어 지연부 사이에 접속되고, 타단이 상기 제1 캐패시터에 접속된 제2 캐패시터를 포함하고,
상기 제1 주파수-전압 변환기는 상기 제1 저항의 타단과 상기 제1 캐패시터의 일단에 접속되는 위상 조정 장치.The method according to claim 1,
The loop filter includes:
A first resistor connected between the charge pump and the voltage control delay unit,
A first capacitor having one end connected to the other end of the first resistor,
A second capacitor having one end connected between the charge pump and the voltage control delay unit and the other end connected to the first capacitor,
Wherein the first frequency-to-voltage converter is connected to the other end of the first resistor and one end of the first capacitor.
상기 루프 필터는,
일단이 상기 차지 펌프와 상기 전압 제어 지연부 사이에 접속된 제1 저항과,
일단이 상기 제1 저항의 타단과 접속된 제1 캐패시터와,
일단이 상기 차지 펌프와 상기 전압 제어 지연부 사이에 접속되고, 타단이 상기 제1 캐패시터에 접속된 제2 캐패시터를 포함하고,
상기 제1 주파수-전압 변환기는 상기 제1 저항의 일단에 접속되는 위상 조정 장치.The method according to claim 1,
The loop filter includes:
A first resistor connected between the charge pump and the voltage control delay unit,
A first capacitor having one end connected to the other end of the first resistor,
A second capacitor having one end connected between the charge pump and the voltage control delay unit and the other end connected to the first capacitor,
And the first frequency-to-voltage converter is connected to one end of the first resistor.
상기 루프 필터는,
일단이 상기 차지 펌프와 상기 전압 제어 지연부 사이에 접속된 제1 저항과,
일단이 상기 제1 저항의 타단과 접속된 제1 캐패시터와,
일단이 상기 차지 펌프와 상기 전압 제어 지연부 사이에 접속되고, 타단이 상기 제1 캐패시터에 접속된 제2 캐패시터와,
일단이 상기 제2 캐패시터의 일단과 접속되는 제2 저항과,
일단이 상기 제2 저항의 타단과 접속되고, 타단이 상기 제1 캐패시터에 접속된 제3 캐패시터를 포함하고,
상기 제1 주파수-전압 변환기는 상기 제2 저항의 타단과 상기 제3 캐패시터의 일단에 접속되는 위상 조정 장치.The method according to claim 1,
The loop filter includes:
A first resistor connected between the charge pump and the voltage control delay unit,
A first capacitor having one end connected to the other end of the first resistor,
A second capacitor having one end connected between the charge pump and the voltage control delay unit and the other end connected to the first capacitor,
A second resistor whose one end is connected to one end of the second capacitor,
A third capacitor having one end connected to the other end of the second resistor and the other end connected to the first capacitor,
Wherein the first frequency-to-voltage converter is connected to the other end of the second resistor and one end of the third capacitor.
상기 위상 주파수 검출기에서 출력되는 상기 업 신호 또는 상기 다운 신호에 비례하는 전류를 출력하는 차지 펌프;
상기 차지 펌프에서 출력되는 전류를 제1 제어 전압으로 변환하는 루프 필터;
상기 제1 제어 전압에 기초하여 상기 기준 신호의 지연 시간을 조절한 출력 신호를 생성하고, 상기 출력 신호를 상기 위상 주파수 검출기에 상기 피드백 신호로 제공하는 전압 제어 지연부(VCDL; Voltage Controlled Delay Line);
상기 전압 제어 지연부의 출력 신호에 대응하는 제2 제어 전압을 생성하여 이를 상기 루프 필터에 피드백하는 제1 주파수-전압 변환기(FVC; Frequency Voltage Converter); 및
상기 전압 제어 지연부의 출력 신호에 대응하는 제3 제어 전압을 생성하여 이를 상기 차지 펌프에 피드백하는 제2 주파수-전압 변환기를 포함하고,
상기 제2 제어 전압은 상기 루프 필터에 제공되고,
상기 제3 제어 전압은 상기 차지 펌프에 제공되고,
상기 루프 필터는, 상기 차지 펌프에서 출력되는 전류 및 상기 제2 제어 전압을 제공 받아 상기 제1 제어 전압을 생성하고,
상기 차지 펌프는, 상기 업 신호와 상기 다운 신호 중 어느 하나와 상기 제2 제어 전압을 제공 받아 상기 전류를 출력하는 위상 조정 장치.A phase frequency detector for comparing the phase difference between the reference signal and the feedback signal and outputting an up signal UP or a down signal DOWN according to the phase difference;
A charge pump that outputs a current proportional to the up signal or the down signal output from the phase frequency detector;
A loop filter for converting a current output from the charge pump to a first control voltage;
A voltage controlled delay line (VCDL) for generating an output signal by adjusting a delay time of the reference signal based on the first control voltage and providing the output signal as the feedback signal to the phase frequency detector, ;
A first frequency-to-voltage converter (FVC) for generating a second control voltage corresponding to an output signal of the voltage control delay unit and feeding back the generated second control voltage to the loop filter; And
And a second frequency-voltage converter for generating a third control voltage corresponding to an output signal of the voltage control delay unit and feeding back the third control voltage to the charge pump,
The second control voltage is provided to the loop filter,
The third control voltage is provided to the charge pump,
Wherein the loop filter receives the current output from the charge pump and the second control voltage to generate the first control voltage,
Wherein the charge pump outputs the current by receiving either the up signal or the down signal and the second control voltage.
상기 업 신호는 상기 제1 제어 전압을 증가시키고 상기 제2 제어 전압을 감소시키고,
상기 다운 신호는 상기 제1 제어 전압을 감소시키고 상기 제2 제어 전압을 증가시키는 위상 조정 장치.12. The method of claim 11,
The up signal increasing the first control voltage and decreasing the second control voltage,
Wherein the down signal reduces the first control voltage and increases the second control voltage.
상기 전압 제어 지연부는 복수의 지연 소자를 포함하고,
상기 복수의 지연 소자의 출력에 대응되는 제4 제어 전압을 생성하여 상기 전압 제어 지연부에 피드백하는 제3 주파수-전압 변환기를 더 포함하는 위상 조정 장치.12. The method of claim 11,
Wherein the voltage control delay unit includes a plurality of delay elements,
And a third frequency-to-voltage converter for generating and feeding back a fourth control voltage corresponding to an output of the plurality of delay elements to the voltage control delay unit.
상기 복수의 지연 소자는, 순차적으로 접속된 제1 지연 소자 및 제2 지연 소자를 포함하고,
상기 제3 주파수-전압 변환기는, 상기 제1 지연 소자의 출력을 입력으로 받는 제4 주파수-전압 변환기와, 상기 제2 지연 소자의 출력을 입력으로 받는 제5 주파수-전압 변환기를 포함하는 위상 조정 장치.14. The method of claim 13,
Wherein the plurality of delay elements include a first delay element and a second delay element that are sequentially connected,
Wherein the third frequency-to-voltage converter comprises: a fourth frequency-to-voltage converter receiving as input the output of the first delay element; and a fifth frequency-to-voltage converter receiving as an input the output of the second delay element. Device.
상기 제4 주파수-전압 변환기의 출력은 상기 제1 지연 소자 및 상기 제2 지연 소자에 피드백되고,
상기 제5 주파수-전압 변환기의 출력은 상기 제1 지연 소자 및 상기 제2 지연 소자에 피드백되는 위상 조정 장치.15. The method of claim 14,
An output of said fourth frequency-to-voltage converter is fed back to said first delay element and said second delay element,
And an output of the fifth frequency-voltage converter is fed back to the first delay element and the second delay element.
상기 제4 주파수-전압 변환기의 출력은 상기 제1 지연 소자에 피드백되고,
상기 제5 주파수-전압 변환기의 출력은 상기 제2 지연 소자에 피드백되는 위상 조정 장치.15. The method of claim 14,
An output of the fourth frequency-to-voltage converter is fed back to the first delay element,
And an output of the fifth frequency-to-voltage converter is fed back to the second delay element.
상기 제4 주파수-전압 변환기의 출력은 상기 제1 지연 소자에 피드백되고,
상기 제5 주파수-전압 변환기의 출력은 상기 제1 지연 소자 및 상기 제2 지연 소자에 피드백되는 위상 조정 장치.15. The method of claim 14,
An output of the fourth frequency-to-voltage converter is fed back to the first delay element,
And an output of the fifth frequency-voltage converter is fed back to the first delay element and the second delay element.
상기 루프 필터는,
일단이 상기 차지 펌프와 상기 전압 제어 지연부 사이에 접속된 제1 저항과,
일단이 상기 제1 저항의 타단과 접속된 제1 캐패시터와,
일단이 상기 차지 펌프와 상기 전압 제어 지연부 사이에 접속되고, 타단이 상기 제1 캐패시터에 접속된 제2 캐패시터를 포함하고,
상기 제1 주파수-전압 변환기는 상기 제1 저항의 타단과 상기 제1 캐패시터의 일단에 접속되는 위상 조정 장치.12. The method of claim 11,
The loop filter includes:
A first resistor connected between the charge pump and the voltage control delay unit,
A first capacitor having one end connected to the other end of the first resistor,
A second capacitor having one end connected between the charge pump and the voltage control delay unit and the other end connected to the first capacitor,
Wherein the first frequency-to-voltage converter is connected to the other end of the first resistor and one end of the first capacitor.
상기 루프 필터는,
일단이 상기 차지 펌프와 상기 전압 제어 지연부 사이에 접속된 제1 저항과,
일단이 상기 제1 저항의 타단과 접속된 제1 캐패시터와,
일단이 상기 차지 펌프와 상기 전압 제어 지연부 사이에 접속되고, 타단이 상기 제1 캐패시터에 접속된 제2 캐패시터를 포함하고,
상기 제1 주파수-전압 변환기는 상기 제1 저항의 일단에 접속되는 위상 조정 장치.12. The method of claim 11,
The loop filter includes:
A first resistor connected between the charge pump and the voltage control delay unit,
A first capacitor having one end connected to the other end of the first resistor,
A second capacitor having one end connected between the charge pump and the voltage control delay unit and the other end connected to the first capacitor,
And the first frequency-to-voltage converter is connected to one end of the first resistor.
상기 루프 필터는,
일단이 상기 차지 펌프와 상기 전압 제어 지연부 사이에 접속된 제1 저항과,
일단이 상기 제1 저항의 타단과 접속된 제1 캐패시터와,
일단이 상기 차지 펌프와 상기 전압 제어 지연부 사이에 접속되고, 타단이 상기 제1 캐패시터에 접속된 제2 캐패시터와,
일단이 상기 제2 캐패시터의 일단과 접속되는 제2 저항과,
일단이 상기 제2 저항의 타단과 접속되고, 타단이 상기 제1 캐패시터에 접속된 제3 캐패시터를 포함하고,
상기 제1 주파수-전압 변환기는 상기 제2 저항의 타단과 상기 제3 캐패시터의 일단에 접속되는 위상 조정 장치.12. The method of claim 11,
The loop filter includes:
A first resistor connected between the charge pump and the voltage control delay unit,
A first capacitor having one end connected to the other end of the first resistor,
A second capacitor having one end connected between the charge pump and the voltage control delay unit and the other end connected to the first capacitor,
A second resistor whose one end is connected to one end of the second capacitor,
A third capacitor having one end connected to the other end of the second resistor and the other end connected to the first capacitor,
Wherein the first frequency-to-voltage converter is connected to the other end of the second resistor and one end of the third capacitor.
상기 위상 주파수 검출기에서 출력되는 상기 업 신호 또는 상기 다운 신호에 비례하는 전류를 출력하는 차지 펌프;
상기 차지 펌프에서 출력되는 전류를 제1 제어 전압으로 변환하는 제1 루프 필터;
상기 제1 제어 전압에 대응되는 주파수를 갖는 출력 신호를 생성하여 이를 제어 전압 생성부에 상기 피드백 신호로 제공하는 전압 제어 발진기(VCO; Voltage Controlled Oscillator); 및
상기 전압 제어 발진기의 출력 신호에 대응하는 제2 제어 전압을 생성하여 이를 상기 차지 펌프에 피드백하는 제1 주파수-전압 변환기(FVC; Frequency Voltage Converter)를 포함하고,
상기 제2 제어 전압은 상기 차지 펌프에 제공되고,
상기 차지 펌프는, 상기 업 신호와 상기 다운 신호 중 어느 하나와 상기 제2 제어 전압을 제공 받아 상기 전류를 출력하는 위상 조정 장치.A phase frequency detector for comparing the phase difference between the reference signal and the feedback signal and outputting an up signal UP or a down signal DOWN according to the phase difference;
A charge pump that outputs a current proportional to the up signal or the down signal output from the phase frequency detector;
A first loop filter for converting a current output from the charge pump to a first control voltage;
A voltage controlled oscillator (VCO) for generating an output signal having a frequency corresponding to the first control voltage and providing the output signal to the control voltage generator as the feedback signal; And
And a first frequency-voltage converter (FVC) for generating a second control voltage corresponding to an output signal of the voltage-controlled oscillator and feeding back the generated second control voltage to the charge pump,
The second control voltage is provided to the charge pump,
Wherein the charge pump outputs the current by receiving either the up signal or the down signal and the second control voltage.
상기 업 신호는 상기 제1 제어 전압을 증가시키고 상기 제2 제어 전압을 감소시키고,
상기 다운 신호는 상기 제1 제어 전압을 감소시키고 상기 제2 제어 전압을 증가시키는 위상 조정 장치.22. The method of claim 21,
The up signal increasing the first control voltage and decreasing the second control voltage,
Wherein the down signal reduces the first control voltage and increases the second control voltage.
상기 전압 제어 발진기의 출력 신호에 대응하는 제3 제어 전압을 생성하여 이를 상기 제1 루프 필터에 피드백하는 제2 주파수-전압 변환기를 더 포함하는 위상 조정 장치.22. The method of claim 21,
And a second frequency-to-voltage converter for generating a third control voltage corresponding to an output signal of the voltage-controlled oscillator and feeding back the third control voltage to the first loop filter.
상기 전압 제어 발진기는 복수의 지연 소자를 포함하고,
상기 복수의 지연 소자 중 적어도 어느 하나의 출력에 대응되는 제4 제어 전압을 생성하여 상기 전압 제어 발진기에 피드백하는 제3 주파수-전압 변환기를 더 포함하는 위상 조정 장치.
24. The method of claim 23,
Wherein the voltage controlled oscillator includes a plurality of delay elements,
And a third frequency-to-voltage converter for generating and feeding back a fourth control voltage corresponding to at least one of the plurality of delay elements to the voltage-controlled oscillator.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160047058A KR101714372B1 (en) | 2016-04-18 | 2016-04-18 | Phase adjustment apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160047058A KR101714372B1 (en) | 2016-04-18 | 2016-04-18 | Phase adjustment apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
KR101714372B1 true KR101714372B1 (en) | 2017-03-22 |
Family
ID=58497233
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160047058A KR101714372B1 (en) | 2016-04-18 | 2016-04-18 | Phase adjustment apparatus |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101714372B1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20100087469A (en) | 2009-01-28 | 2010-08-05 | 현대제철 주식회사 | Treating method of waster water containing chlorinated organic compounds using steel-making dust |
KR101421380B1 (en) * | 2013-06-03 | 2014-07-18 | 부경대학교 산학협력단 | Phase locked loop |
KR20140147990A (en) * | 2013-06-21 | 2014-12-31 | 부경대학교 산학협력단 | Clock Generator of using Delay-Locked Loop |
KR20150125493A (en) * | 2014-04-30 | 2015-11-09 | 부경대학교 산학협력단 | Phase locked loop apparatus having multiple negative feedback loop |
-
2016
- 2016-04-18 KR KR1020160047058A patent/KR101714372B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20100087469A (en) | 2009-01-28 | 2010-08-05 | 현대제철 주식회사 | Treating method of waster water containing chlorinated organic compounds using steel-making dust |
KR101421380B1 (en) * | 2013-06-03 | 2014-07-18 | 부경대학교 산학협력단 | Phase locked loop |
KR20140147990A (en) * | 2013-06-21 | 2014-12-31 | 부경대학교 산학협력단 | Clock Generator of using Delay-Locked Loop |
KR20150125493A (en) * | 2014-04-30 | 2015-11-09 | 부경대학교 산학협력단 | Phase locked loop apparatus having multiple negative feedback loop |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5629651A (en) | Phase lock loop having a reduced synchronization transfer period | |
US8253462B2 (en) | Duty cycle correction method and its implementing circuit | |
US7215165B2 (en) | Clock generating circuit and clock generating method | |
US7103855B2 (en) | Clock control circuit and method | |
US6794912B2 (en) | Multi-phase clock transmission circuit and method | |
US7961055B2 (en) | PLL circuit and oscillator device | |
CN107231150B (en) | Clock correction device and clock correction method | |
US8264259B2 (en) | Phase-locked loop circuit and delay-locked loop circuit | |
US6859079B2 (en) | Semiconductor device capable of accurately producing internal multi-phase clock signal | |
US6346838B1 (en) | Internal offset-canceled phase locked loop-based deskew buffer | |
US7952410B2 (en) | Semiconductor device and voltage-controlled oscillation circuit | |
KR20190139007A (en) | Assymetric pulse width comparator circuit and clock phase correction circuit including the same | |
EP0731560B1 (en) | Wide frequency range VCO with low jitter | |
US7498886B2 (en) | Clock distribution system and method thereof | |
US7276950B2 (en) | Prevention of the propagation of jitters in a clock delay circuit | |
KR101714372B1 (en) | Phase adjustment apparatus | |
EP3190705A1 (en) | A fractional pll using a linear pfd with adjustable delay | |
KR101714367B1 (en) | Phase locked loop apparatus | |
US9787314B2 (en) | System and method for fast-capture multi-gain phase lock loop | |
EP1325553B1 (en) | Phase detector | |
KR101646015B1 (en) | Delay locked loop apparatus having multiple negative feedback loops | |
KR101661187B1 (en) | Phase locked loop apparatus | |
KR101667652B1 (en) | Phase locked loop apparatus and digital phase locked loop apparatus having multiple negative feedback loops | |
JPH1022824A (en) | Phase-locked loop circuit | |
KR101643923B1 (en) | Phase locked loop apparatus having multiple negative feedback loops |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20200218 Year of fee payment: 4 |