KR101713661B1 - Power module package - Google Patents
Power module package Download PDFInfo
- Publication number
- KR101713661B1 KR101713661B1 KR1020150175583A KR20150175583A KR101713661B1 KR 101713661 B1 KR101713661 B1 KR 101713661B1 KR 1020150175583 A KR1020150175583 A KR 1020150175583A KR 20150175583 A KR20150175583 A KR 20150175583A KR 101713661 B1 KR101713661 B1 KR 101713661B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal layer
- semiconductor chip
- metal substrate
- shape
- metal
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
- H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
Description
본 발명은 파워 모듈 패키지에 관한 것이다. 보다 자세하게는, 차량의 모터 구동용 파워 모듈 패키지로서 파워 모듈 패키지와 냉각 수로의 접촉 면적을 증가시켜 냉각 효율을 향상시킨 것에 관한 것이다.The present invention relates to a power module package. More particularly, the present invention relates to an improvement in cooling efficiency by increasing a contact area between a power module package and a cooling water channel as a power module package for driving a motor vehicle.
하이브리드 자동차, 전기 자동차, 연료전지 자동차와 같은 환경차에 모터 구동용 파워 모듈이 이용된다. 환경차의 경우, 모터 구동 수단으로서 영구자석 모터가 사용되며, PWM(pulse width modulation) 신호를 통해 3상 교류 전압으로 모터를 구동하게 된다. A power module for motor driving is used in an environment vehicle such as a hybrid car, an electric car, and a fuel cell automobile. In the case of an environmental difference, a permanent magnet motor is used as a motor driving means, and a motor is driven by a three-phase AC voltage through a pulse width modulation (PWM) signal.
일반적으로 파워 모듈은 하나 혹은 다수의 반도체 칩을 리드 프레임 내의 칩 실장 영역인 다이 어태치 패들(die attach paddle) 상에 탑재한 후, 밀봉재 예컨대 EMC(Epoxy Molding Compound)로, 밀봉하여 내부를 보호하는 구조를 가질 수 있다. 이러한 EMC는 절연성을 제공하는 절연 재료로 사용된다. Generally, a power module mounts one or a plurality of semiconductor chips on a die attach paddle, which is a chip mounting area in a lead frame, and then encapsulates the semiconductor module with a sealing material such as an EMC (Epoxy Molding Compound) Structure. These EMCs are used as insulating materials to provide insulation.
최근 전자 기기의 고속도화, 대용량화, 고집적화에 따라 자동차, 산업기기, 가전 제품 등에 적용되는 제어용 전력 변환 시스템의 저비용, 소형 및 경량화를 구현하고, 저소음 및 고신뢰성의 특성을 얻기 위해서 파워 모듈에서 발생하는 열을 보다 효과적으로 방출해야 한다는 요구가 증가하고 있다.Recently, in order to realize the low cost, small size and light weight of the control power conversion system applied to automobiles, industrial devices, household appliances and the like in accordance with the high speed, large capacity, and high integration of electronic devices and to obtain characteristics of low noise and high reliability, There is a growing demand for more effective heat release.
본 발명이 해결하고자 하는 기술적 과제는, 차량의 파워 모듈과 냉각 수로의 접촉 면적을 증가시켜 냉각 효율을 향상시킨 파워 모듈 패키지를 제공하는 것이다. SUMMARY OF THE INVENTION It is an object of the present invention to provide a power module package in which a contact area between a power module of a vehicle and a cooling water channel is increased to improve cooling efficiency.
본 발명이 해결하고자 하는 다른 기술적 과제는, 차량의 파워 모듈과 냉각 수로의 구조상 접합력을 증가시켜 결합력이 향상되고, 내구성이 향상된 파워 모듈 패키지를 제공하는 것이다. It is another object of the present invention to provide a power module package having improved bonding strength by increasing the structural bonding force between a power module of a vehicle and a cooling channel, and improved durability.
본 발명이 해결하고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해 될 수 있을 것이다.The technical problems to be solved by the present invention are not limited to the technical problems mentioned above, and other technical problems which are not mentioned can be clearly understood by the ordinary skilled in the art from the following description.
상기 기술적 과제를 달성하기 위한 본 발명의 일 태양(Aspect) 에 따른 파워 모듈 패키지는, 하면에 양각 패턴의 돌기 형상이 형성된 금속 기판, 상기 금속 기판의 상면 상에 배치된 반도체 칩, 상기 금속 기판의 상기 상면 상에 배치되고, 상기 반도체 칩과 전기적으로 연결된 리드 프레임, 상기 반도체 칩을 전체적으로 둘러싸도록 형성된 수지몰딩부, 및 상기 돌기 형상에 대응하는 음각 패턴이 형성되어, 상기 금속 기판의 상기 하면 상에 결합된 냉각 수로를 포함한다. According to an aspect of the present invention, there is provided a power module package comprising: a metal substrate on which a protrusion of a relief pattern is formed on a lower surface; a semiconductor chip disposed on an upper surface of the metal substrate; A lead frame electrically connected to the semiconductor chip, a resin molding part formed to surround the semiconductor chip as a whole, and an engraved pattern corresponding to the protrusion shape formed on the lower surface of the metal substrate, And a combined cooling water channel.
본 발명의 몇몇 실시예에서, 상기 돌기 형상은 상기 금속 기판의 상기 하면 상에 매트릭스(matrix) 형태로 배열될 수 있다. In some embodiments of the present invention, the protrusion features may be arranged in a matrix on the lower surface of the metal substrate.
본 발명의 몇몇 실시예에서, 상기 돌기 형상은 원기둥 형상 또는 사각기둥 형상일 수 있다. In some embodiments of the present invention, the projection shape may be a cylindrical shape or a square pillar shape.
본 발명의 몇몇 실시예에서, 상기 돌기 형상은 상기 금속 기판과 동일한 물질로 형성될 수 있다. In some embodiments of the present invention, the protrusion shape may be formed of the same material as the metal substrate.
본 발명의 몇몇 실시예에서, 상기 반도체 칩은 상기 금속 기판의 상기 상면 상에 솔더링(soldering)으로 연결될 수 있다. In some embodiments of the present invention, the semiconductor chip may be soldered onto the upper surface of the metal substrate.
본 발명의 몇몇 실시예에서, 상기 수지몰딩부는 상기 금속 기판의 상기 상면을 덮도록 형성되며, 상기 금속 기판의 상기 하면은 외부로 노출시킬 수 있다. In some embodiments of the present invention, the resin molding portion is formed to cover the upper surface of the metal substrate, and the lower surface of the metal substrate may be exposed to the outside.
본 발명의 몇몇 실시예에서, 상기 수지몰딩부는 상기 금속 기판의 상기 하면에 형성된 상기 돌기 형상을 외부로 노출시킬 수 있다. In some embodiments of the present invention, the resin molding portion may expose the projection shape formed on the lower surface of the metal substrate to the outside.
본 발명의 몇몇 실시예에서, 상기 금속 기판은 세라믹 플레이트의 표면에 구리 플레이트(Cu Plate)를 형성한 DBC(Direct Bonded Copper) 기판일 수 있다. In some embodiments of the present invention, the metal substrate may be a DBC (Direct Bonded Copper) substrate having a copper plate formed on the surface of the ceramic plate.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 태양(Aspect)에 따른 파워 모듈 패키지는, 제1 면에 양각 패턴의 제1 돌기 형상이 형성된 제1 금속 기판, 상기 제1 금속 기판의 상기 제1 면과 마주보는 제2 면 상에 배치된 반도체 칩, 상기 제1 금속 기판의 상기 제2 면 상에 배치되고, 상기 반도체 칩과 전기적으로 연결된 리드 프레임, 상기 반도체 칩 상에 형성되고, 전도성 물질로 형성된 스페이서, 상기 스페이서 상에 형성되고, 외부로 노출되는 제3 면에 양각 패턴의 제2 돌기 형상이 형성된 제2 금속 기판, 및 상기 제1 금속 기판과 상기 제2 금속 기판 사이에 형성되고, 상기 반도체 칩을 전체적으로 둘러싸도록 형성된 수지몰딩부를 포함한다. According to another aspect of the present invention, there is provided a power module package including a first metal substrate having a first protrusion shape of a relief pattern formed on a first surface thereof, A lead frame disposed on the second surface of the first metal substrate and electrically connected to the semiconductor chip; a semiconductor chip formed on the semiconductor chip, the semiconductor chip being formed of a conductive material; A second metal substrate formed on the spacer and having a second protrusion shape of a relief pattern formed on a third surface exposed to the outside, and a second metal substrate formed between the first metal substrate and the second metal substrate, And a resin molding portion formed to entirely surround the chip.
본 발명의 몇몇 실시예에서, 상기 제1 돌기 형상에 대응하는 음각 패턴이 형성되어, 상기 제1 금속 기판의 상기 제1 면 상에 결합되는 제1 냉각 수로와, 상기 제2 돌기 형상에 대응하는 음각 패턴이 형성되어, 상기 제2 금속 기판의 상기 제3 면 상에 결합되는 제2 냉각 수로를 더 포함할 수 있다. In some embodiments of the present invention, a first cooling channel formed with an engraved pattern corresponding to the first projection shape and coupled onto the first surface of the first metal substrate, And a second cooling channel formed with an engraved pattern and coupled to the third surface of the second metal substrate.
본 발명의 몇몇 실시예에서, 상기 제1 돌기 형상은 상기 제1 금속 기판의 상기 제1 면 상에 매트릭스 형태로 배열되고, 상기 제2 돌기 형상은 상기 제2 금속 기판의 상기 제3 면 상에 매트릭스 형태로 배열될 수 있다. In some embodiments of the present invention, the first projection feature is arranged in a matrix on the first face of the first metal substrate, and the second projection feature is arranged on the third face of the second metal substrate And may be arranged in a matrix form.
본 발명의 몇몇 실시예에서, 상기 제1 돌기 형상과 상기 제2 돌기 형상은, 원기둥 형상이거나 사각기둥 형상일 수 있다. In some embodiments of the present invention, the first projection shape and the second projection shape may be cylindrical or square pillar-shaped.
본 발명의 몇몇 실시예에서, 상기 제1 돌기 형상은 상기 제1 금속 기판과 동일한 물질로 형성되고, 상기 제2 돌기 형상은 상기 제2 금속 기판과 동일한 물질로 형성될 수 있다. In some embodiments of the present invention, the first protrusion shape is formed of the same material as the first metal substrate, and the second protrusion shape is formed of the same material as the second metal substrate.
본 발명의 몇몇 실시예에서, 상기 제1 금속 기판과 상기 반도체 칩 사이는 솔더링으로 연결될 수 있다. In some embodiments of the present invention, the first metal substrate and the semiconductor chip may be connected by soldering.
본 발명의 몇몇 실시예에서, 상기 반도체 칩과 상기 스페이서 사이는 솔더링으로 연결될 수 있다. In some embodiments of the present invention, the semiconductor chip and the spacer may be connected by soldering.
본 발명의 몇몇 실시예에서, 상기 수지몰딩부는 상기 제1 금속 기판의 상기 제2 면을 덮도록 형성되며, 상기 제1 금속 기판의 상기 제1 면을 외부로 노출시킬 수 있다. In some embodiments of the present invention, the resin molding portion is formed to cover the second surface of the first metal substrate, and the first surface of the first metal substrate may be exposed to the outside.
본 발명의 몇몇 실시예에서, 상기 제1 금속 기판과 상기 제2 금속 기판은, 세라믹 플레이트의 표면에 구리 플레이트를 형성할 수 있다. In some embodiments of the present invention, the first metal substrate and the second metal substrate may form a copper plate on the surface of the ceramic plate.
상술한 바와 같은 본 발명에 따르면, 차량용 파워 모듈 패키지에 있어서, 파워 모듈과 냉각 수로의 접촉 면적을 증가시켜 냉각 효율을 향상시킬 수 있다. 또한, 파워 모듈과 냉각 수로의 구조상 접합력을 향상시켜 결합력이 향상되며, 이에 따라 파워 모듈의 내구성을 향상시킬 수 있다. 또한, 파워 모듈과 냉각 수로의 결합력 향상에 따라 외부 진동에 강한 구조를 형성할 수 있다. According to the present invention as described above, in the vehicle power module package, the contact area between the power module and the cooling water channel can be increased to improve the cooling efficiency. Further, the structural bonding force between the power module and the cooling water channel is improved to improve the bonding force, thereby improving the durability of the power module. Further, as the coupling strength between the power module and the cooling water channel is improved, a structure resistant to external vibration can be formed.
도 1은 본 발명의 일 실시예에 따른 파워 모듈 패키지의 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 파워 모듈 패키지의 단면도이다.
도 3은 본 발명의 일 실시예에 따른 돌기 형상을 도시한 사시도이다.
도 4는 본 발명의 다른 실시예에 따른 돌기 형상을 도시한 사시도이다.
도 5는 본 발명의 또 다른 실시예에 따른 파워 모듈 패키지의 단면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 파워 모듈 패키지의 단면도이다. 1 is a cross-sectional view of a power module package according to an embodiment of the present invention.
2 is a cross-sectional view of a power module package according to another embodiment of the present invention.
3 is a perspective view showing a protrusion shape according to an embodiment of the present invention.
4 is a perspective view showing a protrusion shape according to another embodiment of the present invention.
5 is a cross-sectional view of a power module package according to another embodiment of the present invention.
6 is a cross-sectional view of a power module package according to another embodiment of the present invention.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention, and the manner of achieving them, will be apparent from and elucidated with reference to the embodiments described hereinafter in conjunction with the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. Is provided to fully convey the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims. Like reference numerals refer to like elements throughout the specification.
하나의 구성요소가 다른 구성요소와 "연결된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 구성요소와 직접 연결 또는 커플링된 경우 또는 중간에 다른 구성요소를 개재한 경우를 모두 포함한다. 반면, 하나의 구성요소가 다른 구성요소와 "직접 연결된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 구성요소를 개재하지 않은 것을 나타낸다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.It is to be understood that when an element is referred to as being "connected to" or "coupled to" another element, it can be directly connected or coupled to another element, One case. On the other hand, when an element is referred to as being "directly coupled to" or "directly coupled to " another element, it means that it does not intervene in another element. "And / or" include each and every combination of one or more of the mentioned items.
구성요소가 다른 구성요소의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 구성요소의 바로 위뿐만 아니라 중간에 다른 구성요소를 개재한 경우를 모두 포함한다. 반면, 구성요소가 다른 구성요소의 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 구성요소를 개재하지 않은 것을 나타낸다.It is to be understood that an element is referred to as being "on" or " on "of another element includes both elements immediately above and beyond other elements. On the other hand, when an element is referred to as being "directly on" or "directly above" another element, it means that it does not intervene another element in the middle.
공간적으로 상대적인 용어인 "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 구성요소들과 다른 구성요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 구성요소는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.Spatially relative terms such as "above "," upper ", and the like can be used to easily describe a correlation between one element and other elements, . Spatially relative terms should be understood to include, in addition to the orientation shown in the drawings, terms that include different orientations of the device during use or operation. The components can also be oriented in different directions, so that spatially relative terms can be interpreted according to orientation.
비록, 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다. Although the first, second, etc. are used to describe various elements, components and / or sections, it is needless to say that these elements, components and / or sections are not limited by these terms. These terms are only used to distinguish one element, element or section from another element, element or section. Therefore, it goes without saying that the first element, the first element or the first section mentioned below may be the second element, the second element or the second section within the technical spirit of the present invention.
본 명세서에서 사용된 용어들은 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "이루어지다(made of)"는 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. The terminology used herein is for the purpose of illustrating embodiments and is not intended to be limiting of the present invention. In the present specification, the singular form includes plural forms unless otherwise specified in the specification. As used herein, the terms "comprises" and / or "made of" means that a component, step, operation, and / or element may be embodied in one or more other components, steps, operations, and / And does not exclude the presence or addition thereof.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다. Unless defined otherwise, all terms (including technical and scientific terms) used herein may be used in a sense commonly understood by one of ordinary skill in the art to which this invention belongs. Also, commonly used predefined terms are not ideally or excessively interpreted unless explicitly defined otherwise.
이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 일 실시예에 따른 파워 모듈 패키지의 단면도이다. 1 is a cross-sectional view of a power module package according to an embodiment of the present invention.
도 1을 참조하면, 본 발명의 일 실시예에 따른 파워 모듈 패키지는, 제1 금속층(101), 제1 절연층(100), 제2 금속층(102), 리드 프레임(160), 리드와이어(161), 반도체 칩(200), 수지몰딩부(300) 등을 포함한다. Referring to FIG. 1, a power module package according to an embodiment of the present invention includes a
제1 금속층(101)은 예를 들어, DBC(Direct Bonded Copper)기판의 일부일 수 있다. DBC 기판은 세라믹 플레이트의 상면과 하면 상에 구리 플레이트(Cu Plate)를 형성한 기판이다. 예를 들어, 제1 절연층(100)은 세라믹 플레이트일 수 있고, 제1 절연층(100)의 상면 상에 제1 금속층(101)을 형성하고, 제1 절연층(100)의 하면 상에 제2 금속층(102)을 형성하여 DBC 기판을 완성할 수 있다. 제1 및 제2 금속층(101, 102)은 구리 플레이트를 포함할 수 있으며, 제1 절연층(100)의 하면 상에 부착된 제2 금속층(102)은 외부로 노출될 수 있다.The
본 발명에 따른 파워 모듈 패키지에서, 제2 금속층(102)은 양각 패턴의 돌기 형상을 포함한다. 제2 금속층(102)의 상면에 형성된 돌기 형상은 제2 금속층(102)의 상면의 표면적을 증가시키는 역할을 한다. 이에 따라, 제2 금속층(102)을 통해 외부로 방출되는 열량을 증가시킬 수 있다. In the power module package according to the present invention, the
제2 금속층(102)의 두께는 0.6mm 이상 5mm 이하일 수 있다. 제2 금속층(102)의 두께를 0.6mm 이상으로 형성함으로써 제2 금속층(102)의 하부에 방열판을 부착할 필요 없이 제2 금속층(102)의 하부에 직접 냉각 수로를 부착할 수 있다. The thickness of the
반도체 칩(200)은 제1 금속층(101) 상에 실장되며, 반도체 칩(200)은 전체적으로 수지몰딩부(300)에 의해 덮일 수 있다. 도시된 것과 달리, 반도체 칩(200)은 제1 금속층(101) 상에 복수 개가 실장될 수 있다.The
반도체 칩(200)은 제1 금속층(101)의 상면 상에 솔더링(soldering)으로 연결될 수 있다. 즉, 제1 금속층(101) 상에 솔더(150)가 형성되고, 솔더(150) 상에 반도체 칩(200)이 실장되어 반도체 칩(200)과 제1 금속층(101)이 전기적으로 연결될 수 있다. The
리드 프레임(160)은 제1 금속층(101)의 상면 상에 배치되고, 반도체 칩(200)과 리드 프레임(160)은 리드와이어(161)를 통해 전기적으로 연결될 수 있다. 리드 프레임(160)에 전기적으로 연결된 리드와이어(161)를 통해 반도체 칩(200)으로 전력 및 신호가 송수신될 수 있다. The
수지몰딩부(300)는 반도체 칩(200)을 전체적으로 둘러싸도록 제1 금속층(101) 상에 형성되며, 제2 금속층(102)의 상면(즉, 제2 금속층(102)에서 돌기 형상이 형성된 부분)은 외부로 노출시키도록 제2 금속층(102)의 측면에 접촉하여 형성될 수 있다. The
수지몰딩부(300)는 절연성 물질을 포함할 수 있다. 수지몰딩부(300)는 예를 들어, EMC(Epoxy Molding Compound), 실리콘 수지, 폴리이미드 또는 그의 등가물 중 선택된 어느 하나를 이용한 몰딩 공정에 의해 형성될 수 있다. The
이하에서는, 다른 실시예들에 따른 파워 모듈 패키지에 대해 설명한다. Hereinafter, a power module package according to another embodiment will be described.
도 2는 본 발명의 다른 실시예에 따른 파워 모듈 패키지의 단면도이다. 도 3은 본 발명의 일 실시예에 따른 돌기 형상을 도시한 사시도이다. 도 4는 본 발명의 다른 실시예에 따른 돌기 형상을 도시한 사시도이다. 설명의 편의상, 위에서 설명한 파워 모듈 패키지와 실질적으로 동일한 부분의 설명은 생략하기로 한다. 2 is a cross-sectional view of a power module package according to another embodiment of the present invention. 3 is a perspective view showing a protrusion shape according to an embodiment of the present invention. 4 is a perspective view showing a protrusion shape according to another embodiment of the present invention. For the sake of convenience of description, a description of substantially the same parts as those of the power module package described above will be omitted.
도 2를 참조하면, 본 발명의 다른 실시예에 따른 파워 모듈 패키지는, 제1 금속층(101), 제1 절연층(100), 제2 금속층(102), 리드 프레임(160), 리드와이어(161), 반도체 칩(200), 수지몰딩부(300), 냉각 수로(410) 등을 포함한다. Referring to FIG. 2, a power module package according to another embodiment of the present invention includes a
제1 및 제2 금속층(101, 102)은 예를 들어, DBC 기판의 일부일 수 있다. 제1 및 제2 금속층(101, 102)은 구리 플레이트를 포함할 수 있으며, 제1 절연층(100)의 하면 상에 부착된 제2 금속층(102)은 외부로 노출될 수 있다.The first and
제2 금속층(102)의 두께는 0.6mm 이상 1mm 이하일 수 있다. 제2 금속층(102)의 두께를 0.6mm 이상으로 형성함으로써 제2 금속층(102)의 하부에 방열판을 부착할 필요 없이 제2 금속층(102)의 하부에 직접 냉각 수로(410)를 부착할 수 있다.The thickness of the
제2 금속층(102)의 하부에 직접 냉각 수로(410)를 부착함으로써, 냉각을 위한 별도의 방열판을 포함하지 않게되어, 제품의 가격을 절감할 수 있다. 또한, 공정을 상대적으로 간소화할 수 있다. By attaching the cooling
일반적으로, 차량의 구동을 담당하는 구동 모터는 1200V/200A 수준의 고전압 고전류 환경에서 동작하므로 고온의 열이 발생하게 된다. 따라서, 고온의 열을 냉각시키기 위해 냉각 수로가 필요하다. 본 발명에 따른 파워 모듈 패키지에서는 제2 금속층(102)의 하부에 직접 냉각 수로(410)를 부착함으로써 고온의 열을 냉각시킬 수 있다. In general, a driving motor for driving a vehicle operates in a high-voltage, high-current environment of a level of 1200V / 200A, and thus generates heat at a high temperature. Therefore, a cooling water channel is required to cool the high temperature heat. In the power module package according to the present invention, high temperature heat can be cooled by directly attaching the cooling
제2 금속층(102)의 상면 상에는 양각 패턴의 돌기 형상을 포함한다. 제2 금속층(102)의 상면에 형성된 돌기 형상은 제2 금속층(102)의 상면의 표면적을 증가시키는 역할을 한다. On the upper surface of the
그리고, 냉각 수로(410)의 상면 상에는 음각 패턴이 형성된다. 냉각 수로(410)의 상면 상에 형성된 음각 패턴은 제2 금속층(102)의 상면 상에 형성된 양각 패턴의 돌기 형상에 대응하도록 형성된다. 제2 금속층(102)의 양각 패턴의 돌기 형상과 냉각 수로(410)의 음각 패턴이 서로 맞물려 결합함으로써, 접촉 면적이 증가되어 냉각 효율을 향상시킬 수 있다. An engraved pattern is formed on the upper surface of the cooling
또한, 제2 금속층(102)과 냉각 수로(410) 사이의 결합력을 증가시켜 안정적으로 고정될 수 있도록 하며, 외부 진동에 강한 구조를 갖게 된다. 이에 따라, 파워 모듈 패키지의 내구성이 향상될 수 있다. Further, the coupling force between the
반도체 칩(200)은 제1 금속층(101) 상에 실장되며, 반도체 칩(200)은 전체적으로 수지몰딩부(300)에 의해 덮일 수 있다. The
반도체 칩(200)은 제1 금속층(101)의 상면 상에 솔더링(soldering)으로 연결될 수 있다. 즉, 제1 금속층(101) 상에 솔더(150)가 형성되고, 솔더(150) 상에 반도체 칩(200)이 실장되어 반도체 칩(200)과 제1 금속층(101)이 전기적으로 연결될 수 있다.The
리드 프레임(160)은 제1 금속층(101)의 상면 상에 배치되고, 반도체 칩(200)과 리드 프레임(160)은 리드와이어(161)를 통해 전기적으로 연결될 수 있다. 리드 프레임(160)에 전기적으로 연결된 리드와이어(161)를 통해 반도체 칩(200)으로 전력 및 신호가 송수신될 수 있다. The
수지몰딩부(300)는 반도체 칩(200)을 전체적으로 둘러싸도록 제1 금속층(101) 상에 형성되며, 제2 금속층(102)의 상면(즉, 제2 금속층(102)에서 돌기 형상이 형성된 부분)은 외부로 노출시키도록 제2 금속층(102)의 측면에 접촉하여 형성될 수 있다. 제2 금속층(102)의 상면(즉, 제2 금속층(102)에서 돌기 형상이 형성된 부분) 상에는 냉각 수로(410)가 직접 부착된다. The
수지몰딩부(300)는 절연성 물질을 포함할 수 있다. 수지몰딩부(300)는 예를 들어, EMC(Epoxy Molding Compound), 실리콘 수지, 폴리이미드 또는 그의 등가물 중 선택된 어느 하나를 이용한 몰딩 공정에 의해 형성될 수 있다. The
도 3을 참조하면, 제2 금속층(102)의 상면 상에는 원기둥 형상의 돌기 형상(103)이 형성될 수 있다. 이 때, 돌기 형상(103)은 제2 금속층(102) 상에 복수 개 형성되며, 돌기 형상(103)은 매트릭스(matrix) 형태로 배열될 수 있다. 돌기 형상(103)이 규칙적으로 배치됨으로써, 제조 공정을 용이하게 할 수 있으며, 돌기 형상(103)이 제2 금속층(102) 상에 비정렬(mis-align)됨으로써 발생할 수 있는 결합 공정에서의 오차를 줄일 수 있다. 즉, 제2 금속층(102)과 냉각 수로(410)의 결합을 용이하게 할 수 있다. Referring to FIG. 3, a
돌기 형상(103)을 원기둥 형상으로 형성함으로써, 제2 금속층(102)과 냉각 수로(410) 사이의 결합력을 증가시킬 수 있다. 양각 패턴의 돌기 형상(103)과 이에 대응하도록 형성된 냉각 수로(410)의 음각 패턴이 서로 접촉하는 면적을 증가시킬 수 있어 결합력을 증가시킬 수 있다. By forming the
돌기 형상(103)은 제2 금속층(102)을 제조하는 공정에서 단일 공정으로 형성될 수 있으며, 이에 따라, 돌기 형상(103)과 제2 금속층(102)은 동일한 물질로 형성될 수 있다. 다만, 본 발명이 이에 제한되는 것은 아니며, 별도의 공정으로 제2 금속층(102) 상에 돌기 형상(103)이 형성될 수도 있다. The
도 4를 참조하면, 제2 금속층(102a)의 상면 상에는 사각기둥 형상의 돌기 형상(103a)이 형성될 수도 있다. 이 때, 돌기 형상(103a)은 제2 금속층(102a) 상에 복수 개 형성되며, 돌기 형상(103a)은 매트릭스(matrix) 형태로 배열될 수 있다. 돌기 형상(103a)이 규칙적으로 배치됨으로써, 제조 공정을 용이하게 할 수 있으며, 돌기 형상(103a)이 제2 금속층(102a) 상에 비정렬(mis-align)됨으로써 발생할 수 있는 결합 공정에서의 오차를 줄일 수 있다. 즉, 제2 금속층(102a)과 냉각 수로(410)의 결합을 용이하게 할 수 있다. Referring to FIG. 4, a
돌기 형상(103a)을 사각기둥 형상으로 형성함으로써, 돌기 형상(103a)의 제조 공정을 용이하게 할 수 있다. 돌기 형상(103a)은 제2 금속층(102a)을 제조하는 공정에서 단일 공정으로 형성될 수 있으며, 이에 따라, 돌기 형상(103a)과 제2 금속층(102a)은 동일한 물질로 형성될 수 있다. 다만, 본 발명이 이에 제한되는 것은 아니며, 별도의 공정으로 제2 금속층(102a) 상에 돌기 형상(103a)이 형성될 수도 있다. By forming the
도 5는 본 발명의 또 다른 실시예에 따른 파워 모듈 패키지의 단면도이다. 설명의 편의상, 위에서 설명한 파워 모듈 패키지와 실질적으로 동일한 부분의 설명은 생략하기로 한다. 5 is a cross-sectional view of a power module package according to another embodiment of the present invention. For the sake of convenience of description, a description of substantially the same parts as those of the power module package described above will be omitted.
도 5를 참조하면, 본 발명의 또 다른 실시예에 따른 파워 모듈 패키지는, 제1 금속층(101), 제1 절연층(100), 제2 금속층(102), 제3 금속층(111), 제2 절연층(110), 제4 금속층(112), 리드 프레임(160), 리드와이어(161), 스페이서(170), 반도체 칩(200), 수지몰딩부(300) 등을 포함한다. Referring to FIG. 5, a power module package according to another embodiment of the present invention includes a
제1 금속층(101), 제2 금속층(102), 제3 금속층(111), 제4 금속층(112)은 예를 들어, DBC 기판의 일부일 수 있다. 즉, 제1 절연층(100)(예를 들어, 세라믹 플레이트)의 상면에 형성된 구리 플레이트가 제1 및 제2 금속 층(101, 102)이고, 제2 절연층(110)(예를 들어, 세라믹 플레이트)의 상면에 형성된 구리 플레이트가 제3 및 제4 금속층(111, 112)일 수 있다. The
제1 절연층(100)의 상면 상에 부착된 제2 금속층(102)은 외부로 노출되고, 제2 절연층(110)의 상면 상에 부착된 제4 금속층(112)은 외부로 노출될 수 있다. The
제2 금속층(102)의 상면(즉, 제2 금속층(102)의 외부로 노출된 면) 상에는 양각 패턴의 돌기 형상을 포함하고, 제4 금속층(112)의 상면(즉, 제4 금속층(112)의 외부로 노출된 면) 상에는 양각 패턴의 돌기 형상을 포함한다. The upper surface of the second metal layer 102 (that is, the surface exposed to the outside of the second metal layer 102) includes protrusions of a relief pattern and the upper surface of the
제2 금속층(102)의 상면 상에 형성된 돌기 형상은 원기둥 형상이거나 사각기둥 형상일 수 있으며, 제4 금속층(112)의 상면 상에 형성된 돌기 형상은 원기둥 형상이거나 사각기둥 형상일 수 있다. 다만, 본 발명이 이에 제한되는 것은 아니다. The protrusions formed on the upper surface of the
제2 금속층(102)의 상면 상에는 돌기 형상이 복수 개 형성될 수 있으며, 이들은 제2 금속층(102) 상에 매트릭스 형태로 배열될 수 있다. 또한, 제4 금속층(112)의 상면 상에는 돌기 형상이 복수 개 형성될 수 있으며, 이들은 제4 금속층(112) 상에 매트릭스 형태로 배열될 수 있다. A plurality of protrusion shapes may be formed on the upper surface of the
도 5에 도시된 파워 모듈 패키지는 양면 냉각 구조의 파워 모듈 패키지이다. 열 방출을 위한 냉각 부분을 양면으로 형성한 양면 냉각 구조 파워 모듈 패키지에서 열 방출 효율을 향상시키며, 제2 금속층(102) 및 제4 금속층(112)의 상면에 형성된 돌기 형상에 의해 열 방출 효율을 더 향상시킬 수 있다. The power module package shown in Fig. 5 is a power module package of a double-sided cooling structure. The heat dissipation efficiency is improved in the double-sided cooling structure power module package in which the cooling portion for heat release is formed on both sides and the heat release efficiency is improved by the protrusion shape formed on the upper surface of the
반도체 칩(200)은 제1 금속층(101) 상에 실장되며, 반도체 칩(200)은 전체적으로 수지몰딩부(300)에 의해 덮일 수 있다.The
반도체 칩(200)은 제1 금속층(101)의 상면 상에 솔더링(soldering)으로 연결될 수 있다. 즉, 제1 금속층(101) 상에 제1 솔더(150)가 형성되고, 제1 솔더(150) 상에 반도체 칩(200)이 실장되어 반도체 칩(200)과 제1 금속층(101)이 전기적으로 연결될 수 있다. The
반도체 칩(200) 상에는 제2 솔더(151)가 형성되고, 제2 솔더(151) 상에는 스페이서(170)가 형성될 수 있다. 스페이서(170)는 전도성 물질을 포함할 수 있다. A
스페이서(170) 상에는 제3 솔더(152)가 형성되고, 제3 솔더(152) 상에는 제3 금속층(111)이 부착될 수 있다. 제3 금속층(111)은 제2 절연층(110)의 상면에 형성되며, 제2 절연층(110)의 하면에는 제4 금속층(112)이 형성될 수 있다. A third solder 152 may be formed on the
즉, 제3 금속층(111)과 제4 금속층(112)은 구리 플레이트이며, DBC 기판의 일부일 수 있다. That is, the
리드 프레임(160)은 제1 금속층(101)의 상면 상에 배치되고, 반도체 칩(200)과 리드 프레임(160)은 리드와이어(161)를 통해 전기적으로 연결될 수 있다. 리드 프레임(160)에 전기적으로 연결된 리드와이어(161)를 통해 반도체 칩(200)으로 전력 및 신호가 송수신될 수 있다. The
수지몰딩부(300)는 제2 금속층(102)과 제4 금속층(112) 사이를 전체적으로 채우도록 제1 금속층(101)과 제3 금속층(111) 상에 형성되며, 제2 금속층(102)의 상면과 제4 금속층(112)의 상면은 외부로 노출시키도록 형성될 수 있다. The
수지몰딩부(300)는 절연성 물질을 포함할 수 있다. 수지몰딩부(300)는 예를 들어, EMC(Epoxy Molding Compound), 실리콘 수지, 폴리이미드 또는 그의 등가물 중 선택된 어느 하나를 이용한 몰딩 공정에 의해 형성될 수 있다. The
도 6은 본 발명의 또 다른 실시예에 따른 파워 모듈 패키지의 단면도이다. 설명의 편의상, 위에서 설명한 파워 모듈 패키지와 실질적으로 동일한 부분의 설명은 생략하기로 한다. 6 is a cross-sectional view of a power module package according to another embodiment of the present invention. For the sake of convenience of description, a description of substantially the same parts as those of the power module package described above will be omitted.
도 6을 참조하면, 본 발명의 또 다른 실시예에 따른 파워 모듈 패키지는, 제1 금속층(101), 제1 절연층(100), 제2 금속층(102), 제3 금속층(111), 제2 절연층(110), 제4 금속층(112), 리드 프레임(160), 리드와이어(161), 스페이서(170), 반도체 칩(200), 수지몰딩부(300), 제1 냉각 수로(410), 제2 냉각 수로(411) 등을 포함한다. Referring to FIG. 6, a power module package according to another embodiment of the present invention includes a
제1 금속층(101), 제1 절연층(100), 제2 금속층(102), 제3 금속층(111), 제2 절연층(110), 제4 금속층(112), 리드 프레임(160), 리드와이어(161), 스페이서(170), 반도체 칩(200), 수지몰딩부(300)에 대해서는 위에서 설명한 것과 실질적으로 동일하다. The
제1 냉각 수로(410)는 제2 금속층(102)의 상면(즉, 제2 금속층(102)의 돌기 형상이 형성된 부분) 상에 직접 부착되고, 제2 냉각 수로(411)는 제4 금속층(112)의 상면(즉, 제4 금속층(112)의 돌기 형상이 형성된 부분) 상에 직접 부착된다. 따라서, 양면 냉각 구조 파워 모듈 패키지를 형성할 수 있다. The first
제1 냉각 수로(410)와 제2 냉각 수로(411)에는 각각 음각 패턴이 형성된다. 제1 냉각 수로(410)의 상면 상에 형성된 음각 패턴은 제2 금속층(102)의 상면 상에 형성된 양각 패턴의 돌기 형상에 대응하도록 형성되고, 제2 냉각 수로(411)의 상면 상에 형성된 음각 패턴은 제4 금속층(112)의 상면 상에 형성된 양각 패턴의 돌기 형상에 대응하도록 형성된다. The first
제2 금속층(102)의 양각 패턴의 돌기 형상과 제1 냉각 수로(410)의 음각 패턴이 서로 맞물려 결합함으로써, 접촉 면적이 증가되어 냉각 효율을 향상시킬 수 있다. 또한, 제4 금속층(112)의 양각 패턴의 돌기 형상과 제2 냉각 수로(411)의 음각 패턴이 서로 맞물려 결합함으로써, 접촉 면적이 증가되어 냉각 효율을 향상시킬 수 있다. The convex shape of the relief pattern of the
제2 금속층(102)과 제1 냉각 수로(410) 사이의 결합력을 증가시켜 안정적으로 고정될 수 있도록 하며, 외부 진동에 강한 구조를 갖게 된다. 또한, 제4 금속층(112)과 제2 냉각 수로(411) 사이의 결합력을 증가시켜 안정적으로 고정될 수 있도록 하며, 외부 진동에 강한 구조를 갖게 된다. 이에 따라, 파워 모듈 패키지의 내구성이 향상될 수 있다. The coupling force between the
제2 금속층(102)의 두께와 제4 금속층(112)의 두께는 각각 0.6mm 이상으로 제작하여, 방열판의 부착 없이 각각 제1 냉각 수로(410)와 제2 냉각 수로(411)에 직접 부착될 수 있다. The thickness of the
양면 냉각 구조 파워 모듈 패키지를 이용하면, 상대적으로 안정적인 냉각 동작이 가능하며, 본 발명에서의 파워 모듈 패키지는 양각 패턴의 돌기 형상을 이용하여 냉각 효율을 향상시키고, 안정된 결합력을 제공할 수 있다. The use of the double-sided cooling structure power module package enables a relatively stable cooling operation, and the power module package of the present invention can improve the cooling efficiency and provide a stable bonding force by using the projecting shape of the boss pattern.
이상, 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해되어야만 한다.While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive.
Claims (17)
상기 제1 금속층의 상면에 배치된 반도체 칩;
상기 제1 금속층의 상기 상면 상에 배치되고, 상기 반도체 칩과 전기적으로 연결된 리드 프레임;
상기 반도체 칩을 전체적으로 둘러싸도록 형성된 수지몰딩부; 및
상기 돌기 형상에 대응하는 음각 패턴이 형성되어, 상기 금속 기판의 상기 제2 금속층에 방열판 부착 없이 직접 결합된 냉각 수로를 포함하되
상기 제2 금속층의 두께는 0.6mm이상인, 파워 모듈 패키지.A metal substrate comprising a first metal layer provided on an upper surface thereof and a second metal layer formed on the lower surface thereof in such a manner as to have a protruding shape of a relief pattern and the protrusion shape constituting a part of the lower surface;
A semiconductor chip disposed on an upper surface of the first metal layer;
A lead frame disposed on the upper surface of the first metal layer and electrically connected to the semiconductor chip;
A resin molding part formed to surround the semiconductor chip as a whole; And
And a cooling water channel formed with an engraved pattern corresponding to the protrusion shape and directly coupled to the second metal layer of the metal substrate without attaching a heat sink,
Wherein the thickness of the second metal layer is 0.6 mm or greater.
상기 돌기 형상은 상기 금속 기판의 상기 하면 상에 매트릭스(matrix) 형태로 배열된 파워 모듈 패키지.The method according to claim 1,
And the protrusion shape is arranged in a matrix form on the lower surface of the metal substrate.
상기 돌기 형상은 원기둥 형상 또는 사각기둥 형상인 파워 모듈 패키지.The method according to claim 1,
Wherein the projecting shape is a cylindrical shape or a square pillar shape.
상기 반도체 칩은 상기 금속 기판의 상기 제1 금속층 상면 상에 솔더링(soldering)으로 연결되는 파워 모듈 패키지.The method according to claim 1,
Wherein the semiconductor chip is soldered on the top surface of the first metal layer of the metal substrate.
상기 수지몰딩부는 상기 금속 기판의 상기 상면을 덮도록 형성되며, 상기 금속 기판의 상기 하면은 외부로 노출시키는 파워 모듈 패키지.6. The method of claim 5,
Wherein the resin molding part is formed to cover the upper surface of the metal substrate, and the lower surface of the metal substrate is exposed to the outside.
상기 수지몰딩부는 상기 금속 기판의 상기 하면에 형성된 상기 돌기 형상을 외부로 노출시키는 파워 모듈 패키지.The method according to claim 6,
And the resin molding part exposes the protrusion shape formed on the lower surface of the metal substrate to the outside.
상기 금속 기판은 세라믹 플레이트의 표면에 구리 플레이트(Cu Plate)를 형성한 DBC(Direct Bonded Copper) 기판인 파워 모듈 패키지.The method according to claim 1,
The metal substrate is a DBC (Direct Bonded Copper) substrate in which a copper plate is formed on a surface of a ceramic plate.
상기 제1 금속 기판의 상기 제1 금속층의 상면에 배치된 반도체 칩;
상기 제1 금속 기판의 상기 제1 금속층 상에 배치되고, 상기 반도체 칩과 전기적으로 연결된 리드 프레임;
상기 반도체 칩 상에 형성되고, 전도성 물질로 형성된 스페이서;
상기 스페이서 상에 형성되고, 하면에 상기 반도체 칩 상단에 배치되도록 구비된 제3 금속층과, 상면에 양각 패턴의 제2 돌기 형상이 형성되고, 상기 제2 돌기 형상이 상기 상면의 일부를 구성하도록 구비되는 제4 금속층을 포함하는 제2 금속기판;
상기 제1 금속 기판과 상기 제2 금속 기판 사이에 형성되고, 상기 반도체 칩을 전체적으로 둘러싸도록 형성된 수지몰딩부;
상기 제1 돌기 형상에 대응하는 음각 패턴이 형성되어, 상기 제2 금속층에 방열판 부착 없이 직접 결합되는 제1 냉각 수로; 및
상기 제2 돌기 형상에 대응하는 음각 패턴이 형성되어, 상기 제4 금속층에 방열판 부착 없이 직접 결합되는 제2 냉각 수로를 포함하되,
상기 제2 금속층 및 제4 금속층의 두께는 0.6mm이상인, 파워 모듈 패키지.A first metal substrate having a first metal layer formed on an upper surface thereof and a second metal layer formed on the lower surface thereof with a first protrusion shape having a relief pattern and the first protrusion shape constituting a part of the lower surface;
A semiconductor chip disposed on an upper surface of the first metal layer of the first metal substrate;
A lead frame disposed on the first metal layer of the first metal substrate and electrically connected to the semiconductor chip;
A spacer formed on the semiconductor chip and formed of a conductive material;
A third metal layer formed on the spacer, the third metal layer being disposed on an upper surface of the semiconductor chip, and a second projection shape having a relief pattern formed on the upper surface thereof, the second projection shape being a part of the upper surface A second metal substrate comprising a fourth metal layer;
A resin molding part formed between the first metal substrate and the second metal substrate and configured to surround the semiconductor chip as a whole;
A first cooling water channel formed with an engraved pattern corresponding to the first protrusion shape and directly coupled to the second metal layer without a heat sink attached thereto; And
And a second cooling channel formed with an engraved pattern corresponding to the second protrusion shape and directly coupled to the fourth metal layer without a heat sink attached thereto,
And the thickness of the second metal layer and the fourth metal layer is 0.6 mm or more.
상기 제1 돌기 형상은 상기 제2 금속층에 매트릭스 형태로 배열되고, 상기 제2 돌기 형상은 상기 제4 금속층에 매트릭스 형태로 배열된 파워 모듈 패키지.10. The method of claim 9,
Wherein the first protrusion shape is arranged in a matrix form in the second metal layer and the second protrusion shape is arranged in a matrix form in the fourth metal layer.
상기 제1 돌기 형상과 상기 제2 돌기 형상은, 원기둥 형상이거나 사각기둥 형상인 파워 모듈 패키지.10. The method of claim 9,
Wherein the first projection shape and the second projection shape are a cylindrical shape or a square pillar shape.
상기 제1 금속 기판과 상기 반도체 칩 사이는 솔더링으로 연결되는 파워 모듈 패키지.10. The method of claim 9,
And the first metal substrate and the semiconductor chip are connected by soldering.
상기 반도체 칩과 상기 스페이서 사이는 솔더링으로 연결되는 파워 모듈 패키지.15. The method of claim 14,
And the semiconductor chip and the spacer are connected by soldering.
상기 수지몰딩부는 상기 제2 금속층을 덮도록 형성되며, 상기 제1 금속층을 외부로 노출시키는 파워 모듈 패키지.10. The method of claim 9,
Wherein the resin molding part is formed to cover the second metal layer and exposes the first metal layer to the outside.
상기 제1 금속 기판과 상기 제2 금속 기판은, 세라믹 플레이트의 표면에 구리 플레이트를 형성한 DBC 기판인 파워 모듈 패키지.10. The method of claim 9,
Wherein the first metal substrate and the second metal substrate are DBC substrates in which a copper plate is formed on a surface of a ceramic plate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020150175583A KR101713661B1 (en) | 2015-12-10 | 2015-12-10 | Power module package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020150175583A KR101713661B1 (en) | 2015-12-10 | 2015-12-10 | Power module package |
Publications (1)
Publication Number | Publication Date |
---|---|
KR101713661B1 true KR101713661B1 (en) | 2017-03-08 |
Family
ID=58404402
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020150175583A KR101713661B1 (en) | 2015-12-10 | 2015-12-10 | Power module package |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101713661B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023055127A1 (en) * | 2021-09-30 | 2023-04-06 | 주식회사 아모센스 | Ceramic substrate for power module, method for manufacturing same, and power module having same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030060888A (en) * | 2001-07-09 | 2003-07-16 | 다이킨 고교 가부시키가이샤 | Power Module and Air Conditioner |
KR20060090458A (en) | 2005-02-05 | 2006-08-11 | 삼성전자주식회사 | Semiconductor light emitting device having an effective cooling structure and a method of fabricating the same |
KR20090103600A (en) * | 2008-03-28 | 2009-10-01 | 페어차일드코리아반도체 주식회사 | Power Device Substrate and Power Device Package Including the Same |
KR20140130862A (en) * | 2013-05-02 | 2014-11-12 | 현대모비스 주식회사 | Power module having improved cooling performance |
-
2015
- 2015-12-10 KR KR1020150175583A patent/KR101713661B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030060888A (en) * | 2001-07-09 | 2003-07-16 | 다이킨 고교 가부시키가이샤 | Power Module and Air Conditioner |
KR20060090458A (en) | 2005-02-05 | 2006-08-11 | 삼성전자주식회사 | Semiconductor light emitting device having an effective cooling structure and a method of fabricating the same |
KR20090103600A (en) * | 2008-03-28 | 2009-10-01 | 페어차일드코리아반도체 주식회사 | Power Device Substrate and Power Device Package Including the Same |
KR20140130862A (en) * | 2013-05-02 | 2014-11-12 | 현대모비스 주식회사 | Power module having improved cooling performance |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023055127A1 (en) * | 2021-09-30 | 2023-04-06 | 주식회사 아모센스 | Ceramic substrate for power module, method for manufacturing same, and power module having same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9390996B2 (en) | Double-sided cooling power module and method for manufacturing the same | |
US6690087B2 (en) | Power semiconductor module ceramic substrate with upper and lower plates attached to a metal base | |
EP1995439B1 (en) | Engine control unit | |
JP5381444B2 (en) | Power module | |
JP6020731B2 (en) | Semiconductor module, semiconductor device, and automobile | |
WO2016031462A1 (en) | Power semiconductor module | |
EP2833404A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
KR101321277B1 (en) | Power module package and method for manufacturing the same | |
JP5497690B2 (en) | Power package module | |
JP2009536458A (en) | Semiconductor module and manufacturing method thereof | |
KR20090103600A (en) | Power Device Substrate and Power Device Package Including the Same | |
JP2012138559A (en) | Three-dimensional power module package | |
JP6053858B2 (en) | Power semiconductor device and drive device for vehicle-mounted rotating electrical machine | |
US9437508B2 (en) | Method for manufacturing semiconductor device and semiconductor device | |
US5926372A (en) | Power block assembly and method of making same | |
US20190181125A1 (en) | Power chip integration module, manufacturing method thereof, and double-sided cooling power module package | |
KR101786343B1 (en) | Power module of double-faced cooling | |
WO2013118275A1 (en) | Semiconductor device | |
KR20130045596A (en) | Power module package and method for manufacturing the same | |
KR101713661B1 (en) | Power module package | |
JP2009070934A (en) | Power semiconductor module, and manufacturing method thereof | |
JP2019013079A (en) | Power semiconductor device and power conversion equipment using the same | |
KR20170068037A (en) | Lead frame assembly type power module package | |
WO2017112863A1 (en) | Metal slugs for double-sided cooling of power module | |
US8724325B2 (en) | Solid state switch arrangement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AMND | Amendment | ||
X091 | Application refused [patent] | ||
AMND | Amendment | ||
X701 | Decision to grant (after re-examination) | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20200225 Year of fee payment: 4 |