KR101699779B1 - 플래시 메모리의 색인 방법 - Google Patents
플래시 메모리의 색인 방법 Download PDFInfo
- Publication number
- KR101699779B1 KR101699779B1 KR1020100100464A KR20100100464A KR101699779B1 KR 101699779 B1 KR101699779 B1 KR 101699779B1 KR 1020100100464 A KR1020100100464 A KR 1020100100464A KR 20100100464 A KR20100100464 A KR 20100100464A KR 101699779 B1 KR101699779 B1 KR 101699779B1
- Authority
- KR
- South Korea
- Prior art keywords
- node
- leaf node
- index
- leaf
- page
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7201—Logical to physical mapping or translation of blocks or pages
Abstract
본 발명의 복수의 페이지들을 포함하는 플래시 메모리의 트리 구조에 기반한 색인 방법은, 리프 노드 내 엔트리 및 리프 노드를 지정하는 인덱스 노드 내 엔트리를 동일한 페이지에 저장하되, 페이지에 저장되는 리프 노드 내 엔트리들의 수 및 인덱스 노드 내 엔트리들의 수에 근거하여 페이지에서 리프 노드 내 엔트리 및 상기 인덱스 노드 내 엔트리가 각각 저장될 수 있는 최대 개수를 변경한다.
Description
본 발명은 플래시 메모리에 관한 것으로, 좀 더 구체적으로는 플래시 메모리를 위한 색인 스킴에 관한 것이다.
플래시 메모리 장치는 메모리 칩 안에 정보를 유지하기 위해 전력이 필요없는 비휘발성 메모리 장치이다. 게다가, 비록 퍼스널 컴퓨터에서 메인 메모리로 사용되는 DRAM만큼 빠르지는 않지만, 플래시 메모리 장치는 읽기 속도가 빠르며 하드디스크보다 충격에 강하다. 이러한 특징으로 인해 배터리로 동작하는 디바이스에서 저장 장치로서 많이 사용되고 있다. 플래시 메모리 장치의 또다른 매력은 강한 압력이나 끊는 물에 견딜 만큼, 물리적 수단으로 거의 파괴되지 않는다는 점이다.
플래시 메모리 장치는 전기적으로 데이터를 지우고 재기록이 가능한 비휘발성 컴퓨터 기억 장치를 말한다. EEPROM과 다르게, 플래시 메모리 장치는 블록 단위로 지우고 쓰기가 가능하다. 플래시 메모리 장치는 EEPROM보다 비용이 덜 들기 때문에 대용량의 비휘발성, 고체상태(solid-state) 스토리지가 필요한 경우 주로 사용된다. 대표적인 활용 예로 디지털 음악 재생기, 디지털 카메라, 핸드폰을 들 수 있다. 일반적인 데이터를 저장과 컴퓨터간에 데이터를 옮기는 용도로 USB 드라이브를 많이 사용하는데, 이때도 플래시 메모리 장치가 사용되고 있다.
자기 디스크를 기계적으로 구동시켜 데이터를 읽고 써야 하는 하드디스크는 구조적으로 속도 향상에 어려움이 있다. 최근에는 고용량 저장 장치로서 하드디스크 대신 플래시 메모리를 사용하고자 하는 노력들이 계속되고 있다. 특히 플래시 메모리 장치에 부트 코드를 저장하는 경우 시스템의 부팅 속도가 빨라지는 장점이 있다.
플래시 메모리 장치는 전기적으로 데이터를 지우고 재기록이 가능한 비휘발성 컴퓨터 기억 장치를 말한다. EEPROM과 다르게, 플래시 메모리 장치는 블록 단위로 지우고 쓰기가 가능하다. 플래시 메모리 장치는 EEPROM보다 비용이 덜 들기 때문에 대용량의 비휘발성, 고체상태(solid-state) 스토리지가 필요한 경우 주로 사용된다. 대표적인 활용 예로 디지털 음악 재생기, 디지털 카메라, 핸드폰을 들 수 있다. 일반적인 데이터를 저장과 컴퓨터간에 데이터를 옮기는 용도로 USB 드라이브를 많이 사용하는데, 이때도 플래시 메모리 장치가 사용되고 있다.
자기 디스크를 기계적으로 구동시켜 데이터를 읽고 써야 하는 하드디스크는 구조적으로 속도 향상에 어려움이 있다. 최근에는 고용량 저장 장치로서 하드디스크 대신 플래시 메모리를 사용하고자 하는 노력들이 계속되고 있다. 특히 플래시 메모리 장치에 부트 코드를 저장하는 경우 시스템의 부팅 속도가 빨라지는 장점이 있다.
본 발명의 목적은 성능과 내구성이 향상시킬 수 있는 플래시 메모리를 위한 색인 방법을 제공하는데 있다.
이와 같은 목적을 달성하기 위한 본 발명의 특징에 의하면, 복수의 페이지들을 포함하는 플래시 메모리의 트리 구조에 기반한 색인 방법은: 상기 트리 구조는 리프 노드 및 인덱스 노드를 포함하며, 상기 리프 노드에 대한 정정 명령을 수신하는 단계, 그리고 상기 리프 노드 내 엔트리 및 상기 리프 노드를 지정하는 상기 인덱스 노드 내 엔트리를 동일한 페이지에 저장하는 단계를 포함한다.
상기 저장 단계는, 상기 페이지에 저장되는 상기 리프 노드 내 엔트리들의 수 및 상기 인덱스 노드 내 엔트리들의 수에 근거하여 상기 페이지에서 상기 리프 노드 내 엔트리 및 상기 인덱스 노드 내 엔트리가 각각 저장될 수 있는 최대 개수를 변경한다.
이 실시예에 있어서, 상기 플래시 메모리는 상기 페이지 단위로 독출 또는 기입된다.
이 실시예에 있어서, 상기 인덱스 노드는 적어도 하나의 리프 노드를 지정한다.
이 실시예에 있어서, 상기 페이지에 복수의 인덱스 노드들이 포함될 때 상기 인덱스 노드들 중 최상위 노드는 루트 노드이다.
이 실시예에 있어서, 상기 저장 단계는, 상기 정정 명령이 상기 리프 노드에 새로운 엔트리를 삽입하는 명령일 때, 상기 리프 노드가 가득 찼는 지를 판별하는 단계와, 상기 리프 노드가 가득 찼을 때, 상기 리프 노드를 제1 및 제2 리프 노드들로 분할하는 단계, 그리고 상기 분할된 상기 제1 및 제2 리프 노드들 중 어느 하나에 상기 새로운 엔트리를 삽입하는 단계를 더 포함한다.
이 실시예에 있어서, 상기 저장 단계는, 상기 리프 노드가 상기 제1 및 제2 리프 노드들로 분할될 때 상기 인덱스 노드가 가득 차는 지를 판별하는 단계와, 상기 인덱스 노드가 가득 찰 때 상기 리프 노드에 상기 새로운 엔트리를 저장할 여유 공간이 있는 지를 판별하는 단계, 그리고 상기 리프 노드에 여유 공간이 있을 때 소정의 변경 비율로 상기 페이지에서 상기 리프 노드 내 엔트리 및 상기 인덱스 노드 내 엔트리가 각각 저장될 수 있는 최대 개수를 변경하는 단계를 더 포함한다.
이 실시예에 있어서, 상기 저장 단계는, 상기 인덱스 노드가 가득찼고, 상기 리프 노드에 상기 새로운 엔트리를 저장할 여유 공간이 없을 때 상기 인덱스 노드를 분할하는 단계, 그리고 상기 인덱스 노드의 분할 횟수를 카운트하는 단계를 더 포함한다.
이 실시예에 있어서, 상기 저장 단계는, 상기 리프 노드가 분할될 때, 상기 리프 노드의 분할 횟수를 카운트하는 단계와, 상기 인덱스 노드가 가득차지 않았을 때, 상기 인덱스 노드의 분할 횟수와 상기 리프 노드의 분할 횟수의 비가 소정값보다 큰지 비교하는 단계, 상기 인덱스 노드의 분할 횟수와 상기 리프 노드의 분할 횟수의 비가 소정값보다 크지 않을 때, 상기 리프 노드에 상기 새로운 엔트리를 저장할 여유 공간이 있는 지를 판별하는 단계, 그리고 상기 리프 노드에 여유 공간이 있을 때 상기 인덱스 노드 내 엔트리가 저장될 수 있는 최대 개수가 증가하도록 상기 페이지에서 상기 리프 노드 내 엔트리 및 상기 인덱스 노드 내 엔트리가 각각 저장될 수 있는 최대 개수를 변경하는 단계를 더 포함한다.
이 실시예에 있어서, 상기 인덱스 노드의 분할 횟수와 상기 리프 노드의 분할 횟수를 비교하는 단계는, (상기 인덱스 노드의 분할 횟수)/(상기 리프 노드의 분할 횟수)가 (1-리프 노드의 크기 비율)/(리프 노드의 크기 비율)보다 큰 지를 비교하는 단계를 포함한다.
이 실시예에 있어서, 상기 저장 단계는, 상기 정정 명령이 상기 리프 노드에 포함된 엔트리를 삭제하는 명령일 때, 상기 엔트리의 삭제에 의해서 상기 리프 노드가 비는 지를 판별하는 단계와, 상기 리프 노드가 비게 될 때 상기 리프 노드를 삭제하는 단계와, 상기 루트 노드의 사용률이 기준값 미만인 지를 판별하는 단계, 그리고 상기 루트 노드의 사용률이 상기 기준값 미만일 때 상기 리프 노드 내 엔트리가 저장될 수 있는 최대 개수가 증가하도록 상기 페이지에서 상기 리프 노드 내 엔트리 및 상기 루트 노드 내 엔트리가 각각 저장될 수 있는 최대 개수를 변경하는 단계를 더 포함한다.
이 실시예에 있어서, 상기 루트 노드의 사용률이 기준값 미만인 지를 판별하는 단계는, 상기 루트 노드에 저장된 엔트리의 수가 상기 루트 노드에 저장될 수 있는 최대 엔트리의 수의 50% 미만인 지를 판별하는 단계를 포함한다.
이 실시예에 있어서, 상기 페이지에서 상기 리프 노드가 차지하는 크기 비율은 제1값보다 작거나 같고, 제2값보다 크거나 같으며, 상기 저장 단계는, 상기 제1 및 제2값들에 범위 내에서 상기 리프 노드 내 엔트리가 저장될 수 있는 최대 개수가 변경되도록 상기 리프 노드 내 엔트리 및 상기 루트 노드 내 엔트리가 각각 저장될 수 있는 최대 개수를 변경하는 단계를 포함한다.
이 실시예에 있어서, 상기 페이지들 각각은 상기 리프 노드의 엔트리 및 상기 인덱스 노드의 엔트리를 최대 n(n는 양의 정수)개 저장한다.
상기 저장 단계는, 상기 페이지에 저장되는 상기 리프 노드 내 엔트리들의 수 및 상기 인덱스 노드 내 엔트리들의 수에 근거하여 상기 페이지에서 상기 리프 노드 내 엔트리 및 상기 인덱스 노드 내 엔트리가 각각 저장될 수 있는 최대 개수를 변경한다.
이 실시예에 있어서, 상기 플래시 메모리는 상기 페이지 단위로 독출 또는 기입된다.
이 실시예에 있어서, 상기 인덱스 노드는 적어도 하나의 리프 노드를 지정한다.
이 실시예에 있어서, 상기 페이지에 복수의 인덱스 노드들이 포함될 때 상기 인덱스 노드들 중 최상위 노드는 루트 노드이다.
이 실시예에 있어서, 상기 저장 단계는, 상기 정정 명령이 상기 리프 노드에 새로운 엔트리를 삽입하는 명령일 때, 상기 리프 노드가 가득 찼는 지를 판별하는 단계와, 상기 리프 노드가 가득 찼을 때, 상기 리프 노드를 제1 및 제2 리프 노드들로 분할하는 단계, 그리고 상기 분할된 상기 제1 및 제2 리프 노드들 중 어느 하나에 상기 새로운 엔트리를 삽입하는 단계를 더 포함한다.
이 실시예에 있어서, 상기 저장 단계는, 상기 리프 노드가 상기 제1 및 제2 리프 노드들로 분할될 때 상기 인덱스 노드가 가득 차는 지를 판별하는 단계와, 상기 인덱스 노드가 가득 찰 때 상기 리프 노드에 상기 새로운 엔트리를 저장할 여유 공간이 있는 지를 판별하는 단계, 그리고 상기 리프 노드에 여유 공간이 있을 때 소정의 변경 비율로 상기 페이지에서 상기 리프 노드 내 엔트리 및 상기 인덱스 노드 내 엔트리가 각각 저장될 수 있는 최대 개수를 변경하는 단계를 더 포함한다.
이 실시예에 있어서, 상기 저장 단계는, 상기 인덱스 노드가 가득찼고, 상기 리프 노드에 상기 새로운 엔트리를 저장할 여유 공간이 없을 때 상기 인덱스 노드를 분할하는 단계, 그리고 상기 인덱스 노드의 분할 횟수를 카운트하는 단계를 더 포함한다.
이 실시예에 있어서, 상기 저장 단계는, 상기 리프 노드가 분할될 때, 상기 리프 노드의 분할 횟수를 카운트하는 단계와, 상기 인덱스 노드가 가득차지 않았을 때, 상기 인덱스 노드의 분할 횟수와 상기 리프 노드의 분할 횟수의 비가 소정값보다 큰지 비교하는 단계, 상기 인덱스 노드의 분할 횟수와 상기 리프 노드의 분할 횟수의 비가 소정값보다 크지 않을 때, 상기 리프 노드에 상기 새로운 엔트리를 저장할 여유 공간이 있는 지를 판별하는 단계, 그리고 상기 리프 노드에 여유 공간이 있을 때 상기 인덱스 노드 내 엔트리가 저장될 수 있는 최대 개수가 증가하도록 상기 페이지에서 상기 리프 노드 내 엔트리 및 상기 인덱스 노드 내 엔트리가 각각 저장될 수 있는 최대 개수를 변경하는 단계를 더 포함한다.
이 실시예에 있어서, 상기 인덱스 노드의 분할 횟수와 상기 리프 노드의 분할 횟수를 비교하는 단계는, (상기 인덱스 노드의 분할 횟수)/(상기 리프 노드의 분할 횟수)가 (1-리프 노드의 크기 비율)/(리프 노드의 크기 비율)보다 큰 지를 비교하는 단계를 포함한다.
이 실시예에 있어서, 상기 저장 단계는, 상기 정정 명령이 상기 리프 노드에 포함된 엔트리를 삭제하는 명령일 때, 상기 엔트리의 삭제에 의해서 상기 리프 노드가 비는 지를 판별하는 단계와, 상기 리프 노드가 비게 될 때 상기 리프 노드를 삭제하는 단계와, 상기 루트 노드의 사용률이 기준값 미만인 지를 판별하는 단계, 그리고 상기 루트 노드의 사용률이 상기 기준값 미만일 때 상기 리프 노드 내 엔트리가 저장될 수 있는 최대 개수가 증가하도록 상기 페이지에서 상기 리프 노드 내 엔트리 및 상기 루트 노드 내 엔트리가 각각 저장될 수 있는 최대 개수를 변경하는 단계를 더 포함한다.
이 실시예에 있어서, 상기 루트 노드의 사용률이 기준값 미만인 지를 판별하는 단계는, 상기 루트 노드에 저장된 엔트리의 수가 상기 루트 노드에 저장될 수 있는 최대 엔트리의 수의 50% 미만인 지를 판별하는 단계를 포함한다.
이 실시예에 있어서, 상기 페이지에서 상기 리프 노드가 차지하는 크기 비율은 제1값보다 작거나 같고, 제2값보다 크거나 같으며, 상기 저장 단계는, 상기 제1 및 제2값들에 범위 내에서 상기 리프 노드 내 엔트리가 저장될 수 있는 최대 개수가 변경되도록 상기 리프 노드 내 엔트리 및 상기 루트 노드 내 엔트리가 각각 저장될 수 있는 최대 개수를 변경하는 단계를 포함한다.
이 실시예에 있어서, 상기 페이지들 각각은 상기 리프 노드의 엔트리 및 상기 인덱스 노드의 엔트리를 최대 n(n는 양의 정수)개 저장한다.
이와 같은 본 발명에 의하면, 플래시 메모리의 한 페이지에 μ*-트리의 리프 노드 및 리프 노드와 관련있는 인덱스 노드들을 저장하고, 리프/인덱스 노드에 대한 정정, 삽입, 또는 삭제를 수행할 수 있다. 또한 리프 노드 및 인덱스 노드 각각에 저장된 엔트리들의 수에 근거하여 정정, 삽입, 또는 삭제 동작시 페이지 레이아웃을 변경할 수 있다.
도 1은 일반적인 B+ 트리 구조가 플래시 메모리에 저장된 일 예를 보여주는 도면;
도 2는 B+ 트리 구조에서 어느 한 리프 노드에 대한 수정이 이루어진 후 변경된 B+ 트리 구조 및 플래시 메모리에 저장된 예를 보여주는 도면;
도 3은 본 발명의 바람직한 실시예에 따라서 μ-트리를 플래시 메모리에 저장하는 새로운 스킴을 개념적으로 보여주는 도면;
도 4는 본 발명의 바람직한 실시예에 따라서 도 3에 도시된 플래시 메모리에 저장된 μ-트리의 리프 노드를 수정하는 스킴을 개념적으로 보여주는 도면;
도 5는 본 발명의 바람직한 실시예에 따라서 도 3에 도시된 플래시 메모리에 저장된 μ-트리에 새로운 리프 노드를 삽입하는 스킴을 개념적으로 보여주는 도면;
도 6은 본 발명의 바람직한 실시예에 따라서 도 3에 도시된 플래시 메모리에 저장된 μ-트리의 리프 노드를 삭제하는 스킴을 개념적으로 보여주는 도면;
도 7은 본 발명의 바람직한 실시예에 따라서 도 6에 도시된 플래시 메모리에 저장된 μ-트리의 리프 노드를 삭제하는 스킴을 개념적으로 보여주는 도면;
도 8은 높이(H)의 증가에 따라서 한 페이지에 저장되는 리프/인덱스 노드의 최대 저장 가능 크기의 변화를 보여주는 도면;
도 9는 페이지 내에서 리프 노드가 차지하는 크기 비율(p1)의 최적값을 보여주는 도면이다.
도 10a 내지 도 10c는 리프 노드에 새로운 엔트리가 삽입될 때 페이지 레이아웃의 변경을 예시적으로 보여주는 도면들이다.
도 11은 플래시 메모리의 리프 노드에 새로운 엔트리를 삽입하는 동작을 보여주는 플로우차트이다.
도 12a 내지 도 12c는 리프 노드의 엔트리가 삭제될 때 페이지 레이아웃의 변경을 예시적으로 보여주는 도면들이다.
도 13은 플래시 메모리의 리프 노드 내 엔트리를 삭제하는 동작을 보여주는 플로우차트이다.
도 14는 B-트리, μ-트리 및 본 발명에 따른 μ*-트리의 벤치마크 결과를 예시적으로 보여주는 도면이다.
도 15는 본 발명에 따른 μ*-트리에서 페이지 내 리프 노드가 차지하는 크기 비율(p1)의 변화를 보여주는 도면이다.
도 16은 본 발명의 바람직한 실시예에 따른 색인 스킴을 채용한 전자 장치의 구성을 보여주는 도면이다.
도 17은 본 발명의 바람직한 실시예에 따른 색인 스킴을 채용한 메모리 시스템을 보여준다.
도 18은 본 발명의 바람직한 실시예에 따른 색인 스킴을 채용한 또다른 전자 장치를 보여준다.
도 2는 B+ 트리 구조에서 어느 한 리프 노드에 대한 수정이 이루어진 후 변경된 B+ 트리 구조 및 플래시 메모리에 저장된 예를 보여주는 도면;
도 3은 본 발명의 바람직한 실시예에 따라서 μ-트리를 플래시 메모리에 저장하는 새로운 스킴을 개념적으로 보여주는 도면;
도 4는 본 발명의 바람직한 실시예에 따라서 도 3에 도시된 플래시 메모리에 저장된 μ-트리의 리프 노드를 수정하는 스킴을 개념적으로 보여주는 도면;
도 5는 본 발명의 바람직한 실시예에 따라서 도 3에 도시된 플래시 메모리에 저장된 μ-트리에 새로운 리프 노드를 삽입하는 스킴을 개념적으로 보여주는 도면;
도 6은 본 발명의 바람직한 실시예에 따라서 도 3에 도시된 플래시 메모리에 저장된 μ-트리의 리프 노드를 삭제하는 스킴을 개념적으로 보여주는 도면;
도 7은 본 발명의 바람직한 실시예에 따라서 도 6에 도시된 플래시 메모리에 저장된 μ-트리의 리프 노드를 삭제하는 스킴을 개념적으로 보여주는 도면;
도 8은 높이(H)의 증가에 따라서 한 페이지에 저장되는 리프/인덱스 노드의 최대 저장 가능 크기의 변화를 보여주는 도면;
도 9는 페이지 내에서 리프 노드가 차지하는 크기 비율(p1)의 최적값을 보여주는 도면이다.
도 10a 내지 도 10c는 리프 노드에 새로운 엔트리가 삽입될 때 페이지 레이아웃의 변경을 예시적으로 보여주는 도면들이다.
도 11은 플래시 메모리의 리프 노드에 새로운 엔트리를 삽입하는 동작을 보여주는 플로우차트이다.
도 12a 내지 도 12c는 리프 노드의 엔트리가 삭제될 때 페이지 레이아웃의 변경을 예시적으로 보여주는 도면들이다.
도 13은 플래시 메모리의 리프 노드 내 엔트리를 삭제하는 동작을 보여주는 플로우차트이다.
도 14는 B-트리, μ-트리 및 본 발명에 따른 μ*-트리의 벤치마크 결과를 예시적으로 보여주는 도면이다.
도 15는 본 발명에 따른 μ*-트리에서 페이지 내 리프 노드가 차지하는 크기 비율(p1)의 변화를 보여주는 도면이다.
도 16은 본 발명의 바람직한 실시예에 따른 색인 스킴을 채용한 전자 장치의 구성을 보여주는 도면이다.
도 17은 본 발명의 바람직한 실시예에 따른 색인 스킴을 채용한 메모리 시스템을 보여준다.
도 18은 본 발명의 바람직한 실시예에 따른 색인 스킴을 채용한 또다른 전자 장치를 보여준다.
이하 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다.
μ-트리는 B-트리를 변형한 트리 구조로서, 리프 노드(leaf node)와 인덱스 노드(index node)로 구성된다. 리프 노드와 인덱스 노드 각각은 키(key)와 포인터(pointer)로 이루어진 엔트리(entry)를 포함한다. 키 값은 올림차순(asending)으로 정렬될 수 있다. 리프 노드는 각 키에 대응하는 데이터가 저장된 위치를 지정하는 포인터를 포함한다. 인덱스 노드는 리프 노드에 있는 키 값을 신속하게 찾을 수 있도록 포인터를 포함한다. B 트리와 달리 μ-트리는 리프 노드가 순차적 순서로 링크 리스트(linked list)를 구성하고 있어서 키 값들이 순차적으로 처리될 수 있다. 이러한 μ-트리는 하드 디스크와 같은 저장 매체에 저장된 데이터 또는 데이터 베이스를 액세스하는 인덱스(index)로 널리 사용될 수 있다.
본 발명은 μ-트리에 기반한 새로운 μ-트리를 제공한다.
도 1은 일반적인 B+ 트리 구조가 플래시 메모리에 저장된 일 예를 보여주는 도면이다.
도 1에 도시된 B+ 트리(a)는 높이(height, H)가 3, 리프 노드의 수가 3, 인덱스 노드의 수가 3이다. 즉, 리프 노드는 D, E, F이고, 인덱스 노드는 B, C, A이다. 인덱스 노드들 중 최상위 인덱스 노드(A)는 루트 노드(root node)라 불린다. B+ 트리의 높이가 1일 때 "루트 노드=리프 노드" 그리고 B+ 트리의 높이가 2 이상일 때 "루트 노드=인덱스 노드"이다.
인덱스 노드들 각각은 키 값들 및 포인터들을 포함한다. 예컨대, 인덱스 노드(A)는 인덱스 노드들(B, C)의 페이지 어드레스들(P5, P4)을 포함하며, 인덱스 노드(B)는 리프 노드들(D, E)의 페이지 어드레스들(P3, P2)을 포함한다.
B+ 트리(a)의 인덱스 노드들 및 리프 노드들 각각은 플래시 메모리(b)의 페이지(page)에 각각 저장된다. 일반적으로 플래시 메모리는 블록(block) 단위로 소거되며, 페이지 단위로 독출 및 기입된다.
도 2는 B+ 트리 구조에서 어느 한 리프 노드에 대한 수정이 이루어진 후 변경된 B+ 트리 구조 및 플래시 메모리에 저장된 예를 보여준다.
일반적으로 플래시 메모리에서 이미 데이터가 기입된 셀에 새로운 데이터를 기입하기 위해서는 소거 동작이 수행되어야 한다. 만일 소거 동작 없이 새로운 데이터를 기입하기 위해서는 미리 소거된 새로운 페이지에 데이터를 기입해야만 한다. 따라서 B+ 트리(c)의 리프 노드(F) 내 키 값을 삽입 또는 삭제하기 위해서는 플래시 메모리(d)의 새로운 페이지(P7)에 수정된 리프 노드(F')를 기입해야 한다. 인덱스 노드(C)는 리프 노드(F')의 페이지(P7)를 지정하도록 인덱스 노드(C')로 정정되어야 하고, 또한 인덱스 노드(A)는 인덱스 노드(C')가 저장된 페이지(P8)를 지정하도록 인덱스 노드(A')로 정정되어야 한다. 이와 같이 리프 노드(F)에 대한 수정은 리프 노드(F)와 관련있는 인덱스 노드들(C, A)에 대한 수정을 초래한다. 즉, 어느 한 리프 노드를 수정, 삽입 또는 삭제하기 위해서는 적어도 B+ 트리의 높이(H) 만큼의 기입 동작이 수행되어야 한다.
일반적으로 낸드 플래시 메모리에서 기입 동작이 독출 동작보다 더 많은 시간이 소요되고, 한 블록당 기입 횟수가 제한적이므로, 색인 구조의 수정에 많은 시간이 소요될 뿐만 아니라 낸드 플래시 메모리의 수명이 단축될 수 있다.
도 3은 본 발명의 바람직한 실시예에 따른 μ-트리를 플래시 메모리에 저장하는 새로운 스킴을 개념적으로 보여주고 있다.
도 3을 참조하면, μ-트리(e)에서 어느 한 리프 노드 및 그 리프 노드와 관련있는 인덱스 노드들은 동일한 페이지에 기입된다. 즉, 리프 노드(F) 및 리프 노드(F)의 부모 노드(parent node)인 인덱스 노드들(C, A)은 페이지(P1)에 저장되고, 리프 노드(E) 및 인덱스 노드들(B, A)은 페이지(P2)에 저장되며 그리고 리프 노드(D) 및 인덱스 노드들(B, A)은 페이지(P3)에 저장된다. 단, 리프 노드(E) 및 인덱스 노드들(B, A)이 페이지(P2)에 저장될 때, 인덱스 노드(A)가 인덱스 노드들(B, C)이 저장된 페이지를 지정하므로, 페이지(P1)에 저장된 인덱스 노드(A)는 무효화(invalid) 된다. 마찬가지로, 리프 노드(D) 및 인덱스 노드들(B, A)이 페이지(P3)에 저장될 때, 인덱스 노드(A)의 포인터는 인덱스 노드들(C, B)이 저장된 페이지들(P1, P2)을 지정하고, 인덱스 노드(B)의 포안터가 리프 노드들(D, E)이 저장된 페이지들(P3, P2)을 지정하므로 페이지(P2)에 저장된 인덱스 노드(B)는 무효화된다. 즉, 페이지(P2)에 저장된 인덱스 노드(B)에 대한 액세스는 발생하지 않는다. 다시 말하면, 마지막 페이지(P3)의 루트 노드인 인덱스 노드(A)로부터 자식 노드들 순으로 검색이 이루어지므로, 페이지(P1)에 저장된 인덱스 노드(A) 및 페이지(P2)에 저장된 인덱스 노드들(A, B)에 대한 실제 액세스는 이루어지지 않는다.
도 4는 본 발명의 바람직한 실시예에 따라서 도 3에 도시된 플래시 메모리에 저장된 μ-트리의 리프 노드를 수정하는 스킴을 개념적으로 보여준다.
도 4를 참조하면, 리프 노드(F)에 대한 수정을 위하여 리프 노드(F) 뿐만 아니라 인덱스 노드들(C, A)도 수정되어야만 한다. 왜냐하면, 수정된 리프 노드(F')가 새로운 페이지(P4)에 저장된다면 리프 노드(F')를 지정하는 인덱스 노드(C)는 페이지(P1) 대신에 페이지(P4)를 지정하도록 포인터를 수정한 인덱스 노드(C')로 정정되어야 하고, 인덱스 노드(A)는 인덱스 노드(C')를 지정하기 위해서 포인터를 수정한 인덱스 노드(A')로 정정되어야 한다. 여기서, 프라임(') 표시는 리프/인덱스 노드의 키 값/포인터가 정정되었음을 의미한다.
정정된 노드들(F', C', A')은 페이지(P4)에 저장된다. 즉, 하나의 리프 노드(F)에 대한 수정을 위해서 오직 하나의 페이지(P4)에 대한 기입 동작이 수행된다. 그러므로, 리프 노드에 대한 수정 동작에 소요되는 시간이 단축되고 플래시 메모리 사용이 최소화된다. 이와 같은 본 발명의 색인 스킴에 의하면 플래시 메모리에 대한 기입 횟수가 최소화되어서 플래시 메모리의 수명이 연장될 수 있다.
도 4에 도시된 플래시 메모리(h)에서 리프 노드에 대한 검색이 수행될 때 우선 마지막 페이지(P4)에 저장된 인덱스 노드(루트 노드)(A')부터 자식 노드 순으로 검색이 이루어진다. 즉, 인덱스 노드(A')는 인덱스 노드들(B, C')을 지정하고, 인덱스 노드(B)는 리프 노드들(D, E)을 지정하며, 인덱스 노드(C')는 리프 노드(F')를 지정한다. 이와 같은 본 발명의 플래시 메모리를 위한 색인 스킴은 μ-트리의 검색 스킴에 적합하다.
도 5는 본 발명의 바람직한 실시예에 따라서 도 3에 도시된 플래시 메모리에 저장된 μ-트리에 새로운 리프 노드를 삽입하는 스킴을 개념적으로 보여준다.
리프 노드(G)를 삽입하고자 할 때 리프 노드(G)와 관련있는 부모 노드들 즉, 인덱스 노드들(C, A)이 정정되어야한다. 도 5를 참조하면, μ-트리(i)에 삽입된 리프 노드(G) 및 수정된 인덱스 노드들(C', A')이 플래시 메모리(j)의 페이지(P4)에 저장된다. 수정된 인덱스 노드(C')는 리프 노드(F)가 저장된 페이지(P1) 및 리프 노드(G)가 저장된 페이지(P4)를 지정하기 위한 포인터를 포함한다.
이와 같이, 새로운 리프 노드의 삽입 동작 또한 한 번의 쓰기 동작에 의해서 수행될 수 있음을 알 수 있다. 만일 새로운 리프 노드(G)의 삽입 후 인덱스 노드(C')가 곽 차면 인덱스 노드(C')에 대한 분할(split)가 수행되어야 한다. 이는 추후 상세히 설명된다.
도 6은 본 발명의 바람직한 실시예에 따라서 도 3에 도시된 플래시 메모리에 저장된 μ-트리의 리프 노드를 삭제하는 스킴을 개념적으로 보여준다.
도 6을 참조하면, μ-트리(k)에서 리프 노드(E)를 삭제하고자 할 때 리프 노드(E)와 관련있는 부모 노드들 즉, 인덱스 노드들(B, A)이 정정되어야 한다. μ-트리(i)에서 삭제된 리프 노드(E)와 관련있는 수정된 인덱스 노드들(B', A')이 페이지(P4)에 저장된다. 수정된 인덱스 노드(B')는 리프 노드(D)가 저장된 페이지(P3)를 지정하며, 수정된 인덱스 노드(A')는 수정된 인덱스 노드(B') 및 인덱스 노드(C)를 지정한다. 플래시 메모리(l)의 페이지(P5)에는 수정된 인덱스 노드들(A', B')이 저장된다.
도 7은 본 발명의 바람직한 실시예에 따라서 도 6에 도시된 플래시 메모리에 저장된 μ-트리의 리프 노드를 삭제하는 스킴을 개념적으로 보여준다.
μ-트리(m)에서 리프 노드(D)를 삭제하고자 할 때 리프 노드(E)와 관련있는 부모 노드들 즉, 인덱스 노드들(B, A)이 정정되어야 한다. 도 6을 참조하면, μ-트리(m)에서 리프 노드(D)를 삭제하면, 인덱스 노드(B)는 어떠한 리프 노드도 지정하지 않는다. 그러므로, 자식 노드가 없는 인덱스 노드(B)는 삭제되어야 한다. 루트 노드인 인덱스 노드(A)는 인덱스 노드(C)가 저장된 페이지(P5) 만을 지정하게 되므로 인덱스 노드(C)는 루트 노드로 정정될 수 있다. 즉, 인덱스 노드(C)는 루트 노드로 변경되며, 리프 노드들(F, G)이 저장된 페이지들(P1, P4)을 지정한다.
도 6 및 도 7에 도시된 바와 같이, 리프 노드를 삭제하기 위한 동작은 플래시 메모리에 한 번의 쓰기 동작에 의해서 달성될 수 있다. 리프 노드에 대한 삭제 동작에 소요되는 시간이 단축되고 플래시 메모리 사용이 최소화된다. 본 발명의 색인 스킴은 플래시 메모리에 대한 기입 횟수를 최소화시킴으로써 플래시 메모리의 수명을 연장한다.
앞서 설명한 바와 같이 μ-트리의 리프 노드에 대한 수정, 삽입 또는 삭제는 리프 노드부터 루트 노드까지 순차적으로 이루어지고, 수정, 삽입 또는 삭제되는 리프 노드와 관련된 비리프 노드 즉, 인덱스 노드들은 한 페이지에 저장된다. 그러므로, 플래시 메모리의 한 페이지는 리프 노드부터 루트 노드까지 모두 저장 가능하도록 설계되어야 한다.
도 8은 높이(H)의 증가에 따라서 한 페이지에 저장되는 리프/인덱스 노드의 최대 저장 가능 크기의 변화를 보여준다.
도 8을 참조하면, μ-트리의 높이가 증가함에 따라서 한 페이지에 저장되는 리프/인덱스 노드의 최대 저장 가능 크기가 변화한다. 플래시 메모리의 한 페이지의 크기가 4096byte 일 때 높이(H)가 1이면 루트 노드인 인덱스 노드(811)의 크기는 4096byte 전체이다. 높이(H)가 2이면, 루트 노드인 인덱스 노드(821)의 크기는 2048byte이고, 리프 노드(821)의 크기 또한 2048byte이다. 높이(H)가 3으로 증가하면 루트 노드인 인덱스 노드(831) 및 인덱스 노드(832) 각각의 크기는 1024byte이고, 리프 노드(833)의 크기는 2048byte이다. 높이(H)가 4로 증가하면 루트 노드인 인덱스 노드(841), 인덱스 노드(842) 각각의 크기는 512byte이고, 인덱스 노드(843)는 1024byte 그리고 리프 노드(844)의 크기는 2048byte이다.
즉, 높이(H)가 증가함에 따라 리프 노드들(822, 833, 844)의 크기는 2048byte로 유지되나, 높이(H)가 증가할 때마다 루트 노드들(811, 821, 831)의 크기는 1/2씩 감소한다. μ-트리가 플래시 메모리에 저장될 때 μ-트리의 최대 높이는 루트 노드의 데이터 크기 및 플래시 메모리의 한 페이지의 크기에 따라서 결정됨을 알 수 있다.
또한 하나의 트리 내에서의 레벨에 따라서 각 인덱스/리프 노드의 최대 크기가 다르다. 예컨대, 높이(H)가 4일 때 4-레벨인 리프 노드(844)의 최대 크기는 2048 bytes이고, 3-레벨인 인덱스 노드(843)의 최대 크기는 1024bytes, 2-레벨인 인덱스 노드(842)의 최대 크기는 512bytes 그리고 1-레벨인 루트 노드(841)의 최대 크기는 512bytes이다.
도 8에 도시된 예에서 루트 노드와 루트 노드 바로 아래의 인덱스 노드의 크기의 비는 1:1이다. 예컨대, 높이(H)가 2일 때 루트 노드(821)와 리프 노드(822)의 크기 비는 1:1이고, 높이(H)가 3일 때 루트 노드(831)와 인덱스 노드(832)의 크기 비도 1:1이며, 높이(H)가 4일 때 루트 노드(841)와 인덱스 노드(842)의 크기 비도 1:1이다.
이와 같은 페이지 크기에 대한 레이아웃은 다음 수학식 1과 같이 일반화하여 나타낼 수 있다.
수학식 1에서, P는 한 페이지의 크기, H는 트리의 높이, L은 레벨을 나타내며, NL은 한 페이지 내에서 각 L-레벨의 노드가 차지하는 크기를 나타내고, pL은 한 페이지의 크기에 대한 L-레벨의 상대적 크기 비율을 나타낸다. 여기서, L은 1보다 크거나 같고, H보다 작거나 같다. L이 1인 노드는 리프 노드이고, L이 H인 노드는 루트 노드이다. 도 8에 도시된 μ-트리의 pL은 (1/2)L-1이다. pL이 (1/2)L-1로 고정되므로, 트리 높이(H)가 일정하게 유지되는 동안 모든 페이지들의 레이아웃이 동일하게 유지된다.
본 발명에서는 높이(H)가 변화할 때뿐만 아니라 높이가 변화하지 않더라도 페이지에 저장된 엔트리의 개수가 변화하면 페이지 레이아웃을 변경하는 방법을 제공한다. 이와 같이 페이지 레이아웃을 변경시키는 이유는 트리 높이(H)의 증가를 지연 또는 최소화시키기 위해서이다. 트리 높이(H)가 증가하면 참조 및 업데이트는 물론 가비지 콜렉션(gabage collection)에 소요되는 부하가 급격히 증가하기 때문이다.
먼저 페이지에 저장된 엔트리 개수에 대한 최적의 페이지 레이아웃을 결정하기 위한 이론적인 방법이 설명된다.
우선, 트리 높이(H)와 1번째 레벨의 크기 비율(p1) 즉, 리프 노드의 크기 비율이 주어졌을 때 나머지 레벨들의 최적의 크기 비율을 구하는 방법은 다음과 같다. 루트 노드부터 2-레벨 노드까지 각각의 노드에 포함될 수 있는 엔트리의 총 개수(nI)는 수학식 2와 같다.
수학식 2에서 fH는 플래시 메모리의 한 페이지에 저장될 수 있는 엔트리의 최대 개수이다. 한편, μ-트리는 루트 노드에서 리프 노드에 이르는 모든 노드들이 한 페이지에 저장되는데, 이로부터 수학식 3이 성립된다.
수학식 2와 수학식 3 그리고 산술 기하 평균 부등식(AM-GM inequality)을 이용하면 수학식 4와 같이, 어느 한 페이지 내 각 레벨의 노드에 할당된 크기가 동일할 때 nI가 최대가 됨을 알 수 있다.
높이가 H인 트리에 저장된 엔트리의 총 개수(n)는 수학식 5와 같다.
또한 주어진 엔트리의 총 개수(n)를 수용하기 위해서 필요한 최소한의 트리 높이(h)는 수학식 6으로부터 구해질 수 있다.
수학식 6에서 W-1은 K= -1일 때 Lambert W 함수이다.
가비지 콜렉션 횟수는 플래시 메모리에서 트리가 차지하는 페이지의 수뿐만 아니라 트리의 높이에도 영향을 받는다. 그러므로 가비지 콜렉션을 최소화할 수 있는 최적의 페이지 레이아웃 설계가 요구된다. 즉, 트리가 차지하는 페이지의 수와 트리의 높이를 최소화될 때 가비지 콜렉션 횟수가 감소될 수 있다. 그러나, 트리가 차지하는 페이지 수를 최소화하기 위해서는 리프 노드가 차지하는 페이지 내 크기를 최대화해야 하고, 그러기 위해서 중간 노드인 인덱스 노드의 크기가 감소해야하므로 트리의 높이는 높아진다. 그러므로 트리가 차지하는 페이지의 수 및 트리의 높이 간에 적절한 조화가 필요하다.
본 발명에서는 (1) 페이지 내에서 리프 노드가 차지하는 크기 비율(p1)이 0.5보다 큰 경우 리프 노드 내 엔트리들의 수는 최적의 엔트리 수에 비해 2배 이하이고, (2) 트리의 높이가 가비지 콜렉션 비용에 미치는 영향이 훨씬 더 크다는 특징을 이용하여 다음과 같은 세 가지 규칙에 의해 최적의 페이지 레이아웃을 결정한다.
(1) 최소 트리 높이(h)는 p1=0.5일 때 주어진 엔트리 개수 n에 대하여 수학식 6을 만족하는 최소값으로 결정한다.
(2) p1은 주어진 엔트리 개수(n)와 트리의 최소 높이(h)에 대해 수학식 5를 만족해야 한다.
(3) pL(1 < L <= H)은 수학식 4에 의해서 결정된다.
이와 같은 규칙에 의해서 최적의 p1이 구해질 수 있다.
도 9는 페이지 내에서 리프 노드가 차지하는 크기 비율(p1)의 최적값을 보여주는 도면이다.
도 9를 참조하면, 트리 높이(H)가 2이고, 트리 내 엔트리의 수가 증가함에 따라서 리프 노드가 차지하는 크기 비율(p1)이 점점 감소한다. 리프 노드가 차지하는 크기 비율(p1)이 감소하면 루트 노드의 크기 비율은 증가할 것이다. 리프 노드가 차지하는 크기 비율(p1)은 O.5 근방까지 감소하다가 트리 높이(H)가 3으로 증가하면 수학식 4를 만족하는 최소값의 pL이 설정되고 그에 따라서 리프 노드가 차지하는 크기 비율(p1)은 최대가 된다. 이와 같은 방법으로 한 페이지에서 리프 노드부터 루트 노드까지의 크기 즉, 페이지 레이아웃이 결정된다.
그러나 이와 같은 페이지 레이아웃 결정 방법은 트리에 저장되는 엔트리의 총 수(n)가 고정되어 있다는 가정에 기반한 것으로, 플래시 메모리가 실제로 동작하는 환경에서는 엔트리의 수를 예측하는 것이 어렵다. 따라서 본 발명에서는 엔트리의 수가 변화함에 따라서 페이지 레이아웃을 적응적으로(adaptive) 변경할 수 있는 방법을 제안한다. 단 트리 내 모든 페이지들의 레이아웃을 수정하는 것이 아니라 삽입, 삭제, 정정에 의해서 새롭게 기입되는 페이지에 대해서만 레이아웃이 변경됨을 유의해야 한다.
트리의 페이지 레이아웃 변경에 사용되는 파라미터는 α,β,γ이다. 여기서, α와 β 각각은 리프 노드가 차지하는 크기 비율(p1)의 최대값과 최소값이다. 즉, 리프 노드가 차지하는 크기 비율(p1)은 β <= p1 <= α 범위 내에서 변경된다. 페이지 레이아웃이 변경되는 경우는 두 가지이다. 하나는 리프 노드에 엔트리가 삽입되는 경우이고, 다른 하나는 리프 노드에서 엔트리가 삭제되는 경우이다.
도 10a 내지 도 10c는 리프 노드에 새로운 엔트리가 삽입될 때 페이지 레이아웃의 변경을 예시적으로 보여주고 있고, 도 11은 플래시 메모리의 리프 노드에 새로운 엔트리를 삽입하는 동작을 보여주는 플로우차트이다.
도 10a는 루트 노드 및 리프 노드로 구성된 본 발명에 따른 새로운 μ-트리(이하 μ*-트리라 칭한다)의 일 예를 보여주고 있고, 도 10b는 도 10a에 도시된 μ*-트리의 리프 노드(X2)에 새로운 엔트리가 삽입 될 때 페이지 레이아웃의 변경 과정을 개념적으로 보여주는 도면이다.
도 10a, 도 10b 및 도 11을 참조하면, μ*-트리는 루트 노드(X1)와 리프 노드(X2)로 구성된다. 페이지(Pj)에서 리프 노드(X2)가 차지하는 크기 비율(p1)은 0.9이다. 즉, 루트 노드(X1)는 최대 10 개의 엔트리를 저장할 수 있고, 리프 노드(X2)는 최대 90 개의 엔트리를 저장할 수 있다. 도 10b에 도시된 예에서, 리프 노드(X2)는 가득 차 있는 상태이다.
플래시 메모리의 색인 방법을 수행하는 장치는, 리프 노드(X2)에 새로운 엔트리를 삽입하는 명령이 수신될 때(S100), 리프 노드(X2)가 가득차 있는 지를 판별한다. 리프 노드가 가득차 있으면(S101) 리프 노드(X2)에 대한 분할이 필요하다(S102). 리프 노드(X2)는 리프 노드들(X21, X22)로 분할된다. 루트 노드(X1')는 리프 노드들(X21, X22)을 모두 지정해야 한다. 이 때, 루트 노드(X1')가 새로운 리프 노드(X22)를 지정함에 따라서 루트 노드(X1')는 가득차게 된다. 종래의 μ-트리에서는 루트 노드가 가득차면 높이를 증가시켰으나, 본 발명의 μ*-트리는 루트인 인덱스 노드(X1')가 가득차면(S104) 새로운 엔트리가 삽입된 리프 노드(X22)에 여유 공간이 있는 지를 판별한다(S105). 리프 노드(X22)에 여유 공간이 충분하면, 소정 변경 비율(γ)만큼 리프 노드(X22)의 크기를 감소시키고, 인덱스 노드(X1')의 크기를 증가시킨다(S106). 일례로, 페이지(Pj+1)에 저장가능한 최대 엔트리의 수가 100이고, 변경 비율(γ)이 0.05이면 리프 노드(X22)의 크기는 5만큼 감소하고, 루트 노드(X1')의 크기는 C=5만큼 증가한다.
새로운 페이지(Pj+2) 내 루트 노드(X1') 및 리프 노드(X22)의 크기가 변경된 후 루트 노드(X1') 및 리프 노드(X22) 각각의 엔트리들이 플래시 메모리의 페이지(Pj+2)에 저장된다(S107).
만일 리프 노드(X22)의 여유 공간이 충분하지 않으면, 인덱스 노드(X1')는 분할되어야 하고, 이 때 높이(H)는 1만큼 증가한다(S110).
앞서 설명된 바와 같이, 본 발명의 페이지 레이아웃 변경은 엔트리가 수정된 또는 새로운 엔트리가 삽입된 리프 노드를 포함하는 페이지에만 적용된다. 만일 다량의 엔트리가 리프 노드에 한꺼번에 삽입되면, 루프 노드 또는 인덱스 노드의 분할이 빠르게 진행되고, 트리의 높이가 기대치보다 훨씬 빨리 증가할 수 있다. 왜냐하면, 변경된 리프 노드를 포함하는 페이지의 레이아웃만 정정되고 나머지 페이지들의 레이아웃은 그대로 유지되기 때문이다. 그러므로 인덱스 노드의 빈번한 분할이 이루어지면 트리의 높이가 증가하는 것을 지연시키기 위하여 미리 페이지 레이아웃을 조정하는 것이 필요하다.
또한 도 9a 및 도 9b에서는 높이가 2인 μ*-트리를 일 예로 설명하나 모든 높이의 μ*-트리에 본 발명이 적용될 수 있다. μ*-트리의 높이가 3 또는 3보다 큰 경우, 한 페이지에 루트 노드와 리프 노드뿐만 아니라 인덱스 노드도 저장된다. 이 때 리프 노드의 분할이 이루어지는 경우, 인덱스 노드가 가득차서 인덱스 노드에 대한 분할이 발생할 수 있다. 이 때 앞서 설명된 바와 같이, 소정의 변경 비율(γ)만큼 루트 노드, 인덱스 노드 및 리프 노드의 크기가 변경된다.
도 11에 도시된 바와 같이, 리프 노드가 분할될 때마다 리프 노드의 분할 횟수(SP(L))가 카운트된다(S103). 또한 인덱스 노드가 분할될 때마다 인덱스 노드의 분할 횟수(SP(I))가 카운트된다(S111). 단계 S104에서 비록 인덱스 노드가 가득차지 않았더라도, 인덱스 노드의 분할이 빈번하면(S120), 페이지 레이아웃을 변경하기 위해 제어는 단계 S106으로 진행한다. 리프 노드(X22)의 여유 공간이 충분하면 제어는 단계 S106으로 진행하여 소정의 변경 비율(γ)만큼 리프 노드(X22)의 크기를 감소시키고, 루트 노드(X1')의 크기를 증가시킨다(S106). 인덱스 노드의 분할이 빈번한 지의 여부는 수학식 7로 판별될 수 있다.
즉, 인덱스 노드의 분할 횟수(SP(I))와 리프 노드의 분할 횟수(SP(L))의 비가 페이지 내 인덱스 노드의 크기 비율(1-p1)과 리프 노드의 크기 비율(p1)의 비보다 크면 인덱스 노드의 분할이 빈번한 것으로 판별된다.
도 10c는 도 10b에 도시된 엔트리 삽입 동작 이후 변화된 μ*-트리를 보여주는 도면이다. 도 10b에 도시된 엔트리 삽입 동작 후 페이지 레이아웃은 변경되었으나 μ*-트리의 구조는 그대로 임을 알 수 있다.
이와 같은 방법으로 리프 노드에 새로운 엔트리가 삽입되거나 리프 노드의 엔트리가 정정될 때 트리 높이 증가를 최대한 지연시킬 수 있도록 페이지 레이아웃이 설정될 수 있다.
도 12a 내지 도 12c는 리프 노드의 엔트리가 삭제될 때 페이지 레이아웃의 변경을 예시적으로 보여주고 있고, 도 13은 플래시 메모리의 리프 노드 내 엔트리를 삭제하는 동작을 보여주는 플로우차트이다.
도 12a는 높이가 2인 본 발명의 실시예에 따른 μ*-트리의 일 예를 보여주고 있고, 도 12b는 도 12a에 도시된 μ*-트리의 리프 노드 내 엔트리가 삭제될 때 페이지 레이아웃의 변경 과정을 개념적으로 보여주는 도면이다.
도 12a, 도 12b 및 도 13을 참조하면, μ*-트리는 루트 노드(Y1)와 리프 노드들(Y2, Y3)로 구성된다. 페이지들(Pk, Pk+1) 각각에서 리프 노드들(Y2, Y3)가 차지하는 크기 비율(p1)은 0.85이다. 즉, 루트 노드(Y1)는 최대 15 개의 엔트리를 저장할 수 있고, 리프 노드들(Y2, Y3)은 최대 85 개의 엔트리를 저장할 수 있다. 도 12b에 도시된 예에서, 리프 노드(Y3)는 1개의 엔트리만을 저장하고 있는 상태이다.
도 12b 및 13을 참조하면, 플래시 메모리의 색인 방법을 수행하는 장치는 리프 노드(Y3) 내 엔트리 삭제 명령을 수신한다(S200). 리프 노드(Y3) 내에는 1개의 엔트리만 저장되어 있었고, 그 엔트리가 삭제되면 리프 노드(Y3) 전체가 삭제된다. 이와 같이 엔트리 삭제에 의해서 리프 노드(Y3)가 비게(empty) 되면(S201) 리프 노드(Y3)는 삭제된다(S202). 리프 노드(Y3)가 삭제됨에 따라서 수정된 루트 노드(Y1') 내 엔트리 수도 8개에서 7개로 감소한다.
루트 노드의 사용율이 소정의 비율(예를 들면 50%)보다 작으면(S203), 루트 노드 및 리프 노드의 크기는 소정의 비율(γ)만큼 변경된다(S204). 루트 노드(Y1)는 8 개의 엔트리들을 포함하고 있었으나 수정된 루트 노드(Y1')는 7 개만을 포함한다. 수정된 루트 노드(Y1')는 전체 15 개의 엔트리들을 저장할 수 있으므로, 50% 미만만 사용되고 있다. 따라서 수정된 루트 노드(Y1')의 크기는 소정의 비율(c)만큼 감소되고, 리프 노드(Y2)의 크기는 소정의 비율(γ)만큼 증가된다. 크기가 변경된 루트 노드(Y1') 및 리프 노드(Y2)는 새로운 페이지(Pk+2)에 저장된다(S205). 리프 노드(Y2)의 크기가 증가함에 따라서 트리의 높이 증가가 최대한 억제될 수 있다. 이 실시예에서, 한 페이지에 저장될 수 있는 엔트리의 수는 100개이고, 크기 변경 비율(γ)이 0.05이면, 수정된 루트 노드(Y1')의 크기는 5만큼 감소된 10이 되고, 리프 노드(Y2)의 크기는 5만큼 증가된 90이 된다.
도 12c는 도 12b에 도시된 엔트리 삭제 동작 이후 변화된 μ*-트리를 보여주는 도면이다. 도 10b에 도시된 엔트리 삭제 동작 후 μ*-트리의 구조는 높이가 2이고, 루트 노드(Y1)와 리프 노드(Y2)를 포함하는 구조로 변경되었다.
엔트리 제거 동작시 페이지 레이아웃의 변경은 루트 노드의 활용율만을 근거로 한다. 이는 잦은 페이지 레이아웃 변경에 의한 오버헤드를 최소화하기 위함이다.
앞서 설명된 엔트리 삽입 및 삭제에 따른 페이지 레이아웃 변경 알고리즘을 의사 코드로 기술하면 다음과 같다.
1: R ← get the root not
2: C ← get the current layout of μ*-Tree
3. H ← get the current height of μ*-Tree
4. if
and C.p1 -α≥β then
5. C.p1 ← C.p1 - δ
6. C.pi ← (1-C.p1 )/(H-1), for all i≥2
7. else if R.entry <
and C.p1 +δ ≤α then
8. C.p1 ← C.p1 +δ
9. C.pi ← (1-C.p1 )/(H-1), for all i≥2
10. end if
본 발명의 μ*-트리는 리프 노드, 인덱스 노드 및 루트 노드를 플래시 메모리의 한 페이지에 저장함으로써 엔트리의 삽입 및 삭제에 따른 쓰기 동작 횟수를 현저히 감소시킨다. 특히, 엔트리의 삽입 또는 삭제 동작시 리프 노드 및 인덱스(루트) 노드 내 엔트리의 수에 따라서 페이지 레이아웃을 변경함으로써 플래시 메모리의 쓰기 동작 횟수를 더욱 최소화할 수 있다.
도 14는 B-트리, μ-트리 및 본 발명에 따른 μ*-트리의 벤치마크 결과를 예시적으로 보여주는 도면이다.
도 14를 참조하면, 여러가지 동작 환경들(kernel, postmark, tpcc, financial, general, web)에서 B-트리 및 μ-트리에 비해 본 발명에 따른 μ*-트리의 기입, 삭제 동작의 속도가 향상됨을 알 수 있다.
도 15는 본 발명에 따른 μ*-트리에서 페이지 내 리프 노드가 차지하는 크기 비율(p1)의 변화를 보여주는 도면이다.
도 15를 참조하면,μ*-트리의 페이지 레이아웃 변경 방법에 따른 특정 페이지 내 리프 노드가 차지하는 크기 비율(p1)의 변화는 도 9에 도시되었던 이론적인 최적값과 거의 유사함을 알 수 있다.
도 16은 본 발명의 바람직한 실시예에 따른 색인 스킴을 채용한 전자 장치의 구성을 보여주는 도면이다.
도 16을 참조하면, 전자 장치(1600)는 시스템 버스(1601)와 연결된 프로세서(1610), 디스플레이(1620), 키패드(1630), 플래시 메모리(1640), ROM(read only memory, 1650) 그리고 RAM(random access memory, 1660)를 포함한다. 이와 같은 구성을 갖는 전자 장치(1600)는 파일 시스템을 플래시 메모리(1640)에 저장한다. 여기서, 플래시 메모리(1640)는 μ*-트리 구조에 기반한 본 발명의 색인 스킴을 채용한다. 전자 장치(1600)는 디지털 음악 재생기, 디지털 카메라, 핸드폰, 퍼스널 컴퓨터, PMP(portable multimedia player), 플레이스테이션 등과 같은 기기이다.
프로세서(1610)는 앞서 설명한 색인 스킴에 따라서 플래시 메모리(1640)의 한 페이지에 μ*-트리의 리프 노드 및 리프 노드와 관련있는 인덱스 노드들을 저장하고, 리프/인덱스 노드에 대한 정정, 삽입, 또는 삭제를 수행할 수 있다. 또한 리프 노드 및 인덱스 노드 각각에 저장된 엔트리들의 수에 근거하여 정정, 삽입, 또는 삭제 동작시 페이지 레이아웃을 변경할 수 있다.
도 17은 본 발명의 바람직한 실시예에 따른 색인 스킴을 채용한 메모리 시스템을 보여준다.
도 17을 참조하면, 호스트 (1710)에 메모리 장치(1720)가 연결된다. 메모리 장치(1720)는 메모리 컨트롤러(1722) 및 플래시 메모리(1724)를 포함한다. 메모리 컨트롤러(1722)는 호스트(1710)와 플리 메모리(1724) 사이의 인터페이스를 제공한다. 메모리 컨트롤러(1722)와 플래시 메모리(1724)는 원-칩으로 구성되어서 컴팩트 플레쉬(Compact Flash), 스마트 미디어(Smart Media), 메모리 스틱(Memory Stick), SD 카드(Secure Digital Card), 듀얼미디어 카드(MultiMedia Card) 등으로 구현될 수 있다. 이와 같은 메모리 시스템에서 호스트(1710)는 본 발명의 색인 스킴에 따라서 플래시 메모리(1724)를 액세스할 수 있다.
특히, 메모리 컨트롤러(1722)는 호스트(1710)로부터의 명령에 응답해서 리프 노드의 엔트리 및 리프 노드를 지정하는 인덱스 노드의 엔트리를 플래시 메모리(1724) 내 동일한 페이지에 저장하고, 리프 노드 및 인덱스 노드 각각의 엔트리들의 수에 근거하여 페이지 레이아웃을 변경하는 동작을 수행한다.
도 18은 본 발명의 바람직한 실시예에 따른 색인 스킴을 채용한 또다른 전자 장치를 보여준다.
도 18을 참조하면, 전자 장치(1800)는 도 16에 도시된 전자 장치(1600)의 플래시 메모리(1640) 대신 SSD(Solid State Disk, 1840)를 포함한다. 전자 장치(1800)의 다른 구성 및 동작은 도 16에 도시된 전자 장치(1600)와 유사하다.
프로세서(1810)는 앞서 설명한 색인 스킴에 따라서 SSD(1840)의 한 페이지에 μ-트리의 리프 노드 및 리프 노드와 관련있는 인덱스 노드들을 저장하고, 리프/인덱스 노드에 대한 정정, 삽입, 또는 삭제를 수행할 수 있다. 또한 리프 노드 및 인덱스 노드 각각에 저장된 엔트리들의 수에 근거하여 정정, 삽입, 또는 삭제 동작시 페이지 레이아웃을 변경할 수 있다.
예시적인 바람직한 실시예를 이용하여 본 발명을 설명하였지만, 본 발명의 범위는 개시된 실시예에 한정되지 않는다는 것이 잘 이해될 것이다. 따라서, 청구범위는 그러한 변형 예들 및 그 유사한 구성들 모두를 포함하는 것으로 가능한 폭넓게 해석되어야 한다.
μ-트리는 B-트리를 변형한 트리 구조로서, 리프 노드(leaf node)와 인덱스 노드(index node)로 구성된다. 리프 노드와 인덱스 노드 각각은 키(key)와 포인터(pointer)로 이루어진 엔트리(entry)를 포함한다. 키 값은 올림차순(asending)으로 정렬될 수 있다. 리프 노드는 각 키에 대응하는 데이터가 저장된 위치를 지정하는 포인터를 포함한다. 인덱스 노드는 리프 노드에 있는 키 값을 신속하게 찾을 수 있도록 포인터를 포함한다. B 트리와 달리 μ-트리는 리프 노드가 순차적 순서로 링크 리스트(linked list)를 구성하고 있어서 키 값들이 순차적으로 처리될 수 있다. 이러한 μ-트리는 하드 디스크와 같은 저장 매체에 저장된 데이터 또는 데이터 베이스를 액세스하는 인덱스(index)로 널리 사용될 수 있다.
본 발명은 μ-트리에 기반한 새로운 μ-트리를 제공한다.
도 1은 일반적인 B+ 트리 구조가 플래시 메모리에 저장된 일 예를 보여주는 도면이다.
도 1에 도시된 B+ 트리(a)는 높이(height, H)가 3, 리프 노드의 수가 3, 인덱스 노드의 수가 3이다. 즉, 리프 노드는 D, E, F이고, 인덱스 노드는 B, C, A이다. 인덱스 노드들 중 최상위 인덱스 노드(A)는 루트 노드(root node)라 불린다. B+ 트리의 높이가 1일 때 "루트 노드=리프 노드" 그리고 B+ 트리의 높이가 2 이상일 때 "루트 노드=인덱스 노드"이다.
인덱스 노드들 각각은 키 값들 및 포인터들을 포함한다. 예컨대, 인덱스 노드(A)는 인덱스 노드들(B, C)의 페이지 어드레스들(P5, P4)을 포함하며, 인덱스 노드(B)는 리프 노드들(D, E)의 페이지 어드레스들(P3, P2)을 포함한다.
B+ 트리(a)의 인덱스 노드들 및 리프 노드들 각각은 플래시 메모리(b)의 페이지(page)에 각각 저장된다. 일반적으로 플래시 메모리는 블록(block) 단위로 소거되며, 페이지 단위로 독출 및 기입된다.
도 2는 B+ 트리 구조에서 어느 한 리프 노드에 대한 수정이 이루어진 후 변경된 B+ 트리 구조 및 플래시 메모리에 저장된 예를 보여준다.
일반적으로 플래시 메모리에서 이미 데이터가 기입된 셀에 새로운 데이터를 기입하기 위해서는 소거 동작이 수행되어야 한다. 만일 소거 동작 없이 새로운 데이터를 기입하기 위해서는 미리 소거된 새로운 페이지에 데이터를 기입해야만 한다. 따라서 B+ 트리(c)의 리프 노드(F) 내 키 값을 삽입 또는 삭제하기 위해서는 플래시 메모리(d)의 새로운 페이지(P7)에 수정된 리프 노드(F')를 기입해야 한다. 인덱스 노드(C)는 리프 노드(F')의 페이지(P7)를 지정하도록 인덱스 노드(C')로 정정되어야 하고, 또한 인덱스 노드(A)는 인덱스 노드(C')가 저장된 페이지(P8)를 지정하도록 인덱스 노드(A')로 정정되어야 한다. 이와 같이 리프 노드(F)에 대한 수정은 리프 노드(F)와 관련있는 인덱스 노드들(C, A)에 대한 수정을 초래한다. 즉, 어느 한 리프 노드를 수정, 삽입 또는 삭제하기 위해서는 적어도 B+ 트리의 높이(H) 만큼의 기입 동작이 수행되어야 한다.
일반적으로 낸드 플래시 메모리에서 기입 동작이 독출 동작보다 더 많은 시간이 소요되고, 한 블록당 기입 횟수가 제한적이므로, 색인 구조의 수정에 많은 시간이 소요될 뿐만 아니라 낸드 플래시 메모리의 수명이 단축될 수 있다.
도 3은 본 발명의 바람직한 실시예에 따른 μ-트리를 플래시 메모리에 저장하는 새로운 스킴을 개념적으로 보여주고 있다.
도 3을 참조하면, μ-트리(e)에서 어느 한 리프 노드 및 그 리프 노드와 관련있는 인덱스 노드들은 동일한 페이지에 기입된다. 즉, 리프 노드(F) 및 리프 노드(F)의 부모 노드(parent node)인 인덱스 노드들(C, A)은 페이지(P1)에 저장되고, 리프 노드(E) 및 인덱스 노드들(B, A)은 페이지(P2)에 저장되며 그리고 리프 노드(D) 및 인덱스 노드들(B, A)은 페이지(P3)에 저장된다. 단, 리프 노드(E) 및 인덱스 노드들(B, A)이 페이지(P2)에 저장될 때, 인덱스 노드(A)가 인덱스 노드들(B, C)이 저장된 페이지를 지정하므로, 페이지(P1)에 저장된 인덱스 노드(A)는 무효화(invalid) 된다. 마찬가지로, 리프 노드(D) 및 인덱스 노드들(B, A)이 페이지(P3)에 저장될 때, 인덱스 노드(A)의 포인터는 인덱스 노드들(C, B)이 저장된 페이지들(P1, P2)을 지정하고, 인덱스 노드(B)의 포안터가 리프 노드들(D, E)이 저장된 페이지들(P3, P2)을 지정하므로 페이지(P2)에 저장된 인덱스 노드(B)는 무효화된다. 즉, 페이지(P2)에 저장된 인덱스 노드(B)에 대한 액세스는 발생하지 않는다. 다시 말하면, 마지막 페이지(P3)의 루트 노드인 인덱스 노드(A)로부터 자식 노드들 순으로 검색이 이루어지므로, 페이지(P1)에 저장된 인덱스 노드(A) 및 페이지(P2)에 저장된 인덱스 노드들(A, B)에 대한 실제 액세스는 이루어지지 않는다.
도 4는 본 발명의 바람직한 실시예에 따라서 도 3에 도시된 플래시 메모리에 저장된 μ-트리의 리프 노드를 수정하는 스킴을 개념적으로 보여준다.
도 4를 참조하면, 리프 노드(F)에 대한 수정을 위하여 리프 노드(F) 뿐만 아니라 인덱스 노드들(C, A)도 수정되어야만 한다. 왜냐하면, 수정된 리프 노드(F')가 새로운 페이지(P4)에 저장된다면 리프 노드(F')를 지정하는 인덱스 노드(C)는 페이지(P1) 대신에 페이지(P4)를 지정하도록 포인터를 수정한 인덱스 노드(C')로 정정되어야 하고, 인덱스 노드(A)는 인덱스 노드(C')를 지정하기 위해서 포인터를 수정한 인덱스 노드(A')로 정정되어야 한다. 여기서, 프라임(') 표시는 리프/인덱스 노드의 키 값/포인터가 정정되었음을 의미한다.
정정된 노드들(F', C', A')은 페이지(P4)에 저장된다. 즉, 하나의 리프 노드(F)에 대한 수정을 위해서 오직 하나의 페이지(P4)에 대한 기입 동작이 수행된다. 그러므로, 리프 노드에 대한 수정 동작에 소요되는 시간이 단축되고 플래시 메모리 사용이 최소화된다. 이와 같은 본 발명의 색인 스킴에 의하면 플래시 메모리에 대한 기입 횟수가 최소화되어서 플래시 메모리의 수명이 연장될 수 있다.
도 4에 도시된 플래시 메모리(h)에서 리프 노드에 대한 검색이 수행될 때 우선 마지막 페이지(P4)에 저장된 인덱스 노드(루트 노드)(A')부터 자식 노드 순으로 검색이 이루어진다. 즉, 인덱스 노드(A')는 인덱스 노드들(B, C')을 지정하고, 인덱스 노드(B)는 리프 노드들(D, E)을 지정하며, 인덱스 노드(C')는 리프 노드(F')를 지정한다. 이와 같은 본 발명의 플래시 메모리를 위한 색인 스킴은 μ-트리의 검색 스킴에 적합하다.
도 5는 본 발명의 바람직한 실시예에 따라서 도 3에 도시된 플래시 메모리에 저장된 μ-트리에 새로운 리프 노드를 삽입하는 스킴을 개념적으로 보여준다.
리프 노드(G)를 삽입하고자 할 때 리프 노드(G)와 관련있는 부모 노드들 즉, 인덱스 노드들(C, A)이 정정되어야한다. 도 5를 참조하면, μ-트리(i)에 삽입된 리프 노드(G) 및 수정된 인덱스 노드들(C', A')이 플래시 메모리(j)의 페이지(P4)에 저장된다. 수정된 인덱스 노드(C')는 리프 노드(F)가 저장된 페이지(P1) 및 리프 노드(G)가 저장된 페이지(P4)를 지정하기 위한 포인터를 포함한다.
이와 같이, 새로운 리프 노드의 삽입 동작 또한 한 번의 쓰기 동작에 의해서 수행될 수 있음을 알 수 있다. 만일 새로운 리프 노드(G)의 삽입 후 인덱스 노드(C')가 곽 차면 인덱스 노드(C')에 대한 분할(split)가 수행되어야 한다. 이는 추후 상세히 설명된다.
도 6은 본 발명의 바람직한 실시예에 따라서 도 3에 도시된 플래시 메모리에 저장된 μ-트리의 리프 노드를 삭제하는 스킴을 개념적으로 보여준다.
도 6을 참조하면, μ-트리(k)에서 리프 노드(E)를 삭제하고자 할 때 리프 노드(E)와 관련있는 부모 노드들 즉, 인덱스 노드들(B, A)이 정정되어야 한다. μ-트리(i)에서 삭제된 리프 노드(E)와 관련있는 수정된 인덱스 노드들(B', A')이 페이지(P4)에 저장된다. 수정된 인덱스 노드(B')는 리프 노드(D)가 저장된 페이지(P3)를 지정하며, 수정된 인덱스 노드(A')는 수정된 인덱스 노드(B') 및 인덱스 노드(C)를 지정한다. 플래시 메모리(l)의 페이지(P5)에는 수정된 인덱스 노드들(A', B')이 저장된다.
도 7은 본 발명의 바람직한 실시예에 따라서 도 6에 도시된 플래시 메모리에 저장된 μ-트리의 리프 노드를 삭제하는 스킴을 개념적으로 보여준다.
μ-트리(m)에서 리프 노드(D)를 삭제하고자 할 때 리프 노드(E)와 관련있는 부모 노드들 즉, 인덱스 노드들(B, A)이 정정되어야 한다. 도 6을 참조하면, μ-트리(m)에서 리프 노드(D)를 삭제하면, 인덱스 노드(B)는 어떠한 리프 노드도 지정하지 않는다. 그러므로, 자식 노드가 없는 인덱스 노드(B)는 삭제되어야 한다. 루트 노드인 인덱스 노드(A)는 인덱스 노드(C)가 저장된 페이지(P5) 만을 지정하게 되므로 인덱스 노드(C)는 루트 노드로 정정될 수 있다. 즉, 인덱스 노드(C)는 루트 노드로 변경되며, 리프 노드들(F, G)이 저장된 페이지들(P1, P4)을 지정한다.
도 6 및 도 7에 도시된 바와 같이, 리프 노드를 삭제하기 위한 동작은 플래시 메모리에 한 번의 쓰기 동작에 의해서 달성될 수 있다. 리프 노드에 대한 삭제 동작에 소요되는 시간이 단축되고 플래시 메모리 사용이 최소화된다. 본 발명의 색인 스킴은 플래시 메모리에 대한 기입 횟수를 최소화시킴으로써 플래시 메모리의 수명을 연장한다.
앞서 설명한 바와 같이 μ-트리의 리프 노드에 대한 수정, 삽입 또는 삭제는 리프 노드부터 루트 노드까지 순차적으로 이루어지고, 수정, 삽입 또는 삭제되는 리프 노드와 관련된 비리프 노드 즉, 인덱스 노드들은 한 페이지에 저장된다. 그러므로, 플래시 메모리의 한 페이지는 리프 노드부터 루트 노드까지 모두 저장 가능하도록 설계되어야 한다.
도 8은 높이(H)의 증가에 따라서 한 페이지에 저장되는 리프/인덱스 노드의 최대 저장 가능 크기의 변화를 보여준다.
도 8을 참조하면, μ-트리의 높이가 증가함에 따라서 한 페이지에 저장되는 리프/인덱스 노드의 최대 저장 가능 크기가 변화한다. 플래시 메모리의 한 페이지의 크기가 4096byte 일 때 높이(H)가 1이면 루트 노드인 인덱스 노드(811)의 크기는 4096byte 전체이다. 높이(H)가 2이면, 루트 노드인 인덱스 노드(821)의 크기는 2048byte이고, 리프 노드(821)의 크기 또한 2048byte이다. 높이(H)가 3으로 증가하면 루트 노드인 인덱스 노드(831) 및 인덱스 노드(832) 각각의 크기는 1024byte이고, 리프 노드(833)의 크기는 2048byte이다. 높이(H)가 4로 증가하면 루트 노드인 인덱스 노드(841), 인덱스 노드(842) 각각의 크기는 512byte이고, 인덱스 노드(843)는 1024byte 그리고 리프 노드(844)의 크기는 2048byte이다.
즉, 높이(H)가 증가함에 따라 리프 노드들(822, 833, 844)의 크기는 2048byte로 유지되나, 높이(H)가 증가할 때마다 루트 노드들(811, 821, 831)의 크기는 1/2씩 감소한다. μ-트리가 플래시 메모리에 저장될 때 μ-트리의 최대 높이는 루트 노드의 데이터 크기 및 플래시 메모리의 한 페이지의 크기에 따라서 결정됨을 알 수 있다.
또한 하나의 트리 내에서의 레벨에 따라서 각 인덱스/리프 노드의 최대 크기가 다르다. 예컨대, 높이(H)가 4일 때 4-레벨인 리프 노드(844)의 최대 크기는 2048 bytes이고, 3-레벨인 인덱스 노드(843)의 최대 크기는 1024bytes, 2-레벨인 인덱스 노드(842)의 최대 크기는 512bytes 그리고 1-레벨인 루트 노드(841)의 최대 크기는 512bytes이다.
도 8에 도시된 예에서 루트 노드와 루트 노드 바로 아래의 인덱스 노드의 크기의 비는 1:1이다. 예컨대, 높이(H)가 2일 때 루트 노드(821)와 리프 노드(822)의 크기 비는 1:1이고, 높이(H)가 3일 때 루트 노드(831)와 인덱스 노드(832)의 크기 비도 1:1이며, 높이(H)가 4일 때 루트 노드(841)와 인덱스 노드(842)의 크기 비도 1:1이다.
이와 같은 페이지 크기에 대한 레이아웃은 다음 수학식 1과 같이 일반화하여 나타낼 수 있다.
수학식 1에서, P는 한 페이지의 크기, H는 트리의 높이, L은 레벨을 나타내며, NL은 한 페이지 내에서 각 L-레벨의 노드가 차지하는 크기를 나타내고, pL은 한 페이지의 크기에 대한 L-레벨의 상대적 크기 비율을 나타낸다. 여기서, L은 1보다 크거나 같고, H보다 작거나 같다. L이 1인 노드는 리프 노드이고, L이 H인 노드는 루트 노드이다. 도 8에 도시된 μ-트리의 pL은 (1/2)L-1이다. pL이 (1/2)L-1로 고정되므로, 트리 높이(H)가 일정하게 유지되는 동안 모든 페이지들의 레이아웃이 동일하게 유지된다.
본 발명에서는 높이(H)가 변화할 때뿐만 아니라 높이가 변화하지 않더라도 페이지에 저장된 엔트리의 개수가 변화하면 페이지 레이아웃을 변경하는 방법을 제공한다. 이와 같이 페이지 레이아웃을 변경시키는 이유는 트리 높이(H)의 증가를 지연 또는 최소화시키기 위해서이다. 트리 높이(H)가 증가하면 참조 및 업데이트는 물론 가비지 콜렉션(gabage collection)에 소요되는 부하가 급격히 증가하기 때문이다.
먼저 페이지에 저장된 엔트리 개수에 대한 최적의 페이지 레이아웃을 결정하기 위한 이론적인 방법이 설명된다.
우선, 트리 높이(H)와 1번째 레벨의 크기 비율(p1) 즉, 리프 노드의 크기 비율이 주어졌을 때 나머지 레벨들의 최적의 크기 비율을 구하는 방법은 다음과 같다. 루트 노드부터 2-레벨 노드까지 각각의 노드에 포함될 수 있는 엔트리의 총 개수(nI)는 수학식 2와 같다.
수학식 2에서 fH는 플래시 메모리의 한 페이지에 저장될 수 있는 엔트리의 최대 개수이다. 한편, μ-트리는 루트 노드에서 리프 노드에 이르는 모든 노드들이 한 페이지에 저장되는데, 이로부터 수학식 3이 성립된다.
수학식 2와 수학식 3 그리고 산술 기하 평균 부등식(AM-GM inequality)을 이용하면 수학식 4와 같이, 어느 한 페이지 내 각 레벨의 노드에 할당된 크기가 동일할 때 nI가 최대가 됨을 알 수 있다.
높이가 H인 트리에 저장된 엔트리의 총 개수(n)는 수학식 5와 같다.
또한 주어진 엔트리의 총 개수(n)를 수용하기 위해서 필요한 최소한의 트리 높이(h)는 수학식 6으로부터 구해질 수 있다.
수학식 6에서 W-1은 K= -1일 때 Lambert W 함수이다.
가비지 콜렉션 횟수는 플래시 메모리에서 트리가 차지하는 페이지의 수뿐만 아니라 트리의 높이에도 영향을 받는다. 그러므로 가비지 콜렉션을 최소화할 수 있는 최적의 페이지 레이아웃 설계가 요구된다. 즉, 트리가 차지하는 페이지의 수와 트리의 높이를 최소화될 때 가비지 콜렉션 횟수가 감소될 수 있다. 그러나, 트리가 차지하는 페이지 수를 최소화하기 위해서는 리프 노드가 차지하는 페이지 내 크기를 최대화해야 하고, 그러기 위해서 중간 노드인 인덱스 노드의 크기가 감소해야하므로 트리의 높이는 높아진다. 그러므로 트리가 차지하는 페이지의 수 및 트리의 높이 간에 적절한 조화가 필요하다.
본 발명에서는 (1) 페이지 내에서 리프 노드가 차지하는 크기 비율(p1)이 0.5보다 큰 경우 리프 노드 내 엔트리들의 수는 최적의 엔트리 수에 비해 2배 이하이고, (2) 트리의 높이가 가비지 콜렉션 비용에 미치는 영향이 훨씬 더 크다는 특징을 이용하여 다음과 같은 세 가지 규칙에 의해 최적의 페이지 레이아웃을 결정한다.
(1) 최소 트리 높이(h)는 p1=0.5일 때 주어진 엔트리 개수 n에 대하여 수학식 6을 만족하는 최소값으로 결정한다.
(2) p1은 주어진 엔트리 개수(n)와 트리의 최소 높이(h)에 대해 수학식 5를 만족해야 한다.
(3) pL(1 < L <= H)은 수학식 4에 의해서 결정된다.
이와 같은 규칙에 의해서 최적의 p1이 구해질 수 있다.
도 9는 페이지 내에서 리프 노드가 차지하는 크기 비율(p1)의 최적값을 보여주는 도면이다.
도 9를 참조하면, 트리 높이(H)가 2이고, 트리 내 엔트리의 수가 증가함에 따라서 리프 노드가 차지하는 크기 비율(p1)이 점점 감소한다. 리프 노드가 차지하는 크기 비율(p1)이 감소하면 루트 노드의 크기 비율은 증가할 것이다. 리프 노드가 차지하는 크기 비율(p1)은 O.5 근방까지 감소하다가 트리 높이(H)가 3으로 증가하면 수학식 4를 만족하는 최소값의 pL이 설정되고 그에 따라서 리프 노드가 차지하는 크기 비율(p1)은 최대가 된다. 이와 같은 방법으로 한 페이지에서 리프 노드부터 루트 노드까지의 크기 즉, 페이지 레이아웃이 결정된다.
그러나 이와 같은 페이지 레이아웃 결정 방법은 트리에 저장되는 엔트리의 총 수(n)가 고정되어 있다는 가정에 기반한 것으로, 플래시 메모리가 실제로 동작하는 환경에서는 엔트리의 수를 예측하는 것이 어렵다. 따라서 본 발명에서는 엔트리의 수가 변화함에 따라서 페이지 레이아웃을 적응적으로(adaptive) 변경할 수 있는 방법을 제안한다. 단 트리 내 모든 페이지들의 레이아웃을 수정하는 것이 아니라 삽입, 삭제, 정정에 의해서 새롭게 기입되는 페이지에 대해서만 레이아웃이 변경됨을 유의해야 한다.
트리의 페이지 레이아웃 변경에 사용되는 파라미터는 α,β,γ이다. 여기서, α와 β 각각은 리프 노드가 차지하는 크기 비율(p1)의 최대값과 최소값이다. 즉, 리프 노드가 차지하는 크기 비율(p1)은 β <= p1 <= α 범위 내에서 변경된다. 페이지 레이아웃이 변경되는 경우는 두 가지이다. 하나는 리프 노드에 엔트리가 삽입되는 경우이고, 다른 하나는 리프 노드에서 엔트리가 삭제되는 경우이다.
도 10a 내지 도 10c는 리프 노드에 새로운 엔트리가 삽입될 때 페이지 레이아웃의 변경을 예시적으로 보여주고 있고, 도 11은 플래시 메모리의 리프 노드에 새로운 엔트리를 삽입하는 동작을 보여주는 플로우차트이다.
도 10a는 루트 노드 및 리프 노드로 구성된 본 발명에 따른 새로운 μ-트리(이하 μ*-트리라 칭한다)의 일 예를 보여주고 있고, 도 10b는 도 10a에 도시된 μ*-트리의 리프 노드(X2)에 새로운 엔트리가 삽입 될 때 페이지 레이아웃의 변경 과정을 개념적으로 보여주는 도면이다.
도 10a, 도 10b 및 도 11을 참조하면, μ*-트리는 루트 노드(X1)와 리프 노드(X2)로 구성된다. 페이지(Pj)에서 리프 노드(X2)가 차지하는 크기 비율(p1)은 0.9이다. 즉, 루트 노드(X1)는 최대 10 개의 엔트리를 저장할 수 있고, 리프 노드(X2)는 최대 90 개의 엔트리를 저장할 수 있다. 도 10b에 도시된 예에서, 리프 노드(X2)는 가득 차 있는 상태이다.
플래시 메모리의 색인 방법을 수행하는 장치는, 리프 노드(X2)에 새로운 엔트리를 삽입하는 명령이 수신될 때(S100), 리프 노드(X2)가 가득차 있는 지를 판별한다. 리프 노드가 가득차 있으면(S101) 리프 노드(X2)에 대한 분할이 필요하다(S102). 리프 노드(X2)는 리프 노드들(X21, X22)로 분할된다. 루트 노드(X1')는 리프 노드들(X21, X22)을 모두 지정해야 한다. 이 때, 루트 노드(X1')가 새로운 리프 노드(X22)를 지정함에 따라서 루트 노드(X1')는 가득차게 된다. 종래의 μ-트리에서는 루트 노드가 가득차면 높이를 증가시켰으나, 본 발명의 μ*-트리는 루트인 인덱스 노드(X1')가 가득차면(S104) 새로운 엔트리가 삽입된 리프 노드(X22)에 여유 공간이 있는 지를 판별한다(S105). 리프 노드(X22)에 여유 공간이 충분하면, 소정 변경 비율(γ)만큼 리프 노드(X22)의 크기를 감소시키고, 인덱스 노드(X1')의 크기를 증가시킨다(S106). 일례로, 페이지(Pj+1)에 저장가능한 최대 엔트리의 수가 100이고, 변경 비율(γ)이 0.05이면 리프 노드(X22)의 크기는 5만큼 감소하고, 루트 노드(X1')의 크기는 C=5만큼 증가한다.
새로운 페이지(Pj+2) 내 루트 노드(X1') 및 리프 노드(X22)의 크기가 변경된 후 루트 노드(X1') 및 리프 노드(X22) 각각의 엔트리들이 플래시 메모리의 페이지(Pj+2)에 저장된다(S107).
만일 리프 노드(X22)의 여유 공간이 충분하지 않으면, 인덱스 노드(X1')는 분할되어야 하고, 이 때 높이(H)는 1만큼 증가한다(S110).
앞서 설명된 바와 같이, 본 발명의 페이지 레이아웃 변경은 엔트리가 수정된 또는 새로운 엔트리가 삽입된 리프 노드를 포함하는 페이지에만 적용된다. 만일 다량의 엔트리가 리프 노드에 한꺼번에 삽입되면, 루프 노드 또는 인덱스 노드의 분할이 빠르게 진행되고, 트리의 높이가 기대치보다 훨씬 빨리 증가할 수 있다. 왜냐하면, 변경된 리프 노드를 포함하는 페이지의 레이아웃만 정정되고 나머지 페이지들의 레이아웃은 그대로 유지되기 때문이다. 그러므로 인덱스 노드의 빈번한 분할이 이루어지면 트리의 높이가 증가하는 것을 지연시키기 위하여 미리 페이지 레이아웃을 조정하는 것이 필요하다.
또한 도 9a 및 도 9b에서는 높이가 2인 μ*-트리를 일 예로 설명하나 모든 높이의 μ*-트리에 본 발명이 적용될 수 있다. μ*-트리의 높이가 3 또는 3보다 큰 경우, 한 페이지에 루트 노드와 리프 노드뿐만 아니라 인덱스 노드도 저장된다. 이 때 리프 노드의 분할이 이루어지는 경우, 인덱스 노드가 가득차서 인덱스 노드에 대한 분할이 발생할 수 있다. 이 때 앞서 설명된 바와 같이, 소정의 변경 비율(γ)만큼 루트 노드, 인덱스 노드 및 리프 노드의 크기가 변경된다.
도 11에 도시된 바와 같이, 리프 노드가 분할될 때마다 리프 노드의 분할 횟수(SP(L))가 카운트된다(S103). 또한 인덱스 노드가 분할될 때마다 인덱스 노드의 분할 횟수(SP(I))가 카운트된다(S111). 단계 S104에서 비록 인덱스 노드가 가득차지 않았더라도, 인덱스 노드의 분할이 빈번하면(S120), 페이지 레이아웃을 변경하기 위해 제어는 단계 S106으로 진행한다. 리프 노드(X22)의 여유 공간이 충분하면 제어는 단계 S106으로 진행하여 소정의 변경 비율(γ)만큼 리프 노드(X22)의 크기를 감소시키고, 루트 노드(X1')의 크기를 증가시킨다(S106). 인덱스 노드의 분할이 빈번한 지의 여부는 수학식 7로 판별될 수 있다.
즉, 인덱스 노드의 분할 횟수(SP(I))와 리프 노드의 분할 횟수(SP(L))의 비가 페이지 내 인덱스 노드의 크기 비율(1-p1)과 리프 노드의 크기 비율(p1)의 비보다 크면 인덱스 노드의 분할이 빈번한 것으로 판별된다.
도 10c는 도 10b에 도시된 엔트리 삽입 동작 이후 변화된 μ*-트리를 보여주는 도면이다. 도 10b에 도시된 엔트리 삽입 동작 후 페이지 레이아웃은 변경되었으나 μ*-트리의 구조는 그대로 임을 알 수 있다.
이와 같은 방법으로 리프 노드에 새로운 엔트리가 삽입되거나 리프 노드의 엔트리가 정정될 때 트리 높이 증가를 최대한 지연시킬 수 있도록 페이지 레이아웃이 설정될 수 있다.
도 12a 내지 도 12c는 리프 노드의 엔트리가 삭제될 때 페이지 레이아웃의 변경을 예시적으로 보여주고 있고, 도 13은 플래시 메모리의 리프 노드 내 엔트리를 삭제하는 동작을 보여주는 플로우차트이다.
도 12a는 높이가 2인 본 발명의 실시예에 따른 μ*-트리의 일 예를 보여주고 있고, 도 12b는 도 12a에 도시된 μ*-트리의 리프 노드 내 엔트리가 삭제될 때 페이지 레이아웃의 변경 과정을 개념적으로 보여주는 도면이다.
도 12a, 도 12b 및 도 13을 참조하면, μ*-트리는 루트 노드(Y1)와 리프 노드들(Y2, Y3)로 구성된다. 페이지들(Pk, Pk+1) 각각에서 리프 노드들(Y2, Y3)가 차지하는 크기 비율(p1)은 0.85이다. 즉, 루트 노드(Y1)는 최대 15 개의 엔트리를 저장할 수 있고, 리프 노드들(Y2, Y3)은 최대 85 개의 엔트리를 저장할 수 있다. 도 12b에 도시된 예에서, 리프 노드(Y3)는 1개의 엔트리만을 저장하고 있는 상태이다.
도 12b 및 13을 참조하면, 플래시 메모리의 색인 방법을 수행하는 장치는 리프 노드(Y3) 내 엔트리 삭제 명령을 수신한다(S200). 리프 노드(Y3) 내에는 1개의 엔트리만 저장되어 있었고, 그 엔트리가 삭제되면 리프 노드(Y3) 전체가 삭제된다. 이와 같이 엔트리 삭제에 의해서 리프 노드(Y3)가 비게(empty) 되면(S201) 리프 노드(Y3)는 삭제된다(S202). 리프 노드(Y3)가 삭제됨에 따라서 수정된 루트 노드(Y1') 내 엔트리 수도 8개에서 7개로 감소한다.
루트 노드의 사용율이 소정의 비율(예를 들면 50%)보다 작으면(S203), 루트 노드 및 리프 노드의 크기는 소정의 비율(γ)만큼 변경된다(S204). 루트 노드(Y1)는 8 개의 엔트리들을 포함하고 있었으나 수정된 루트 노드(Y1')는 7 개만을 포함한다. 수정된 루트 노드(Y1')는 전체 15 개의 엔트리들을 저장할 수 있으므로, 50% 미만만 사용되고 있다. 따라서 수정된 루트 노드(Y1')의 크기는 소정의 비율(c)만큼 감소되고, 리프 노드(Y2)의 크기는 소정의 비율(γ)만큼 증가된다. 크기가 변경된 루트 노드(Y1') 및 리프 노드(Y2)는 새로운 페이지(Pk+2)에 저장된다(S205). 리프 노드(Y2)의 크기가 증가함에 따라서 트리의 높이 증가가 최대한 억제될 수 있다. 이 실시예에서, 한 페이지에 저장될 수 있는 엔트리의 수는 100개이고, 크기 변경 비율(γ)이 0.05이면, 수정된 루트 노드(Y1')의 크기는 5만큼 감소된 10이 되고, 리프 노드(Y2)의 크기는 5만큼 증가된 90이 된다.
도 12c는 도 12b에 도시된 엔트리 삭제 동작 이후 변화된 μ*-트리를 보여주는 도면이다. 도 10b에 도시된 엔트리 삭제 동작 후 μ*-트리의 구조는 높이가 2이고, 루트 노드(Y1)와 리프 노드(Y2)를 포함하는 구조로 변경되었다.
엔트리 제거 동작시 페이지 레이아웃의 변경은 루트 노드의 활용율만을 근거로 한다. 이는 잦은 페이지 레이아웃 변경에 의한 오버헤드를 최소화하기 위함이다.
앞서 설명된 엔트리 삽입 및 삭제에 따른 페이지 레이아웃 변경 알고리즘을 의사 코드로 기술하면 다음과 같다.
1: R ← get the root not
2: C ← get the current layout of μ*-Tree
3. H ← get the current height of μ*-Tree
4. if
and C.p1 -α≥β then
5. C.p1 ← C.p1 - δ
6. C.pi ← (1-C.p1 )/(H-1), for all i≥2
7. else if R.entry <
8. C.p1 ← C.p1 +δ
9. C.pi ← (1-C.p1 )/(H-1), for all i≥2
10. end if
본 발명의 μ*-트리는 리프 노드, 인덱스 노드 및 루트 노드를 플래시 메모리의 한 페이지에 저장함으로써 엔트리의 삽입 및 삭제에 따른 쓰기 동작 횟수를 현저히 감소시킨다. 특히, 엔트리의 삽입 또는 삭제 동작시 리프 노드 및 인덱스(루트) 노드 내 엔트리의 수에 따라서 페이지 레이아웃을 변경함으로써 플래시 메모리의 쓰기 동작 횟수를 더욱 최소화할 수 있다.
도 14는 B-트리, μ-트리 및 본 발명에 따른 μ*-트리의 벤치마크 결과를 예시적으로 보여주는 도면이다.
도 14를 참조하면, 여러가지 동작 환경들(kernel, postmark, tpcc, financial, general, web)에서 B-트리 및 μ-트리에 비해 본 발명에 따른 μ*-트리의 기입, 삭제 동작의 속도가 향상됨을 알 수 있다.
도 15는 본 발명에 따른 μ*-트리에서 페이지 내 리프 노드가 차지하는 크기 비율(p1)의 변화를 보여주는 도면이다.
도 15를 참조하면,μ*-트리의 페이지 레이아웃 변경 방법에 따른 특정 페이지 내 리프 노드가 차지하는 크기 비율(p1)의 변화는 도 9에 도시되었던 이론적인 최적값과 거의 유사함을 알 수 있다.
도 16은 본 발명의 바람직한 실시예에 따른 색인 스킴을 채용한 전자 장치의 구성을 보여주는 도면이다.
도 16을 참조하면, 전자 장치(1600)는 시스템 버스(1601)와 연결된 프로세서(1610), 디스플레이(1620), 키패드(1630), 플래시 메모리(1640), ROM(read only memory, 1650) 그리고 RAM(random access memory, 1660)를 포함한다. 이와 같은 구성을 갖는 전자 장치(1600)는 파일 시스템을 플래시 메모리(1640)에 저장한다. 여기서, 플래시 메모리(1640)는 μ*-트리 구조에 기반한 본 발명의 색인 스킴을 채용한다. 전자 장치(1600)는 디지털 음악 재생기, 디지털 카메라, 핸드폰, 퍼스널 컴퓨터, PMP(portable multimedia player), 플레이스테이션 등과 같은 기기이다.
프로세서(1610)는 앞서 설명한 색인 스킴에 따라서 플래시 메모리(1640)의 한 페이지에 μ*-트리의 리프 노드 및 리프 노드와 관련있는 인덱스 노드들을 저장하고, 리프/인덱스 노드에 대한 정정, 삽입, 또는 삭제를 수행할 수 있다. 또한 리프 노드 및 인덱스 노드 각각에 저장된 엔트리들의 수에 근거하여 정정, 삽입, 또는 삭제 동작시 페이지 레이아웃을 변경할 수 있다.
도 17은 본 발명의 바람직한 실시예에 따른 색인 스킴을 채용한 메모리 시스템을 보여준다.
도 17을 참조하면, 호스트 (1710)에 메모리 장치(1720)가 연결된다. 메모리 장치(1720)는 메모리 컨트롤러(1722) 및 플래시 메모리(1724)를 포함한다. 메모리 컨트롤러(1722)는 호스트(1710)와 플리 메모리(1724) 사이의 인터페이스를 제공한다. 메모리 컨트롤러(1722)와 플래시 메모리(1724)는 원-칩으로 구성되어서 컴팩트 플레쉬(Compact Flash), 스마트 미디어(Smart Media), 메모리 스틱(Memory Stick), SD 카드(Secure Digital Card), 듀얼미디어 카드(MultiMedia Card) 등으로 구현될 수 있다. 이와 같은 메모리 시스템에서 호스트(1710)는 본 발명의 색인 스킴에 따라서 플래시 메모리(1724)를 액세스할 수 있다.
특히, 메모리 컨트롤러(1722)는 호스트(1710)로부터의 명령에 응답해서 리프 노드의 엔트리 및 리프 노드를 지정하는 인덱스 노드의 엔트리를 플래시 메모리(1724) 내 동일한 페이지에 저장하고, 리프 노드 및 인덱스 노드 각각의 엔트리들의 수에 근거하여 페이지 레이아웃을 변경하는 동작을 수행한다.
도 18은 본 발명의 바람직한 실시예에 따른 색인 스킴을 채용한 또다른 전자 장치를 보여준다.
도 18을 참조하면, 전자 장치(1800)는 도 16에 도시된 전자 장치(1600)의 플래시 메모리(1640) 대신 SSD(Solid State Disk, 1840)를 포함한다. 전자 장치(1800)의 다른 구성 및 동작은 도 16에 도시된 전자 장치(1600)와 유사하다.
프로세서(1810)는 앞서 설명한 색인 스킴에 따라서 SSD(1840)의 한 페이지에 μ-트리의 리프 노드 및 리프 노드와 관련있는 인덱스 노드들을 저장하고, 리프/인덱스 노드에 대한 정정, 삽입, 또는 삭제를 수행할 수 있다. 또한 리프 노드 및 인덱스 노드 각각에 저장된 엔트리들의 수에 근거하여 정정, 삽입, 또는 삭제 동작시 페이지 레이아웃을 변경할 수 있다.
예시적인 바람직한 실시예를 이용하여 본 발명을 설명하였지만, 본 발명의 범위는 개시된 실시예에 한정되지 않는다는 것이 잘 이해될 것이다. 따라서, 청구범위는 그러한 변형 예들 및 그 유사한 구성들 모두를 포함하는 것으로 가능한 폭넓게 해석되어야 한다.
1600: 전자 장치 1601: 시스템 버스
1610: 프로세서 1620: 디스플레이
1630: 키패드 1640: 플래시 메모리
1650: ROM 1660: RAM
1710: 호스트 1720: 메모리 장치
1722: 메모리 컨트롤러 1724: 플래시 메모리
1800: 전자 장치 1840: SSD
1610: 프로세서 1620: 디스플레이
1630: 키패드 1640: 플래시 메모리
1650: ROM 1660: RAM
1710: 호스트 1720: 메모리 장치
1722: 메모리 컨트롤러 1724: 플래시 메모리
1800: 전자 장치 1840: SSD
Claims (10)
- 복수의 페이지들을 포함하는 플래시 메모리를 액세스하는 프로세의 색인 방법에 있어서:
상기 색인 방법은 상기 플래시 메모리의 트리 구조에 기반되고,
상기 트리 구조는 리프 노드 및 인덱스 노드를 포함하며,
상기 리프 노드에 대한 정정 명령을 수신하는 단계; 그리고
상기 리프 노드 내 엔트리 및 상기 리프 노드를 지정하는 상기 인덱스 노드 내 엔트리를 동일한 페이지에 저장하는 단계를 포함하되;
상기 저장 단계는,
상기 페이지에 저장되는 상기 리프 노드 내 엔트리들의 수 및 상기 인덱스 노드 내 엔트리들의 수에 근거하여 상기 페이지에서 상기 리프 노드 내 엔트리 및 상기 인덱스 노드 내 엔트리가 각각 저장될 수 있는 최대 개수를 변경하는 것을 특징으로 하는 색인 방법. - 제 1 항에 있어서,
상기 플래시 메모리는 상기 페이지 단위로 독출 또는 기입되는 것을 특징으로 하는 색인 방법. - 제 2 항에 있어서,
상기 인덱스 노드는 적어도 하나의 리프 노드를 지정하는 것을 특징으로 하는 색인 방법. - 제 3 항에 있어서,
상기 페이지에 복수의 인덱스 노드들이 포함될 때 상기 인덱스 노드들 중 최상위 노드는 루트 노드인 것을 특징으로 하는 색인 방법. - 제 4 항에 있어서,
상기 저장 단계는,
상기 정정 명령이 상기 리프 노드에 새로운 엔트리를 삽입하는 명령일 때,
상기 리프 노드가 가득 찼는 지를 판별하는 단계와;
상기 리프 노드가 가득 찼을 때, 상기 리프 노드를 제1 및 제2 리프 노드들로 분할하는 단계; 그리고
상기 분할된 상기 제1 및 제2 리프 노드들 중 어느 하나에 상기 새로운 엔트리를 삽입하는 단계를 더 포함하는 것을 특징으로 하는 색인 방법. - 제 5 항에 있어서,
상기 저장 단계는,
상기 리프 노드가 상기 제1 및 제2 리프 노드들로 분할될 때 상기 인덱스 노드가 가득 차는 지를 판별하는 단계와;
상기 인덱스 노드가 가득 찰 때 상기 리프 노드에 상기 새로운 엔트리를 저장할 여유 공간이 있는 지를 판별하는 단계; 그리고
상기 리프 노드에 여유 공간이 있을 때 소정의 변경 비율로 상기 페이지에서 상기 리프 노드 내 엔트리 및 상기 인덱스 노드 내 엔트리가 각각 저장될 수 있는 최대 개수를 변경하는 단계를 더 포함하는 것을 특징으로 하는 색인 방법. - 제 6 항에 있어서,
상기 저장 단계는,
상기 인덱스 노드가 가득찼고, 상기 리프 노드에 상기 새로운 엔트리를 저장할 여유 공간이 없을 때 상기 인덱스 노드를 분할하는 단계 그리고
상기 인덱스 노드의 분할 횟수를 카운트하는 단계를 더 포함하는 것을 특징으로 하는 색인 방법. - 제 7 항에 있어서,
상기 저장 단계는,
상기 리프 노드가 분할될 때, 상기 리프 노드의 분할 횟수를 카운트하는 단계와;
상기 인덱스 노드가 가득차지 않았을 때, 상기 인덱스 노드의 분할 횟수와 상기 리프 노드의 분할 횟수의 비가 소정값보다 큰지 비교하는 단계와;
상기 인덱스 노드의 분할 횟수와 상기 리프 노드의 분할 횟수의 비가 소정값보다 크지 않을 때, 상기 리프 노드에 상기 새로운 엔트리를 저장할 여유 공간이 있는 지를 판별하는 단계; 그리고
상기 리프 노드에 여유 공간이 있을 때 상기 인덱스 노드 내 엔트리가 저장될 수 있는 최대 개수가 증가하도록 상기 페이지에서 상기 리프 노드 내 엔트리 및 상기 인덱스 노드 내 엔트리가 각각 저장될 수 있는 최대 개수를 변경하는 단계를 더 포함하는 것을 특징으로 하는 색인 방법. - 제 8 항에 있어서,
상기 인덱스 노드의 분할 횟수와 상기 리프 노드의 분할 횟수를 비교하는 단계는,
(상기 인덱스 노드의 분할 횟수)/(상기 리프 노드의 분할 횟수)가 (1-리프 노드의 크기 비율)/(리프 노드의 크기 비율)보다 큰 지를 비교하는 단계를 포함하는 것을 특징으로 하는 색인 방법. - 제 4 항에 있어서,
상기 저장 단계는,
상기 정정 명령이 상기 리프 노드에 포함된 엔트리를 삭제하는 명령일 때,
상기 엔트리의 삭제에 의해서 상기 리프 노드가 비는 지를 판별하는 단계와;
상기 리프 노드가 비게 될 때 상기 리프 노드를 삭제하는 단계와;
상기 루트 노드의 사용률이 기준값 미만인 지를 판별하는 단계; 그리고
상기 루트 노드의 사용률이 상기 기준값 미만일 때 상기 리프 노드 내 엔트리가 저장될 수 있는 최대 개수가 증가하도록 상기 페이지에서 상기 리프 노드 내 엔트리 및 상기 루트 노드 내 엔트리가 각각 저장될 수 있는 최대 개수를 변경하는 단계를 더 포함하는 것을 특징으로 하는 색인 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100100464A KR101699779B1 (ko) | 2010-10-14 | 2010-10-14 | 플래시 메모리의 색인 방법 |
| US13/273,501 US8799558B2 (en) | 2010-10-14 | 2011-10-14 | Indexing method for flash memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100100464A KR101699779B1 (ko) | 2010-10-14 | 2010-10-14 | 플래시 메모리의 색인 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120038809A KR20120038809A (ko) | 2012-04-24 |
| KR101699779B1 true KR101699779B1 (ko) | 2017-01-26 |
Family
ID=45935117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100100464A KR101699779B1 (ko) | 2010-10-14 | 2010-10-14 | 플래시 메모리의 색인 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8799558B2 (ko) |
| KR (1) | KR101699779B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11954041B2 (en) | 2020-09-18 | 2024-04-09 | SK Hynix Inc. | Controller including map cache and memory system including controller |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104426770A (zh) * | 2013-09-09 | 2015-03-18 | 中兴通讯股份有限公司 | 路由查找方法及装置、B-Tree树结构的构建方法 |
| US20160357673A1 (en) * | 2014-04-03 | 2016-12-08 | Agency For Science, Technology And Research | Method of maintaining data consistency |
| US9645739B2 (en) * | 2014-09-26 | 2017-05-09 | Intel Corporation | Host-managed non-volatile memory |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060161723A1 (en) * | 2005-01-14 | 2006-07-20 | Stmicroelectronics S.R.I. | Controlling operation of flash memories |
| WO2009067476A2 (en) * | 2007-11-21 | 2009-05-28 | Violin Memory, Inc. | Method and system for storage of data in non-volatile media |
| US20100223421A1 (en) * | 2009-02-27 | 2010-09-02 | Samsung Electronics Co., Ltd. | User device including flash memory storing index and index accessing method thereof |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5924088A (en) * | 1997-02-28 | 1999-07-13 | Oracle Corporation | Index selection for an index access path |
| US7383276B2 (en) * | 2004-01-30 | 2008-06-03 | Microsoft Corporation | Concurrency control for B-trees with node deletion |
| EP1918822A1 (fr) * | 2006-10-31 | 2008-05-07 | Axalto SA | Système et procédé d'indexation de mémoire |
| KR100878142B1 (ko) | 2006-12-19 | 2009-01-13 | 연세대학교 산학협력단 | 플래시 메모리 상에서의 효율적인 동작을 위한 수정된ｂ-트리 인덱스 구성 방법 |
| US7870122B2 (en) | 2007-04-23 | 2011-01-11 | Microsoft Corporation | Self-tuning index for flash-based databases |
| KR100922389B1 (ko) * | 2007-07-04 | 2009-10-19 | 삼성전자주식회사 | 플래시 메모리를 위한 색인 스킴 |
| US8676855B2 (en) * | 2009-05-01 | 2014-03-18 | Brother Kogyo Kabushiki Kaisha | Distributed storage system, management apparatus, node apparatus, recording medium on which node program is recorded, page information acquisition method, recording medium on which page information sending program is recorded, and page information sending method |
| US8346813B2 (en) * | 2010-01-20 | 2013-01-01 | Oracle International Corporation | Using node identifiers in materialized XML views and indexes to directly navigate to and within XML fragments |
-
2010
- 2010-10-14 KR KR1020100100464A patent/KR101699779B1/ko active IP Right Grant
-
2011
- 2011-10-14 US US13/273,501 patent/US8799558B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060161723A1 (en) * | 2005-01-14 | 2006-07-20 | Stmicroelectronics S.R.I. | Controlling operation of flash memories |
| WO2009067476A2 (en) * | 2007-11-21 | 2009-05-28 | Violin Memory, Inc. | Method and system for storage of data in non-volatile media |
| US20100223421A1 (en) * | 2009-02-27 | 2010-09-02 | Samsung Electronics Co., Ltd. | User device including flash memory storing index and index accessing method thereof |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11954041B2 (en) | 2020-09-18 | 2024-04-09 | SK Hynix Inc. | Controller including map cache and memory system including controller |
Also Published As
| Publication number | Publication date |
|---|---|
| US8799558B2 (en) | 2014-08-05 |
| KR20120038809A (ko) | 2012-04-24 |
| US20120096216A1 (en) | 2012-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100922389B1 (ko) | 플래시 메모리를 위한 색인 스킴 | |
| US7788441B2 (en) | Method for initializing and operating flash memory file system and computer-readable medium storing related program | |
| CN109496300B (zh) | 一种存储介质垃圾回收方法、存储介质和程序产品 | |
| US8949507B2 (en) | Method for performing block management, and associated memory device and controller thereof | |
| CN101526923B (zh) | 一种数据处理方法、装置和闪存存储系统 | |
| US8321624B2 (en) | Memory device and management method of memory device | |
| WO2020076580A1 (en) | Key-value store tree data block spill with compaction | |
| CN108897492B (zh) | 一种数据写入方法和装置 | |
| EP3518112A1 (en) | Memory device and host device | |
| US8140737B2 (en) | Method for enhancing life cycle of memory | |
| KR101510120B1 (ko) | 메모리 장치 및 메모리 장치의 관리 방법 | |
| US11204697B2 (en) | Wear leveling in solid state devices | |
| CN108027764B (zh) | 可转换的叶的存储器映射 | |
| JP2010079486A (ja) | 半導体記録装置 | |
| KR20090079197A (ko) | 비휘발성 메모리 및 클래스 기반의 업데이트 블록 대체 규칙을 위한 방법 | |
| KR101699779B1 (ko) | 플래시 메모리의 색인 방법 | |
| CN111966281B (zh) | 数据储存装置与数据处理方法 | |
| US20100125697A1 (en) | Computing device having storage, apparatus and method of managing storage, and file system recorded recording medium | |
| Ross | Modeling the performance of algorithms on flash memory devices | |
| Lee et al. | An efficient buffer management scheme for implementing a B-tree on NAND flash memory | |
| EP2381354A2 (en) | Data recording device | |
| KR101501717B1 (ko) | 메모리 장치 및 메모리 장치의 관리 방법 | |
| KR20110070656A (ko) | 플래시 메모리의 데이터 처리 방법 및 장치 | |
| KR100878142B1 (ko) | 플래시 메모리 상에서의 효율적인 동작을 위한 수정된ｂ-트리 인덱스 구성 방법 | |
| JP2011022963A (ja) | 情報処理装置および情報処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |