KR101697213B1

KR101697213B1 - 디지털 회로의 방사선 내성평가 시스템 및 방사선 내성평가 방법

Info

Publication number: KR101697213B1
Application number: KR1020150118985A
Authority: KR
Inventors: 김종태; 박종강; 김명하; 안준길
Original assignee: 성균관대학교산학협력단
Priority date: 2014-09-02
Filing date: 2015-08-24
Publication date: 2017-01-17
Also published as: KR20160027912A

Abstract

본 발명은 디지털 회로의 방사선 내성평가 시스템에 관한 것으로 복수의 논리회로와 상기 복수의 논리회로에 대응하여 배치된 복수의 스캔 플립플롭을 포함하는 검사 대상회로; 소정 시간 방사선을 발생시켜 상기 검사 대상회로에 조사하는 방사선 발생기; 상기 검사 대상회로 및 상기 방사선 발생기와 연결되어, 상기 검사 대상회로에 방사선을 조사하는 제어신호를 생성하여 상기 방사선 발생기로 전달하고, 상기 검사 대상회로의 입출력을 제어하는 제어부를 포함할 수 있다.

Description

디지털 회로의 방사선 내성평가 시스템 및 방사선 내성평가 방법{Methods and appratus for soft error immunity test in digital integrated circuits}

본 발명은 디지털 집적회로의 방사선 내성을 평가하기 위한 방법에 관한 것으로, 특히 회로의 고장 검출을 위해 흔히 내장하고 있는 스캔 플립플롭(scan flip-flop) 및 스캔 체인(scan chain)을 그대로 활용하여, 방사선에 취약한 논리회로와 순차회로를 판별할 수 있는 기술에 관한 것이다.

소프트 오류에 대한 일반적인 연구는 SRAM, DRAM 등의 주로 메모리 소자를 중심으로 이루어져 왔다. 비메모리 반도체는 일반적으로 메모리 셀에 비해 방사선에 강인한 플립플롭 혹은 래치와 같은 저장 소자를 이용하여 상태 정보를 저장할 수 있다. 과거에는 논리회로에서 발생된 노이즈 전압 (SET: single event transient)이 다른 논리 게이트로 전달되어 플립플롭이나 래치와 같은 저장 소자에 오류를 일으키기 위한 유효 시간이 충분치 않았으며, 소자 자체의 입출력 커패시턴스가 커서 방사선에 의해 발생된 과도 전하 자체가 미치는 영향이 크지 않았다. 하지만 나노급 반도체 공정이 점차 사용됨에 따라 논리 게이트의 속도가 비약적으로 향상되고 회로의 동작전압과 노드 커패시턴스가 낮아지면서, 작은 전하량만으로 시스템의 상태 비트를 변화시킬 가능성이 매우 높아졌다. 2011 ITRS 보고서에 의하면 65nm급 이하의 공정에서는 임베디드 메모리 뿐 아니라 논리회로 및 순차회로에서도 SEU에 의한 오류로 회로의 신뢰성에 큰 영향을 줄 수 있게 되었다. Single Event Effect (SEE)에 의해 발생하는 오류펄스는 나노 공정에서 수 백 pico 초(ps)동안 발생할 수 있다. 이에 반해, 45nm 선폭의 반도체공정에 사용되는 NAND나 NOR와 같은 논리 소자의 지연시간이 100 ps 이하 단위이므로, 공정 선폭이 더욱 작아지고 집적도가 높아짐에 따라 이와 같은 과도 전압이 플립플롭이나 메모리 소자에 전파되어 소프트 에러로 나타날 가능성이 점차 높아지고 있다. 과거와 달리 지상에서 사용하는 개인용 컴퓨터, PDA, 스마트폰과 같은 일반적인 상용 전자기기들도 소프트 에러에 취약하게 되었으며, 공정 기술과 반도체부품 시장이 발전할수록 이러한 현상이 보다 심화될 것으로 예측된다. 향후 공장 자동화장치, 대형 서버시스템, 차량제어용 전장부품과 같이 고신뢰성이 요구되는 전자산업분야 뿐만 아니라, 상용 반도체 부품의 방사선 내성 평가와 이에 대응하기 위한 신뢰성 향상 설계기술이 보다 중요하게 되었다.

본 발명은 상기한 문제를 해결하기 위한 것으로, 추가적인 하드웨어를 구비하지 않고도 디지털 집적 회로의 방사선 영향성 및 소프트 에러에 대한 내성을 검사하는 장점이 있다.

본 발명의 일 실시예에 따른 디지털 회로의 방사선 내성평가 시스템은 복수의 논리회로와 상기 복수의 논리회로에 대응하여 배치된 복수의 스캔 플립플롭을 포함하는 검사 대상회로; 소정 시간 방사선을 발생시켜 상기 검사 대상회로에 조사하는 방사선 발생기; 상기 검사 대상회로 및 상기 방사선 발생기와 연결되어, 상기 검사 대상회로에 방사선을 조사하는 제어신호를 생성하여 상기 방사선 발생기로 전달하고, 상기 검사 대상회로의 입출력을 제어하는 제어부를 포함할 수 있다.

또한, 상기 스캔 플립플롭은 멀티플렉서와 D형 플립플롭이 구비된 다중화된 스캔 플립플롭일 수 있다.

또한, 상기 제어부는 상기 검사 대상회로의 입출력을 제어하여, 상기 검사 대상회로의 각 스캔 플립플롭의 임계 전하량에 의해 결정되는 정적 소프트 에러율- 상기 정적 소프트 에러율은 전체 스캔 플립플롭의 정적 소프트 에러율 또는 각 스캔 플립플롭의 정적 소프트 에러율을 포함함-, 상기 스캔 플립플롭의 동적 동작에 의해 결정되는 동적 소프트 에러율, 상기 논리회로의 논리적 전달 특성에 대한 전기적 소프트 에러 발생 및 전달 특성에 의해 결정되는 논리회로의 소프트 에러율 중 적어도 하나를 계산할 수 있다.

또한, 상기 제어부는 상기 검사 대상회로에 스캔 시프트 모드 동작 신호와 테스트용 입력 비트를 전달하여, 상기 복수의 스캔 플립플롭을 스캔 시프트 모드로 동작시켜 상기 복수의 스캔 플립플롭에 상기 테스트용 입력 비트를 저장시키고,이후, 제1 방사선 발생신호를 상기 방사선 발생기로 전달하여 방사선을 상기 검사 대상회로에 제1 시간 동안 조사시키고, 상기 제1 시간 이후에, 상기 검사 대상회로에 스캔 시프트 모드 동작 신호를 전달하여 상기 복수의 스캔 플립플롭을 스캔 시프트 모드로 동작시켜, 상기 복수의 스캔 플립플롭에 저장된 제1 출력 비트를 전달받을 수 있다.

또한, 상기 제어부는상기 테스트용 입력 비트와 상기 제1 출력 비트를 기반으로 상기 스캔 플립플롭의 정적 소프트 에러율을 계산할 수 있다.

또한, 상기 제어부는 식 SER_static _{_ff}=에러가 감지된 스캔 플립플롭의 전체 개수/(방사선 조사 시간(초)*방사선 선속)*(방사선 조사시간*전체 스캔 플립플롭의 개수)에 의해 상기 스캔 플립플롭의 정적 소프트 에러율을 계산할 수 있다.

또한, 상기 제어부는 궤환루프(feedback loop) 생성 신호와 테스트용 입력 비트를 생성하여 상기 검사 대상회로에 전달하여, 상기 복수의 스캔 플립플롭의 입출력이 궤환루프가 되도록 구성하고,제2 방사선 발생신호를 생성하여 상기 방사선 발생기에 전달하여, 상기 검사 대상회로에 제2 시간 동안 방사선을 조사하고, 상기 검사 대상회로에 스캔 시프트 모드 동작 신호를 전달하여, 상기 검사 대상회로가 상기 방사선이 조사되는 제2 시간 동안 스캔 시프트 모드로 상기 입출력이 궤환루프인 스캔 체인 회로를 동작시키고, 상기 제2 시간 경과 후 궤환루프 제거 신호를 생성하여 상기 검사 대상회로에 전달하여 상기 궤환루프를 끊고, 상기 복수의 스캔 플립플롭을 스캔 시프트 모드로 동작시켜, 상기 복수의 스캔 플립플롭에 저장된 제2 출력 비트- 상기 제2 출력 비트는 상기 방사선 조사 후의 상기 각각의 스캔 플립플롭에 저장된 출력 비트임-를 전달받을 수 있다.

또한, 상기 제어부는 상기 테스트용 입력 비트와 상기 제2 출력 비트를 기반으로 상기 스캔 플립플롭의 동적 소프트 에러율을 계산할 수 있다.

또한, 상기 제어부는 하기의 식 SER_dynamic _{_ff}=에러가 감지된 스캔 플립플롭의 전체 개수/(방사선 조사 시간(초)*방사선 선속)*(방사선 조사시간*전체 스캔 플립플롭의 개수)에 의해 상기 스캔 플립플롭의 동적 소프트 에러율을 계산할 수 있다.

또한, 상기 제어부는 상기 검사 대상회로에 스캔 시프트 모드 동작 신호와 테스트용 입력 비트를 전달하여, 상기 복수의 스캔 플립플롭을 스캔 시프트 모드로 동작시켜 각각의 스캔 플립플롭에 상기 테스트용 입력 비트를 저장시키고, 이후, 제3 방사선 발생신호를 상기 방사선 발생기로 전달하여 방사선을 상기 검사 대상회로에 제3 시간 동안 조사하고, 1 클럭(clock) 신호와 캡처모드 동작 신호를 생성하여 상기 검사 대상회로에 전달하여, 상기 방사선이 조사되는 제3 시간 동안 상기 복수의 스캔 플립플롭을 캡쳐 모드로 전환시켜, 상기 논리회로의 출력 비트를 상기 복수의 스캔 플립플롭에 저장하고, 상기 제3 시간 이후에, 상기 검사 대상회로에 스캔 시프트 모드 동작 신호를 전달하여 상기 복수의 스캔 플립플롭을 스캔 시프트 모드로 동작시켜, 제3 출력 비트- 상기 제3 출력 비트는 상기 1 클럭 동안에 상기 각각의 스캔 플립플롭에 저장된 상기 논리회로의 출력 비트임-를 전달받을 수 있다.

또한, 상기 제어부는 상기 테스트용 입력 비트와 상기 제3 출력 비트를 기반으로 상기 1 클럭 동안의 상기 논리회로의 소프트 에러율을 계산할 수 있다.

또한, 상기 제어부는 식 SER_{1time_comb}=에러가 발생된 스캔 플립플롭의 수/(1클럭 시간(초)*방사선의 선속)*(방사선 조사시간*전체 스캔 플립플롭의 개수)에 의해 상기 1 클럭 동안의 상기 논리회로의 소프트 에러율을 계산할 수 있다.

본 발명의 일 실시예에 따른 디지털 회로의 방사선 내성평가 방법은 복수의 논리회로와 상기 복수의 논리회로에 대응하여 배치된 복수의 스캔 플립플롭을 포함하는 검사 대상회로의 소프트 에러율을 구하는 단계를 포함하며, 상기 소프트 에러율을 구하는 단계는 상기 검사 대상회로의 스캔 플립플롭의 임계 전하량에 의해 결정되는 상기 스캔 플립플롭의 정적 소프트 에러율을 구하는 단계; 상기 정적 소프트 에러율을 구하는 단계 이후에, 상기 스캔 플립플롭의 동적 동작에 의해 결정되는 상기 스캔 플립플롭의 동적 소프트 에러율을 구하는 단계; 상기 동적 소프트 에러율을 구하는 단계 이후에, 상기 논리회로의 논리적 전달 특성에 대한 전기적 소프트 에러 발생 및 전달 특성에 의해 결정되는 논리회로의 소프트 에러율을 구하는 단계를 포함할 수 있다.

또한, 상기 스캔 플립플롭의 정적 소프트 에러율을 구하는 단계는

(a-1) 상기 복수의 스캔 플립플롭에 테스트용 비트를 저장하는 단계;

(a-2) 제1 시간 동안 상기 검사 대상회로에 방사선을 조사하는 단계; 및

(a-3) 상기 제1 시간 이후에 복수의 스캔 플립플롭에 저장된 제1 출력 비트를 제공받는 단계를 포함할 수 있다.

또한, (a-4) 상기 제1 출력 비트와 상기 테스트용 비트를 기반으로 상기 스캔 플립플롭의 정적 소프트 에러율을 계산하는 단계를 더 포함할 수 있다.

또한, 상기 스캔 플립플롭의 정적 소프트 에러율은 식 SER_{static_ff}=에러가 감지된 스캔 플립플롭의 전체 개수/(방사선 조사 시간(초)*방사선 선속)*(방사선 조사시간*전체 스캔 플립플롭의 개수) 에 의할 수 있다.

또한, 상기 스캔 플립플롭의 동적 소프트 에러율을 구하는 단계는

(b-1) 상기 복수의 스캔 플립플롭의 입출력이 궤환루프(feedback loop)-상기 궤환루프는 제1 스캔 플립플롭에 테스트용 비트가 입력되고, N-1 스캔 플립플롭의 출력이 N 번째 스캔 플립플롭의 입력이 되고, 마지막 스캔 플립플롭의 출력이 상기 제1 스캔 플립플롭의 입력이 되도록 스캔 체인을 구성하는 단계;

(b-2) 제2시간 동안 상기 검사 대상회로에 방사선을 조사하고, 상기 방사선이 조사되는 제2 시간 동안 상기 스켄 체인을 동작시키는 단계;

(b-3) 상기 제2 시간 경과 후, 상기 궤환루프를 끊고, 상기 복수의 스캔 플립플롭에 저장된 제2 출력 비트를 제공받는 단계를 포함할 수 있다.

또한, 상기 스캔 플립플롭의 동적 소프트 에러율은

(b-4) 상기 제2 출력 비트와 상기 테스트용 비트를 기반으로 상기 스캔 플립플롭의 정적 소프트 에러율을 계산하는 단계를 더 포함할 수 있다.

또한, 상기 스캔 플립플롭의 동적 소프트 에러율은

식 SER_dynamic _{_ff}=에러가 감지된 스캔 플립플롭의 전체 개수/(방사선 조사 시간(초)*방사선 선속)*(방사선 조사시간*전체 스캔 플립플롭의 개수)

에 의해 계산될 수 있다.

또한, 상기 논리회로의 소프트 에러율을 구하는 단계는

(c-1) 상기 복수의 스캔 플립플롭에 테스트용 비트를 저장하는 단계;

(c-2) 제3 시간 동안 상기 검사 대상회로에 방사선을 조사하고, 상기 방사선이 조사되는 제3 시간 동안 논리회로의 출력을 상기 복수의 스캔 플립플롭에 저장하는 단계;

(c-3) 상기 제3 시간 이후에 복수의 스캔 플립플롭에 저장된 제3 출력 비트-상기 제3 출력 비트는 상기 복수의 스캔 플롭에 저장된 상기 논리회로의 출력 비트임-를 제공받는 단계를 포함할 수 있다.

또한, 상기 테스트용 입력 비트와 상기 제3 출력 비트를 기반으로 상기 1 클럭 동안의 상기 논리회로의 소프트 에러율을 계산할 수 있다.

또한, 상기 1 클럭 동안의 상기 논리회로의 소프트 에러율은 식

SER_1time _{_comb}=에러가 발생된 스캔 플립플롭의 수/(1클럭 시간(초)*방사선의 선속)*(방사선 조사시간*전체 스캔 플립플롭의 개수)

에 의해 계산될 수 있다.

또한, 상기 논리회로의 소프트 에러율은 상기 1 클럭 동안의 상기 논리회로의 소프트 에러율과 상기 전체 스캔 플립플롭의 정적 소프트 에러율의 차일 수 있다.

본 발명은 추가적인 하드웨어를 구비하지 않고도 디지털 집적회로의 방사선 영향성 및 소프트 에러에 대한 내성을 검사할 수 있어, 추가적인 하드웨어 비용이 소요되지 않는 장점이 있다.

또한, 본 발명은 방사선에 취약한 순차회로와 논리회로를 선별할 수 있는 장점이 있다.

도 1은 본 발명의 일 실시예에 따른 디지털 회로의 방사선 내성 평가 시스템에 관한 것이다.
도 2는 디지털 회로의 소프트 에러율을 결정하는 요인을 도시한 것이다.
도 3은 본 발명의 일 실시예에 따른 스캔 플립플롭을 도시한 것이다.
도 4는 본 발명의 일 실시예에 따른 검사 대상회로를 도시한 것이다.
도 5는 방사선 조사 전의 스캔 플립플롭에 저장된 논리회로의 출력을 도시한 것이다.
도 6은 방사선 조사 후의 스캔 플립플롭에 저장된 논리회로의 출력을 도시한 것이다.
도 7과 도 8은 클럭 주기 변화에 따른 논리회로의 방사선 내성 검사의 결과를 도시한 것이다.

이하, 본 명세서에서는 본 발명과 관련된 내용을 본 발명의 내용과 함께 예시적인 도면과 실시 예를 통해 상세하게 설명한다. 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 명세서의 실시 예를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 명세서의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.

입자가속기 및 표적으로 구성되는 방사선 발생장치는 고유의 방사선 에너지 스펙트럼과 선속을 가지며, 방사선 내성을 평가하기 위한 고에너지 방사선의 종류로는 양성자, 중성자, Heavy Ion 등이 있다. 이와 같은 방사선을 동작 중인 전자부품에 일정시간 조사하여 나타나는 오류 중 영구적인 물리 결함을 일으키지 않고, 저장 소자의 전하만을 변화시켜 한시적인 오류를 발생시키는 것을 소프트 에러라고 부른다.

도 2를 참조하면, 논리회로와 순차회로가 복잡하게 혼재되어 있는 일반적인 디지털 회로의 소프트 에러율을 결정하는 요인은 SET (Single Event Transient) 전기적 발생/전달특성, 논리적 전달특성, 메모리 저장 타이밍 특성, 플립플롭의 정적/동적 소프트 에러 특성의 4가지로 분류할 수 있다.

본 발명의 일 실시예에 따른 디지털 회로의 방사선 내성 평가 시스템 및 방법은 디지털 회로의 방사선 내성 평가를 수행하기 위해 디지털 반도체 IC 양산 시 필수적으로 이용되는 고장 검출용 스캔 체인의 구조를 그대로 이용하고, 별도의 하드웨어 구조를 전혀 내장하지 않으면서도 방사선 내성 평가를 수행하는 장점이 있다.

본 발명의 일 실시예에 따른 디지털 회로의 방사선 내성 평가 시스템 및 방법을 이용하는 경우에, 검사 대상회로(100) 내 각 스캔 플립플롭(순차회로)의 임계 전하량에 의해 결정되는 스캔 플립플롭의 정적 소프트 에러율(이하, 정적 소프트 에러율이라 함), 스캔 플립플롭의 동적 동작에 대한 소프트 에러율(이하, 동적 소프트 에러율이라 함), 대상 논리회로의 특정 논리적 전달 특성에 대한 전기적 소프트 에러 발생/전달 특성(이하, 논리회로의 소프트 에러율이라 함)으로 세분화하여 평가할 수 있어, 방사선 환경에서 취약한 내부 회로를 선별하여 설계변경할 수 있는 장점이 있다.

도 1을 참조하면, 본 발명의 일 실시예에 따른 디지털 회로의 방사선 내성 평가 시스템은 방사선 발생기(200), 검사 대상회로(100), 제어부(300)를 포함할 수 있다.

본 발명의 일 실시예에 따른 검사 대상회로(100)는 디지털 집적회로인 반도체 IC로, 복수의 논리회로와 복수의 논리회로에 대응하는 복수의 스캔 플립플롭(10)을 포함할 수 있다.

본 발명의 일 실시예에 따른 스캔 플립플롭(10)은 도 3과 같이, 일반적인 고장 검출용으로 이용되고 있는 멀티플렉서(11)와 D형 플립플롭(12)이 구비된, 다중화된 스캔 플립플롭(multiplexed scan flipflop)일 수 있다.

본 발명의 멀티플렉서(11)는 스캔 인에이블(SE, scan enable) 신호가 '1'이 되는 경우에 내부 플립플롭의 입력으로 SI를 선택하여 스캔 시프트 모드로 동작한다. 또한, 멀티플렉서(11)는 스캔 인에이블 신호가 '0'이 되는 경우에는 내부 플립플롭의 입력으로 D를 선택하여 비트 캡쳐 모드(data capture mode)로 동작한다.

도 3과 도 4를 참조하면, 멀티플렉서(11)는 스캔 인에이블(SE, scan enable) 신호가 '1'이 되는 경우에, 스캔 테스트 회로는 시프트 모드로 동작한다. 시프트 모드로 동작하는 경우에, 제1 내지 제9 스캔 플립플롭(10a~10i)은 체인 형상으로 접속되어 스캔 체인을 구성한다.

멀티플렉서(11)는 스캔 인에이블(SE, scan enable) 신호가 '0'이 되는 경우에는 내부 플립플롭의 입력으로 회로의 정상 입력 모드인 D가 선택되고 비트 캡쳐 모드로 설정된다. 이 경우, 도 4를 참조하면, 제1 내지 제3 스캔 플립플롭(10a~10c)은 입력으로 제1 논리회로로(20a)부터의 출력 비트를 선택하고, 제4 내지 제6 스캔 플립플롭(10d~10f)은 입력으로 제2 논리회로로(20b)부터의 출력 비트를 선택하고, 제7 내지 제9 스캔 플립플롭(10i~10g)은 입력으로 제3 논리회로로(20c)부터의 출력 비트를 선택하고 제7 내지 제9 스캔 플립플롭(10i~10g)의 출력 신호는 제어부(300)로 전달된다. 이러한 캡쳐 모드에서는 제1 내지 제4 논리회로로(20d)부터의 출력 비트가 각각 제1 내지 제9 스캔 플립플롭(10a~10i)에 취득되고 유지된다. 이때 제1 내지 제9 스캔 플립플롭(10a~10i)에는 동시에 각 출력 비트가 취득되기 때문에, 1 클럭 상당의 시간에 모든 비트가 유지되는 동작이 수행된다.

멀티플렉서(11)는 스캔 인에이블 신호가 다시 '1'로 변화하면, 스캔 테스트 회로는 다시 시프트 모드로 설정된다. 스캔 테스트 회로는 시프트 모드로 동작하는 경우에, 다시 제1 내지 제9 스캔 플립플롭(10a~10i)은 체인 형상으로 접속되어 스캔 체인을 구성한다. 그리고 클럭 입력 단자(CLK)로부터 입력되는 1 클럭마다 제1 내지 제9 스캔 플립플롭(10a~10i)에 저장된 비트가 시프트되어 출력 단자에서 이들 각 출력 비트를 시계열적으로 관측할 수 있고, 그와 같이 얻어진 각 출력 비트와 그 기대값을 비교함으로써, 각 논리회로의 양부 판정이 행해질 수 있다.

도 4는 본 발명의 일 실시예에 따른 검사 대상회로(100)를 도시하는 회로도이다. 본 발명의 검사 대상회로(100)는 복수의 논리회로에 사이에 복수의 스캔 플립플롭(10)이 배치될 수 있다. 제1 논리회로와 제2 논리회로 사이에 제1 내지 제3 스캔 플립플롭(10a~10c)이 배치되어 있고, 제2 논리회로와 제3 논리회로 사이에 제4 내지 제6 스캔 플립플롭(10d~10f)이 배치되어 있으며, 제3 논리회로와 제4 논리회로 사이에 제7 내지 제9 스캔 플립플롭(10i~10g)이 배치되어 있다. 도 4의 제1 내지 제9 스캔 플립플롭(10a~10i) 각각은 도 3에 도시된 멀티플렉서(11)와 D형 플립플롭(12)을 구비할 수 있다.

본 발명의 일 실시예에 따른 제1 내지 제9 스캔 플립플롭(10a~10i)은 체인 형상으로 접속되어 스캔 체인을 구성할 수 있다. 따라서, 클럭 입력 단자로부터 입력되는 1 클럭마다 D 형 플립플롭의 출력단자 Q로부터 다음 D형 플립플롭(12)의 입력 단자로, 비트 입력단자로부터의 스캔 테스트 신호가 순차적으로 보내진다.

본 발명의 제어부(300)는 검사 대상회로(100)의 단일 또는 복수의 스캔 체인 입출력과 연결되고, 검사 대상회로(100)의 각 스캔 체인의 입출력을 제어하는 제어신호를 정적 소프트 에러율, 동적 소프트 에러율, 논리회로의 소프트 에러율을 검사하는 각 단계별로 생성하여 검사 대상회로(100)로 전달함으로써, 검사 대상회로(100)의 각 스캔 체인의 입출력(scan_in, scan_enable, clock, scan_out)을 정적 소프트 에러율, 동적 소프트 에러율, 논리회로의 소프트 에러율을 각 단계별로 제어하고 스캔 플립플롭(10)에 저장된 각 비트와 PO(Primary Output)를 모니터링할 수 있는 하드웨어 및 소프트웨어 플랫폼으로 구성될 수 있다.

본 발명의 제어부(300)는 일반적인 PC/workstation과 같은 컴퓨터 시스템과 하드웨어 인터페이스부로 구성될 수 있으며, 제어용 소프트웨어가 컴퓨터 시스템에서 운용되어 하드웨어 인터페이스와 검사 대상회로(100) 간의 제어 입출력 및 컴퓨터 시스템의 다양한 자원들을 이용할 수 있다. 또한, 제어부(300)는 하드웨어 보드 형태로 임베디드 프로세서 및 메모리 서브시스템과 하드웨어 인터페이스부로도 구성될 수 있다. 또한, 프로세서와 하드웨어 인터페이스부가 모두 통합되어 one-chip 혹은 FPGA (Field Programmable Gate Array)와 같은 IC로 구성되어 시스템 규모가 간소화될 수 있다.

또한, 본 발명의 제어부(300)는 방사선 발생기(200)와 연결되며, 정적 소프트 에러율, 동적 소프트 에러율, 논리회로의 소프트 에러율의 각 단계별로 방사선 발생기(200)의 온오프를 제어하는 제어신호를 생성하여 방사선 발생기(200)로 전달할 수 있다.

또한, 본 발명의 제어부(300)는 차폐제 또는 차폐시설을 구비하여, 방사선의 영향을 받지 않을 수 있다.

도 4를 참조하여, 본 발명의 일 실시예에 따른 검사 대상회로(100) 내 스캔 플립플롭의 정적 소프트 에러율을 구하는 단계를 설명하면 다음과 같다. 제어부(300)는 검사 대상 회로가 스캔 시프트 모드로 동작하도록 스캔 플립플롭(10)에 '1'인 스캔 인에이블(SE, scan enable) 신호와 미리 알고 있는 테스트용 입력 비트 '1' 또는 '0'을 생성하여, 검사 대상회로(100)로 전달한다. 검사 대상회로(100)의 스캔 플립플롭(10)은 '1'인 스캔 인에이블 신호와 테스트용 입력 비트를 입력받아, 스캔 시프트 모드로 진입하고, 스캔 체인 내의 모든 스캔 플립플롭에 미리 설정된(알고 있는) 테스트용 비트 '0' 또는 비트 '1'을 저장한다. 검사 대상회로(100)는 테스트용 비트 입력이 완료된 경우에, 테스트용 비트 입력 완료 신호를 제어부(300)로 전달한다.

이후, 테스트용 비트 입력 완료 신호를 전달받은 제어부(300)는 T_{static_Yff 시간 동안} 대상회로에 방사선을 조사하는 제1 방사선 발생신호를 생성하여 방사선 발생기(200)로 전달한다. 제1 방사선 발생신호를 전달받은 방사선 발생기(200)는 T_{static_Yff}동안 검사 대상회로(100)에 방사선을 조사한다.

T_static _{_} _Yff 시간이 지난 이후에 제어부(300)는 다시 검사 대상 회로가 스캔 시프트 모드로 동작하도록 스캔 플립플롭(10)에 '1'인 스캔 인에이블(SE, scan enable) 신호를 생성하여 검사 대상회로(100)에 전달한다. 상기 스캔 인에이블 신호를 전달받은 검사 대상회로(100)는 다시 스캔 시프트 모드로 동작하며, 방사선 조사 후에 각각의 스캔 플립플롭에 저장된 출력 비트를 제어부(300)로 전달할 수 있다.

제어부(300)는 각각의 스캔 플립플롭으로부터 전달된 방사선 조사 후의 출력 비트와 검사 대상회로(100)로 전달한 테스트용 입력 비트를 비교하여, 전체 스캔 플립플롭의 정적 소프트 에러율과 각 스캔 플립플롭의 정적 소프트 에러율을 계산할 수 있다. 여기서 전체 스캔 플립플롭의 정적 소프트 에러율은 SER_static _{_ff}=에러가 감지된 스캔 플립플롭의 전체 개수/(방사선 조사 시간(초)*방사선 선속)*(방사선 조사시간*전체 스캔 플립플롭의 개수)로 계산될 수 있다.

예컨대. 전체 스캔 플립플롭의 개수가 10^9이고, 방사선 발생기(200)에서 검사 대상회로(100)로 전달된 방사선이 총 1,000,000/cm²/s의 선속(flux)이고, T_static _{_ff} = 3600 [s] 동안 1,000개의 스캔 플립플롭에서 bit-flip(에러)이 감지되었다면, 전체 스캔 플립플롭의 정적 소프트 에러율은 SER_static _{_ff}=1000/(3600*1000000)*(3600*10^9) = 1000000 [FIT/device]로 계산할 수 있다.. 이와 같은 검사를 반복하여 수행함으로써 각 스캔 플립플롭에서 발생되는 소프트 에러율도 환산할 수 있다.

도 4를 참조하여 본 발명의 일 실시예에 따른 검사 대상회로(100) 내 스캔 플립플롭의 동적 소프트 에러율을 구하는 단계를 설명하면 다음과 같다. 제어부(300)는 검사 대상회로(100)를 제어하여, 검사 대상회로(100) 내 스캔 플립플롭의 동적 소프트 에러율을 계산한다.

제어부(300)는 궤환루프 생성 신호와 테스트용 입력 비트를 생성하여 검사 대상회로(100)에 전달한다. 제어부(300)로부터 궤환루프 생성 신호와 테스트용 비트를 전달받은 검사 대상회로(100)는 궤환루프 생성 신호에 따라 각 스캔 체인의 입출력이 궤환루프가 되도록 구성된다. 예컨대, 검사 대상회로(100) 내의 제1 스캔 플립플롭(10a)은 제어부(300)로부터 테스트용 비트를 입력받아 제1 출력 비트를 생성하고, 생성된 제1 출력 비트를 제2 스캔 플립플롭(10b)으로 전달한다. 제2 스캔 플립플롭(10b)은 제1 스캔 플립플롭(10a)의 제1 출력 비트를 입력받아 제2 출력 비트를 생성하고, 제2 출력 비트를 제3 스캔 플립플롭(10c)으로 전달한다. 제3 스캔 플립플롭(10c)은 제2 출력 비트를 입력받아 제3 출력 비트를 생성하고, 이를 제4 스캔 플립플롭(10d)으로 전달한다. 제4 스캔 플립플롭(10d)은 제3 출력 비트를 입력받아 제4 출력 비트를 생성하고, 이를 제5 스캔 플립플롭(10e)으로 전달한다. 제5 스캔 플립플롭(10e)은 제4 출력 비트를 입력받아 제5 출력 비트를 생성하고, 이를 제6 스캔 플립플롭(10f)으로 전달한다. 제6 스캔 플립플롭(10f)은 제5 출력 비트를 입력받아 제6 출력 비트를 생성하고, 이를 제7 스캔 플립플롭(10g)으로 전달한다. 제7 스캔 플립플롭(10g)은 제6 출력 비트를 입력받아 제7 출력 비트를 생성하고, 이를 제8 스캔 플립플롭(10h)으로 전달한다. 제8 스캔 플립플롭(10h)은 제7 출력 비트를 입력받아 제8 출력 비트를 생성하고, 이를 제9 스캔 플립플롭(10i)으로 전달한다. 제9 스캔 플립플롭(10i)은 제8 출력 비트를 입력받아 제9 출력 비트를 생성하고, 이를 제어부(300)로 전달하고, 제어부(300)는 제9 출력 비트를 다시 제1 스캔 플립플롭(10a)의 입력으로 구성함으로써, 각 스캔 플립플롭(10a~10i)의 입출력이 궤한 루프(feedback loop)가 되도록 한다.

이후, 제어부(300)는 다시 검사 대상 회로가 스캔 시프트 모드로 동작하도록 스캔 플립플롭(10)에 '1'인 스캔 인에이블(SE, scan enable) 신호를 생성하여 검사 대상회로(100)에 전달하고, T_dynamic _{_ff} 시간 동안 검사 대상회로(100)에 방사선을 조사하도록. 제2 방사선 발생신호를 생성하여 방사선 발생기(200)에 전달한다. 제2 방사선 발생신호를 전달받은 방사선 발생기(200)는 T_dynamic _{_ff} 시간 동안 검사 대상회로(100)에 방사선을 조사한다. 스캔 인에이블 신호를 전달받은 검사대상 회로는 방사선이 조사되는 T_dynamic _{_ff} 시간 동안 스캔 시프트 모드로 입출력이 궤환 루프인 스캔 체인 회로를 동작시킨다.

방사선이 조사된 T_dynamic _{_ff} 시간이 경과 된 이후에, 제어부(300)는 궤환루프 제거 신호를 생성하여 검사 대상회로(100)에 전달한다. 궤환루프 제거 신호를 전달받은 검사 대상회로(100)는 궤환루프 제거 신호에 따라 궤환 루프를 끊고 스캔 시프트 모드로 동작하여, 각 스캔 플립플롭에 저장된 비트를 제어부(300)로 전달한다.

제어부(300)는 검사 대상회로(100)로부터 전달받은 각 스캔 플립플롭에 저장된 비트를 판독한 후, 판독된 각 스캔 플립플롭의 비트와 최초 입력된 테스트용 비트를 비교하여 동적 소프트 에러율을 계산할 수 있다.

동적 소프트 에러율은 하기의 식

SER_dynamic _{_f}=에러가 감지된 스캔 플립플롭의 전체 개수/(방사선 조사 시간(초)*방사선 선속)*(방사선 조사시간*전체 스캔 플립플롭의 개수)로 계산될 수 있다.

예컨대. 전체 스캔 플립플롭의 개수가 10^9이고, 방사선 발생기(200)에서 검사 대상회로(100)로 전달된 방사선이 총 1,000,000/cm²/s의 선속(flux)이고, T_dynamic _{_ff} = 3600 [s] 동안 1,200개의 스캔 플립플롭에서 bit-flip(에러)이 감지되었다면, 이에 대한 동적 소프트 에러율 SER_{dynamic_ff}=1200/(3600*1000000)*(3600*10^9) = 1200000 [FIT/device]이 된다.

도 5와 도 6을 참조하여, 본 발명의 논리회로의 소프트 에러율을 구하는 단계를 설명하면 다음과 같다. 여기서, 도 5는 방사선 조사 전의 스캔 플립플롭(10)에 저장된 논리회로의 출력을 도시한 것이며, 도 6은 방사선 조사 후의 스캔 플립플롭(10)에 저장된 논리회로의 출력을 도시한 것이다.

제어부(300)는 검사 대상 회로가 스캔 시프트 모드로 동작하도록 스캔 플립플롭(10)에 '1'인 스캔 인에이블(SE, scan enable) 신호와 테스트용 입력 비트(0 또는 1)를 생성하여 검사 대상회로(100)에 전달한다. 이들을 전달받은 검사 대상회로(100)는 스캔 시프트 모드를 이용하여 스캔 체인을 이루는 각 스캔 플립플롭(10)에 테스트용 입력 비트를 입력한다. 검사 대상회로(100)는 테스트용 입력 비트의 입력이 완료된 경우에, 테스트용 입력 비트 입력 완료 신호를 제어부(300)로 전달한다.

테스트용 입력 비트 입력 완료 신호를 전달받은 제어부(300)는 T_comb 시간 동안 방사선을 조사하도록 하는 제3 방사선 발생 신호를 생성하여 방사선 발생기(200)로 전달한다. 방사선 발생기(200)는 제3 방사선 발생 신호에 따라 T_comb 시간 동안 검사 대상회로(100)에 방사선을 조사한다.

또한, 제어부(300)는 1 클럭(clock )신호와 검사 대상 회로가 캡쳐 모드로 전환하도록 스캔 플립플롭(10)에 '0'인 스캔 인에이블 신호를 생성하여 검사 대상회로(100)에 전달한다. 제어부(300)로부터 1 클럭 신호와 스캔 인에이블 신호를 전달받은 검사 대상회로(100)의 스캔 플립플롭(10)은 캡쳐 모드로 전환되고, 논리회로의 출력을 한번만 저장한다. 또한, 이러한 캡쳐 모드로의 동작은 상기 방사선이 조사되는 동안 수행된다.

예컨대, 제1 멀티플렉서(11) 내지 제3 멀티플렉서(11)는 제1 논리회로로(20a)부터의 출력 비트를 입력으로 선택하고, 제4 내지 제6 멀티플렉서(11)는 제2 논리회로부터의 출력 비트를 입력으로 선택하고, 제7 내지 제9 멀티플렉서(11)는 입력으로 제3 논리회로로(20c)부터의 출력 비트를 입력으로 선택한다. 이러한 캡쳐 모드에서는 제1 내지 제3 논리회로로(20c)부터의 출력 비트가 각각의 스캔 플립플롭에 취득되고 유지된다.

이때 각각의 D형 플립플롭(12)에는 동시에 각 출력 비트가 취득되기 때문에, 1 클럭 상당의 시간에 모든 비트가 유지되는 동작이 수행된다. 따라서, 검사 대상회로(100)는 T_comb 시간 동안 인가되는 1 클럭(clock)에 따라 논리회로의 출력 비트를 각 스캔 플립플롭에 저장한다.

T_comb 시간 이후(방사선 조사가 완료된 이후)에 제어부(300)는 검사 대상회로(100)가 스캔 시프트 모드로 전환하도록 스캔 플립플롭(10)에 '1'인 스캔 인에이블 신호를 검사 대상회로(100)에 전달한다. 제어부(300)로부터 '1'인 스캔 인에이블 신호를 전달받은 검사 대상회로(100)는 다시 스캔 시프트 모드로 전환된다. 이 경우 제1 내지 제9 스캔 플립플롭(10a~10i)은 다시 체인 형상으로 접속되어 시프트 체인을 구성한다. 그리고 클럭 입력 단자(CLK)로부터 입력되는 1 클럭마다 제1 내지 제9 스캔 플립플롭(10a~10i)에 유지된 제1 내지 제3 논리회로로(20c)부터의 출력 비트가 시프트되어 비트 출력 단자에서 이들 각 출력 비트를 검사하여 SER_1time를 구할 수 있다. 이 경우, 논리회로의 소프트 에러율은 SER_comb = SER_1time-SER_{static_ff}로 계산할 수 있다. 여기서 SER_comb은 논리회로의 소프트 에러율이며, SER_1time 은 1클럭 동안의 논리회로의 소프트 에러율이며, SER_{static_ff}은 전체 스캔 플립플롭의 정적 소프트 에러율이다.

전체 스캔 플립플롭의 정적 소프트 에러율은 위에서 설명한 바와 같이, 아래와 같은 식에 의해 계산될 수 있다.

SER_static _{_ff}=에러가 감지된 스캔 플립플롭의 전체 개수/(방사선 조사 시간(초)*방사선의 선속)*(방사선 조사시간*전체 스캔 플립플롭의 개수)로 계산될 수 있다.

또한, 1 클럭 동안의 논리회로의 소프트 에러율은 아래와 같은 식에 의해 계산될 수 있다.

SER_1time _{_comb}=에러가 발생된 스캔 플립플롭의 수/(1클럭 시간(초)*방사선의 선속)*(방사선 조사시간*전체 스캔 플립플롭의 개수)[FIT/device]로 계산될 수 있다.

예컨대, 전체 스캔 플립플롭의 개수가 10^9이고, 방사선 발생기(200)에서 검사 대상회로(100)로 전달된 방사선이 총 1,000,000/cm²/s의 선속(flux)이고, T_static _{_ff} = 3600 [s] 동안 1,000개의 스캔 플립플롭에서 bit-flip(에러)이 감지되었다면, 전체 스캔 플립플롭의 정적 소프트 에러율은 SER_static _{_ff}=1000/(3600*1000000)*(3600*10^9)=1000000 [FIT/device]로 계산할 수 있다.

또한, 이 경우, 검사 대상회로(100)로 전달된 1클럭이 20초(s)이고, 1 클럭 동안 25개의 소프트 에러가 발생하였다면, SER_1time _{_comb=}25/(20*1000000)*(3600*10^9)=4500000 [FIT/device]로 계산할 수 있다.

위 두 식을 이용하면, 논리회로의 소프트 에러율 SER_comb = 4500000-1000000 = 3500000 [FIT/device]로 계산된다.

만일, 본 발명의 제어부에서 짧은 방사선 온/오프 제어가 용이하지 않다면, 제어부는 데이터 입력을 위한 스캔 시프트 모드, 논리회로 검사를 위한 데이터 캡쳐 모드, 검사 대상 회로의 스캔 플립플롭에 저장된 출력 비트를 출력하기 위한 스캔 시프트 모드를 T_comb 시간 동안 지속적으로 반복할 수 있다. 이 과정의 결과로 산출되는 소프트 에러율은 SER_ntimes라고 정의하면, 논리회로의 소프트 에러율 SER_comb = SER_ntimes -SER_dynamic _{_} _ff 로 계산될 수 있다. 여기서, SER_dynamic _{_ff} 은 위에서 설명한 플립플롭의 동적 소프트 에러율을 지칭한다.

본 발명의 실시예에 따른 테스트용 입력 비트는 검사 대상 회로(IC) 제조/제작 전에 회로 모의(logic stimulation) 과정을 거쳐 SET의 논리 전달에 취약한 (SET가 보다 논리적으로 잘 전달될 수 있는) corner-case를 포함할 수 있다. 혹은 논리 전달에 취약한 입력 벡터로 SET의 전기적 발생/전달 특성을 평가할 수 있다.

또한, 비트 캡쳐 모드로 이용되는 클럭 주기와 클럭 주기(clock period)와 듀티 사이클(duty cycle)을 조절하여 논리회로의 소프트 에러율을 계산할 수 있다. 이 같은 결과는 클럭 속도 및 특성에 따른 소프트 에러율의 변화를 분석할 수 있지만, 검사 대상회로(100)에서 발생되어 전달되는 SET의 전기적 특성또한 간접적으로 분석할 수 있다. 예를 들어, 클럭 주기에 의한 플립플롭단의 SET 저장 확률은 일반적인 edge triggered flip-flop 기준으로 (T_SETW-T_dly-T_su-T_hld)/T_clk을 가진다. (T_clk는 clock period, T_su, T_hld는 각각 스캔 플립플롭의 셋업/홀드 시간, T_SETW, T_dly는 논리회로에서 발생되는 SET의 너비 및 SET 전달 경로 상의 논리회로에 의해 영향을 주는 전기적 지연시간을 의미한다) 따라서, T_clk가 증가하면 (클럭 속도가 감소하면), 논리회로에서 발생한 SET에 의한 소프트 에러율이 감소하고, T_clk가 감소하면 (클럭 속도가 증가하면), 소프트 에러율이 증가하게 된다. 즉, T_clk의 변화에 따른 SER_comb를 각각 계산한다면, 스캔 플립플롭의 입력이 되는 SET의 너비 (전기적 특성)를 특성화(characterization)할 수 있고, 해당 논리회로 경로 상에 buffer, delay, filter cell 등을 추가하는 등의 회로 변경 및 개선을 통해 회로의 전기적 특성에 기인한 소프트 에러율을 감소시킬 수 있다.

상기 설명한 바와 같은 세 단계의 분석 과정은 대상 디지털 회로에 대한 보다 정확한 소프트 에러율을 계산하기 위해 수십 회 이상의 반복을 거쳐 통계적인 처리를 취할 수도 있다.

다음은 앞에서 설명한 세 단계의 소프트 에러율 계산 과정을 거친 실험 결과의 예를 나타내었다. 실험에 사용된 고에너지 빔은 총 1,000,000/cm²/s의 선속(flux)임을 가정한다.

논리회로에서 발생된 소프트 에러율을 구하는 단계에서는 1 클럭으로 논리회로의 소프트 에러를 취득하는 방법을 통하여 20 [s] 동안 25개의 소프트 에러가 발생하였다면, SER_1time _{_comb}= 25/(20*1000000)*(3600*10^9)=4500000 [FIT/device]로 환산할 수 있다. 이 경우, SER_comb = 4500000 1000000 = 3500000 [FIT/device]이 된다. 이와 같이 계산된 소프트 에러율 SER_comb는 T_clk를 변화시키면서 측정할 수 있으며, 이 결과의 예는 도 7 및 도 8과 같다. 매우 큰 T_clk에서는 SER_static _{_ff} 혹은 SER_dynamic _{_ff}에 수렴하며, T_clk가 낮아질수록 T_clk에 반비례하여 SER_comb가 커지게 된다. 또한, graph fitting에 의해 해당 논리회로 그룹 내에서 발생되고 전파되는 SET의 너비를 통계적으로 특성화할 수 있다. 이 때, 검사 대상회로(100)의 임계 경로 지연 (critical path delay)에 의해 일정 수준 이하로 T_clk를 낮추지는 못한다.

본 발명의 일 실시예에 의한 디지털 회로의 방사선 내성 평가방법은 복수의 논리회로와 상기 복수의 논리회로에 대응하여 배치된 복수의 스캔 플립플롭(10)을 포함하는 검사 대상회로(100)의 소프트 에러율을 구하는 단계를 포함한다.

본 발명의 일 실시예에 따르면 검사 대상회로(100)의 소프트 에러율을 구하는 단계는 상기 검사 대상회로(100)의 각 스캔 플립플롭의 임계 전하량에 의해 결정되는 상기 스캔 플립플롭의 정적 소프트 에러율을 구하는 단계; 상기 정적 소프트 에러율을 구하는 단계 이후에, 상기 스캔 플립플롭의 동적 동작에 의해 결정되는 상기 스캔 플립플롭의 동적 소프트 에러율을 구하는 단계; 상기 동적 소프트 에러율을 구하는 단계 이후에, 상기 논리회로의 논리적 전달 특성에 대한 전기적 소프트 에러 발생 및 전달 특성에 의해 결정되는 논리회로의 소프트 에러율을 구하는 단계를 포함한다.

본 발명의 일 실시예에 따른 스캔 플립플롭의 정적 소프트 에러율을 구하는 단계는 상기 복수의 스캔 플립플롭(10)에 테스트용 비트를 저장하는 단계, 상기 테스트용 비트를 저장한 이후에 T_static _{_} _Yff시간 동안 상기 검사 대상회로(100)에 방사선을 조사하는 단계; 방사선을 조사한 T_static _{_} _Yff 시간 이후에 복수의 스캔 플립플롭(10)에 저장된 제1 출력 비트를 검사 대상회로(100)로부터 제공받는 단계, 상기 제1 출력 비트와 상기 테스트용 비트를 기반으로 스캔 플립플롭의 정적 소프트 에러율을 계산하는 단계를 포함할 수 있다.

본 발명의 일 실시예에 따르면, 스캔 플립플롭의 정적 소프트 에러율을 구하는 단계는 복수의 스캔 플립플롭 각각의 정적 소프트 에러율을 구하는 단계, 전체 스캔 플립플롭의 정적 소프트 에러율을 구하는 단계를 포함할 수 있다.

이때, 전체 스캔 플립플롭의 정적 소프트 에러율을 구하는 단계는 하기의 식

SER_static _{_ff}=에러가 감지된 스캔 플립플롭의 전체 개수/(방사선 조사 시간(초)*방사선 선속)*(방사선 조사시간*전체 스캔 플립플롭의 개수)에 의할 수 있다.

본 발명의 일 실시예에 따르면, 스캔 플립플롭의 동적 소프트 에러율을 구하는 단계는 상기 복수의 스캔 플립플롭(10)의 입출력이 궤환루프(feedback loop)-상기 궤환루프는 제1 스캔 플립플롭에 테스트용 비트가 입력되고, N-1 스캔 플립플롭의 출력이 N 번째 스캔 플립플롭의 입력이 되고, 마지막 스캔 플립플롭의 출력이 상기 제1 스캔 플립플롭의 입력이 되도록 스캔 체인을 구성하는 단계, 상기 스켄 체인을 구성한 이후에 제2시간 동안 상기 검사 대상회로(100)에 방사선을 조사하고, 상기 방사선이 조사되는 제2 시간 동안 상기 스캔 체인을 동작시키는 단계, 상기 제2 시간 경과 후, 상기 궤환루프를 끊고, 상기 복수의 스캔 플립플롭(10)에 저장된 제2 출력 비트를 제공받는 단계, 상기 제2 출력 비트와 상기 테스트용 비트를 기반으로 상기 스캔 플립플롭의 정적 소프트 에러율을 계산하는 단계를 포함할 수 있다.

이때, 스캔 플립플롭의 동적 소프트 에러율을 구하는 단계는 하기의 식

SER_dynamic _{_ff}=에러가 감지된 스캔 플립플롭의 전체 개수/(방사선 조사 시간(초)*방사선 선속)*(방사선 조사시간*전체 스캔 플립플롭의 개수)에 의할 수 있다.

본 발명의 일 실시예에 따르면, 1 클럭 동안의 논리회로의 소프트 에러율을 구하는 단계는 복수의 스캔 플립플롭(10)에 테스트용 비트를 저장하는 단계; 테스트용 비트를 저장한 이후에, 제3 시간 동안 상기 검사 대상회로(100)에 방사선을 조사하고, 상기 방사선이 조사되는 제3 시간 동안 논리회로의 출력을 상기 복수의 스캔 플립플롭(10)에 저장하는 단계; 방사선이 조사된 제3 시간 이후에 복수의 스캔 플립플롭(10)에 저장된 제3 출력 비트-상기 제3 출력 비트는 상기 복수의 스캔 플롭에 저장된 상기 논리회로의 출력 비트임-를 제공받는 단계; 상기 테스트용 입력 비트와 상기 제3 출력 비트를 기반으로 논리회로의 소프트 에러율을 구할 수 있다.

이때, 1 클럭 동안의 상기 논리회로의 소프트 에러율은 하기의 식

SER_1time _{_comb}=에러가 발생된 스캔 플립플롭의 수/(1클럭 시간(초)*방사선의 선속)*(방사선 조사시간*전체 스캔 플립플롭의 개수)[FIT/device]에 의해 계산될 수 있다.

또한, 논리회로의 소프트 에러율은 상기 1 클럭 동안의 상기 논리회로의 소프트 에러율과 상기 전체 스캔 플립플롭(10)의 정적 소프트 에러율의 차를 통해 계산될 수 있다.

앞에서 설명되고, 도면에 도시된 본 발명의 일 실시예는 본 발명의 기술적 사상을 한정하는 것으로 해석되어서는 안 된다. 본 발명의 보호범위는 청구범위에 기재된 사항에 의하여만 제한되고, 본 발명의 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상을 다양한 형태로 개량 변경하는 것이 가능하다. 따라서 이러한 개량 및 변경은 통상의 지식을 가진 자에게 자명한 것인 한 본 발명 의 보호범위에 속하게 될 것이다.

Claims

복수의 논리회로와 상기 복수의 논리회로에 대응하여 배치된 복수의 스캔 플립플롭을 포함하는 검사 대상회로;
소정 시간 방사선을 발생시켜 상기 검사 대상회로에 조사하는 방사선 발생기; 및
상기 검사 대상회로 및 상기 방사선 발생기와 연결되어, 상기 검사 대상회로에 방사선을 조사하는 제어신호를 생성하여 상기 방사선 발생기로 전달하고, 상기 검사 대상회로의 입출력을 제어하는 제어부를 포함하고,
상기 제어부는 상기 검사 대상회로의 입출력을 제어하여, 상기 검사 대상회로의 각 스캔 플립플롭의 임계 전하량에 의해 결정되는 정적 소프트 에러율 -상기 정적 소프트 에러율은 전체 스캔 플립플롭의 정적 소프트 에러율 또는 각 스캔 플립플롭의 정적 소프트 에러율을 포함함-, 상기 스캔 플립플롭의 동적 동작에 의해 결정되는 전체 스캔 플립플롭의 동적 소프트 에러율, 상기 논리회로의 논리적 전달 특성에 대한 전기적 소프트 에러 발생 및 전달 특성에 의해 결정되는 논리회로의 소프트 에러율 중 적어도 하나를 계산하고, 상기 동적 소프트 에러율은 상기 복수의 스캔 플립플롭으로 구성된 스캔 체인의 입출력이 궤환루프 (feedback loop) 를 형성하여 상기 스캔 체인의 마지막 스캔 플립플롭의 출력이 상기 스캔 체인의 제1 스캔 플립플롭의 입력이 되도록 하여 결정되는 것을 특징으로 하는 디지털 회로의 방사선 내성평가 시스템.
제1항에 있어서, 상기 스캔 플립플롭은 멀티플렉서와 D형 플립플롭이 구비된 다중화된 스캔 플립플롭인 것을 특징으로 하는 디지털 회로의 방사선 내성평가 시스템.
삭제
제1항에 있어서, 상기 제어부는
상기 검사 대상회로에 스캔 시프트 모드 동작 신호와 테스트용 입력 비트를 전달하여, 상기 복수의 스캔 플립플롭을 스캔 시프트 모드로 동작시켜 상기 복수의 스캔 플립플롭에 상기 테스트용 입력 비트를 저장시키고,
이후, 제1 방사선 발생신호를 상기 방사선 발생기로 전달하여 방사선을 상기 검사 대상회로에 제1 시간 동안 조사시키고,
상기 제1 시간 이후에, 상기 검사 대상회로에 스캔 시프트 모드 동작 신호를 전달하여 상기 복수의 스캔 플립플롭을 스캔 시프트 모드로 동작시켜, 상기 복수의 스캔 플립플롭에 저장된 제1 출력 비트를 전달받는 것을 특징으로 하는 디지털 회로의 방사선 내성평가 시스템.
제4항에 있어서, 상기 제어부는
상기 테스트용 입력 비트와 상기 제1 출력 비트를 기반으로 상기 전체 스캔 플립플롭의 정적 소프트 에러율 또는 각 스캔 플립플롭의 정적 소프트 에러율을 계산하는 것을 특징으로 하는 디지털 회로의 방사선 내성평가 시스템.
제5항에 있어서, 상기 제어부는 하기의 식
SER_{static_ff}=에러가 감지된 스캔 플립플롭의 전체 개수/(방사선 조사 시간(초)*방사선 선속)*(방사선 조사시간*전체 스캔 플립플롭의 개수)에 의해 상기 전체 스캔 플립플롭의 정적 소프트 에러율을 계산하는 것을 특징으로 하는 디지털 회로의 방사선 내성평가 시스템.
제1항에 있어서, 상기 제어부는
궤환루프 생성 신호와 테스트용 입력 비트를 생성하여 상기 검사 대상회로에 전달하여, 상기 복수의 스캔 플립플롭으로 구성된 스캔 체인의 입출력이 궤환루프가 되도록 구성하고,
제2 방사선 발생신호를 생성하여 상기 방사선 발생기에 전달하여, 상기 검사 대상회로에 제2 시간 동안 방사선을 조사하고,
상기 검사 대상회로에 스캔 시프트 모드 동작 신호를 전달하여, 상기 검사 대상회로가 상기 방사선이 조사되는 제2 시간 동안 스캔 시프트 모드로 상기 입출력이 궤환루프인 스캔 체인을 동작시키고,
상기 제2 시간 경과 후 궤환루프 제거 신호를 생성하여 상기 검사 대상회로에 전달하여 상기 궤환루프를 끊고, 상기 복수의 스캔 플립플롭을 스캔 시프트 모드로 동작시켜, 상기 복수의 스캔 플립플롭에 저장된 제2 출력 비트- 상기 제2 출력 비트는 상기 방사선 조사 후의 상기 각각의 스캔 플립플롭에 저장된 출력 비트임-를 전달받는 것을 특징으로 하는 디지털 회로의 방사선 내성평가 시스템.
제7항에 있어서, 상기 제어부는
상기 테스트용 입력 비트와 상기 제2 출력 비트를 기반으로 상기 스캔 플립플롭의 동적 소프트 에러율을 계산하는 것을 특징으로 하는 디지털 회로의 방사선 내성평가 시스템.
제8항에 있어서, 상기 제어부는 하기의 식
SER_dynamic _{_ff}=에러가 감지된 스캔 플립플롭의 전체 개수/(방사선 조사 시간(초)*방사선 선속)*(방사선 조사시간*전체 스캔 플립플롭의 개수)에 의해 상기 스캔 플립플롭의 동적 소프트 에러율을 계산하는 것을 특징으로 하는 디지털 회로의 방사선 내성평가 시스템.
제1항에 있어서, 상기 제어부는
상기 검사 대상회로에 스캔 시프트 모드 동작 신호와 테스트용 입력 비트를 전달하여, 상기 복수의 스캔 플립플롭을 스캔 시프트 모드로 동작시켜 각각의 스캔 플립플롭에 상기 테스트용 입력 비트를 저장시키고,
이후, 제3 방사선 발생신호를 상기 방사선 발생기로 전달하여 방사선을 상기 검사 대상회로에 제3 시간 동안 조사하고,
1 클럭(clock) 신호와 캡처모드 동작 신호를 생성하여 상기 검사 대상회로에 전달하여, 상기 방사선이 조사되는 제3 시간 동안 상기 복수의 스캔 플립플롭을 캡쳐 모드로 전환시켜, 상기 논리회로의 출력 비트를 상기 복수의 스캔 플립플롭에 저장하고
상기 제3 시간 이후에, 상기 검사 대상회로에 스캔 시프트 모드 동작 신호를 전달하여 상기 복수의 스캔 플립플롭을 스캔 시프트 모드로 동작시켜, 제3 출력 비트 -상기 제3 출력 비트는 상기 1 클럭 동안에 상기 각각의 스캔 플립플롭에 저장된 상기 논리회로의 출력 비트임-를 전달받는 것을 특징으로 하는 디지털 회로의 방사선 내성평가 시스템.
제10항에 있어서, 상기 제어부는
상기 테스트용 입력 비트와 상기 제3 출력 비트를 기반으로 상기 1 클럭 동안의 상기 논리회로의 소프트 에러율을 계산하는 것을 특징으로 하는 디지털 회로의 방사선 내성평가 시스템.
제10항에 있어서, 상기 제어부는 하기의 식
SER_{1time_comb}=에러가 발생된 스캔 플립플롭의 수/(1클럭 시간(초)*방사선의 선속)*(방사선 조사시간*전체 스캔 플립플롭의 개수)
에 의해 상기 1 클럭 동안의 상기 논리회로의 소프트 에러율을 계산하는 것을 특징으로 하는 디지털 회로의 방사선 내성평가 시스템.
복수의 논리회로와 상기 복수의 논리회로에 대응하여 배치된 복수의 스캔 플립플롭을 포함하는 검사 대상회로의 소프트 에러율을 구하는 단계에 있어서,
상기 소프트 에러율을 구하는 단계는
상기 검사 대상회로의 스캔 플립플롭의 임계 전하량에 의해 결정되는 상기 스캔 플립플롭의 정적 소프트 에러율을 구하는 단계;
상기 정적 소프트 에러율을 구하는 단계 이후에, 상기 복수의 스캔 플립플롭으로 구성된 스캔 체인의 입출력이 궤환루프 (feedback loop) 를 형성하도록 하여 상기 스캔 체인의 마지막 스캔 플립플롭의 출력이 상기 스캔 체인의 제1 스캔 플립플롭의 입력이 되도록 하여 상기 스캔 플립플롭의 동적 동작에 의해 결정되는 상기 스캔 플립플롭의 동적 소프트 에러율을 구하는 단계;
상기 동적 소프트 에러율을 구하는 단계 이후에, 상기 논리회로의 논리적 전달 특성에 대한 전기적 소프트 에러 발생 및 전달 특성에 의해 결정되는 논리회로의 소프트 에러율을 구하는 단계를 포함하는 디지털 회로의 방사선 내성 평가 방법.
제13항에 있어서, 상기 스캔 플립플롭의 정적 소프트 에러율을 구하는 단계는
(a-1) 상기 복수의 스캔 플립플롭에 테스트용 비트를 저장하는 단계;
(a-2) 제1 시간 동안 상기 검사 대상회로에 방사선을 조사하는 단계; 및
(a-3) 상기 제1 시간 이후에 복수의 스캔 플립플롭에 저장된 제1 출력 비트를 제공받는 단계를 포함하는 것을 특징으로 하는 디지털 회로의 방사선 내성 평가 방법.
제14항에 있어서,
(a-4) 상기 제1 출력 비트와 상기 테스트용 비트를 기반으로 상기 스캔 플립플롭의 정적 소프트 에러율을 계산하는 단계를 더 포함하는 디지털 회로의 방사선 내성 평가 방법.
제15항에 있어서,
상기 스캔 플립플롭의 정적 소프트 에러율은 하기의 식
SER_{static_ff}=에러가 감지된 스캔 플립플롭의 전체 개수/(방사선 조사 시간(초)*방사선 선속)*(방사선 조사시간*전체 스캔 플립플롭의 개수)
에 의하는 것을 특징으로 하는 디지털 회로의 방사선 내성 평가 방법.
제13항에 있어서, 상기 스캔 플립플롭의 동적 소프트 에러율을 구하는 단계는
(b-1) 상기 복수의 스캔 플립플롭으로 구성된 스캔 체인의 입출력이 궤환루프-상기 궤환루프는 제1 스캔 플립플롭에 테스트용 비트가 입력되고, N-1 스캔 플립플롭의 출력이 N 번째 스캔 플립플롭의 입력이 되고, 마지막 스캔 플립플롭의 출력이 상기 제1 스캔 플립플롭의 입력이 되도록 스캔 체인을 구성하는 단계;
(b-2) 제2시간 동안 상기 검사 대상회로에 방사선을 조사하고, 상기 방사선이 조사되는 제2 시간 동안 상기 스캔 체인을 동작시키는 단계;
(b-3) 상기 제2 시간 경과 후, 상기 궤환루프를 끊고, 상기 복수의 스캔 플립플롭에 저장된 제2 출력 비트를 제공받는 단계를 포함하는 것을 특징으로 하는 디지털 회로의 방사선 내성 평가 방법.
제17항에 있어서, 상기 스캔 플립플롭의 동적 소프트 에러율을 구하는 단계는,
(b-4) 상기 제2 출력 비트와 상기 테스트용 비트를 기반으로 상기 스캔 플립플롭의 동적 소프트 에러율을 계산하는 단계를 더 포함하는 디지털 회로의 방사선 내성 평가 방법.
제18항에 있어서, 상기 스캔 플립플롭의 동적 소프트 에러율은
하기의 식
SER_dynamic _{_ff}=에러가 감지된 스캔 플립플롭의 전체 개수/(방사선 조사 시간(초)*방사선 선속)*(방사선 조사시간*전체 스캔 플립플롭의 개수)
에 의해 계산되는 것을 특징으로 하는 디지털 회로의 방사선 내성 평가 방법.
제13항에 있어서, 상기 논리회로의 소프트 에러율을 구하는 단계는
(c-1) 상기 복수의 스캔 플립플롭에 테스트용 입력 비트를 저장하는 단계;
(c-2) 제3 시간 동안 상기 검사 대상회로에 방사선을 조사하고, 상기 방사선이 조사되는 제3 시간 동안 논리회로의 출력을 상기 복수의 스캔 플립플롭에 저장하는 단계;
(c-3) 상기 제3 시간 이후에 복수의 스캔 플립플롭에 저장된 제3 출력 비트-상기 제3 출력 비트는 1 클럭 동안에 상기 복수의 스캔 플립플롭에 저장된 상기 논리회로의 출력 비트임-를 제공받는 단계를 포함하는 것을 특징으로 하는 디지털 회로의 방사선 내성 평가 방법.
제20항에 있어서,
상기 테스트용 입력 비트와 상기 제3 출력 비트를 기반으로 상기 1 클럭 동안의 상기 논리회로의 소프트 에러율을 계산하는 것을 특징으로 하는 디지털 회로의 방사선 내성 평가 방법.
제21항에 있어서, 상기 1 클럭 동안의 상기 논리회로의 소프트 에러율은 하기의 식
SER_1time _{_comb}=에러가 발생된 스캔 플립플롭의 수/(1클럭 시간(초)*방사선의 선속)*(방사선 조사시간*전체 스캔 플립플롭의 개수)
에 의해 계산되는 것을 특징으로 하는 디지털 회로의 방사선 내성 평가 방법.
제22항에 있어서, 상기 논리회로의 소프트 에러율은
상기 1 클럭 동안의 상기 논리회로의 소프트 에러율과 상기 전체 스캔 플립플롭의 정적 소프트 에러율의 차인 것을 특징으로 하는 디지털 회로의 방사선 내성 평가 방법.