KR101693002B1 - 홀 가공을 통한 수직형 발광 다이오드의 제조방법 - Google Patents

홀 가공을 통한 수직형 발광 다이오드의 제조방법 Download PDF

Info

Publication number
KR101693002B1
KR101693002B1 KR1020150088502A KR20150088502A KR101693002B1 KR 101693002 B1 KR101693002 B1 KR 101693002B1 KR 1020150088502 A KR1020150088502 A KR 1020150088502A KR 20150088502 A KR20150088502 A KR 20150088502A KR 101693002 B1 KR101693002 B1 KR 101693002B1
Authority
KR
South Korea
Prior art keywords
sapphire substrate
electrode
hole
layer
vertical
Prior art date
Application number
KR1020150088502A
Other languages
English (en)
Other versions
KR20160150466A (ko
Inventor
이강석
Original Assignee
주식회사 엘지에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지에스 filed Critical 주식회사 엘지에스
Priority to KR1020150088502A priority Critical patent/KR101693002B1/ko
Publication of KR20160150466A publication Critical patent/KR20160150466A/ko
Application granted granted Critical
Publication of KR101693002B1 publication Critical patent/KR101693002B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 수직형 발광 다이오드의 제조방법에 관한 것으로서, 수직형 발광 다이오드의 제조방법에 있어서, 패턴층이 형성된 사파이어 기판(Patterned Sapphire Substrate, PSS) 상에 반도체 에피층을 형성하는 제1단계와, 상기 사파이어 기판의 하부측에서 상기 사파이어 기판의 패턴층의 이면까지 수직홀을 가공하는 제2단계와, 상기 에피층의 이면이 노출될 때까지 상기 수직홀을 추가 가공하는 제3단계와, 상기 수직홀 내부에 홀전극을 충진하는 제4단계와, 상기 에피층 상부에 상부전극을 형성하는 제5단계와, 상기 수직홀 하측의 상기 사파이어 기판 하부에는 하부전극을 형성하여 상기 홀전극을 통해 상기 에피층과 상기 상부전극 및 하부전극을 전기적으로 접속시키는 제6단계를 포함하여 이루어지는 것을 특징으로 하는 홀 가공을 통한 수직형 발광 다이오드의 제조방법을 기술적 요지로 한다. 이에 의해 본 발명은 사파이어 기판을 제거하는 공정을 포함하지 않으므로, 반도체 에피층의 손상을 최소화면서, 사파이어 기판의 하부측에서 수직홀을 가공하여 홀전극을 구현함으로써 사파이어 기판의 가공이 용이하여 공정 프로세스가 간단하며, 사파이어 기판의 필요한 영역에 수직홀만을 형성하게 되므로, 사파이어 기판의 패턴층의 제거를 최소화하여 광효율을 더욱 향상시키는 이점이 있다.

Description

홀 가공을 통한 수직형 발광 다이오드의 제조방법{manufacturing method of vertical type LED by hall process}
본 발명은 수직형 발광 다이오드의 제조방법에 관한 것으로서, 특히 사파이어 기판을 제거하는 공정을 포함하지 않아 반도체 에피층의 손상을 최소화면서 사파이어 기판의 하부측에서 수직홀을 가공하여 홀전극을 구현하여 공정 프로세스가 간단한 홀 가공을 통한 수직형 발광 다이오드의 제조방법에 관한 것이다.
발광 다이오드는 전류를 빛으로 변환시키는 반도체 소자로서, 전자, 통신, 조명 기기를 비롯한 다양한 분야에 응용되고 있으며, 전극의 구조에 따라 수평형과 수직형으로 제작될 수 있다.
수직 구조의 발광 다이오드의 경우 수평 구조의 발광 다이오드에 비해 열 방출 효과 및 전류확산 효과가 뛰어나, 고출력을 필요로 하는 발광 다이오드에 적용되고 있다.
일반적으로 수직 구조의 발광 다이오드는, 제1도전형 반도체층, 활성층 및 제2도전형 반도체층으로 이루어진 박막 적층체와, 상기 박막 적층체의 상부 및 하부에 형성된 제1 및 제2 전극으로 크게 구성된다.
상기 박막 적층체는 발광에 기여하는 부분으로서, InAs, InP, GaAs, GaP 기반의 적색 또는 녹색 광을 내는 발광 다이오드, GaN, InN, AlN(질화물계) 기반의 청색 및 자외선 광을 내는 발광 다이오드가 개발되고 있으며, 이러한 다양한 발광 파장에 따른 발광 다이오드를 칩형태로 함께 사용하거나, 형광체를 이용하여 백색을 내는 발광 다이오드로의 연구도 진행되어 조명 기기로도 널리 연구되고 있다.
특히, 질화물계 발광 다이오드의 경우, 단파장 광을 포함한 비교적 넓은 파장 대역의 광을 생성할 수 있으며, As와 같은 유해 물질을 포함하지 않는 장점이 있어, 차세대 광원으로 더욱 각광받고 있다.
일반적으로 InAs, InP, GaAs, GaP 기반의 박막 적층체는 도전성 기판 상층에 형성되기 때문에 수직 구조의 발광 다이오드를 제작하는 것이 용이하나, 질화물계 반도체 물질을 기반으로 하는 경우에는 여러 가지 문제점이 있다.
일반적으로 GaN과 같은 질화물계 반도체 물질은 공기와의 굴절률의 차이에 의해 활성층에서 생성된 빛의 일부만이 발광에 이용되고 대부분의 빛은 내부로 흡수되어 양자효율이 낮은 단점이 있다.
따라서, 질화물계 반도체 물질의 발광 효율을 향상시키기 위한 기술이 다양하게 연구되고 있으며, 발광 효율 향상을 위해서는 기판 상에 질화물계 반도체 박막 적층체를 에피탁셜하게 성장시켜 결정 결함 발생을 최소화시키는 것이 매우 중요하다.
이를 위해 질화물계 반도체와 격자 상수가 유사한 사파이어 기판이 베이스 기판으로 널리 사용되고 있다. 그러나, 사파이어 기판은 절연체이기 때문에 하부전극 및 제2전극이 박막 적층체 상하측에 구현되는 수직 구조의 발광 다이오드를 적용하는 것이 용이하지 않은 단점이 있다.
따라서, 전극 형성을 위해 사파이어 기판을 제거하는 공정을 거치게 되는데, 종래에는 사파이어 기판을 제거하기 위해 화학적 리프트 오프 방법, 기계적 그라인딩 방법 또는 레이저 리프트 오프 방법 등을 이용하였다.
그러나, 화학적 리프트 오프 방법은 화학 물질에 의해 질화물계 반도체 박막이 손상되기 쉬우며, 공정 시간이 많이 걸리는 문제가 있고, 기계적 그라인딩 방법은 사파이어 기판 제거 후 질화물계 반도체 박막의 평탄화가 어려운 문제가 있으며, 또한 경도가 높은 사파이어 기판 전체를 그라인딩해야 하는 어려움이 있다. 또한, 레이저 리프트 오프 방법은 레이저에 의한 충격에 의해 질화물계 반도체 박막이 손상되어 발광 다이오드의 성능이 떨어지는 문제가 발생하고 있다.
즉, 반도체 박막의 손상을 최소화하면서 기판의 제거가 용이하지 않아, 최근에는 사파이어 기판을 제거하지 않고, 사파이어 기판 상에 홈을 형성하여 제1도전형 반도체층이 노출되도록 하여 하부전극을 형성하는 기술이 있다.
종래 기술로서, 대한민국특허청 공개특허공보 공개번호 10-2014-0035574호(발광 다이오드 및 그것을 제조하는 방법)가 있다. 상기 종래 기술은 기판 상에 제1도전형 반도체층, 활성층, 제2도전형 반도체층을 순차적으로 형성한 후, 기판의 하부에 하부전극을 형성하되, 상기 하부전극을 기판을 관통하여 상기 제1도전형 반도체층에 전기적으로 접속되도록 하는 것이다. 이를 위해 기판은 일 방향으로 연장하는 홈을 형성하고, 상기 홈에 하부전극을 형성하여 제1도전형 반도체층과 전기적으로 접속되도록 하는 것이다.
그러나, 상기의 종래 기술은 일정한 간격으로 길게 홈을 파서 진행을 하게 되므로, 에피층(박막 적층체)의 두께가 낮아 에피층의 손상을 초래하게 되며, 기판에 홈을 형성하기 위해 그라인딩 또는 식각 방법 만을 이용하므로, 에피층을 손상시킬 염려가 있으며, 정밀한 가공이 어려운 문제점이 있다.
또한, 상기의 종래 기술은 기판에 형성된 홈에 의해 PSS(Patterned Sapphire Substrate, PSS) 패턴이 제거되는 부분이 많아서, PSS 기판의 광효율 향상에 기여하는 부분이 감소하게 된다.
공개특허공보 공개번호 10-2014-0035574호. 등록특허공보 등록번호 10-1296946호. 공개특허공보 공개번호 10-2006-0025211호.
본 발명은 상기 문제점을 해결하기 위한 것으로서, 사파이어 기판을 제거하는 공정을 포함하지 않아 반도체 에피층의 손상을 최소화면서 사파이어 기판의 하부측에서 수직홀을 가공하여 홀전극을 구현하여 공정 프로세스가 간단한 홀 가공을 통한 수직형 발광 다이오드의 제조방법의 제공을 그 목적으로 한다.
상기 목적을 달성하기 위해 본 발명은, 수직형 발광 다이오드의 제조방법에 있어서, 패턴층이 형성된 사파이어 기판(Patterned Sapphire Substrate, PSS) 상에 반도체 에피층을 형성하는 제1단계와, 상기 사파이어 기판의 하부측에서 상기 사파이어 기판의 패턴층의 이면까지 수직홀을 가공하는 제2단계와, 상기 에피층의 이면이 노출될 때까지 상기 수직홀을 추가 가공하는 제3단계와, 상기 수직홀 내부에 홀전극을 충진하는 제4단계와, 상기 에피층 상부에 상부전극을 형성하는 제5단계와, 상기 수직홀 하측의 상기 사파이어 기판 하부에는 하부전극을 형성하여 상기 홀전극을 통해 상기 에피층과 상기 상부전극 및 하부전극을 전기적으로 접속시키는 제6단계를 포함하여 이루어지는 것을 특징으로 하는 홀 가공을 통한 수직형 발광 다이오드의 제조방법을 기술적 요지로 한다.
또한, 상기 제2단계의 수직홀의 가공은, 상기 사파이어 기판의 수직홀이 형성되는 영역에 초음파 크랙부 또는 레이저 크랙부를 형성한 후 이루어지는 것이 바람직하다.
여기에서, 상기 제2단계의 수직홀의 가공은, 건식 또는 습식 식각에 의해 구현되는 것이 바람직하며, 상기 제2단계 이후에 상기 사파이어 기판의 이면을 랩핑(lapping)하는 공정이 더 이루어지는 것이 바람직하다.
또한, 상기 제3단계의 상기 수직홀의 추가 가공은, 유도결합플라즈마에 의한 식각, 습식 식각, 레이저 미세가공 중 어느 하나의 방법에 의해 구현되는 것이 바람직하다.
또한, 상기 제4단계의 홀전극의 충진은, 증착 또는 도금 공정에 의해 이루어지는 것이 바람직하다.
또한, 상기 제6단계 이후에, 열처리를 수행하여 홀전극 및 하부전극 그리고 에피층 및 상부전극이 오믹(ohmic) 접촉되는 것이 바람직하다.
한편, 상기 하부전극, 홀전극, 사파이어 기판, 에피층 및 상부전극을 포함하는 개별칩 형태로 분리하여 사용할 수도 있다.
본 발명은 사파이어 기판을 제거하는 공정을 포함하지 않으므로, 반도체 에피층의 손상을 최소화면서, 사파이어 기판의 하부측에서 수직홀을 가공하여 홀전극을 구현함으로써 사파이어 기판의 가공이 용이하여 공정 프로세스가 간단하여 제조 시간을 단축시키는 효과가 있다.
또한, 사파이어 기판의 넓은 영역을 제거한 홈을 형성하여 하부전극을 형성하는 기존의 방법과는 달리, 사파이어 기판의 필요한 영역에 수직홀만을 형성하게 되므로, 사파이어 기판의 가공이 용이함과 더불어, 사파이어 기판의 패턴층의 제거를 최소화하여 광효율을 더욱 향상시키는 효과가 있다.
또한, 포토마스크나 금속마스크를 이용한 사파이어 기판의 하부의 수직홀 가공 방법은 대면적 소자의 제작이 용이하도록 하며, 수직홀 내부에 홀전극을 충진함으로써, 상기 반도체 에피층과의 전기적 접속이 이루어지도록 함과 동시에 발광 다이오드의 구동 중에 발생하는 열을 방출시킬 수 있어 고효율 및 신뢰성이 향상된 발광 다이오드를 제공할 수 있는 효과가 있다.
도 1 - 본 발명에 따른 수직형 발광 다이오드의 제조방법에 대한 모식도.
도 2 - 본 발명에 따른 패턴층이 형성된 사파이어 기판의 전자현미경 사진을 나타낸 도.
도 3 - 본 발명에 따른 수직형 발광 다이오드의 개별칩 제조에 따른 모식도.
도 4 - 본 발명의 일실시예에 따라 사파이어 기판 상에 제작되는 에피층 및 수직홀 등의 사진을 나타낸 도.
도 5 - 본 발명의 일실시예에 따른 수직홀의 전자현미경 사진을 나타낸 도.
본 발명은 수직형 발광 다이오드의 제조방법에 관한 것으로서, 특히 사파이어 기판의 하부측에서 수직홀을 가공하여 홀전극을 구현함으로써, 반도체 에피층의 손상을 최소화면서 사파이어 기판의 가공이 용이하여 공정 프로세스가 간단한 수직형 발광 다이오드의 제조방법에 관한 것이다.
또한, 패턴층이 형성된 사파이어 기판(Patterned Sapphire Substrate, PSS)에 있어서, 패턴층의 제거를 최소화하여 광효율을 더욱 향상시키고, 수직홀 가공에 따른 대면적 소자의 제작이 용이하며, 수직홀 내부에 홀전극을 충진하여 에피층과의 전기적 접속이 이루어지도록 함과 동시에 발광 다이오드의 구동 중에 발생하는 열을 방출시킬 수 있어 고효율 및 신뢰성이 향상된 발광 다이오드를 제공할 수 있게 된다.
이하에서는 첨부된 도면을 참조하여 본 발명에 대해 상세히 설명하고자 한다. 도 1은 본 발명에 따른 수직형 발광 다이오드의 제조방법에 대한 모식도이며, 도 2는 본 발명의 일실시예에 따른 패턴층이 형성된 사파이어 기판의 전자현미경 사진을 나타낸 도이고, 도 3은 본 발명에 따른 수직형 발광 다이오드의 개별칩 제조에 따른 모식도이고, 도 4는 본 발명의 일실시예에 따라 사파이어 기판 상에 제작되는 에피층 및 수직홀 등의 사진을 나타낸 도이고, 도 5는 본 발명의 일실시예에 따른 수직홀의 전자현미경 사진을 나타낸 것이다.
도 1에 도시된 바와 같이 본 발명에 따른 수직형 발광 다이오드의 제조방법은, 수직형 발광 다이오드의 제조방법에 있어서, 패턴층(110)이 형성된 사파이어 기판(Patterned Sapphire Substrate, PSS)(100) 상에 반도체 에피층(200)을 형성하는 제1단계와, 상기 사파이어 기판(100)의 하부측에서 상기 사파이어 기판(100)의 패턴층(110)의 이면까지 수직홀(300)을 가공하는 제2단계와, 상기 에피층(200)의 이면이 노출될 때까지 상기 수직홀(300)을 추가 가공하는 제3단계와, 상기 수직홀(300) 내부에 홀전극(400)을 충진하는 제4단계와, 상기 에피층(200) 상부에 상부전극(500)을 형성하는 제5단계와, 상기 수직홀(300) 하측의 상기 사파이어 기판(100) 하부에는 하부전극(600)을 형성하여 상기 홀전극(400)을 통해 상기 에피층(200)과 전기적으로 접속시키는 제6단계를 포함하여 이루어지는 것을 특징으로 하고 있다.
본 발명에 따른 사파이어 기판(100)은 패턴층(110)이 형성된 사파이어 기판(100)(Patterned Sapphire Substrate, PSS)으로써, 두께는 대략 100~450㎛로 형성되며, 랩핑(lapping) 공정을 거쳐 105~115㎛ 정도의 적절한 두께로 가공되게 된다.
상기 패턴층(110)이 형성된 사파이어 기판(100)은 광을 난반사시켜 발광 효율을 높이고 에피층(200)의 결정 결함을 최소화하기 위한 것으로서, 사파이어 기판(100) 표면에 포토리소그래피 공정이나 나노 임프린트 공정 등을 이용하여 요철패턴을 형성한 것이다. 이러한 사파이어 기판(100) 상에 형성된 요철패턴을 본 발명에서는 편의상 패턴층(110)이라고 한다.
도 2는 본 발명에 따른 패턴층(110)이 형성된 사파이어 기판(100)에 대한 전자현미경 사진을 나타낸 것으로서, 웨이프 패턴을 갖는 사파이어 기판(Wave-Patterned Sapphire Substrate, WPSS)을 나타낸 것이다.
상기 패턴층(110)이 형성된 사파이어 기판(100) 상에 반도체 에피층(200)을 형성한다.(제1단계)
본 발명에서의 상기 반도체 에피층(200)은 일반적으로 GaN, InN, AlN(질화물계) 기반의 반도체 박막으로써, 제1도전형 반도체층, 활성층, 제2도전형 반도체층을 순차적으로 형성하게 되며, 필요에 의해 이들을 단일층 또는 복수층으로 형성할 수 있으며, 도핑 농도를 조절하여 저항을 조절할 수 있도록 한다.
일반적으로 수직형 반도체 발광 다이오드는 사파이어 기판(100) 상에 버퍼층, n형 반도체층, n형 클래드층, 장벽층과 우물층으로 이루어진 단일 양자 우물 구조 또는 다중 양자 우물 구조를 이루는 활성층, p형 클래드층, p형 반도체층으로 형성할 수 있으며, 본 발명에서는 이러한 질화물계 기반(AlGaN, InGaN, AlGaInN)의 반도체 박막을 에피층(200)이라고 한다.
이러한 반도체 에피층(200)은 패턴층(110)이 형성된 사파이어 기판(100) 상에 MOCVD(metal organic chemical vapor deposition, 금속유기화학증착법), MBE(molecular beam epitaxy, 분자빔결정법) 등에 의해 성장시킨다.
그리고, 패턴층(110)이 형성된 사파이어 기판(100) 상에 반도체 에피층(200)을 형성한 후, 상기 사파이어 기판(100)의 하부측에서 상기 사파이어 기판(100)의 패턴층(110)의 이면까지 수직홀(300)을 가공한다.(제2단계)
여기에서, 상기 패턴층(110)을 남겨두고 사파이어 기판(100)의 패턴층(110)의 이면까지만 수직홀(300)을 가공하게 되며, 상기 수직홀(300)의 가공은 건식 또는 습식 식각에 의해 구현된다.
일반적으로 430㎛ 두께의 사파이어 기판(100)의 하부면 상에 상기 수직홀(300)의 패턴에 대응되는 포토마스크 또는 금속마스크를 형성시킨 후 사파이어 기판(100)의 하부측에서부터 건식 또는 습식 식각 공정을 통해 복수개의 수직홀(300)을 가공한다.
상기 수직홀(300)의 가공은 레이저 미세가공, ICP/RIE와 같은 건식 식각이나 습식 식각 공정에 의해 진행되게 되며, 상기 수직홀(300)의 깊이, 간격, 직경 등은 발광 다이오드의 사용 목적, 특성이나 필요에 따라 다양하게 형성할 수 있으며, 일실시예로 상기 수직홀(300)은 깊이 200~400㎛, 간격은 20~100㎛, 직경은 20~400㎛ 정도로 형성하며, 1차적으로 상기 사파이어 기판(100)의 패턴층(110)은 식각하지 않고 남겨두어 에피층(200)의 손상은 최소화하면서 광효율을 향상시킬 수 있도록 한다.
즉, 상기 사파이어 기판(100)의 하부측에서 수직홀(300)을 가공하게 되며, 상기 수직홀(300)의 깊이는 상기 패턴층(110)은 남겨두고 상기 패턴층(110)의 이면까지 가공하는 것이 바람직하다.
한편, 상기 수직홀(300)을 가공하기 전에 상기 사파이어 기판(100)의 수직홀(300)이 형성되는 영역에 초음파 크랙부 또는 레이저 크랙부를 형성한 후 이루어지도록 한다.
상기 초음파 크랙부의 형성은 미세한 초음파 발생팁(tip)을 상기 사파이어 기판(100)의 수직홀(300)이 형성되는 영역에 위치시켜 초음파를 인가함으로써 상기 사파이어 기판(100)의 수직홀(300) 영역에 미세한 크랙을 형성하고자 하는 것이다.
또한 상기 레이저 크랙부는 사파이어 기판(100)의 수직홀(300)이 형성되는 영역에 레이저를 인가하여 상기 사파이어 기판(100)의 수직홀(300) 영역에 미세한 크랙을 형성하고자 하는 것이다.
상기 초음파 크랙부 또는 레이저 크랙부는 사파이어 기판(100) 상에 브레이킹 라인(breaking line)은 형성되지 않도록 하면서 수직홀(300)이 형성되는 영역에 소정 깊이로 크랙부를 형성하고자 하는 것으로서, 상기 크랙부가 형성된 영역은 물리, 화학적으로 약하게 작용하게 되므로, 상기의 수직홀(300) 가공 시 가공이 매우 용이하게 되는 것이다.
즉, 상기 사파이어 기판(100)의 하부측에 미세한 크랙을 미리 수직홀(300)이 형성되는 영역에 형성해둠으로써, 상기 수직홀(300) 형성을 위한 건식 또는 습식 식각 공정을 위한 시간을 단축시키고, 수직홀(300) 형성이 용이하도록 하는 것이다.
그리고, 상기 사파이어 기판(100)의 패턴층(110)의 이면까지 수직홀(300)이 가공이 완료되면, 상기 사파이어 기판(100)의 이면을 랩핑(lapping)하여, 사파이어 기판(100)을 두께를 조절하도록 한다.
본 발명에 따른 사파이어 기판(100)은 랩핑(lapping) 공정을 거쳐 두께를 얇게 하였으며, 가공하기 용이하도록 105~115㎛ 정도로 랩핑한다. 여기에서 사파이어 기판(100)의 랩핑은 CMP(chemical mechanical polishing), ICP/RIE와 같은 건식 식각 공정 등을 이용한다.
그리고, 상기 사파이어 기판(100)의 패턴층(110)의 이면까지 수직홀(300)을 가공한 후, 상기 에피층(200)의 이면이 노출될 때까지 상기 수직홀(300)을 추가 가공하게 된다.(제3단계)
상기 수직홀(300)의 추가 가공은 ICP/RIE와 같은 건식 식각, 습식 식각 또는 레이저 미세가공과 같은 공정에 의해 수직홀(300) 내부에 남아 있는 사파이어를 제거하게 되며, 이는 수직홀(300)을 1차적으로 가공한 후 추가적으로 미세하게 가공함으로써 에피층(200)의 손상을 최소화하면서, 수직홀(300) 이외의 영역에서는 사파이이 기판의 패턴층(110)을 그대로 남겨두어 광효율을 더욱 향상시키도록 하는 것이다.
상기 수직홀(300)의 추가 가공 공정에 의해 상기 사파이어 기판(100)은 상기 수직홀(300)에 의해 관통되게 형성되어, 상기 에피층(200)의 이면이 노출되게 되는 것이다.
상기 수직홀(300)의 추가 가공 공정이 완료되면 사파이어 기판(100)을 전체적으로 알콜 등으로 크리닝 한 후, 상기 수직홀(300) 내부에 홀전극(400)을 충진하게 된다.(제4단계)
상기 홀전극(400)은 증착 또는 도금 공정에 의해 진행되게 되며, 충진되는 홀전극(400)은 전기전도도 및 열전도도가 우수한 금속, 예컨대 Ni, Co, Fe, Pt, Au, Ag, Al, Cr, Cu, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, U, V, Li 및 Zr, 더욱 바람직하게는 Ni, Pt, Au, Al, Ti 중 어느 하나 또는 이들의 합금으로 형성한다.
상기 홀전극(400)의 충진은 금속 타겟을 이용한 스퍼터링(sputtering), 화학기상증착법(chemical vapor deposition), 금속유기화학증착법(metal organic chemical vapor deposition) 등에 의해 증착하거나, 종래의 전해 도금 또는 무전해 도금 방법에 의해 도금하여 형성한다.
그리고, 상기 수직홀(300) 내부에 홀전극(400)의 충진이 완료되면 상기 에피층(200) 상부에 상부전극(500)을 형성하고, 상기 수직홀(300) 하측의 상기 사파이어 기판(100) 하부에는 하부전극(600)을 형성하여 상기 홀전극(400)을 통해 상기 에피층(200)과 상기 상부전극(500) 및 하부전극(600)이 전기적으로 접속되도록 한다.(제5단계, 제6단계)
상기 상부전극(500)은 상기 에피층(200) 상층에 ZnO 또는 ITO와 같은 투명 도전층을 형성한 후 그 상측에 패드전극 형태로 형성하며, 날개 패턴이나 도트(dot) 패턴 등 vf 특성에 맞게 자유롭게 형성한다. 상기 패드전극은 리프트 오프 공정이나 메탈에칭 공정 등에 의해 Ni, Pt, Au, Al, Ti 중 어느 하나 또는 이들의 합금으로 형성한다.
상기 하부전극(600)은 상기 홀전극(400)과 전기적으로 접속되도록 상기 홀전극(400)의 상측에 상기 사파이어 기판(100)의 전면에 형성하거나, 발광 다이오드가 단위 칩 형태로 가공되는 것을 고려하여 특정 영역 또는 도트(dot) 패턴으로 형성할 수도 있다.
이와 같이, 상부전극(500) 및 하부전극(600)의 형성이 완료되면 열처리를 수행하여 홀전극(400) 및 하부전극(600) 그리고 에피층(200) 및 상부전극(500)이 오믹(ohmic) 접촉되도록 한다.
또한, 도 3에 도시된 바와 같이, 필요에 의해 상기 하부전극(600), 홀전극(400), 사파이어 기판(100), 에피층(200) 및 상부전극(500)을 포함하는 개별칩 형태로 분리할 수도 있으며, 이는 레이저를 이용하여 스크라이빙 라인을 형성한 후 개별칩으로 분리하게 된다.
즉, 대면적 사파이어 기판에 형성된 상기 수직형 발광 다이오드를 필요에 의해 개별칩으로 분리하여 사용할 수 있으며, 상기 개별칩은 0.5mm, 1.0mm, 1.5mm, 2.0mm 등의 싸이즈로 형성된다.
도 4는 본 발명의 일실시예에 따라 사파이어 기판 상에 제작되는 에피층 및 수직홀 등의 사진을 나타낸 도이고, 도 5는 본 발명의 일실시예에 따른 수직홀의 전자현미경 사진을 나타낸 것이다.
도 4(a)는 패턴층이 형성된 사파이어 기판을 상측에서 찍은 사진을 나타낸 것으로서, 두께가 430㎛이며, 패턴층에 대한 상세 사진은 도 2에 도시한 웨이브 패턴(패턴층)이 형성된 사파이어 기판을 사용하였다.
도 4(b)는 상기 사파이어 기판 상에 질화물 기반의 반도체 에피층을 형성한 것을 나타낸 것이며, 도 4(c)는 사파이어 기판 하부 측에서 수직홀을 가공한 것이다. 이때 수직홀은 1차로 상기 패턴층의 하부까지 가공한 후 추가로 에피층이 노출될때까지 가공한다. 도 4(d)는 사파이어 기판의 랩핑을 수행하여 두께 110±5㎛ 정도가 되도록 형성한 것이다.
도 5는 사파이어 기판 상에 반도체 에피층을 형성한 후 형성된 수직홀에 대한 전자현미경 사진을 나타낸 것으로서, 깊이는 350㎛ 정도 형성되며(사파이어 기판이 완전히 관통되지 않았음. 패턴층의 이면까지만 가공하였으며, 추가 가공 공정에 의해 완전히 관통되게 됨), 폭은 350~380㎛ 정도로 형성하였다.
이와 같이, 본 발명은 사파이어 기판을 제거하는 공정을 포함하지 않으므로, 반도체 에피층의 손상을 최소화면서, 사파이어 기판의 하부측에서 수직홀을 가공하여 홀전극을 구현함으로써 사파이어 기판의 가공이 용이하여 공정 프로세스가 간단하여 제조 시간을 단축시키게 된다.
또한, 사파이어 기판의 넓은 영역을 제거한 홈을 형성하여 하부전극을 형성하는 기존의 방법과는 달리, 사파이어 기판의 필요한 영역에 수직홀만을 형성하게 되므로, 사파이어 기판의 가공이 용이함과 더불어, 사파이어 기판의 패턴층의 제거를 최소화하여 광효율을 더욱 향상시킬 수 있게 된다.
또한, 포토마스크나 금속마스크를 이용한 사파이어 기판의 하부의 수직홀 가공 방법은 대면적 소자의 제작이 용이하도록 하며, 상기 수직홀 내부에 홀전극을 충진함으로써, 상기 반도체 에피층과의 전기적 접속이 이루어지도록 함과 동시에 발광 다이오드의 구동 중에 발생하는 열을 방출시킬 수 있어 고효율 및 신뢰성이 향상된 발광 다이오드를 제공할 수 있게 되는 것이다.
100 : 사파이어 기판 110 : 패턴층
200 : 에피층 300 : 수직홀
400 : 홀전극 500 : 상부전극
600 : 하부전극

Claims (8)

  1. 수직형 발광 다이오드의 제조방법에 있어서,
    패턴층이 형성된 사파이어 기판(Patterned Sapphire Substrate, PSS) 상에 반도체 에피층을 형성하는 제1단계;
    상기 사파이어 기판의 하부측에서 상기 사파이어 기판의 패턴층의 이면까지 수직홀을 가공하는 제2단계;
    상기 에피층의 이면이 노출될 때까지 상기 수직홀을 추가 가공하는 제3단계;
    상기 수직홀 내부에 홀전극을 충진하는 제4단계;
    상기 에피층 상부에 상부전극을 형성하는 제5단계; 및
    상기 수직홀 하측의 상기 사파이어 기판 하부에는 하부전극을 형성하여 상기 홀전극을 통해 상기 에피층과 상기 상부전극 및 하부전극을 전기적으로 접속시키는 제6단계;를 포함하고,
    상기 제2단계의 수직홀의 가공은, 상기 사파이어 기판의 수직홀이 형성되는 영역에 초음파 크랙부 또는 레이저 크랙부를 형성한 후 이루어지는 것을 특징으로 하는 홀 가공을 통한 수직형 발광 다이오드의 제조방법.
  2. 삭제
  3. 제 1항에 있어서, 상기 제2단계의 수직홀의 가공은,
    건식 또는 습식 식각에 의해 구현되는 것을 특징으로 하는 홀 가공을 통한 수직형 발광 다이오드의 제조방법.
  4. 제 1항에 있어서, 상기 제2단계 이후에,
    상기 사파이어 기판의 이면을 랩핑(lapping)하는 공정이 더 이루어지는 것을 특징으로 하는 홀 가공을 통한 수직형 발광 다이오드의 제조방법.
  5. 제 1항에 있어서, 상기 제3단계의 상기 수직홀의 추가 가공은,
    유도결합플라즈마에 의한 식각, 습식 식각, 레이저 미세가공 중 어느 하나의 방법에 의해 구현되는 것을 특징으로 하는 홀 가공을 통한 수직형 발광 다이오드의 제조방법.
  6. 제 1항에 있어서, 상기 제4단계의 홀전극의 충진은,
    증착 또는 도금 공정에 의해 이루어지는 것을 특징으로 하는 홀 가공을 통한 수직형 발광 다이오드의 제조방법.
  7. 제 1항에 있어서, 상기 제6단계 이후에,
    열처리를 수행하여 홀전극 및 하부전극 그리고 에피층 및 상부전극이 오믹(ohmic) 접촉되는 것을 특징으로 하는 홀 가공을 통한 수직형 발광 다이오드의 제조방법.
  8. 제 1항 내지 제 7항 중의 어느 한 항에 있어서,
    상기 하부전극, 홀전극, 사파이어 기판, 에피층 및 상부전극을 포함하는 개별칩 형태로 분리하는 것을 특징으로 하는 홀 가공을 통한 수직형 발광 다이오드의 제조방법.
KR1020150088502A 2015-06-22 2015-06-22 홀 가공을 통한 수직형 발광 다이오드의 제조방법 KR101693002B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150088502A KR101693002B1 (ko) 2015-06-22 2015-06-22 홀 가공을 통한 수직형 발광 다이오드의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150088502A KR101693002B1 (ko) 2015-06-22 2015-06-22 홀 가공을 통한 수직형 발광 다이오드의 제조방법

Publications (2)

Publication Number Publication Date
KR20160150466A KR20160150466A (ko) 2016-12-30
KR101693002B1 true KR101693002B1 (ko) 2017-01-04

Family

ID=57737279

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150088502A KR101693002B1 (ko) 2015-06-22 2015-06-22 홀 가공을 통한 수직형 발광 다이오드의 제조방법

Country Status (1)

Country Link
KR (1) KR101693002B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101039904B1 (ko) * 2010-01-15 2011-06-09 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4055503B2 (ja) * 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
KR100648136B1 (ko) * 2004-03-03 2006-11-24 주식회사 이츠웰 발광 다이오드 및 그 제조 방법
KR20060025211A (ko) 2006-02-01 2006-03-20 주식회사 이츠웰 사파이어 기판 식각 방법을 이용한 수직형 전극 구조를가지는 레이저 다이오드 및 그 제조 방법
KR101296946B1 (ko) 2011-04-21 2013-08-14 영남대학교 산학협력단 화학적 리프트 오프 방식을 이용한 수직형 발광 다이오드 및 그 제조방법
KR20140035574A (ko) 2012-09-14 2014-03-24 주식회사 포스코엘이디 발광 다이오드 및 그것을 제조하는 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101039904B1 (ko) * 2010-01-15 2011-06-09 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법

Also Published As

Publication number Publication date
KR20160150466A (ko) 2016-12-30

Similar Documents

Publication Publication Date Title
KR101154494B1 (ko) 질소면의 표면상의 구조물 제조를 통한 고효율 3족 질화물계 발광다이오드
US8030102B2 (en) LED units fabrication method
KR101194844B1 (ko) 발광소자 및 그 제조방법
TWI429104B (zh) 用於製造垂直發光二極體結構之方法
US20150179875A1 (en) Template for growing semiconductor, method of separating growth substrate and method of fabricating light emitting device using the same
US7846753B2 (en) Vertical light emitting diode and method of making a vertical light emitting diode
SG185547A1 (en) Method of forming a light emitting diode structure and a light emitting diode structure
JP2010098068A (ja) 発光ダイオード及びその製造方法、並びにランプ
JP2012199357A (ja) 半導体発光素子及びその製造方法
TWI595683B (zh) 發光裝置及其製造方法
KR101428066B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법
KR20100061130A (ko) 질화물계 반도체 발광소자의 제조방법
US9048381B1 (en) Method for fabricating light-emitting diode device
KR101111748B1 (ko) 수직구조 질화갈륨계 반도체 발광소자의 제조방법
KR100752348B1 (ko) 수직 구조 발광 다이오드 제조 방법
KR101693002B1 (ko) 홀 가공을 통한 수직형 발광 다이오드의 제조방법
TWI438924B (zh) 半導體發光晶片製造方法
US9620670B2 (en) Solid state lighting dies with quantum emitters and associated methods of manufacturing
TW201318215A (zh) 發光二極體及其製造方法
KR20120016780A (ko) 수직형 발광소자 제조방법
KR20070002935A (ko) 수직형 반도체 발광 소자의 제조 방법
JP2006287120A (ja) 発光素子及びその製造方法
KR101364719B1 (ko) 수직형 발광 다이오드 제조방법
US8536585B2 (en) Semiconductor light emitting device including anode and cathode having the same metal structure
KR101018244B1 (ko) 질화물계 반도체 발광소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant