KR101692429B1 - Solar Cell - Google Patents

Solar Cell Download PDF

Info

Publication number
KR101692429B1
KR101692429B1 KR1020100081923A KR20100081923A KR101692429B1 KR 101692429 B1 KR101692429 B1 KR 101692429B1 KR 1020100081923 A KR1020100081923 A KR 1020100081923A KR 20100081923 A KR20100081923 A KR 20100081923A KR 101692429 B1 KR101692429 B1 KR 101692429B1
Authority
KR
South Korea
Prior art keywords
substrate
amorphous silicon
rear surface
emitter
bonds
Prior art date
Application number
KR1020100081923A
Other languages
Korean (ko)
Other versions
KR20120021964A (en
Inventor
어영주
박기훈
신호정
최정훈
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020100081923A priority Critical patent/KR101692429B1/en
Publication of KR20120021964A publication Critical patent/KR20120021964A/en
Application granted granted Critical
Publication of KR101692429B1 publication Critical patent/KR101692429B1/en

Links

Images

Classifications

    • H01L31/068
    • H01L31/0216
    • H01L31/0682
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells

Landscapes

  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Sustainable Development (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 태양전지에 관한 것이다.
본 발명의 일례에 따른 태양 전지는 광이 입사되는 입사면과 광이 입사면의 반대면인 후면을 포함하며, 제1 도전성 타입의 기판; 기판의 후면과 전기적으로 연결되어 있고 제1 도전성 타입과 반대인 제2 도전성 타입을 갖는 적어도 하나의 에미터부; 적어도 하나의 에미터부와 전기적으로 연결되어 있는 제 1 전극; 및 기판의 후면과 전기적으로 연결된 제 2 전극;을 포함하며, 에미터부는 내부의 Si-Si 결합의 개수가 7.48×1022/cm3 ~ 9.2×1022/cm3인 비정질 실리콘(Amorphous Silicon, A-Si)층을 포함한다.
The present invention relates to a solar cell.
A solar cell according to an example of the present invention includes a substrate of a first conductivity type, the substrate including an incident surface on which light is incident and a rear surface on which light is opposite to the incident surface; At least one emitter portion electrically connected to the backside of the substrate and having a second conductivity type opposite to the first conductivity type; A first electrode electrically connected to at least one emitter; And a second electrode back and electrically connected to the substrate, comprises, emitter layer is the number of the Si-Si bond of the interior of 7.48 × 10 22 / cm 3 ~ 9.2 × 10 22 / cm 3 Si (Amorphous Silicon, A-Si) layer.

Description

태양전지 {Solar Cell}Solar cell {Solar Cell}

본 발명은 태양전지에 관한 것이다.The present invention relates to a solar cell.

최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고, 이에 따라 태양 에너지로부터 전기 에너지를 생산하는 태양 전지가 주목 받고 있다. Recently, as energy resources such as oil and coal are expected to be depleted, interest in alternative energy to replace them is increasing, and solar cells that produce electric energy from solar energy are attracting attention.

일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)에 의해 p-n 접합을 형성하는 반도체부, 그리고 서로 다른 도전성 타입의 반도체부에 각각 연결된 전극을 구비한다.Typical solar cells have a semiconductor portion that forms a p-n junction by different conductive types, such as p-type and n-type, and electrodes connected to semiconductor portions of different conductivity types, respectively.

이러한 태양 전지에 빛이 입사되면 반도체에서 복수의 전자-정공 쌍이 생성되고, 생성된 전자-정공 쌍은 광기전력 효과(photovoltaic effect)에 의해 전하인 전자와 정공으로 각각 분리되어, 전자는 n형의 반도체부 쪽으로 이동하고 정공은 p형 반도체부 쪽으로 이동한다. 이동한 전자와 정공은 각각 p형의 반도체부와 n형의 반도체부에 연결된 서로 다른 전극에 의해 수집되고 이 전극들을 전선으로 연결하여 전력을 얻는다.When light is incident on such a solar cell, a plurality of electron-hole pairs are generated in the semiconductor, and the generated electron-hole pairs are separated into electrons and holes which are charged by the photovoltaic effect, The electrons move toward the semiconductor portion and the holes move toward the p-type semiconductor portion. The transferred electrons and holes are collected by the different electrodes connected to the p-type semiconductor portion and the n-type semiconductor portion, respectively, and the electrodes are connected by a wire to obtain electric power.

본 발명은 기판의 후면에 전극이 접촉되는 후면 접촉 태양 전지에 포함되는 비정질 실리콘(Amorphous Silicon, A-Si)층의 Si-Si 결합(Si-Si bond)의 개수를 최적화하여 광전 변환 효율이 향상된 태양 전지를 제공하는데 그 목적이 있다.The present invention optimizes the number of Si-Si bonds in an amorphous silicon (A-Si) layer included in a rear-contact solar cell in which electrodes are in contact with the rear surface of a substrate, The purpose is to provide a solar cell.

본 발명의 일례에 따른 태양 전지는 광이 입사되는 입사면과 광이 입사면의 반대면인 후면을 포함하며, 제1 도전성 타입의 기판; 기판의 후면과 전기적으로 연결되어 있고 제1 도전성 타입과 반대인 제2 도전성 타입을 갖는 적어도 하나의 에미터부; 적어도 하나의 에미터부와 전기적으로 연결되어 있는 제 1 전극; 및 기판의 후면과 전기적으로 연결된 제 2 전극;을 포함하며, 에미터부는 내부의 Si-Si 결합의 개수가 7.48×1022/cm3 ~ 9.2×1022/cm3인 비정질 실리콘(Amorphous Silicon, A-Si)층을 포함한다.A solar cell according to an example of the present invention includes a substrate of a first conductivity type, the substrate including an incident surface on which light is incident and a rear surface on which light is opposite to the incident surface; At least one emitter portion electrically connected to the backside of the substrate and having a second conductivity type opposite to the first conductivity type; A first electrode electrically connected to at least one emitter; And a second electrode back and electrically connected to the substrate, comprises, emitter layer is the number of the Si-Si bond of the interior of 7.48 × 10 22 / cm 3 ~ 9.2 × 10 22 / cm 3 Si (Amorphous Silicon, A-Si) layer.

여기서, 태양전지는 기판의 후면과 제 2 전극 사이에 배치되며, 제 1 도전성 타입을 갖는 후면 전계부;를 더 포함하며, 후면 전계부는 내부의 Si-Si 결합의 개수가 7.48×1022/cm3 ~ 9.2×1022/cm3인 비정질 실리콘(Amorphous Silicon, A-Si)층을 포함할 수 있다.Here, the solar cell is disposed between the back and the second electrode of the substrate, the first system unit back former having a conductivity type; further comprising: a rear electric field portion, the number of Si-Si bond of the interior 7.48 × 10 22 / cm (A-Si) layer having a thickness of 3 to 9.2 x 10 < 22 > / cm < 3 >.

또한, 태양전지는 기판의 후면과 에미터부 및 기판의 후면과 후면 전계부 사이에 배치되는 후면 보호부;를 더 포함하며, 후면 보호부는 내부의 Si-Si 결합의 개수가 7.48×1022/cm3 ~ 9.2×1022/cm3인 비정질 실리콘(Amorphous Silicon, A-Si)층을 포함할 수 있다.In addition, the solar cell rear protection unit is arranged between the substrate back side and the emitter layer and a back and the back around the system unit of the substrate, further comprising a rear protection unit, the number of Si-Si bond of the interior 7.48 × 10 22 / cm (A-Si) layer having a thickness of 3 to 9.2 x 10 < 22 > / cm < 3 >.

또한, 태양전지는 기판의 입사면에 배치되는 전면 보호부;를 더 포함하며, 전면 보호부는 내부의 Si-Si 결합의 개수가 7.48×1022/cm3 ~ 9.2×1022/cm3인 비정질 실리콘(Amorphous Silicon, A-Si)층을 포함할 수 있다.The solar cell includes a front protection unit is arranged on the incident surface of the substrate, further comprising a front protection unit if the number of the Si-Si bond of the interior 7.48 × 10 22 / cm 3 ~ 9.2 × 10 22 / cm 3 of amorphous Silicon (Amorphous Silicon, A-Si) layer.

여기서, 비정질 실리콘층 내부의 Si-H 결합 개수는 Si-Si 결합 개수보다 낮게 할 수 있다.Here, the number of Si-H bonds in the amorphous silicon layer can be made lower than the number of Si-Si bonds.

또한, 비정질 실리콘층 내부의 Si-H 결합 개수는 불포화 결합(Dangling Bond) 개수보다 높게 할 수 있다.Further, the number of Si-H bonds in the amorphous silicon layer can be made higher than the number of unsaturated bonds (dangling bonds).

또한, 비정질 실리콘층은 챔버 내부에서 수소 가수(H2) 대 실란 가스(SiH4)의 비율(H2/SiH4)이 3 내지 60 사이인 상태에서 층착되어 형성될 수 있다.Also, the amorphous silicon layer may be formed by depositing in a state where the ratio (H2 / SiH4) of the hydrogen hydride (H2) to the silane gas (SiH4) in the chamber is between 3 and 60.

또한, 에미터부의 폭은 후면 전계부의 폭보다 크게 할 수 있다.Further, the width of the emitter portion can be made larger than the width of the rear surface electric field portion.

일례로, 에미터부의 폭 대비 후면 전계부의 폭에 대한 비는 1.5 내지 2.5 사이가 되도록 할 수 있다.For example, the ratio of the width of the emitter portion to the width of the rear surface electric portion may be between 1.5 and 2.5.

또한, 후면 보호부 중 기판의 후면과 에미터부 사이에 위치한 후면 보호부 일부의 두께 또는 기판의 후면과 후면 전계부 사이에 위치한 후면 보호부 일부의 두께는 후면 보호부 나머지 부분의 두께보다 얇게 형성될 수 있다.In addition, the thickness of a part of the rear surface protection part located between the rear surface of the substrate and the rear surface protection part located between the rear surface and the emitter part of the substrate, or the thickness of the part of the rear surface protection part positioned between the rear surface and the rear surface part of the substrate, .

본 발명에 따른 태양전지는 전술한 바와 같이 비정질 실리콘층 내부의 Si-Si 결합 개수를 조절함으로써 광전 변환 효율을 향상시키는 효과가 있다.The solar cell according to the present invention has the effect of improving the photoelectric conversion efficiency by controlling the number of Si-Si bonds in the amorphous silicon layer as described above.

도 1 및 도 2는 본 발명에 따른 태양전지의 일례에 대해 설명하기 위한 도면이다.
도 3는 비정질 실리콘층 내부의 Si-Si 결합 개수에 따른 태양 전지의 효율에 대해 설명하기 위한 도면이다.
도 4은 수소 가스와 실란 가스의 비율에 따른 Si-Si 결합 개수에 대해 설명하기 위한 도면이다.
도 5는 본 발명의 다른 일례에 따른 태양 전지에 대하여 상세하게 설명한다.
1 and 2 are views for explaining an example of a solar cell according to the present invention.
3 is a view for explaining the efficiency of a solar cell according to the number of Si-Si bonds in the amorphous silicon layer.
4 is a view for explaining the number of Si-Si bonds according to the ratio of the hydrogen gas and the silane gas.
5 illustrates a solar cell according to another embodiment of the present invention.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In order to clearly illustrate the present invention, parts not related to the description are omitted, and similar parts are denoted by like reference characters throughout the specification.

층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 “전체적”으로 형성되어 있다고 할 때에는 다른 부분의 전체 면(또는 전면)에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.
When a layer, film, region, plate, or the like is referred to as being "on" another portion, it includes not only the case directly above another portion but also the case where there is another portion in between. Conversely, when a part is "directly over" another part, it means that there is no other part in the middle. Also, when a part is formed as "whole" on the other part, it means not only that it is formed on the entire surface (or the front surface) of the other part but also not on the edge part.

이하, 첨부된 도면을 참조하여 본 발명에 따른 태양전지를 상세히 설명하기로 한다.Hereinafter, a solar cell according to the present invention will be described in detail with reference to the accompanying drawings.

먼저, 도 1 및 도 2를 참고로 하여 본 발명의 일례에 따른 태양 전지에 대하여 상세하게 설명한다.First, a solar cell according to an example of the present invention will be described in detail with reference to FIGS. 1 and 2. FIG.

도 1은 본 발명의 한 실시예에 따른 태양 전지의 일부 사시도이고, 도 2는 도 1에 도시한 태양 전지를 II-II선을 따라 잘라 도시한 단면도이다.FIG. 1 is a partial perspective view of a solar cell according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along line II-II of the solar cell shown in FIG.

도 1 및 도 2를 참고로 하면, 본 발명의 일례에 따른 태양 전지(1)는 기판(110), 빛이 입사되는 기판(110)의 면인 입사면[이하, ‘전면(front surface)’라 함] 위에 위치하는 전면 보호부(191), 전면 보호부(191) 위에 위치하는 반사 방지부(130), 빛이 입사되지 않고 입사면의 반대쪽 면인 기판(110)의 면[이하, ‘후면(rear surface)’라 함] 위에 위치하는 후면 보호부(192), 후면 보호부(192) 위에 위치하는 복수의 에미터부(121), 후면 보호부(192) 위에 위치하고 복수의 에미터부(121)와 이격되어 있는 복수의 후면 전계부(172)(back surface field, BSF)(172), 그리고 복수의 에미터부(121) 위에 각각 위치하는 복수의 제1 전극(141)과 복수의 후면 전계부(172) 위에 각각 위치하는 복수의 제2 전극(142)을 포함할 수 있다.1 and 2, a solar cell 1 according to an exemplary embodiment of the present invention includes a substrate 110, an incident surface (hereinafter, referred to as a 'front surface') that is a surface of a substrate 110 on which light is incident A reflection preventing portion 130 located on the front protective portion 191 and a surface of the substrate 110 which is opposite to the incident surface without light incident thereto a plurality of emitter sections 121 and a plurality of emitter sections 121 located on the rear protection section 192 and a plurality of emitter sections 121 positioned on the rear surface protection section 192, A plurality of spaced apart back surface fields (BSFs) 172 and a plurality of first electrodes 141 and a plurality of back electromotive sections 172 And a plurality of second electrodes 142 disposed on the second electrodes 142. [

여기의 도 1 및 도 2에서는 본 발명의 일례에 따른 태양 전지(1)가 기판(110), 에미터부(121), 제 1 전극(141) 및 제 2 전극(142) 이외에 전면 보호부(191), 반사 방지부(130), 후면 보호부(192), 후면 전계부(172)를 더 포함하는 것을 일례로 설명하고 있으나, 전면 보호부(191), 반사 방지부(130), 후면 보호부(192), 후면 전계부(172)를 생략하는 것도 가능하다.
1 and 2, a solar cell 1 according to an embodiment of the present invention includes a front surface protection portion 191 (not shown) in addition to the substrate 110, the emitter portion 121, the first electrode 141 and the second electrode 142, The rear surface protection unit 192 and the rear surface electric power unit 172. The front surface protection unit 191, the reflection prevention unit 130, the rear surface protection unit 192, It is also possible to omit the rear electric section 192 and the rear electric section 172.

기판(110)은 제1 도전성 타입, 예를 들어 n형 도전성 타입의 실리콘으로 이루어진 반도체 기판(110)이다. 이때, 실리콘은 단결정 실리콘 또는 다결정 실리콘 등과 같은 결정질 실리콘이다. 기판(110)이 n형의 도전성 타입을 가질 경우, 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물이 기판(110)에 도핑된다. 하지만, 이와는 달리, 기판(110)은 p형 도전성 타입일 수 있고, 실리콘 이외의 다른 반도체 물질로 이루어질 수도 있다. 기판(110)이 p형의 도전성 타입을 가질 경우, 기판(110)은 붕소(B), 갈륨(Ga), 인듐(In) 등과 같은 3가 원소의 불순물이 기판(110)에 도핑된다. The substrate 110 is a semiconductor substrate 110 made of silicon of a first conductivity type, for example, n-type conductivity type. At this time, silicon is crystalline silicon such as single crystal silicon or polycrystalline silicon. Impurities of pentavalent elements such as phosphorus (P), arsenic (As), and antimony (Sb) are doped to the substrate 110 when the substrate 110 has an n-type conductivity type. Alternatively, however, the substrate 110 may be of the p-type conductivity type and may be made of a semiconductor material other than silicon. When the substrate 110 has a p-type conductivity type, the substrate 110 is doped with an impurity of a trivalent element such as boron (B), gallium (Ga), indium (In)

이러한 기판(110)은 전면이 텍스처링(texturing)되어 요철면인 텍스처링 표면(textured surface)을 갖는다. 편의상 도 1에서, 기판(110)의 가장자리 부분만 텍스처링 표면으로 도시하여 그 위에 위치하는 전면 보호부(191) 및 반사 방지부(130) 역시 그 가장자리 부분만 요철면으로 도시한다. 하지만, 실질적으로 기판(110)의 전면 전체가 텍스처링 표면을 갖고 있으며, 이로 인해 기판(110)의 전면 위에 위치한 전면 보호부(191) 및 반사 방지부(130) 역시 요철면을 갖는다.The substrate 110 is textured to have a textured surface, which is an uneven surface. In FIG. 1, only the edge portions of the substrate 110 are shown as textured surfaces, and the front protective portions 191 and the anti-reflection portions 130, which are positioned thereon, also show only the edge portions thereof as uneven surfaces. However, the entire front surface of the substrate 110 substantially has a textured surface, whereby the front protective portion 191 and the antireflective portion 130 located on the front surface of the substrate 110 also have irregularities.

또한, 기판(110)은 전면뿐만 아니라 후면에도 텍스처링 표면을 가질 수 있다. 이 경우, 기판(110)의 후면에 위치하는 후면 보호부(192), 복수의 에미터부(121), 후면 전계부(172), 그리고 제1 및 제2 전극부(150, 140) 역시 요철면을 갖는다.In addition, the substrate 110 may have a textured surface on the back as well as on the front side. In this case, the rear protective part 192, the emitter part 121, the rear electric part 172, and the first and second electrode parts 150 and 140, which are located on the rear surface of the substrate 110, Respectively.

기판(110)의 전면 위에 위치한 전면 보호부(191)는 진성 비정질 실리콘[intrinsic amorphous silicon(a-Si)]층을 포함할 수 있다.The front surface protection portion 191 located on the front surface of the substrate 110 may include a layer of intrinsic amorphous silicon (a-Si).

이와 같은 전면 보호부(191)에 포함되는 비정질 실리콘층은 내부의 Si-Si 결합의 개수가 7.48×1022/cm3 ~ 9.2×1022/cm3 사이에서 형성될 수 있다.
The amorphous silicon layer included in the front surface protection portion 191 may have a number of Si-Si bonds therein of between 7.48 × 10 22 / cm 3 and 9.2 × 10 22 / cm 3 .

기판(110)의 표면 및 그 근처에 주로 존재하는 댕글링 결합(dangling bond)과 같은 결함(defect)을 안정한 결합으로 바꾸어 결함에 의해 기판(110)의 표면 쪽으로 이동한 전하가 소멸되는 것을 감소시키는 페시베이션 기능(passivation function)을 수행하여 결함에 의해 기판(110)의 표면이나 그 근처에서 손실되는 전하의 양을 감소시킨다. It is possible to change a defect such as a dangling bond mainly present on the surface of the substrate 110 and a vicinity thereof to a stable bond so as to reduce the disappearance of the charge moving toward the surface of the substrate 110 due to the defect Passivation function to reduce the amount of charge lost at or near the surface of the substrate 110 due to defects.

일반적으로 결함은 기판(110)의 표면이나 그 근처에 주로 많이 존재하므로, 실시예의 경우, 전면 보호부(191)가 기판(110)의 표면에 직접 접해 있으므로 페이베이션 기능을 더욱 향상되어, 전하의 손실량은 더욱 증가한다.Since the defects are mainly present on the surface of the substrate 110 or in the vicinity of the substrate 110 in general, the front protection portion 191 is in direct contact with the surface of the substrate 110, The loss increases further.

본 실시예에서, 전면 보호부(191)는 약 1㎚ 내지 30㎚의 두께를 가질 수 있다. In this embodiment, the front surface protection portion 191 may have a thickness of about 1 nm to 30 nm.

전면 보호부(191)의 두께가 약 1nm 이상이면 기판(110) 전면에 전면 보호부(191)가 균일하게 도포되므로 패시베이션 기능을 양호하게 수행할 수 있으며, 약 30nm 이하면 전면 보호부(191) 내에서 흡수되는 빛의 양이 감소시켜 기판(110) 내로 입사되는 빛의 양을 증가시킬 수 있다. If the thickness of the front protective portion 191 is about 1 nm or more, the passivation function can be satisfactorily performed because the front protective portion 191 is uniformly coated on the entire surface of the substrate 110. If the front protective portion 191 is about 30 nm or less, The amount of light absorbed into the substrate 110 can be reduced and the amount of light incident into the substrate 110 can be increased.

기판(110)의 후면에 바로 위치한 후면 보호부(192)는 전면 보호부(191)와 동일하게 패시베이션 기능을 수행하여, 기판(110)의 후면 쪽으로 이동한 전하가 결함에 의해 소멸되는 것을 감소한다.The rear surface protection portion 192 positioned directly on the rear surface of the substrate 110 performs a passivation function in the same manner as the front surface protection portion 191 so as to reduce the disappearance of charges moved toward the rear surface of the substrate 110 due to defects .

후면 보호부(192)는 전면 보호부(191)와 동일하게, 비정질 실리콘 등으로 이루어질 수 있다. Like the front surface protection unit 191, the rear surface protection unit 192 may be formed of amorphous silicon or the like.

후면 보호부(192)는 기판(110)의 후면 쪽으로 이동한 전하가 후면 보호부(192)를 통과하여 복수의 후면 전계부(172) 또는 복수의 에미터부(121)로 이동할 수 있는 두께를 갖는다. 본 실시예에서, 후면 보호부(192)의 두께의 한 예는 약 1 내지 10㎚일 수 있다. The rear shield 192 is thick enough to allow the charge transferred to the backside of the substrate 110 to pass through the rear shield 192 to the plurality of backside electrical parts 172 or the plurality of emitter parts 121 . In this embodiment, one example of the thickness of the rear surface protection 192 may be about 1 to 10 nm.

후면 보호부(192)의 두께가 약 1nm 이상이면 기판(110) 후면에 후면 보호부(192)가 균일하게 도포되므로 패시베이션 효과를 좀더 얻을 수 있고, 약 10nm 이하면 기판(110)을 통과한 빛이 후면 보호부(192) 내에서 흡수되는 빛의 양이 감소시켜 기판(110) 내로 재입사되는 빛의 양을 증가시킬 수 있다.When the thickness of the rear protective portion 192 is about 1 nm or more, the passivation effect is more uniform because the rear protective portion 192 is uniformly applied to the rear surface of the substrate 110. When the thickness is about 10 nm or less, The amount of light absorbed in the rear surface protection portion 192 is reduced and the amount of light re-incident into the substrate 110 can be increased.

복수의 후면 전계부(172)는 기판(110)과 동일한 도전성 타입의 불순물이 기판(110)보다 고농도로 도핑된 영역이다. 예를 들어, 복수의 후면 전계부(172)는 n+의 불순물 영역일 수 있다.The plurality of rear electric fields 172 are regions in which impurities of the same conductivity type as that of the substrate 110 are doped at a higher concentration than the substrate 110. For example, the plurality of backside electrical sections 172 may be n + impurity regions.

복수의 후면 전계부(172)는 후면 보호부(192) 위에서 서로 이격되어 나란하게 정해진 방향으로 뻗어 있다. 본 실시예에서, 복수의 후면 전계부(172)는 비정질 실리콘(a-Si)과 같은 비결정질 반도체로 이루어져 있다. The plurality of rear electric sections 172 are spaced apart from each other on the rear protective portion 192 and extend in a predetermined direction. In this embodiment, the plurality of rear electric sections 172 are made of an amorphous semiconductor such as amorphous silicon (a-Si).

이러한 후면 전계부(172)는 기판(110)과 후면 전계부(172)와의 불순물 농도 차이로 인한 전위 장벽에 의해 전자의 이동 방향인 후면 전계부(172) 쪽으로의 정공 이동을 방해하는 반면, 후면 전계부(172) 쪽으로의 전하(예, 전자) 이동을 용이하게 한다. 따라서, 후면 전계부(172) 및 그 부근 또는 제1 및 제2 전극부(150, 140)에서 전자와 정공의 재결합으로 손실되는 전하의 양을 감소시키고 전자 이동을 가속화시켜 후면 전계부(172)로의 전자 이동량을 증가시킨다. This rear electric field 172 prevents the hole movement toward the rear electric field 172, which is the direction of movement of the electrons, due to the potential barrier due to the difference in impurity concentration between the substrate 110 and the rear electric field 172, (E. G., Electrons) to the electrical system 172. The < / RTI > Accordingly, it is possible to reduce the amount of charge lost due to recombination of electrons and holes at the rear electric field 172 and the vicinity thereof or at the first and second electrode portions 150 and 140, Thereby increasing the amount of electron movement toward the substrate.

각 후면 전계부(172)는 약 10㎚ 내지 25㎚의 두께를 가질 수 있다. 후면 전계부(172)의 두께가 약 10nm 이상이면 정공의 이동을 방해하는 전위 장벽을 좀더 양호하게 형성할 수 있어 전하 손실을 더 감소시킬 수 있고, 약 25nm 이하면 후면 전계부(172) 내에서 흡수되는 빛의 양이 감소시켜 기판(110) 내로 재입사되는 빛의 양을 증가시킬 수 있다. Each backside electrical conductor 172 may have a thickness of about 10 nm to 25 nm. If the thickness of the rear electric field 172 is about 10 nm or more, the electric potential barrier that prevents the movement of the holes can be formed more favorably, thereby further reducing the charge loss. If the thickness is about 25 nm or less, The amount of light absorbed can be reduced and the amount of light re-incident into the substrate 110 can be increased.

복수의 에미터부(121)는 기판(110)의 후면 위에서 복수의 후면 전계부(172)와 이격되어 있고, 복수의 후면 전계부(172)와 나란하게 뻗어 있다.A plurality of emitter portions 121 are spaced apart from the plurality of rear electrical portions 172 on the rear surface of the substrate 110 and extend parallel to the plurality of rear electrical portions 172.

도 1 및 도 2에 도시한 것처럼, 후면 전계부(172)와 에미터부(121)는 기판(110) 위에서 번갈아 위치한다. As shown in FIGS. 1 and 2, the backside electrical portion 172 and the emitter portion 121 are alternately located above the substrate 110.

각 에미터부(121)는 기판(110)의 도전성 타입과 반대인 제2 도전성 타입, 예를 들어, p형의 도전성 타입을 갖고 있고, 기판(110)과 다른 반도체, 예를 들어, 비정질 실리콘으로 이루어져 있다. 따라서, 에미터부(121)는 기판(110)과 p-n 접합뿐만 아니라 이종 접합(hetero junction)을 형성한다. Each emitter section 121 has a second conductivity type, for example, a p-type conductivity type opposite to the conductivity type of the substrate 110, and is formed of a semiconductor different from the substrate 110, for example, amorphous silicon consist of. Thus, the emitter portion 121 forms a hetero junction as well as a p-n junction with the substrate 110.

기판(110)과 복수의 에미터부(121) 간에 형성된 p-n 접합에 인한 내부 전위차(built-in potential difference)에 의해, 기판(110)에 입사된 빛에 의해 생성된 전하인 전자-정공 쌍은 전자와 정공으로 분리되어 전자는 n형 쪽으로 이동하고 정공은 p형 쪽으로 이동한다. 따라서, 기판(110)이 n형이고 복수의 에미터부(121)가 p형일 경우, 분리된 정공은 후면 보호부(192)을 관통하여 각 에미터부(121)쪽으로 이동하고 분리된 전자는 후면 보호부(192)을 관통하여 기판(110)보다 불순물 농도가 높은 복수의 후면 전계부(172) 쪽으로 이동한다.Hole pairs that are charges generated by the light incident on the substrate 110 due to the built-in potential difference due to the pn junction formed between the substrate 110 and the plurality of emitter portions 121, And electrons move to the n-type and the holes move to the p-type. Therefore, when the substrate 110 is n-type and the plurality of emitter portions 121 are p-type, the separated holes move through the rear protective portion 192 toward the respective emitter portions 121, And moves to a plurality of rear electric field sections 172 having a higher impurity concentration than the substrate 110. [

각 에미터부(121)는 기판(110)과 p-n접합을 형성하므로, 본 실시예와 달리, 기판(110)이 p형의 도전성 타입을 가질 경우, 에미터부(121)는 n형의 도전성 타입을 가진다. 이 경우, 분리된 전자는 후면 보호부(192)를 통해 복수의 에미터부(121)쪽으로 이동하고 분리된 정공은 후면 보호부(192)를 통해 복수의 후면 전계부(172)쪽으로 이동한다.Each emitter section 121 forms a pn junction with the substrate 110. Thus, unlike the present embodiment, when the substrate 110 has a p-type conductivity type, the emitter section 121 is an n-type conductivity type I have. In this case, the separated electrons move to the plurality of emitter portions 121 through the rear protective portion 192, and the separated holes move to the plurality of rear electric parts 172 through the rear protecting portion 192.

복수의 에미터부(121)가 p형의 도전성 타입을 가질 경우 에미터부(121)에는 3가 원소의 불순물이 도핑될 수 있고, 반대로 복수의 에미터부(121)가 n형의 도전성 타입을 가질 경우, 에미터부(121)에는 5가 원소의 불순물이 도핑될 수 있다.When the plurality of emitter sections 121 have a p-type conductivity type, the emitter section 121 can be doped with an impurity of a trivalent element. Conversely, when the plurality of emitter sections 121 have an n-type conductivity type , The emitter portion 121 may be doped with an impurity of a pentavalent element.

이들 복수의 에미터부(121)는 후면 보호부(192)와 함께 패시베이션 기능을 수행할 수 있고, 이 경우 결함에 의해 기판(110)의 후면에서 소멸되는 전하의 양이 감소하여 태양 전지(11)의 효율이 향상된다.The plurality of emitter sections 121 can perform a passivation function together with the rear surface protection section 192. In this case, the amount of charge that is extinguished at the rear surface of the substrate 110 due to the defect is reduced, Thereby improving the efficiency.

각 에미터부(121)는 약 5㎚ 내지 15㎚의 두께를 가질 수 있다. 에미터부(121)의 두께가 약 5nm 이상이면 p-n 접합을 좀더 양호하게 형성할 수 있고, 약 15nm 이하면 에미터부(121) 내에서 흡수되는 빛의 양이 감소시켜 기판(110) 내로 재입사되는 빛의 양을 증가시킬 수 있다. Each emitter section 121 may have a thickness of about 5 nm to 15 nm. When the thickness of the emitter section 121 is about 5 nm or more, the pn junction can be formed more satisfactorily. When the thickness of the emitter section 121 is about 15 nm or less, the amount of light absorbed in the emitter section 121 is reduced, The amount of light can be increased.

본 실시예의 경우, 복수의 에미터부(121)와 복수의 후면 전계부(172) 하부에 위치하고 불순물이 존재하지 않거나 거의 없는 진성 반도체 물질(진성 a-Si)의 후면 보호부(192)로 인해, 결정질 반도체 물질로 이루어진 기판(110) 위에 바로 복수의 에미터부(121)와 복수의 후면 전계부(172)가 위치할 때보다 복수의 에미터부(121)와 복수의 후면 전계부(172) 형성시 결정화 현상이 줄어든다. 이로 인해, 비정질 실리콘 위에 위치하는 복수의 에미터부(121)와 복수의 후면 전계부(172)의 특성이 향상된다.In the present embodiment, due to the rear protective portion 192 of the intrinsic semiconductor material (intrinsic a-Si) located below the plurality of emitter portions 121 and the plurality of rear electric sections 172 and having no or little impurities, When a plurality of emitter portions 121 and a plurality of rear electric fields 172 are formed on a substrate 110 made of a crystalline semiconductor material rather than a plurality of emitter portions 121 and a plurality of rear electric fields 172, The crystallization phenomenon is reduced. As a result, the characteristics of the plurality of emitter portions 121 and the plurality of rear electric sections 172 located on the amorphous silicon are improved.

복수의 에미터부(121) 위에 위치하는 복수의 제1 전극(141)은 복수의 에미터부(121)를 따라서 연장되어 있고, 복수의 에미터부(121)와 전기적으로 연결되어 있다.The plurality of first electrodes 141 located on the plurality of emitter sections 121 extend along the plurality of emitter sections 121 and are electrically connected to the plurality of emitter sections 121. [

복수의 에미터부(121) 위에 위치하는 복수의 제1 전극(141)은 복수의 에미터부(121)를 따라서 길게 연장되어 있고, 복수의 에미터부(121)와 전기적·물리적으로 연결되어 있다. The plurality of first electrodes 141 located on the plurality of emitter sections 121 extend long along the plurality of emitter sections 121 and are electrically and physically connected to the plurality of emitter sections 121.

각 제1 전극(141)은 해당 에미터부(121)쪽으로 이동한 전하, 예를 들어, 정공을 수집한다.Each first electrode 141 collects charges, for example, holes, which have migrated toward the corresponding emitter section 121.

복수의 후면 전계부(172) 위에 위치하는 복수의 제2 전극(142)은 복수의 후면 전계부(172)를 따라서 길게 연장되어 있고, 복수의 후면 전계부(172)와 전기적·물리적으로 연결되어 있다. A plurality of second electrodes 142 located on the plurality of rear electric fields 172 extend along the plurality of rear electric fields 172 and are electrically and physically connected to the plurality of rear electric fields 172 have.

각 제2 전극(142)은 해당 후면 전계부(172)쪽으로 이동하는 전하, 예를 들어, 전자를 수집한다.Each second electrode 142 collects a charge, e. G., Electrons, that travels toward the corresponding rear electric field 172.

도 1 및 도 2에서, 제1 및 제2 전극(141, 142) 각각은 그 하부에 위치하는 에미터부(121) 및 후면 전계부(172)와 상이한 평면 형상을 가지지만, 동일한 평면 형상을 가질 수 있다. 에미터부(121) 및 후면 전계부(172)와 제1 및 제2 전극(141, 142)간의 접촉 면적이 증가할수록 접촉 저항이 감소하여, 전극(141, 142)으로의 전하 전송 효율은 증가한다. 1 and 2, each of the first and second electrodes 141 and 142 has a planar shape different from that of the emitter portion 121 and the rear electric portion 172 located below the first and second electrodes 141 and 142, . As the contact area between the emitter part 121 and the rear electric part 172 and the first and second electrodes 141 and 142 increases, the contact resistance decreases and the charge transfer efficiency to the electrodes 141 and 142 increases .

복수의 제1 및 제2 전극(141, 142)은 니켈(Ni), 구리(Cu), 은(Ag), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 도전성 물질로 이루어질 수 있지만, 이외의 다른 도전성 금속 물질로 이루어질 수 있다. 이처럼, 복수의 제1 및 제2 전극(141, 142)이 금속 물질로 이루어져 있으므로, 기판(110)을 통과한 빛을 기판(110)쪽으로 반사시킨다.The plurality of first and second electrodes 141 and 142 may be formed of at least one selected from the group consisting of Ni, Cu, Ag, Al, Sn, Zn, (Ti), gold (Au), and combinations thereof, but may be made of other conductive metal materials. Since the plurality of first and second electrodes 141 and 142 are made of a metal material, the light passing through the substrate 110 is reflected toward the substrate 110.

이와 같은 구조를 갖는 본 실시예에 따른 태양 전지(1)는 복수의 제1 전극(141)과 복수의 제2 전극(142)이 빛이 입사되지 않은 기판(110)의 후면에 위치하고, 기판(110)과 복수의 에미터부(121)가 서로 다른 종류의 반도체로 이루어져 있는 태양 전지로서, 그 동작은 다음과 같다.The solar cell 1 according to the present embodiment having such a structure has a structure in which a plurality of first electrodes 141 and a plurality of second electrodes 142 are positioned on the rear surface of a substrate 110 to which no light is incident, 110 and a plurality of emitter portions 121 are made of different kinds of semiconductors. The operation of the solar cell is as follows.

태양 전지(1)로 빛이 조사되어 반사 방지부(130) 및 전면 보호부(191)를 순차적으로 통과하여 기판(110)으로 입사되면 빛 에너지에 의해 기판(110)에서 전자-정공 쌍이 발생한다. 이때, 기판(110)의 표면이 텍스처링 표면이므로 기판(110) 전면에서의 빛 반사도가 감소하고, 텍스처링 표면에서 입사와 반사 동작이 행해져 빛의 흡수율이 증가되므로, 태양 전지(1)의 효율이 향상된다. 이어 더하여, 반사 방지부(130)에 의해 기판(110)으로 입사되는 빛의 반사 손실이 줄어들어 기판(110)으로 입사되는 빛의 양은 더욱더 증가한다.When the solar cell 1 is irradiated with light and sequentially passes through the antireflection portion 130 and the front surface protective portion 191 and enters the substrate 110, electron-hole pairs are generated in the substrate 110 by light energy . At this time, since the surface of the substrate 110 is a textured surface, the light reflectivity at the front surface of the substrate 110 is reduced, and the incidence and reflection operations are performed at the textured surface to increase the light absorption rate. do. In addition, the reflection loss of the light incident on the substrate 110 by the anti-reflection unit 130 is reduced, and the amount of light incident on the substrate 110 is further increased.

이들 전자-정공 쌍은 기판(110)과 에미터부(121)의 p-n 접합에 의해 서로 분리되어 정공은 p형의 도전성 타입을 갖는 에미터부(121)쪽으로 이동하고, 전자는 n형의 도전성 타입을 갖는 후면 전계부(172)쪽으로 이동하여, 각각 제1 전극(141)과 제2 전극(142)으로 전달되어 제1 및 제2 전극(141, 142)에 의해 수집된다. 이러한 제1 전극(141)과 제2 전극(142)을 도선으로 연결하면 전류가 흐르게 되고, 이를 외부에서 전력으로 이용하게 된다.These electron-hole pairs are separated from each other by the pn junction of the substrate 110 and the emitter section 121, and the holes move toward the emitter section 121 having the p-type conductivity type, and electrons move to the n- And are transferred to the first electrode 141 and the second electrode 142, respectively, and are collected by the first and second electrodes 141 and 142, respectively. When the first electrode 141 and the second electrode 142 are connected to each other by a conductor, a current flows and the external power is utilized.

이때, 기판(110)의 후면뿐만 아니라 기판(110)의 전면에 보호부(192, 191)가 위치하므로, 기판(110)의 전면 및 후면 표면 그리고 그 근처에 존재하는 결함으로 인한 전하 손실량이 줄어들어 태양 전지(1)의 효율이 향상된다. 이때, 후면 보호부(192)뿐만 아니라 전면 보호부(191)가 결함의 발생 빈도가 높은 기판(110)의 표면에 직접 접해 있으므로, 페이베이션 효과는 더욱더 향상된다.
At this time, since the protective portions 192 and 191 are located on the front surface of the substrate 110 as well as the rear surface of the substrate 110, the amount of charge loss due to defects existing on the front surface and the rear surface of the substrate 110 and in the vicinity thereof is reduced The efficiency of the solar cell 1 is improved. At this time, as well as the rear surface protection part 192, the front surface protection part 191 directly contacts the surface of the substrate 110 where the frequency of defects is high, and thus the fading effect is further improved.

한편, 전술한 에미터부(121), 후면 전계부(172) 및 전면 보호부(191) 중 적어도 하나는 비정질 실리콘층을 포함할 수 있으며, 이와 같은 비정질 실리콘층은 내부의 Si-Si 결합의 개수가 7.48×1022/cm3 ~ 9.2×1022/cm3 사이에서 형성될 수 있다.At least one of the emitter section 121, the rear electric section 172, and the front surface protection section 191 may include an amorphous silicon layer. The amorphous silicon layer may include a number of Si- Can be formed between 7.48 × 10 22 / cm 3 and 9.2 × 10 22 / cm 3 .

이는 비정질 실리콘층을 이루는 결정 구조때문이다. 구체적으로 비정질 실리콘은 Si-Si 결합, Si-H 결합, Si-댕글링 결합(dangling bond)과 같은 3가지 형태의 원자간 결합을 포함한다.This is due to the crystal structure of the amorphous silicon layer. Specifically, amorphous silicon includes three types of intermolecular bonds such as Si-Si bonds, Si-H bonds, and Si-dangling bonds.

이와 같은, 비정질 실리콘은 입방 정계의 안정적인 결정 구조를 가진 결정질 실리콘과 달리 정형화된 결정 구조를 가지고 있지 않다. Such amorphous silicon does not have a regular crystal structure unlike crystalline silicon having a stable crystal structure of cubic system.

따라서, 비정질 실리콘의 결정 구조는 결정질 실리콘의 결정 구조와 달리 불안정하여, 실리콘 원자가 실리콘 원자간 결합을 하지 못하여 댕글링 결합(dangling bond)을 하는 결정질 실리콘에 비하여 빈도가 상대적으로 높다. Therefore, the crystal structure of amorphous silicon is unstable, unlike the crystalline structure of crystalline silicon, and the frequency of silicon atoms is relatively higher than that of crystalline silicon, which is dangling bond due to insufficient silicon atom bonding.

이와 같은 댕글링 결합(dangling bond)은 비정질 실리콘층 내에 전하가 흐를 때에 전하의 흐름을 방해하여 태양 전지의 효율에 악영향을 미치게 된다.Such dangling bonds interfere with the flow of charges when charges flow into the amorphous silicon layer, adversely affecting the efficiency of the solar cell.

그러나, 전술한 바와 같이 비정질 실리콘층 내부의 Si-Si 결합의 개수가 7.48×1022/cm3 이상이 되도록 하면 비정질 실리콘층 내에서 형성될 수 있는 댕글링 결합(dangling bond)을 최소화할 수 있는 효과가 있다.However, if the number of Si-Si bonds in the amorphous silicon layer is 7.48 x 10 22 / cm 3 or more as described above, the dangling bond that can be formed in the amorphous silicon layer can be minimized It is effective.

비정질 실리콘층 내부의 Si-Si 결합의 개수가 9.2×1022/cm3 이하가 되도록 하는 비정질 실리콘층 내부에서 적절한 Si-H 결합의 개수를 유지하기 위함이다. 수소(H)는 비정질 실리콘층의 결합력을 높이는 기능과 함께, 비정질 실리콘층 내부에 형성되는 Si- 댕글링 결합을 제거함으로써 비정질 실리콘층 내에서 전하의 흐름을 원할하게 함으로써 전하의 이동도를 높이는 기능을 한다. 이에 따라 태양 전지의 효율을 향상시킬 수 있는 효과가 있는 것이다.H bonds in the amorphous silicon layer so that the number of Si-Si bonds in the amorphous silicon layer is 9.2 x 10 < 22 > / cm < 3 > or less. The hydrogen (H) functions not only to increase the bonding force of the amorphous silicon layer but also to improve the mobility of the charge by making the charge flow in the amorphous silicon layer smooth by removing the Si-dangling bonds formed in the amorphous silicon layer . Accordingly, the efficiency of the solar cell can be improved.

이하에서는 이에 대해 보다 상세하게 설명한다.
This will be described in more detail below.

도 3는 비정질 실리콘층 내부의 Si-Si 결합 개수에 따른 태양 전지의 효율에 대해 설명하기 위한 도면이다.3 is a view for explaining the efficiency of a solar cell according to the number of Si-Si bonds in the amorphous silicon layer.

도 3에는 비정질 실리콘층 내부의 Si-Si 결합 개수와 효율의 관계에 대한 데이터가 도시되어 있다.FIG. 3 shows data on the relationship between the number of Si-Si bonds in the amorphous silicon layer and the efficiency.

전술한 바와 같이, 비정질 실리콘층을 포함하는 태양전지의 효율을 향상시키기 위해 비정질 실리콘층 내부의 Si-Si 결합 개수는 전술한 바와 같이 7.48×1022/cm3 ~ 9.2×1022/cm3가 되도록 형성될 수 있다.As described above, in order to improve the efficiency of the solar cell including the amorphous silicon layer, the number of Si-Si bonds in the amorphous silicon layer is 7.48 × 10 22 / cm 3 to 9.2 × 10 22 / cm 3 .

도 3에 도시된 바와 같이, 비정질 실리콘층 내부의 Si-Si 결합의 개수가 7.48×1022/cm3 ~ 9.2×1022/cm3에서는 효율이 상대적으로 높은 대략 18.8% ~ 21.8%로서 높은 수준인 것을 알 수 있다.As shown in FIG. 3, when the number of Si-Si bonds in the amorphous silicon layer is about 7.48 × 10 22 / cm 3 to 9.2 × 10 22 / cm 3 , the efficiency is relatively high, about 18.8% to 21.8% .

이를 고려하면, 비정질 실리콘층 내부의 Si-Si 결합 개수를 7.48×1022/cm3 ~ 9.2×1022/cm3가 되도록 조절하는 것이 비정질 실리콘층을 포함하는 태양전지의 효율을 향상시키는데 바람직할 수 있다는 것을 알 수 있다.Considering this, adjusting the number of Si-Si bonds in the amorphous silicon layer to be 7.48 × 10 22 / cm 3 to 9.2 × 10 22 / cm 3 is preferable for improving the efficiency of the solar cell including the amorphous silicon layer Can be seen.

한편, 비정질 실리콘층 내부의 Si-Si 결합 개수가 대략 7.48×1022/cm3 이하 이거나 9.2×1022/cm3 이상인 경우에는 효율이 대략 16% 이하로 매우 낮은 수준인 것을 알 수 있다.On the other hand, when the number of Si-Si bonds in the amorphous silicon layer is about 7.48 × 10 22 / cm 3 or less, or about 9.2 × 10 22 / cm 3 or more, the efficiency is as low as about 16% or less.

비정질 실리콘층 내부의 Si-Si 결합 개수가 대략 7.48×10222/cm3 미만인 경우에는, 비정질 실리콘층 내부에서 Si-Si 결합의 개수가 과도하게 적기 때문에 Si 입자들 중 Si-Si 결합을 이루지 않는 Si 입자들이 다수 존재하게 된다. 이와 같이, Si 입자들 중 Si-Si 결합을 이루지 않는 Si 입자들은 Si-Dangling bond 또는 Si-H bond를 형성하게 되는데, 이러한 Si-Dangling bond 또는 Si-H bond들은 비정질 실리콘층 내에서 과도하게 많은 경우에 결함(Defect)으로 작용할 수 있기 때문에, 태양전지의 효율이 크게 저하될 수 있는 것이다.When the number of Si-Si bonds in the amorphous silicon layer is less than about 7.48 × 10 22 2 / cm 3 , the number of Si-Si bonds in the amorphous silicon layer is excessively small, A large number of Si particles are present. Thus, among Si grains, Si grains which do not form Si-Si bond form Si-Dangling bond or Si-H bond. Such Si-Dangling bond or Si-H bond is excessively large in the amorphous silicon layer In this case, the efficiency of the solar cell can be significantly lowered because it can act as a defect.

또한, 비정질 실리콘층 내부의 Si-Si 결합 개수가 대략 9.2×1022/cm3 이상인 경우에는, 비정질 실리콘층 내부에서 Si-Si 결합의 개수가 과도하게 많기 때문에, 오히려 비정질 실리콘층 내부에서 수소(H) 입자의 양이 과도하게 적을 수 있다.Further, when the number of Si-Si bonds in the amorphous silicon layer is about 9.2 x 10 22 / cm 3 or more, the number of Si-Si bonds in the amorphous silicon layer is excessively large, H) particles may be excessively small.

비정질 실리콘층 내부에서 수소(H)는 태양전지의 효율을 결정하는 변수 중 하나로서 그 양이 과도하게 적은 경우에는 비정질 실리콘층 자체의 결합력이 떨어져 오히려 태양전지의 효율이 낮아질 수 있다.Hydrogen (H) in the amorphous silicon layer is one of the parameters for determining the efficiency of the solar cell. If the amount of hydrogen (H) is excessively small, the amorphous silicon layer itself may have low bonding force and the efficiency of the solar cell may be lowered.

따라서, 태양전지의 효율을 고려하면 비정질 실리콘층 내부에서 수소의 양이 과도하게 적은 경우는 바람직하지 않으며, Si-Si 결합의 개수는 충분히 많아야 한다. 또한, 비정질 실리콘층 내부에서 결함인 불포화 결합(Dangling Bond)의 개수는 작은 것이 유리하다.Therefore, considering the efficiency of the solar cell, it is not preferable that the amount of hydrogen is excessively small in the amorphous silicon layer, and the number of Si-Si bonds should be sufficiently large. In addition, it is advantageous that the number of unsaturated bonds (dangling bonds) in the amorphous silicon layer is small.

아울러, 비정질 실리콘층 내부에서 수소는 Si 입자와 결합하여 Si-H bond를 형성할 수 있다. 또한, 비정질 실리콘층 내부에서 불포화 결합은 Si 입자와 결합하여 Si-Dangling bond를 형성할 수 있다.In addition, hydrogen inside the amorphous silicon layer can form Si-H bonds by bonding with Si grains. Also, within the amorphous silicon layer, the unsaturated bonds can form Si-dangling bonds by bonding with Si grains.

따라서 태양전지의 효율을 고려하면, 비정질 실리콘층 내부에서 Si-H 결합 개수는 Si-Si 결합 개수보다 낮은 것이 바람직할 수 있으며, 아울러 Si-H 결합 개수는 불포화 결합(Dangling Bond)의 밀도보다 높은 것이 바람직할 수 있다.
Therefore, considering the efficiency of the solar cell, it is preferable that the number of Si-H bonds in the amorphous silicon layer is lower than the number of Si-Si bonds, and the number of Si-H bonds is higher than the density of unsaturated bonds (dangling bonds) May be preferred.

다음, 본 발명에 따른 태양전지의 제조방법에 대해 도 4를 첨부하여 설명한다.Next, a method of manufacturing a solar cell according to the present invention will be described with reference to FIG.

도 4는 수소 가스와 실란 가스의 비율에 따른 Si-Si 결합 개수에 대해 설명하기 위한 도면이다.4 is a view for explaining the number of Si-Si bonds according to the ratio of the hydrogen gas and the silane gas.

본 발명에 따른 태양전지에서 비정질 실리콘층은 플라즈마 화학증착(PECVD) 공법을 이용하여 제조될 수 있는데, 이때 소스 가스(Source Gas)로서 수소(H2)가스와 실란(SiH4)가스가 사용될 수 있다.In the solar cell according to the present invention, the amorphous silicon layer can be produced by using a plasma chemical vapor deposition (PECVD) method, wherein hydrogen gas and silane (SiH4) gas can be used as a source gas.

아울러, 플라즈마 화학증착(PECVD)장치의 챔버 내부에서 소스 가스로 사용되는 수소(H2)가스와 실란(SiH4)가스의 비율을 조절함으로써 비정질 실리콘층 내부에 포함되는 Si-Si 결합 개수를 조절할 수 있다.In addition, the number of Si-Si bonds contained in the amorphous silicon layer can be controlled by controlling the ratio of the hydrogen (H2) gas and the silane (SiH4) gas used as the source gas in the chamber of the plasma enhanced chemical vapor deposition .

자세하게는, 도 4의 경우와 같이 수소(H2)가스와 실란(SiH4)가스의 비율(H2/SiH4)이 대략 100~60인 경우 증착되는 비정질 실리콘층 내부의 Si-Si 결합 개수는 대략 5.2×1022/cm3 ~ 7.4×1022/cm3인 것을 알 수 있다.4, the number of Si-Si bonds in the amorphous silicon layer deposited when the ratio of hydrogen (H2) gas to silane (SiH4) gas (H2 / SiH4) is approximately 100 to 60 is approximately 5.2 x 10 22 / cm 3 to 7.4 10 22 / cm 3 .

이러한 경우는 앞선 도 3에서 살펴보면 바와 같이, 비정질 실리콘층 내부에서 Si-Si 결합 개수가 과도하게 낮아서 효율이 낮은 경우이다.In this case, as shown in FIG. 3, the number of Si-Si bonds in the amorphous silicon layer is excessively low and the efficiency is low.

또한, 수소(H2)가스와 실란(SiH4)가스의 비율(H2/SiH4)이 대략 2인 경우 증착되는 비정질 실리콘층 내부의 Si-Si 결합 개수는 대략 9.7×1022/cm3 것을 알 수 있다.It can also be seen that the number of Si-Si bonds in the amorphous silicon layer deposited when the ratio of hydrogen (H2) gas to silane (SiH4) gas (H2 / SiH4) is approximately 2 is approximately 9.7 x 10 22 / cm 3 .

이러한 경우는, 비정질 실리콘층 내부에서 Si-Si 결합 개수가 과도하게 높아서 효율이 낮은 경우이다.This case is a case where the number of Si-Si bonds in the amorphous silicon layer is excessively high and the efficiency is low.

반면에, 수소(H2)가스와 실란(SiH4)가스의 비율(H2/SiH4)이 대략 3 ~ 60인 경우 증착되는 비정질 실리콘층 내부의 Si-Si 결합 개수는 대략 7.4×1022/cm3 ~ 9.18×1022/cm3 인 것을 알 수 있다.On the other hand, hydrogen (H2) gas and silane (SiH4) ratio (H2 / SiH4) in this case is approximately 3 ~ 60 Si-Si bond number inside the amorphous silicon layer is deposited is approximately 7.4 × 10 22 / cm 3 ~ of the gas 9.18 x 10 < 22 > / cm < 3 >.

이러한 경우는 태양전지의 효율이 높은 수준인 것을 도 3에서 알 수 있다.In this case, it can be seen from FIG. 3 that the efficiency of the solar cell is high.

이를 고려하면, 비정질 실리콘층의 제조 공정 시 수소 가스(H2)와 실란 가스(SiH4)의 비율이 3:1 ~ 60:1인 분위기에서 비정질 실리콘층을 증착할 수 있다.Considering this, the amorphous silicon layer can be deposited in an atmosphere having a hydrogen gas (H2) to silane gas (SiH4) ratio of 3: 1 to 60: 1 in the process of manufacturing the amorphous silicon layer.

이상에서는 소스 가스로서 수소 가스(H2)와 실란 가스(SiH4)를 사용하는 PECVD 공법만을 예로 들어 설명하였지만, 수소 가스(H2)와 실란 가스(SiH4)를 사용하여 비정질 실리콘층을 형성하는 공법이라면 어떠한 방법이라도 적용할 수 있을 것이다. 예컨대, Photo-CVD, 열선 CVD 공법 등도 적용될 수 있을 것이다.
The PECVD method using hydrogen gas (H2) and silane gas (SiH4) as the source gas has been described as an example. However, any method that forms the amorphous silicon layer using the hydrogen gas (H2) and the silane gas (SiH4) Method can be applied. For example, Photo-CVD, hot-wire CVD, and the like may be applied.

앞선 도 1 내지 도 4에서는 후면 보호부(192)의 두께가 일정하고, 에미터부(121)의 폭이 후면전계부의 폭과 동일한 것을 일례로 설명하였으나, 이와 다르게 태양 전지의 효율을 더 향상시키기 위해서 후면 보호부(192)의 일부 두께가 나머지 부분에 비하여 상대적으로 더 얇고, 에미터부(121)의 폭이 후면 전계부(172)의 폭보다 상대적으로 더 넓게 형성될 수도 있다.1 to 4, the thickness of the rear surface protection portion 192 is constant and the width of the emitter portion 121 is equal to the width of the rear surface electric portion. However, in order to further improve the efficiency of the solar cell, The thickness of the rear protective portion 192 may be relatively thinner than that of the remaining portion and the width of the emitter portion 121 may be formed to be wider than the width of the rear electric portion 172.

도 5는 본 발명의 다른 일례에 따른 태양 전지에 대하여 상세하게 설명한다.5 illustrates a solar cell according to another embodiment of the present invention.

도 5에 도시된 바와 같이, 다른 일례에 따른 태양 전지는 태양 전지의 효율을 더 향상시키기 위해서 후면 보호부(192)의 일부 두께(t2)가 나머지 부분에 비하여 상대적으로 더 얇고, 에미터부(121)의 폭(w1)이 후면 전계부(172)의 폭보다 상대적으로 더 넓게 형성될 수 있다. 5, in order to further improve the efficiency of the solar cell, the solar cell according to another example has a structure in which a part of the thickness t2 of the rear surface protection part 192 is relatively thinner than the remaining part, May be formed to be wider than the width of the rear electric section 172. [

이와 같이 도 5에 도시된 태양 전지는 도 1에 도시된 태양 전지와 비교하여 후면 보호부(192)의 두께나 에미터부(121)의 폭을 제외한 나머지 부분은 도 1에 도시된 태양 전지와 실질적으로 동일하므로 이에 대한 구체적인 설명은 생략한다. 예를 들면, 도 5에 도시된 태양 전지도 도 1에 도시된 태양 전지와 같이, 후면 전계부(172) 및 전면 보호부(191) 중 적어도 하나는 비정질 실리콘층을 포함할 수 있으며, 이와 같은 비정질 실리콘층은 내부의 Si-Si 결합의 개수가 7.48×1022/cm3 ~ 9.2×1022/cm3 사이에서 형성될 수 있는 것이다.5, the remaining portion of the solar cell except for the thickness of the rear surface protection portion 192 and the width of the emitter portion 121 is substantially the same as that of the solar cell shown in FIG. The detailed description thereof will be omitted. 5, at least one of the rear electric section 172 and the front protective section 191 may include an amorphous silicon layer, and the like. The amorphous silicon layer can be formed with a number of Si-Si bonds therein of between 7.48 × 10 22 / cm 3 and 9.2 × 10 22 / cm 3 .

도 5에 도시된 바와 같이, 본 발명의 다른 일례의 태양 전지는 에미터부(121)의 폭(W1)이 상기 후면 전계부(172)의 폭(W2)보다 크게 형성될 수 있다.5, in another solar cell of the present invention, the width W1 of the emitter section 121 may be greater than the width W2 of the rear electric section 172. As shown in FIG.

이에 따라 에미터부(121) 상에 형성된 제 1 전극(141)의 폭(W1)도 후면 전계부(172) 상에 형성된 제 2 전극(142)의 폭(W2)보다 크게 형성될 수 있다.The width W1 of the first electrode 141 formed on the emitter section 121 may be greater than the width W2 of the second electrode 142 formed on the rear electric section 172. [

이는 도 1 및 2에서 설명한 바와 같이, 기판(110)이 n형 도전성 타입의 실리콘으로 이루어진 반도체 기판(110)인 경우, 정공은 에미터부(121)쪽으로 이동하며, 전자는 후면 전계부(172)쪽으로 이동하게 된다. 이때, 에미터부(121)의 폭(W1)을 후면 전계부(172)의 폭보다 크게함으로써 제 1 전극(141)으로 수집되는 마이너리티 케리어인 정공의 이동 거리를 단축시킬 수 있어 태양 전지의 광전 효율을 더욱 향상시킬 수 있는 것이다.1 and 2, when the substrate 110 is a semiconductor substrate 110 made of n-type conductive silicon, the holes move toward the emitter 121 and electrons move toward the emitter 121, . At this time, by making the width W1 of the emitter section 121 larger than the width of the rear electric section 172, it is possible to shorten the movement distance of the hole, which is the minority carrier, collected by the first electrode 141, Can be further improved.

일례로 상기 에미터부(121)의 폭(W1) 대비 상기 후면 전계부(172)의 폭(W2)에 대한 비(W1/W2)는 1.5 내지 2.5 사이가 되도록 할 수 있다.For example, the ratio W1 / W2 of the width W1 of the emitter section 121 to the width W2 of the rear electric section 172 may be between 1.5 and 2.5.

여기서, 비율이 1 : 1.5 이상이 되도록 하는 것은 전자와 정공의 이동 속도를 고려하여, 정공의 이동 거리가 최소가 되도록 하기 위함이며, 비율은 1 : 2.5 이하가 되도록 하는 것은 기판(110)의 면적은 한정되어 있어 에미터부(121)의 폭(W1)이 과도하게 커지면, 상대적으로 후면 전계부(172)의 폭(W2)이 과도하게 작아질 수 있으므로 효율에 영향이 없는 범위 내에서 최소한의 후면 전계부(172)의 폭(W2)을 확보하기 위함이다. 이에 따라 태양 전지의 광전 효율을 최적화 시킬 수 있는 것이다.Here, in order to make the ratio 1: 1.5 or more, the moving distance of the holes is minimized in consideration of the moving speed of electrons and holes, and the ratio is set to 1: 2.5 or less, When the width W1 of the emitter section 121 is excessively large, the width W2 of the rear electric section 172 can be excessively small, So as to secure the width W2 of the electric field portion 172. Thus, the photoelectric efficiency of the solar cell can be optimized.

또한, 본 발명의 다른 일례의 태양 전지는 상기 후면 보호부(192) 중 상기 기판(110)의 후면과 상기 에미터부(121) 사이에 위치한 상기 후면 보호부(192) 일부의 두께나 상기 기판(110)의 후면과 상기 후면 전계부(172) 사이에 위치한 상기 후면 보호부 (192) 일부의 두께(t2)가 후면 보호부(192) 나머지 부분의 두께(t1)보다 얇게 형성될 수 있다.In addition, the solar cell according to another exemplary embodiment of the present invention may have a structure in which the thickness of a part of the rear surface protection part 192 located between the rear surface of the substrate 110 and the emitter part 121 of the rear surface protection part 192, The thickness t2 of a portion of the rear surface protection part 192 located between the rear surface of the rear surface protection part 192 and the rear surface electric part 172 may be smaller than the thickness t1 of the rest of the rear surface protection part 192. [

이와 같이 후면 보호부(192)를 형성함으로써 후면 보호부(192) 중 상기 기판(110)의 후면과 상기 에미터부(121) 사이의 부분에서 전하가 후면 전계부(172) 또는 에미터부(121)로 보다 용이하게 통과할 수 있도록 하는 효과가 있으며, 후면 보호부(192) 중 나머지 부분에서는 패시베이션 효과를 보다 강화할 수 있는 것이다.Since the rear surface protection portion 192 is formed as described above, electric charges are generated in the rear surface protection portion 192 between the rear surface of the substrate 110 and the emitter portion 121 by the rear electric portion 172 or the emitter portion 121, So that the passivation effect can be further strengthened in the remaining portion of the rear surface protection portion 192. [0051] As shown in FIG.

이와 같이 본 발명에 따른 태양 전지는 기판(110)의 후면에 제 1 전극(141)과 제 2 전극(142)이 연결되는 후면 접촉 태양 전지 제조함에 있어, 전면 보호부(191), 후면 보호부(192), 에미터부(121) 및 후면 전계부(172) 중 적어도 어느 하나가 비정질 실리콘층으로 형성되도록 함으로써 제조 비용을 절감할 수 있으며, 아울러 비정질 실리콘층의 실리콘 간 결합(Si-Si 결합)개수를 적절하게 형성하고, 후면 보호부(192)의 일부 두께와 에미터부(121)의 폭을 최적화 시킴으로써 태양 전지의 효율을 향상시키는 효과가 있다.
In the solar cell according to the present invention, the first electrode 141 and the second electrode 142 are connected to the rear surface of the substrate 110. In the rear solar cell, the front surface protection unit 191, (Si-Si bond) of the amorphous silicon layer can be reduced by forming at least one of the emitter layer 192, the emitter layer 121, and the rear electric transistor 172 as an amorphous silicon layer, And the efficiency of the solar cell can be improved by optimizing the thickness of the rear protective portion 192 and the width of the emitter portion 121.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 수정, 변경 및 치환이 가능할 것이다. 따라서, 본 발명에 개시된 실시예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예 및 첨부된 도면에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.It will be apparent to those skilled in the art that various modifications, substitutions and substitutions are possible, without departing from the scope and spirit of the invention as disclosed in the accompanying claims. will be. Therefore, the embodiments disclosed in the present invention and the accompanying drawings are intended to illustrate and not to limit the technical spirit of the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments and the accompanying drawings . The scope of protection of the present invention should be construed according to the following claims, and all technical ideas within the scope of equivalents should be construed as falling within the scope of the present invention.

Claims (10)

광이 입사되는 입사면과 광이 상기 입사면의 반대면인 후면을 포함하는 제1 도전성 타입의 기판;
상기 기판의 후면과 전기적으로 연결되어 있고 상기 제1 도전성 타입과 반대인 제2 도전성 타입을 갖는 적어도 하나의 에미터부;
상기 적어도 하나의 에미터부와 전기적으로 연결되어 있는 제 1 전극; 및
상기 기판의후면과 전기적으로 연결된 제 2 전극;을 포함하며,
상기 에미터부는 내부의 Si-Si 결합의 개수가 7.48×1022/cm3 ~ 9.2×1022/cm3인 비정질 실리콘(Amorphous Silicon, A-Si)층을 포함하고,
상기 비정질 실리콘층 내부의 Si-H 결합 개수는 불포화 결합(Dangling Bond) 개수보다 높은 것을 특징으로 하는 태양전지.
A substrate of a first conductivity type including an incident surface through which light is incident and a back surface through which light is opposite the incident surface;
At least one emitter portion electrically connected to a backside of the substrate and having a second conductivity type opposite to the first conductivity type;
A first electrode electrically connected to the at least one emitter section; And
And a second electrode electrically connected to the rear surface of the substrate,
The emitter portion includes an amorphous silicon (A-Si) layer having an inner Si-Si bond number of 7.48 10 22 / cm 3 to 9.2 10 22 / cm 3 ,
Wherein the number of Si-H bonds in the amorphous silicon layer is higher than the number of dangling bonds.
제 1 항에 있어서,
상기 태양전지는
상기 기판의 후면과 상기 제 2 전극 사이에 배치되며, 상기 제 1 도전성 타입을 갖는 후면 전계부;를 더 포함하며,
상기 후면 전계부는 내부의 Si-Si 결합의 개수가 7.48×1022/cm3 ~ 9.2×1022/cm3인 비정질 실리콘(Amorphous Silicon, A-Si)층을 포함하는 것을 특징으로 하는 태양전지.
The method according to claim 1,
The solar cell
And a backside electrical portion disposed between the backside of the substrate and the second electrode, the backside electrical portion having the first conductive type,
Wherein the back electric field portion includes an amorphous silicon (A-Si) layer having an inner Si-Si bond number of 7.48 x 10 22 / cm 3 to 9.2 x 10 22 / cm 3 .
제 2 항에 있어서,
상기 태양전지는
상기 기판의 후면과 상기 에미터부 및 상기 기판의 후면과 상기 후면 전계부 사이에 배치되는 후면 보호부;를 더 포함하며,
상기 후면 보호부는 내부의 Si-Si 결합의 개수가 7.48×1022/cm3 ~ 9.2×1022/cm3인 비정질 실리콘(Amorphous Silicon, A-Si)층을 포함하는 것을 특징으로 하는 태양전지.
3. The method of claim 2,
The solar cell
And a rear protective part disposed between the rear surface of the substrate and the emitter part and between the rear surface of the substrate and the rear electric part,
Wherein the rear surface protection portion comprises an amorphous silicon (A-Si) layer having a number of Si-Si bonds therein of 7.48 10 22 / cm 3 to 9.2 10 22 / cm 3 .
제 1 항에 있어서,
상기 태양전지는
상기 기판의 입사면에 배치되는 전면 보호부;를 더 포함하며,
상기 전면 보호부는 내부의 Si-Si 결합의 개수가 7.48×1022/cm3 ~ 9.2×1022/cm3인 비정질 실리콘(Amorphous Silicon, A-Si)층을 포함하는 것을 특징으로 하는 태양전지.
The method according to claim 1,
The solar cell
And a front protective portion disposed on an incident surface of the substrate,
Wherein the front protective portion comprises an amorphous silicon (A-Si) layer having a number of Si-Si bonds therein of 7.48 10 22 / cm 3 to 9.2 10 22 / cm 3 .
제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
상기 비정질 실리콘층 내부의 Si-H 결합 개수는 상기 Si-Si 결합 개수보다 낮은 것을 특징으로 하는 태양전지.
5. The method according to any one of claims 1 to 4,
And the number of Si-H bonds in the amorphous silicon layer is lower than the number of Si-Si bonds.
삭제delete 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
상기 비정질 실리콘층은 챔버 내부에서 수소 가수(H2) 대 실란 가스(SiH4)의 비율(H2/SiH4)이 3 내지 60 사이인 상태에서 증착되어 형성되는 것을 특징으로 하는 태양전지.
5. The method according to any one of claims 1 to 4,
Wherein the amorphous silicon layer is formed by depositing in a state where hydrogen hydrogen (H2) to silane gas (SiH4) ratio (H2 / SiH4) is 3 to 60 in the chamber.
제 2 항에 있어서,
상기 에미터부의 폭은 상기 후면 전계부의 폭보다 큰 것을 특징으로 하는 태양전지.
3. The method of claim 2,
And the width of the emitter portion is larger than the width of the rear surface electric field portion.
제 8 항에 있어서,
상기 에미터부의 폭 대비 상기 후면 전계부의 폭에 대한 비는 1.5 내지 2.5 사이인 것을 특징으로 하는 태양전지.
9. The method of claim 8,
Wherein a ratio of the width of the emitter portion to a width of the rear surface electric portion is between 1.5 and 2.5.
제 3 항에 있어서,
상기 후면 보호부는 상기 기판의 후면과 상기 에미터부 사이에 위치한 부분의 두께 또는 상기 기판의 후면과 상기 후면 전계부 사이에 위치한 부분의 두께가 후면 보호부의 나머지 부분의 두께보다 얇은 것을 특징으로 하는 태양전지.
The method of claim 3,
Wherein a thickness of a portion of the rear surface protecting portion located between the rear surface of the substrate and the emitter portion or a thickness of a portion of the rear surface protecting portion located between the rear surface of the substrate and the rear surface protecting portion is thinner than a thickness of the remaining portion of the rear surface protecting portion. .
KR1020100081923A 2010-08-24 2010-08-24 Solar Cell KR101692429B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100081923A KR101692429B1 (en) 2010-08-24 2010-08-24 Solar Cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100081923A KR101692429B1 (en) 2010-08-24 2010-08-24 Solar Cell

Publications (2)

Publication Number Publication Date
KR20120021964A KR20120021964A (en) 2012-03-09
KR101692429B1 true KR101692429B1 (en) 2017-01-03

Family

ID=46130185

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100081923A KR101692429B1 (en) 2010-08-24 2010-08-24 Solar Cell

Country Status (1)

Country Link
KR (1) KR101692429B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100147380A1 (en) 2008-12-17 2010-06-17 Seagate Technology Llc Hybrid Photovoltaic Cell Using Amorphous Silicon Germanium Absorbers and Wide Bandgap Dopant Layers

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101472018B1 (en) * 2008-10-13 2014-12-15 엘지전자 주식회사 Back contact solar cell and fabrication method thereof
KR101531700B1 (en) * 2008-12-01 2015-06-25 주성엔지니어링(주) Method for manufacturing Thin film type Solar Cell
KR101142861B1 (en) * 2009-02-04 2012-05-08 엘지전자 주식회사 Solar cell and manufacturing method of the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100147380A1 (en) 2008-12-17 2010-06-17 Seagate Technology Llc Hybrid Photovoltaic Cell Using Amorphous Silicon Germanium Absorbers and Wide Bandgap Dopant Layers

Also Published As

Publication number Publication date
KR20120021964A (en) 2012-03-09

Similar Documents

Publication Publication Date Title
US9520517B2 (en) Solar cell
US20190245101A1 (en) Solar cell
KR101258938B1 (en) Solar cell
KR101918737B1 (en) Solar cell
US20190355860A1 (en) Solar cell
KR101925928B1 (en) Solar cell and manufacturing method thereof
KR20140105064A (en) Solar cell
KR101882439B1 (en) Solar cell and manufacturing method thereof
KR101770267B1 (en) Thin film solar cell module
KR20130064456A (en) Solar cell
KR101186529B1 (en) Solar cell
KR101203907B1 (en) Solar cell
KR20120055133A (en) Thin film solar cell
KR101098813B1 (en) Solar cell
KR101692429B1 (en) Solar Cell
JP2024503613A (en) solar cells
KR101130193B1 (en) Solar cell
KR101897168B1 (en) Solar cell
WO2021075956A1 (en) Transparent passivated contacts for si solar cells
KR101979843B1 (en) Solar cell
KR20120035003A (en) Method for manufacturing solar cell
KR101276888B1 (en) Solar cell
JP2014049652A (en) Photovoltaic device
KR101071133B1 (en) Solar cell
KR101692559B1 (en) Solar cell

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant