KR101690400B1 - 픽쳐 코딩 및 디코딩 - Google Patents

픽쳐 코딩 및 디코딩 Download PDF

Info

Publication number
KR101690400B1
KR101690400B1 KR1020147028351A KR20147028351A KR101690400B1 KR 101690400 B1 KR101690400 B1 KR 101690400B1 KR 1020147028351 A KR1020147028351 A KR 1020147028351A KR 20147028351 A KR20147028351 A KR 20147028351A KR 101690400 B1 KR101690400 B1 KR 101690400B1
Authority
KR
South Korea
Prior art keywords
slice
picture
representation
address
coded
Prior art date
Application number
KR1020147028351A
Other languages
English (en)
Other versions
KR20140126416A (ko
Inventor
리카르드 시에베르그
클린톤 프리들
Original Assignee
텔레폰악티에볼라겟엘엠에릭슨(펍)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 텔레폰악티에볼라겟엘엠에릭슨(펍) filed Critical 텔레폰악티에볼라겟엘엠에릭슨(펍)
Publication of KR20140126416A publication Critical patent/KR20140126416A/ko
Application granted granted Critical
Publication of KR101690400B1 publication Critical patent/KR101690400B1/ko

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63B—APPARATUS FOR PHYSICAL TRAINING, GYMNASTICS, SWIMMING, CLIMBING, OR FENCING; BALL GAMES; TRAINING EQUIPMENT
    • A63B53/00—Golf clubs
    • A63B53/04—Heads
    • A63B53/047—Heads iron-type
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63B—APPARATUS FOR PHYSICAL TRAINING, GYMNASTICS, SWIMMING, CLIMBING, OR FENCING; BALL GAMES; TRAINING EQUIPMENT
    • A63B53/00—Golf clubs
    • A63B53/04—Heads
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63B—APPARATUS FOR PHYSICAL TRAINING, GYMNASTICS, SWIMMING, CLIMBING, OR FENCING; BALL GAMES; TRAINING EQUIPMENT
    • A63B60/00—Details or accessories of golf clubs, bats, rackets or the like
    • A63B60/02—Ballast means for adjusting the centre of mass
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T9/00—Image coding
    • G06T9/40—Tree coding, e.g. quadtree, octree
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N11/00—Colour television systems
    • H04N11/02—Colour television systems with bandwidth reduction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/119—Adaptive subdivision aspects, e.g. subdivision of a picture into rectangular or non-rectangular coding blocks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/172—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a picture, frame or field
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/174—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a slice, e.g. a line of blocks or a group of blocks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/182—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being a pixel
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/189—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the adaptation method, adaptation tool or adaptation type used for the adaptive coding
    • H04N19/196—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the adaptation method, adaptation tool or adaptation type used for the adaptive coding being specially adapted for the computation of encoding parameters, e.g. by averaging previously computed encoding parameters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/30—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using hierarchical techniques, e.g. scalability
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/30—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using hierarchical techniques, e.g. scalability
    • H04N19/31—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using hierarchical techniques, e.g. scalability in the temporal domain
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/30—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using hierarchical techniques, e.g. scalability
    • H04N19/33—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using hierarchical techniques, e.g. scalability in the spatial domain
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/436—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using parallelised computational arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/46—Embedding additional information in the video signal during the compression process
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/70—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by syntax aspects related to video coding, e.g. related to compression standards
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H04N19/91—Entropy coding, e.g. variable length coding [VLC] or arithmetic coding
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63B—APPARATUS FOR PHYSICAL TRAINING, GYMNASTICS, SWIMMING, CLIMBING, OR FENCING; BALL GAMES; TRAINING EQUIPMENT
    • A63B53/00—Golf clubs
    • A63B53/04—Heads
    • A63B2053/0491—Heads with added weights, e.g. changeable, replaceable
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63B—APPARATUS FOR PHYSICAL TRAINING, GYMNASTICS, SWIMMING, CLIMBING, OR FENCING; BALL GAMES; TRAINING EQUIPMENT
    • A63B53/00—Golf clubs
    • A63B53/04—Heads
    • A63B53/0408—Heads characterised by specific dimensions, e.g. thickness
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63B—APPARATUS FOR PHYSICAL TRAINING, GYMNASTICS, SWIMMING, CLIMBING, OR FENCING; BALL GAMES; TRAINING EQUIPMENT
    • A63B53/00—Golf clubs
    • A63B53/04—Heads
    • A63B53/0433—Heads with special sole configurations
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63B—APPARATUS FOR PHYSICAL TRAINING, GYMNASTICS, SWIMMING, CLIMBING, OR FENCING; BALL GAMES; TRAINING EQUIPMENT
    • A63B53/00—Golf clubs
    • A63B53/04—Heads
    • A63B53/045—Strengthening ribs
    • A63B53/0454—Strengthening ribs on the rear surface of the impact face plate
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63B—APPARATUS FOR PHYSICAL TRAINING, GYMNASTICS, SWIMMING, CLIMBING, OR FENCING; BALL GAMES; TRAINING EQUIPMENT
    • A63B53/00—Golf clubs
    • A63B53/04—Heads
    • A63B53/0458—Heads with non-uniform thickness of the impact face plate
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63B—APPARATUS FOR PHYSICAL TRAINING, GYMNASTICS, SWIMMING, CLIMBING, OR FENCING; BALL GAMES; TRAINING EQUIPMENT
    • A63B53/00—Golf clubs
    • A63B53/04—Heads
    • A63B53/047—Heads iron-type
    • A63B53/0475—Heads iron-type with one or more enclosed cavities
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63B—APPARATUS FOR PHYSICAL TRAINING, GYMNASTICS, SWIMMING, CLIMBING, OR FENCING; BALL GAMES; TRAINING EQUIPMENT
    • A63B60/00—Details or accessories of golf clubs, bats, rackets or the like
    • A63B60/54—Details or accessories of golf clubs, bats, rackets or the like with means for damping vibrations

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • General Health & Medical Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Physical Education & Sports Medicine (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)
  • Reduction Or Emphasis Of Bandwidth Of Signals (AREA)

Abstract

다중 슬라이스(2-5)을 갖는 픽쳐(1)가 각각의 슬라이스에 대한 코딩된 슬라이스 표현을 생성함으로써, 인코딩된다. 슬라이스 플래그는, 픽쳐(1) 내의 제1슬라이스(2)에 대한 제1값으로 설정되고, 나머지 슬라이스(3-5)의 대응하는 슬라이스 플래그는 제2규정된 값으로 설정된다. 각각의 슬라이스 어드레스가 각각의 나머지 슬라이스(3-5)에 대해 생성되어, 픽쳐(1) 내에서의 슬라이스 시작 위치의 식별을 가능하게 한다. 픽쳐(1)의 코딩된 픽쳐 표현(50)은, 코딩된 슬라이스 표현, 슬라이스 어드레스 및 슬라이스 플래그를 포함하여 구성된다. 슬라이스 플래그는, 슬라이스 어드레스가 요구되는 슬라이스(3-5)와 자체의 슬라이스 시작 위치를 식별하기 위해 슬라이스 어드레스가 필요하지 않는 픽쳐(1) 당 슬라이스(2) 간의 구별을 가능하게 한다.

Description

픽쳐 코딩 및 디코딩{picture coding and decoding}
본 발명은, 일반적으로 픽쳐 또는 비디오 프레임의 처리에 관한 것으로, 특히 이러한 픽쳐 또는 비디오 프레임의 코딩 및 디코딩에 관한 것이다.
MPEG-4(Motion Picture Expert Group) AVC (Advanced Video Coding)로서도 언급되는 H.264는, 아트 비디오 코딩 기준을 기술한다. 하이브리드 코덱은, 소위 인터 코딩으로 표시되는 프레임들과, 소위 인트라 코딩으로 표시되는 프레임들 사이의 리던던시(redundancy)를 소멸하는데 기반한다. 코딩 프로세스의 출력은 VCL(Video Coding Layer) 데이터이며, 이는 전송 또는 기억에 앞서, NAL(Network Abstraction Layer) 유닛으로 더 캡슐화된다.
H.264/MPEG-4 AVC에 있어서, 비디오 스트림의 픽쳐는, 16×16 화소의 고정된 사이즈의 매크로블록으로 구성되고, 이 픽쳐의 코딩은 매크로블록 바이 매크로블록(macroblock by macroblock)으로 처리된다. 비디오 스트림의 각각의 픽쳐는 하나 이상의 슬라이스로 분할된다. 한 슬라이스는, 픽쳐의 독립적으로 디코딩 가능한 피스이다. 이는, 픽쳐의 하나의 슬라이스가 손실되면, 픽쳐의 다른 슬라이스들은 여전히 디코딩 가능한 것을 의미한다. 더욱이, 슬라이스는, 이들이 픽쳐 내의 다른 슬라이스로부터 독립적이므로, 병렬 코딩 및 디코딩을 위해 사용될 수 있다. H.264/MPEG-4 AVC에서, 슬라이스 경계는, 코딩 순서에 따른 2개의 인접한 매크로블록의 경계 사이에서 발생해야한다.
HEVC(High Efficiency Video Coding)는 H.264/MPEG-4 AVC의 후속이다. HEVC는, H.264/MPEG-4 AVC와 비교해서 코딩 성능을 실질적으로 개선하는 것을 목적으로 하는데, 예를 들어 비트레이트(bitrate) 요구조건을 감소시키면서 픽쳐 품질을 유지하는 것을 목적으로 한다. HEVC는 차세대 HDTV (High Definition Television) 디스플레이 및 콘텐츠 캡쳐 시스템(content capture systems)을 목표로 하는데, 이는 1080p까지의 QVGA(Quarter Video Graphics Array)(320×40) 및 울트라 HDTV(7680×320)로부터의 진보된 스캔 프레임 레이트 및 디스플레이 해상도뿐 아니라, 개선된 픽쳐 품질의 형태를 갖는다.
HEVC는, 개선된 코딩 성능을 제공하기 위해서 H.264/MPEG-4 AVC의 매크로블록보다 큰 사이즈를 갖는 화소 블록들인, 소위 최대 코딩 유닛(LCU)의 사용을 가능하게 한다. 동일 픽쳐 내의 큰 균등 에어리어 및 작은 세부 에어리어 모두를 핸들링하기 위해서, 계층적인 코딩(hierarchical coding)이 HEVC에 대해서 제안되고 있다. 픽쳐 내의 LCU는 미리 규정된 순서로 스캔되며, 각각의 이러한 LCU는 더 작은 코딩 유닛(CU)으로 분할될 수 있는데, 이는 차례로 쿼드트리 방식(quadtree fashion)으로 아래로 최소 코딩 유닛(SCU)으로 계층적으로 분할될 수 있다. 따라서, 픽쳐는, LCU로부터 아래로 SCU까지 다양한 사이즈를 갖는 코딩 유닛의 혼합체로서 인코딩될 수 있다.
H.264/MPEG-4 AVC와 관련해서, 비디오 스트림의 픽쳐는, HEVC에서 하나 이상의 슬라이스로 분할될 수 있다. 슬라이스 바운더리는, HEVC에서, 미리 규정된 순서에 따른 2개의 인전합 LCU의 경계로 정렬된다.
H.264/MPEG-4 AVC 및 HEVC 기준 모두는, 슬라이스의 제1매크로블록 또는 코딩 유닛을 식별하고, 이에 따라 픽쳐 또는 비디오 프레임 내의 슬라이스의 시작을 식별하기 위해서, 어드레스의 결정 및 사용을 요구한다. 이러한 어드레스는, 디코더에서는 필수적이지만, 코딩된 픽쳐 데이터에 오버헤드(overhead)를 부가한다. 더욱이, HEVE에 LCU의 계층적인 분할의 도입과 함께, 픽쳐 또는 비디오 프레임과 연관된 새로운 도전이 일어난다. 그러므로, 효과적이고 유연한 방법으로 슬라이스 시작의 어드레스를 핸들링할 수 있는 효과적인 코딩 및 디코딩에 대한 필요가 있다.
본 발명의 일반적인 목적은, 픽쳐 및 비디오 프레임 내의 슬라이스의 효과적인 관리를 제공하는 것이다.
본 발명의 특정한 목적은, 효과적인 방식으로 슬라이스 시작 위치를 신호 전달(signal)하는 것이다.
이들 및 그 밖의 목적은, 이하 개시된 실시형태에 의해 충족된다.
실시형태의 일측면은, 다중 슬라이스를 포함하여 구성되는 픽쳐를 코딩하는 방법을 규정한다. 코딩된 슬라이스 표현은, 슬라이스 내의 화소의 화소 값에 기반해서 픽쳐 내의 각각의 슬라이스에 대해서 생성된다. 각각의 슬라이스 플래그는, 각각의 슬라이스에 대해서 할당되고 설정된다. 픽쳐 내의 제1슬라이스는, 제1규정된 값으로 설정된 슬라이스 플래그를 갖는 반면, 나머지 슬라이스는 제2규정된 값으로 설정되는 그들 각각의 슬라이스 플래그를 갖는다. 슬라이스의 제1코딩 유닛의 위치 및 이에 따라 픽쳐 내의 슬라이스 시작의 식별을 허용하는 슬라이스 어드레스가, 픽쳐 내의 제1슬라이스를 제외한 나머지 슬라이스에 대해서 생성된다. 이들 슬라이스 어드레스는, 코딩된 슬라이스 표현 및 슬라이스 플래그와 함께, 픽쳐의 코딩된 픽쳐 표현 내에 포함된다.
실시형태의 다른 측면은, 다중 슬라이스를 포함하여 구성되는 픽쳐를 코딩하는 장치와 연관된다. 장치의 표현 생성기는, 픽쳐 내의 각각의 슬라이스에 대한 각각의 코딩된 슬라이스 표현을 생성한다. 본 장치는, 픽쳐 내의 제1슬라이스와 연관된 슬라이스 플래그를 제1값으로 설정하는 한편, 나머지 슬라이스의 슬라이스 플래그는 제2규정된 값으로 설정하도록 구성된다. 어드레스 생성기는, 나머지 슬라이스의 각각의 슬라이스에 대해서 각각의 슬라이스 어드레스를 생성하여, 제1코딩 유닛의 각각의 위치 및 픽쳐 내에서의 슬라이스의 슬라이스 시작의 식별을 가능하게 한다. 표현 관리자는, 코딩된 슬라이스 표현, 슬라이스 어드레스 및 슬라이스 플래그를 포함하여 구성되는 픽쳐에 대해서 코딩된 픽쳐 표현을 생성한다.
실시형태의 또 다른 측면은, 다중 슬라이스를 포함하여 구성되는 픽쳐의 코딩된 픽쳐 표현을 디코딩하는 방법을 규정한다. 픽쳐 내의 슬라이스와 연관된 슬라이스 플래그는 코딩된 픽쳐 표현(50)으로부터 검색된다. 이 슬라이스 플래그의 값은, 픽쳐 내의 슬라이스의 시작 위치 및 이 슬라이스에 속하는 슬라이스의 부분을 식별하기 위해서, 슬라이스 어드레스가 코딩된 픽쳐 표현으로부터 검색될 필요가 있는 지를 결정하기 위해서, 채용된다. 슬라이스 플래그가 제1규정된 값을 가지면, 본 플래그는 픽쳐 내의 제1슬라이스이다. 슬라이스와 연관된 코딩된 슬라이스 표현을 디코딩함으로써 생성되고 코딩된 픽쳐 표현으로부터 검색된 슬라이스 내의 화소의 화소 값은, 그 다음 상부 좌측 코더와 같은 픽쳐 내의 규정된 슬라이스 시작을 갖고 시작하는 픽쳐의 제1부분에 할당된다. 대신, 슬라이스 플래그가 제2규정된 값을 가지면, 슬라이스 어드레스가 픽쳐 내에서의 슬라이스 시작을 식별하기 위해 채용되고, 화소의 코딩된 슬라이스 표현을 디코딩함으로써 생성된 화소 값은 식별된 슬라이스 시작으로 시작하는 픽쳐의 부분에 할당된다.
실시형태의 또 다른 측면은, 다중 슬라이스를 포함하여 구성되는 픽쳐의 코딩된 픽쳐 표현을 디코딩하기 위한 장치와 연관된다. 장치의 표현 검색기는, 코딩된 픽쳐 표현으로부터 디코딩되는 슬라이스와 연관된 슬라이스 플래그를 검색한다. 어드레스 검색기는, 슬라이스 플래그가 제2규정된 값을 가지면, 코딩된 픽쳐 표현으로부터 슬라이스 어드레스를 검색한다. 대신, 슬라이스 플래그가 제1규정된 값을 가지면, 표현 생성기는, 슬라이스와 연관되고 코딩된 픽쳐 표현으로부터 검색된 코딩된 슬라이스 표현에 기반해서 슬라이스 내의 화소의 화소 값의 디코딩된 표현을 생성한다. 그 다음, 이들 화소 값은, 예를 들어 상부 좌측 코너인 소정의 신호 전달된 슬라이스 어드레스에 대한 필요 없이, 식별된 규정된 시작 위치에서 시작하는 픽쳐의 제1부분에, 값 할당기에 의해 할당된다. 대신, 슬라이스 플래그가 제2규정된 값을 가지면, 검색된 슬라이스 어드레스가, 현재의 슬라이스에 속하는 픽쳐의 부분의 시작을 식별한 후, 이 식별된 부분에 표현 생성기로부터의 화소 값을 할당하기 위해서, 값 할당기에 의해 채용된다.
상기 실시형태는, 픽쳐 또는 비디오 프레임 내에서의 슬라이스 시작 위치를 신호 전달 및 식별하는 효과적인 방법을 제공함으로써, 픽쳐 또는 비디오 프레임 내의 슬라이스의 효과적인 관리를 제공한다. 실시형태의 슬라이스 플래그는, 디코더에서의 슬라이스 어드레스 신호 전달 및 계산에 대한 소정의 필요 없이, 픽쳐의 제1슬라이스에 대한 슬라이스 시작의 개선된 식별을 제공한다.
또 다른 목적 및 장점을 갖는 본 발명은, 수반되는 도면에 따라 이하의 상세한 설명을 참조함으로써, 최상으로 이해될 수 있다.
도 1은 본 실시형태에 따른 픽쳐의 코딩 방법을 나타낸 흐름도,
도 2는 다중 슬라이스로 분할되고 다중의 최대 코딩 유닛(LCU)을 포함하여 구성되는 픽쳐의 실시형태를 나타낸 도면,
도 3a 및 도 3b는 LCU 내의 코딩 유닛 간의 경계가 일치하는 슬라이스 시작의 실시형태를 나타낸 도면,
도 4는 코딩 유닛을 처리하기 위한 코딩 및 디코딩의 실시형태를 계략적으로 나타낸 도면,
도 5는 실시형태에 따른 도 1의 코딩 방법의 추가적인 단계를 나타내는 흐름도,
도 6은 코딩된 픽쳐 표현의 실시형태를 개략적으로 나타낸 도면,
도 7은 픽쳐의 코딩된 표현을 디코딩하는 실시형태를 나타낸 흐름도,
도 8은 실시형태에 따른 도 7의 방법의 추가적인 단계를 나타낸 흐름도,
도 9는 실시형태에 따른 도 7의 방법의 추가적인 단계를 나타낸 흐름도,
도 10은 실시형태에 따른 픽쳐를 코딩하기 위한 장치의 개략적인 블록도,
도 11은 실시형태에 따른 코딩된 픽쳐 표현을 디코딩하기 위한 장치를 개략적으로 나타낸 도면,
도 12는 실시형태에 따른 미디어 단말의 개략적인 블록도이다.
도면 전체에서, 동일 참조부호가 유사 또는 대응하는 구성에 대해서 사용된다.
일반적으로, 본 실시형태는, 픽쳐 또는 비디오 프레임 내의 슬라이스의 관리에 관한 것이다. 더 상세하게는, 본 실시형태는, 슬라이스 시작 어드레스를 신호 전달하는 유연하고 비트 효과적인 방법을 제공한다. 본 실시형태는, 소정의 픽쳐 또는 비디오 프레임 코딩 및 디코딩에 적용 가능한데, 예를 들어 비디오 스트림인 이 픽쳐 또는 비디오 프레임은 다중, 예를 들어 적어도 2개의 슬라이스를 포함하여 구성되고, 여기서 슬라이스의 시작이 디코더로 신호 전달될 필요가 있다. 그러므로, 본 실시형태는 H.264/MPEG-4 AVC와 같은 아트 픽쳐 또는 비디오 코딩의 기술에 적용될 수 있지만, 특히 화소의 더 작은 블록으로 화소 블록을 계층적으로 분할하는데 사용하는 픽쳐 코딩 및 디코딩에 주로 적용될 수 있다. 그러므로, 본 실시형태는 고효율 비디오 코딩(High Efficiency Video Coding:HEVC)과 관련해서 사용하는데 적합하지만, 이에 제한되지 않는다.
본 실시형태의 특징은, 픽쳐 또는 비디오 프레임 내의 제1슬라이스와 나머지 슬라이스 간을 구별하는 것이다. 종래 기술에 있어서, 슬라이스 어드레스는, 픽쳐 또는 비디오 프레임의 에어리어 내에서의 슬라이스의 시작을 식별하기 위해서, 픽쳐 내의 각각의 슬라이스를 인코딩하는 동안 결정되고, 디코더에 의해 사용되는 픽쳐의 코딩된 픽쳐 표현 내에 포함된다. 픽쳐의 전체 사이즈에 의존해서, 이들 슬라이스 어드레스는 상당히 길게 될 수 있고, 이에 따라 상당량의 오버헤드를 코딩된 픽쳐 데이터에 부가할 수 있다. 예를 들어, H.264/MPEG-4 AVC 픽쳐 또는 비디오 프레임은 1280×960 화소로 이루어질 수 있다. 슬라이스 시작이 매크로블록 경계로 정렬되고, 슬라이스 시작이, 전형적으로 픽쳐의 상부 좌측 코너인 고정된 기점(origin)에 대해서 X 및 Y 좌표로 표현되면, 이 단순한 예에서, 슬라이스 어드레스는 log2(ceil(1280/16))+log2(ceil(960/16))=7+6+13비트로 될 필요가 있다. ceil()은 ceil(x)=[x]로서 규정된 ceiling 함수를 표시하고, x 이상인 최소 정수를 출력한다. 이는, 매우 큰 데이터는 아닐 수 있지만, 비디오 디코딩 및 렌더링에 대한 오늘날의 프레임 및 비트 레이트와 함께, 수백의 슬라이스가 전형적으로 각각의 초(second)에 액세스 되므로, 디코더에 대해서 인코더에서 생성 및 전송될 필요가 있는 슬라이스 어드레스 데이터의 전체 사이즈 양은 비디오 스트림에 대해서 상당한 양이 된다. 더욱이, 슬라이스 어드레스는, 슬라이스의 실재 화소 데이터가 디코딩되고 픽쳐의 교정 파트에 할당되기 전에, 디코더에 위치되고, 검색되며, 처리될 필요가 있다.
슬라이스 어드레스를 핸들링하는데 있어서의 상기 언급된 문제점은, HEVC와 같은 계층적인 코딩 및 디코딩이 채용될 때, 슬라이스 시작이 최대 코딩 유닛보다 낮은 레벨의 코딩 유닛에 정렬될 수 있으면, 더 현저해질 수 있다. 도 2는 이 개념을 개략적으로 나타낸다.
비디오 스트림 내의 비디오 프레임과 같은 픽쳐(1)는, 종래 기술에서 최대 코딩 트리 블록(LCTB) 또는 최대 코딩 블록(LCB)으로도 표시되는 다수의 최대 코딩 유닛(LCU:10)으로 분할될 수 있다. LCU(10)는 인코딩 및 디코딩 동안 핸들링될 수 있고, 예를 들어 널리 공지된 인트라 또는 인터 코딩/디코딩 모드에 따라서 처리될 수 있는 화소의 최대 가능 블록이다. LCU(10)는, 화소 수로 더 작은 다수의 화소 블록, 전형적으로 코딩 유닛(CU:20A,20B)으로 표시된, 화소 코딩 트리 블록(CTB) 또는 코딩 블록(CB)으로, 차례로 계층적으로 분할될 수 있다. 이들 CU(20A,20B)는, 최소 코딩 유닛(SCU), 최소 코딩 트리 블록(SCTB) 또는 최소 코딩 블록(SCB)으로 표시된 화소의 최소 가능 블록으로 아래로 계층적인 방법으로, 화소의 더 더욱 작은 블록(30A,30B)으로, 차례로 계층적으로 분할될 수 있다.
픽쳐(1) 내의 슬라이스(2,3)의 시작의 위치 조정을 2개의 인접한 LCU(10A,10B) 사이의 경계로 정렬하는 것으로 제한하는 종래 기술과 비교해서, 몇몇 실시형태는, 슬라이스(4,5)의 시작이 SCU 레벨로부터 LCU 레벨로 업(up)한 픽쳐 내의 소정의 인접한 CU(10A,10B,20A,20B,30A,30B) 간의 경계로 잠재적으로 정렬될 수 있게 함으로써, 매우 유연한 슬라이스 시작 위치 조정을 제공한다. 그러므로, 슬라이스 시작이 선행하는 슬라이스의 최종 CU를 갖는 LCU 및 동일 LCU 내의 현재 슬라이스의 제1CU 내측에 위치되는 것이 가능하게 된다. 도 2는 이를 개략적으로 나타낸다. 제1슬라이스(2)와 제2슬라이스(3) 간의 경계는, 처리 순서에 따른, 2개의 인접한 LCU(10A,10B)의 경계와 일치한다. 제2슬라이스(3)와 제3슬라이스(4) 간의 경계는, 대신, 각각이 LCU(10)와 비교해서 1/4 사이즈인 2개의 코딩 유닛(20A,20B)의 경계로 정렬한다. 상응해서, 도 2의 제3슬라이스(4)와 제4슬라이스(5) 간의 경계는, 각각이 LCU(10)와 비교해서 1/16 사이즈인 2개의 CU(30A,30B)의 경계로 정렬한다.
그런데, 가능하게는 SCU까지의 작은 CU로 계층적으로 분할되고, 슬라이스 시작이 정렬되는 것은, MPEG-4/AVC와 비교해서 더 긴 슬라이스 어드레스로 귀결된다. 예로서 그리고 이전에 논의된 예에 대해서, 1280×960 화소의 픽쳐는, 슬라이스 시작이 8×8 화소의 SCU의 경계로 정렬될 수 있으면, 19200의 잠재적인 슬라이스 시작 위치를 가질 수 있다. 그 다음, 슬라이스 어드레스가 X 및 Y 좌표 형태이면, 이들은 8+7=15비트로 될 필요가 있다.
본 실시형태에 따르면, "슬라이스(slice)"는 픽쳐 또는 비디오 프레임의 독립적으로 코딩 가능하고 디코딩 가능한 부분을 나타내도록 채용될 수 있다. 이에 따라, 픽쳐는 단일 슬라이스 또는 다중, 예를 들어 적어도 2개의 슬라이스로 구성될 수 있다.
도 1은 N 슬라이스들을 포함하여 구성되는 픽쳐 또는 비디오 프레임을 코딩하는 방법을 나타낸 흐름도이다. 파리미터 N은 2 또는 그 이상의 포지티브 정수이다. 본 방법은 단계 S1에서 시작하는데, 이 단계는 픽쳐 내의 각각의 슬라이스에 대한 코딩된 슬라이스 표현을 생성한다. 이 코딩된 슬라이스 표현은, 인트라 또는 인터 코딩과 같은 널리 공지된 코딩 방안에 따른 슬라이스 내의 화소의 화소 값에 기반해서 생성된다.
다음 단계 S2 및 S3는, 픽쳐 내의 슬라이스에 대해서, 소위 슬라이스 플래그를 설정한다. 더 상세하게는, 단계 S2는, 현재의 슬라이스가 픽쳐의 제1슬라이스이고, 이에 따라 전형적으로 픽쳐의 상부 좌측 코너인 픽쳐 내의 규정된 위치에서 자체의 슬라이스 시작을 갖는 것을 가리키리 위해서, 1bin과 같은 제1규정된 값 또는 논리적으로 1 또는 몇몇 그 밖의 규정된 심볼로 픽쳐 내의 N 슬라이스의 제1슬라이스와 연관된 슬라이스 플래그를 설정한다. 상응해서, 단계 S3은, 0bin과 같은 제2규정된 값 또는 논리적으로 0(zero) 또는 몇몇 그 밖의 규정된 심볼로 픽쳐의 나머지 N-1 슬라이스 각각과 연관된 슬라이스 플래그를 설정한다. 이는, 슬라이스 플래그가, 픽쳐 내의 제1슬라이스와 나머지 슬라이스 간을 구별하도록 추가적인 정보로서 사용될 수 있는 것을 의미한다.
이들 나머지 슬라이스는, 디코더가 픽쳐 에어리어 내의 어디에서 슬라이스가 시작하는 지를 식별할 수 있게 하기 위해서, 슬라이스 어드레스와 연관될 필요가 있다. 이는, 제1슬라이스에 대해서일 필요는 없는데, 대신 제1슬라이스는 픽쳐 내에서의 규정된 시작 위치를 갖고, 바람직하게는 상부 좌측 코너 내의 픽쳐의 제1화소에서 시작한다. 대안적으로, 픽쳐는 슬라이스보다 높은 레벨의 영역으로 분할될 수 있다. 이 경우, 규정된 시작 위치는, 그러면, 픽쳐 내의 이러한 영역의 기점이 될 수 있다.
그러므로, 단계 S4는, 나머지 N-1 슬라이스의 각각의 슬라이스에 대해서 슬라이스 어드레스를 생성하고, 이에 의해 본 실시형태에 따라서 요구되는 슬라이스 어드레스가 없는 제1슬라이스를 제외한다. 슬라이스에 대해서 단계 S4에서 생성된 슬라이스 어드레스는, 슬라이스의 제1코딩 유닛의 위치의 식별 및 이에 따라 픽쳐 내의 슬라이스 시작의 식별을 허용한다. 그 다음, 제1코딩 유닛은, 슬라이스의 제1코딩 유닛을 구성하고, 그러면 규정된 처리 순서에 따라 선행하는 코딩 유닛이 픽쳐 내의 선행하는 슬라이스의 최종 코딩 유닛이다. 제1코딩 유닛은, 화소의 소정 블록이 될 수 있고, MPEG-4/AVC에서, 제1코딩 유닛은 슬라이스의 제1매크로블록이다. 상응해서, HEVC과 함께, 제1코딩 유닛은 LCU로 될 수 있지만, 계층적인 분할로, 이는, 이하 더 상세히 논의되는, 슬라이스 시작 위치가 픽쳐 내에서 발견될 수 있는 위치에 몇몇 제한이 부가되지 않는 한, 바람직하게는 LCU 사이즈로부터 SCU 사이즈로의 다운(down)의 소정의 코딩 유닛이 될 수 있다.
픽쳐의 코딩 유닛이 처리, 예를 들어 인코딩된 후, 이어서 디코딩되는 처리 순서는, 소정의 공지된 처리 순서일 수 있다. 이러한 처리 순서의 예는, 래스터 스캔 순서(raster scan order) 또는 모션(Morton) 또는 Z 순서와 같은 소정의 그 밖의 코딩/디코딩 순서인데, 이하 상세히 논의된다.
그 다음, 단계 S5에서 픽쳐의 코딩된 픽쳐 표현을 생성하기 위해서, N 코딩된 슬라이스 표현, N-1 슬라이스 어드레스 및 N 슬라이스 플래그가 채용된다. 전형적으로, 코딩된 픽쳐 표현은, 2진 알파벳 이외의 본 실시형태의 범위 내에서 그 밖의 심볼 알파벳이 사용될 수 있지만, 16진 또는 10진 알파벳과 같은 비트의 시퀀스 또는 스트림 형태이다. 도 6은 이러한 코딩된 픽쳐 표현(50)의 실시형태를 개략적으로 나타낸 도면이다. 일반적으로, 코딩된 픽쳐 표현(50)은, 각각의 슬라이스에 대한 2개의 매인 파트, 슬라이스 헤더(54) 및 코딩된 데이터(56)를 포함하여 구성된다. 전형적으로, 슬라이스 헤더(54)는, 코드워드 first_slice_in_pic_flag 형태와 같은, 단계 S2 또는 S3에서 슬라이스에 대해 설정된 슬라이스 플래그를 포함하여 구성된다. 또한, 픽쳐 내의 제1슬라이스를 제외한 각각의 나머지 슬라이스의 슬라이스 헤더(54)는, 바람직하게는 코드워드 first_cu_in_slice 또는 코드워드 slice_address 형태와 같은, 단계 S4에서 생성된 슬라이스 어드레스를 포함하여 구성된다. 특정 실시형태에 있어서는, 추가적인 정보가, 예를 들어 슬라이스의 코딩 타입을 포함하는 슬라이스 헤더(54) 내에 포함될 수 있다.
그러면, 코딩된 데이터(56)는, 슬라이스 내에 화소의 코딩된 픽쳐 데이터, 예를 들어 단계 S1에서 생성된 코딩된 슬라이스 표현을 수반한다.
또한, 코딩된 표현(50)은, 선택적으로, 픽쳐 파라미터 세트(PPS) 및/또는 시퀀스 파라미터 세트(SPS) 52를 포함하여 구성되거나 또는 연관될 수 있다. PPS/SPS(52)는 코딩된 픽쳐 표현(50)의 부분을 형성할 수 있다. 이 경우, 비디오 스트림의 각각의 코딩된 픽쳐 표현(50)은, 각각의 PPS 및/또는 SPS 필드(52)를 가질 수 있다. 대안적인 접근에 있어서, 비디오 스트림의 모든 이러한 코딩된 픽쳐 표현(50)이 PPS 및/또는 SPS 필드(52)를 수반할 필요는 없다. 예를 들어, PPS 및/또는 SPS 필드(52) 내의 소정의 파라미터가 갱신되거나 변경되면, 비디오 스트림의 제1코딩된 픽처 표현(50)이 PPS 및/또는 SPS 필드(52)를 포함한 후, 이러한 필드가 비디오 스트림의 다른 코딩된 픽쳐 표현 내에만 포함될 수 있다. 또 다른, 변형은, 코딩된 픽쳐 표현(50)에 관해서 밴드(band) 밖으로, PPS 및/또는 SPS 필드(52)를 신호 전달하는 것이다. 이 경우, PPS 및/또는 SPS필드(52)는 코딩된 픽쳐 표현(50)으로부터 분리해서 전송될 수 있지만, 디코더는 PPS 및/또는 SPS필드(52)가 속하는 비디오 스트림 또는 코딩된 픽쳐 표현을 식별할 수 있는 방법으로 된다. 이는, 코딩된 픽쳐 표면(50) 및 PPS 및/또는 SPS필드(52) 모두에서, 세션, 스트림 및/또는 픽쳐 식별자를 포함함으로써, 달성될 수 있다.
상기된 바와 같이, 슬라이스는 픽쳐의 독립적으로 코딩 가능 및 디코딩 가능 유닛이다. 이는, 단계 S1의 코딩된 슬라이스 표현의 생성, 단계S2, S3의 슬라이스 플래그 설정 및 단계 S4의 어드레스 생성이, 픽쳐 내의 다른 슬라이스에 대해서, 직렬적으로 또는 적어도 부분적으로 병렬로 수행될 수 있는 것을 의미한다. 전형적으로, 슬라이스의 병렬 코딩은, 픽쳐의 전체 코딩 시간을 감소시키게 된다. 그 다음, 전형적으로, 단계 S1 내지 S5의 방법이 비디오 스트림에서와 같은 소정의 나머지 픽쳐 또는 비디오 프레임에 대해서, 반복된다. 더욱이, 단계 S2 또는 단계 S3/S4는, 단계 S1 전에 또는 적어도 부분적으로 단계 S1과 병렬로 수행될 수 있다.
이하, 본 실시형태가 적용된 비디오 이코딩 및 디코딩 기준으로서, HEVC와 관련해서, 본 발명의 실시형태가 더 상세히 설명된다. 그런데, 이는 본 실시형태와 함꼐 사용도리 수 있는 픽쳐 또는 비디오 코딩/디코딩 기준의 일례만을 나타낸 것으로, 본 실시형태는 이에 제한되지 않는다.
HEVC에 따르면, 픽쳐 또는 비디오 프레임은, 화소 수로 선택된 사이즈를 갖는 다중 LCU를 포함하여 구성된다. 바람직하게는, 이는, 픽쳐의 LCU 각각이 동일 화소 수를 갖는 것을 의미한다. LCU는 직사각형일 수 있지만, 바람직하게는, 예를 들어 M×M 화소를 포함하여 구성되는 평방(quadratic)으로 될 수 있는데, 여기서 M은 2개와 등가이거나 또는 보다 크고, 바람직하게는 M=2m인 규정된 포지티브 정수이고, 여기서 m은 포지티브 정수이다. M의 적합한 값의 비제한적인 예는 64 또는 128이다. 픽쳐의 각각의 LCU는, 잠재적으로, LCU의 선택된 사이즈보다 작은 각각의 사이즈를 갖는 다중의 더 작은 CU로 계층적으로 분할될 수 있다.
일반적으로, 계층적으로 LCU를 분할하는 것은, 쿼드트리 방식(quadtree fashion)으로 LCU를 분할하는 것을 포함한다. 종래 기술에서 널리 공지된 바와 같이, 쿼드트리는, 각각의 내부 노드가 정확히 4개의 칠드런(children)을 갖는 트리 데이터 구조이다. 이에 따라, LCU를 계층적으로 분할하는 것은, 4개의 4분면 또는 영역으로 LCU를 재귀적으로 서브 분할함으로써, LCU에 의해 점유된 픽쳐의 2차원 공간을 분할하는 것을 의미한다. 바람직한 실시형태에 있어서, 재귀적으로 분할하는 것은, 4개의 동일 사이즈의 CU로 분할하는 것을 포함한다. 본 실시형태에 따르면, 코딩 유닛, 예를 들어 LCU 또는 더 작은 CU가 분할되면, 코딩 유닛과 연관된, 소위 분할 코딩 유닛 플래그는 규정된 값, 바람직하게는 1bin 또는 논리적으로 1 또는 소정의 그 밖의 규정된 심볼로 설정되는데, 이는 코딩 유닛이, 다중, 바람직하게는 4개의 더 작은 CU로 계층적으로 분할된 것을 가리킨다. 상응해서, 분할 가능한 코딩 유닛, 예를 들어 SCU 보다 큰 코딩 유닛이 분할되지 않으면, 코딩 유닛과 연관된 분할 코딩 유닛 플래그는, 대신 0bin 또는 논리적으로 0(zero) 또는 소정의 그 밖의 규정된 심볼로 설정된다. "분할 가능(Splittable)"은, 본 명세서에서는, 다중의, 바람직하게는 4개의 더 작은, CU로 계층적으로 분할될 수 있는 코딩 유닛으로 언급된다. 일반적으로, SCU를 제외한 소정의 코딩 유닛은 분할 가능 코딩 유닛이다. 코딩 유닛은 더 작은 코딩 유닛으로 분할될 수 있지만, 이러한 분할이 픽쳐의 코딩 품질을 개선하지 않으면, 대신, 분할되지 말아야 한다.
바람직하게는, 본 실시형태의 계층적인 분할은, 래스터 스캔 순서와 같은 규정된 처리 순서로 LCU 당(per) LCU를 처리한다. 일반적으로 래스터 스캔 순서는 좌측으로부터 우측 그리고, 상부로부터 바닥으로이다. 한편, 모션(Morton) 또는 Z 순서와 같은 코딩/디코딩 순서가 사용될 수 있다. 도 4는 모션 순서의 원리를 나타낸다. LCU가, 바람직하게는 4개의 동일 사이즈의 CU로 분할되면, 이들 CU는, 바람직하게는 4개의 동일 사이즈의, 심지어 더 작은 CU로, 계층적으로 분할되어야 하는지를 선택하기 위해서, 처리 순서로 더 처리될 수 있다. 이 처리 순서는 픽쳐에서 LCU를 처리할 때와 동일한 순서로 될 수 있다. 대안적인 접근에 있어서, LCU는 모션 순서와 같은 코딩/디코딩 순서로 처리되는 CU와 함께, 래스터 스캔 순서로 처리된다. 상기된 처리 순서는, 사용될 수 있는 순서의 예일 뿐으로, 본 실시형태는 이에 제한되지 않는다.
따라서, 각각의 코딩 유닛에 대해서, 코딩 유닛이 계층적으로 더 분할될 수 없는 SCU가 아닌 한, 코딩 유닛이 더 작은 코딩 유닛으로 분할될지가 결정된다. 코딩 유닛이 분할되는 각각의 시간마다, 코딩 유닛과 연관된 분할 플래그는, 바람직하게는 1로 설정되고, 코딩 유닛이 더 작은 코딩 유닛으로 더 이상 분할되지 않는 것으로 결정되면, 그 연관된 분할 코딩 유닛 플래그는 0으로 설정된다. 전형적으로, SCU는, 더 분할될 수 없으므로, 소정의 연관된 분할 코딩 유닛 플래그를 가질 필요가 없다.
코딩 유닛을 분할할 지의 이 결정은, 코딩 처리에 기반한다. 예를 들어, 상당히 균등한 백그라운드를 표현하는 픽쳐 에어리어는, 픽쳐 에어리어를 더 작은 코딩 유닛으로 분할하는 것과 비교해서, LCU와 같은 큰 CU 사이즈를 사용해서 더 효과적으로 표현된다. 그런데, 작은 디테일들 또는 다수의 이러한 디테일들을 갖는 픽쳐 에어리어는, 큰 코딩 유닛을 사용하면, 일반적으로 정확하게 표현될 수 없다. 이 경우, 이 픽쳐 에어리어에 대해서 다수의 더 작은 CU를 사용하는 것이, 코딩 품질 시점에서 더 효과적이고, 더 바람직하다. CU를 더 분할할 것인지의 선택은, 이에 따라 종래 기술에서 개시된 기술에 따라서, 그리고 바람직하게는 코딩 성능 및 품질에 기반해서 수행될 수 있다.
도 1의 단계 S1에서 슬라이스의 인코딩 동안 생성된 분할 코딩 유닛 플래그는, 전형적으로, 도 6에 나타낸 바와 같이, 코딩된 픽쳐 표현(50)의 코딩된 데이터 부분(56)에 포함된다.
도 5는 도 1의 코딩 방법의 추가적인 단계를 나타내는 흐름도이다. 본 방법은 선택적인 단계 S10으로부터 시작되는데, 여기서 픽쳐에 대한 계층적인 입상도가 결정된다. 계층적인 입상도는, 픽쳐 내의 슬라이스 경계 정렬에 대한 계층적인 레벨을 규정한다. 이 계층적이 레벨은, 픽쳐 내의 슬라이스의 시작이 정렬될 수 있는 최소 가능 어드레스 가능 코딩 유닛의 사이즈를 규정하고 제한한다. 계층적인 레벨 및 결정된 계층적인 입상도는, 이에 따라 픽쳐 내의 잠재적으로 이용 가능하고 슬라이스 시작이 위치될 수 있는 슬라이스 시작 위치의 최대 수를 규정한다. 이 의미는, 계층적인 입상도가 픽쳐 내에서 다수의 어드레스 가능한 CU를 규정하는 것을 의미하며, 여기서 슬라이스의 시작은, 이러한 어드레스 가능한 CU와, 규정된 처리 순서에 따른, 픽쳐 내의 이전 CU의 경계 사이에서 정렬될 수 있다.
예를 들어, 64×64 화소의 선택된 사이즈를 갖는 LCU는, 8×8 화소의 SCU 사이즈를 갖는 0 내지 3의 입상도 레벨을 규정하는 슬라이스 입상도를 가질 수 있다. 이 경우, 0의 입상도 레벨은, 슬라이스 시작이 LCU 사이의 경계와만 정렬될 수 있는 것을 가리킨다. 1280×960 화소의 픽쳐와 함께, 이는 20×15=300 가능 슬라이스 시작 위치를 의미한다. 입상도 레벨이, 대신 1이면, 슬라이스 시작이 정렬될 수 있는 최소 가능 코딩 유닛은, 대신 전체 40×30=1200 가능 슬라이스 시작 위치를 갖는 32×32 화소로 정렬될 수 있다. 상응해서, 2의 입상도 레벨은, 슬라이스 시작이 16×16 화소 또는 그 이상의 CU로 정렬될 수 있으므로, 80×60=4800 가능 슬라이스 시작 위치가 있는 것을 의미한다. 마지막으로, 3의 입상도 레벨은, 슬라이스 시작이 전체 160×120=19200 가능 슬라이스 시작 위치를 주는 SCU 경계로 정렬될 수 있는 것을 가리킨다.
본 예에서 220으로부터 14400 가능 슬라이스 시작 위치까지의 이들 경우 간에서 선택하기 위한, 확률을 가지려는 이유는, 픽쳐 내에서 이용 가능한 슬라이스 시작 위치가 많을수록, 더 긴 슬라이스 어드레스가 필요하며, 이에 따라 코딩된 픽쳐 데이터의 오버헤드가 증가시키기 때문이다. 따라서, 단일 IP 데이터 포켓 내에 슬라이스 데이터를 고정하는 것과 같은, 목표 슬라이스 사이즈에 대한 특정 요구가 없으면, 픽쳐 내의 다수의 슬라이스 시작 위치를 제한하고, 이에 따라 생성되어 디코더로 전송될 필요가 있는 어드레스 데이터의 양을 감소시키는 것이 바람직할 수 있다.
다음 단계 S11은 픽쳐 내의 N-1 슬라이스에 대한 슬라이스 어드레스의 렝스(length)를 결정하는데, 여기서 렝스는 슬라이스 어드레스의 다수의 비트 또는 그 밖의 심볼이다. 슬라이스 어드레스의 렝스는, 픽쳐 내에서의 다수의 잠재적인 슬라이스 시작 위치 및 다수의 어드레스 가능한 코딩 유닛에 의존한다. MPEG-4/AVC의 경우에 있어서, 슬라이스 사직 위치의 이 수는, 슬라이스 시작이 매크로블록 경계에서만 정렬될 수 있으므로, 픽쳐의 사이즈에 의존한다. 이 의미는, 픽쳐의 전체 사이즈가 주어지면, 고정된 매크로블록 사이즈가 주어진 다수의 가능 슬라이스 시작 위치가 계산될 수 있다는 것이다. 그 다음, 슬라이스 어드레스의 렝스가, log2(P) 또는 log2(P-1)와 같이, 이 수로부터 계산될 수 있는데, 여기서 P는 다수의 가능한 슬라이스 시작 위치 및 이에 따라, 픽쳐 내의 전체 수의 가능한 슬라이스 어드레스이다. 전형적으로, 픽쳐의 이 사이즈는, 코딩된 픽쳐 표현과 연관된 헤더 필드 내에 포함되거나, 또는 도 6을 보면, 코딩된 픽쳐 표현(50)과 연관된 이전에 언급된 PPS 또는 SPS 필드(52) 내에서 발견할 수 있다.
HEVC에서, 슬라이스 어드레스의 렝스는, 바람직하게는, 픽쳐에 대해서 단계 S10에서 결정된 계층적인 입상도에 기반해서, 단계 S11에서 결정된다. 그 다음, 계층적인 입상도는, 어드레스 가능한 코딩 유닛의 사이즈 및 이에 따라 슬라이스 시작이 정렬될 수 있는 최소 가능 코딩 유닛 사이즈를 규정하는데 사용될 수 있다. 이 입상도 정보는, 단계 S11에서 슬라이스 어드레스의 렝스를 결정하기 위해서, 바람직하게는, 픽쳐의 사이즈 또는 픽쳐 내의 전체 수의 LCU의 정보와 함께 채용될 수 있다.
일실시형태에 있어서, 픽쳐 내의 LCU의 사이즈는 미리 규정될 수 있고, 이에 따라 인코더 및 디코더에 공지될 수 있다. 예를 들어, LCU 사이즈는 128×128 화소 또는 64×64 화소로 될 수 있다. 이에 따라, LCU 사이즈의 결정 또는 신호 전달은 필요 없다. 상응해서, 픽쳐 내의 SCU의 사이즈는 미리 규정될 수 있다. 채용될 수 있는 이러한 고정되고 미리 규정된 SCU 사이즈의 예는, 16×16 화소 또는 8×8 화소이다.
대안적인 실시형태에 있어서, 인코딩 처리는 현재 픽쳐에 대해서 채용하기 위해서 LCU 사이즈 및/또는 SCU 사이즈를 추가적으로 결정할 수 있다. 이는, 이에 따라, 본 픽쳐의 특정한 특성에 대해 이들 LCU 및/또는 SCU 사이즈를 적용하는데 이득이 될 수 있다. 예를 들어, 기본적으로 균일한 균등 백그라운드 뷰(view)인 몇몇 픽쳐에 대해서, 더 큰 LCU 및 SCU 사이즈가 바람직할 수 있으며, 더 작은 LCU 및 SCU 사이즈가 바람직할 수 있는 다수의 작은 디테일을 갖는 픽쳐와 비교해서 더 효과적인 코딩을 이끌 수 있다.
일실시형태에 있어서, LCU 사이즈 및/또는 SCU 사이즈는, 그러므로 픽쳐의 화소 값에 기반하는 것과 같이, 인코딩 동안 결정된다. 그 다음, 결정된 LCU 사이즈의 통지 및/또는 결정된 SCU 사이즈의 통지는, 코딩된 픽쳐 표현과 연관된다. 통지 및 코딩된 픽쳐 표현의 연관은, 다양한 실시형태에 따라 수행될 수 있다. 예를 들어, 통지는, 코딩된 픽쳐 표현 내에 포함될 수 있다. 대안적인 예는, PPS 또는 SPS 내에 통지를 포함시키는 것이다.
그 다음, SCU 사이즈는, 파라미터 log2_min_coding_block_size_minus3에 기반해서 그리고, 바람직하게는 파라미터 Log2MinCUSize를 Log2MinCUSize=log2_min_coding_block_size_minus3 + 3으로서 계산함으로써, 규정될 수 있다. 이 파라미터 Log2MinCUSize는, 그 다음 SCU 사이즈 표현으로서 채용되고, SCU 사이즈를 MinCUSize=(1<<Log2MinCUSize)로 주는데, 여기서 <<는 좌측 시프트 연산자이다. 그러면, 파라미터 Log2MinCUSize의 값 및, 이에 따라 파라미터 log2_min_coding_block_size_minus3에 의존해서, SCU 사이즈는 도시된 예에서와 같이 8 또는 16이 될 수 있다.
바람직하게는, LCU 사이즈는, 파라미터 log2_diff_max_min_coding_block_size를 규정함으로써 SCU 사이즈와 비교해서 결정된다. 더 상세하게는, 파라미터 Log2MaxCUSize는 Log2MaxCUSize= log2_min_coding_block_size_minus3 + 3 + log2_diff_max_min_coding_block_size로서 계산된다. 그 다음, 이 파라미터 Log2MaxCUSize는 LCU 사이즈 표현으로서 채용되고, LCU 사이즈 MaxCUSize=(1<<Log2MaxCUSize)를 준다. 파라미터 Log2MaxCUSize의 값 그리고 이에 따라 파라미터 log2_min_coding_block_size_minus3 및 log2_diff_max_min_coding_block_size에 의존해서, 그 다음 LCU 사이즈는, 나타낸 예와 같이 64 또는 128이 될 수 있다.
SCU 사이즈 및 LCU 사이즈의 통지는, 이에 따라 파라미터 log2_min_coding_block_size_minus3 및 log2_diff_max_min_coding_block_size가 될 수 있다.
대안적인 실시형태에 있어서, LCU 사이즈는 SCU 사이즈에 대해서 결정되지 않는다. 이는, LCU 사이즈를 결정하기 위해서 필요로 되는 SCU 파라미터가 없는 것을 의미한다.
픽쳐 내의 제1슬라이스를 제외한 각각의 슬라이스에 대해 생성된 슬라이스 어드레스는, 단순한 수로서 슬라이스의 슬라이스 시작 및 제1CU의 위치를 규정할 수 있다. 다른 가능한 슬라이스 시작 위치 및 어드레스 가능 코딩 유닛은, 그 다음, 0으로부터 위쪽으로 넘버링된다. 예를 들어, 1280×960 화소 픽쳐는, 픽쳐 내의 슬라이스 시작이 정렬될 수 있는 최소 가능 코딩 유닛의 사이즈가 16×16 화소인 것으로 계층적인 입상도를 규정하면, 4800 고유 슬라이스 시작 위치를 갖는다. 이들 위치는, 그 다음 0으로부터 4799까지 넘버링될 수 있고, 이에 따라 13비트 슬라이스 어드레스를 요구한다.
대안은 X 및 Y 좌표를 분리해서 핸들링하는 것이다. 상기된 예에 따라, X 좌표는 0으로부터 79까지이고, Y 좌표는 0으로부터 59까지이며, 이에 따라 7 플러스 6 비트가 각각의 슬라이스 어드레스에 대해서 요구된다.
또 다른 대안은, 슬라이스 어드레스를 결정하는 것으로, LCU 좌표 및 서브-LCU 좌표가 이로부터 검색될 수 있다. 이 경우, 픽쳐 내에서의 LCU의 위치의 좌표가 슬라이스에 대해서 결정된다. 그 다음, 슬라이스의 슬라이스 시작 및 제1CU는, 이 LCU 내측에서 픽쳐 내에 위치된다. 그 다음, 좌표는, 전형적으로 픽쳐의 상부 좌측 코너인 일반적인 기점 또는 시작점에 대해서이다. 그 다음, LCU 좌표는, 상기된 바와 같이 LCU 수 또는 상기 X 및 Y 좌표와 같이, 이 일반적인 좌표에 대한 LCU의 좌표로 될 수 있다. 제1CU의 위치의 좌표 및 이에 의해 LCU 내에서의 슬라이스 시작이 또한 결정된다. 그 다음, 이들 좌표는, 전형적으로 LCU의 상부 좌측 코너인 국지적인 기점 또는 시작점에 대해서가 된다. 이들 서브 LCU 좌표는, 또한 수의 형태 또는 X 및 Y 좌표로 될 수 있다.
그 다음, 슬라이스 어드레스가, LCU 좌표 및 서브-LCU 좌표와 계층적인 입상도에 기반해서 생성된다. 계층적인 입상도는, LCU 내에서의 슬라이스에 대한 가능 시작 위치 및 슬라이스의 제1CU를 제한하고 규정함으로써 서브-LCU 좌표를 정의할 때, 채용된다.
일실시형태에 있어서, 제1 또는 LCU 표현은, 결정된 LCU 좌표에 기반해서 생성되고, 제2 또는 서브-LCU 표현은 서브-LCU 좌표에 기반해서 생성된다. 그 다음, 슬라이스 어드레스는 이들 2개의 표면을 포함하여 구성될 수 있다. 한편, 슬라이스 어드레스는, LCU 좌표 및 서브-LCU 좌표가 슬라이스 어드레스로부터 결정될 수 있거나 또는 계산될 수 있도록 하는 방법으로 생성된다.
LCU 및 서브-LCU 좌표의 도출은, 비제한적인 이하에 나타낸 예에 따라 수행될 수 있다.
단계 S10에서 결정된 계층적인 입상도는, 코드워드 slice_granularity에 의해 규정된다. 전형적으로, slice_granularity는, 00bin=0으로부터 최대 11bin=3까지 범위의 2비트 값이다. 단지 2개의 이러한 계층적인 레벨만이 필요하면, slice_granularity는, 대신 1비트 값으로 될 수 있다. 상응해서, 4개 이상의 계층적인 레벨에 대해서 3-비트 또는 더 긴 slice_granularity 파라미터가 필요하게 된다. 한편, 계층적인 입상도를 신호 전달하기 위해서, 가변 렝스 코딩이 가능하다.
slice_granularity 코드워드는, 픽쳐 또는 비디오 스트림의 인코딩 동안 결정된 2개의 그 밖의 코드워드보다 크지 않게 선택적으로 규정되는데: Log2MaxCUSize-4 및 log2_diff_max_min_coding_block_size이다. 그 다음, 이 코드워드 slice_granularity는, 디코딩 동안, 파라미터 SliceGranularity를 SliceGranularity=(slice_granularity<<1)로서 계산하기 위해 채용된다.
인코딩 동안 생성된 슬라이스 어드레스는 코드워드 slice_address이다. 이 코드워드는, 슬라이스가 시작하는 슬라이스 입상도 해상도의 슬라이스 어드레스를 규정한다. 슬라이스 어드레스, 예를 들어 slice_address의 렝스(length)는, 계층적인 입상도에 기반해서 상기된 바와 같이 결정된다. 특정 실시형태에 있어서, 비트 수로의 slice_address의 렝스는, ceil(log2(NumLCUsInPicture) + SliceGranularity)와 등가이다.
이 파라미터 NumLCUsInPicture는 픽쳐 내의 LCU의 전체 수를 규정하고, 상기된 바와 같이 고정된 또는 결정된 LCU의 사이즈 및 픽쳐의 사이즈에 기반해셔 결정된다. 그 다음, NumLCUsInPicture는 코딩된 픽쳐 표현 내에 포함되거나 PPS 또는 SPS 필드 내에서와 같이 이에 연관될 수 있다. 한편, 디코더는, 코딩된 픽쳐 표현으로 또는 이와 연관해서 디코더에 신호 전달되는, LCU 사이즈(log2_min_coding_block_size_minus3 및 log2_diff_max_min_coding_block_size) 및 전체 픽쳐 사이즈에 기반해서, 파라미터 NumLCUsInPicture를 자체적으로 계산할 수 있다.
그 다음, 래스터 스캔 순서와 같은 처리 순서에 따른 슬라이스 어드레스의 LCU 부분이, LCUAddress=(slice_address>>SliceGranularity)로서 규정되는데, 여기서 >>는 우측 시프트 연산자를 나타낸다. 모션 순서와 같은, 처리 순서에 따른 슬라이스 어드레스의 서브-LCU 부분은, GranularityAddress=slice_address - (LCUAddress<<SliceGranularity)로서 계산된다.
그 다음, 슬라이스 어드레스가,
SliceAddress=(LCUAddress<<(log2_diff_max_min_coding_block_size<<1)) + (GranularityAddress<<((log2_diff_max_min_coding_block_size<<1) - SliceGranularity))로서 LCUAddress 및 GranularityAddress에 기반해서 결정된다.
픽쳐 내의 제1슬라이스를 제외한 나머지 슬라이스에 대해 생성된 슬라이스 어드레스는 고정된 렝스 어드레스일 수 있는데, 여기서 어드레스의 렝스는 픽쳐에 대해 고정되고, 픽쳐 내의 슬라이스의 시작이 정렬될 수 있는 최소 가능 코딩의 사이즈 및 픽쳐의 전체 사이즈에 의존한다. 대안적으로, 가변 렝스 표현이 사용된다. 사용될 수 있는 가변 렝스 코드의 예는, Lee and Kuo, Complexity Modeling of H.264/AVC CAVLC/UVLC Entropy Decoders, IEEE International Symposium on Circuits and Systems (ISCAS2008), 2008, pp. 1616-1619에서 언급된 UVLC(universal variable length coding)이다. 간략하게, UVLC(universal variable length coding)는 EG(Exp-Golomb) 코드를 사용한다. 무부호 정수 값 C에 대한 EG 코드는 [P zeros][1][info]이며, 여기서 P=floor(log2(C+1))이고 info=C+1-2P이다.
슬라이스 어드레스는 제1CU 및 이에 따라 슬라이스의 시작을 규정할 뿐 아니라, 슬라이스 어드레스에 의해 규정된 픽쳐 내의 위치를 점유할 수 있는 최대 가능 CU의 사이즈를 추가적으로 규정한다. 이는, 이 사이즈가 슬라이스 어드레스에 의해 결정됨에 따라 위치에 의존한다는 것을 의미한다. 슬라이스 어드레스는 위치를 점유할 수 있는 최대 가능 CU의 사이즈를 주지만, 제1CU의 사이즈가 이 위치를 점유할 수 있는 이 최대 가능 CU의 사이즈와 등가일 필요는 없다. 도 3a 및 도 3b는 이 개념을 나타낸다. 도면에서, 참조부호 2, 3은, 픽쳐 내의 2개의 다른 슬라이스를 나타내고, 굵은 선은 2개의 슬라이스(2,3) 간의 경계를 나타낸다. 슬라이스 경계는, 이들 예에서는 LCU(10)에 의해 점유된 픽쳐의 에어리어 내에서 발생한다. 참조부호 20은, LCU(10)가 계층적으로 4개의 CU(20)로 분할될 때, 1의 입상도에 대해서 획득된 CU를 나타낸다. 2의 입상도와 함께, 이 CU(20)는 4개의 더 작은 CU(30)로 계층적으로 분할될 수 있다. 3의 입상도를 갖는 도 3의 경우에 있어서, CU(30)는 4개의 SCU(40)로 분할될 수 있다.
도 3a에 있어서, 슬라이스(3)의 제1CU는, 참조부호 30으로 참조되는 한편, 도 3b에서 40B로 참조된다. 참조부호 40(도 3a) 및 40A(도 3b)는, 이 예에서는 모션 순서인 규정된 처리 순서에 따른 LCU(10)의 선행하는 CU를 나타낸다. 도 3a 및 도 3b 모두에서, 슬라이스의 시작 및 제1CU(30,40B)의 위치는, 제1CU(30,40B)가 2개의 예에서 다른 사이즈를 갖더라도, 동일하다. 그런데, 슬라이스 어드레스는, 전형적으로, 이들 양쪽 경우에서 동일하고, 연관 위치를 점유할 수 있는 최대 가능 CU(30)의 사이즈는 동일하다. 2개의 경우는, 소위 분할 코딩 유닛 플래그로, 추가적인 정보를 갖는 슬라이스 어드레스를 보완함으로써 구별될 수 있다.
일례에 있어서, LCU의 사이즈는, 128×128 화소이고, SCU의 대응하는 사이즈는 16×16 화소이다. 더욱이, 도 3a 및 도 3b의 LCU(10)가 2개의 슬라이스(2,3)로 이루어지는 것으로 상정하면, 코딩된 표현은 이하와 같이 규정될 수 있다:
Slice_header_syntax( ) // 도 3a의 슬라이스(2) - 어드레스 정보를 포함
split_coding_unit_flag=1 // 128×128 LCU를 4개의 64×64CU로 분할
split_coding_unit_flag=0 // 제1 64×64 CU는 더 분할되지 않음
code of first 64×64 CU // 제1 64×64 CU의 화소 값의 코딩된 표현
split_coding_unit_flag=1 // 제2 64×64 CU를 4개의 32×32 CU로 분할
split_coding_unit_flag=0 // 제1 32×32 CU는 더 분할되지 않음
code of first 32×32 CU // 제1 32×32 CU의 화소 값의 코딩된 표현
split_coding_unit_flag1 // 제2 32×32 CU를 4개의 SCU로 분할, 추가의 분할 코딩 유닛 플래그가 필요 없음
code of first SCU // 제1SCU의 화소 값의 코딩된 표현
code of second SCU // 제2SCU의 화소 값의 코딩된 표현
code of third SCU // 제3SCU의 화소 값의 코딩된 표현
code of fourth SCU // 제4SCU의 화소 값의 코딩된 표현
split_coding_unit_flag=1 // 제3 32×32 CU를 4개의 SCU로 분할, 추가의 분할 코딩 유닛 플래그가 필요 없음
code of first SCU // 제1SCU의 화소 값의 코딩된 표현
code of second SCU // 제2SCU의 화소 값의 코딩된 표현
code of third SCU // 제3SCU의 화소 값의 코딩된 표현
code of fourth SCU // 제4SCU의 화소 값의 코딩된 표현
split_coding_unit_flag=1 // 4개의 32×32 CU를 4개의 SCU로 분할, 추가의 분할 코딩 유닛 플래그가 필요 없음
code of first SCU // 제1SCU의 화소 값의 코딩된 표현
code of second SCU // 제2SCU의 화소 값의 코딩된 표현
code of third SCU // 제3SCU의 화소 값의 코딩된 표현
code of fourth SCU // 제4SCU의 화소 값의 코딩된 표현
split_coding_unit_flag=1 // 제3 64×64 CU를 4개의 32×32 CU로 분할
split_coding_unit_flag=1 // 제1 32×32 CU를 4개의 SCU로 분할, 추가의 분할 코딩 유닛 플래그가 필요 없음
code of first SCU // 제1SCU의 화소 값의 코딩된 표현
code of second SCU // 제2SCU의 화소 값의 코딩된 표현
code of third SCU // 제3SCU의 화소 값의 코딩된 표현
code of fourth SCU // 도 3a에서 선행하는 CU(40)의 화소 값의 코딩된 표현
Slice_header_syntax( ) // 도 3a의 슬라이스(3) - 어드레스 정보를 포함
split_coding_unit_flag=0 // 제1CU의 사이즈가 생성된 어드레스 정보에 의해 규정된 픽쳐 내의 위치를 점유할 수 있는 최대 가능 CU의 사이즈와 등가이므로, 제1CU의 코딩 유닛 플래그를 0으로 분할. - 이 어드레스에서 최대 가능 CU는 32×3이고, 32×32로 아래로 분할하는 분할 플래그는 필요 없다. 대신, 사이즈 32×32가 어드레스 및 입상도로부터 도출된다.
code of first CU // 도 3a의 CU(30)의 화소 값의 코딩된 표현
split_coding_unit_flag=1 // 32×32 CU를 4개의 SCU로 분할, 추가의 분할 코딩 유닛 플래그가 필요 없음
code of first SCU // 제1SCU의 화소 값의 코딩된 표현
code of second SCU // 제2SCU의 화소 값의 코딩된 표현
code of third SCU // 제3SCU의 화소 값의 코딩된 표현
code of fourth SCU // 제4SCU의 화소 값의 코딩된 표현
split_coding_unit_flag=1 // 32×32 CU를 4개의 SCU로 분할, 추가의 분할 코딩 유닛 플래그가 필요 없음
code of first SCU // 제1SCU의 화소 값의 코딩된 표현
code of second SCU // 제2SCU의 화소 값의 코딩된 표현
code of third SCU // 제3SCU의 화소 값의 코딩된 표현
code of fourth SCU // 제4SCU의 화소 값의 코딩된 표현
split_coding_unit_flag=0 // 64×64 CU의 추가의 분할은 없음
code of 64×64 CU // 제1 64×64 CU의 화소 값의 코딩된 표현
도 3b에 나타낸 실시형태에 있어서, 제1슬라이스(2)에 대한 코드는 상기된 바와 동일하게 되는 한편, 제2슬라이스(3)에 대해서는 코드가 이하와 같이 된다:
Slice_header_syntax( ) // 도 3b의 슬라이스(3) - 어드레스 정보를 포함
split_coding_unit_flag=1 // 제1CU의 분할 코딩 유닛 플래그는, 생성된 어드레스 정보에 의해 규정된 픽쳐 내의 위치를 점유할 수 있는 최대 가능 CU의 사이즈보다 작음, 추가의 분할 코딩 유닛 플래그가 필요 없다.
code of first CU // 도 3b의 제1CU(40B)의 화소 값의 코딩된 표현
code of second SCU // 제2SCU의 화소 값의 코딩된 표현
code of third SCU // 제3SCU의 화소 값의 코딩된 표현
code of fourth SCU // 제4SCU의 화소 값의 코딩된 표현
split_coding_unit_flag=1 // 32×32 CU를 4개의 SCU로 분할, 추가의 분할 코딩 유닛 플래그가 필요 없음
code of first SCU // 제1SCU의 화소 값의 코딩된 표현
code of second SCU // 제2SCU의 화소 값의 코딩된 표현
code of third SCU // 제3SCU의 화소 값의 코딩된 표현
code of fourth SCU // 제4SCU의 화소 값의 코딩된 표현
split_coding_unit_flag=1 // 32×32 CU를 4개의 SCU로 분할, 추가의 분할 코딩 유닛 플래그가 필요 없음
code of first SCU // 제1SCU의 화소 값의 코딩된 표현
code of second SCU // 제2SCU의 화소 값의 코딩된 표현
code of third SCU // 제3SCU의 화소 값의 코딩된 표현
code of fourth SCU // 제4SCU의 화소 값의 코딩된 표현
split_coding_unit_flag=0 // 64×64 CU의 추가의 분할은 없음
code of 64×64 CU // 제1 64×64 CU의 화소 값의 코딩된 표현
도 7은 다중 슬라이스를 포함하여 구성되는 픽쳐의 코딩된 픽쳐 표현을 디코딩하는 방법을 나타낸 흐름도이다. 방법은 단계 S20에서 시작하는데, 여기서 슬라이스와 연관된 슬라이스 플래그가 코딩된 픽쳐 표현, 바람직하게는 코딩된 픽쳐 표현 내의 현재 슬라이스에 할당된 슬라이스 헤더로부터 검색된다. 다음 단계 S21는, 슬라이스와 연관되고, 코딩된 픽쳐 표현, 바람직하게는 그 코딩된 데이터 부분으로부터 검색된 코딩된 슬라이스 표현에 기반해서, 슬라이스 내의 화소의 화소 값의 디코딩된 표현을 생성한다. 화소 값의 디코딩된 표현은, 인터 또는 인트라 모드 디코딩과 같은 널리 공지된 디코딩 기술에 따라서 생성된다.
본 명세서에서 사용된 화소 값은, 화소에 할당된 화소 속성의 소정의 값을 가리킨다. HEVC에 대한 전형적인 실행에 있어서, 화소 값은 컬러 값이다. 다른 컬러 포맷이 본 기술 분야에서 공지되고, 본 실시형태에 따라 사용될 수 있다. 예를 들어, 컬러 값은, 휘도 및 색차 성분, 전형적으로 1개의 휘도 값 및 2개의 색차 성분 모두를 포함하여 구성될 수 있다. 그러므로, 화소 값은 화소의 휘도 값, 화소의 색차 값 또는 휘도 및 색차 값 모두로 될 수 있다. 공통 컬러 포맷의 다른 예는, 소위 RGB 포맷으로, 레드-그린-블루(Red-Green-Blue)로 대표된다. 그러면, 컬러 값은, 레드, 그린 및 블루 값 모두를 포함하여 구성된다. 그 다음, 화소 값은, RGB 값, 레드 값, 그린 값 또는 블루 값으로 될 수 있다. 또한, RGBA와 같은, RGB 포맷의 대안이 공지되어 있고, 본 실시형태에 따라서 사용될 수 있다.
실제로, 본 실시형태는, 화소 값으로서 컬러 값의 사용에 제한할 필요는 없고, 예를 들어 X, Y, Z 좌표 값 등의 그레에스케일 값, 표준값을 포함하는 그 밖의 공지된 화소 값에 적용될도 수 있다.
그 다음, 단계 S20에서 검색된 슬라이스 플래그가, 단계 S22에서, 현재 슬라이스가 픽쳐 내의 제1슬라이스이고, 이에 따라 소정의 슬라이스 어드레스를 갖지 않는지 또는 현재 슬라이스가 제1슬라이스가 아니고, 그러므로 슬라이스 어드레스가 슬라이스에 대해서 요구되는지를 결정하기 위해 채용된다.
단계 S22가 현재 슬라이스가 실제로 제1슬라이스인지를 결정하면, 예를 들어 슬라이스 플래그가 1의 값을 가질 때, 본 방법은 단계 S23으로 계속된다. 단계 S23은 단계 S21에서 생성된 화소 값을, 픽쳐 내의 규정된 슬라이스 시작, 전형적으로는 픽쳐의 상부 좌측 코너로 시작하는 픽쳐의 제1부분에 간단히 할당한다. 전형적으로, 화소 값은 이전에 언급된 모션 또는 래스터 스캔 순서와 같은 규정된 처리 순서로 화소에 할당된다. HEVC에 적용된 전형적인 실시형태에 있어서, LCU 보다 작은 코딩 유닛은 모션 순서로 처리되는 반면, 픽쳐의 LCU는 래스터 스캔 순서로 처리된다. 이는, 디코딩은 슬라이스의 제1LCU와 함께 시작된 후, 이 LCU가 더 작은 CU로 분할되면, 이들 더 작은 CU가 모션 순서로 디코딩되는 것을 의미한다. LCU가 디코딩될 때, 처리는 래스터 스캔 순서에 따라 다음 LCU로 계속되고, 이 다음 LCU의 소정의 더 작은 CU가 모션 순서로 디코딩된다.
특정 실시형태에 있어서, 단계 S22는 현재 슬라이스가 픽쳐 내의 실제의 제1슬라이스인지를 결정하기 위해서, 실제로 단계 S21 이전에 실행된다. 그 다음, 현재 슬라이스에 속하는 코딩된 픽쳐 표현의 코딩된 데이터가 디코딩되고, 코딩 유닛 당 화소 코딩 유닛으로 할당된다. 이는, 그 다음 단계 S21 및 단계 S23는 슬라이스의 다른 CU를 통해 진행하고, 각각의 CU를 차례로 디코딩하며, 화소 값을 상기된 처리 순서에 따라서 CU 당 화소 CU에 할당하는 루프를 형성하는 것을 의미한다.
단계 S22가, 현재의 슬라이스가 제로 값을 갖는 것과 같은, 연관된 슬라이스 플래그의 값에 기반한 픽쳐의 제1슬라이스가 아닌 것을 실제로 결정하면, 본 발명은 단계 S24로 계속된다. 단계 S24는 코딩된 픽쳐 표현으로부터, 전형적으로는 슬라이스의 슬라이스 헤더로부터, 슬라이스에 대한 슬라이스 어드레스를 검색한다. 이 슬라이스 어드레스는 픽쳐 내에서의 슬라이스의 시작 및, 이에 따라 슬라이스에 속하는 픽쳐의 부분을 식별하기 위해 채용된다. 그 다음, 다음 단계 S25는 화소 값을 픽쳐의 식별된 부분 내의 화소에 할당하여, 이에 따라 디코딩된 슬라이스를 생성한다.
상기 단계 S21 및 S23과 유사하게, 단계 S22 및 S24는 단계 S21 및 S25 이전에 실행될 수 있으므로, 이에 따라 본 슬라이스가 제1의 것이 아닌 것을 결론 내고, 그 다음 코딩된 픽쳐 표현으로부터 슬라이스 어드레스를 식별 및 판독한다. 그 후, 슬라이스의 시작이 슬라이스 어드레스에 기반해서 식별되고, 슬라이스에 대한 코딩된 데이터의 디코딩이 시작될 수 있다. 디코딩은 CU 당 CU로 진행된 후, 디코딩된 화소 값이, 처리 순서에 따라 다음 CU로 계속되기 전에, 현재의 CU 내의 화소에 할당된다.
대안적인 접근에 있어서, 단계 S22는 단계 S21 이전에 수행된다. 따라서, 단계 S22는, 슬라이스 플래그가 설정되었는지를 조사한 후, 화소 값의 디코딩된 표현을 생성함으로써 진행하고, 단계 S23에서 가리켜진 바와 같이 할당하거나, 단계 S25에서 화소 값을 할당하기 위해서 픽쳐의 부분을 식별하기 위해서, 먼저 검색하고 단계 S24에서 어드레스 정보를 사용한다.
슬라이스의 모든 코딩된 데이터가 디코딩되고, 단계 S23 또는 S25에서 슬라이스에 대해 식별된 화소 부분에 할당될 때, 본 방법은 종료되거나, 본 픽쳐의 다음 슬라이스, 비디오 스트림의 다른 픽쳐의 다른 슬라이스로 더 진행한다. 이 경우, 도 7의 본 발명은 다음 또는 다른 슬라이스에 대해서 반복된다.
그런데, 픽쳐의 전체 디코딩 시간을 감소시키는 바람직한 실시형태에 있어서, 다중 슬라이스는 병렬로 디코딩될 수 있다. 이 경우, 도 7의 본 발명은, 이들 슬라이스 각각에 대해서 수행되고, 그러므로 단계 S22의 결정은 디코딩되는 슬라이스의 각각의 슬라이스 플래그에 기반해서 각각의 슬라이스에 대해서 실시된다.
도 8은 도 7의 방법의 추가적인 단계를 나타낸 흐름도이다. 본 방법은, 도 7의 단계 S22로부터 계속되는데, 본 슬라이스가 자체의 연관된 슬라이스 플래그에 기반한 제1슬라이스가 아닌 것을 결론 낸다. 다음 단계 S30은 코딩된 픽쳐 표현에 대한 계층적인 입상도의 정보를 검색한다. 본 명세서에서 이전에 논의된 바와 같이, 입상도 정보는 코딩된 픽쳐 표현을 포함할 수 있고, 그 다음 단계 S30에서 코딩된 픽쳐 표현으로부터 검색된다. 한편, 입상도 정보는, 동일한 비디오 스트림과 관련된 사전에 수신된 코딩된 픽쳐 표현 내에 포함될 수 있다. 이 경우, 입상도 정보는 이로부터 검색되고, 이하의 코딩된 픽쳐 표현을 디코딩할 때, 이후의 사용을 위해 기억된다. 또한, 입상도 정보는 분리 PPS 또는 SPS 필드와 같은 소정의 코딩된 픽쳐 표현으로부터 분리 전송될 수 있다. 그 다음, 세션(Session), 픽쳐 또는 스트림 식별자가 현재의 코딩된 픽쳐 표현에 대한 관련 입상도 정보를 식별하기 위해서 사용될 수 있다.
다음의 선택 단계 S31는 본 픽쳐 내의 LCU의 수의 정보를 검색한다. 이 정보는 이러한 LCU의 수를 간단히 식별하거나 또는 LCU의 수를 계산하기 위해서 디코더에 의해 사용될 수 있다. 예를 들어, 코드워드 NumLCUsInPicture는 코딩된 픽쳐 표현 또는 PPS 또는 SPS 필드와 같은 일반적인 헤더 정보로부터 검색될 수 있다. 한편, NumLCUsInPicture가, 코딩된 픽쳐 표현 또는 일반적인 헤더 정보로부터 검색됨에 따라, 픽쳐의 전체 사이즈의 정보 및 LCU 사이즈의 정보, 예를 들어 이전에 언급된 log2_min_coding_block_size_minus3 및 log2_diff_max_min_coding_block_size 코드워드에 기반해서 계산된다.
다음 단계 S32는, 계층적인 입상도의 정보 및, 바람직하게는 픽쳐 내의 LCU의 수에 기반해서, 현재 슬라이스의 슬라이스 어드레스의 렝스를 결정한다. 특정 실시형태에 있어서, 슬라이스 어드레스의 렝스는, ceil(log2(NumLCUsInPicture) + SliceGranularity)로 규정된다. 따라서, 특정 실시형태에 있어서, 슬라이스 어드레스의 렝스는 계층적인 입상도의 정보에 기반해서 그리고 현재 픽쳐 내의 LCU의 수의 정보에 기반해서 결정된다. 파라미터 SliceGranularity는, 바람직하게는 입상도 정보 slice_granularity로부터 SliceGranularity=(slice_granularity<<1)로서 직접 획득된다.
그 다음, 본 방법은, 도 7의 단계 S24로 계속되는데, 여기서 현재 슬라이스의 슬라이스 어드레스는 단계 S32에서 결정된 바와 같이, 슬라이스 어드레스의 렝스의 정보에 기반해서 코딩된 픽쳐 표현으로부터 검색된다. 따라서, 이 렝스는, 슬라이스 어드레스의 렝스를 규정함으로써 슬라이스 어드레스를 규정하는 코딩된 픽쳐 표현의 어떤 비트 또는 심볼을 식별하기 위해 채용되는데, 바람직하게 이 슬라이스 어드레스는 슬라이스의 슬라이스 헤더 내의 고정된 시작 점을 갖지만, 여기서 종료 점은 슬라이스 어드레스 길이에 의존한다.
본 실시형태가 H.264/MPEG-4 AVC에 적용되는 본 실시형태의 경우에 있어서, 이용 가능한 입상도 정보는 없고, 이에 따라 단계 S30은 생략될 수 있다. 단계 S31은 픽쳐 내의 매크로블록의 수의 정보 또는 결정의 허용을 검색하고, 여기서 이 정보는 단계 S32에서, 슬라이스 어드레스의 렝스를 결정하기 위해서 채용된다.
도 9는 슬라이스 어드레스의 제1코딩의 위치를 식별하고, 이에 따라 픽쳐 내의 슬라이스 시작을 식별하는 특정 실시형태를 나타내는 흐름도이다. 본 발명은 도 7의 단계 S24로부터 계속된다. 다음 단계 S40는 픽쳐 내의 LCU의 위치를 나타내는 LCU 어드레스를 결정하는데, 이 픽쳐 내에서 제1CU 및 슬라이스 시작이 존재한다. 단계 S40은, LCU 어드레스를 결정하기 위해서, 슬라이스 어드레스를 채용한다. 예를 들어 파라미터 LCUAddress는 slice_address>>SliceGranularity로서 결정되는데, 여기서 slice_address는 슬라이스 어드레스를 표현한다. 상응해서, 다음 단계 S41는, 단계 S40에서 식별된 LCU 내의 제1CU의 위치를 나타내는 서버-LCU 어드레스를 결정한다. 이 서브-LCU 어드레스는, 또한 슬라이스 어드레스에 기반해서 결정된다. 예를 들어, 파라미터 GranularityAddress는 slice_address - (LCUAddress<<SliceGranularity)로서 결정된다.
그 다음, LCU 및 서브-LCU 부분은, 최종 슬라이스 어드레스를 (LCUAddress<<log2_diff_max_min_coding_block_size<<1)) + (GranularityAddress<<((log2_diff_max_min_coding_block_size<<1) SliceGranularity))로서 계산하도록 채용되는데, 이는 단계 S42에서 본 슬라이스가 속하는 픽쳐의 부분을 식별하기 위해서 채용된다. 따라서, 이 부분은 슬라이스 어드레스에 기반한 슬라이스 시작 및 제1CU로 시작하고, 그 다음 슬라이스의 모든 코딩된 데이터가 디코딩되고 픽쳐의 CU에 할당될 때까지 픽쳐를 통해 처리 순서에 따라 계속된다.
대안적인 실시형태에 있어서, 코딩된 픽쳐 표현으로부터 검색된 슬라이스 어드레스는 슬라이스 시작 및 제1코딩 유닛을 직접 식별하기 위해서 채용된다. 그 다음, 슬라이스 어드레스는 슬라이스 시작 위치의 수에 대응하거나 슬라이스가 시작되는 어드레스 가능 CU에 대응할 수 있다. 그 다음, 이 슬라이스 어드레스는, 코딩/디코딩 순서로 모든 가능 어드레스의 리스트 내에 인덱스될 수 있다. 한편, X 및 Y 좌표는 슬라이스 어드레스로부터 도출되고, 슬라이스 시작을 위치시키기 위해 채용된다. 또 다른 변형은, 본 명세서에서 이전에 개시된 바와 같이, 슬라이스 어드레스 LCU 좌표 및 서브-LCU 좌표로부터 검색하거나 계산하는 것이다.
슬라이스 어드레스는, 슬라이스의 제1CU의 위치 및 슬라이스 시작을 규정할뿐 아니라, 바람직하게는 제1CU의 사이즈도 규정한다. 따라서, 제1CU의 사이즈가 슬라이스 어드레스에 적어도 부분적으로 기반해서 결정된다. 더 상세하게는, 슬라이스 어드레스는, 제1CU가 가질 수 있는 화소 수로, 최대 가능 사이즈를 기술한다. 이는, 제1CU가 이 최대 가능 사이즈와 등가인 사이즈 또는 최대 가능 사이즈보다 작은 사이즈를 가질 수 있는 것을 의미한다. 후자의 경우, 분할 코딩 유닛 플래그가, 제1CU의 교정된 사이즈를 규정하기 위해서 슬라이스 어드레스에 부가해서 더 채용되는데, 이는 이하 더 논의된다.
예를 들어, 제1CU는 코딩된 픽쳐 표현 내에 포함된, 전형적으로는 코딩된 데이터 부분 내에 포함된 분할 코딩 유닛 플래그와 연관될 수 있다. 그러면, 분할 코딩 유닛 플래그의 값이 제1CU의 교정 사이즈를 규정하기 위해서, 슬라이스 어드레스와 함께 채용된다. 따라서, 분할 코딩 유닛 플래그가 규정된 값, 바람직하게는 1로 설정되면, 제1CU의 사이즈는, 도 3b를 보면, 슬라이스 어드레스에 기반해서 규정된 픽쳐 내에서 위치를 점유할 수 있는 최대 가능 CU의 사이즈보다 작게 된다. 그런데, 분할 코딩 유닛 플래그가 다른 규정된 값, 바람직하게는 0으로 설정되면, 제1CU의 사이즈는 도 3a를 보면, 슬라이스 어드레스에 의해 규정된 픽쳐 내의 위치를 점유할 수 있는 최대 가능 CU의 사이즈와 등가이다.
제1CU가 다중 분할 코딩 유닛 플래그와 연관되는 것이 가능하다. 예를 들어, 최대 가능 CU의 사이즈가 32×32 화소인 반면, 제1CU의 사이즈는 64×64 화소 및 8×8 화소의 LCU 사이즈 및 SCU 사이즈를 갖는 8×8 화소의 사이즈이면, 코드는:
split_coding_unit_flag=1 // 32×32 CU가 16×16 CU로 분할됨
split_coding_unit_flag=1 // 제1 16×6 CU가 SCU로 분할되고, 제1CU의 목표 사이즈에 도달함에 따라 추가의 분할 코딩 유닛 플래그는 필요하지 않고, 이는 또한 새로운 추가의 분할이 가능한 것을 의미하는 SCU 사이즈임
몇몇 실시형태에 있어서, 제1CU의 사이즈는 소정의 분할 코딩 유닛 플래그를 추가적인 정보로서 사용하지 않고, 슬라이스 어드레스에만 기반해서 결정될 수 있다. 이는, 슬라이스 어드레스에 기반해서 규정된 픽쳐 내에서의 위치를 점유할 수 있는 최대 가능 CU의 사이즈가 SCU 사이즈와 등가일 때, 가능하다. 이 경우, 이는 실제로 SCU이므로, 이 최대 가능 CU를 분할하는 것은 가능하지 않다.
도 10은 다중 슬라이스를 포함하여 구성되는 픽쳐를 코딩하기 위한 인코더 또는 장치(100)의 개략적인 블록도이다. 이 장치(100)는 슬라이스 내의 화소의 화소 값에 가반해서, 픽쳐 내의 각각의 슬라이스에 대한 각각의 코딩된 슬라이스 표현을 생성하도록 구성된 표현 생성기(110)를 포함한다. 이 표현 생성기(110)는, 인터 또는 인트라 코딩과 같은 공지된 코딩 방안에 따라, 이 화소의 코딩을 수행한다. 장치(100)의 플래그 설정기(120)는, 슬라이스와 연관된 슬라이스 플래그를 설정하기 위해 구성된다. 본 슬라이스가 픽쳐 내의 제1슬라이스이면, 플래그 설정기(120)는 슬라이스 플래그를 1과 같은 제1규정된 값으로 설정하고, 반면 픽쳐 내의 나머지 슬라이스에 대해서, 각각의 슬라이스 플래그는 0과 같은 제2규정된 값으로 설정된다.
어드레스 생성기(130)는 픽쳐 내의 제1슬라이스를 제외한 각각의 슬라이스에 대해서 각각의 슬라이스 어드레스를 생성하는데, 예를 들어 슬라이스 플래그를 갖는 각각의 슬라이스를 0으로 설정한다. 어드레스 생성기(130)에 의해 생성된 슬라이스 어드레스는, 픽쳐 내에서 슬라이스의 제1CU의 위치의 식별을 허용하고, 이에 따라 픽쳐 내에서의 슬라이스의 시작 위치를 설정한다.
또한, 장치(100)는, 픽쳐의 코딩된 픽쳐 표현으로, 표현 생성기(110)로부터의 각각의 코딩된 슬라이스 표현과 플래그 설정기(120)로부터의 슬라이스 플래그 및 슬라이스 어드레스 생성기(130)로부터의 슬라이스 어드레스를 포함하도록 구성된 표현 관리기(140)를 포함하여 구성된다. 특정 실시형태에 있어서, 슬라이스 플래그는, 슬라이스 어드레스에 앞서 코딩된 표현 내에 제공된다. 이 경우, 슬라이스 플래그가 코딩된 슬라이스 표현 내에 슬라이스 어드레스 필드가 있는지를 결정하므로, 파싱(parsing)이 가능하다.
일실시형태에 있어서, 어드레스 생성기(130)는 장치(100)에 의해 픽쳐에 대해서 결정된 계층적인 입상도에 기반해서, 슬라이스 어드레스를 생성한다. 이 경우, 선택적인 렝스 결정기(150)가 장치(100)에서 실행될 수 있어, 슬라이스 어드레스의 렝스 및 이에 따라 슬라이스 어드레스가 포함되야 하는 비트 수를 결정하기 위해서, 계층적인 입상도를 채용된다. 추가적으로, 바람직하게는, 렝스 결정기(150)는, 또한 슬라이스 어드레스의 렝스를 결정할 때, 픽쳐 내의 LCU의 전체 수의 정보를 사용하며, 여기서 LCU의 이 전체 수는 본 명세서에서 이전에 개시된 바와 같이 계산될 수 있다. 다른 실시형태에 있어서, 렝스 결정기(150)는 생략되고, 어드레스 생성기(130) 자체가 슬라이스 어드레스의 렝스를 결정한다.
H.264/MPEG-4 AVC 코딩의 경우에 있어서, 렝스 결정기(150)는, 바람직하게는, 픽쳐 내의 매크로블록의 수에 기반해서 슬라이스 어드레스의 렝스를 결정하는데, 이는 픽쳐의 전체 사이즈의 정보에 기반해서 계산될 수 있다.
그 다음, 어드레스 생성기(130)는, 슬라이스 어드레스를 생성할 때, 렝스의 이 정보를 사용한다. 특정 실시형태에 있어서, 어드레스 생성기(130)는 픽쳐 내의 LCU 위치의 좌표 및 LCU 내의 서브-LCU의 좌표를, 이전에 개시된 바와 같이 결정한다. 그 다음, 이 슬라이스 어드레스는 이들 LCU 및 서브-LCU 위치의 표현의 표현을 포함하여 구성되거나, 이로부터 결정될 수 있다.
장치(100)는, 픽쳐 및 비디오 스트림의 전체 인코딩 시간을 감소시키기 위해서, 병렬로 다중 슬라이스를 인코딩하기 위해서 채용될 수 있다.
이 장치는 적어도 부분적으로 소프트웨어로 실행될 수 있다. 이러한 실시형태에 있어서, 장치(100)는 메모리 내에 기억되고, 일반 목적 또는 특정 적용 컴퓨터, CPU(central processing unit)와 같은 프로세서 또는 마이크로프로세서 상에서 로드되고 구동되는 프로그램 물품으로서 실행된다. 이 소프트웨어는, 적어도 표현 생성기(110), 플래그 설정기(120), 어드레스 생성기(130), 표현 관리기(140) 및 선택적인 렝스 결정기(150)의 동작을 구현하는 컴퓨터 프로그램 코드 엘리먼트 또는 소프트웨어 코드 부분을 포함한다. 이 프로그램은, RAM과 같은 하나 이상의 적합한 휘발성 컴퓨터 판독 가능한 매체 또는, 자기 디스크, CD-ROM, DVD 디스크, 하드디스크 ROM 내 또는 플래시 메모리와 같은 하나 이상의 비휘발성 컴퓨터 판독 가능한 매체 또는 데이터 기억 수단 상 또는 내에, 전체 또는 부분이 기억될 수 있다. 데이터 기억 수단은 국지적인 데이터 기억 수단 또는 데이터 서버 내와 같은 원격으로 제공될 수 있다. 따라서, 소프트웨어는 컴퓨터 또는 프로세서에 의해 실행하기 위한 등가의 처리 시스템의 동작하는 메모리 내에 로드될 수 있다. 컴퓨터/프로세서는 상기된 기능을 실행하는 전용으로 될 수 있지만, 그 밖의 소프트웨어 태스크를 실행할 수도 있다. 장치(100)를 규정하기 위해 사용된 프로그램 코드의 비제한적인 예는, SIMD(single instruction multiple data) 코드를 포함한다.
한편, 장치(100)는 하드웨어로 실행될 수 있다. 장치(100)의 유닛의 기능을 달성하기 위해서 사용되고 결합될 수 있는 회로 엘리먼트의 다양한 변형이 있다. 이러한 변형은, 본 실시형태에 포함된다. 장치(100)의 하드웨어 실행의 특정 예는, DSP(digital signal processor) 하드웨어 및 집적 회로 기술의 실행인데, 이들 모두 일반 목적 전자 회로 및 애플리케이션 특정 회로를 포함한다.
도 11은 다중 슬라이스를 포함하여 구성되는 픽쳐의 코딩된 표현을 디코딩하기 위한 디코더 또는 장치(200)의 개략적인 블록도이다. 이 장치(200)는 코딩된 픽쳐 표현으로부터, 전형적으로는 코딩된 픽쳐 표현 내의 슬라이스 헤더로부터 디코딩되는 슬라이스와 연관된 슬라이스 플래그를 검색하도록 구성되는 표현 검색기(210)를 포함하여 구성된다. 코딩된 픽쳐 표현에 기반해서 슬라이스 내의 화소의 화소 값의 디코딩된 표현을 생성하기 위해, 표현 생성기(220)가 장치(200) 내에 제공된다. 이 표현 생성기(220)는 인트라 또는 인터 모드 디코딩 방안과 같은 공지된 기술에 따라 화소 값을 생성한다.
어드레스 검색기(230)는, 표현 검색기(210)에 의해 현재 슬라이스에 대해 검색된 슬라이스 플래그가, 슬라이스가 픽쳐 내의 제1슬라이스가 아닌 것을 가리키는 0과 같은 제2규정된 값을 가지면, 동작 가능하게 된다. 그 다음, 어드레스 검색기(230)는, 코딩된 픽쳐 표현 내의 슬라이스 헤더로부터와 같은, 코딩된 픽쳐 표현으로부터 슬라이스와 연관된 슬라이스 어드레스를 판독 및 검색한다. 그 다음, 값 할당기(240)는, 슬라이스가 어드레스 검색기(230)에 의해 검색된 슬라이스 어드레스에 기반해서 식별된 슬라이스의 부분 내의 화소로 디코딩됨에 따라, 표현 생성기(220)로부터 얻어진 화소 값을 할당한다.
각각의 현재 슬라이스에 대해서 표현 검색기에 의해 검색된 슬라이스 플래그가 1과 같은 제1규정된 값을 가지면, 값 할당기(240)는 표현 생성기(220)로부터의 화소 값이 할당되는 슬라이스의 부분을 직접 식별할 수 있다. 일반적으로, 이는, 상부 좌측 부분과 같은 코딩/디코딩 순서로 픽쳐의 제1부분이다. 따라서, 이 경우, 픽쳐의 이 제1부분을 식별하기 위해서 슬라이스 어드레스는 필요하지 않게 된다.
HEVC 실행의 경우에 있어서, 그리고, 계층적인 입상도가 코딩된 픽쳐 데이터에 할당되면, 선택적인 입상도 정보 검색기(250)가 디코딩되는 본 슬라이스에 대해 적용 가능한 계층적인 입상도의 정보를 검색하기 위해서, 장치(200) 내에 제공될 수 있다. 입상도 정보 검색기(250)는, 코딩된 픽쳐 표현 또는 코딩된 픽쳐 표현과 연관된 PPS 또는 SPS 필드와 같은 일반적인 헤더 필드로부터 입상도 정보를 검색할 수 있다. 입상도 정보 검색기(250)에 의해 검색된 입상도 정보는, 슬라이스 어드레스의 렝스를 결정하기 위해서, 선택적인 렝스 결정기(260)에 의해 채용되고, 이에 따라 어드레스 검색기(230)가 슬라이스 어드레스를 검색하기 위해서 판독해야 되는 비트의 수를 결정한다. 한편, 이 렝스 결정기(260)는 생략될 수 있고, 어드레스 검색기(230) 자체가 입상도 정보에 기반해서 어드레스 렝스를 결정한다.
바람직하게는, 선택적인 코딩 유닛 정보 검색기(270)는, 일반적인 헤더 필드, PPS 또는 SPS 필드와 같은, 코딩된 픽쳐 표현으로부터 픽쳐 내의 LCU의 전체 수의 정보를 검색하기 위해서, 장치(200) 내에서 실행된다. 이 정보는, 이전에 언급된 log2_min_coding_block_size_minus3 및 log2_diff_max_min_coding_block_size일 수 있는데, 이는 코딩 유닛 정보 검색기(270)가 픽쳐의 전체 사이즈의 정보가 주어진 픽쳐 내의 LCU의 수를 계산하기 위해 허용되며, 이는, 바람직하게는, 코딩된 픽쳐 표현 또는 일반적인 헤더 필드, PPS 또는 SPS 필드로부터 이용 가능하다.
그 다음, 렝스 결정기(260)는, 바람직하게는, 코딩 유닛 정보 검색기(270)에 의해 결정됨에 따라, 입상도 정보 검색기(250)로부터의 입상도 정보 및 LCU의 전체 수에 기반해서 슬라이스 어드레스의 렝스를 결정한다.
일실시형태에 있어서, 어드레스 검색기(230)는, 현재 슬라이스가 픽쳐 내의 제1슬라이스가 아니면, 슬라이스 어드레스에 기반해서, 픽쳐 내에서의 LCU의 위치의 좌표의 제1표현 또는 LCU 어드레스를 결정하도록 구성된다. 또한, 이 어드레스 검색기(230)는, 바람직하게는, 슬라이스의 제1코딩 유닛의 위치의 좌표의 제2표현 또는 서브-LCU 어드레스를 결정하고, 이에 따라 LCU 내의 슬라이스 시작을 결정한다. 그 다음, LCU 어드레스 및 서브-LCU는, 본 명세서에 개시된 바와 같이, LCU 어드레스 및 서브-LCU 어드레스에 기반해서, 현재 슬라이스에 속하는 픽쳐의 부분을 식별하기 위해서, 어드레스 검색기(230)에 의해 채용된다.
예를 들어, 어드레스 검색기(230)는, 슬라이스 어드레스(slice_address)에 기반해서 그리고 계층적인 입상도(SliceGranularity)의 정보에 기반해서 파라미터 LCUAddress=slice_address>>SliceGranularity를 결정할 수 있다. 바람직하게는, 서브-LCU 어드레스는, 슬라이스 어드레스(slice_address), 계층적인 입상도(SliceGranularity)의 정보 및 LCU 어드레스에 기반해서, GranularityAddress=slice_address - (LCUAddress<<SliceGranularity)로서 결정한다.
바람직하게는, 표현 생성기(220)는, 슬라이스 어드레스에 적어도 부분적으로 기반해서 화소의 수로 슬라이스 내의 제1CU의 사이즈를 결정한다. 그 다음, 슬라이스 어드레스는, 픽쳐 내의 슬라이스 어드레스에 의해 규정된 위치를 점유할 수 있는 최대 가능 CU의 사이즈를 규정한다. 일실시형태에 있어서, 제1CU의 사이즈는, 슬라이스 어드레스에만 기반해서, 표현 생성기(220)에 의해 결정된다. 이는, 제1CU의 사이즈가 SCU 사이즈와 등가이고, 또 다른 CU 분할이 가능하지 않을 때, 가능하다. 다른 실시형태에 있어서, 표현 생성기(220)는, 추가적으로, 제1CU의 사이즈를 결정하기 위해서, 슬라이스 어드레스와 함께 코딩된 픽쳐 표현 내에 포함된 하나 이상의 분할 코딩 유닛 플래그를 사용한다. 단일 분할 코딩 유닛 플래그가 0 또는 몇몇의 그 밖의 규정된 값과 등가이면, 제1CU의 사이즈는 슬라이스 어드레스에 의해 규정된 픽쳐 내에서의 위치를 점유할 수 있는 최대 CU의 사이즈와 등가로 된다. 대신, 분할 코딩 유닛 플래그가 1 또는 몇몇의 그 밖의 규정된 값과 등가이면, 제1CU의 사이즈는 슬라이스 어드레스에 의해 규정된 픽쳐 내에서의 위치를 점유할 수 있는 최대 가능 CU의 사이즈보다 작게, 바람직하게는 1/4 작게 된다.
예를 들어, 최대 가능 CU의 사이즈가 32×32 화소(64×64 화소의 LCU 사이즈 및 8×8의 SCU 사이즈와 함께)이면, 분할 코딩 유닛 플래그는, 이하와 같이 된다.
split_coding_unit flag=0
제1CU의 32×32 화소 사이즈에 대해서
split_coding_unit_flag=1
split_coding_unit_flag=0
제1CU의 16×16 화소 사이즈에 대해서
split_coding_unit_flag=1
split_coding_unit_flag=1
제1CU의 8×8 화소 사이즈에 대해서
장치(200)는 적어도 부분적으로 소프트웨어로 실행될 수 있다. 이러한 실시형태에 있어서, 장치(200)는 메모리 내에 기억되고, 일반 목적 또는 특정 적용 컴퓨터, CPU(central processing unit)와 같은 프로세서 또는 마이크로프로세서 상에서 로드되고 구동되는 프로그램 물품으로서 실행된다. 이 소프트웨어는, 적어도 표현 검색기(210), 표현 생성기(220), 어드레스 검색기(230), 값 할당기(240), 선택적인 입상도 정보 검색기(250), 선택적인 렝스 결정기(260) 및 선택적인 코딩 유닛 정보 검색기(270)의 동작을 구현하는 컴퓨터 프로그램 코드 엘리먼트 또는 소프트웨어 코드 부분을 포함한다. 이 프로그램은, RAM과 같은 하나 이상의 적합한 휘발성 컴퓨터 판독 가능한 매체 또는, 자기 디스크, CD-ROM, DVD 디스크, 하드디스크 ROM 내 또는 플래시 메모리와 같은 하나 이상의 비휘발성 컴퓨터 판독 가능한 매체 또는 데이터 기억 수단 상 또는 내에, 전체 또는 부분이 기억될 수 있다. 데이터 기억 수단은 국지적인 데이터 기억 수단 또는 데이터 서버 내와 같은 원격으로 제공될 수 있다. 따라서, 소프트웨어는 컴퓨터 또는 프로세서에 의해 실행하기 위한 등가의 처리 시스템의 동작하는 메모리 내에 로드될 수 있다. 컴퓨터/프로세서는 상기된 기능을 실행하는 전용으로 될 수 있지만, 그 밖의 소프트웨어 태스크를 실행할 수도 있다. 장치(200)를 규정하기 위해 사용된 프로그램 코드의 비제한적인 예는, SIMD(single instruction multiple data) 코드를 포함한다.
한편, 장치(200)는 하드웨어로 실행될 수 있다. 장치(200)의 유닛의 기능을 달성하기 위해서 사용되고 결합될 수 있는 회로 엘리먼트의 다양한 변형이 있다. 이러한 변형은, 본 실시형태에 포함된다. 장치(200)의 하드웨어 실행의 특정 예는, DSP(digital signal processor) 하드웨어 및 집적 회로 기술의 실행인데, 이들 모두 일반 목적 전자 회로 및 애플리케이션 특정 회로를 포함한다.
도 12는, 픽쳐의 코딩된 표현을 디코딩하기 위한 장치(200)를 수용하는 미디어 단말(300)의 개략적인 블록도이다. 이 미디어 단말(300)은, 인코딩된 비디오 프레임의 비디오 스트림과 같은 인코딩된 비트 스트림 상에서 동작하는 미디어 디코딩 기능을 갖는 소정의 장치일 수 있고, 이에 따라 비디오 프레임을 디코딩하고, 비디오 데이터를 이용할 수 있다. 이러한 장치의 비제한적인 예는, 이동 전화 및 그 밖의 휴대용 미디어 플레이어, 컴퓨터, 디코더, 게임 콘솔 등을 포함한다. 미디어 단말(300)은 인코딩된 비디오 프레임과 같은 픽쳐의 코딩된 표현에 대해 구성된 메모리(320)를 포함하여 구성된다. 코딩된 표현은, 미디어 단말(300) 자체에 의해 생성될 수 있다. 이 경우, 바람직하게는, 미디어 단말(300)은, 도 10의 픽쳐를 코딩하기 위한 장치와 같은 접속된 인코더와 함께 미디어 엔진 또는 리코더를 포함하여 구성된다. 한편, 코딩된 표현은 몇몇 그 밖의 장치에 의해 생성되고, 미디어 단말(300)에 유선 또는 무선으로 전송된다. 그 다음, 미디어 단말(300)은 송수신기(310:송신기 및 수신기) 또는 데이터 전송을 달성하기 위한 입력 및 출력 포트를 포함하여 구성된다.
코딩된 표현은 메모리(320)로부터 도 11에 나타낸 장치와 같은 장치(200)로 디코딩을 위해 전달된다. 그 다음, 장치(200)는 코딩된 표현을 디코딩된 픽쳐 또는 디코딩된 비디오 프레임으로 디코딩한다. 디코딩된 데이터는, 디코딩된 픽쳐 데이터 또는 비디오 프레임을 미디어 단말(300)과 접속된 디스플레이 또는 스크린(340)에 디스프레이 할 수 있는 데이터로 렌더링하도록 구성된다.
도 12에 있어서는, 미디어 단말(300)은 디코딩을 위한 장치(200) 및 미디어 플레이어(330) 모두를 포함하여 구성되는 것으로 도시된다. 그런데, 이는, 미디어 단말(300)에 대한 실시형태의 일례로서 보이는 것으로, 이에 제한되지는 않는다. 또한, 분산된 실행도 가능한데, 여기서 장치(200) 및 미디어 플레이어(330)가 2개의 물리적으로 분리된 장치로 제공되며, 이는 본 명세서에서 사용된 미디어 단말(300)의 범위 내에서, 가능하다. 또한, 디스플레이(340)는 미디어 단말(300)에 접속된 분리 장치로서 제공될 수 있는데, 여기서 실재 데이터 처리가 이루어진다.
상기된 실시형태는 본 발명의 몇몇 도식적인 예로서 이해되어야 한다. 본 기술 분야의 당업자에 있어서는, 본 발명의 범위를 벗어남이 없이, 다양한 변형, 조합 및 변경이 이루어질 수 있는 것으로 이해한다. 특히, 다른 실시형태에서의 다른 부분 해결책이 다른 구성과 조합될 수 있는데, 이는 기술적으로 가능하다. 그런데, 본 발명의 범위는 첨부된 청구항들에 의해 규정된다.
100, 200 - 장치, 110 - 표현 생성기,
120 - 플래그 설정기, 210 - 표현 검색기,
220 - 표현 생성기, 300 - 미디어 단말.

Claims (23)

  1. N≥2 슬라이스를 포함하여 구성되는 픽쳐를 코딩하는 방법으로서,
    상기 방법은,
    상기 N 슬라이스의 각각의 N 슬라이스에 대해서, 상기 슬라이스 내의 화소의 화소 값에 기반한 코딩된 슬라이스 표현을 생성하는 단계와,
    상기 N 슬라이스의 제1슬라이스와 연관된 슬라이스 플래그를 제1규정된 값으로 설정하는 단계와,
    상기 N 슬라이스의 N-1 나머지 슬라이스의 각각의 슬라이스에 대해서, 상기 슬라이스와 연관된 슬라이스 플래그를 제2규정된 값으로 설정하는 단계와,
    상기 N-1 나머지 슬라이스의 각각의 슬라이스에 대해서, 상기 픽쳐 내의 상기 슬라이스의 제1코딩 유닛의 위치 식별을 허용하는 슬라이스 어드레스를 생성하는 단계와,
    상기 N 코딩된 슬라이스 표현과, 상기 N-1 슬라이스 어드레스 및 상기 N 슬라이스 플래그를 포함하여 구성되는 상기 픽쳐의 코딩된 픽쳐 표현을 생성하는 단계를 포함하여 구성되고, N은 슬라이스의 수이고 포지티브 정수인 것을 특징으로 하는 픽쳐를 코딩하는 방법.
  2. 청구항 1에 있어서,
    상기 픽쳐는, 화소 수로 선택된 사이즈를 갖고 상기 선택된 사이즈보다 작은 각각의 사이즈를 갖는 다중 코딩 유닛으로 계층적으로 분할(split)될 수 있는 다중의 최대 코딩 유닛을 포함하여 구성되고,
    상기 방법은, 상기 픽쳐에 대해서 선택된 계층적인 입상도에 기반한 비트 수로 상기 N-1 슬라이스 어드레스의 렝스를 결정하는 단계를 더 포함하여 구성되고, 상기 계층적인 입상도는 상기 픽쳐 내의 슬라이스 경계 정렬에 대한 계층적인 레벨을 규정하고, 상기 계층적인 레벨은 상기 픽쳐 내의 슬라이스의 시작이 정렬될 수 있는 최소 가능 어드레스 가능한 코딩 유닛의 사이즈를 규정하는 것을 특징으로 하는 픽쳐를 코딩하는 방법.
  3. 청구항 2에 있어서,
    상기 N-1 슬라이스 어드레스의 상기 렝스를 결정하는 단계는, 상기 계층적인 입상도에 기반하고, 그리고 상기 픽쳐 내의 최대 코딩 유닛의 전체 수에 기반하는 것을 특징으로 하는 픽쳐를 코딩하는 방법.
  4. 삭제
  5. N≥2 슬라이스를 포함하여 구성되는 픽쳐의 코딩된 픽쳐 표현을 디코딩하는 방법으로서,
    상기 방법은,
    상기 코딩된 픽쳐 표현으로부터, 상기 N 슬라이스의 슬라이스와 연관된 슬라이스 플래그를 검색하는 단계와,
    상기 슬라이스와 연관되고, 상기 코딩된 픽쳐 표현으로부터 검색된 슬라이스 플래그가 제1규정된 값을 가지면, 화소 값을 상기 픽쳐의 제1부분 내의 화소에 할당하는 단계와,
    상기 슬라이스와 연관된 상기 슬라이스 플래그가 제2규정된 값을 가지면, 상기 코딩된 픽쳐 표현으로부터 슬라이스 어드레스를 검색하는 단계와,
    상기 슬라이스와 연관된 상기 슬라이스 플래그가 상기 제2규정된 값을 가지면, 상기 슬라이스 어드레스에 기반해서 식별된 상기 픽쳐의 부분 내의 화소에 화소 값을 할당하는 단계를 포함하여 구성되고, N은 슬라이스의 수이고 포지티브 정수인 것을 특징으로 하는 픽쳐의 코딩된 픽쳐 표현을 디코딩하는 방법.
  6. 청구항 5에 있어서,
    상기 슬라이스와 연관된 상기 슬라이스 플래그가 상기 제2규정된 값을 가지면, ceil(log2(P)) 및 ceil(log2(P-1)) 중 하나로서, 비트 수로 상기 슬라이스 어드레스의 렝스(length)를 결정하는 단계(S32)를 더 포함하여 구성되며,
    상기 ceil()은 ceil(x)=[x]로서 규정된 ceiling 함수를 표시하고, x 이상인 최소 정수를 출력하며, P는 상기 픽쳐 내의 전체 수의 가능한 슬라이스 어드레스를 표시하는 것을 특징으로 하는 픽쳐의 코딩된 픽쳐 표현을 디코딩하는 방법.
  7. 청구항 5 또는 청구항 6에 있어서,
    상기 픽쳐는, 화소 수로 선택된 사이즈를 갖고, 상기 선택된 사이즈보다 작은 각각의 사이즈를 갖는 다중의 코딩 유닛으로 계층적으로 분할될 수 있는 다중의 최대 코딩 유닛을 포함하여 구성되고,
    상기 방법은,
    상기 슬라이스와 연관된 상기 슬라이스 플래그가 상기 제2규정된 값을 가지면, 상기 코딩된 픽쳐 표현과 연관된 계층적인 입상도의 정보를 검색하는 단계로서, 상기 계층적인 입상도는 상기 픽쳐 내의 슬라이스 경계 정렬에 대한 계층적인 레벨을 규정하고, 상기 계층적인 레벨은 상기 픽쳐 내의 슬라이스의 시작이 정렬될 수 있는 최소 가능 어드레스 가능한 코딩 유닛의 사이즈를 규정하는, 단계와,
    상기 계층적인 입상도의 상기 정보에 기반한 비트 수로 상기 슬라이스 어드레스의 렝스를 결정하는 단계를 더 포함하여 구성되는 것을 특징으로 하는 픽쳐의 코딩된 픽쳐 표현을 디코딩하는 방법.
  8. 청구항 7에 있어서,
    상기 코딩된 픽쳐 표현으로부터 상기 픽쳐 내의 최대 코딩 유닛의 전체 수의 정보를 검색하는 단계를 더 포함하여 구성되며,
    상기 슬라이스 어드레스의 상기 렝스(length)를 결정하는 단계가, 상기 계층적인 입상도의 상기 정보에 기반하고, 그리고 최대 코딩 유닛의 상기 전체 수에 기반해서, 상기 슬라이스 어드레스의 상기 렝스를 결정하는 단계를 포함하여 구성되는 것을 특징으로 하는 픽쳐의 코딩된 픽쳐 표현을 디코딩하는 방법.
  9. 청구항 5항에 있어서,
    상기 슬라이스와 연관된 상기 슬라이스 플래그가 상기 제2규정된 값을 가지면, 상기 슬라이스 어드레스에 기반한 상기 픽쳐 내의 최대 코딩 유닛의 위치의 좌표의 제1표현을 결정하는 단계와,
    상기 슬라이스와 연관된 상기 슬라이스 플래그가 상기 제2규정된 값을 가지면, 상기 최대 코딩 유닛 내의 상기 슬라이스의 제1코딩 유닛의 위치의 좌표의 제2표현을 결정하는 단계와,
    상기 제1표현 및 제2표현에 기반해서 상기 픽쳐의 상기 부분을 식별하는 단계를 더 포함하여 구성되는 것을 특징으로 하는 픽쳐의 코딩된 픽쳐 표현을 디코딩하는 방법.
  10. 청구항 9에 있어서,
    상기 픽쳐는, 화소 수로 선택된 사이즈를 갖고, 상기 선택된 사이즈보다 작은 각각의 사이즈를 갖는 다중의 코딩 유닛으로 계층적으로 분할될 수 있는 다중의 최대 코딩 유닛을 포함하여 구성되고,
    상기 방법은,
    상기 슬라이스와 연관된 상기 슬라이스 플래그가 제2규정된 값을 가지면, 상기 코딩된 픽쳐 표현과 연관된 계층적인 입상도의 정보를 검색하는 단계로서, 상기 계층적인 입상도는 상기 픽쳐 내의 슬라이스 경계 정렬에 대한 계층적인 레벨을 규정하고, 상기 계층적인 레벨은 상기 픽쳐 내의 슬라이스의 시작이 정렬될 수 있는 최소 가능 어드레스 가능한 코딩 유닛의 사이즈를 규정하는, 단계와,
    상기 계층적인 입상도의 상기 정보에 기반한 비트 수로, 상기 슬라이스 어드레스의 렝스를 결정하는 단계를 더 포함하여 구성되고, 상기 제1표현을 결정하는 단계는, 상기 슬라이스와 연관된 상기 슬라이스 플래그가 상기 제2규정된 값을 가지면, 상기 슬라이스 어드레스 및 상기 계층적인 입상도의 상기 정보에 기반해서 상기 제1표현을 결정하는 단계를 포함하여 구성되는 것을 특징으로 하는 픽쳐의 코딩된 픽쳐 표현을 디코딩하는 방법.
  11. 청구항 9에 있어서,
    상기 픽쳐는, 화소 수로 선택된 사이즈를 갖고, 상기 선택된 사이즈보다 작은 각각의 사이즈를 갖는 다중의 코딩 유닛으로 계층적으로 분할될 수 있는 다중의 최대 코딩 유닛을 포함하여 구성되고,
    상기 방법은,
    상기 슬라이스와 연관된 상기 슬라이스 플래그가 제2규정된 값을 가지면, 상기 코딩된 픽쳐 표현과 연관된 계층적인 입상도의 정보를 검색하는 단계로서, 상기 계층적인 입상도는 상기 픽쳐 내의 슬라이스 경계 정렬에 대한 계층적인 레벨을 규정하고, 상기 계층적인 레벨은 상기 픽쳐 내의 슬라이스의 시작이 정렬될 수 있는 최소 가능 어드레스 가능한 코딩 유닛의 사이즈를 규정하는, 단계와,
    상기 계층적인 입상도의 상기 정보에 기반한 비트 수로 상기 슬라이스 어드레스의 렝스를 결정하는 단계를 더 포함하여 구성되고, 상기 제2표현을 결정하는 단계는, 상기 슬라이스와 연관된 상기 슬라이스 플래그가 상기 제2규정된 값을 가지면, 상기 슬라이스 어드레스, 상기 계층적인 입상도의 상기 정보 및 상기 제1표현에 기반해서, 상기 제2표현을 결정하는 단계를 포함하여 구성되는 것을 특징으로 하는 픽쳐의 코딩된 픽쳐 표현을 디코딩하는 방법.
  12. N≥2 슬라이스를 포함하여 구성되는 픽쳐를 코딩하는 장치로서,
    상기 장치는,
    상기 N 슬라이스의 각각의 슬라이스에 대해서, 상기 슬라이스 내의 화소의 화소 값에 기반한 코딩된 슬라이스 표현을 생성하도록 구성된 표현 생성기와,
    상기 N 슬라이스의 제1슬라이스와 연관된 슬라이스 플래그를 제1규정된 값으로 설정하고, 상기 N 슬라이스의 N-1 나머지 슬라이스의 각각의 슬라이스에 대해서, 상기 슬라이스와 연관된 슬라이스 플래그를 제2규정된 값으로 설정하도록 구성된 플래그 설정기와,
    상기 N-1 나머지 슬라이스의 각각의 슬라이스에 대해서, 상기 픽쳐 내의 상기 슬라이스의 제1코딩 유닛의 위치의 식별을 허용하는 슬라이스 어드레스를 생성하도록 구성된 어드레스 생성기와,
    상기 N 코딩된 슬라이스 표현과, 상기 N-1 슬라이스 어드레스 및 상기 N 슬라이스 플래그를 포함하여 구성되는 상기 픽쳐의 코딩된 픽쳐 표현을 생성하도록 구성된 표현 관리기를 포함하여 구성되고, N은 슬라이스의 수이고 포지티브 정수인 것을 특징으로 하는 픽쳐를 코딩하는 장치.
  13. 청구항 12에 있어서,
    상기 픽쳐는, 화소 수로 선택된 사이즈를 갖고 상기 선택된 사이즈보다 작은 각각의 사이즈를 갖는 다중의 코딩 유닛으로 계층적으로 분할(split)될 수 있는 다중의 최대 코딩 유닛을 포함하여 구성되고,
    상기 장치는, 상기 픽쳐에 대해서 선택된 계층적인 입상도에 기반한 비트 수로 상기 N-1 슬라이스 어드레스의 렝스를 결정하도록 구성된 렝스 결정기를 더 포함하여 구성되고, 상기 계층적인 입상도는 상기 픽쳐 내의 슬라이스 경계 정렬에 대한 계층적인 레벨을 규정하고, 상기 계층적인 레벨은 상기 픽쳐 내의 슬라이스의 시작이 정렬될 수 있는 최소 가능 어드레스 가능한 코딩 유닛의 사이즈를 규정하는 것을 특징으로 하는 픽쳐를 코딩하는 장치.
  14. 청구항 13에 있어서,
    상기 렝스 결정기는, 상기 계층적인 입상도에 기반하고, 그리고 상기 픽쳐 내의 최대 코딩 유닛의 전체 수에 기반해서, 상기 N-1 슬라이스 어드레스의 상기 렝스를 결정하도록 구성되는 것을 특징으로 하는 픽쳐를 코딩하는 장치.
  15. 삭제
  16. N≥2 슬라이스를 포함하여 구성되는 픽쳐의 코딩된 픽쳐 표현을 디코딩하는 장치로서,
    상기 장치는,
    상기 코딩된 픽쳐 표현으로부터, 상기 N 슬라이스의 슬라이스와 연관된 슬라이스 플래그를 검색하도록 구성된 표현 검색기와,
    상기 슬라이스와 연관되고, 상기 코딩된 픽쳐 표현으로부터 검색된 슬라이스 플래그가 제2규정된 값을 가지면, 상기 코딩된 픽쳐 표현으로부터 상기 슬라이스와 연관된 슬라이스 어드레스를 검색하도록 구성된 어드레스 검색기와,
    상기 슬라이스와 연관된 상기 슬라이스 플래그가 제1규정된 값을 가지면, 상기 픽쳐의 제1부분 내의 화소에 화소 값을 할당하고, 상기 슬라이스와 연관된 상기 슬라이스 플래그가 상기 제2규정된 값을 가지면, 상기 슬라이스 어드레스에 기반해서 식별된 상기 픽쳐의 부분 내의 화소에 화소 값을 할당하도록 구성된 값 할당기를 포함하여 구성되고, N은 슬라이스의 수이고 포지티브 정수인 것을 특징으로 하는 픽쳐의 코딩된 픽쳐 표현을 디코딩하는 장치.
  17. 청구항 16에 있어서,
    상기 슬라이스와 연관된 상기 슬라이스 플래그가 상기 제2규정된 값을 가지면, ceil(log2(P)) 및 ceil(log2(P-1)) 중 하나로서, 비트 수로 N-1 슬라이스 어드레스의 렝스(length)를 결정하도록 구성된 렝스 결정기를 더 포함하여 구성되며,
    상기 ceil()은 ceil(x)=[x]로서 규정된 ceiling 함수를 표시하고, x 이상인 최소 정수를 출력하며, P는 상기 픽쳐 내의 전체 수의 가능한 슬라이스 어드레스를 표시하는 것을 특징으로 하는 픽쳐의 코딩된 픽쳐 표현을 디코딩하는 장치.
  18. 청구항 16 또는 청구항 17에 있어서,
    상기 픽쳐는, 화소 수로 선택된 사이즈를 갖고, 상기 선택된 사이즈보다 작은 각각의 사이즈를 갖는 다중의 코딩 유닛으로 계층적으로 분할될 수 있는 다중의 최대 코딩 유닛을 포함하여 구성되고,
    상기 장치는,
    상기 슬라이스와 연관된 상기 슬라이스 플래그가 제2규정된 값을 가지면, 상기 코딩된 픽쳐 표현과 연관된 계층적인 입상도의 정보를 검색하도록 구성된 입상도 정보 검색기로서, 상기 계층적인 입상도는 상기 픽쳐 내의 슬라이스 경계 정렬에 대한 계층적인 레벨을 규정하고, 상기 계층적인 레벨은 상기 픽쳐 내의 슬라이스의 시작이 정렬될 수 있는 최소 가능 어드레스 가능한 코딩 유닛의 사이즈를 규정하는, 입상도 정보 검색기와,
    상기 계층적인 입상도의 상기 정보에 기반한 비트 수로 상기 슬라이스 어드레스의 렝스를 결정하도록 구성된 렝스 결정기를 더 포함하여 구성되는 것을 특징으로 하는 픽쳐의 코딩된 픽쳐 표현을 디코딩하는 장치.
  19. 청구항 18에 있어서,
    상기 코딩된 픽쳐 표현으로부터 상기 픽쳐 내의 최대 코딩 유닛의 전체 수의 정보를 검색하도록 구성된 코딩 유닛 정보 검색기를 더 포함하여 구성되며,
    상기 렝스 결정기는, 상기 계층적인 입상도의 상기 정보에 기반하고, 최대 코딩 유닛의 상기 전체 수에 기반해서, 상기 슬라이스 어드레스의 상기 렝스를 결정하도록 구성되는 것을 특징으로 하는 픽쳐의 코딩된 픽쳐 표현을 디코딩하는 장치.
  20. 청구항 16에 있어서,
    상기 어드레스 검색기는, i) 상기 슬라이스와 연관된 상기 슬라이스 플래그가 상기 제2규정된 값을 가지면, 상기 슬라이스 어드레스에 기반한 픽쳐(1) 내의 최대 코딩 유닛(10)의 위치의 좌표의 제1표현을 결정하고, ii) 상기 슬라이스와 연관된 상기 슬라이스 플래그가 상기 제2규정된 값을 가지면, 상기 최대 코딩 유닛 내의 상기 슬라이스의 제1코딩 유닛의 위치의 좌표의 제2표현을 결정하며, iii) 상기 제1표현 및 제2표현에 기반해서 상기 픽쳐의 상기 부분을 식별하도록 구성된 것을 특징으로 하는 픽쳐의 코딩된 픽쳐 표현을 디코딩하는 장치.
  21. 청구항 20에 있어서,
    상기 픽쳐는, 화소 수로 선택된 사이즈를 갖고, 상기 선택된 사이즈보다 작은 각각의 사이즈를 갖는 다중의 코딩 유닛으로 계층적으로 분할될 수 있는 다중의 최대 코딩 유닛을 포함하여 구성되고,
    상기 장치는,
    상기 슬라이스와 연관된 상기 슬라이스 플래그가 상기 제2규정된 값을 가지면, 상기 코딩된 픽쳐 표현과 연관된 계층적인 입상도의 정보를 검색하도록 구성된 입상도 정보 검색기로서, 상기 계층적인 입상도는 상기 픽쳐 내의 슬라이스 경계 정렬에 대한 계층적인 레벨을 규정하고, 상기 계층적인 레벨은 상기 픽쳐 내의 슬라이스의 시작이 정렬될 수 있는 최소 가능 어드레스 가능한 코딩 유닛의 사이즈를 규정하는, 입상도 정보 검색기와,
    상기 계층적인 입상도의 상기 정보에 기반한 비트 수로, 상기 슬라이스 어드레스의 렝스를 결정하도록 구성된 렝스 결정기를 포함하여 구성되고, 상기 어드레스 검색기는, 상기 슬라이스와 연관된 상기 슬라이스 플래그가 상기 제2규정된 값을 가지면, 상기 슬라이스 어드레스 및 상기 계층적인 입상도의 상기 정보에 기반해서 상기 제1표현을 결정하도록 구성되는 것을 특징으로 하는 픽쳐의 코딩된 픽쳐 표현을 디코딩하는 장치.
  22. 청구항 20에 있어서,
    상기 픽쳐는, 화소 수로 선택된 사이즈를 갖고, 상기 선택된 사이즈보다 작은 각각의 사이즈를 갖는 다중의 코딩 유닛으로 계층적으로 분할될 수 있는 다중의 최대 코딩 유닛을 포함하여 구성되고,
    상기 장치는,
    상기 슬라이스와 연관된 상기 슬라이스 플래그가 제2규정된 값을 가지면, 상기 코딩된 픽쳐 표현과 연관된 계층적인 입상도의 정보를 검색하도록 구성된 입상도 정보 검색기로서, 상기 계층적인 입상도는 상기 픽쳐 내의 슬라이스 경계 정렬에 대한 계층적인 레벨을 규정하고, 상기 계층적인 레벨은 상기 픽쳐 내의 슬라이스의 시작이 정렬될 수 있는 최소 가능 어드레스 가능한 코딩 유닛의 사이즈를 규정하는, 입상도 정보 검색기와,
    상기 계층적인 입상도의 상기 정보에 기반한 비트 수로 상기 슬라이스 어드레스의 렝스를 결정하도록 구성된 렝스 결정기를 포함하여 구성되고, 상기 어드레스 검색기는, 상기 슬라이스와 연관된 상기 슬라이스 플래그가 상기 제2규정된 값을 가지면, 상기 슬라이스 어드레스, 상기 계층적인 입상도의 상기 정보 및 상기 제1표현에 기반해서 상기 제2표현을 결정하도록 구성되는 것을 특징으로 하는 픽쳐의 코딩된 픽쳐 표현을 디코딩하는 장치.
  23. 미디어 단말로서,
    다중 슬라이스를 포함하여 구성되고, 화소 수로 선택된 사이즈를 갖는 다중의 최대 코딩 유닛으로 구성되는 코딩된 픽쳐 표현을 기억하도록 구성된 메모리와,
    청구항 16에 따른 상기 코딩된 픽쳐 표현을 디코딩하기 위한 장치를 포함하여 구성되는 것을 특징으로 하는 미디어 단말.
KR1020147028351A 2010-07-21 2011-06-29 픽쳐 코딩 및 디코딩 KR101690400B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US36621510P 2010-07-21 2010-07-21
US61/366,215 2010-07-21
PCT/SE2011/050876 WO2012011860A1 (en) 2010-07-21 2011-06-29 Picture coding and decoding

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020137002522A Division KR101550112B1 (ko) 2010-07-21 2011-06-29 픽쳐 코딩 및 디코딩

Publications (2)

Publication Number Publication Date
KR20140126416A KR20140126416A (ko) 2014-10-30
KR101690400B1 true KR101690400B1 (ko) 2016-12-27

Family

ID=45497074

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020137002522A KR101550112B1 (ko) 2010-07-21 2011-06-29 픽쳐 코딩 및 디코딩
KR1020147028351A KR101690400B1 (ko) 2010-07-21 2011-06-29 픽쳐 코딩 및 디코딩

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020137002522A KR101550112B1 (ko) 2010-07-21 2011-06-29 픽쳐 코딩 및 디코딩

Country Status (12)

Country Link
US (7) US8861587B2 (ko)
EP (6) EP2596638A4 (ko)
KR (2) KR101550112B1 (ko)
CN (2) CN103119938B (ko)
BR (1) BR112013001354B1 (ko)
DK (1) DK2596640T3 (ko)
ES (3) ES2600010T3 (ko)
HK (1) HK1256921B (ko)
PL (1) PL3618431T3 (ko)
PT (1) PT2596640T (ko)
RU (1) RU2580021C2 (ko)
WO (3) WO2012011858A1 (ko)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101495724B1 (ko) * 2010-02-02 2015-02-25 삼성전자주식회사 계층적 데이터 단위의 스캔 순서에 기반한 비디오 부호화 방법과 그 장치, 및 비디오 복호화 방법과 그 장치
KR20120035096A (ko) * 2010-10-04 2012-04-13 한국전자통신연구원 쿼드 트리 변환 구조에서 부가 정보의 시그널링 방법 및 장치
US8654860B2 (en) * 2010-11-01 2014-02-18 Mediatek Inc. Apparatus and method for high efficiency video coding using flexible slice structure
JP2012147127A (ja) * 2011-01-07 2012-08-02 Sony Corp 画像処理装置および方法
JP5850214B2 (ja) * 2011-01-11 2016-02-03 ソニー株式会社 画像処理装置および方法、プログラム、並びに記録媒体
US10440373B2 (en) 2011-07-12 2019-10-08 Texas Instruments Incorporated Method and apparatus for coding unit partitioning
US9584819B2 (en) * 2011-10-24 2017-02-28 Qualcomm Incorporated Grouping of tiles for video coding
KR20130050403A (ko) 2011-11-07 2013-05-16 오수미 인터 모드에서의 복원 블록 생성 방법
KR102111768B1 (ko) * 2012-01-19 2020-05-15 삼성전자주식회사 계층적 부호화 단위에 따라 스캔 순서를 변경하는 비디오 부호화 방법 및 장치, 비디오 복호화 방법 및 장치
US10244246B2 (en) * 2012-02-02 2019-03-26 Texas Instruments Incorporated Sub-pictures for pixel rate balancing on multi-core platforms
KR20240038130A (ko) * 2012-02-04 2024-03-22 엘지전자 주식회사 비디오 인코딩 방법, 비디오 디코딩 방법 및 이를 이용하는 장치
US9282328B2 (en) * 2012-02-10 2016-03-08 Broadcom Corporation Sample adaptive offset (SAO) in accordance with video coding
US9445088B2 (en) 2012-04-09 2016-09-13 Qualcomm Incorporated LCU-based adaptive loop filtering for video coding
US9838684B2 (en) * 2012-04-11 2017-12-05 Qualcomm Incorporated Wavefront parallel processing for video coding
US9979959B2 (en) 2012-04-20 2018-05-22 Qualcomm Incorporated Video coding with enhanced support for stream adaptation and splicing
US20130294524A1 (en) * 2012-05-04 2013-11-07 Qualcomm Incorporated Transform skipping and lossless coding unification
TWI535222B (zh) * 2012-06-29 2016-05-21 Sony Corp Image processing apparatus and method
US10331518B2 (en) * 2012-08-31 2019-06-25 International Business Machines Corporation Encoding data in a dispersed storage network
US11178407B2 (en) * 2012-11-19 2021-11-16 Texas Instruments Incorporated Adaptive coding unit (CU) partitioning based on image statistics
RU2651183C2 (ru) * 2012-11-30 2018-04-18 Сони Корпорейшн Устройство и способ обработки изображения
RU2608353C1 (ru) * 2013-01-04 2017-01-18 Самсунг Электроникс Ко., Лтд. Способ энтропийного кодирования сегмента слайса и устройство для него, и способ энтропийного декодирования сегмента слайса и устройство для него
US10129550B2 (en) * 2013-02-01 2018-11-13 Qualcomm Incorporated Inter-layer syntax prediction control
US10904551B2 (en) * 2013-04-05 2021-01-26 Texas Instruments Incorporated Video coding using intra block copy
EP2984836B1 (en) 2013-04-08 2024-06-12 Dolby International AB Method for encoding and method for decoding a lut and corresponding devices
US10116933B2 (en) * 2013-10-14 2018-10-30 Mediatek Inc. Method of lossless mode signaling for video system with lossless and lossy coding
CN103813169B (zh) * 2014-02-19 2017-07-21 北京大学 视频编解码器中可伸缩的对象表示方法和装置
KR20150128151A (ko) * 2014-05-08 2015-11-18 삼성전자주식회사 비디오 스트리밍 방법 및 이를 지원하는 전자 장치
US9690520B2 (en) * 2014-06-30 2017-06-27 International Business Machines Corporation Recovering an encoded data slice in a dispersed storage network
US9706210B2 (en) 2014-11-07 2017-07-11 Qualcomm Incorporated Low complexity coding based on dynamic mode decision branching for largest coding units
US9654782B2 (en) 2014-11-07 2017-05-16 Qualcomm Incorporated Low complexity coding based on dynamic mode decision branching
US9772849B2 (en) 2014-11-14 2017-09-26 Intel Corporation Four-dimensional morton coordinate conversion processors, methods, systems, and instructions
US9772848B2 (en) 2014-11-14 2017-09-26 Intel Corporation Three-dimensional morton coordinate conversion processors, methods, systems, and instructions
US9772850B2 (en) * 2014-11-14 2017-09-26 Intel Corporation Morton coordinate adjustment processors, methods, systems, and instructions
CN105992000B (zh) * 2015-03-06 2019-03-22 扬智科技股份有限公司 影像流的处理方法及其影像处理装置
WO2016153251A1 (ko) * 2015-03-23 2016-09-29 엘지전자 주식회사 비디오 신호의 처리 방법 및 이를 위한 장치
CN105141957B (zh) * 2015-07-31 2019-03-15 广东中星电子有限公司 图像和视频数据编解码的方法和设备
US10148989B2 (en) 2016-06-15 2018-12-04 Divx, Llc Systems and methods for encoding video content
JP7052732B2 (ja) * 2016-12-27 2022-04-12 ソニーグループ株式会社 画像処理装置および方法
JP6854716B2 (ja) * 2017-07-05 2021-04-07 キヤノン株式会社 画像処理装置、画像処理方法
JP6936641B2 (ja) 2017-07-05 2021-09-22 キヤノン株式会社 画像処理装置、画像処理方法
US10740824B2 (en) * 2018-03-15 2020-08-11 Amadeus S.A.S. Product delivery system and method
KR20240042149A (ko) * 2018-12-31 2024-04-01 후아웨이 테크놀러지 컴퍼니 리미티드 비디오 인코더, 비디오 디코더 및 상응하는 방법들
US11725412B2 (en) 2021-06-10 2023-08-15 Mohamad Dawas Chemical storage tank assembly

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010067505A1 (ja) 2008-12-08 2010-06-17 パナソニック株式会社 画像復号化装置および画像復号化方法
US20120106652A1 (en) 2010-11-01 2012-05-03 Mediatek Inc. Apparatus and Method for High Efficiency Video Coding Using Flexible Slice Structure

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10218631A (ja) * 1997-01-31 1998-08-18 Asahi Glass Co Ltd ガラス物品の徐冷方法及びその装置
US6078328A (en) * 1998-06-08 2000-06-20 Digital Video Express, Lp Compressed video graphics system and methodology
US6651252B1 (en) * 1999-10-27 2003-11-18 Diva Systems Corporation Method and apparatus for transmitting video and graphics in a compressed form
US6931660B1 (en) * 2000-01-28 2005-08-16 Opentv, Inc. Interactive television system and method for simultaneous transmission and rendering of multiple MPEG-encoded video streams
PT1262068E (pt) * 2000-01-28 2015-12-28 Opentv Inc Sistema de televisão interativa e método para a transmissão e processamento em simultâneo de múltiplos fluxos de vídeo codificados
JP2002223449A (ja) * 2001-01-29 2002-08-09 Mitsubishi Electric Corp 画像圧縮符号化装置及び画像圧縮符号化方法
KR100763178B1 (ko) * 2005-03-04 2007-10-04 삼성전자주식회사 색 공간 스케일러블 비디오 코딩 및 디코딩 방법, 이를위한 장치
BRPI0608004B1 (pt) 2006-03-22 2019-08-27 Fraunhofer Ges Forschung esquema de codificação permitindo escalabilidade de precisão
WO2008027192A2 (en) * 2006-08-25 2008-03-06 Thomson Licensing Methods and apparatus for reduced resolution partitioning
US8121197B2 (en) * 2007-11-13 2012-02-21 Elemental Technologies, Inc. Video encoding and decoding using parallel processors
US8542748B2 (en) * 2008-03-28 2013-09-24 Sharp Laboratories Of America, Inc. Methods and systems for parallel video encoding and decoding
US8634456B2 (en) * 2008-10-03 2014-01-21 Qualcomm Incorporated Video coding with large macroblocks
JP5233897B2 (ja) * 2009-07-31 2013-07-10 ソニー株式会社 画像処理装置および方法
KR101456498B1 (ko) * 2009-08-14 2014-10-31 삼성전자주식회사 계층적 부호화 단위의 스캔 순서를 고려한 비디오 부호화 방법 및 장치, 비디오 복호화 방법 및 장치
US20110274162A1 (en) * 2010-05-04 2011-11-10 Minhua Zhou Coding Unit Quantization Parameters in Video Coding
US8879619B2 (en) * 2010-07-15 2014-11-04 Sharp Laboratories Of America, Inc. Method of parallel video coding based on scan order
US20120014441A1 (en) * 2010-07-15 2012-01-19 Sharp Laboratories Of America, Inc. Parallel video coding based on boundaries
US9313514B2 (en) * 2010-10-01 2016-04-12 Sharp Kabushiki Kaisha Methods and systems for entropy coder initialization

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010067505A1 (ja) 2008-12-08 2010-06-17 パナソニック株式会社 画像復号化装置および画像復号化方法
US20120106652A1 (en) 2010-11-01 2012-05-03 Mediatek Inc. Apparatus and Method for High Efficiency Video Coding Using Flexible Slice Structure

Also Published As

Publication number Publication date
EP3104602A1 (en) 2016-12-14
KR20130095252A (ko) 2013-08-27
US20130003868A1 (en) 2013-01-03
US9937393B2 (en) 2018-04-10
HK1256921B (zh) 2020-06-12
EP2596638A1 (en) 2013-05-29
EP2596639A4 (en) 2014-10-15
EP3618431B1 (en) 2023-01-18
US8861615B2 (en) 2014-10-14
WO2012011860A1 (en) 2012-01-26
ES2939484T3 (es) 2023-04-24
WO2012011859A1 (en) 2012-01-26
BR112013001354B1 (pt) 2022-03-29
EP3334155A1 (en) 2018-06-13
CN103119938B (zh) 2016-09-14
BR112013001354A2 (pt) 2016-05-17
CN107105299A (zh) 2017-08-29
US8861587B2 (en) 2014-10-14
EP2596640A4 (en) 2014-10-15
DK2596640T3 (en) 2016-12-05
RU2580021C2 (ru) 2016-04-10
US20200009428A1 (en) 2020-01-09
EP3334155B1 (en) 2019-09-18
US20120140832A1 (en) 2012-06-07
WO2012011858A1 (en) 2012-01-26
CN103119938A (zh) 2013-05-22
EP3618431A1 (en) 2020-03-04
PL3618431T3 (pl) 2023-05-29
EP2596640A1 (en) 2013-05-29
US10974107B2 (en) 2021-04-13
RU2013107605A (ru) 2014-10-20
ES2600010T3 (es) 2017-02-06
PT2596640T (pt) 2016-11-15
KR101550112B1 (ko) 2015-09-11
KR20140126416A (ko) 2014-10-30
EP2596640B1 (en) 2016-08-10
ES2761891T3 (es) 2020-05-21
US20180056149A1 (en) 2018-03-01
US20140362912A1 (en) 2014-12-11
US20210197035A1 (en) 2021-07-01
EP2596638A4 (en) 2014-10-15
CN107105299B (zh) 2020-05-22
EP3104602B1 (en) 2018-05-09
US20120287993A1 (en) 2012-11-15
EP2596639A1 (en) 2013-05-29
EP2596639B1 (en) 2016-06-22
US10456635B2 (en) 2019-10-29
US11524214B2 (en) 2022-12-13
US8923394B2 (en) 2014-12-30

Similar Documents

Publication Publication Date Title
KR101690400B1 (ko) 픽쳐 코딩 및 디코딩
US9167253B2 (en) Derivation of the position in scan order of the last significant transform coefficient in video coding
US20130251022A1 (en) Signaling of end of slices
JP2022546898A (ja) ビデオ画像処理方法、装置、および記憶媒体

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 4